JP2024528497A - 酸化物薄膜トランジスタ及びその製造方法、表示装置 - Google Patents

酸化物薄膜トランジスタ及びその製造方法、表示装置 Download PDF

Info

Publication number
JP2024528497A
JP2024528497A JP2023579589A JP2023579589A JP2024528497A JP 2024528497 A JP2024528497 A JP 2024528497A JP 2023579589 A JP2023579589 A JP 2023579589A JP 2023579589 A JP2023579589 A JP 2023579589A JP 2024528497 A JP2024528497 A JP 2024528497A
Authority
JP
Japan
Prior art keywords
insulating layer
oxide semiconductor
thin film
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023579589A
Other languages
English (en)
Inventor
利忠 王
▲廣▼才 袁
策 ▲寧▼
念▲チ▼ 姚
合合 胡
利平 雷
▲東▼方 王
大▲鵬▼ 薛
水浪 董
正▲亮▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2024528497A publication Critical patent/JP2024528497A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本開示の少なくとも１つの実施例は酸化物薄膜トランジスタ、表示装置及び酸化物薄膜トランジスタの製造方法を提供し、該酸化物薄膜トランジスタ（１００）は、ベース基板（１０１）と、ベース基板（１０１）に設置された酸化物半導体層（１０５）と、酸化物半導体層（１０５）のベース基板（１０１）から離れる側に設置された絶縁層（１０８）とを含み、該絶縁層（１０８）の材料は酸化物であり、絶縁層（１０８）は積層設置された第１絶縁層（１０８ｂ）及び第２絶縁層（１０８ａ）を含み、第２絶縁層（１０８ａ）の緻密さは第１絶縁層（１０８ｂ）の緻密さよりも大きく、第２絶縁層（１０８ａ）は第１絶縁層よりもベース基板（１０１）から離れ、本開示の実施例は、少なくとも第１絶縁層及び第２絶縁層の緻密さ及び厚さを調整し、酸化物半導体層中の酸素を酸化物半導体層中に固定することで、後続の高温アニールプロセスにおける酸化物半導体層中の酸素元素の損失を低減させ、それにより酸化物薄膜トランジスタの特性の安定性を確保する。

Description

本開示の実施例は酸化物薄膜トランジスタ、表示装置及び酸化物薄膜トランジスタの製造方法に関する。
酸化物半導体薄膜トランジスタは移動度が高く、安定性に優れ、製造プロセスが簡単であるなどの利点を有し、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）に代表される酸化物半導体材料は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ－ＬＣＤ）及びアクティブマトリクス型有機発光ダイオードパネル（ＡＭＯＬＥＤ）などの表示分野又は非表示分野（例えばチップストレージ）に広く応用されている。
薄膜トランジスタは、ゲート電極の活性領域に対する位置に応じてトップゲート構造及びボトムゲート構造に分けられ、ソースドレイン電極の活性領域に対する位置に応じてトップコンタクト構造及びボトムコンタクト構造に分けられ、すなわち薄膜トランジスタには一般的にボトムゲートトップコンタクト（ボトムゲートスタガード）、ボトムゲートボトムコンタクト（ボトムゲートコプレーナ）、トップゲートトップコンタクト（トップゲートコプレーナ）及びトップゲートボトムコンタクト（トップゲートスタガード）の４つの構造がある。現在、酸化物半導体層薄膜トランジスタの構造では、ボトムゲート構造は主にエッチングバリア型、バックチャネルエッチング型及びコプレーナ型の３つのタイプを有し、バックチャネルエッチング型金属酸化物の薄膜トランジスタを製造するプロセスが簡単であり、エッチングバリア型よりも１回のフォトリソグラフィプロセスが少ないため、設備の投資を削減し、生産効率を向上させることができる。
本開示の少なくとも１つの実施例は酸化物薄膜トランジスタを提供し、該酸化物薄膜トランジスタは、ベース基板と、前記ベース基板に設置された酸化物半導体層と、前記酸化物半導体層の前記ベース基板から離れる側に設置された絶縁層とを含み、前記絶縁層の材料は酸化物であり、前記絶縁層は積層設置された第１絶縁層及び第２絶縁層を含み、前記第２絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第２絶縁層は前記第１絶縁層よりも前記ベース基板から離れる。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記酸化物半導体層は金属酸化物半導体層であり、前記絶縁層の材料は非金属材質の酸化物である。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層及び前記第２絶縁層の材料は少なくともＯ及びＳｉ原子を含有する。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記絶縁層は第３絶縁層をさらに含み、前記第３絶縁層は前記第１絶縁層の前記ベース基板に近い側に設置され、前記第３絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第３絶縁層は前記酸化物半導体層に接触する。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記酸化物半導体層は積層設置された第１酸化物半導体層及び第２酸化物半導体層を含み、前記第２酸化物半導体層の緻密さは前記第１酸化物半導体層の緻密さよりも大きく、前記第２酸化物半導体層は前記第１酸化物半導体層よりも前記ベース基板から離れる。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記酸化物半導体層と前記絶縁層との間には互いに離間されたソース及びドレインが設置され、前記酸化物半導体層と前記絶縁層は前記ソースと前記ドレインとの間の領域で接触する。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記ベース基板と前記酸化物半導体層との間にゲートが設置され、前記ゲートと前記酸化物半導体層との間にゲート絶縁層が設置され、前記ゲート絶縁層の前記酸化物半導体層に接触する部分の材料は酸化物絶縁材料である。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記ゲート絶縁層は積層設置された第１ゲート絶縁層、第２ゲート絶縁層、第３ゲート絶縁層及び第４ゲート絶縁層を含み、前記第１ゲート絶縁層、前記第２ゲート絶縁層及び前記第３ゲート絶縁層の材料はいずれも窒化物であり、前記第１ゲート絶縁層の厚さ及び前記第３ゲート絶縁層の厚さはいずれも前記第２ゲート絶縁層の厚さよりも小さく、前記第１ゲート絶縁層の緻密さ及び前記第３ゲート絶縁層の緻密さはいずれも前記第２ゲート絶縁層の緻密さよりも小さく、前記第４ゲート絶縁層の材料は前記酸化物絶縁材料であり、前記第４ゲート絶縁層は前記酸化物半導体層に接触する。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲートが設置され、前記絶縁層は前記第１絶縁層と前記第２絶縁層との間に設置された第４絶縁層をさらに含み、前記ゲートは前記第４絶縁層と前記第１絶縁層との間に設置される。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記絶縁層は前記第１絶縁層と前記第４絶縁層との間に設置された第５絶縁層をさらに含み、前記第５絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第５絶縁層の材料及び前記第１絶縁層の材料はいずれもＳｉ及びＯを含有する。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲートが設置され、前記絶縁層は前記第２絶縁層の前記ベース基板から離れる側に設置された第６絶縁層をさらに含み、前記ゲートは前記第６絶縁層と前記第１絶縁層との間に設置される。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層と前記第２絶縁層のエッチング速度の差は２０～４０Å／ｓである。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層をエッチングするエッチング速度は５５～９０Å／ｓであり、前記第２絶縁層をエッチングするエッチング速度は３５～５０Å／ｓである。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層と前記第２絶縁層のエッチング速度の差は２０～４０Å／ｓであり、前記第１絶縁層と前記第３絶縁層のエッチング速度の差は１０～２０Å／ｓである。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層をエッチングするエッチング速度は５５～９０Å／ｓであり、前記第２絶縁層をエッチングするエッチング速度は３５～５０Å／ｓであり、前記第３絶縁層をエッチングするエッチング速度は４５～７０Å／ｓである。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層のエッチングに使用されるエッチング液はＮＨ３ＦとＨＦの混合液であり、前記ＮＨ３ＦとＨＦの混合液中のＮＨ３ＦとＨＦの質量百分率含有量はそれぞれ２９．８％～３０．２％及び５．９％～６．１％である。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、前記第１絶縁層の厚さは１０００～４０００Åであり、前記第２絶縁層の厚さは１００～２０００Åであり、前記第３絶縁層の厚さは７００～１０００Åである。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、２００℃～３５０℃の温度条件下で、積層設置された前記第２絶縁層、前記第１絶縁層及び前記第３絶縁層の酸素放出量は、単層の前記第２絶縁層、前記第１絶縁層及び前記第３絶縁層の同じ温度範囲内での酸素放出量の合計よりも小さい。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、温度が３００℃よりも高いときの前記第１絶縁層の酸素放出量は、温度が３００℃よりも高いときの前記第２絶縁層の酸素放出量よりも高い。
例えば、本開示の少なくとも１つの実施例に係る酸化物薄膜トランジスタでは、温度が３００℃よりも高いときの前記第１絶縁層の酸素放出量は、温度が３００℃よりも高いときの前記第２絶縁層又は第３絶縁層の酸素放出量よりも高い。
本開示の少なくとも１つの実施例は、上記いずれか１項に記載の酸化物薄膜トランジスタを含む表示装置をさらに提供する。
本開示の少なくとも１つの実施例は酸化物薄膜トランジスタの製造方法をさらに提供し、該製造方法は、ベース基板を提供するステップと、前記ベース基板上に酸化物半導体層を形成するステップと、前記酸化物半導体層の前記ベース基板から離れる側に第１絶縁層を形成するステップと、前記第１絶縁層の前記ベース基板から離れる側に第２絶縁層を形成するステップとを含み、前記第２絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第２絶縁層は前記第１絶縁層よりも前記ベース基板から離れる。
本開示の少なくとも１つの実施例に係る製造方法は、前記第１絶縁層の前記ベース基板に近い側に第３絶縁層を形成するステップをさらに含み、前記第３絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きい。
例えば、本開示の少なくとも１つの実施例に係る製造方法では、前記酸化物半導体層を形成するステップは、第１酸化物半導体薄膜を適用してパターニングプロセスを行って第１酸化物半導体層を形成するステップと、前記第１酸化物半導体層上に第２酸化物半導体薄膜を適用してパターニングプロセスを行って第２酸化物半導体層を形成するステップとを含み、前記第２酸化物半導体層の緻密さは前記第１酸化物半導体層の緻密さよりも大きい。
例えば、本開示の少なくとも１つの実施例に係る製造方法は、前記酸化物半導体層の前記ベース基板から離れる側に金属電極薄膜を適用し、前記金属電極薄膜に対してパターニングプロセスを行って互いに離間されたソース及びドレインを形成するステップをさらに含み、前記酸化物半導体層と前記絶縁層は前記ソースと前記ドレインとの間の領域で接触する。
例えば、本開示の少なくとも１つの実施例に係る製造方法は、前記酸化物半導体層を形成する前に、前記ベース基板上にゲート薄膜を適用し、前記ゲート薄膜に対してパターニングプロセスを行ってゲートを形成し、前記ゲート上にゲート絶縁層薄膜を適用してゲート絶縁層を形成するステップをさらに含み、前記ゲート絶縁層の前記酸化物半導体層に接触する部分の材料は酸化物絶縁材料である。
例えば、本開示の少なくとも１つの実施例に係る製造方法は、前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲート薄膜を適用し、前記ゲート薄膜に対してパターニングプロセスを行ってゲートを形成し、前記ゲート上に第４絶縁層を形成するステップをさらに含む。
本開示の実施例の技術的解決手段をより明確に説明するために、以下、実施例の図面を簡単に紹介し、明らかなように、以下に説明される図面は本開示のいくつかの実施例に関するものに過ぎず、本開示を制限するものではない。
図１は酸化物薄膜トランジスタの断面構造模式図である。 図２は本開示の一実施例に係る酸化物薄膜トランジスタの断面構造模式図である。 図３は本開示の一実施例に係る別の酸化物薄膜トランジスタの断面構造模式図である。 図４は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図である。 図５は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図である。 図６は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図である。 図７Ａは図３に示される絶縁層の積層及び各単層による酸素放出能力の試験図である。 図７Ｂは図３に示される絶縁層の積層及び各単層による酸素放出能力の試験図である。 図７Ｃは図３に示される絶縁層の積層及び各単層による酸素放出能力の試験図である。 図７Ｄは図３に示される絶縁層の積層及び各単層による酸素放出能力の試験図である。 図８Ａは図３に示される絶縁層の積層及び単層による一酸化窒素の放出能力の試験図である。 図８Ｂは図３に示される絶縁層の積層及び単層による一酸化窒素の放出能力の試験図である。 図８Ｃは図３に示される絶縁層の積層及び単層による一酸化窒素の放出能力の試験図である。 図８Ｄは図３に示される絶縁層の積層及び単層による一酸化窒素の放出能力の試験図である。 図９は本開示の一実施例に係る表示装置のブロック図である。 図１０は本開示の一実施例に係る酸化物薄膜トランジスタの製造方法のフローチャートである。 図１１は本開示の一実施例に係る別の薄膜トランジスタの製造方法のフローチャートである。 図１２Ａは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｂは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｃは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｄは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｅは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｆは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｇは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｈは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１２Ｉは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。 図１３Ａは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｂは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｃは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｄは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｅは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｆは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｇは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｈは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。 図１３Ｉは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図である。
本開示の実施例の目的、技術的解決手段及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術的解決手段を明確、かつ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに得た他の実施例は、いずれも本開示の保護範囲に属する。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、本開示の当業者が理解できる一般的な意味を有する。本開示で使用される「第１」、「第２」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。「含む」又は「包含」などの類似する用語は、該用語の前に記載された素子又は部品が、該用語の後に列挙される素子又は部品及びそれらの同等物をカバーすることを意図するが、他の素子又は部品を排除するものではない。「接続」又は「連結」などの類似する用語は、物理的又は機械的接続に限定されず、直接又は間接的な電気的接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものに過ぎず、説明される対象の絶対位置が変化すると、該相対位置関係がそれに応じて変化する可能性がある。
シリコン系半導体薄膜トランジスタ及び有機半導体薄膜トランジスタに比べて、酸化物半導体薄膜トランジスタは移動度がより高いため、ハイエンドディスプレイ分野でますます重要になっている。電子製品の漸進的な発展に伴って、高移動度の酸化物薄膜トランジスタの開発は各表示パネルメーカーの研究開発の重点となっている。しかしながら、酸化物半導体薄膜トランジスタの移動度の向上に伴って、酸化物半導体薄膜トランジスタの安定性に対する要件もますます高くなる。酸化物半導体薄膜トランジスタにおける高移動度材料の安定性を向上させるために、高温プロセスもますます広く使用されており、その結果、酸化物半導体に接触するか又は隣接する絶縁層の酸素供給能力に対してより高い要件を提唱することで、現在の酸化物半導体薄膜トランジスタが高温プロセスの影響を受けて導体化されるという問題を解決し、例えば、該影響は、酸化物半導体を金属単体に還元して半導体を導体化させ、それにより半導体の特性を持たなくなることを含む。後続の高温プロセスで、金属酸化物半導体層はチャネル層として機能し、金属と酸素との間の化学結合が破断しやすく、かつ形成された酸素が逃げやすいため、通常、金属酸化物半導体層がチャネル層として機能することには上記問題が存在する。
例えば、図１は酸化物薄膜トランジスタの断面構造模式図であり、図１に示すように、該酸化物薄膜トランジスタ１０は、ベース基板０１と、ベース基板０１に設置されたゲート０２と、ゲート絶縁層０３と、金属酸化物半導体層０４と、ソース０５と、ドレイン０６と、パッシベーション層０７とを含み、該酸化物半導体層０４上のパッシベーション層０７は金属酸化物半導体を保護するという役割を果たし、外部のＨ、Ｏなどの不純物が該金属酸化物半導体に入ることを防止し、かつパッシベーション層０７の材料は例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素のうちの１種又は複数種の組み合わせであるか、又は酸化ケイ素、窒化ケイ素、酸窒化ケイ素のうちの少なくとも１つで形成される積層である。
いくつかの実施形態では、金属酸化物半導体層にはパッシベーション層（非金属酸化物の絶縁層とも呼ばれる）が直接設置される。いくつかの実施形態では、パッシベーション層と金属酸化物半導体層との間に金属酸化物絶縁層、例えば絶縁用の酸化アルミニウム、絶縁用の酸化銅などが設置され、例えば、ソースとドレインを絶縁させる役割を果たす。
説明する必要があるように、本開示の実施例における酸化ケイ素と酸窒化ケイ素は、Ｎ含有量には明らかな違いがある。当業者であれば分かるように、ＳｉＯ膜層を実際に試験するときに一定成分のＮ元素が存在し、これは、酸化ケイ素を製造するときにＮ元素を含有するガス成分を使用する必要があり、一定量のＮ元素が避けられないためである。
先ず、窒化ケイ素は、適切な条件下でシランとアンモニアとを反応させて得られ、形成された窒化ケイ素中の水素含有量が高く、窒化ケイ素中に一部の水素元素が残留し、後続の高温プロセス過程で、窒化ケイ素中に存在する水素と酸化物半導体層０４中に残留した遊離酸素とを反応させ、さらに酸化物半導体層０４中の酸素元素を損失させ、さらに、残りの水素は高温下で二酸化ケイ素中のケイ素酸素結合を破断させ、残りの部分の水素はケイ素酸素結合が破断した後に発生した酸素原子を消費し、よりさらに、残りの水素は、酸化物半導体層中の金属酸素結合を破断させて、酸化物半導体層を導体化させる。次に、フォトリソグラフィプロセスでパッシベーション層薄膜をパターニングしてパッシベーション層０７を形成するときに、使用されるエッチング液はＮＨ３ＦとＨＦの混合液であり、水素元素も導入され、該水素元素も酸化物半導体層０４中に残留した遊離酸素と反応して、さらに酸化物半導体層０４中の酸素元素を損失させる。
本開示の発明者らは、酸化物半導体層に隣接するか又は接触する絶縁層の構造、材料、厚さ、層数及び緻密さなどを調整することで、酸化物半導体層に隣接するか又は接触する絶縁層は酸化物半導体層に対して十分な酸素供給能力を持つことを認識できる。例えば、酸化物半導体層上に２層又は３層などの多層絶縁酸化物（例えば、酸化ケイ素、酸化チタンなど）で形成された絶縁層を設置し、該多層絶縁酸化物の緻密さを調整することで、液体又はガスが外部から緻密さの高い絶縁層に入る難易度を高くし、それにより、上層の窒化ケイ素中の水素元素が下層の絶縁層に入るリスクを低減させることができ、下層の遊離酸素が揮発して逃げることを阻止し、酸化物半導体層中の酸素元素を酸化物半導体層中に強固に固定して、後続の高温アニールプロセスにおける酸素元素の損失を低減させ、それにより酸化物薄膜トランジスタの特性の安定性を確保するとともに、後続のプロセスの開発にも調整余地を大きくし、後続のプロセスの選択をより柔軟にすることができる。
例えば、本開示の少なくとも１つの実施例は酸化物薄膜トランジスタを提供し、該酸化物薄膜トランジスタは、ベース基板と、ベース基板に設置された酸化物半導体層と、酸化物半導体層のベース基板から離れる側に設置された絶縁層とを含み、該絶縁層の材料は酸化物であり、絶縁層は積層設置された第１絶縁層及び第２絶縁層を含み、第２絶縁層の緻密さは第１絶縁層の緻密さよりも大きく、第２絶縁層は第１絶縁層よりもベース基板から離れ、本開示の実施例は、少なくとも第１絶縁層及び第２絶縁層の緻密さ及び厚さを調整し、酸化物半導体層中の酸素を酸化物半導体層中に固定することで、後続の高温アニールプロセスにおける酸化物半導体層中の酸素元素の損失を低減させ、それにより酸化物薄膜トランジスタの特性の安定性を確保する。
例えば、図２は本開示の一実施例に係る酸化物薄膜トランジスタの断面構造模式図であり、図２に示すように、該酸化物薄膜トランジスタ１００は、ベース基板１０１と、ベース基板１０１に設置された酸化物半導体層１０５と、酸化物半導体層１０５のベース基板１０１から離れる側に設置された絶縁層１０８とを含み、該絶縁層１０８の材料は酸化物であり、絶縁層１０８は積層設置された第１絶縁層１０８ｂ及び第２絶縁層１０８ａを含み、第２絶縁層１０８ａの緻密さは第１絶縁層１０８ｂの緻密さよりも大きく、第２絶縁層１０８ａは第１絶縁層１０８ｂよりもベース基板１０１から離れ、図２では、絶縁層１０８の第１絶縁層１０８ｂは酸化物半導体層１０５に接触する。
例えば、図２に示される構造では、絶縁層１０８の材料は酸化物であり、該酸化物は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物を含む。該酸化物が二酸化ケイ素であるときに、シランと笑気（一酸化二窒素）との反応により二酸化ケイ素を形成することができる。図１に示される構造では、半導体酸化物上にありかつそれに隣接するか又は接触する絶縁層の材料は窒化ケイ素であり、窒化ケイ素はシランとアンモニアとの反応により形成され、反応原料の異なりによって、二酸化ケイ素に代表される酸化物絶縁材料中の水素含有量は窒化物絶縁材料中の水素含有量よりも小さく、第１絶縁層の材料及び第２絶縁層の材料はいずれも酸化物であり、緻密さのより大きい第２絶縁層１０８ａはベース基板１０１から離れ、それにより第２絶縁層１０８ａのベース基板１０１から離れる側の、窒化水素で形成されたパッシベーション層中の水素元素が酸化物半導体層１０５に入ることを阻止できる。
説明する必要があるように、第１絶縁層１０８ｂの緻密さとは液体又はガスが外部から該第１絶縁層１０８ｂに入る難易度を指し、第１絶縁層１０８ｂの緻密さが大きいほど、液体又はガスが外部から該第１絶縁層１０８ｂに入りにくくなるか又は該第１絶縁層１０８ｂに入ることができない。第２絶縁層１０８ａの緻密さとは液体又はガスが外部から該第２絶縁層１０８ａに入る難易度を指し、第２絶縁層１０８ａの緻密さが大きいほど、液体又はガスが外部から該第２絶縁層１０８ａに入りにくくなるか又は該第２絶縁層１０８ａに入ることができない。
図２に示すように、第１絶縁層１０８ｂ及び第２絶縁層１０８ａの材料は同じであってもよく、又は異なってもよく、例えば、いずれも酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであってもよい。緻密さのより大きい第２絶縁層１０８ａ中の酸素元素の含有量は第１絶縁層１０８ｂ中の酸素元素の含有量よりも低い。
例えば、一例では、第１絶縁層１０８ｂ及び第２絶縁層１０８ａの材料は少なくともＯ及びＳｉ原子を含有する。
例えば、第１絶縁層１０８ｂ及び第２絶縁層１０８ａの材料がいずれも酸化ケイ素（ＳｉＯ２）であるときに、第１絶縁層１０８ｂを形成するための反応式は式１
であり、該反応温度は２００～３５０℃の間であり、例えば、使用される反応温度は２１０℃、２３０℃、２５０℃、２８０℃、３００℃又は３４０℃などであり、第１絶縁層１０８ｂ中のＳｉ：Ｏのモル比が１：２であると判定でき、第２絶縁層１０８ａを形成するための反応式は式２
であり、該反応温度は２００～３５０℃の間であり、例えば、使用される反応温度は２１０℃、２３０℃、２５０℃、２８０℃、３００℃又は３４０℃などであり、第２絶縁層１０８ａ中のＳｉ：Ｏのモル比が１：１．４であると判定でき、第２絶縁層１０８ａ中のケイ素元素と酸素元素とのモル比が第１絶縁層１０８ｂ中のケイ素元素と酸素元素とのモル比よりも大きいと判定できる。
例えば、シランと笑気との反応時のモル比、反応チャンバの電力、気圧などを調整することにより、形成された二酸化ケイ素が異なる緻密さを有することを実現でき、第１絶縁層１０８ｂ又は第２絶縁層１０８ａ中のＳｉ：Ｏのモル比が小さいほど、形成された第１絶縁層１０８ｂ又は第２絶縁層１０８ａの緻密さが大きくなり、例えば、第２絶縁層１０８ａの緻密さは第１絶縁層１０８ｂの緻密さよりも大きく、緻密さのより高い第２絶縁層１０８ａは第１絶縁層１０８ｂのベース基板１０１から離れる側にあり、パターニングプロセスを行うときに使用されるエッチング液が第１絶縁層１０８ｂに入りにくくなり、さらにエッチング液が酸化物半導体層１０５中に入ることを阻止し、すなわち酸化物半導体層１０５に対する損傷リスクを低減させることができる。
例えば、図２に示すように、第２絶縁層１０８ａの厚さは第１絶縁層１０８ｂの厚さよりも小さい。緻密さのより大きい第２絶縁層１０８ａ中の酸素元素の含有量は緻密さのより小さい第１絶縁層１０８ｂ中の酸素元素の含有量よりも小さいため、酸素元素含有量のより高い第１絶縁層１０８ｂがより厚く設置され、酸素固定の目的を実現でき、このように酸化物半導体層に対して酸素供給を行うことで、酸化物半導体層１０５が導体化されるリスクを低減させることができる。
例えば、該ベース基板１０１は剛性材料又は可撓性材料で形成される。例えば、剛性材料は剛性ガラス及びシリコンウエハのうちの１種を含む。可撓性材料はポリエチレンナフタレート、ポリエチレンテレフタレート、ポリイミド及び可撓性ガラスのうちの１種を含む。
例えば、図３は本開示の一実施例に係る別の酸化物薄膜トランジスタの断面構造模式図であり、図３に示すように、該絶縁層１０８は第３絶縁層１０８ｃをさらに含み、該第３絶縁層１０８ｃの材料は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであり、第３絶縁層１０８ｃの材料は第１絶縁層１０８ｂの材料及び第２絶縁層１０８ａの材料と同じであってもよく、又は異なってもよい。図３に示される絶縁層１０８は積層設置された３層構造であり、該第３絶縁層１０８ｃは第１絶縁層１０８ｂのベース基板１０１に近い側に設置され、第３絶縁層１０８ｃの緻密さは第１絶縁層１０８ｂの緻密さよりも大きく、かつ第２絶縁層１０８ａの緻密さ以下であり、このように、第３絶縁層１０８ｃによりエッチング液又は水素元素が酸化物半導体層１０５中に入ることをさらに阻止し、酸化物半導体層１０５が導体化されるリスクをさらに低減させることができる。
例えば、一例では、該第３絶縁層１０８ｃ中のＳｉ：Ｏのモル比は１：１．６であり、すなわち第３絶縁層１０８ｃの緻密さは第１絶縁層１０８ｂの緻密さと第２絶縁層１０８ａの緻密さとの間にある。第３絶縁層１０８ｃの緻密さが大きすぎると、第３絶縁層１０８ｃ中の酸素含有量が少なくなり、後述する第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂに酸素供給を行う能力は不十分であり、第３絶縁層１０８ｃの緻密さが小さすぎると、第３絶縁層１０８ｃは外部の水、酸素、エッチング液などが第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂに入ることを阻止する能力は悪くなる。
例えば、図２及び図３に示すように、該酸化物半導体層１０５は積層設置された第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂを含み、第２酸化物半導体層１０５ｂの緻密さは第１酸化物半導体層１０５ａの緻密さよりも大きく、第２酸化物半導体層１０５ｂは第１酸化物半導体層１０５ａよりも前記ベース基板１０１から離れ、該緻密さのより大きい第２酸化物半導体層１０５ｂはエッチング液又は水素元素が第２酸化物半導体層１０５ｂ中に入ることをさらに阻止し、すなわち第１酸化物半導体層１０５ａが導体化されるリスクをさらに低減させ、第１酸化物半導体層１０５ａの半導体特性を確保する。
説明する必要があるように、第１酸化物半導体層１０５ａに比べて、緻密さのより高い第２酸化物半導体層１０５ｂの移動度が低くなり、第２酸化物半導体層１０５ｂは主にエッチングによる第１酸化物半導体層１０５ａの損傷を防止するためであり、第１酸化物半導体層１０５ａは主な半導体の役割を果たす。
また、説明する必要があるように、第１酸化物半導体層１０５ａの緻密さとは液体又はガスが外部から該第１酸化物半導体層１０５ａに入る難易度を指し、第１酸化物半導体層１０５ａの緻密さが大きいほど、液体又はガスが外部から該第１酸化物半導体層１０５ａに入りにくくなるか又は該第１酸化物半導体層１０５ａに入ることができない。第２酸化物半導体層１０５ｂの緻密さとは液体又はガスが外部から該第２酸化物半導体層１０５ｂに入る難易度を指し、第２酸化物半導体層１０５ｂの緻密さが大きいほど、液体又はガスが外部から該第２酸化物半導体層１０５ｂに入りにくくなるか又は該第２酸化物半導体層１０５ｂに入ることができない。
例えば、該第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂの材料は同じであってもよく、又は異なってもよい。第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂの材料は酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム亜鉛（ＩＺＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ホウ素ドープ酸化亜鉛（ＢＺＯ）、マグネシウムドープ酸化亜鉛（ＭＺＯ）、酸化亜鉛スズ（ＺＴＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）、ガリウム亜鉛酸化物（ＧＺＯ）、酸化インジウムスズ（ＩＴＯ）、ハフニウムインジウム亜鉛酸化物（ＨＩＺＯ）及び酸化スズ（ＳｎＯ２）などのｎ型半導体材料のうちの少なくとも１つ、及び、酸化第一スズ（ＳｎＯ）及び酸化第一銅（Ｃｕ２Ｏ）などのｐ型半導体材料のうちの少なくとも１つを含む。例えば、マグネトロンスパッタリング、反応性スパッタリング、陽極酸化又はスピンコーティングなどの方法で第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂを形成することができる。
例えば、該第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂの厚さは等しくてもよく、又は等しくなくてもよい。例えば、該第１酸化物半導体層１０５ａの厚さは第２酸化物半導体層１０５ｂの厚さよりも大きい。該第１酸化物半導体層１０５ａの厚さは５ｎｍ～２００ｎｍであってもよく、該第２酸化物半導体層１０５ｂの厚さはそれぞれ３ｎｍ～１５０ｎｍであってもよい。例えば、該第１酸化物半導体層１０５ａの厚さは５０ｎｍ、１００ｎｍ、１５０ｎｍ、又は２００ｎｍなどであってもよい。該第２酸化物半導体層１０５ｂの厚さは３０ｎｍ、８０ｎｍ、１２０ｎｍ、又は１５０ｎｍなどであってもよい。
例えば、図２及び図３に示すように、酸化物半導体層１０５と絶縁層１０８との間には互いに離間されたソース１０６及びドレイン１０７が設置される。
例えば、該ソース１０６及びドレイン１０７の材料はモリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、アルミニウム合金及び銅（Ｃｕ）などの金属のうちの１種又は複数種の組み合わせを含んでもよい。
例えば、一例では、該ソース１０６及びドレイン１０７の材料は銅系金属である。銅金属は抵抗率が低く、導電性に優れるという特徴を有し、従って、ソース１０６及びドレイン１０７の信号伝送速度を向上させ、表示品質を向上させることができる。
例えば、該銅系金属は銅（Ｃｕ）、銅亜鉛合金（ＣｕＺｎ）、銅ニッケル合金（ＣｕＮｉ）又は銅亜鉛ニッケル合金（ＣｕＺｎＮｉ）などの性能が安定する銅系金属合金である。
例えば、該ソース１０６及びドレイン１０７の厚さはそれぞれ１５０～５００ｎｍであってもよく、例えば、それぞれ１５０ｎｍ、２２０ｎｍ、２８０ｎｍ、３２０ｎｍ、３７０ｎｍ、４００ｎｍ、４５０ｎｍ及び５００ｎｍであってもよい。
例えば、図２では、ソース１０６及びドレイン１０７のベース基板１０１から離れる表面は第１絶縁層１０８ｂに接触し、ソース１０６及びドレイン１０７のベース基板１０１に近い表面は第２酸化物半導体層１０５ｂに接触する。該酸化物半導体層１０５と該絶縁層１０８はソース１０６とドレイン１０７との間の領域で接触し、具体的には、該第２酸化物半導体層１０５ｂと第１絶縁層１０８ｂはソース１０６とドレイン１０７との間の領域で接触し、それにより同層に設置されたソース１０６及びドレイン１０７が第１絶縁層１０８ｂ及び第２絶縁層１０８ａで形成された積層により離間される。
例えば、図３では、ソース１０６及びドレイン１０７のベース基板１０１から離れる表面は第３絶縁層１０８ｃに接触し、ソース１０６及びドレイン１０７のベース基板１０１に近い表面は第２酸化物半導体層１０５ｂに接触する。該酸化物半導体層１０５と該絶縁層１０８はソース１０６とドレイン１０７との間の領域で接触し、具体的には、該第２酸化物半導体層１０５ｂと第３絶縁層１０８ｃはソース１０６とドレイン１０７との間の領域で接触し、それにより同層に設置されたソース１０６及びドレイン１０７が第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第３絶縁層１０８ｃで形成された積層により離間される。
例えば、図２及び図３に示すように、ベース基板１０１と酸化物半導体層１０５との間にゲート１０２が設置され、ゲート１０２と酸化物半導体層１０５との間にゲート絶縁層１０３が設置され、該ゲート絶縁層１０３の酸化物半導体層１０５に接触する部分の材料は酸化物絶縁材料である。該ゲート絶縁層１０３は単層構造であってもよく、又は多層積層構造であってもよい。
例えば、該ゲート１０２の材料は銅と他の金属との組み合わせであってもよく、例えば、銅／モリブデン（Ｃｕ／Ｍｏ）、銅／チタン（Ｃｕ／Ｔｉ）、銅／モリブデンチタン合金（Ｃｕ／ＭｏＴｉ）、銅／モリブデンタングステン合金（Ｃｕ／ＭｏＷ）、銅／モリブデンニオブ合金（Ｃｕ／ＭｏＮｂ）などである。該ゲート１０２の材料はクロム系金属、又はクロムと他の金属との組み合わせであってもよく、例えば、クロム／モリブデン（Ｃｒ／Ｍｏ）、クロム／チタン（Ｃｒ／Ｔｉ）、クロム／モリブデンチタン合金（Ｃｒ／ＭｏＴｉ）などであり、例えば、ゲートの厚さは１０００～１００００Åである。
例えば、図２及び図３では、ベース基板１０１の各膜層構造が設置された主表面には、ベース基板１０１に近い側からベース基板１０１から離れる側に向かう方向に、ゲート絶縁層１０３は積層設置された第１ゲート絶縁層１０３ａ、第２ゲート絶縁層１０３ｂ、第３ゲート絶縁層１０３ｃ及び第４ゲート絶縁層１０３ｄを含み、すなわちゲート絶縁層１０３は４層の積層構造であり、ゲート絶縁層１０３の酸化物半導体層１０５に接触する層構造は第４ゲート絶縁層１０３ｄであり、該第４ゲート絶縁層１０３ｄの材料は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであり、第１ゲート絶縁層１０３ａ、第２ゲート絶縁層１０３ｂ及び第３ゲート絶縁層１０３ｃの材料はいずれも絶縁性窒化物であり、例えば、該絶縁性窒化物は窒化ケイ素（ＳｉＮｘ）及び窒化アルミニウム（ＡｌＮｘ）などのうちの少なくとも１つを含む。
例えば、第２ゲート絶縁層１０３ｂの厚さは第１ゲート絶縁層１０３ａの厚さよりも大きく、かつ第３ゲート絶縁層１０３ｃの厚さよりも大きく、第１ゲート絶縁層１０３ａ及び第３ゲート絶縁層１０３ｃの厚さはそれぞれ５０～１００オングストロームであってもよく、第１ゲート絶縁層１０３ａの緻密さ及び第３ゲート絶縁層１０３ｃの緻密さはいずれも第２ゲート絶縁層１０３ｂの緻密さよりも大きく、第１ゲート絶縁層１０３ａ及び第３ゲート絶縁層１０３ｃ中の水素含有量が低く、使用される反応原料中のシラン及びアンモニアの含有量がいずれも低いため、第１ゲート絶縁層１０３ａ及び第３ゲート絶縁層１０３ｃを大規模に形成することができず、該薄膜トランジスタを含む表示パネルの構造では、ゲート１０２のベース基板１０１に近い側には酸化インジウムスズなどで形成された透明導電性金属酸化物が存在し、従って、透明導電性金属酸化物が還元されることを防止するために、第１ゲート絶縁層１０３ａを低水素の条件下で形成する必要があり、第３ゲート絶縁層１０３ｃ中の水素元素が酸化物半導体層１０５中に拡散してそれが導体化されるという問題の発生を防止するために、第３ゲート絶縁層１０３ｃを低水素の条件下で形成する必要がある。第２ゲート絶縁層１０３ｂの厚さは２０００～４０００オングストロームであり、第２ゲート絶縁層１０３ｂの形成には高速に堆積する必要があり、成膜速度を向上させ、それにより大規模生産を実現するが、形成された第２ゲート絶縁層１０３ｂが使用するシランの含有量が高く、形成されたケイ素水素結合の含有量が高くなる。
説明する必要があるように、二酸化ケイ素の誘電率は３．９Ｆ／ｍであり、窒化ケイ素の誘電率は７Ｆ／ｍであり、二酸化ケイ素及び窒化ケイ素が同じ膜厚を有するという条件下で、窒化ケイ素は静電容量が高くなり、例えば、静電容量の式はＣ＝εＳ／４πｋｄであり、式中、εは誘電率であり、静電容量の増加方法は、高誘電率材料を使用しかつ該高誘電率材料の膜厚を薄くすることであり、しかしながら、電界の式はＥ＝Ｕ／ｄであり、式中、ｄは膜厚であるため、膜厚が薄くなると電界強度が増加し、それにより電極間が破壊されやすくなり、従って、通常、高誘電率材料を使用して静電容量を増加させる。例えば、窒化ケイ素層を設置することなく、ゲート絶縁層をすべて酸化ケイ素層に設置すると、形成する必要がある酸化ケイ素層の厚さが非常に大きく、酸化ケイ素層の厚さが増加すると薄膜トランジスタの移動度が低減し、また、下層の窒化ケイ素がないと、ベース基板中のナトリウムイオン又はカリウムイオンが薄膜トランジスタの特性にも影響を与えて、安定性を低下させ、さらに最終的に形成された酸化物薄膜トランジスタの移動度にも影響を与える。
例えば、図４は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図であり、図２、図３に示されるボトムゲート型酸化物薄膜トランジスタの構造とは異なり、図４における酸化物薄膜トランジスタはトップゲート型薄膜トランジスタであり、図４に示される酸化物薄膜トランジスタ１００では、ソース１０６及びドレイン１０７が位置する層と酸化物半導体層１０５との間にゲート１０２が設置され、絶縁層１０８は第１絶縁層１０８ｂと第２絶縁層１０８ａとの間に設置された第４絶縁層１０８ｄをさらに含み、ゲート１０２は第４絶縁層１０８ｄと第１絶縁層１０８ｂとの間に設置され、該酸化物半導体層１０５は第１酸化物半導体層１０５ａ及び第２酸化物半導体層１０５ｂを含む。
例えば、該第４絶縁層１０８ｄの材料は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであってもよく、該第４絶縁層１０８ｄの厚さは１０ｎｍ～１８０ｎｍの範囲であり、例えば、第４絶縁層１０８ｄの厚さは１５ｎｍ、３５ｎｍ、４５ｎｍ、９０ｎｍ、１００ｎｍ、１３０ｎｍ、１６０ｎｍ又は１８０ｎｍなどであってもよい。
例えば、図５は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図であり、図５に示される酸化物薄膜トランジスタの構造もトップゲート型構造であり、図５に示すように、該絶縁層１０８は第１絶縁層１０８ｂと第４絶縁層１０８ｄとの間に設置された第５絶縁層１０８ｅをさらに含み、該第５絶縁層１０８ｅの緻密さは第１絶縁層１０８ａの緻密さよりも大きく、それによりソース１０６及びドレイン１０７を形成するときに使用されるエッチング液又は水素元素が酸化物半導体層１０５に入ることを防止できる。
例えば、該第５絶縁層１０８ｅ及び第１絶縁層１０８ｂの材料は同じであり、酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであってもよいが、第５絶縁層１０８ｅの緻密さは第４絶縁層１０８ｄの緻密さよりも大きい。例えば、第１絶縁層１０８ａ及び第５絶縁層１０８ｅの厚さは等しくてもよく、又は等しくなくてもよく、一例では、第１絶縁層１０８ａの厚さは第５絶縁層１０８ｅの厚さよりも大きい。例えば、該第１絶縁層１０８ａの厚さは２０ｎｍ、４５ｎｍ、６５ｎｍ、９０ｎｍ、１００ｎｍ又は２００ｎｍなどであってもよく、該第５絶縁層１０８ｅの厚さは８ｎｍ～１５０ｎｍの範囲であり、例えば、１０ｎｍ、１５ｎｍ、３０ｎｍ、５０ｎｍ、８０ｎｍ、１２０ｎｍ、又は１５０ｎｍなどであってもよい。
例えば、一例では、該第５絶縁層１０８ｅ及び第１絶縁層１０８ｂの材料はいずれもＳｉ及びＯを含有する。
例えば、図６は本開示の一実施例に係るさらに別の酸化物薄膜トランジスタの断面構造模式図であり、図６に示すように、ソース１０６及びドレイン１０７が位置する層と酸化物半導体層１０５との間にゲート１０２が設置され、絶縁層１０８は第２絶縁層１０８ｂのベース基板１０１から離れる側に設置された第６絶縁層１０８ｆをさらに含み、該ゲート１０２は第６絶縁層１０８ｆと第１絶縁層１０８ｂとの間に設置される。例えば、該第６絶縁層１０８ｆの厚さは第１絶縁層１０８ａの厚さよりも大きく、かつ第２絶縁層１０８ｂの厚さよりも大きく、第６絶縁層１０８ｆの材料は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つであってもよく、第６絶縁層１０８ｆの緻密さは第１絶縁層１０８ａの緻密さよりも小さくてもよい。
説明する必要があるように、第５絶縁層１０８ｅの緻密さとは液体又はガスが外部から該第５絶縁層１０８ｅに入る難易度を指し、第５絶縁層１０８ｅの緻密さが大きいほど、液体又はガスが外部から該第５絶縁層１０８ｅに入りにくくなるか又は該第５絶縁層１０８ｅに入ることができない。第６絶縁層１０８ｆの緻密さとは液体又はガスが外部から該第６絶縁層１０８ｆに入る難易度を指し、第６絶縁層１０８ｆの緻密さが大きいほど、液体又はガスが外部から該第６絶縁層１０８ｆに入りにくくなるか又は該第６絶縁層１０８ｆに入ることができない。
例えば、図３を例として、絶縁層１０８は順に積層設置された第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第３絶縁層１０８ｃを含む。熱揮発性質量分析計（型番：ＥＳＣＯ ＴＤＳ１２００）で絶縁層１０８に含まれる第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第３絶縁層１０８ｃの単層に対して酸素放出量の試験を行い、試験結果は以下のとおりである。
表１に示すように、第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åを積層した場合、温度を５５０℃まで加熱するときに、積層された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åの酸素放出量は、同じ温度範囲内での単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åの酸素放出量の合計と基本的に等しく、かつ５５０℃の場合、上記第１絶縁層、第２絶縁層及び第３絶縁層中の酸素は基本的かつ完全に放出される。例えば、２００℃～３５０℃の温度範囲内で、単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Å中の酸素放出量はそれぞれ１．０×１０１３、５．６×１０１３及び２．２×１０１３であり、第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åを積層した場合、温度を３５０℃まで加熱するときに、積層された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åの酸素放出量は２．８×１０１３であり、単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åの同じ温度範囲内での酸素放出量の合計よりもはるかに小さく、従って、同じ加熱温度範囲内で、第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åを積層した後に形成された積層構造の酸素放出量が明らかに減少し、それにより、一般的な高温プロセス（温度２００℃～３５０℃）で、積層された絶縁層は優れた酸素固定効果を有することが示される。同様に、第２絶縁層５００Å、第１絶縁層２０００Å及び第３絶縁層５００Åで形成された積層構造も非常に優れた酸素固定能力を有し、第２絶縁層５００Å、第１絶縁層１０００Å及び第３絶縁層５００Åで形成された積層構造も優れた酸素固定能力を有する。
同様の試験によれば、本開示の実施例に係る他の絶縁層の積層構造、例えば第２絶縁層５００Å／第１絶縁層２０００Å／第３絶縁層５００Å、及び第２絶縁層５００Å／第１絶縁層１０００Å／第３絶縁層５００Åも優れた酸素固定能力を有し、ここで詳細な説明を省略する。
例えば、図７Ａ～７Ｄは図３に示される絶縁層の積層及び各単層による酸素放出能力の試験図であり、図７Ａに示すように、単層の第３絶縁層５００Åは加熱温度が３９７℃になったときに酸素放出量が最大になる。図７Ｂに示すように、単層の第１絶縁層３０００Åは加熱温度が３９８℃になったときに酸素放出量が最大になる。図７Ｃに示すように、単層の第２絶縁層５００Åは加熱温度が３８９℃になったときに酸素放出量が最大になり、かつ第２絶縁層５００Åの緻密さが最大であるため、単層の第２絶縁層５００Åによる最大酸素放出量は単層の第３絶縁層５００Åによる最大酸素放出量よりも小さく、かつ単層の第１絶縁層３０００Åによる最大酸素放出量よりも小さい。図７Ｄに示すように、積層された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åは加熱温度が４２３℃になったときに酸素放出量が最大になり、かつ放出された酸素最大量は単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åによる最大酸素放出量の合計よりも明らかに小さく、かつ積層された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åは加熱温度が４２３℃になったときに酸素放出量が最大になり、該温度は単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åによる酸素放出量が最大になったときの温度よりも明らかに高く、すなわち単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åに比べて、積層設置された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åは酸素放出量が最大になったときに必要な温度が２０～３０℃増加する。
例えば、一例では、温度が３００℃よりも高いときの第１絶縁層の酸素元素放出量は、温度が３００℃よりも高いときの第２絶縁層の酸素元素放出量よりも高い。
例えば、別の例では、温度が３００℃よりも高いときの第１絶縁層の酸素元素放出量は、温度が３００℃よりも高いときの第２絶縁層又は第３絶縁層の酸素元素放出量よりも高い。
例えば、図８Ａ～８Ｄは図３に示される絶縁層の積層及び単層による一酸化窒素の放出能力の試験図であり、図８Ａに示すように、単層の第３絶縁層５００Åは加熱温度が３００℃になったときに一酸化窒素の放出量が最大になる。図８Ｂに示すように、単層の第１絶縁層３０００Åは加熱温度が３０１℃になったときに一酸化窒素の放出量が最大になる。図８Ｃに示すように、単層の第２絶縁層５００Åは加熱温度が３７０℃になったときに一酸化窒素の放出量が最大になり、かつ第２絶縁層５００Åの緻密さが最大であるため、単層の第２絶縁層５００Åによる一酸化窒素の最大放出量は単層の第３絶縁層５００Åによる一酸化窒素の最大放出量よりも小さく、かつ単層の第１絶縁層３０００Åによる一酸化窒素の最大放出量よりも小さい。図８Ｄに示すように、積層された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åは加熱温度が３３５℃になったときに一酸化窒素の放出量が最大になり、かつ放出された一酸化窒素の最大量は単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åによる一酸化窒素の最大放出量の合計よりも明らかに低く、かつ積層設置された第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åは加熱温度が３４５℃になったときに一酸化窒素の放出量が最大になり、該温度は単層の第２絶縁層５００Å、第１絶縁層３０００Å及び第３絶縁層５００Åによる一酸化窒素の最大放出量が最大になったときの温度よりも明らかに高い。
例えば、ウェットエッチング速度で膜層の緻密さを評価することができ、使用されるエッチング液はＮＨ３Ｆ：ＨＦの混合液であり、ＮＨ３ＦとＨＦの質量百分率含有量はそれぞれ２９．８％～３０．２％及び５．９％～６．１％であり、ウェットエッチング速度が６０Å／ｓよりも高いときに酸素固定効果を達成できない。
例えば、図３に示される構造では、第２絶縁層１０８ａの材料が二酸化ケイ素であるときに、該第２絶縁層１０８ａのウェットエッチング速度は３５～５０Å／ｓであり、第３絶縁層のウェットエッチング速度は４５～７０Å／ｓであり、第３絶縁層が緩すぎると第３絶縁層が破断するという問題が発生し、絶縁層は積層設置された３層構造であり、かつベース基板から離れる方向からベース基板に近い方向に、絶縁層の各層構造の緻密さが徐々に減少し、ベース基板から離れる方向からベース基板に近い方向に酸素が酸化物半導体層に補充されることに有利である。その後、パッシベーション層を形成した後に酸素供給プロセスを行う必要があるため、第２絶縁層１０８ａの緻密さが高すぎるか又は第２絶縁層１０８ａの厚さが大きすぎると、酸素供給プロセスの実行に不利であり、従って、第２絶縁層１０８ａの厚さを１００～２０００Åに限定し、例えば、一例では、第１絶縁層１０８ｂの厚さは１０００～４０００Åであり、第２絶縁層１０８ａの厚さは１００～２０００Åであり、第３絶縁層１０８ｃの厚さは７００～１０００Åである。例えば、一例では、第２絶縁層１０８ｂの厚さは３００～５００Åである。
例えば、一例では、第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第３絶縁層１０８ｃをエッチングするために使用されるエッチング液はＮＨ３ＦとＨＦの混合液であり、ＮＨ３ＦとＨＦの混合液中のＮＨ３ＦとＨＦの質量百分率含有量はそれぞれ２９．８％～３０．２％及び５．９％～６．１％であり、第１絶縁層１０８ｂと第２絶縁層１０８ａのエッチング速度の差は２０～４０Å／ｓであり、第１絶縁層１０８ｂと第３絶縁層１０８ｃのエッチング速度の差は１０～２０Å／ｓであり、第１絶縁層１０８ｂをエッチングするエッチング速度は５５～９０Å／ｓであり、第２絶縁層１０８ａをエッチングするエッチング速度は３５～５０Å／ｓであり、第３絶縁層１０８ｃをエッチングするエッチング速度は４５～７０Å／ｓである。
本開示の少なくとも１つの実施例は表示装置をさらに提供し、上記いずれかの実施例の酸化物薄膜トランジスタを含む。例えば、図９は本開示の一実施例に係る表示装置のブロック図である。図９に示すように、表示装置２００は該酸化物薄膜トランジスタ１００を含み、該表示装置２００は、液晶表示装置、電子ペーパー、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）表示装置、アクティブマトリクス型有機発光ダイオード（ａｃｔｉｖｅ－ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＡＭＯＬＥＤ）表示装置、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム又はナビゲータなどの表示機能を備えた任意の製品又は部材であってもよい。
本開示の少なくとも１つの実施例は酸化物薄膜トランジスタの製造方法をさらに提供し、該製造方法は、ベース基板を提供するステップと、ベース基板上に酸化物半導体層を形成するステップと、酸化物半導体層のベース基板から離れる側に第１絶縁層を形成するステップと、第１絶縁層のベース基板から離れる側に第２絶縁層を形成するステップとを含み、該第２絶縁層の緻密さは第１絶縁層の緻密さよりも大きく、第２絶縁層は第１絶縁層よりもベース基板から離れ、本開示の実施例は、少なくとも第１絶縁層及び第２絶縁層の緻密さ及び厚さを調整し、酸化物半導体層中の酸素を酸化物半導体層中に固定することで、後続の高温アニールプロセスにおける酸化物半導体層中の酸素元素の損失を低減させ、それにより酸化物薄膜トランジスタの特性の安定性を確保する。
例えば、図１０は本開示の一実施例に係る薄膜トランジスタの製造方法のフローチャートであり、図１０に示すように、該製造方法はステップＳ１１～ステップＳ１４を含む。
Ｓ１１、ベース基板を提供する。
Ｓ１２、ベース基板上に酸化物半導体層を形成する。
Ｓ１３、酸化物半導体層のベース基板から離れる側に第１絶縁層を形成する。
Ｓ１４、第１絶縁層のベース基板から離れる側に第２絶縁層を形成し、該第２絶縁層の緻密さは第１絶縁層の緻密さよりも大きく、第２絶縁層は第１絶縁層よりもベース基板から離れる。
例えば、該製造方法は、第１絶縁層のベース基板に近い側に第３絶縁層薄膜を適用して第３絶縁層を形成するステップをさらに含み、該第３絶縁層の緻密さは第１絶縁層の緻密さよりも大きい。
例えば、該製造方法では、酸化物半導体層を形成するステップは、第１酸化物半導体薄膜を適用してパターニングプロセスを行って第１酸化物半導体層を形成し、第１酸化物半導体層上に第２酸化物半導体薄膜を適用してパターニングプロセスを行って第２酸化物半導体層を形成するステップを含み、該第２酸化物半導体層の緻密さは第１酸化物半導体層の緻密さよりも大きい。
例えば、該製造方法は、酸化物半導体層のベース基板から離れる側に金属電極薄膜を適用し、金属電極薄膜に対してパターニングプロセスを行って互いに離間されたソース及びドレインを形成するステップをさらに含み、該酸化物半導体層と絶縁層はソース及びドレインとの間の領域で接触する。
例えば、本開示の少なくとも１つの実施例に係る製造方法では、酸化物半導体層を形成する前に、ベース基板上にゲート薄膜を適用し、ゲート薄膜に対してパターニングプロセスを行ってゲートを形成し、ゲート上にゲート絶縁層薄膜を適用してゲート絶縁層を形成するステップをさらに含み、該ゲート絶縁層の酸化物半導体層に接触する部分の材料は酸化物絶縁材料である。
例えば、図１１は本開示の一実施例に係る別の薄膜トランジスタの製造方法のフローチャートであり、図１１に示すように、該製造方法はステップＳ２１～ステップＳ２９を含む。
Ｓ２１、ベース基板を提供する。
Ｓ２２、ベース基板上にゲート薄膜を適用し、該ゲート薄膜に対してパターニングプロセスを行ってゲートを形成する。
Ｓ２３、ゲート上にゲート絶縁層薄膜を適用してゲート絶縁層を形成する。
Ｓ２４、ゲート絶縁層上に第１酸化物半導体薄膜を適用してパターニングプロセスを行って第１酸化物半導体層を形成する。
Ｓ２５、第１酸化物半導体層上に第２酸化物半導体薄膜を適用してパターニングプロセスを行って第２酸化物半導体層を形成し、該第２酸化物半導体層の緻密さは第１酸化物半導体層の緻密さよりも大きい。
Ｓ２６、第２酸化物半導体層のベース基板から離れる側に金属電極薄膜を適用し、金属電極薄膜に対してパターニングプロセスを行って互いに離間されたソース及びドレインを形成する。
Ｓ２７、ソース及びドレインのベース基板から離れる側に第１絶縁層を形成する。
Ｓ２８、第１絶縁層のベース基板から離れる側に第２絶縁層を形成し、該第２絶縁層の緻密さは第１絶縁層の緻密さよりも大きい。
例えば、該酸化物半導体層と絶縁層はソース及びドレインとの間の領域で接触する。
Ｓ２９、第２絶縁層上にパッシベーション層薄膜を適用してパッシベーション層を形成する。
例えば、図１２Ａ～１２Ｉは本開示の一実施例に係る薄膜トランジスタの製造方法の過程を示す図である。
図１２Ａに示すように、ベース基板１０１を提供し、該ベース基板１０１は剛性材料又は可撓性材料を使用する。例えば、剛性材料は剛性ガラスとシリコンウエハのうちの１種を含む。可撓性材料はポリエチレンナフタレート、ポリエチレンテレフタレート、ポリイミド及び可撓性ガラスのうちの１種を含む。
図１２Ｂに示すように、ベース基板１０１上にゲート薄膜１０２’を適用し、該ゲート薄膜１０２’に対してパターニングプロセスを行ってゲート１０２を形成する。
例えば、ベース基板１０１上にゲート薄膜１０２’を堆積し、マグネトロンスパッタリング、電子ビーム蒸着又は熱蒸着などの方法で金属材料のゲート薄膜１０２’を形成することを含み、また、マグネトロンスパッタリング又は光学コーティングなどの方法で透明導電性材料のゲート薄膜１０２’を形成してもよく、続いて、該ゲート薄膜１０２’上に１層のフォトレジスト（図示せず）をコーティングし、かつ露光、現像、エッチング及びフォトレジスト剥離などの過程を行ってゲート１０２のパターンを形成する。例えば、フォトレジストのコーティングはスピンコーティング、ナイフコーティング又はロールコーティングを使用することができる。
例えば、ゲート１０２の材料は上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１２Ｃに示すように、ゲート１０２上にゲート絶縁層薄膜を適用してゲート絶縁層１０３を形成する。
例えば、該ゲート絶縁層薄膜上に１層のフォトレジスト（図示せず）をコーティングし、かつ露光、現像、エッチング、及びフォトレジスト剥離などの過程を行ってゲート絶縁層１０３のパターンを形成する。例えば、フォトレジストのコーティングはスピンコーティング、ナイフコーティング又はロールコーティングを使用することができる。
例えば、該ゲート絶縁層１０３は多層積層構造であってもよく、該多層積層構造における各層の形成過程としては、まず対応するゲート絶縁層薄膜上に１層のフォトレジストをコーティングし、次に露光、現像、エッチング及びフォトレジスト剥離などの過程を行って対応するゲート絶縁層の層構造を形成する。
例えば、ゲート絶縁層１０３は積層設置された第１ゲート絶縁層１０３ａ、第２ゲート絶縁層１０３ｂ、第３ゲート絶縁層１０３ｃ及び第４ゲート絶縁層１０３ｄを含み、すなわちゲート絶縁層１０３は４層の積層構造であり、ゲート絶縁層１０３の酸化物半導体層１０５に接触する層構造は第４ゲート絶縁層１０３ｄであり、該第４ゲート絶縁層１０３ｄの材料は酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）及び酸化ジルコニウム（ＺｒＯ２）などの絶縁酸化物のうちの少なくとも１つである。第１ゲート絶縁層１０３ａ、第２ゲート絶縁層１０３ｂ及び第３ゲート絶縁層１０３ｃの材料はいずれも絶縁性窒化物であり、例えば窒化ケイ素（ＳｉＮｘ）及び窒化アルミニウム（ＡｌＮｘ）などのうちの少なくとも１つである。
例えば、さらにプラズマ強化化学蒸着（ＰＥＣＶＤ）方法で酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮｘ）などを堆積してゲート絶縁層薄膜を形成することもできる。
例えば、第２ゲート絶縁層１０３ｂの厚さは第１ゲート絶縁層１０３ａの厚さよりも大きく、かつ第３ゲート絶縁層１０３ｃの厚さよりも大きく、第１ゲート絶縁層１０３ａ及び第３ゲート絶縁層１０３ｃの厚さはそれぞれ５０～１００オングストロームであってもよく、第１ゲート絶縁層１０３ａの緻密さ及び第３ゲート絶縁層１０３ｃの緻密さはいずれも第２ゲート絶縁層１０３ｂの緻密さよりも大きく、第１ゲート絶縁層１０３ａ及び第３ゲート絶縁層１０３ｃ中の水素含有量が低く、使用される反応原料中のシラン及びアンモニアの含有量がいずれも低いため、大規模に形成することができない。第２ゲート絶縁層１０３ｂの厚さは２０００～４０００オングストロームであり、第２ゲート絶縁層１０３ｂの形成には高速に堆積して大規模に生産でき、かつ形成された第２ゲート絶縁層１０３ｂ中の水素含有量が高い。
図１２Ｄに示すように、ゲート絶縁層１０３上に第１酸化物半導体薄膜を適用してパターニングプロセスを行って第１酸化物半導体層１０５ａを形成する。
例えば、マグネトロンスパッタリング、反応性スパッタリング、陽極酸化又はスピンコーティングなどの方法で第１酸化物半導体層１０５ａを形成することができ、該第１酸化物半導体層１０５ａの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１２Ｅに示すように、第１酸化物半導体層１０５ａ上に第２酸化物半導体薄膜を適用してパターニングプロセスを行って第２酸化物半導体層１０５ｂを形成し、該第２酸化物半導体層１０５ｂの緻密さは第１酸化物半導体層１０５ａの緻密さよりも大きい。
例えば、該第２酸化物半導体層１０５ｂの材料は第１酸化物半導体層の材料と同じであってもよく、又は異なってもよく、第２酸化物半導体層１０５ｂの材料が第１酸化物半導体層の材料と同じであるときに、第１酸化物半導体層中の金属元素と酸素元素とのモル比は第２酸化物半導体層中の金属元素と酸素元素とのモル比よりも小さく、それにより第２酸化物半導体層１０５ｂの緻密さは第１酸化物半導体層１０５ａの緻密さよりも大きい。
例えば、マグネトロンスパッタリング、反応性スパッタリング、陽極酸化又はスピンコーティングなどの方法で第２酸化物半導体層１０５ｂを形成することもできる。
図１２Ｆに示すように、第２酸化物半導体層１０５ｂのベース基板１０１から離れる側に金属電極薄膜１０６’を適用し、金属電極薄膜１０６’に対してパターニングプロセスを行って互いに離間されたソース１０６及びドレイン１０７を形成する。
例えば、ソース１０６及びドレイン１０７の材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１２Ｇに示すように、ソース１０６及びドレイン１０７のベース基板１０１から離れる側に第１酸化物絶縁薄膜を適用して第１絶縁層１０８ｂを形成する。
例えば、該第１絶縁層１０８ｂの材料、厚さ、形成方式などは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１２Ｈに示すように、第１絶縁層１０８ｂのベース基板１０１から離れる側に第２酸化物絶縁薄膜を適用して第２絶縁層１０８ａを形成し、該第２絶縁層１０８ａの緻密さは第１絶縁層１０８ｂの緻密さよりも大きく、第１絶縁層１０８ｂは第２酸化物半導体層１０５ｂに接触する。
例えば、該第２酸化物半導体層１０５ｂと第１絶縁層１０８ｂはソース１０６とドレイン１０７との間の領域で接触する。
例えば、該第２絶縁層１０８ａの材料、厚さ、形成方式などは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１２Ｉに示すように、第２絶縁層１０８ａ上にパッシベーション層薄膜を適用してパッシベーション層１０９を形成する。
例えば、プラズマ化学気相蒸着法でパッシベーション層を形成することができ、パッシベーション層１０９の材料は窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、アクリル系樹脂などを含み、該パッシベーション層１０９は、外部の不純物又は水蒸気が薄膜トランジスタに入って薄膜トランジスタの性能に影響を与えることを防止できる。
例えば、第２絶縁層１０８ａ上にパッシベーション層薄膜を堆積することもでき、パッシベーション層薄膜上にフォトレジストをコーティングして、露光、現像、エッチング、及びフォトレジスト剥離などのプロセスでパッシベーション層薄膜を処理してパッシベーション層を形成する。
例えば、該パッシベーション層１０９は、外部の不純物又は水蒸気が薄膜トランジスタ１００に入ることを防止し、それにより薄膜トランジスタの性能への影響を回避することができる。
例えば、図１３Ａ～１３Ｉは本開示の一実施例に係るさらに別の薄膜トランジスタの製造方法の過程を示す図であり、図１３Ａに示すように、該製造方法は以下のステップを含む。
図１３Ａに示すように、ベース基板１０１を提供し、該ベース基板１０１の材料は上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｂに示すように、ベース基板１０１上に緩衝層１０４を形成する。
例えば、該緩衝層１０４の材料は窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）などのうちの少なくとも１つを含む。
図１３Ｃに示すように、緩衝層１０４上に第１酸化物半導体層１０５ａを形成し、該第１酸化物半導体層１０５ａの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｄに示すように、第１酸化物半導体層１０５ａ上に第２酸化物半導体層１０５ｂを形成し、該第２酸化物半導体層１０５ｂの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｅに示すように、第２酸化物半導体層１０５ｂ上に第１絶縁層１０８ｂを形成し、該第１絶縁層１０８ｂの材料、厚さ、形成方式などは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｆに示すように、第１絶縁層１０８ｂ上にゲート薄膜を適用し、ゲート薄膜に対してパターニングプロセスを行ってゲート１０２を形成する。
例えば、該ゲート１０２の材料、厚さ、形成方式は上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｇに示すように、ゲート１０２上に第４絶縁薄膜を適用して第４絶縁層１０８ｄを形成する。
例えば、該第４絶縁層１０８ｄの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｈに示すように、第４絶縁層１０８ｄ上に第２絶縁層１０８ａを形成し、例えば、該第２絶縁層１０８ａの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
例えば、他の例では、例えば、図５に示される第５絶縁層１０８ｅをさらに有する例では、該第５絶縁層１０８ｅの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
図１３Ｉに示すように、第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第４絶縁層１０８ｄで構成された絶縁層１０８において絶縁層１０８を貫通するビアホール構造（図示せず）を形成し、次に第２絶縁層１０８ａ上に金属電極薄膜を適用し、金属電極薄膜に対してパターニングプロセスを行って互いに離間されたソース１０６及びドレイン１０７を形成する。
例えば、他の例では、例えば、第５絶縁層１０８ｅがさらに形成される例では、第１絶縁層１０８ｂ、第２絶縁層１０８ａ、第４絶縁層１０８ｄ及び第５絶縁層１０８ｅで構成される絶縁層１０８において絶縁層１０８を貫通するビアホール構造を形成することができる。
例えば、他の例では、例えば、図６に示される第６絶縁層１０８ｆを有する例では、第１絶縁層１０８ｂ、第２絶縁層１０８ａ及び第６絶縁層１０８ｆで構成された絶縁層１０８において絶縁層１０８を貫通するビアホール構造を形成することができ、第６絶縁層１０８ｆの材料及び厚さは上記関連説明を参照すればよく、ここで詳細な説明を省略する。
例えば、本開示の実施例に係る酸化物薄膜トランジスタ、表示装置及び酸化物薄膜トランジスタの製造方法は、以下の少なくとも１つの有益な効果を有する。
（１）本開示の実施例に係る酸化物薄膜トランジスタは、絶縁層の構造、材料、厚さ、層数及び緻密さなどを調整することで、酸化物半導体層に隣接するか又は接触する絶縁層が酸化物半導体層に対して十分な酸素供給能力を有するようにし、それにより酸化物半導体層が導体化されることを回避する。
（２）本開示の実施例に係る酸化物薄膜トランジスタは、多層絶縁酸化物の緻密さを調整し、酸化物半導体層中の酸素を酸化物半導体層中に固定することで、後続の高温アニールプロセスにおける酸素元素の損失を低減させ、それにより酸化物薄膜トランジスタの特性の安定性を確保するとともに、後続のプロセスの開発にも調整余地を大きくし、後続のプロセスの選択をより柔軟にすることができる。
以下のいくつかの点を説明する必要がある。
（１）本開示の実施例の図面は本開示の実施例に係る構造のみに関し、他の構造は通常の設計を参照すればよい。
（２）明確にするために、本開示の実施例を説明するための図面において、層又は領域の厚さが拡大又は縮小され、すなわちこれらの図面は実際の比例で描画されるものではない。理解できるように、層、フィルム、領域又は基板などの素子が別の素子の「上」又は「下」に位置すると記載される場合、該素子は別の素子の「上」又は「下」に「直接」位置してもよく、又は中間素子が存在してもよい。
（３）矛盾がない場合に、本開示の実施例及び実施例の特徴を互いに組み合わせて新たな実施例を得ることができる。
以上は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに制限されず、本開示の保護範囲は前記特許請求の範囲の保護範囲に準じるべきである。

Claims (27)

  1. 酸化物薄膜トランジスタであって、
    ベース基板と、
    前記ベース基板に設置された酸化物半導体層と、
    前記酸化物半導体層の前記ベース基板から離れる側に設置された絶縁層とを含み、
    前記絶縁層の材料は酸化物であり、前記絶縁層は積層設置された第１絶縁層及び第２絶縁層を含み、前記第２絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第２絶縁層は前記第１絶縁層よりも前記ベース基板から離れる、酸化物薄膜トランジスタ。
  2. 前記酸化物半導体層は金属酸化物半導体層であり、前記絶縁層の材料は非金属材質の酸化物である、請求項１に記載の酸化物薄膜トランジスタ。
  3. 前記第１絶縁層及び前記第２絶縁層の材料は少なくともＯ及びＳｉ原子を含有する、請求項１又は２に記載の酸化物薄膜トランジスタ。
  4. 前記絶縁層は第３絶縁層をさらに含み、前記第３絶縁層は前記第１絶縁層の前記ベース基板に近い側に設置され、前記第３絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第３絶縁層は前記酸化物半導体層に接触する、請求項１～３のいずれか１項に記載の酸化物薄膜トランジスタ。
  5. 前記酸化物半導体層は積層設置された第１酸化物半導体層及び第２酸化物半導体層を含み、前記第２酸化物半導体層の緻密さは前記第１酸化物半導体層の緻密さよりも大きく、前記第２酸化物半導体層は前記第１酸化物半導体層よりも前記ベース基板から離れる、請求項１～４のいずれか１項に記載の酸化物薄膜トランジスタ。
  6. 前記酸化物半導体層と前記絶縁層との間には互いに離間されたソース及びドレインが設置され、前記酸化物半導体層と前記絶縁層は前記ソースと前記ドレインとの間の領域で接触する、請求項１～５のいずれか１項に記載の酸化物薄膜トランジスタ。
  7. 前記ベース基板と前記酸化物半導体層との間にゲートが設置され、前記ゲートと前記酸化物半導体層との間にゲート絶縁層が設置され、前記ゲート絶縁層の前記酸化物半導体層に接触する部分の材料は酸化物絶縁材料である、請求項１～６のいずれか１項に記載の酸化物薄膜トランジスタ。
  8. 前記ゲート絶縁層は積層設置された第１ゲート絶縁層、第２ゲート絶縁層、第３ゲート絶縁層及び第４ゲート絶縁層を含み、前記第１ゲート絶縁層、前記第２ゲート絶縁層及び前記第３ゲート絶縁層の材料はいずれも窒化物であり、前記第１ゲート絶縁層の厚さ及び前記第３ゲート絶縁層の厚さはいずれも前記第２ゲート絶縁層の厚さよりも小さく、前記第１ゲート絶縁層の緻密さ及び前記第３ゲート絶縁層の緻密さはいずれも前記第２ゲート絶縁層の緻密さよりも小さく、前記第４ゲート絶縁層の材料は前記酸化物絶縁材料であり、前記第４ゲート絶縁層は前記酸化物半導体層に接触する、請求項７に記載の酸化物薄膜トランジスタ。
  9. 前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲートが設置され、前記絶縁層は前記第１絶縁層と前記第２絶縁層との間に設置された第４絶縁層をさらに含み、前記ゲートは前記第４絶縁層と前記第１絶縁層との間に設置される、請求項１～６のいずれか１項に記載の酸化物薄膜トランジスタ。
  10. 前記絶縁層は前記第１絶縁層と前記第４絶縁層との間に設置された第５絶縁層をさらに含み、前記第５絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第５絶縁層の材料及び前記第１絶縁層の材料はいずれもＳｉ及びＯを含有する、請求項９に記載の酸化物薄膜トランジスタ。
  11. 前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲートが設置され、前記絶縁層は前記第２絶縁層の前記ベース基板から離れる側に設置された第６絶縁層をさらに含み、前記ゲートは前記第６絶縁層と前記第１絶縁層との間に設置される、請求項１～６のいずれか１項に記載の酸化物薄膜トランジスタ。
  12. 前記第１絶縁層と前記第２絶縁層のエッチング速度の差は２０～４０Å／ｓである、請求項１に記載の酸化物薄膜トランジスタ。
  13. 前記第１絶縁層をエッチングするエッチング速度は５５～９０Å／ｓであり、前記第２絶縁層をエッチングするエッチング速度は３５～５０Å／ｓである、請求項１２に記載の酸化物薄膜トランジスタ。
  14. 前記第１絶縁層と前記第２絶縁層のエッチング速度の差は２０～４０Å／ｓであり、前記第１絶縁層と前記第３絶縁層のエッチング速度の差は１０～２０Å／ｓである、請求項４に記載の酸化物薄膜トランジスタ。
  15. 前記第１絶縁層をエッチングするエッチング速度は５５～９０Å／ｓであり、前記第２絶縁層をエッチングするエッチング速度は３５～５０Å／ｓであり、前記第３絶縁層をエッチングするエッチング速度は４５～７０Å／ｓである、請求項１４に記載の酸化物薄膜トランジスタ。
  16. 前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層のエッチングに使用されるエッチング液はＮＨ３ＦとＨＦの混合液であり、前記ＮＨ３ＦとＨＦの混合液中のＮＨ３ＦとＨＦの質量百分率含有量はそれぞれ２９．８％～３０．２％及び５．９％～６．１％である、請求項４に記載の酸化物薄膜トランジスタ。
  17. 前記第１絶縁層の厚さは１０００～４０００Åであり、前記第２絶縁層の厚さは１００～２０００Åであり、前記第３絶縁層の厚さは７００～１０００Åである、請求項４に記載の酸化物薄膜トランジスタ。
  18. ２００℃～３５０℃の温度条件下で、積層設置された前記第２絶縁層、前記第１絶縁層及び前記第３絶縁層の酸素放出量は、単層の前記第２絶縁層、前記第１絶縁層及び前記第３絶縁層の同じ温度範囲内での酸素放出量の合計よりも小さい、請求項４に記載の酸化物薄膜トランジスタ。
  19. 温度が３００℃よりも高いときの前記第１絶縁層の酸素元素放出量は、温度が３００℃よりも高いときの前記第２絶縁層の酸素元素放出量よりも高い、請求項１２に記載の酸化物薄膜トランジスタ。
  20. 温度が３００℃よりも高いときの前記第１絶縁層の酸素元素放出量は、温度が３００℃よりも高いときの前記第２絶縁層又は第３絶縁層の酸素元素放出量よりも高い、請求項１４に記載の酸化物薄膜トランジスタ。
  21. 請求項１～２０のいずれか１項に記載の酸化物薄膜トランジスタを含む表示装置。
  22. 酸化物薄膜トランジスタの製造方法であって、
    ベース基板を提供するステップと、
    前記ベース基板上に酸化物半導体層を形成するステップと、
    前記酸化物半導体層の前記ベース基板から離れる側に第１絶縁層を形成するステップと、
    前記第１絶縁層の前記ベース基板から離れる側に第２絶縁層を形成するステップとを含み、
    前記第２絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きく、前記第２絶縁層は前記第１絶縁層よりも前記ベース基板から離れる、酸化物薄膜トランジスタの製造方法。
  23. 前記第１絶縁層の前記ベース基板に近い側に第３絶縁層を形成するステップをさらに含み、前記第３絶縁層の緻密さは前記第１絶縁層の緻密さよりも大きい、請求項２２に記載の製造方法。
  24. 前記酸化物半導体層を形成するステップは、
    第１酸化物半導体薄膜を適用してパターニングプロセスを行って第１酸化物半導体層を形成するステップと、
    前記第１酸化物半導体層上に第２酸化物半導体薄膜を適用してパターニングプロセスを行って第２酸化物半導体層を形成するステップとを含み、
    前記第２酸化物半導体層の緻密さは前記第１酸化物半導体層の緻密さよりも大きい、請求項２２に記載の製造方法。
  25. 前記酸化物半導体層の前記ベース基板から離れる側に金属電極薄膜を適用し、前記金属電極薄膜に対してパターニングプロセスを行って互いに離間されたソース及びドレインを形成するステップをさらに含み、前記酸化物半導体層と前記絶縁層は前記ソースと前記ドレインとの間の領域で接触する、請求項２２～２４のいずれか１項に記載の製造方法。
  26. 前記酸化物半導体層を形成する前に、前記ベース基板上にゲート薄膜を適用し、前記ゲート薄膜に対してパターニングプロセスを行ってゲートを形成し、前記ゲート上にゲート絶縁層薄膜を適用してゲート絶縁層を形成するステップをさらに含み、前記ゲート絶縁層の前記酸化物半導体層に接触する部分の材料は酸化物絶縁材料である、請求項２２～２５のいずれか１項に記載の製造方法。
  27. 前記ソース及び前記ドレインが位置する層と前記酸化物半導体層との間にゲート薄膜を適用し、前記ゲート薄膜に対してパターニングプロセスを行ってゲートを形成し、前記ゲート上に第４絶縁層を形成するステップをさらに含む、請求項２５に記載の製造方法。
JP2023579589A 2021-06-25 2021-06-25 酸化物薄膜トランジスタ及びその製造方法、表示装置 Pending JP2024528497A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/102511 WO2022267043A1 (zh) 2021-06-25 2021-06-25 氧化物薄膜晶体管及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
JP2024528497A true JP2024528497A (ja) 2024-07-30

Family

ID=84545154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023579589A Pending JP2024528497A (ja) 2021-06-25 2021-06-25 酸化物薄膜トランジスタ及びその製造方法、表示装置

Country Status (5)

Country Link
US (1) US20240097042A1 (ja)
EP (1) EP4207303A4 (ja)
JP (1) JP2024528497A (ja)
CN (1) CN115735428A (ja)
WO (1) WO2022267043A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100485943C (zh) * 1999-06-02 2009-05-06 株式会社半导体能源研究所 半导体器件
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电（深圳）有限公司 薄膜晶体管
CN103000694B (zh) * 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
WO2015059850A1 (ja) * 2013-10-24 2015-04-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6808689B2 (ja) * 2018-07-23 2021-01-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板および発光装置
JPWO2020089726A1 (ja) * 2018-11-02 2021-11-18 株式会社半導体エネルギー研究所 半導体装置
KR102704437B1 (ko) * 2019-06-13 2024-09-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
CN112103246A (zh) * 2020-09-23 2020-12-18 福建华佳彩有限公司 一种tft阵列基板结构及制作方法
CN112038289B (zh) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 一种阵列基板、显示面板以及阵列基板的制作方法

Also Published As

Publication number Publication date
US20240097042A1 (en) 2024-03-21
EP4207303A4 (en) 2024-01-10
WO2022267043A1 (zh) 2022-12-29
CN115735428A (zh) 2023-03-03
EP4207303A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
US11997883B2 (en) Organic light emitting diode display device
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
KR20130121655A (ko) 표시 장치, 어레이 기판, 박막 트랜지스터 및 그 제조 방법
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US9508544B2 (en) Semiconductor device and method for manufacturing same
EP3621105A1 (en) Oled display panel and method for manufacturing same
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
WO2019085267A1 (zh) Tft基板及其制作方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
US20210234011A1 (en) Thin film transistor, manufacturing method of thin film transistor and display device
US11171159B2 (en) Display backplane and method for manufacturing the same, display panel and display device
TWI470808B (zh) 半導體元件及其製作方法
US20230420573A1 (en) Thin film transistor and method of manufactruting thin film transistor
TWI814636B (zh) 主動元件基板
JP2024528497A (ja) 酸化物薄膜トランジスタ及びその製造方法、表示装置
CN113193033B (zh) 显示面板及显示装置
KR20100091469A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20180323246A1 (en) Organic light-emitting diode display panel and manufacturing method thereof
EP4345909A1 (en) Oxide thin film transistor and manufacturing method therefor, and electronic device
WO2022247148A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US20240096977A1 (en) Tft substrate and manufacturing method thereof, liquid crystal display panel and oled display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240621