JP2011222767A - 薄膜トランジスタならびに表示装置および電子機器 - Google Patents

薄膜トランジスタならびに表示装置および電子機器 Download PDF

Info

Publication number
JP2011222767A
JP2011222767A JP2010090729A JP2010090729A JP2011222767A JP 2011222767 A JP2011222767 A JP 2011222767A JP 2010090729 A JP2010090729 A JP 2010090729A JP 2010090729 A JP2010090729 A JP 2010090729A JP 2011222767 A JP2011222767 A JP 2011222767A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
thin film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010090729A
Other languages
English (en)
Inventor
Eri Fukumoto
絵理 福本
Yasuhiro Terai
康浩 寺井
Narihiro Morosawa
成浩 諸沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010090729A priority Critical patent/JP2011222767A/ja
Priority to TW100105685A priority patent/TWI425641B/zh
Priority to CN201110082455.9A priority patent/CN102214698B/zh
Priority to KR1020110030253A priority patent/KR101690799B1/ko
Priority to US13/078,543 priority patent/US8378351B2/en
Publication of JP2011222767A publication Critical patent/JP2011222767A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、チャネルを形成する酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えている。酸化物半導体層１４上に形成されたチャネル保護膜１６は低密度の酸化アルミニウム膜により形成される。低密度の酸化アルミニウム膜は負の固定電荷を有し、これにより薄膜トランジスタの閾値電圧が正方向へシフトする。
【選択図】図１

Description

本発明は、酸化物半導体をチャネル層に用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器に関する。
近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等の酸化物半導体の研究開発が活発化している。このような酸化物半導体をＴＦＴの活性層（チャネル）に用いた場合、液晶ディスプレイなどに一般的に用いられている非晶質（アモルファス）シリコンを用いた場合と比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。このような酸化物半導体層を用いたＴＦＴとしては、ボトムゲート型およびトップゲート型の構造が報告されている（例えば、特許文献１参照）。
ボトムゲート型のＴＦＴとしては、基板上にゲート電極が設けられ、このゲート電極上にゲート絶縁膜を介して酸化物半導体の薄膜層が形成された構造が知られている（例えば、特許文献２参照）。この構造は、現在事業化されている非晶質シリコンをチャネルとして用いたボトムゲート型のＴＦＴ構造と類似している。このため、酸化物半導体によるＴＦＴの製造に際して、既存の非晶質シリコンによるＴＦＴの製造プロセスを転用し易く、上記のような酸化物半導体をチャネルとして用いたＴＦＴの事業化も進みつつある。
ところが、上記酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理によって、酸素や亜鉛等が脱離し格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴのチャネルに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、即ちデプレッション型の動作となり、欠陥準位の増大と共に、閾値電圧が小さくなり、リーク電流が増大してしまう。また、このような格子欠陥以外にも、水素等の元素の混入によって上記と同様の不純物準位を形成することがわかっている（例えば、非特許文献１参照）。
これらのことから、製造プロセス等においてＴＦＴの伝達特性が変動し、閾値電圧が負（−（マイナス））の方向にシフトしてしまうという問題があった。
例えば、酸化物半導体を用いてｎ型のチャネルを形成した場合には、チャネル内の電子濃度が高くなってしまい、結果として閾値電圧が負の値になり易い。酸化物半導体を用いたＴＦＴでは、ｐ型のチャネルを形成することが困難なために、ｎ型のＴＦＴのみで回路を形成する必要がある。このような場合、閾値電圧が負の値になると回路構成が複雑になり望ましくない。
ＷＯ２００５−０８８７２６号公報 特開２００７−１９４５９４号公報 特表２００７−５１９２５６号公報
Cetin Kilic他１著，「n-type doping of oxides by hydrogen」，APPLIED PHYSICS LETTERS，2002年7月１日Vol.81，No.1 ，p.73−75
この問題を解決する方法として、ＴＦＴのチャネルとゲート絶縁膜の界面にあるチャネルの一部に不純物をドープすることにより閾値電圧を変化させる試みがなされている（例えば、特許文献３）。
しかしながら、チャネルへの不純物のドープはＴＦＴの特性を劣化させる虞がある。また、酸化物半導体のチャネルは一般的に多元素系の材料であり、これらはスパッタによって成膜される。そして、このスパッタによってチャネルへの不純物のドープを行う場合には、チャネルの元素比率制御が非常に困難であるという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能な薄膜トランジスタならびにこれを用いた表示装置および電子機器を提供することにある。
本発明の薄膜トランジスタは、ゲート電極と、一対のソース・ドレイン電極と、ゲート電極と一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１絶縁膜と、酸化物半導体層の一対のソース・ドレイン電極側に設けられた第２絶縁膜とを備え、第１絶縁膜および前記第２絶縁膜のうちの少なくとも一方の絶縁膜は、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満である酸化アルミニウムからなるものである。
本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
本発明の電子機器は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
本発明の薄膜トランジスタでは、酸化物半導体層のゲート電極側に第１絶縁膜（ゲート絶縁膜）、ソース・ドレイン電極側に第２絶縁膜がそれぞれ設けられ、これらの第１および第２絶縁膜のうちの少なくとも一方の絶縁膜が、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満の酸化アルミニウムにより構成されている。このような絶縁膜では負の固定電荷が形成され、負に帯電する。
本発明の薄膜トランジスタによれば、酸化物半導体層に隣接する絶縁膜を、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満の膜密度の酸化アルミニウムにより構成したので、負の固定電荷が形成され、この負の固定電荷によって閾値電圧を正方向へシフトさせることができる。よって、酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能となる。
本発明の第１の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 密度の異なる３種類の酸化アルミニウム膜のＣＶ特性図である。 酸化アルミニウムの密度とＶｆｂとの関係を表す特性図である。 図１に示した薄膜トランジスタの製造方法を工程順に表す図である。 図２に続く工程を表す図である。 実施例および比較例の薄膜トランジスタの伝達特性図である。 変形例１に係る薄膜トランジスタの断面構造を表すものである。 本発明の第２の実施の形態に係る薄膜トランジスタの断面構造を表すものである。 変形例２に係る薄膜トランジスタの断面構造を表すものである。 ＴＦＴを備えた表示装置の構成例を表すブロック図である。 図１０に示した画素の詳細構成例を表す回路図である。 図１０に示した表示装置を含むモジュールの概略構成を表す平面図である。 図１０に示した表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
［ボトムゲート型ＴＦＴ］
１．第１の実施の形態（チャネル保護膜を低密度の酸化アルミニウム（Ａｌ2Ｏ3）により形成した例）
２．変形例１（ゲート絶縁膜を３層構造とし、２層目のゲート絶縁膜を低密度のＡｌ2Ｏ3により形成した例）
［トップゲート型ＴＦＴ］
３．第２の実施の形態（ベースコート膜を低密度のＡｌ2Ｏ3により形成した例）
４．変形例２（ゲート絶縁膜を低密度のＡｌ2Ｏ3により形成した例）
５．適用例（表示装置および電子機器の例）
＜第１の実施の形態＞
［薄膜トランジスタ１の構成］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、チャネル（活性層）に酸化物半導体を用いたものである。この薄膜トランジスタ１では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されている。ソース・ドレイン電極１５Ａ，１５Ｂ上には、基板１１の全面に渡って保護膜１７が形成されている。なお、ゲート絶縁膜１３が本発明の「第１絶縁膜」の一具体例であり、チャネル保護膜１６が本発明の「第２絶縁膜」の一具体例である。
ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧によって酸化物半導体層１４中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。ここでは、ゲート絶縁膜１３は、第１層１３Ａおよび第２層１３Ｂよりなる２層膜構造を有し、第１層１３Ａが例えばシリコン酸化膜、第２層１３Ｂが例えばシリコン窒化膜によりそれぞれ構成されている。ゲート絶縁膜１３の厚みは、例えば２００ｎｍ〜３００ｎｍである。
酸化物半導体層１４は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム，チタン（Ｔｉ）のうち少なくとも１種の元素の酸化物を主成分として含んでいる。この酸化物半導体層１４は、ゲート電圧の印加によりソース・ドレイン電極１５Ａ，１５Ｂ間にチャネルを形成するものである。この酸化物半導体層１４の膜厚は後述の負の電荷の影響がチャネルへ及ぶように、薄膜トランジスタのオン電流の悪化を引き起こさない程度であることが望ましく、具体的には５ｎｍ〜１００ｎｍであることが望ましい。
ソース・ドレイン電極１５Ａ，１５Ｂは、例えばモリブデン、アルミニウム、銅（Ｃｕ）、チタン、ＩＴＯ（インジウム錫酸化物）および酸化チタン等のうち１種よりなる単層膜またはこれらのうちの２種以上よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に、例えば５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜や、ＩＴＯおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、酸化物半導体の電気特性を安定して保持することができる。逆に、ソース・ドレイン電極１５Ａ，１５Ｂを酸素との結びつきが強い金属で構成した場合には、ソース・ドレイン電極１５Ａ，１５Ｂは、酸化物半導体に接触して形成されるため、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。
チャネル保護膜１６は、酸化物半導体層１４上に形成され、ソース・ドレイン電極１５Ａ，１５Ｂ形成時におけるチャネルの損傷を防止するものである。チャネル保護膜１６の厚みは、例えば１０〜３００ｎｍである。本実施の形態では、このチャネル保護膜１６は低密度の酸化アルミニウムにより酸化物半導体層１４に接して形成されている。一般的に酸化アルミニウムはチャネル保護膜１６に限らず、ゲート絶縁膜等の薄膜トランジスタの絶縁膜として用いられている（特開２００７−２５８２２３）。これら絶縁膜には良好な絶縁耐圧が必要であり、酸化アルミニウム膜はより緻密（高密度）にすることにより、良好な絶縁耐圧が得られる。このため、従来の薄膜トランジスタには高密度な酸化アルミニウム膜が用いられてきた。一方、酸化アルミニウム膜は疎（低密度）にすることにより負の固定電荷密度が大きくなる傾向がある。本実施の形態では低密度な酸化アルミニウム膜を用いることによって薄膜トランジスタの閾値電圧を正方向へシフトさせるものである。酸化アルミニウム膜の具体的な密度としては、２．７９ｇ／ｃｍ3未満であることが好ましい。下限は酸化アルミニウム膜の成膜に用いる装置の制約を考慮して２．７０ｇ／ｃｍ3となる。また、より好ましくは２．７５ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満である。以下にその理由を説明する。
図２は、密度の異なる３種類の酸化アルミニウム膜のＣＶ特性を表したものである。このＣＶ特性はＰ型シリコンウェハ上に異なる成膜条件によって形成した酸化アルミニウムを水銀プローバを用いて測定したものである。酸化アルミニウム膜の密度は温度などの成膜条件を制御することによって調整される。図２中のＡｌＯ−１は、絶縁膜として一般的に用いられる高密度（２．８２ｇ／ｃｍ3）な酸化アルミニウム膜であり、２００℃、ＤＣパワー１１ｋＷにて形成されたものである。ＡｌＯ−２およびＡｌＯ−３はＡｌＯ−１よりも低密度な酸化アルミニウムであり、ＡｌＯ−２は８０℃、ＤＣパワー１１ｋＷにて形成され、ＡｌＯ−３は８０℃、ＤＣパワー１８ｋＷにて形成されたものである。また、比較例として酸化アルミニウム以外の絶縁膜として酸化物半導体ＴＦＴに用いられるシリコン酸化膜のＣＶ特性も示す。このシリコン酸化膜はＰＥＣＶＤ（プラズマエンハンスドＣＶＤ）にて形成されたものである。
図２から、ＡｌＯ−１，ＡｌＯ−２およびＡｌＯ−３のフラットバンド電圧（Ｖｆｂ）と酸化ケイ素のＶｆｂとを比較すると、ＡｌＯ−１のＶｆｂは酸化ケイ素のＶｆｂよりも負方向にあることがわかる。これに対してＡｌＯ−２およびＡｌＯ−３のＶｆｂは酸化ケイ素のＶｆｂよりも正方向にあることがわかる。薄膜トランジスタの閾値電圧（Ｖｔｈ）は、Ｖｆｂの値から正方向にシフトするか負方向にシフトするかを推測することができる。従って、ＡｌＯ−１よりも低密度なＡｌＯ−２またはＡｌＯ−３を用いることにより、薄膜トランジスタのＶｔｈを正方向にシフトさせることがわかる。また、酸化ケイ素を用いた薄膜トランジスタよりもＶｔｈを正方向にシフトさせることができる。
図３は、上記条件でそれぞれ成膜した酸化アルミニウム膜ＡｌＯ−１，ＡｌＯ−２およびＡｌＯ−３の密度とＶｆｂとの関係を表したものである。図３から酸化アルミニウム膜の密度を低くするごとにＶｆｂは上昇することがわかる。よって、一般的に用いられている酸化アルミニウム膜であるＡｌＯ−１の密度２．８２ｇ／ｃｍ3よりも低密度とすることでＶｆｂは上昇、即ち薄膜トランジスタの閾値電圧が正方向へシフトすることがわかる。更にＡｌＯ−１のほかに絶縁膜として用いられるシリコン酸化膜のＶｆｂは−４．６Ｖであることから、ＡｌＯ−１，ＡｌＯ−２およびＡｌＯ−３のＶｆｂから得られる近似式とシリコン酸化膜のＶｆｂとの交点における密度２．７９ｇ／ｃｍ3未満とすることにより、薄膜トランジスタの閾値電圧はより正方向にシフトすることがわかる。
上記から、エンハンスメントモード（Ｖｔｈ＞０）の薄膜トランジスタを得るためには、酸化アルミニウム膜の密度を２．７９ｇ／ｃｍ3未満とする必要があるが、このような低密度の酸化アルミニウム膜はバリア性能が低くなる。従って、エンハンスメントモードとバリア性能を両立させるためには、チャネルと接する側の厚さ数十ｎｍを低密度で成膜し、それ以外は高密度で成膜するように、酸化アルミニウム膜の厚さ方向に密度勾配を設けることが好ましい。また、密度勾配を設けない場合にはエンハンスメントモードとバリア性能の兼ね合いから、酸化アルミニウム膜の密度は２．７５ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満の範囲内とすることが好ましい。
なお、低密度の酸化アルミニウム膜はチャネル保護膜１６に用いる以外に、ゲート絶縁膜１３に用いてもよい。但し、薄膜トランジスタの駆動時にはゲート絶縁膜１３に電界がかかるため、ゲート絶縁膜１３とチャネル（酸化物半導体層１４）との界面において電荷がトラップされヒステリシスが発生する可能性がある。この点からすると、低密度の酸化アルミニウム膜はチャネル保護膜１６に用いるほうが好ましい。
保護膜１７は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。なお、ここで用いる酸化アルミニウム膜は、薄膜トランジスタで通常用いられる高密度な酸化アルミニウム膜である。この保護膜１７の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜１７として高密度な酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって上記のような水素や水分の影響を防止することができる。また、保護膜１７として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。
［薄膜トランジスタ１の製造方法］
図４および図５は、薄膜トランジスタ１の製造方法を説明するための図である。薄膜トランジスタ１は、例えば次のようにして製造することができる。
まず、図４（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極１２を形成する。
続いて、図４（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うように、第２層１３Ｂおよび第１層１３Ａを、例えばプラズマＣＶＤ法を用いて順に成膜することにより、ゲート絶縁膜１３を形成する。具体的には、まず、原料ガスとしてシラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いたプラズマＣＶＤ法により、シリコン窒化膜よりなる第２層１３Ｂを成膜する。その後、原料ガスとしてシランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いたプラズマＣＶＤ法により、シリコン酸化膜よりなる第１層１３Ａを成膜する。
次いで、図４（Ｃ）に示したように、酸化物半導体層１４を、例えばスパッタ法により形成する。具体的には、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタを行う。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。また、チャネルのキャリア濃度は、上記混合ガスにおけるアルゴンと酸素の流量比を調節することにより制御することができる。
あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタを行うか、または、アルゴンと酸素の混合ガス雰囲気において、亜鉛をターゲットとしたＤＣスパッタを行えばよい。この後、形成した酸化物半導体層１４を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
続いて、図５（Ａ）に示したように、形成した酸化物半導体層１４上に負の固定電荷を有する酸化アルミニウムからなるチャネル保護膜１６を、例えばＡｌをターゲットとして用いたＤＣスパッタにより成膜する。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。チャネル保護膜１６を形成する酸化アルミニウム膜は低密度であるほど負の固定電荷密度が大きくなり、ＴＦＴの閾値電圧を正方向にシフトすることができる。酸化アルミニウム膜の密度は、成膜時のＤＣパワーを高くしたり、温度を低くすることによって低密度にすることができる。また、膜厚によって固定電荷量が変わるため、所望の特性に応じて膜厚を変えることにより閾値電圧を制御することが可能となる。
次いで、図５（Ｂ）に示したように、形成したチャネル保護膜１６を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
続いて、図５（Ｃ）に示したように、酸化物半導体層１４上のチャネル保護膜１６を含む領域に、例えばモリブデン、アルミニウム、モリブデンの順に積層された金属薄膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングする。その際、チャネル保護膜１６によって、酸化物半導体層１４の表面（チャネル表面）が保護されているため、エッチングによって酸化物半導体層１４が損傷を受けることが防止される。これにより、ソース・ドレイン電極１５Ａ，１５Ｂがそれぞれ形成される。
次いで、ソース・ドレイン電極１５Ａ，１５Ｂ上に、保護膜１７を、例えば酸化アルミニウム膜を例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成することにより、図１に示した薄膜トランジスタ１を完成する。
［薄膜トランジスタ１の作用・効果］
次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２に所定の閾値電圧以上のゲート電圧が印加されると、酸化物半導体層１４にチャネルが形成され、ソース・ドレイン電極１５Ａ，１５Ｂ間に電流（ドレイン電流）が流れ、トランジスタとして機能する。
ここで、本実施の形態では、酸化物半導体層１４上（ソース・ドレイン電極側）にチャネル保護膜１６が設けられ、このチャネル保護膜１６は密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満の酸化アルミニウム膜からなる。密度が２．７９以下ｇ／ｃｍ3未満の酸化アルミニウム膜を用いることでチャネル保護膜１６では負の固定電荷が形成され、負に帯電する。これにより、薄膜トランジスタ１の閾値電圧は正方向にシフトする。
このように、本実施の形態では、酸化物半導体層１４上に設けられたチャネル保護膜１６を膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満の酸化アルミニウム膜を用いることにより、負の固定電荷を形成し、閾値電圧を正方向へシフトさせることができる。よって、酸化物半導体をチャネルとして用いた薄膜トランジスタ１において、閾値電圧を正方向に制御することが可能となる。
（実施例）
ここで、上記第１の実施の形態の実施例として、ＴＦＴの伝達特性（ゲート電圧とドレイン電流の関係）を測定した。まず、チャネル保護膜１６を８０℃、ＤＣパワー１８ｋＷ、膜厚２００ｎｍとなるようにＤＣスパッタにより形成した酸化アルミニウム膜を用いた場合（実施例）と、チャネル保護膜としてプラズマＣＶＤ法により形成したシリコン酸化膜を用いた場合（比較例）の各ＴＦＴの伝達特性について測定し、それらの結果を図６に示す。このように、酸化アルミニウム膜の密度を低下させ負の固定電荷を形成したチャネル保護膜を用いた実施例では、チャネル保護膜としてシリコン酸化膜を用いた比較例に比べ、ＴＦＴの伝達特性が約０．８Ｖ正方向にシフトすることがわかる。また、この伝達特性はチャネル保護膜として用いる酸化アルミニウム膜の密度を調整することによって制御が可能である。このため、酸化アルミニウム膜の密度をより低下させることで伝達特性をより正方向へシフトさせることが可能となる。
（変形例１）
次に、上記第１の実施の形態の薄膜トランジスタの変形例（変形例１）に係る薄膜トランジスタ（薄膜トランジスタ２）について説明する。この薄膜トランジスタ２は、上記第１の実施の形態の薄膜トランジスタ１と同様、ボトムゲート型のＴＦＴであり、チャネルとして酸化物半導体を用いたものである。以下では、上記第１の実施の形態の薄膜トランジスタ１と同様の構成要素には同一の符号を付し、適宜説明を省略する。
図７は、変形例に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、上記第１の実施の形態と同様、基板１１上に、ゲート電極１２、ゲート絶縁膜１８、酸化物半導体層１４、チャネル保護膜１９およびソース・ドレイン電極１５Ａ，１５Ｂおよび保護膜１７がこの順に形成されたものである。また、ゲート保護膜１８は、例えば第１層１８Ａ、第２層１８Ｂおよび第３層１８Ｃの３層からなる積層膜である。これらの第１層１８Ａ、第２層１８Ｂおよび第３層１８Ｃはそれぞれ、シリコン酸化膜、シリコン窒化膜または酸化アルミニウム膜よりなる。第１層１８Ａ、第２層１８Ｂおよび第３層１８Ｃの厚みはそれぞれ３００ｎｍ、５０ｎｍ、１０ｎｍである。
このようなゲート絶縁膜１８は、例えば次のようにして形成することができる。即ち、まず、ゲート電極１２を形成した基板１１上に、上記実施の形態と同様にして、例えばシリコン窒化膜よりなる第１層１８ＡをプラズマＣＶＤ法によって形成する。この後、この第１層１８Ａ上に、例えばＡｌをターゲットとして用いたＤＣスパッタにより第２層１８Ｂを形成する。続いて、上記実施の形態と同様にして、例えばシリコン酸化膜よりなる第３層１８ＣをプラズマＣＶＤ法によって形成する。これにより、負の固定電荷を有する低密度の酸化アルミニウム膜をシリコン酸化膜またはシリコン窒化膜で挟持したゲート絶縁膜１８が得られる。この負の固定電荷を有する第２層１８Ｂ上に、第３層１８Ｃを介して酸化物半導体層１４を形成する。これにより、低密度の酸化アルミニウ膜と酸化物半導体層１４とを直接積層した際に、酸化アルミニウム膜と酸化物半導体膜との界面において電荷がトラップされることによって起こるヒステリシスを低減することが可能となる。
本変形例では、酸化物半導体層１４のゲート電極１２側に形成されたゲート絶縁膜１８を３層構造にし、２層目の第２層１８Ｂに負の固定電荷を有する低密度の酸化アルミニウム膜を用いることにより、ゲート絶縁膜１８中に負の固定電荷が形成され、閾値電圧を正方向へシフトさせることができる。また、低密度の酸化アルミニウム膜からなる第２層１８Ｂと酸化物半導体層１４との間に酸化シリコンからなる第３層１８Ｃを設けるようにしたので、ヒステリシスを低減することが可能となる。よって、酸化物半導体層１４のゲート電極１２側に設けられたゲート絶縁膜１８を低密度の酸化アルミニウム膜により構成する場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
但し、負の固定電荷を有する酸化アルミニウムと酸化物半導体膜との距離が大きくなるとヒステリシスが低下すると同時に閾値電圧の変化も小さくなってしまうため、酸化アルミニウムと酸化物半導体膜との距離は５〜１０ｎｍとすることが好ましい。
なお、上記第１の実施の形態および変形例では、ボトムゲート型のＴＦＴにおいて、チャネル保護膜またはゲート絶縁膜のいずれかが低密度の酸化アルミニウム膜である場合について説明したが、これらの両方を低密度の酸化アルミニウム膜によって構成してもよい。
＜第２の実施の形態＞
図８は、本発明の第２の実施の形態に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、チャネルに酸化物半導体を用いたものである。この薄膜トランジスタ３では、ガラス等よりなる基板１１上に、ベースコート膜２０、ソース・ドレイン電極１５Ａ，１５Ｂ、酸化物半導体層１４、ゲート絶縁膜１３およびゲート電極１２がこの順に形成されている。ゲート電極１２上には、基板１１の全面に渡って保護膜１７が形成されている。尚、本実施の形態では、上記第１の実施の形態で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
本実施の形態では、基板１１上に形成されたベースコート膜２０は低密度の酸化アルミニウム膜である。このベースコート膜２０は、基板１１側からの不純物の混入を防ぐために設けられるものであり、その上に形成されたソース・ドレイン電極１５Ａ，１５Ｂ間の分離溝を介して酸化物半導体層１４と接している。即ち、ベースコート膜２０は、酸化物半導体層１４のチャネルに接して形成されている。
ベースコート膜２０として用いる低密度の酸化アルミニウム膜は、例えばＡｌをターゲットとして用いたＤＣスパッタにより成膜される。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。この酸化アルミニウム膜の密度は、成膜時のＤＣパワーや温度を制御することで任意の密度に調整することができる。具体的な密度としては、第１の実施の形態と同様に２．７９ｇ／ｃｍ3未満とすることが好ましい。また、その厚みは、例えば５０ｎｍ〜３００ｎｍである。
本実施の形態では、酸化物半導体層１４のチャネルに接するベースコート膜２０が低密度の酸化アルミニウムからなることにより、ベースコート膜２０において負の固定電荷が形成され、閾値電圧が正方向へシフトされる。よって、上記第１の実施の形態と同等の効果を得ることができる。
（変形例２）
図９は、上記第２の実施の形態の変形例（変形例２）に係る薄膜トランジスタ（薄膜トランジスタ４）の断面構造を表すものである。なお、本変形例においても、上記第１の実施の形態および変形例１で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
薄膜トランジスタ４は、上記第２の実施の形態の薄膜トランジスタ３と同様、トップゲート型のＴＦＴであり、チャネルに酸化物半導体を用いたものである。また、薄膜トランジスタ４は、基板１１上に、ベースコート膜２１、ソース・ドレイン電極１５Ａ，１５Ｂ、酸化物半導体層１４、ゲート絶縁膜１８およびゲート電極１２がこの順に形成されたものである。ベースコート膜２１はシリコン酸化膜等により構成され、ゲート絶縁膜１８は、負の固定電荷を有する低密度の酸化アルミニウムからなり、例えばＡｌをターゲットとして用いたＤＣスパッタにより成膜される。なお、プロセス温度を低温化して、ベースコート膜２1を形成しないようにしてもよい。
本変形例では、酸化物半導体層１４のゲート電極１２側に形成されたゲート絶縁膜１８が低密度の酸化アルミニウムからなることにより、ゲート絶縁膜１８において負の固定電荷が形成され、閾値電圧を正方向へシフトする。よって、上記第１の実施の形態と同様の効果を得ることができる。
但し、ゲート絶縁膜１８には電界がかかるため、低密度の酸化アルミニウムを用いた場合には、酸化物半導体膜１４とゲート絶縁膜２８との界面において電荷がトラップされてヒステリシスが発生する。このため、上記変形例１のようにゲート絶縁膜１８を積層構造とし、酸化物半導体膜１４と低密度の酸化アルミニウムからなる絶縁膜との間に、例えばシリコン酸化膜等の絶縁膜を設けることによってヒステリシスを低減することができる。その際、上記変形例１と同様に、シリコン酸化膜の厚みは５〜１０ｎｍとすることでヒステリシスを抑えつつ、薄膜トランジスタの閾値電圧を上記第１の実施の形態と同程度正方向へシフトすることができる。また、ゲート絶縁膜１８は２層構造でもよく、その際は酸化物半導体膜側に酸化シリコン膜を形成することでヒステリシスを低減することができる。
＜適用例＞
次に、上記第１，第２の実施の形態および変形例１〜２に係る薄膜トランジスタの表示装置および電子機器への適用例について説明する。
［表示装置］
図１０は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いた表示装置）の構成例を表すものである。この表示装置は、例えば、ＴＦＴ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
図１１は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのトランジスタ３Ａ，３Ｂが、上記実施の形態等の薄膜トランジスタに相当する。
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
この表示装置では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
［電子機器］
以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記表示装置は、例えば図１２に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１３は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
（適用例２）
図１４は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
（適用例３）
図１５は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
（適用例４）
図１６は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
（適用例５）
図１７は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜がシリコン酸化膜とシリコン窒化膜との２層膜や低密度の酸化アルミニウムをシリコン酸化膜またはシリコン窒化膜で挟持した３層膜である場合を例に挙げて説明したが、ゲート絶縁膜は単層構造であってもよく、あるいは４層以上を積層した構造であってもよい。
また、上記実施の形態等では、負の固定電荷を有する低密度の酸化アルミニウムによるチャネル保護膜が、酸化物半導体層１４に接している場合を例に挙げて説明したが、必ずしも完全に接している必要はない。即ち、負の固定電荷を有する低密度の酸化アルミニウム膜が、変形例において説明したように少なくとも酸化物半導体層１４の近傍にあれば、上記本発明と同様の効果を得ることができる。
１〜４…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３，１８…ゲート絶縁膜、１４…酸化物半導体層、１５Ａ，１５Ｂ…ソース・ドレイン電極、１６，１９…チャネル保護膜、１７…保護膜、２０，２１…ベースコート膜。

Claims (8)

  1. ゲート電極と、
    一対のソース・ドレイン電極と、
    前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
    前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１絶縁膜と、
    前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２絶縁膜とを備え、
    前記第１絶縁膜および前記第２絶縁膜のうちの少なくとも一方の絶縁膜は、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満である酸化アルミニウム層を含む
    薄膜トランジスタ。
  2. 前記絶縁膜は単層膜である、請求項１に記載の薄膜トランジスタ。
  3. 前記絶縁膜は２層構造を有し、一方の層は酸化ケイ素または窒化ケイ素を含み、他方の層は前記酸化アルミニウムを含む、請求項１に記載の薄膜トランジスタ。
  4. 前記酸化アルミニウムを含む層は、前記酸化物半導体層に前記酸化ケイ素または窒化ケイ素を含む層を介して積層されている、請求項３に記載の薄膜トランジスタ。
  5. 前記絶縁膜は３層構造を有し、前記絶縁膜のうちの１層は前記酸化アルミニウムを含み、他の２層は酸化ケイ素または窒化ケイ素を含むと共に、前記酸化アルミニウムを含む層を挟持する、請求項１に記載の薄膜トランジスタ。
  6. 前記絶縁膜の膜密度は深さ方向に勾配を有し、前記膜密度の勾配は前記酸化物半導体層側が低くなる、請求項１に記載の薄膜トランジスタ。
  7. 表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    一対のソース・ドレイン電極と、
    前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
    前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１絶縁膜と、
    前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２絶縁膜とを有し、
    前記第１絶縁膜および前記第２絶縁膜のうちの少なくとも一方の絶縁膜は、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満である酸化アルミニウムからなる
    表示装置。
  8. 表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    一対のソース・ドレイン電極と、
    前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
    前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１絶縁膜と、
    前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２絶縁膜とを有し、
    前記第１絶縁膜および前記第２絶縁膜のうちの少なくとも一方の絶縁膜は、膜密度が２．７０ｇ／ｃｍ3以上２．７９ｇ／ｃｍ3未満である酸化アルミニウムからなる
    電子機器。
JP2010090729A 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器 Pending JP2011222767A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010090729A JP2011222767A (ja) 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器
TW100105685A TWI425641B (zh) 2010-04-09 2011-02-21 薄膜電晶體，顯示裝置及電子單元
CN201110082455.9A CN102214698B (zh) 2010-04-09 2011-04-01 薄膜晶体管、显示装置以及电子单元
KR1020110030253A KR101690799B1 (ko) 2010-04-09 2011-04-01 박막 트랜지스터 및 표시 장치 및 전자 기기
US13/078,543 US8378351B2 (en) 2010-04-09 2011-04-01 Thin film transistor, display device, and electronic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010090729A JP2011222767A (ja) 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2011222767A true JP2011222767A (ja) 2011-11-04

Family

ID=44745924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010090729A Pending JP2011222767A (ja) 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器

Country Status (5)

Country Link
US (1) US8378351B2 (ja)
JP (1) JP2011222767A (ja)
KR (1) KR101690799B1 (ja)
CN (1) CN102214698B (ja)
TW (1) TWI425641B (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
JP2013229371A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 薄膜トランジスタ及びそれを用いた表示装置
KR20140070411A (ko) 2012-11-30 2014-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140102146A (ko) 2013-02-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2014171056A1 (ja) * 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP2014225627A (ja) * 2013-05-14 2014-12-04 エルジー ディスプレイ カンパニー リミテッド 酸化物薄膜トランジスタ及びその製造方法
US8921853B2 (en) 2012-11-16 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having oxide semiconductor layer
JP2015057818A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015057819A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置
KR20150034251A (ko) * 2012-07-20 2015-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20150066533A (ko) 2012-10-17 2015-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR20150073966A (ko) 2012-10-24 2015-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015144174A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9343578B2 (en) 2012-12-28 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and measurement device
US9829533B2 (en) 2013-03-06 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
KR20190001279A (ko) * 2017-06-27 2019-01-04 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
JP2019125809A (ja) * 2012-05-10 2019-07-25 株式会社半導体エネルギー研究所 半導体装置
US11201248B2 (en) 2017-06-27 2021-12-14 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same
JP2022111230A (ja) * 2012-09-14 2022-07-29 株式会社半導体エネルギー研究所 半導体装置
US11417774B2 (en) 2017-05-31 2022-08-16 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver
KR20230014743A (ko) 2020-07-01 2023-01-30 닛신덴키 가부시키 가이샤 박막 트랜지스터
KR20230167756A (ko) 2022-05-31 2023-12-11 닛신덴키 가부시키 가이샤 고정 전하 제어 방법, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
KR20230167757A (ko) 2022-05-31 2023-12-11 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 고정 전하 발현 방법, 박막 트랜지스터의 제조 방법, 및 박막 트랜지스터
KR20230167758A (ko) 2022-05-31 2023-12-11 닛신덴키 가부시키 가이샤 고정 전하 제어 방법 및 박막 트랜지스터의 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102386237A (zh) * 2011-11-23 2012-03-21 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及装置和一种制备方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR20130133289A (ko) * 2012-01-20 2013-12-06 파나소닉 주식회사 박막 트랜지스터
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9443592B2 (en) 2013-07-18 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
KR102148957B1 (ko) 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102320576B1 (ko) 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2016125044A1 (en) 2015-02-06 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Device, manufacturing method thereof, and electronic device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US9954003B2 (en) * 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018063343A1 (en) 2016-09-30 2018-04-05 Intel Corporation Systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in source and drain for low access and contact resistance of thin film transistors
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
CN107302027A (zh) * 2017-07-04 2017-10-27 华南理工大学 一种双层有源层结构的薄膜晶体管及其制备方法
CN108389909A (zh) * 2018-01-31 2018-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度方法
KR102201110B1 (ko) * 2020-01-22 2021-01-11 삼성디스플레이 주식회사 표시 장치
US20240097042A1 (en) * 2021-06-25 2024-03-21 Boe Technology Group Co., Ltd. Oxide thin film transistor and preparation method thereof, and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子
JP4115441B2 (ja) * 2004-10-29 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
JP2008147465A (ja) * 2006-12-11 2008-06-26 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
US9576982B2 (en) 2011-11-11 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
JP2013229371A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 薄膜トランジスタ及びそれを用いた表示装置
JP2022024159A (ja) * 2012-05-10 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2019125809A (ja) * 2012-05-10 2019-07-25 株式会社半導体エネルギー研究所 半導体装置
JP7346530B2 (ja) 2012-05-10 2023-09-19 株式会社半導体エネルギー研究所 半導体装置
JP2021016008A (ja) * 2012-05-10 2021-02-12 株式会社半導体エネルギー研究所 トランジスタ
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20200018725A (ko) * 2012-07-20 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20210068625A (ko) * 2012-07-20 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20150034251A (ko) * 2012-07-20 2015-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2018050078A (ja) * 2012-07-20 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
US11935959B2 (en) 2012-07-20 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film comprising nanocrystal
KR102262323B1 (ko) 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US11515426B2 (en) 2012-07-20 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a void region insulating film
KR20200096318A (ko) * 2012-07-20 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US10347768B2 (en) 2012-07-20 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulating film including low-density region
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US10693010B2 (en) 2012-07-20 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11935944B2 (en) 2012-09-14 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP7449980B2 (ja) 2012-09-14 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
JP2022111230A (ja) * 2012-09-14 2022-07-29 株式会社半導体エネルギー研究所 半導体装置
US9306079B2 (en) 2012-10-17 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9647095B2 (en) 2012-10-17 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150066533A (ko) 2012-10-17 2015-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
KR20150073966A (ko) 2012-10-24 2015-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9966474B2 (en) 2012-11-16 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having oxide semiconductor layer
KR20190141632A (ko) 2012-11-16 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8921853B2 (en) 2012-11-16 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having oxide semiconductor layer
US9660101B2 (en) 2012-11-16 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US9362415B2 (en) 2012-11-16 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a transistor comprising an oxide semiconductor layer
KR20140070411A (ko) 2012-11-30 2014-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9583601B2 (en) 2012-11-30 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102013224333A1 (de) 2012-11-30 2014-06-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9324810B2 (en) 2012-11-30 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film
US9865746B2 (en) 2012-11-30 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10121903B2 (en) 2012-11-30 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9343578B2 (en) 2012-12-28 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and measurement device
KR20140102146A (ko) 2013-02-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10217870B2 (en) 2013-02-13 2019-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR20200135916A (ko) 2013-02-13 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9829533B2 (en) 2013-03-06 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
US9431468B2 (en) 2013-04-19 2016-08-30 Joled Inc. Thin-film semiconductor device, organic EL display device, and manufacturing methods thereof
JPWO2014171056A1 (ja) * 2013-04-19 2017-02-16 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014171056A1 (ja) * 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
JPWO2014181777A1 (ja) * 2013-05-09 2017-02-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
US9941410B2 (en) 2013-05-14 2018-04-10 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
US10256344B2 (en) 2013-05-14 2019-04-09 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
JP2014225627A (ja) * 2013-05-14 2014-12-04 エルジー ディスプレイ カンパニー リミテッド 酸化物薄膜トランジスタ及びその製造方法
US10269976B2 (en) 2013-08-09 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015057818A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015057819A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置
JP2015144174A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
US11417774B2 (en) 2017-05-31 2022-08-16 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver
US11791418B2 (en) 2017-05-31 2023-10-17 Lg Display Co., Ltd. Method for manufacturing thin film transistor, and electronic device
KR102448483B1 (ko) * 2017-06-27 2022-09-27 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
US11201248B2 (en) 2017-06-27 2021-12-14 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same
KR20190001279A (ko) * 2017-06-27 2019-01-04 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR20230014743A (ko) 2020-07-01 2023-01-30 닛신덴키 가부시키 가이샤 박막 트랜지스터
KR20230167756A (ko) 2022-05-31 2023-12-11 닛신덴키 가부시키 가이샤 고정 전하 제어 방법, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
KR20230167757A (ko) 2022-05-31 2023-12-11 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 고정 전하 발현 방법, 박막 트랜지스터의 제조 방법, 및 박막 트랜지스터
KR20230167758A (ko) 2022-05-31 2023-12-11 닛신덴키 가부시키 가이샤 고정 전하 제어 방법 및 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
CN102214698B (zh) 2015-10-21
KR101690799B1 (ko) 2017-01-09
TW201145520A (en) 2011-12-16
CN102214698A (zh) 2011-10-12
KR20110113568A (ko) 2011-10-17
US8378351B2 (en) 2013-02-19
TWI425641B (zh) 2014-02-01
US20110248270A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
US8378351B2 (en) Thin film transistor, display device, and electronic unit
JP6920529B2 (ja) 表示装置
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
US8247811B2 (en) Thin-film transistor and display device
US8486774B2 (en) Thin film transistor and display device
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
TW201423997A (zh) 半導體裝置及其製造方法
JP2012169344A (ja) 薄膜トランジスタならびに表示装置および電子機器
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2016103605A (ja) 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器