JP2014225627A - 酸化物薄膜トランジスタ及びその製造方法 - Google Patents

酸化物薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2014225627A
JP2014225627A JP2013192654A JP2013192654A JP2014225627A JP 2014225627 A JP2014225627 A JP 2014225627A JP 2013192654 A JP2013192654 A JP 2013192654A JP 2013192654 A JP2013192654 A JP 2013192654A JP 2014225627 A JP2014225627 A JP 2014225627A
Authority
JP
Japan
Prior art keywords
source
layer
film transistor
drain electrodes
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192654A
Other languages
English (en)
Other versions
JP6021770B2 (ja
Inventor
鐘 旭 ▲ペ▼
鐘 旭 ▲ペ▼
Jonguk Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2014225627A publication Critical patent/JP2014225627A/ja
Application granted granted Critical
Publication of JP6021770B2 publication Critical patent/JP6021770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】非晶質亜鉛酸化物系半導体を活性層に用いた酸化物薄膜トランジスタ及びその製造方法を提供する。
【解決手段】本発明による酸化物薄膜トランジスタ及びその製造方法は、ソース／ドレイン電極１２２、１２３を二重層以上の多層構造で形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えると共に、多層構造のソース／ドレイン電極１２２、１２３上に、欠陥を改善する下部保護層１１５ｂと外部の影響を最小限に抑える上部保護層１１５ｃとからなる二重保護層構造を適用することにより、素子の安定性及び信頼性を向上させることを特徴とする。
【選択図】図３

Description

本発明は、酸化物薄膜トランジスタ及びその製造方法に関し、特に、非晶質亜鉛酸化物系半導体を活性層に用いた酸化物薄膜トランジスタ及びその製造方法に関する。
近年、情報ディスプレイへの関心が高まり、携帯可能な情報媒体を利用しようとする要求が高まるにつれて、既存の表示装置であるブラウン管（Cathode Ray Tube; CRT）に代わる軽量、薄型のフラットパネルディスプレイ（Flat Panel Display; FPD）に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置（Liquid Crystal Display; LCD）は、液晶の光学的異方性を利用して画像を表示する装置であって、解像度、カラー表示、画質などに優れており、ノートパソコンやデスクトップパソコンのモニタなどに盛んに適用されている。
液晶表示装置は、カラーフィルタ基板と、アレイ基板と、前記カラーフィルタ基板と前記アレイ基板との間に形成された液晶層とを含む。
液晶表示装置に主として用いられる駆動方式であるアクティブマトリクス（Active Matrix; AM）方式は、スイッチング素子として非晶質シリコン薄膜トランジスタ（Amorphous Silicon Thin Film Transistor; a-Si TFT）を用いて画素部の液晶を駆動する方式である。
以下、図７を参照して一般的な液晶表示装置について詳細に説明する。
図７は、一般的な液晶表示装置の構造を概略的に示す分解斜視図である。
同図に示すように、一般的な液晶表示装置は、カラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とを含む。
カラーフィルタ基板５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色を実現する複数のサブカラーフィルタ７で構成されたカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。
また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、画素領域Ｐ上に形成された画素電極１８とからなる。
カラーフィルタ基板５とアレイ基板１０とは、画像表示領域の外郭に形成されたシーラント（図示せず）により対向して貼り合わせられて液晶パネルを構成し、カラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー（図示せず）を用いて行う。
一方、前述した液晶表示装置は、軽量、低消費電力という利点から最も注目されているが、発光素子ではなく、受光素子であるため、明るさ、コントラスト比（明暗比）、視野角などに技術的限界があり、これらの欠点を克服する新しいディスプレイ素子の開発が盛んに行われている。
新しいフラットパネルディスプレイの１つである有機発光ダイオード（Organic Light Emitting Diode; OLED）は、自発光型であるため、液晶表示装置に比べて視野角やコントラスト比などに優れ、バックライトを必要としないので軽量、薄型が可能であり、消費電力面でも有利であるという利点がある。また、直流低電圧駆動が可能であり、応答速度が速く、特に製造コスト面で有利であるという利点がある。
近年、有機ＥＬディスプレイの大面積化に関する研究が盛んに行われており、これを達成するために、有機発光ダイオードの駆動トランジスタとして、定電流特性を備えて安定した動作及び耐久性を実現する薄膜トランジスタの開発が求められている。
前述した液晶表示装置に用いられる非晶質シリコン薄膜トランジスタは、低温工程で製造することができるが、移動度が非常に低く、定電流バイアス条件を満たさない。それに対して、多結晶シリコン薄膜トランジスタは、移動度が高く、定電流バイアス条件を満たす反面、均一な特性の確保が難しく、大面積化が困難であり、高温工程を必要とする。
そこで、活性層を酸化物半導体で形成した酸化物薄膜トランジスタが開発されているが、酸化物半導体を既存のボトムゲート構造の薄膜トランジスタに適用した場合、ソース／ドレイン電極のエッチング工程で酸化物半導体が損傷して変性を起こすという問題があった。
図８は、一般的な酸化物薄膜トランジスタの構造を概略的に示す断面図である。
同図に示すように、一般的な酸化物薄膜トランジスタにおいては、基板１０上にゲート電極２１及びゲート絶縁層１５が形成され、ゲート絶縁層１５上に酸化物半導体からなる活性層２４が形成され、活性層２４上にソース／ドレイン電極２２、２３が形成される。
このような一般的な酸化物薄膜トランジスタにおいては、ソース／ドレイン電極２２、２３を蒸着してエッチングする過程で、その下部の活性層２４（特に、図８のＡ部のバックチャネル領域）が損傷して変性を起こすことがある。これにより、素子の信頼性に問題が生じる。
つまり、酸化物半導体からなる活性層はウェットエッチングの選択比がないため、ソース／ドレイン電極を形成する際には、一般的にドライエッチングが用いられ、近年、選択比が向上したウェットエッチングが試みられているが、この場合、均一度の悪い局部的なエッチングにより素子特性の劣化が生じる。
また、ウェットエッチングを用いてソース／ドレイン電極を形成する場合は、エッチャントに耐性のない酸化物半導体の物性により、活性層の喪失や損傷が生じ、ドライエッチングを用いてソース／ドレイン電極を形成する場合は、酸化物半導体のバックスパッタリング及び酸素欠乏により、活性層の変性が生じる。
特に、酸化物半導体との接触抵抗を考慮して、モリブデン（Ｍｏ）系金属をソース／ドレイン電極に適用する場合は、酸に耐性のない酸化物半導体に選択性のあるエッチャントの開発が難しい現状である。
このように、酸化物半導体の環境敏感度及び露出時の後工程による劣化度が大きいため、エッチストッパ構造を適用しなければならないが、この場合、工程数及びマスク数の増加により量産性が低下するという欠点があった。
本発明は、このような問題を解決するためになされたものであり、非晶質亜鉛酸化物系半導体を活性層に用いた酸化物薄膜トランジスタ及びその製造方法を提供することを目的とする。
本発明の他の目的は、工程を追加することなく、ソース／ドレイン電極をパターニングする際に発生する活性層の損傷を防止すると共に、二重保護層構造を適用し、素子の安定性及び信頼性を向上させた、酸化物薄膜トランジスタ及びその製造方法を提供することにある。
本発明のさらに他の目的及び特徴は、後述する発明の構成及び特許請求の範囲で説明される。
上述の課題を解決するために、本発明の薄膜トランジスタは、第１の導電膜からなるゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されるとともに、亜鉛系酸化物半導体からなる活性層と、前記活性層上に形成されたソースおよびドレイン電極と、前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成されるとともに、酸素を含む絶縁膜からなる下部保護層と、前記下部保護層上に形成されるとともに、前記下部保護層よりも高密度の上部保護層とを有する。
また、本発明の他の薄膜トランジスタは、亜鉛系酸化物半導体からなる活性層と、前記活性層上に形成されたソースおよびドレイン電極と、前記ソースおよびドレイン電極の間の前記活性層上に形成されたゲート絶縁層と、第１の導電膜からなるとともに、前記ゲート絶縁層上に形成されたゲート電極と、前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成されるとともに、酸素を含む絶縁膜からなる下部保護層と、前記下部保護層上に形成されるとともに、前記下部保護層よりも高密度の上部保護層とを有する。
前記ソースおよびドレイン電極は、前記活性層上に形成された第２の導電膜からなる第１のソースおよびドレイン電極と、第３の導電膜からなるとともに前記第１のソースおよびドレイン電極上に形成された第２のソースおよびドレイン電極とを備える。
本発明の薄膜トランジスタは、前記第２の導電膜を酸化することにより形成されるとともに、前記ソースおよびドレイン以外の領域に形成されたｉｎ−ｓｉｔｕ保護層をさらに備える。
前記第１のソースおよびドレイン電極は、Ｔｉ、Ｔｉ合金、Ｍｏ、Ｍｏ合金、ＭｏＴｉの少なくともいずれかを含み、前記第２のソースおよびドレイン電極は、Ｃｕ、Ａｇ、Ｍｏの少なくともいずれかを含む。
前記下部保護層は、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘ、ＳｉＯｘの少なくともいずれかを含む。
本発明による酸化物薄膜トランジスタ及びその製造方法は、非晶質亜鉛酸化物系半導体を活性層に用いることにより、均一度が向上して大面積ディスプレイに適用することができるという効果がある。
また、本発明による酸化物薄膜トランジスタ及びその製造方法は、ソース／ドレイン電極をパターニングする際に酸化物半導体に損傷を与えず、安定して優れた素子特性を確保することができるという効果がある。
さらに、本発明による酸化物薄膜トランジスタ及びその製造方法は、二重層のソース／ドレイン電極の使用により、下部層を適宜選択することができ、接触抵抗を最小限に抑えることができ、ソース／ドレイン電極の下部層をＴｉで形成した場合、それをＴｉＯに酸化させてｉｎ ｓｉｔｕ保護層として用いることにより、工程を単純化することができるという効果がある。
さらに、本発明による酸化物薄膜トランジスタ及びその製造方法は、二重層のソース／ドレイン電極上に、欠陥を改善する下部層と外部の影響を最小限に抑える上部層とからなる二重保護層を形成することにより、素子の安定性及び信頼性を向上させるという効果がある。
さらに、本発明による酸化物薄膜トランジスタ及びその製造方法は、エッチストッパをパターニングするためのマスク工程が省略されて工程を単純化することができると共に、素子サイズが小さくなって素子性能を向上させるという効果がある。
本発明の第１の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図である。 図１に示す本発明の第１の実施の形態による酸化物薄膜トランジスタの製造工程を示す断面図である。 図２Ａに続く工程を示す図である。 図２Ｂに続く工程を示す図である。 図２Ｃに続く工程を示す図である。 図２Ｄに続く工程を示す図である。 図２Ｅに続く工程を示す図である。 本発明の第２の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図である。 図３に示す本発明の第２の実施の形態による酸化物薄膜トランジスタの製造工程を示す断面図である。 図４Ａに続く工程を示す図である。 図４Ｂに続く工程を示す図である。 図４Ｃに続く工程を示す図である。 図４Ｄに続く工程を示す図である。 図４Ｅに続く工程を示す図である。 図４Ｆに続く工程を示す図である。 本発明の第３の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図である。 図５に示す本発明の第３の実施の形態による酸化物薄膜トランジスタの製造工程を示す断面図である。 図６Ａに続く工程を示す図である。 図６Ｂに続く工程を示す図である。 図６Ｃに続く工程を示す図である。 図６Ｄに続く工程を示す図である。 図６Ｅに続く工程を示す図である。 図６Ｆに続く工程を示す図である。 一般的な液晶表示装置の構造を概略的に示す分解斜視図である。 一般的な酸化物薄膜トランジスタの構造を概略的に示す断面図である。
以下、本発明の好ましい実施の形態による酸化物薄膜トランジスタ及びその製造方法について、本発明の属する技術の分野における通常の知識を有する者が容易に実施できるように添付図面を参照して詳細に説明する。
本発明の利点及び特徴、並びにそれらを達成する方法は、添付図面及び後述する実施の形態によりさらに明確になるであろう。しかし、本発明は、後述する実施の形態に限定されるものではなく、様々な形態で実現することができる。後述する実施の形態は、本発明の開示を完全にし、本発明の属する技術の分野における通常の知識を有する者に本発明の範疇を完全に理解させるために提供されるものであり、本発明の範疇は、特許請求の範囲により定められるべきである。なお、明細書全体にわたって、同一の構成要素には同一の符号を付す。図面において、層及び領域の大きさや相対的な大きさなどは、より明確な説明のために誇張することもある。
素子又は層が他の素子又は層「上」もしくは「の上部」に存在するということは、素子又は層が他の素子又は層の直上にある場合だけでなく、中間にさらに他の素子又は層が存在する場合をも含む。それに対して、素子又は層が他の素子又は層「の直上」もしくは「のすぐ上」に存在するということは、中間にさらに他の素子又は層が存在しないことを示す。
空間的に相対的な用語である「下」、「下部」、「上」、「上部」などは、図示のように１つの素子又は構成要素と他の素子又は構成要素との相関関係を容易に説明するために用いられる。空間的に相対的な用語は、図示の方向に加え、使用時や動作時の素子又は構成要素の様々な方向を含む用語として理解されるべきである。例えば、図示の素子をひっくり返すと、他の素子の「下」にあると記載されている素子の場合、他の素子の「上」にあることになる。つまり、例示的な用語である「下」は、下方向と上方向の両方を含むといえる。
本明細書で用いられる用語は、実施の形態を説明するためのもので、本発明を限定するものではない。本明細書で用いられる単数の表現は、特に断らない限り、複数の表現を含む。本明細書で用いられる「含む」や「構成される」などの用語は、明細書に記載された素子、構成要素、段階及び／又は動作が存在することを指定しようとするもので、１つ又はそれ以上の他の素子、構成要素、段階及び／又は動作の存在や付加可能性を排除するものではない。
図１は、本発明の第１の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図であり、非晶質亜鉛酸化物系半導体を活性層に用いた酸化物薄膜トランジスタの構造を示す。
同図に示すように、本発明の第１の実施の形態による酸化物薄膜トランジスタは、所定の基板１１０上に形成されたゲート電極１２１と、ゲート電極１２１が形成された基板１１０上に形成されたゲート絶縁層１１５ａと、ゲート絶縁層１１５ａ上に形成され、非晶質亜鉛酸化物系半導体からなる活性層１２４と、活性層１２４の所定領域に電気的に接続されるソース／ドレイン電極１２２、１２３とを含む。
このような本発明の第１の実施の形態による酸化物薄膜トランジスタにおいては、ソース／ドレイン電極１２２、１２３のパターニング時に発生する前記非晶質亜鉛酸化物系半導体、すなわち活性層１２４の損傷を防止すると共に、活性層１２４とソース／ドレイン電極１２２、１２３との接触抵抗を最小限に抑えるために、ソース／ドレイン電極１２２、１２３を二重層構造で形成する。
すなわち、本発明の第１の実施の形態によるソース／ドレイン電極１２２、１２３は、上部層に形成され、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属からなる第２のソース／ドレイン電極１２２ｂ、１２３ｂと、活性層１２４と接触する下部層に形成され、第２のソース／ドレイン電極１２２ｂ、１２３ｂとのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属からなる第１のソース／ドレイン電極１２２ａ、１２３ａとからなるようにしてもよい。
ここで、第１のソース／ドレイン電極１２２ａ、１２３ａは、ドライエッチングが要求される金属の厚さを最小化することにより、第１のソース／ドレイン電極１２２ａ、１２３ａのドライエッチング中に発生する活性層１２４の損傷を最小限に抑えることができる。
このような本発明の第１の実施の形態による酸化物薄膜トランジスタは、非晶質亜鉛酸化物系半導体を用いて活性層１２４を形成することにより、移動度が高く、定電流バイアス条件を満たすと共に、均一な特性が確保されるので大面積ディスプレイに適用できるという利点がある。
亜鉛酸化物（ＺｎＯ）は、酸素含有量によって導電性、半導体性及び抵抗性の３つの性質を全て実現できる物質であり、非晶質亜鉛酸化物系半導体を用いて活性層１２４を形成した酸化物薄膜トランジスタは、液晶表示装置や有機ＥＬディスプレイを含む大面積ディスプレイに適用できるという利点がある。
また、近年、透明電子回路に多大な関心と活動が集中しているが、前記非晶質亜鉛酸化物系半導体を用いて活性層１２４を形成した酸化物薄膜トランジスタは、移動度が高いと共に、低温製作が可能であるため、透明電子回路に使用できるという利点がある。
特に、本発明の第１の実施の形態による酸化物薄膜トランジスタは、前記亜鉛酸化物（ＺｎＯ）にインジウム（Ｉｎ）やガリウム（Ｇａ）などの重金属を含有するａ−ＩＧＺＯ半導体で活性層１２４を形成することを特徴とする。
前記ａ−ＩＧＺＯ半導体は、透明であり、可視光線を通過させることができ、また、前記ａ−ＩＧＺＯ半導体で製造された酸化物薄膜トランジスタは、１〜１００ｃｍ２／Ｖｓの移動度を有し、非晶質シリコン薄膜トランジスタに比べて移動度が高い特性を有する。
また、前記ａ−ＩＧＺＯ半導体は、広いバンドギャップを有するため、色純度の高いＵＶ発光ダイオード（Light Emitting Diode; LED）、白色ＬＥＤや、その他の部品を製造でき、低温工程が可能であるため、軽く柔軟な製品を生産できるという特徴を有する。
さらに、前記ａ−ＩＧＺＯ半導体で製造された酸化物薄膜トランジスタは、非晶質シリコン薄膜トランジスタと同様に均一な特性を有するため、部品構造も非晶質シリコン薄膜トランジスタのように簡単であり、大面積ディスプレイに適用できるという利点がある。
このような特徴を有する本発明の第１の実施の形態による酸化物薄膜トランジスタは、スパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層１２４のキャリア濃度を調節し、薄膜トランジスタの素子特性を調節することを特徴とする。一例として、活性層１２４は、酸素濃度１〜１０％の条件下で蒸着したａ−ＩＧＺＯ半導体で形成してもよい。
さらに、本発明の第１の実施の形態による酸化物薄膜トランジスタは、ソース／ドレイン電極１２２、１２３を二重層以上の多層構造にし、上部層金属として前記ａ−ＩＧＺＯ半導体との接触抵抗に関係なく比抵抗が低い物質を選択し、下部層は薄く形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることを特徴とする。
ただし、ソース／ドレイン電極１２２、１２３を多層構造にしても、酸化物半導体の損傷が完全に防止されるわけではなく、一部の活性層１２４が損傷して欠陥が生じる可能性が依然として存在する。
そこで、本発明の第１の実施の形態による酸化物薄膜トランジスタにおいては、表面処理による欠陥領域の安定化に加え、上部保護層を用いる欠陥領域の安定化を図るが、欠陥領域を改善又は復元するために保護層を二重にし、下部保護層１１５ｂは欠陥を改善できるように所定条件で蒸着し、上部保護層１１５ｃは外部からの影響を最小限に抑えられるように所定条件で蒸着する。
すなわち、下部保護層１１５ｂは、第１のソース／ドレイン電極１２２ａ、１２３ａのパターニング時にドライエッチングにより酸素が足りなくなったバックチャネル領域のキュア（curing）のために、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層１１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
また、上部保護層１１５ｃは、薄膜トランジスタを外部環境から完全に遮断する層であり、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
以下、このように構成される本発明の第１の実施の形態による酸化物薄膜トランジスタの製造方法について、図２Ａ〜図２Ｆを参照して詳細に説明する。
図２Ａ〜図２Ｆは、図１に示す本発明の第１の実施の形態による酸化物薄膜トランジスタの製造工程を順次示す断面図である。
図２Ａに示すように、透明な絶縁物質からなる基板１１０上に所定のゲート電極１２１を形成する。
ここで、本発明による酸化物薄膜トランジスタに適用される非晶質亜鉛酸化物系複合半導体は、低温蒸着が可能であるので、プラスチック基板、ソーダライムガラスなど、低温工程に適用可能な基板を使用してもよい。また、非晶質特性を示すので、大面積ディスプレイ用基板を使用してもよい。
ゲート電極１２１は、基板１１０の全面に第１の導電膜を蒸着し、フォトリソグラフィ工程（第１のマスク工程）で選択的にパターニングすることにより形成する。
ここで、前記第１の導電膜は、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、白金（Ｐｔ）、タンタル（Ｔａ）などの低抵抗の不透明な導電物質で形成してもよく、インジウム錫酸化物（ＩＴＯ（Indium Tin Oxide））、インジウム亜鉛酸化物（ＩＺＯ（Indium Zinc Oxide））などの透明な導電物質で形成してもよく、前記導電物質が２種以上積層された多層構造で形成してもよい。
次に、図２Ｂに示すように、ゲート電極１２１が形成された基板１１０の全面に、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯ２）などの無機絶縁膜又はハフニウム（Ｈｆ）オキシド、アルミニウムオキシドなどの高誘電率酸化膜からなるゲート絶縁層１１５ａを形成する。
ゲート絶縁層１１５ａは、化学気相蒸着（Chemical Vapor Deposition; CVD）又はプラズマ化学気相蒸着（Plasma Enhanced Chemical Vapor Deposition; PECVD）により形成してもよい。
そして、ゲート絶縁層１１５ａが形成された基板１１０の全面に、非晶質亜鉛酸化物系半導体を蒸着して所定の非晶質亜鉛酸化物系半導体層を形成し、フォトリソグラフィ工程（第２のマスク工程）で選択的にパターニングすることにより、ゲート電極１２１の上部に前記非晶質亜鉛酸化物系半導体からなる活性層１２４を形成する。
ここで、前記非晶質亜鉛酸化物系複合半導体、特にａ−ＩＧＺＯ半導体は、ガリウム酸化物（Ｇａ２Ｏ３）、インジウム酸化物（Ｉｎ２Ｏ３）及び亜鉛酸化物（ＺｎＯ）の複合ターゲットを用いてスパッタリング方法により形成してもよく、その他に、化学気相蒸着や原子層蒸着（Atomic Layer Deposition; ALD）などの化学蒸着方法を用いてもよい。ただし、本発明はこれらに限定されるものではなく、活性層１２４はＭａＭｂＭｃＯｄ（Ｍａ，Ｍｂ，Ｍｃ：金属）の酸化物系半導体からなるようにしてもよい。
また、前記ａ−ＩＧＺＯ半導体は、ガリウム、インジウム及び亜鉛の原子比がそれぞれ１：１：１、２：２：１、３：２：１、４：２：１などである複合酸化物ターゲットを用いて、非晶質亜鉛酸化物系半導体層を形成してもよい。
このような本発明の第１の実施の形態による酸化物薄膜トランジスタにおいては、前記非晶質亜鉛酸化物系半導体層を形成するためのスパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層１２４のキャリア濃度を調節するが、酸素濃度１〜１０％の条件で均一な素子特性を確保することができる。
次に、図２Ｃに示すように、活性層１２４が形成された基板１１０の全面に、第２の導電膜１２０及び第３の導電膜１３０を形成する。
ここで、第２の導電膜１２０としては、下部層の第１のソース／ドレイン電極を形成するために、その上部の第２のソース／ドレイン電極とのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属を使用してもよい。また、第２の導電膜１２０は、前記チタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属に少なくとも１つの他の導電物質が積層された多層構造で形成してもよい。
ここで、本発明の第１の実施の形態による第２の導電膜１２０は、約５０〜２００Åの薄厚に形成し、ドライエッチングを用いる場合は、約５０〜３００Åの薄厚に形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることができる。
また、第３の導電膜１３０としては、上部層の第２のソース／ドレイン電極を形成するために、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属を使用してもよい。
ここで、活性層１２４が形成された基板１１０上に第２の導電膜１２０を蒸着する前に、酸素プラズマ処理などの所定の表面処理を行ってもよいが、これは、第２の導電膜１２０としてチタンを選択した場合、前記チタンの強い酸化性により前記非晶質亜鉛酸化物系半導体の表面に余剰酸素を供給するためである。
次に、図２Ｄに示すように、フォトリソグラフィ工程（第３マスク工程）で第３の導電膜１３０を選択的にパターニングすることにより、第２の導電膜１２０上に第３の導電膜１３０からなる第２のソース／ドレイン電極１２２ｂ、１２３ｂを形成する。
ここで、第３の導電膜１３０のエッチングとしては、大面積及び均一度のためにウェットエッチングを用いることが好ましい。
そして、その下部の第２の導電膜１２０を選択的にパターニングすることにより、第２の導電膜１２０からなる第１のソース／ドレイン電極１２２ａ、１２３ａを形成する。ここで、第２の導電膜１２０のエッチングとしては、ドライエッチングを用いてもよく、前述したように、約５０〜３００Åの薄厚に形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることができる。
次に、図２Ｅに示すように、ソース／ドレイン電極１２２、１２３が形成された基板１１０の全面に、第２の導電膜１２０のドライエッチングによるバックチャネルの損傷をキュアするために、下部保護層１１５ｂを形成する。
すなわち、前述したように、下部保護層１１５ｂは、第１のソース／ドレイン電極１２２ａ、１２３ａのパターニング時にドライエッチングにより酸素が足りなくなったバックチャネル領域のキュアのために、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。
ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層１１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
次に、図２Ｆに示すように、下部保護層１１５ｂが形成された基板１１０の全面に、薄膜トランジスタを外部環境から完全に遮断するために、上部保護層１１５ｃを形成する。
ここで、上部保護層１１５ｃは、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
このように、本発明の第１の実施の形態による酸化物薄膜トランジスタは、欠陥領域を改善又は復元するために、保護層（下部保護層１１５ｂ及び上部保護層１１５ｃ）を二重にすることを特徴とする。
一方、前記ソース／ドレイン電極の下部層をＴｉで形成した場合、これをＴｉＯに酸化させてｉｎ ｓｉｔｕ保護層として用いることにより、工程を単純化すると共に、接触抵抗を最小限に抑えることができるが、これを以下の本発明の第２の実施の形態により詳細に説明する。
図３は、本発明の第２の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図である。本発明の第２の実施の形態による酸化物薄膜トランジスタは、ソース／ドレイン電極の下部層をＴｉで形成し、これをＴｉＯに酸化させてｉｎ ｓｉｔｕ保護層として用いることを除いては、本発明の第１の実施の形態による酸化物薄膜トランジスタと同様に構成される。
同図に示すように、本発明の第２の実施の形態による酸化物薄膜トランジスタは、所定の基板２１０上に形成されたゲート電極２２１と、ゲート電極２２１が形成された基板２１０上に形成されたゲート絶縁層２１５ａと、ゲート絶縁層２１５ａ上に形成され、非晶質亜鉛酸化物系半導体からなる活性層２２４と、活性層２２４の所定領域に電気的に接続されるソース／ドレイン電極２２２、２２３とを含む。
このような本発明の第２の実施の形態による酸化物薄膜トランジスタは、前述した本発明の第１の実施の形態による酸化物薄膜トランジスタと同様に、非晶質亜鉛酸化物系半導体を用いて活性層２２４を形成することにより、移動度が高く、定電流バイアス条件を満たすと共に、均一な特性が確保されるので大面積ディスプレイに適用できるという利点がある。
また、本発明の第２の実施の形態による酸化物薄膜トランジスタは、前記亜鉛酸化物にインジウムやガリウムなどの重金属を含有するａ−ＩＧＺＯ半導体で活性層２２４を形成することを特徴とする。
さらに、本発明の第２の実施の形態による酸化物薄膜トランジスタは、スパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層２２４のキャリア濃度を調節し、薄膜トランジスタの素子特性を調節することを特徴とする。一例として、活性層２２４は、酸素濃度１〜１０％の条件下で蒸着したａ−ＩＧＺＯ半導体で形成してもよい。
さらに、本発明の第２の実施の形態による酸化物薄膜トランジスタにおいては、ソース／ドレイン電極２２２、２２３のパターニング時に発生する前記非晶質亜鉛酸化物系半導体、すなわち活性層２２４の損傷を防止すると共に、活性層２２４とソース／ドレイン電極２２２、２２３との接触抵抗を最小限に抑えるために、ソース／ドレイン電極２２２、２２３を二重層構造で形成する。
すなわち、本発明の第２の実施の形態によるソース／ドレイン電極２２２、２２３は、前述した本発明の第１の実施の形態と同様に、上部層に形成され、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属からなる第２のソース／ドレイン電極２２２ｂ、２２３ｂと、活性層２２４と接触する下部層に形成され、第２のソース／ドレイン電極２２２ｂ、２２３ｂとのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタンからなる第１のソース／ドレイン電極２２２ａ、２２３ａとからなるようにしてもよい。
特に、本発明の第２の実施の形態による酸化物薄膜トランジスタは、ソース／ドレイン電極２２２、２２３を二重層以上の多層構造で形成することにより、上部層金属として前記ａ−ＩＧＺＯ半導体との接触抵抗に関係なく比抵抗が低い物質を選択し、前記ソース／ドレイン電極の下部層をＴｉで形成した場合、これをＴｉＯに酸化させてｉｎ ｓｉｔｕ保護層２１５として用いることを特徴とする。
さらに、本発明の第２の実施の形態による酸化物薄膜トランジスタにおいては、欠陥領域を改善又は復元するために保護層を二重にし、下部保護層２１５ｂは欠陥を改善できるように所定条件で蒸着し、上部保護層２１５ｃは外部からの影響を最小限に抑えられるように所定条件で蒸着する。
すなわち、下部保護層２１５ｂは、酸素が足りなくなったバックチャネル領域のキュアのために、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層２１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
また、上部保護層２１５ｃは、薄膜トランジスタを外部環境から完全に遮断する層であり、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
以下、このように構成される本発明の第２の実施の形態による酸化物薄膜トランジスタの製造方法について、図４Ａ〜図４Ｇを参照して詳細に説明する。
図４Ａ〜図４Ｇは、図３に示す本発明の第２の実施の形態による酸化物薄膜トランジスタの製造工程を順次示す断面図である。
図４Ａに示すように、透明な絶縁物質からなる基板２１０上に所定のゲート電極２２１を形成する。
ここで、本発明による酸化物薄膜トランジスタに適用される非晶質亜鉛酸化物系複合半導体は、低温蒸着が可能であるので、プラスチック基板、ソーダライムガラスなど、低温工程に適用可能な基板を使用してもよい。また、非晶質特性を示すので、大面積ディスプレイ用基板を使用してもよい。
ゲート電極２２１は、基板２１０の全面に第１の導電膜を蒸着し、フォトリソグラフィ工程（第１のマスク工程）で選択的にパターニングすることにより形成する。
ここで、前記第１の導電膜は、アルミニウム、アルミニウム合金、タングステン、銅、ニッケル、クロム、モリブデン、チタン、白金、タンタルなどの低抵抗の不透明な導電物質で形成してもよく、インジウム錫酸化物、インジウム亜鉛酸化物などの透明な導電物質で形成してもよく、前記導電物質が２種以上積層された多層構造で形成してもよい。
次に、図４Ｂに示すように、ゲート電極２２１が形成された基板２１０の全面に、シリコン窒化膜、シリコン酸化膜などの無機絶縁膜又はハフニウムオキシド、アルミニウムオキシドなどの高誘電率酸化膜からなるゲート絶縁層２１５ａを形成する。
そして、ゲート絶縁層２１５ａが形成された基板２１０の全面に、非晶質亜鉛酸化物系半導体を蒸着して所定の非晶質亜鉛酸化物系半導体層を形成し、フォトリソグラフィ工程（第２のマスク工程）で選択的にパターニングすることにより、ゲート電極２２１の上部に前記非晶質亜鉛酸化物系半導体からなる活性層２２４を形成する。
ここで、前記非晶質亜鉛酸化物系複合半導体、特にａ−ＩＧＺＯ半導体は、ガリウム酸化物、インジウム酸化物及び亜鉛酸化物の複合ターゲットを用いてスパッタリング方法により形成してもよく、その他に、化学気相蒸着や原子層蒸着などの化学蒸着方法を用いてもよい。ただし、本発明はこれらに限定されるものではなく、活性層２２４はＭａＭｂＭｃＯｄ（Ｍａ，Ｍｂ，Ｍｃ：金属）の酸化物系半導体からなるようにしてもよい。
また、前記ａ−ＩＧＺＯ半導体は、ガリウム、インジウム及び亜鉛の原子比がそれぞれ１：１：１、２：２：１、３：２：１、４：２：１などである複合酸化物ターゲットを用いて、非晶質亜鉛酸化物系半導体層を形成してもよい。
前述したように、このような本発明の第２の実施の形態による酸化物薄膜トランジスタにおいては、前記非晶質亜鉛酸化物系半導体層を形成するためのスパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層２２４のキャリア濃度を調節するが、酸素濃度１〜１０％の条件で均一な素子特性を確保することができる。
次に、図４Ｃに示すように、活性層２２４が形成された基板２１０の全面に、第２の導電膜２２０及び第３の導電膜２３０を形成する。
ここで、第２の導電膜２２０としては、下部層の第１のソース／ドレイン電極を形成するために、その上部の第２のソース／ドレイン電極とのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタンを使用してもよい。また、第２の導電膜２２０は、前記チタンに少なくとも１つの他の導電物質が積層された多層構造で形成してもよい。
ここで、本発明の第２の実施の形態による第２の導電膜２２０は、約５０〜２００Åの薄厚に形成し、ドライエッチングを用いる場合は、約５０〜３００Åの薄厚に形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることができる。
また、第３の導電膜２３０としては、上部層の第２のソース／ドレイン電極を形成するために、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属を使用してもよい。
ここで、活性層２２４が形成された基板２１０上に第２の導電膜２２０を蒸着する前に、酸素プラズマ処理などの所定の表面処理を行ってもよいが、これは、第２の導電膜２２０としてチタンを選択した場合、前記チタンの強い酸化性により前記非晶質亜鉛酸化物系半導体の表面に余剰酸素を供給するためである。
次に、図４Ｄに示すように、フォトリソグラフィ工程（第３マスク工程）で第３の導電膜２３０を選択的にパターニングすることにより、第２の導電膜２２０上に第３の導電膜２３０からなる第２のソース／ドレイン電極２２２ｂ、２２３ｂを形成する。
ここで、第３の導電膜２３０のエッチングとしては、大面積及び均一度のためにウェットエッチングを用いることが好ましい。
次に、図４Ｅに示すように、第２の導電膜２２０としてチタンを適用する場合は、第３の導電膜２３０をウェットエッチングした後、酸素プラズマ処理又は酸素含有雰囲気での所定の熱処理により、露出した第２の導電膜２２０を酸化させ、ＴｉＯからなるｉｎ ｓｉｔｕ保護層２１５を形成する。ここで、活性層２２４の上部に位置するｉｎ ｓｉｔｕ保護層２１５は、活性層２２４のバックチャネルを保護する役割を果たす。
また、上部に第２のソース／ドレイン電極２２２ｂ、２２３ｂが位置する第２の導電膜２２０は、ｉｎ ｓｉｔｕ保護層２１５と区別され、第２の導電膜２２０からなる第１のソース／ドレイン電極２２２ａ、２２３ａを構成する。
このように、ソース／ドレイン電極２２２、２２３の下部層をＴｉで形成した場合、これをＴｉＯに酸化させてｉｎ ｓｉｔｕ保護層２１５として用いることにより、工程を単純化すると共に、接触抵抗を最小限に抑えることができる。
すなわち、第２の導電膜２２０としてチタンを適用する場合、前記チタンの常温で酸化する程度はΔＨ＝−９４０ＫＪ／ｍｏｌであり、これは亜鉛（−３５０ＫＪ／ｍｏｌ）に比べて約２．５倍大きいため、第１のソース／ドレイン電極２２２ａ、２２３ａと接触する活性層２２４のソース／ドレイン領域での前記非晶質亜鉛酸化物系半導体は、導体に転移し、接触抵抗が最小限に抑えられ、素子性能が向上する。
次に、図４Ｆに示すように、ソース／ドレイン電極２２２、２２３が形成された基板２１０の全面に、バックチャネルの損傷をキュアするために、下部保護層２１５ｂを形成する。
すなわち、前述したように、下部保護層２１５ｂは、バックチャネル領域のキュアのために、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。
ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層２１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
次に、図４Ｇに示すように、下部保護層２１５ｂが形成された基板２１０の全面に、薄膜トランジスタを外部環境から完全に遮断するために、上部保護層２１５ｃを形成する。
ここで、上部保護層２１５ｃは、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
一方、前述した本発明の二重保護層構造は、ボトムゲート構造の薄膜トランジスタだけでなく、コプラナ構造の薄膜トランジスタにも適用することができるが、これを以下の本発明の第３の実施の形態により詳細に説明する。
図５は、本発明の第３の実施の形態による酸化物薄膜トランジスタの構造を概略的に示す断面図であり、自己整合（self aligned）したコプラナ構造の酸化物薄膜トランジスタを示す。
同図に示すように、本発明の第３の実施の形態による酸化物薄膜トランジスタは、所定の基板３１０上に形成されたバッファ層３１１と、バッファ層３１１上に形成され、非晶質亜鉛酸化物系半導体からなる活性層３２４と、ゲート絶縁層３１５ａを介して活性層３２４上に形成されたゲート電極３２１と、活性層３２４上に形成され、活性層３２４の所定領域、すなわちソース／ドレイン領域３２４ａ、３２４ｂに電気的に接続されるソース／ドレイン電極３２２、３２３とを含む。
同図において、符号３２４ｃは、その上部のゲート電極３２１により定義され、ソース領域３２４ａとドレイン領域３２４ｂとの間に伝導チャネルを形成するチャネル領域を示す。
このような本発明の第３の実施の形態による酸化物薄膜トランジスタは、前述した第１及び第２の実施の形態による酸化物薄膜トランジスタと同様に、非晶質亜鉛酸化物系半導体を用いて活性層３２４を形成することにより、移動度が高く、定電流バイアス条件を満たすと共に、均一な特性が確保されるので大面積ディスプレイに適用できるという利点がある。
また、本発明の第３の実施の形態による酸化物薄膜トランジスタは、前記亜鉛酸化物にインジウムやガリウムなどの重金属を含有するａ−ＩＧＺＯ半導体で活性層３２４を形成することを特徴とする。
さらに、本発明の第３の実施の形態による酸化物薄膜トランジスタは、スパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層３２４のキャリア濃度を調節し、薄膜トランジスタの素子特性を調節することを特徴とする。一例として、活性層３２４は、酸素濃度１〜１０％の条件下で蒸着したａ−ＩＧＺＯ半導体で形成してもよい。
このような特徴を有する本発明の第３の実施の形態による酸化物薄膜トランジスタは、活性層３２４の上部にゲート電極３２１とソース／ドレイン電極３２２、３２３が位置するコプラナ構造を適用することにより、ソース／ドレイン電極３２２、３２３をエッチングする際に活性層３２４のチャネル領域３２４ｃに損傷を与えず、優れた素子特性を確保できるという特徴を有する。
もっとも、このようなコプラナ構造の酸化物薄膜トランジスタは、活性層３２４のソース／ドレイン領域３２４ａ、３２４ｂとソース／ドレイン電極３２２、３２３との接触領域とゲート電極３２１との間に所定距離離れた領域、すなわちオフセット領域を有するが、従来、当該オフセット領域は、前記接触領域に比べて抵抗の大きい抵抗領域として作用するため、素子特性を不安定にしていた。
そこで、本発明の第３の実施の形態による酸化物薄膜トランジスタは、コプラナ構造を適用すると共に、ゲート電極３２１のパターニング時にドライエッチングにより活性層３２４をオーバーエッチングし、前記オフセット領域を含むソース／ドレイン領域３２４ａ、３２４ｂを導体化することにより、安定した素子特性を実現することを特徴とする。ただし、本発明はこれに限定されるものではなく、ゲート絶縁層３１５ａを所定部分残し、ソース／ドレイン電極３２２、３２３のパターニング時に残存するゲート絶縁層３１５ａを除去して導体化を行うようにしてもよいが、これは、ゲート絶縁層３１５ａを完全に除去して導体化した領域がソース／ドレイン電極３２２、３２３のパターニング時に二重に導体化する恐れを回避できるという利点がある。
さらに、本発明の第３の実施の形態による酸化物薄膜トランジスタにおいては、活性層３２４とソース／ドレイン電極３２２、３２３との接触抵抗を最小限に抑えるために、ソース／ドレイン電極３２２、３２３を二重層構造で形成してもよい。
すなわち、本発明の第３の実施の形態によるソース／ドレイン電極３２２、３２３は、前述した本発明の第１及び第２の実施の形態と同様に、上部層に形成され、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属からなる第２のソース／ドレイン電極３２２ｂ、３２３ｂと、活性層３２４と接触する下部層に形成され、第２のソース／ドレイン電極３２２ｂ、３２３ｂとのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属からなる第１のソース／ドレイン電極３２２ａ、３２３ａとからなるようにしてもよい。
さらに、本発明の第３の実施の形態による酸化物薄膜トランジスタにおいては、欠陥領域を改善又は復元するために保護層を二重にし、下部保護層３１５ｂは欠陥を改善できるように所定条件で蒸着し、上部保護層３１５ｃは外部からの影響を最小限に抑えられるように所定条件で蒸着する。
このようなコプラナ構造の本発明の第３の実施の形態による酸化物薄膜トランジスタにおいては、バックチャネル領域がゲート絶縁層３１５ａにより保護されるが、前述した本発明の第１及び第２の実施の形態と同様に、下部保護層３１５ｂは、バックチャネル領域のキュアのために、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層３１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
また、上部保護層３１５ｃは、薄膜トランジスタを外部環境から完全に遮断する層であり、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
以下、このように構成される本発明の第３の実施の形態による酸化物薄膜トランジスタの製造方法について、図６Ａ〜図６Ｇを参照して詳細に説明する。
図６Ａ〜図６Ｇは、図５に示す本発明の第３の実施の形態による酸化物薄膜トランジスタの製造工程を順次示す断面図である。
図６Ａに示すように、透明な絶縁物質からなる基板３１０上に所定の酸化物半導体、例えば非晶質亜鉛酸化物系半導体を蒸着し、フォトリソグラフィ工程（第１のマスク工程）で選択的にパターニングすることにより、基板３１０上に前記酸化物半導体からなる活性層３２４を形成する。
ここで、基板３１０上に前記酸化物半導体を蒸着する前に、基板３１０上にバッファ層３１１を形成するようにしてもよい。
バッファ層３１１は、基板３１０中に存在するナトリウム（Ｎａ）などの不純物が熱処理などの工程で上部層に浸透することを防止する役割を果たすが、本発明においては、酸化物半導体を用いて活性層３２４を形成することから、バッファ層３１１を省略してもよい。
ここで、本発明による酸化物薄膜トランジスタに適用される非晶質亜鉛酸化物系複合半導体は、低温蒸着が可能であるので、プラスチック基板、ソーダライムガラスなど、低温工程に適用可能な基板を使用してもよい。また、非晶質特性を示すので、大面積ディスプレイ用基板を使用してもよい。
ここで、前記非晶質亜鉛酸化物系複合半導体、特にａ−ＩＧＺＯ半導体は、ガリウム酸化物、インジウム酸化物及び亜鉛酸化物の複合ターゲットを用いてスパッタリング方法により形成してもよく、その他に、化学気相蒸着や原子層蒸着などの化学蒸着方法を用いてもよい。ただし、本発明はこれらに限定されるものではなく、活性層３２４はＭａＭｂＭｃＯｄ（Ｍａ，Ｍｂ，Ｍｃ：金属）の酸化物系半導体からなるようにしてもよい。
また、前記ａ−ＩＧＺＯ半導体は、ガリウム、インジウム及び亜鉛の原子比がそれぞれ１：１：１、２：２：１、３：２：１、４：２：１などである複合酸化物ターゲットを用いて、非晶質亜鉛酸化物系半導体層を形成してもよい。
前述したように、このような本発明の第３の実施の形態による酸化物薄膜トランジスタにおいては、前記非晶質亜鉛酸化物系半導体層を形成するためのスパッタリング時の反応ガス中の酸素濃度を調節することにより、活性層３２４のキャリア濃度を調節するが、酸素濃度１〜１０％の条件で均一な素子特性を確保することができる。
次に、図６Ｂに示すように、活性層３２４が形成された基板３１０上に所定の絶縁膜及び第１の導電膜を蒸着し、フォトリソグラフィ工程（第２のマスク工程）で選択的にパターニングすることにより、活性層３２４上に前記第１の導電膜からなるゲート電極３２１を形成する。
ゲート電極３２１は、前記絶縁膜からなるゲート絶縁層３１５ａを介して活性層３２４の上方に形成される。ここで、活性層３２４及びゲート電極３２１は、回折マスク又はハーフトーンマスクを用いて１回のマスク工程で形成するようにしてもよい。
ここで、前記絶縁膜は、シリコン窒化膜、シリコン酸化膜などの無機絶縁膜又はハフニウムオキシド、アルミニウムオキシドなどの高誘電率酸化膜からなり、前記絶縁膜のエッチングには、酸素プラズマ処理などのドライエッチングを用いる。なお、ＳｉＯｘ、ＨｆＯｘ又はＡｌＯｘなどの酸化物系で絶縁膜を形成する場合は、前記絶縁膜を蒸着する前に、表面処理又は熱処理を行うようにしてもよい。
また、前記第１の導電膜は、アルミニウム、アルミニウム合金、タングステン、銅、ニッケル、クロム、モリブデン、チタン、白金、タンタルなどの低抵抗の不透明な導電物質で形成してもよく、インジウム錫酸化物、インジウム亜鉛酸化物などの透明な導電物質で形成してもよく、前記導電物質が２種以上積層された多層構造で形成してもよい。
このようなドライエッチングにより活性層３２４の露出した領域がオーバーエッチングされ、オフセット領域を含むソース／ドレイン領域３２４ａ、３２４ｂが形成される。
すなわち、ゲート絶縁層３１５ａをパターニングするために酸素プラズマ処理により前記絶縁膜をオーバーエッチングする際に、露出した活性層３２４の抵抗が酸素プラズマにより減少し、活性層３２４にソース／ドレイン領域３２４ａ、３２４ｂが形成される。ただし、本発明はこれに限定されるものではなく、ゲート絶縁層３１５ａをパターニングした後、酸素プラズマなどの表面処理又は熱処理により、露出した活性層３２４の抵抗を変化させ、ソース／ドレイン領域３２４ａ、３２４ｂを形成するようにしてもよい。また、本発明においては、ゲート絶縁層３１５ａを所定部分残し、ソース／ドレイン電極３２２、３２３のパターニング時に残存するゲート絶縁層３１５ａを除去して導体化を行うようにしてもよい。
ここで、ゲート絶縁層３１５ａの下部に位置する活性層３２４は、伝導チャネルを形成するチャネル領域３２４ｃを構成する。
次に、図６Ｃに示すように、活性層３２４が形成された基板３１０の全面に、第２の導電膜３２０及び第３の導電膜３３０を形成する。
ここで、第２の導電膜３２０としては、下部層の第１のソース／ドレイン電極を形成するために、その上部の第２のソース／ドレイン電極とのウェットエッチング時の選択性を有し、前記非晶質亜鉛酸化物系半導体との接触抵抗が低いチタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属を使用してもよい。また、第２の導電膜３２０は、前記チタン、モリブデンチタンなどのチタン合金、モリブデンなどの金属に少なくとも１つの他の導電物質が積層された多層構造で形成してもよい。
ここで、本発明の第３の実施の形態による第２の導電膜３２０は、約５０〜２００Åの薄厚に形成し、ドライエッチングを用いる場合は、約５０〜３００Åの薄厚に形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることができる。
また、第３の導電膜３３０としては、上部層の第２のソース／ドレイン電極を形成するために、前記非晶質亜鉛酸化物系半導体との接触抵抗に関係なく比抵抗が低い銅、金、モリブデンなどの金属を使用してもよい。
ここで、活性層３２４が形成された基板３１０上に第２の導電膜３２０を蒸着する前に、酸素プラズマ処理などの所定の表面処理を行ってもよいが、これは、第２の導電膜３２０としてチタンを選択した場合、前記チタンの強い酸化性により前記非晶質亜鉛酸化物系半導体の表面に余剰酸素を供給するためである。
次に、図６Ｄに示すように、フォトリソグラフィ工程（第３マスク工程）で第３の導電膜３３０を選択的にパターニングすることにより、第２の導電膜３２０上に第３の導電膜３３０からなる第２のソース／ドレイン電極３２２ｂ、３２３ｂを形成する。
ここで、第３の導電膜３３０のエッチングとしては、大面積及び均一度のためにウェットエッチングを用いることが好ましい。
次に、図６Ｅに示すように、その下部の第２の導電膜３２０を選択的にパターニングすることにより、第２の導電膜３２０からなる第１のソース／ドレイン電極３２２ａ、３２３ａを形成する。ここで、第２の導電膜３２０のエッチングとしては、ドライエッチングを用いてもよく、前述したように、約５０〜３００Åの薄厚に形成することにより、ドライエッチングによる酸化物半導体の損傷を最小限に抑えることができる。
次に、図６Ｆに示すように、ソース／ドレイン電極３２２、３２３が形成された基板３１０の全面に、下部保護層３１５ｂを形成する。
すなわち、前述したように、下部保護層３１５ｂは、酸素（好ましくは１Ｅ＋２０／ｃｍ２以上）と微量の水素（好ましくは１Ｅ＋２０／ｃｍ２以下）とを含む絶縁膜からなり、一例として、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘなどのＭＯｘ（Ｍ：金属）又はＳｉＯｘが挙げられる。
ここで、多孔性絶縁層を形成するために、蒸着温度は２５０℃以下であることが好ましく、一例として、１００℃〜２５０℃の温度で１０Å〜１００Åの厚さになるように形成してもよい。このような条件で下部保護層３１５ｂを蒸着した後、２００℃〜３００℃の温度で追加熱処理を行うようにしてもよい。
また、チタンを第２の導電膜として使用する場合、露出した第２の導電膜３２０を酸化し、第３の導電膜３３０のウェットエッチングの後に、酸素プラズマまたは酸素雰囲気下での所定の熱処理により、ＴｉＯを形成し、ＴｉＯからなるｉｎ−ｓｉｔｕ保護層３１５を形成しても良い。
次に、図６Ｇに示すように、下部保護層３１５ｂが形成された基板３１０の全面に、薄膜トランジスタを外部環境から完全に遮断するために、上部保護層３１５ｃを形成する。
ここで、上部保護層３１５ｃは、ＳｉＯ２を含む高密度膜からなるようにしてもよい。
前述したように、本発明は、液晶表示装置だけでなく、薄膜トランジスタを用いて製造する他の表示装置、例えば、駆動トランジスタに有機発光ダイオードが接続された有機ＥＬディスプレイ装置にも適用することができる。
さらに、本発明は、移動度が高いと共に低温工程が可能な非晶質亜鉛酸化物系半導体を活性層に用いることにより、透明電子回路やフレキシブルディスプレイにも適用することができる。
以上の説明に多くの事項が具体的に記載されているが、これは発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されるべきである。従って、本発明の範囲は、前述した実施形態によって定められるのでなく、特許請求の範囲とその均等物によって定められるべきである。
１１０、２１０、３１０ 基板
１１５ａ、２１５ａ、３１５ａ ゲート絶縁層
１１５ｂ、２１５ｂ、３１５ｂ 下部保護層
１１５ｃ、２１５ｃ、３１５ｃ 上部保護層
１２１、２２１、３２１ ゲート電極
１２２、２２２、３２２ ソース電極
１２２ａ、２２２ａ、３２２ａ 第１のソース電極
１２２ｂ、２２２ｂ、３２２ｂ 第２のソース電極
１２３、２２３、３２３ ドレイン電極
１２３ａ、２２３ａ、３２３ａ 第１のドレイン電極
１２３ｂ、２２３ｂ、３２３ｂ 第２のドレイン電極
１２４、２２４、３２４ 活性層

Claims (12)

  1. 第１の導電膜からなるゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に形成されるとともに、亜鉛系酸化物半導体からなる活性層と、
    前記活性層上に形成されたソースおよびドレイン電極と、
    前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成されるとともに、酸素を含む絶縁膜からなる下部保護層と、
    前記下部保護層上に形成されるとともに、前記下部保護層よりも高密度の上部保護層と、
    を有する薄膜トランジスタ。
  2. 亜鉛系酸化物半導体からなる活性層と、
    前記活性層上に形成されたソースおよびドレイン電極と、
    前記ソースおよびドレイン電極の間の前記活性層上に形成されたゲート絶縁層と、
    第１の導電膜からなるとともに、前記ゲート絶縁層上に形成されたゲート電極と、
    前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成されるとともに、酸素を含む絶縁膜からなる下部保護層と、
    前記下部保護層上に形成されるとともに、前記下部保護層よりも高密度の上部保護層と、
    を有する薄膜トランジスタ。
  3. 前記ソースおよびドレイン電極は、前記活性層上に形成された第２の導電膜からなる第１のソースおよびドレイン電極と、第３の導電膜からなるとともに前記第１のソースおよびドレイン電極上に形成された第２のソースおよびドレイン電極とを備える請求項１または２に記載の薄膜トランジスタ。
  4. 前記第２の導電膜を酸化することにより形成されるとともに、前記ソースおよびドレイン以外の領域に形成されたｉｎ−ｓｉｔｕ保護層をさらに備える請求項３に記載の薄膜トランジスタ。
  5. 前記第１のソースおよびドレイン電極は、Ｔｉ、Ｔｉ合金、Ｍｏ、Ｍｏ合金、ＭｏＴｉの少なくともいずれかを含み、前記第２のソースおよびドレイン電極は、Ｃｕ、Ａｇ、Ｍｏの少なくともいずれかを含む請求項３に記載の薄膜トランジスタ。
  6. 前記下部保護層は、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘ、ＳｉＯｘの少なくともいずれかを含む請求項１−５のいずれか１項に記載の薄膜トランジスタ。
  7. 第１の導電膜からなるゲート電極を形成するステップと、
    前記ゲート電極上にゲート絶縁層を形成するステップと、
    亜鉛系酸化物半導体からなる活性層を前記ゲート絶縁層上に形成するステップと、
    ソースおよびドレイン電極を前記活性層上に形成するステップと、
    酸素を含む絶縁膜からなる下部保護層を、前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成するステップと、
    前記下部保護層よりも高密度の上部保護層を前記下部保護層上に形成するステップと、
    を有する薄膜トランジスタの製造方法。
  8. 亜鉛系酸化物半導体からなる活性層を形成するステップと、
    前記活性層上にソースおよびドレイン電極を形成するステップと、
    前記ソースおよびドレイン電極の間のチャネル領域上にゲート絶縁層を形成するステップと、
    前記ゲート絶縁層上に第１の導電膜からなるゲート電極を形成するステップと、
    酸素を含む絶縁膜からなる下部保護層を、前記ソースおよびドレイン電極上、かつ、前記ソースおよびドレイン電極の間の前記活性層上に形成するステップと、
    前記下部保護層よりも高密度の上部保護層を前記下部保護層上に形成するステップと、
    を有する薄膜トランジスタの製造方法。
  9. 前記ソースおよびドレイン電極は前記活性層上に形成された第２の導電膜からなる第１のソースおよびドレイン電極と、第３の導電膜からなるとともに前記第１のソースおよびドレイン電極上に形成された第２のソースおよびドレイン電極とを備える請求項７または８に記載の薄膜トランジスタの製造方法。
  10. 前記第２の導電膜を酸化することにより形成されるとともに、前記ソースおよびドレイン以外の領域にｉｎ−ｓｉｔｕ保護層を形成するステップをさらに備える請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記第１のソースおよびドレイン電極は、Ｔｉ、Ｔｉ合金、Ｍｏ、Ｍｏ合金、ＭｏＴｉの少なくともいずれかを含み、前記第２のソースおよびドレイン電極は、Ｃｕ、Ａｇ、Ｍｏの少なくともいずれかを含む請求項９に記載の薄膜トランジスタの製造方法。
  12. 前記下部保護層は、ＴｉＯｘ、ＴａＯｘ、ＡｌＯｘ、ＳｉＯｘの少なくともいずれかを含む請求項７−１１のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2013192654A 2013-05-14 2013-09-18 酸化物薄膜トランジスタ及びその製造方法 Active JP6021770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130054551A KR102089314B1 (ko) 2013-05-14 2013-05-14 산화물 박막 트랜지스터 및 그 제조방법
KR10-2013-0054551 2013-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016063038A Division JP6262276B2 (ja) 2013-05-14 2016-03-28 酸化物薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014225627A true JP2014225627A (ja) 2014-12-04
JP6021770B2 JP6021770B2 (ja) 2016-11-09

Family

ID=51883151

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013192654A Active JP6021770B2 (ja) 2013-05-14 2013-09-18 酸化物薄膜トランジスタ及びその製造方法
JP2016063038A Active JP6262276B2 (ja) 2013-05-14 2016-03-28 酸化物薄膜トランジスタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016063038A Active JP6262276B2 (ja) 2013-05-14 2016-03-28 酸化物薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (2) US9941410B2 (ja)
JP (2) JP6021770B2 (ja)
KR (1) KR102089314B1 (ja)
CN (1) CN104157693B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
WO2021106809A1 (ja) * 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体装置を有する半導体システム

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
KR102230619B1 (ko) 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105097950A (zh) * 2015-08-24 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
AT519514B1 (de) * 2017-01-13 2021-07-15 Blum Gmbh Julius Führungssystem zur Führung eines bewegbar gelagerten Möbelteiles
CN106910778B (zh) * 2017-03-29 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN109037349B (zh) * 2018-07-24 2020-09-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
KR102657199B1 (ko) * 2018-07-30 2024-04-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 장치
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
KR102231372B1 (ko) 2019-08-21 2021-03-25 충북대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN111223939A (zh) * 2019-10-31 2020-06-02 福建华佳彩有限公司 双通道的氧化物薄膜晶体管
EP4113628A4 (en) * 2020-03-19 2023-04-26 BOE Technology Group Co., Ltd. THIN-FILM TRANSISTOR AND METHOD FOR PREPARING IT, MATRIX SUBSTRATE AND DISPLAY PANEL
KR102333694B1 (ko) 2020-04-28 2021-11-30 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법
CN115735428A (zh) * 2021-06-25 2023-03-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175023A (ja) * 2003-12-08 2005-06-30 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜、その製造方法およびそれを用いた半導体デバイス
JP2010219506A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2013030785A (ja) * 2010-04-23 2013-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013084941A (ja) * 2011-09-26 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US20060145190A1 (en) * 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
EP1984112B1 (de) * 2006-02-03 2017-08-09 Sachtleben Chemie GmbH Al2o3- und tio2- enthaltende oxidmischung
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101280649B1 (ko) 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5743790B2 (ja) * 2010-08-06 2015-07-01 株式会社半導体エネルギー研究所 半導体装置
WO2012063614A1 (ja) 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
KR20120107331A (ko) * 2011-03-21 2012-10-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 그 방법에 의해 제조된 유기 발광 표시 장치
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
CN103000694B (zh) 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175023A (ja) * 2003-12-08 2005-06-30 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜、その製造方法およびそれを用いた半導体デバイス
JP2010219506A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2013030785A (ja) * 2010-04-23 2013-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013084941A (ja) * 2011-09-26 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
WO2021106809A1 (ja) * 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体装置を有する半導体システム

Also Published As

Publication number Publication date
KR102089314B1 (ko) 2020-04-14
US10256344B2 (en) 2019-04-09
KR20140134530A (ko) 2014-11-24
US9941410B2 (en) 2018-04-10
JP6021770B2 (ja) 2016-11-09
US20180204952A1 (en) 2018-07-19
JP6262276B2 (ja) 2018-01-17
CN104157693B (zh) 2018-04-17
CN104157693A (zh) 2014-11-19
JP2016146501A (ja) 2016-08-12
US20140339537A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR102277988B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161004

R150 Certificate of patent or registration of utility model

Ref document number: 6021770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250