CN104157693B - 氧化物薄膜晶体管及其制造方法 - Google Patents

氧化物薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN104157693B
CN104157693B CN201310421396.2A CN201310421396A CN104157693B CN 104157693 B CN104157693 B CN 104157693B CN 201310421396 A CN201310421396 A CN 201310421396A CN 104157693 B CN104157693 B CN 104157693B
Authority
CN
China
Prior art keywords
drain electrode
source electrode
layer
active layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310421396.2A
Other languages
English (en)
Other versions
CN104157693A (zh
Inventor
裵钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104157693A publication Critical patent/CN104157693A/zh
Application granted granted Critical
Publication of CN104157693B publication Critical patent/CN104157693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及氧化物薄膜晶体管及其制造方法。在根据本公开的利用非晶氧化锌（ZnO）半导体作为有源层的氧化物薄膜晶体管中，可通过将源极和漏极形成为具有至少两层的多层结构、以及在多层源极和多层漏极上采用包括用于克服缺陷的下层和用于最小化外部影响的上层的双钝化层结构以提高器件的稳定性和可靠性，来最小化由干法蚀刻导致的对氧化物半导体的损害。

Description

氧化物薄膜晶体管及其制造方法
技术领域
本公开涉及氧化物薄膜晶体管（TFT）及其制造方法，更具体地，涉及具有非晶氧化锌半导体作为有源层的氧化物TFT及其制造方法。
背景技术
随着消费者对信息显示器的兴趣的增长以及对于便携式（移动）信息设备的需求的增加，对代替常规显示设备阴极射线管（CRT）的轻且薄的平板显示器（FPD）的研究和商品化已经增加。在FPD中，液晶显示器（LCD）是利用液晶的光学各向异性来显示图像的设备。LCD设备呈现优良的分辨率、色彩显示、以及画面质量，因此其通常用于笔记本电脑或台式机监视器等。
LCD包括滤色器基板、阵列基板、以及形成在滤色器基板和阵列基板之间的液晶层。
通常用于LCD的有源矩阵（AM）驱动方法是通过利用非晶硅薄膜晶体管（a-SiTFT）作为开关元件来驱动像素部分中的液晶分子的方法。
现在将参照图1详细描述相关技术的LCD。
图1是示出相关技术的LCD设备的结构的分解透视图。
如图1所示，LCD包括滤色器基板5、阵列基板10、以及形成在滤色器基板5和阵列基板10之间的液晶层30。
滤色器基板5包括：包括实现红色、绿色和蓝色的多个子滤色器7的滤色器（C），用于划分子滤色器7并阻挡光透射通过液晶层30的黑底6，以及用于向液晶层30施加电压的透明公共电极8。
阵列基板10包括垂直和水平设置以限定多个像素区域（P）的选通线16和数据线17、在选通线16和数据线17的各个交叉处形成的开关元件TFT（T）、以及在像素区域（P）上形成的像素电极18。
滤色器基板5和阵列基板10通过在图像显示区域的边缘处形成的密封剂（未示出）以相面对的方式附接，以形成液晶面板，滤色器基板5和阵列基板10的附接是通过在滤色器基板5或阵列基板10上形成的附接键（attachment key）来进行的。
如上所述的LCD轻便并且具有低功耗，因此，LCD受到很多关注，但LCD是光接收设备，而不是光发射设备，其在亮度、对比度、视角等方面具有技术局限性。因此，正在积极开发能够克服这些缺点的新型显示设备。
有机发光二极管（OLED），作为新型平板显示设备之一，是自发光的，并且与LCD相比，其具有良好的视角和对比度，且因为其不需要背光，其能够形成得更轻和更薄。而且，OLED在功耗上具有优势。此外，OLED能够用低DC电压驱动，并具有快的响应速度，并且OLED尤其在制造成本上具有优势。
最近，对于增加OLED显示设备的尺寸的研究在积极进行，为了实现这种大型OLED显示设备，需要开发一种能够确保恒定的电流特性以确保稳定操作和耐用性的晶体管作为OLED的驱动晶体管。
用于如上所述的LCD的非晶硅薄膜晶体管（TFT）可在低温工艺中制造，但是具有非常低的迁移率，并且不能满足恒定电流偏置条件。同时，多晶硅TFT具有高迁移率，并且满足恒定电流偏置条件，但是不能确保均匀特性，使得难以具有大的面积，并且需要高温工艺。
因此，正在开发包括由氧化物半导体形成的有源层的氧化物TFT。这里，当氧化物半导体应用到传统的底栅型TFT时，在蚀刻源极和漏极期间，该氧化物半导体被损害。这可使氧化物半导体变性（denature）。
图2是示意地示出相关技术的氧化物薄膜晶体管（TFT）的结构的截面图。
如图2所示，相关技术的氧化物TFT包括形成在基板10上的栅极21和栅绝缘层15、以及形成在栅绝缘层15上且由氧化物半导体材料制成的有源层24。
之后，源极22和漏极23形成在有源层24上。这里，当对源极22和漏极23进行沉积和蚀刻时，下部的有源层24（特别是，A部分的背沟道（back channel）区）可能被损害从而变性。这可能会导致设备的可靠性的问题。
也就是说，由于由氧化物半导体材料制成的有源层在源极和漏极蚀刻期间相对于湿法蚀刻不具有选择性，所以通常采用干法蚀刻。近来，正在尝试具有改进的选择性的湿法蚀刻，但由于部分蚀刻而引起器件特性的劣化，这是由于低的均匀性造成的。
当采用湿法蚀刻时，由于氧化物半导体易受蚀刻剂损害的属性，造成有源层的损耗或损害。即使当采用干法蚀刻形成源极和漏极时，由于氧化物半导体的后溅射（back-sputtering）和缺氧（oxygen deficiency），使得有源层变性。
具体地，考虑到与氧化物半导体的接触电阻，当应用钼（Mo）基金属形成源极和漏极时，难以开发相对于易于受酸损害的氧化物半导体具有选择性的蚀刻剂。
因此，由于氧化物半导体的环境敏感性以及氧化物半导体一旦曝光时经过后处理的急剧劣化，必须应用蚀刻阻挡结构。但是，这可能增加工艺和掩模的数量，导致大规模生产的减少。
发明内容
本公开的目的是提供一种使用非晶氧化锌半导体作为有源层的氧化物薄膜晶体管（TFT）及其制造方法。
本公开的另一目的是提供一种能够无需附加工艺而防止图案化源极和漏极时可能造成的对有源层的损害、并且通过应用双（两个）钝化层结构提高器件的稳定性和可靠性的氧化物TFT及其制造方法。
本公开的实施方式的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本公开的实施方式的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构将实现和获得本公开的实施方式的目的和其他优点。
为了实现上述目的和优点，本发明采用一种薄膜晶体管，该薄膜晶体管包括：由第一导电膜制成的栅极；形成在栅极上的栅绝缘层；形成在栅绝缘层上的有源层，所述有源层由具有锌基氧化物的氧化物半导体制成；形成在有源层上的源极和漏极；形成在源极和漏极上以及布置在源极和漏极之间的有源层上的下钝化层，该下钝化层由包括氧化物的绝缘层制成；形成在下钝化层上的上钝化层，该上钝化层由比下钝化层具有更高的密度的绝缘层制成。
另外，本发明可采用一种薄膜晶体管，该薄膜晶体管包括：由具有锌基氧化物的氧化物半导体制成的有源层；形成在有源层上的源极和漏极；形成在布置在源极和漏极之间的有源层上的栅绝缘层；由第一导电膜制成且形成在栅绝缘层上的栅极；形成在源极和漏极上以及布置在源极和漏极之间的有源层上的下钝化层，该下钝化层由包括氧化物的绝缘层制成；形成在下钝化层上的上钝化层，该上钝化层由比下钝化层具有更高的密度的绝缘层制成。
源极和漏极包括由第二导电膜制成且形成在有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在第一源极和第一漏极上的第二源极和第二漏极。
所述薄膜晶体管进一步包括通过氧化第二导电膜形成的原位（in-situ）保护层，所述保护层形成在除源极和漏极之外的区域上。
第一源极和第一漏极包括Ti、Ti合金、Mo和Mo合金中的至少一种，第二源极和第二漏极包括Cu、Ag和Mo中的至少一种。
下钝化层包括TiOx、TaOx、AlOx和SiOx中的至少一种。如上所述，根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可提供优良的均匀性，且由于采用非晶氧化锌半导体作为有源层而可应用于大型显示装置。
因为在图案化源极和漏极的过程中氧化物半导体没有被损害，所以根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可确保稳定的和优良的器件特性。
根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可通过借助双层源极和漏极的使用而适当地选择下层来最小化接触电阻，且当Ti被用于形成源极和漏极的下层时通过将Ti氧化为TiO并使用氧化后的TiO作为原位保护层来简化工艺。
根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可通过在双层源极和漏极上形成包括用于克服缺陷的下层和用于最小化外部影响的上层的双钝化层结构来提供器件的改进的稳定性和可靠性。
根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法由于不包含用于图案化蚀刻阻挡块的掩模工艺，可通过简化工艺和降低器件尺寸来提供改进的器件性能。
应当理解，上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的实施方式的进一步解释。
附图说明
附图被包括以提供对本公开的进一步的理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本公开的实施方式，且与描述一起用于解释本公开的原理。
附图中：
图1是示意地示出相关技术的液晶显示（LCD）设备的分解透视图；
图2是示意地示出相关技术的氧化物薄膜晶体管（TFT）的结构的截面图；
图3是示意地示出根据本公开的第一示例性实施方式的氧化物TFT的结构的截面图；
图4A到4F是顺序地示出图3中的根据本公开的第一示例性实施方式所例示的氧化物TFT的制造工艺的截面图；
图5是示意地示出根据本公开的第二示例性实施方式的氧化物TFT的结构的截面图；
图6A到6G是顺序地示出图5中的根据本公开的第二示例性实施方式所例示的氧化物TFT的制造工艺的截面图；
图7是示意地示出根据本公开的第三示例性实施方式的氧化物TFT的结构的截面图；以及
图8A到8G是顺序地示出图7中的根据本公开的第三示例性实施方式所例示的氧化物TFT的制造工艺的截面图。
具体实施方式
现在将参照附图描述根据本公开的示例性实施方式的氧化物薄膜晶体管（TFT）及其制造方法，从而本公开所属领域的技术人员能够容易地实施本公开。
本公开的优点和特征以及实现其的方法通过下面参考附图详细描述的示例性实施方式将被显而易见地理解。然而，本公开不应被理解为受限于示例性实施方式，而是可以以各种形式实施。例示本公开的示例性实施方式仅仅是为了全面描述本公开并且提供本公开的示例性实施方式仅仅是为了帮助本领域技术人员理解本公开的范围。本公开仅由权利要求限定。贯穿说明书的相同/相似的符号或数字指代相同/相似的部件。为了清楚地理解本说明书，附图中的层和区域的尺寸以及相对大小被夸大了。
术语“元件或层位于/形成在另一元件或层上”不仅可表示元件或层位于另一元件或层上，还可表示元件或层位于另一元件或层上，且二者之间插入有另一层或元件。另一方面，术语“元件或层直接位于…上”指的是没有另一元件或层插入在它们之间。
可使用如图所示的空间相对术语“之下或下方”、“下部”、“之上”、“上部”以便于容易地描述一个元件或多个部件与另一元件或多个部件之间的关系。所述空间相对术语应理解为除图中所示的方向以外包括元件在使用或操作中的不同方向的术语。例如，如果图中所示的元件被翻转，被描述为在一个元件“之下”或“下方”的另一元件可位于该另一元件“之上”。因此，示例性术语“之下”或“下方”将涵盖“之下”和“之上”。
本文所用的术语仅仅是示例性的，而不是被理解为对本公开的限制。除非上下文中另有明显说明，否则此说明书中单数形式的表述将涵盖复数形式的表述。这里所使用的术语“包含”、“包括”和/或“具有”应该被理解为它们旨在表示说明书中公开的几个部件或几个步骤、几个操作和/或元件的存在或添加。
图3是示意地示出根据本公开的第一示例性实施方式的氧化物TFT的结构的截面图。这里示意地例示了使用非晶氧化锌半导体作为有源层的氧化物TFT的结构。
如图3所示，根据本公开的第一示例性实施方式的氧化物TFT可包括在预定基板110上形成的栅极121、在栅极121上形成的栅绝缘层115a、由非晶氧化锌半导体制成且形成在栅绝缘层115a上的有源层124、以及与有源层124的预定区域电连接的源极122和漏极123。
这里，根据第一示例性实施方式的氧化物TFT可具有拥有双层结构的源极122和漏极123。这可防止在图案化源极122和漏极123的过程中可能导致的对非晶氧化锌半导体、即有源层124的损害，并最小化有源层124与源极122和漏极123之间的接触电阻。
也就是说，根据第一示例性实施方式的源极122和漏极123可包括形成在上层的第二源极122b和第二漏极123b，由诸如铜（Cu）、金（Au）、钼（Mo）等不论与非晶氧化锌半导体的接触电阻如何均具有低的电阻率的金属制成；以及形成在与有源层124接触的下层的第一源极122a和第一漏极123a，由诸如钛（Ti）、钛（Ti）合金（例如钼钛（MoTi））、钼（Mo）等在湿法蚀刻期间均相对于第二源极122b和第二漏极123b具有选择性且相对于非晶氧化锌半导体具有低的接触电阻的金属制成。
这里，可通过最小化需要通过干法蚀刻处理的金属的厚度来最小化在干法蚀刻第一源极122a和第一漏极123a的过程中可能导致的对有源层124的损害。
这里，在例如根据本公开的第一示例性实施方式的氧化物TFT中，有源层可使用非晶氧化锌（ZnO）半导体来形成以满足高迁移率和恒定电流测试条件并确保均匀特性，具有可应用于大型显示器的优点。
氧化锌（ZnO）是一种能够根据氧的含量来实现导电性、半导体特性、以及电阻率三种属性的材料，所以，采用非晶氧化锌半导体材料作为有源层的氧化物TFT可应用于包括LCD设备和OLED设备的大型显示器。
另外，近来，很多兴趣和活动都关注于透明电子电路，在这种情况下，由于采用非晶氧化锌半导体材料作为有源层的氧化物TFT具有高的迁移率并可在低温下制造，因而其可用于透明电子电路。
具体地，在根据本公开的第一示例性实施方式的氧化物TFT中，可利用通过在ZnO中包含诸如铟（In）、镓（Ga）等的重金属而获得的a-IGZO半导体来形成有源层。
a-IGZO半导体是透明的，允许可见光从其透射，并且使用a-IGZO半导体制造的氧化物TFT具有1-100cm2/Vs的迁移率，与非晶硅TFT相比呈现出高的迁移率。
另外，由于a-IGZO半导体具有宽的带隙，所以其可用于制造具有高色纯度的UV发光二极管（LED）、白色LED以及其它部件，而且，因为a-IGZO半导体在低温下进行处理，所以能够用于生产轻和柔性的产品。
此外，由于使用a-IGZO半导体制成的氧化物TFT呈现出与非晶硅TFT类似的均匀特性，所以其可有利地具有像非晶硅薄膜晶体管一样的简单部件结构，并且可应用于大型显示器。
在具有这些特性的根据第一示例性实施方式的氧化物TFT中，可通过在溅射期间控制反应气体中的氧浓度来调整有源层124的载流子浓度。这可允许调整TFT的器件特性。作为一个示例，可采用在1-10％的氧浓度的条件下沉积的a-IGZO半导体形成有源层124。
由于根据第一示例性实施方式的上述的氧化物TFT具有形成为具有两层以上的多层结构的源极122和漏极123，所以可选择具有低电阻率的材料作为上层金属，不论与a-IGZO半导体的接触电阻如何，且下层可形成为薄层。这可导致最小化干法蚀刻对氧化物半导体造成的损害。
这里，即使源极122和漏极123形成为多层结构，也不可能完全防止对氧化物半导体的损害。可能依然存在由于对有源层124的一部分的损害导致缺陷的可能性。
因此，在根据第一示例性实施方式的氧化物TFT中，可通过表面处理稳定缺陷区域，而且可使用上钝化层稳定缺陷层。为了克服或修复缺陷区域，可形成双（两个）钝化层。可沉积下钝化层115b以克服缺陷，且可沉积上钝化层115c以最小化外部影响。
也就是说，下钝化层115b可由包含氧（优选地，等于或大于1E+20/cm2）和少量的氢（优选地，等于或小于1E+20/cm2）的绝缘膜形成，用于治疗（cure）在图案化第一源极122a和第一漏极123a时由于干法蚀刻而经受缺氧的背沟道区。作为一个示例，下钝化层115b可包括MOx，诸如TiOx、TaOx、AlOx等，或SiOx。这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。例如，下钝化层115b可在100℃-250°℃温度下被沉积为具有的厚度。在上述条件下沉积下钝化层115b之后，可进一步在200℃-300℃温度下执行热处理。
上钝化层115c可为将TFT完全与外部环境阻断开的层，且可实现为包含SiO2的高密度层。
在下文中，将参照附图详细描述根据第一示例性实施方式的具有该配置的氧化物TFT的制造方法。
图4A到4F是顺序地示出图3中根据本公开的第一示例性实施方式所例示的氧化物TFT的制造工艺的截面图。
如图4A所示，在由透明绝缘材料制成的基板110上可形成预定的栅极121。
在此情况下，可在低温下沉积应用于氧化物TFT的非晶氧化锌复合半导体，因此可以使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板110。另外，由于氧化物半导体呈现非晶特性，所以可用于在大型显示设备中采用的基板。
可通过在基板110的整个表面上沉积第一导电膜并通过光刻工艺（第一掩模工艺）选择性地图案化第一导电膜来形成栅极121。
这里，第一导电膜可由诸如铝（Al）、铝合金、钨（W）、铜（Cu）、镍（Ni）、铬（Cr）、钼（Mo）、钛（Ti）、铂（Pt）、钽（Ta）等的低电阻率不透明导电材料制成。第一导电膜也可由诸如氧化铟锡（ITO）、氧化铟锌（IZO）等的透明导电材料制成。另外，第一导电膜可具有通过堆叠两种或更多种导电材料形成的多层结构。
接着，如图4B所示，可在其上形成有栅极121的基板110的整个表面上形成由诸如氮化硅膜（SiNx）、二氧化硅膜（SiO2）等的无机绝缘层或诸如氧化铪（Hf）或氧化铝的高电介质氧化膜形成的栅绝缘层115a。
可通过化学气相沉积（CVD）或等离子体增强化学气相沉积（PECVD）形成栅绝缘层115a。
可在其上形成有栅绝缘层115a的基板110的整个表面上形成由非晶氧化锌半导体制成的非晶氧化锌半导体层，接着，通过光刻工艺（第二掩模工艺）对非晶氧化锌半导体层进行图案化，以在栅极121的上侧形成由非晶氧化锌半导体制成的有源层124。
这里，可通过溅射诸如氧化镓（Ga2O3）、氧化铟（In2O3）和氧化锌（ZnO）的复合靶来形成非晶氧化锌复合半导体，尤其是a-IGZO半导体。另外，诸如CVD或原子层沉积（ALD）的化学沉积可以是可用的。这里，本公开可不限于a-IGZO半导体。有源层124可由诸如MaMbMcOd（Ma、Mb、Mc：金属）的氧化物半导体来制成。
另外，a-IGZO半导体可使用分别含有原子比例为1:1:1、2:2:1、3:2:1和4:2:1等的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
通过在用于形成非晶氧化锌半导体层的溅射期间控制反应气体中的氧浓度，可允许根据第一示例性实施方式的氧化物TFT调整有源层124的载流子浓度。这里，在1%到10%的氧浓度的条件下，可确保均匀的器件特性。
如图4C所示，可在其上具有有源层124的基板110的整个表面上顺序地形成第二导电膜120及第三导电膜130。
第二导电膜120可由诸如钛、钛合金（例如钼钛）、钼等的金属制成，该金属在用于形成下第一源极和下第一漏极的湿法蚀刻时相对于上第二源极和上第二漏极具有选择性，且相对于非晶氧化锌半导体具有低的接触电阻。第二导电膜120还可具有多层结构，其中至少一个另一导电材料被堆叠在诸如钛、钼钛、钼等的金属上。
这里，根据第一示例性实施方式的第二导电膜120可具有大约在至的范围内的厚度，而采用干法蚀刻时具有大约在至的范围内的厚度。因此，可最小化由干法蚀刻造成的对氧化物半导体的损害。
另外，由于第三导电膜130形成上第二源极和上第二漏极，该第三导电膜130可由诸如铜（Cu）、金（Au）、钼（Mo）等的金属制成，这些金属中的每一个均具有低电阻率，而不论与非晶氧化锌半导体的接触电阻如何。
这里，在其上形成有有源层124的基板110上沉积第二导电膜120之前，可执行诸如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜120时因为钛的强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
如图4D所示，可通过光刻工艺（第三掩模工艺）选择性地图案化第三导电层130，从而在第二导电膜120上形成由第三导电膜130形成的第二源极122b和第二漏极123b。
这里，对第三导电膜130的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
通过对下第二导电膜120进行选择性图案化，可形成由第二导电膜120形成的第一源极122a和第一漏极123a。这里，对第二导电膜120的蚀刻可以是干法蚀刻。如上所述，由于第二导电膜120形成得薄，大约在的范围内，所以可最小化由干法蚀刻导致的对氧化物半导体的损害。
如图4E所示，在其上形成有源极122和漏极123的基板110的整个表面上，可形成下钝化层115b，用于治疗由干法蚀刻第二导电膜120导致的对有源层124的背沟道的损害。
也就是说，如上所述，下钝化层115b可由包含氧（优选地，等于或大于1E+20/cm2）和少量的氢（优选地，等于或小于1E+20/cm2）的绝缘膜形成，用于治疗在图案化第一源极122a和第一漏极123a时由于干法蚀刻而经受缺氧的背沟道区。作为一个示例，绝缘膜可包括MOx（M：金属），诸如TiOx、TaOx、AlOx等，或SiOx。
这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。作为一个示例，下钝化层115b可在100℃-250℃温度下形成为具有的厚度。在上述条件下沉积下钝化层115b之后，可进一步在200℃-300℃温度下针对下钝化层115b执行热处理。
如图4F所示，上钝化层115c可形成在其上具有下钝化层115b的基板110的整个表面上，以将TFT与外部环境完全阻断开。
这里，上钝化层115c可由包含SiO2的高密度膜形成。
因此，根据第一示例性实施方式的氧化物TFT可具有双层结构的钝化层115b和115c，以克服或修复缺陷区域。
同时，当源极和漏极的下层由Ti形成时，它可被氧化成要用作原位保护层的TiO。这可在简化工艺和最小化接触电阻方面具有优势。将根据本公开的第二示例性实施方式对此进行详细描述。
图5是示意地示出根据本公开的第二示例性实施方式的氧化物TFT的结构的截面图。除了源极和漏极的下层由Ti形成并氧化成要用作原位保护层的TiO之外，根据第二示例性实施方式的氧化物TFT可包括与根据第一示例性实施方式的氧化物TFT相同的部件。
如图5所示，根据本公开的第二示例性实施方式的氧化物TFT可包括形成在预定基板210上的栅极221、形成在栅极221上的栅绝缘层215a、由非晶氧化锌半导体制成且形成在栅绝缘层215a上的有源层224、以及与有源层224的预定区域电连接的源极222和漏极223。
这里，与根据第一示例性实施方式的氧化物TFT相同，在根据本公开的第二示例性实施方式的氧化物TFT中，有源层可使用非晶氧化锌（ZnO）半导体来形成以满足高迁移率和恒定电流测试条件并确保均匀特性，具有可应用于大型显示器的优点。
在根据本公开的第二示例性实施方式的氧化物TFT中，可利用通过在ZnO中包含诸如铟（In）、镓（Ga）等的重金属而获得的a-IGZO半导体形成有源层224。
在具有上述特性的根据第二示例性实施方式的氧化物TFT中，可通过在溅射期间控制反应气体中的氧浓度来调整有源层224的载流子浓度。这可允许调整TFT的器件特性。作为一个示例，有源层224可使用在1%-10％氧浓度的条件下沉积的a-IGZO半导体来形成。
这里，根据第一示例性实施方式的氧化物TFT可包括形成为具有双层结构的源极222和漏极223，以防止在图案化源极222和漏极223的过程中可能导致的对非晶氧化锌半导体、即有源层224的损害，并最小化有源层224与源极222和漏极223之间的接触电阻。
也就是说，与第一示例性实施方式相同，根据第二示例性实施方式的源极222和漏极223可包括形成在上层的第二源极222b和第二漏极223b，由诸如铜（Cu）、金（Au）、钼（Mo）等不论与非晶氧化锌半导体的接触电阻如何均具有低的电阻率的金属制成；以及形成在与有源层124接触的下层的第一源极122a和第一漏极123a，由诸如钛（Ti）、钛（Ti）合金（例如钼钛（MoTi））、钼（Mo）等在湿法蚀刻期间均相对于第二源极222b和第二漏极223b具有选择性且相对于非晶氧化锌半导体具有低的接触电阻的金属制成。
由于根据第二示例性实施方式的上述的氧化物TFT包括形成为具有两层以上的多层结构的源极222和漏极223，所以可选择低电阻率的材料作为上层金属，不论与a-IGZO半导体的接触电阻如何。当源极222和漏极223的下层由Ti形成时，Ti可被氧化成用作原位保护层215的TiO。
为了克服或修复缺陷区域，可沉积双（两个）钝化层。可沉积下钝化层215b以克服缺陷，且可沉积上钝化层215c以最小化外部影响。
也就是说，下钝化层215b可由包含氧（优选地，等于或大于1E+20/cm2）和少量的氢（优选地，等于或小于1E+20/cm2）的绝缘膜形成，用于治疗经受缺氧的背沟道区。作为一个示例，下钝化层215b可包括MOx，诸如TiOx、TaOx、AlOx等，或SiOx。这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。例如，下钝化层215b可在100℃-250℃温度下被沉积为具有的厚度。在上述条件下沉积下钝化层215b之后，可在200℃-300℃温度下进一步执行热处理。
上钝化层215c可为将TFT与外部环境完全阻断开的层，且可实现为包含SiO2的高密度层。
在下文中，将参照附图详细描述根据第二示例性实施方式的具有该配置的氧化物TFT的制造方法。
图6A到6G是顺序地示出图5中根据本公开的第二示例性实施方式所例示的氧化物TFT的制造工艺的截面图。
如图6A所示，在由透明绝缘材料制成的基板210上可形成预定的栅极221。
在此情况下，应用于氧化物TFT的非晶氧化锌复合半导体可在低温下被沉积，因此可以使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板210。另外，由于复合半导体呈现非晶特性，所以可用于在大型显示设备中采用的基板210。
可通过在基板210的整个表面上沉积第一导电膜并通过光刻工艺（第一掩模工艺）选择性地图案化第一导电膜来形成栅极221。
这里，第一导电膜可由诸如铝（Al）、铝合金、钨（W）、铜（Cu）、镍（Ni）、铬（Cr）、钼（Mo）、钛（Ti）、铂（Pt）、钽（Ta）等的低电阻率不透明导电材料制成。第一导电膜也可由诸如氧化铟锡（ITO）、氧化铟锌（IZO）等的透明导电材料制成。第一导电膜也可具有通过堆叠两种或更多种导电材料形成的多层结构。
接着，如图6B所示，可在其上形成有栅极221的基板210的整个表面上形成由诸如氮化硅膜（SiNx）、二氧化硅膜（SiO2）等的无机绝缘层或诸如氧化铪（Hf）或氧化铝的高电介质氧化膜形成的栅绝缘层215a。
可在其上形成有栅绝缘层215a的基板210的整个表面上形成非晶氧化锌半导体层，接着，通过光刻工艺（第二掩模工艺）选择性地图案化非晶氧化锌半导体层，以在栅极221的上侧形成由非晶氧化锌半导体制成的有源层224。
这里，可通过溅射诸如氧化镓（Ga2O3）、氧化铟（In2O3）和氧化锌（ZnO）的复合靶来形成非晶氧化锌复合半导体，尤其是a-IGZO半导体。另外，诸如CVD或原子层沉积（ALD）的化学沉积可以是可用的。这里，本公开可不限于氧化物复合半导体。有源层224可由诸如MaMbMcOd（Ma、Mb、Mc：金属）的氧化物半导体来形成。
另外，a-IGZO半导体可使用分别含有原子比例为1:1:1、2:2:1、3:2:1和4:2:1等的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
通过在用于形成非晶氧化锌半导体层的溅射期间控制反应气体中的氧浓度，可允许根据第二示例性实施方式的氧化物TFT调整有源层224的载流子浓度。这里，在1%-10%的氧浓度的条件下，可确保均匀的器件特性。
如图6C所示，可在其上具有有源层224的基板210的整个表面上形成第二导电膜220及第三导电膜230。
第二导电膜220可由钛制成，其在用于形成下第一源极和下第一漏极的湿法蚀刻时相对于上第二源极和上第二漏极具有选择性，且相对于非晶氧化锌半导体具有低的接触电阻。第二导电膜220还可具有多层结构，其中至少一个另一导电材料堆叠在钛上。
这里，根据第一示例性实施方式的第二导电膜220可具有大约在至的范围内的厚度。
另外，由于第三导电膜230形成上第二源极和上第二漏极，该第三导电膜230可使用诸如铜（Cu）、金（Au）、钼（Mo）等的金属，这些金属中的每一个均具有低的电阻率，而不论与非晶氧化锌半导体的接触电阻如何。
这里，在其上形成有有源层224的基板210上沉积第二导电膜220之前，可执行诸如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜220时因为钛的强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
如图6D所示，可通过光刻工艺（第三掩模工艺）选择性地图案化第三导电层230，从而在第二导电膜220上形成由第三导电膜230形成的第二源极222b和第二漏极223b。
这里，对第三导电膜230的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
如图6E所示，当采用钛作为第二导电膜220时，在对第三导电膜230进行湿法蚀刻后，暴露的第二导电膜220可在含氧气氛下通过氧等离子体处理或预定热处理被氧化成TiO，形成由TiO制成的原位保护层215。
这里，位于有源层224上的原位保护层215可保护有源层224的背沟道。其上设置有第二源极222b和第二漏极223b的第二导电膜220可形成与原位保护层215隔开的第一源极222a和第一漏极223a。
因此，当源极222和漏极223的下层由钛形成时，钛可被氧化成要用作原位保护层215的TiO。这可造成工艺的简化和接触电阻的最小化。
也就是说，当钛被用作第二导电膜220时，钛在室温下被氧化的程度可为ΔH=-940KJ/mol，其是锌在室温下被氧化的程度（～350KJ/mol）的2.5倍。因此，非晶氧化锌半导体在有源层224的与第一源极222a和第一漏极223a接触的源区和漏区上可转变成导体。这可最小化接触电阻，从而改善器件性能。
如图6F所示，可在其上形成有源极222和漏极223的基板210的整个表面上形成下钝化层215b，用于治疗对有源层224的背沟道的损害。
也就是说，如上所述，下钝化层215b可由包含氧（优选地，等于或大于1E+20/cm2）和少量的氢（优选地，等于或小于1E+20/cm2）的绝缘膜形成，用于治疗经受缺氧的背沟道区。作为一个示例，下钝化层215b可由诸如TiOx、TaOx、AlOx等的MOx（M：金属）或SiOx制成。
这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。作为一个示例，下钝化层215b可在100℃-250℃温度下被沉积为具有至的厚度。在上述条件下沉积下钝化层215b之后，可进一步在200℃-300℃温度下执行热处理。
如图6G所示，上钝化层215c可形成在其上具有下钝化层215b的基板210的整个表面上，以将TFT与外部环境完全阻断开。
这里，上钝化层215c可由包含SiO2的高密度膜形成。
同时，双层钝化结构可应用于共面TFT和底栅型TFT。将根据本公开的第三示例性实施方式对此进行详细描述。
图7是示意地示出根据本公开的第三示例性实施方式的氧化物TFT的结构的截面图，其例示了具有自对准共面结构的氧化物TFT。
如图7所示，根据第三示例性实施方式的氧化物TFT可包括在预定基板310上的缓冲层311，形成在缓冲层311上且由非晶氧化锌半导体制成的有源层324，形成在有源层324上且其间插入有栅绝缘层311a的栅极321，形成在有源层324上且与有源层324的预定区域、即源区324a和漏区324b电连接的源极322和漏极323。
这里，附图标记324c表示由上部栅极321限定以形成源区324a和漏区324b之间的导电沟道的沟道区。
这里，在根据本公开的第三示例性实施方式的氧化物TFT中，与根据第一和第二示例性实施方式的氧化物TFT相同，有源层324可使用非晶氧化锌（ZnO）半导体来形成以满足高迁移率和恒定电流测试条件并确保均匀特性，具有可应用于大型显示器的优点。
在根据本公开的第三示例性实施方式的氧化物TFT中，可利用通过在ZnO中包含诸如铟（In）、镓（Ga）等的重金属而获得的a-IGZO半导体来形成有源层324。
在具有上述特性的根据第三示例性实施方式的氧化物TFT中，可通过在溅射期间控制反应气体中的氧浓度来调整有源层324的载流子浓度。这可允许调整TFT的器件特性。作为一个示例，可使用在1%-10％氧浓度条件下沉积的a-IGZO半导体来形成有源层324。
由于根据第三示例性实施方式的氧化物TFT可采用栅极321及源极322和漏极323位于有源层324上的共面结构，所以可防止在蚀刻源极322和漏极323时可能导致的对有源层324的沟道区324c的损害，以确保优良的器件特性。
这里，共面的氧化物TFT可具有偏移区，其被定义为有源层324的源区324a和漏区324b之间的接触区，且源极322和漏极323与栅极321隔开预定距离。在这种情况下，由于偏移区作为相比接触区具有更高电阻的电阻区域，所以可能呈现不稳定的器件特性。
根据第三示例性实施方式的氧化物TFT可采用共面结构，且在图案化栅极321的过程中可通过干法蚀刻过蚀刻（over-etch）有源层324，使得包括偏移区的源区324a和漏区324b导电，从而实现稳定的器件特性。这里，本公开可并不限于此。使相应的区域导电可通过保留（留下）栅绝缘层315a的一部分然后在图案化源极322和漏极323的过程中移除保留的（留下的）的栅绝缘层315a来实现。这在防止图案化源极322和漏极323时使得已响应于完全移除栅绝缘层315a而变得导电的区域再次导电的风险方面可具有优势。
根据第三示例性实施方式的氧化物TFT可包括具有双层结构的源极322和漏极323，以最小化有源层324与源极322和漏极323之间的接触电阻。
也就是说，与第一和第二示例性实施方式相同，根据第三示例性实施方式的源极322和漏极323可包括形成在上层的第二源极322b和第二漏极323b，由诸如铜（Cu）、金（Au）、钼（Mo）等不论与非晶氧化锌半导体的接触电阻如何均具有低的电阻率的金属制成；以及形成在与有源层324接触的下层的第一源极322a和第一漏极323a，由诸如钛（Ti）、钛（Ti）合金（例如钼钛（MoTi））、钼（Mo）等在湿法蚀刻期间均相对于第二源极322b和第二漏极323b具有选择性且相对于非晶氧化锌半导体具有低的接触电阻的金属制成。
为了克服或修复缺陷区域，可沉积双（两个）钝化层。可沉积下钝化层315b以克服缺陷，且可沉积上钝化层315c以最小化外部影响。
这里，根据第三示例性实施方式的共面型氧化物TFT的背沟道区可通过栅绝缘层315a进行保护，而与第一和第二示例性实施方式相似，下钝化层315b可由包含氧（优选地，等于或大于1E+20/cm2）和少量的氢（优选地，等于或小于1E+20/cm2）的绝缘膜形成，用于治疗背沟道区。作为一个示例，下钝化层315b可包括MOx，诸如TiOx、TaOx、AlOx等，或SiOx。这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。例如，下钝化层315b可在100℃-250℃温度下被沉积为具有的厚度。在上述条件下沉积下钝化层315b之后，可进一步在200℃-300℃温度下执行热处理。
上钝化层315c可为将TFT与外部环境完全阻断开的层，且可实现为包含SiO2的高密度层。
在下文中，将参照附图详细描述根据第三示例性实施方式的具有该配置的氧化物TFT的制造方法。
图8A到8G是顺序地示出图7中根据本公开的第三示例性实施方式所例示的氧化物TFT的制造工艺的截面图。
如图8A所示，可在由透明绝缘材料制成的基板310上沉积诸如非晶氧化锌半导体的预定氧化物半导体，随后通过光刻工艺（第一掩模工艺）选择性地图案化该预定氧化物半导体，以在基板310上形成由氧化物半导体制成的有源层324。
在基板310上沉积氧化物半导体之前，可在基板310上形成缓冲层311。
这里，缓冲层311可用来防止存在于基板310中的诸如钠等的杂质在如热处理的工艺期间渗透入上层。在本公开中，由于使用氧化物半导体形成有源层324，所以缓冲层311也可被移除。
在这种情况下，应用于氧化物TFT的氧化物半导体可在低温下被沉积，因此可以使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板110。另外，由于氧化物半导体呈现非晶特性，所以可用于在大型显示设备中采用的基板110。
这里，可通过溅射诸如氧化镓（Ga2O3）、氧化铟（In2O3）和氧化锌（ZnO）的复合靶来形成非晶氧化锌复合半导体，尤其是a-IGZO半导体。另外，诸如CVD或原子层沉积（ALD）的化学沉积可以是可用的。这里，本公开可不限于氧化物复合半导体。有源层324可由诸如MaMbMcOd（Ma、Mb、Mc：金属）的氧化物半导体来制成。
另外，a-IGZO半导体可使用分别含有原子比例为1:1:1、2:2:1、3:2:1和4:2:1等的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
通过在溅射期间控制反应气体中的氧浓度，可允许根据第三示例性实施方式的氧化物TFT调整有源层324的载流子浓度。这里，在1%到10%的氧浓度的条件下，可确保均匀的器件特性。
如图8B所示，可在其上形成有有源层324的基板310上沉积预定的绝缘膜和第一导电膜，然后通过光刻工艺（第二掩模工艺）选择性地图案化该绝缘膜和第一导电膜，以在有源层324上形成由第一导电膜制成的栅极321。
栅极321可形成在有源层324上，且由绝缘膜制成的栅绝缘层315a插入在栅极321和有源层324之间。这里，有源层324和栅极321也可通过利用衍射掩模或半色调掩模的一次掩模工艺来形成。
这里，绝缘膜可为诸如氧化硅膜等的无机绝缘膜或诸如氧化铪（Hf）或氧化铝的高电介质氧化膜，且可采用诸如氧等离子处理的干法蚀刻。此外，当绝缘膜由诸如SiOx、HfOx或AlOx的氧化物形成时，可在沉积绝缘膜之前先执行表面处理或热处理。
此外，第一导电膜可由诸如铝（Al）、Al合金、钨（W）、铜（Cu）、镍（Ni）、铬（Cr）、钼（Mo）、钛（Ti）、铂（Pt）、钽（Ta）等的低电阻率不透明导电材料制成。第一导电膜也可由诸如氧化铟锡（ITO）、氧化铟锌（IZO）等的透明导电材料制成。另外，第一导电膜可具有通过堆叠两种或更多种导电材料形成的多层结构。
可执行这样的干法蚀刻以过蚀刻有源层324的暴露区域，形成包括偏移区的源区324a和漏区324b。
也就是说，在通过氧等离子体处理过蚀刻绝缘膜以图案化栅绝缘层315a时已被暴露的有源层324可由于氧等离子而具有降低的电阻。因此，源区324a和漏区324b可形成在有源层324上。这里，本公开可并不限于此。源区324a和漏区324b也可通过改变在图案化栅绝缘层315a之后通过诸如氧等离子体的表面处理或热处理而暴露的有源层324的电阻来形成。此外，可通过保留栅绝缘层315a的局部部分并随后在图案化源极322和漏极323的过程中移除保留的栅绝缘层315a而使得源区324a和漏区324b导电。
这里，在栅绝缘层315a的下方的有源层324可限定形成导电沟道的沟道区324c。
如图8C所示，可在其上形成有有源层324的整个表面上顺序形成第二导电膜320和第三导电膜330。
第二导电膜320可使用诸如钛、钛合金（例如钼钛）、钼等的金属，该金属在用于形成下层的第一源极和第一漏极的湿法蚀刻时相对于上第二源极和上第二漏极具有选择性，且相对于非晶氧化锌半导体具有低的接触电阻。第二导电膜320可具有多层结构，其中至少一个另一导电材料被堆叠在诸如钛、钼钛、钼等的金属上。
这里，根据第三示例性实施方式的第二导电膜320可具有大约在至的范围内的厚度，而采用干法蚀刻时具有大约在至的范围内的厚度。因此，可最小化由干法蚀刻造成的对氧化物半导体的损害。
另外，由于第三导电膜330形成上第二源极和上第二漏极，该第三导电膜330可由诸如铜（Cu）、金（Au）、钼（Mo）等的金属制成，这些金属中的每一个均具有低电阻率，而不论与非晶氧化锌半导体的接触电阻如何。
这里，在其上形成有有源层324的基板310上沉积第二导电膜320之前，可执行诸如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜320时因为钛的强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
如图8D所示，可通过光刻工艺（第三掩模工艺）选择性地图案化第三导电层330，从而在第二导电膜320上形成由第三导电膜330形成的第二源极322b和第二漏极323b。
这里，对第三导电膜330的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
通过对下第二导电膜320进行选择性图案化，可形成由第二导电膜320形成的第一源极322a和第一漏极323a。这里，对第二导电膜320的蚀刻可以是干法蚀刻。如上所述，由于第二导电膜320形成得薄，大约在的范围内，所以可最小化由干法蚀刻导致的对氧化物半导体的损害。
如图8F所示，可在其上形成有源极322和漏极323的基板310的整个表面上形成下钝化层315b。
也就是说，下钝化层315b可由包含氧和少量的氢的绝缘膜制成。作为一个示例，下钝化层315b可由诸如TiOx、TaOx、AlOx等的MOx（M：金属）、或SiOx制成。
这里，为了形成多孔绝缘层，沉积温度可优选为250℃以下。例如，下钝化层315b可在100℃-250℃温度下被沉积为具有的厚度。在上述条件下沉积下钝化层315b之后，可进一步在200℃-300℃温度下执行热处理。
另选地，当采用钛作为第二导电膜320时，在湿法蚀刻第三导电膜330之后，暴露的第二导电膜320可在含氧气氛下通过氧等离子体处理或预定热处理被氧化成TiO，形成由TiO制成的原位保护层315。
如图8G所示，上钝化层315c可形成在其上具有下钝化层315b的基板310的整个表面上，以将TFT与外部环境完全阻断开。
这里，上钝化层315c可由包含SiO2的高密度膜形成。
如上所述，除LCD设备外，本公开可应用于使用TFT制造的其它显示设备。例如，本公开甚至可应用于与OLED相连的OLED显示设备。
另外，由于采用具有高迁移率并可通过低温工艺进行处理的非晶氧化锌半导体材料，本发明可具有用于透明电子电路或柔性显示器的优点。
由于本公开可通过多种形式来实现而不脱离其精神或基本特性，应当理解如上所述的实施方式不受限于上述描述的任何细节，除非另有规定，而应在所附权利要求限定的精神和范围内宽泛地进行理解，并且因此落入权利要求的边界和范围内的或落入所述边界和范围的等同物内的全部变化和修改旨在由所附权利要求包含。

Claims (16)

1.一种薄膜晶体管，该薄膜晶体管包括：
由第一导电膜制成的栅极；
形成在所述栅极上的栅绝缘层；
形成在所述栅绝缘层上的有源层，所述有源层由具有锌基氧化物的氧化物半导体制成；
形成在所述有源层上的源极和漏极；
形成在所述源极和所述漏极上以及在所述源极和所述漏极之间的所述有源层上的下钝化层，所述下钝化层由包括MOx的多孔绝缘层制成以克服由于对所述有源层的一部分的损害而导致的缺陷，所述M为金属；以及
形成在所述下钝化层上的上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘层制成并且包括SiO2以最小化外部影响，
其中，所述下钝化层包括氧和等于或小于1E+20/cm2的少量的氢以用于治疗所述有源层的背沟道区。
2.一种薄膜晶体管，该薄膜晶体管包括：
由具有锌基氧化物的氧化物半导体制成的有源层；
形成在所述有源层上的源极和漏极；
形成在布置在所述源极和所述漏极之间的所述有源层上的栅绝缘层；
由第一导电膜制成且形成在所述栅绝缘层上的栅极；
形成在所述源极和所述漏极上以及在所述源极和所述漏极之间的所述有源层上的下钝化层，所述下钝化层由包括MOx的多孔绝缘层制成以克服由于对所述有源层的一部分的损害而导致的缺陷，所述M为金属；以及
形成在所述下钝化层上的上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘层制成并且包括SiO2以最小化外部影响，
其中，所述下钝化层包括氧和等于或小于1E+20/cm2的少量的氢以用于治疗所述有源层的背沟道区。
3.根据权利要求1所述的薄膜晶体管，其中，所述源极和所述漏极包括由第二导电膜制成且形成在所述有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在所述第一源极和所述第一漏极上的第二源极和第二漏极，
其中，所述第二导电膜由在针对所述第二源极和所述第二漏极的湿法蚀刻时相对于所述第二源极和所述第二漏极具有选择性的金属制成。
4.根据权利要求2所述的薄膜晶体管，其中，所述源极和所述漏极包括由第二导电膜制成且形成在所述有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在所述第一源极和所述第一漏极上的第二源极和第二漏极，
其中，所述第二导电膜由在针对所述第二源极和所述第二漏极的湿法蚀刻时相对于所述第二源极和所述第二漏极具有选择性的金属制成。
5.根据权利要求3所述的薄膜晶体管，所述薄膜晶体管还包括通过氧化所述第二导电膜从所述源极和所述漏极暴露出的区域形成的原位保护层。
6.根据权利要求3或4所述的薄膜晶体管，其中，所述第一源极和所述第一漏极包括从由Ti、Ti合金、Mo和Mo合金组成的组中选择的至少一种材料，所述第二源极和所述第二漏极包括从由Cu、Ag和Mo组成的组中选择的至少一种材料。
7.根据权利要求1-5中任意一项所述的薄膜晶体管，其中，所述下钝化层的所述MOx包括从由TiOx、TaOx和AlOx组成的组中选择的至少一种材料。
8.根据权利要求6所述的薄膜晶体管，其中，所述下钝化层的所述MOx包括从由TiOx、TaOx和AlOx组成的组中选择的至少一种材料。
9.一种薄膜晶体管的制造方法，所述方法包括以下步骤：
形成由第一导电膜制成的栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层上形成有源层，所述有源层由具有锌基氧化物的氧化物半导体制成；
在所述有源层上形成源极和漏极；
在所述源极和所述漏极上以及在所述源极和所述漏极之间的所述有源层上形成下钝化层，所述下钝化层由包括MOx的多孔绝缘层制成以克服由于对所述有源层的一部分的损害而导致的缺陷，所述M为金属；以及
在所述下钝化层上形成上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘层制成并且包括SiO2以最小化外部影响，
其中，所述下钝化层包括氧和等于或小于1E+20/cm2的少量的氢以用于治疗所述有源层的背沟道区。
10.一种薄膜晶体管的制造方法，所述方法包括以下步骤：
形成由具有锌基氧化物的氧化物半导体制成的有源层；
在布置在源极和漏极之间的所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成由第一导电膜制成的栅极；
在所述有源层上形成所述源极和所述漏极；
在所述源极和所述漏极上以及在所述源极和所述漏极之间的所述有源层上形成下钝化层，所述下钝化层由包括MOx的多孔绝缘层制成以克服由于对所述有源层的一部分的损害而导致的缺陷，所述M为金属；以及
在所述下钝化层上形成上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘层制成并且包括SiO2以最小化外部影响，
其中，所述下钝化层包括氧和等于或小于1E+20/cm2的少量的氢以用于治疗所述有源层的背沟道区。
11.根据权利要求9所述的方法，其中，所述源极和所述漏极包括由第二导电膜制成且形成在所述有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在所述第一源极和所述第一漏极上的第二源极和第二漏极，
其中，所述第二导电膜由在用于形成所述第二源极和所述第二漏极的湿法蚀刻时相对于所述第二源极和所述第二漏极具有选择性的金属制成。
12.根据权利要求10所述的方法，其中，所述源极和所述漏极包括由第二导电膜制成且形成在所述有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在所述第一源极和所述第一漏极上的第二源极和第二漏极，
其中，所述第二导电膜由在用于形成所述第二源极和所述第二漏极的湿法蚀刻时相对于所述第二源极和所述第二漏极具有选择性的金属制成。
13.根据权利要求11所述的方法，所述方法还包括形成通过氧化所述第二导电膜从所述源极和所述漏极暴露出的区域而形成的原位保护层的步骤。
14.根据权利要求11或12所述的方法，其中，所述第一源极和所述第一漏极包括从由Ti、Ti合金、Mo和Mo合金组成的组中选择的至少一种材料，所述第二源极和所述第二漏极包括从由Cu、Ag和Mo组成的组中选择的至少一种材料。
15.根据权利要求11-13中任意一项所述的方法，其中，所述下钝化层包括从由TiOx、TaOx和AlOx组成的组中选择的至少一种材料。
16.根据权利要求14所述的方法，其中，所述下钝化层包括从由TiOx、TaOx和AlOx组成的组中选择的至少一种材料。
CN201310421396.2A 2013-05-14 2013-09-16 氧化物薄膜晶体管及其制造方法 Active CN104157693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0054551 2013-05-14
KR1020130054551A KR102089314B1 (ko) 2013-05-14 2013-05-14 산화물 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN104157693A CN104157693A (zh) 2014-11-19
CN104157693B true CN104157693B (zh) 2018-04-17

Family

ID=51883151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310421396.2A Active CN104157693B (zh) 2013-05-14 2013-09-16 氧化物薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US9941410B2 (zh)
JP (2) JP6021770B2 (zh)
KR (1) KR102089314B1 (zh)
CN (1) CN104157693B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
KR102230619B1 (ko) 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105097950A (zh) * 2015-08-24 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
AT519514B1 (de) * 2017-01-13 2021-07-15 Blum Gmbh Julius Führungssystem zur Führung eines bewegbar gelagerten Möbelteiles
CN106910778B (zh) * 2017-03-29 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN109037349B (zh) * 2018-07-24 2020-09-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN112514072B (zh) * 2018-07-30 2024-05-17 索尼半导体解决方案公司 固态摄像元件和电子装置
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
KR102231372B1 (ko) 2019-08-21 2021-03-25 충북대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN111223939A (zh) * 2019-10-31 2020-06-02 福建华佳彩有限公司 双通道的氧化物薄膜晶体管
WO2021106809A1 (ja) * 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体装置を有する半導体システム
EP4113628A4 (en) * 2020-03-19 2023-04-26 BOE Technology Group Co., Ltd. THIN-FILM TRANSISTOR AND METHOD FOR PREPARING IT, MATRIX SUBSTRATE AND DISPLAY PANEL
KR102333694B1 (ko) 2020-04-28 2021-11-30 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법
WO2022267043A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP2005175023A (ja) 2003-12-08 2005-06-30 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜、その製造方法およびそれを用いた半導体デバイス
US20060145190A1 (en) * 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
PT1984112T (pt) * 2006-02-03 2017-11-15 Sachtleben Chemie Gmbh Mistura de óxidos contendo al2o2 e tio2
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
US20130037807A1 (en) 2010-03-11 2013-02-14 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5743790B2 (ja) * 2010-08-06 2015-07-01 株式会社半導体エネルギー研究所 半導体装置
JP5624628B2 (ja) 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR20120107331A (ko) * 2011-03-21 2012-10-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 그 방법에 의해 제조된 유기 발광 표시 장치
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
CN103000694B (zh) 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置

Also Published As

Publication number Publication date
KR20140134530A (ko) 2014-11-24
US20180204952A1 (en) 2018-07-19
JP6262276B2 (ja) 2018-01-17
JP2016146501A (ja) 2016-08-12
US20140339537A1 (en) 2014-11-20
KR102089314B1 (ko) 2020-04-14
US9941410B2 (en) 2018-04-10
JP6021770B2 (ja) 2016-11-09
JP2014225627A (ja) 2014-12-04
CN104157693A (zh) 2014-11-19
US10256344B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
CN104157693B (zh) 氧化物薄膜晶体管及其制造方法
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
CN101901787B (zh) 氧化物薄膜晶体管及其制造方法
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN106537567B (zh) 晶体管、显示装置和电子设备
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN109390236A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant