CN112635570B - 氧化物薄膜晶体管及其制备方法、阵列基板 - Google Patents

氧化物薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN112635570B
CN112635570B CN201910904728.XA CN201910904728A CN112635570B CN 112635570 B CN112635570 B CN 112635570B CN 201910904728 A CN201910904728 A CN 201910904728A CN 112635570 B CN112635570 B CN 112635570B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
oxide
oxygen release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910904728.XA
Other languages
English (en)
Other versions
CN112635570A (zh
Inventor
王利忠
周天民
胡合合
董水浪
王文华
姚念琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910904728.XA priority Critical patent/CN112635570B/zh
Priority to US16/876,344 priority patent/US11605739B2/en
Publication of CN112635570A publication Critical patent/CN112635570A/zh
Application granted granted Critical
Publication of CN112635570B publication Critical patent/CN112635570B/zh
Priority to US18/103,355 priority patent/US20230178562A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明提供一种氧化物薄膜晶体管及其制备方法，能够对氧化物有源层中的氧空位缺陷进行中和，提高氧化物薄膜晶体管的正偏压温度应力，提升器件的信赖性。所述氧化物薄膜晶体管，包括：氧化物有源层、沿所述氧化物有源层厚度方向设置于所述氧化物有源层一侧的第一疏松层、以及设置于所述第一疏松层远离所述氧化物有源层一侧的第一氧释放层；所述第一疏松层与所述氧化物有源层、所述第一氧释放层接触；所述第一疏松层的材料包括无机氧化物绝缘材料所述第一氧释放层的材料为含氧绝缘材料，且所述第一氧释放层在25～350C°的氧释放量大于1E19molec./cm3。

Description

氧化物薄膜晶体管及其制备方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管及其制备方法、阵列基板。
背景技术
随着人们对显示效果的要求不断提升，传统非晶硅(a-Si)薄膜晶体管(Thin FilmTransistor，TFT)的阵列基板制成的显示面板已经满足不了窄边框、高清、高刷新频率的性能要求，而低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管虽然迁移率高，但受限于激光结晶的影响，无法应用于大尺寸显示面板。
相对非晶硅薄膜晶体管，金属氧化物薄膜晶体管具有电子迁移率高、器件性能均匀，适合大面积生产、制备温度低，适合柔性显示、禁带宽，可透明显示等优点。但是对于8K分辨率，120Hz工作频率的显示面板来说，氧化物薄膜晶体管信赖性又是制约其应用的非常重要的问题，其主要原因就是氧化物薄膜晶体管的氧化物有源层在制作过程中容易出现氧空位缺陷，导致氧化物薄膜晶体管的正偏压温度应力(Positive Bias TemperatureStress，PBTS)差，对阵列基板驱动(Gate Driver on Array，GOA)电路和像素驱动电路造成影响，尤其由于GOA电路中氧化物薄膜晶体管沟道的宽长比更大，发热现象更加严重，氧化物薄膜晶体管的PBTS对GOA电路影响更大，造成GOA电路的良率低。
发明内容
本发明的实施例提供一种氧化物薄膜晶体管及其制备方法、阵列基板，能够对氧化物有源层中的氧空位缺陷进行中和，提高氧化物薄膜晶体管的正偏压温度应力，提升器件的信赖性。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种氧化物薄膜晶体管，包括：
氧化物有源层、沿所述氧化物有源层厚度方向设置于所述氧化物有源层一侧的第一疏松层、以及设置于所述第一疏松层远离所述氧化物有源层一侧的第一氧释放层。
所述第一疏松层与所述氧化物有源层、所述第一氧释放层接触；所述第一疏松层的材料包括无机氧化物绝缘材料所述第一氧释放层的材料为含氧绝缘材料，且所述第一氧释放层在25～350℃的氧释放量大于1E19 molec./cm3。
可选的，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层远离所述第一疏松层一侧的第二疏松层，所述第二疏松层与所述氧化物有源层接触。
所述第二疏松层的材料包括无机氧化物绝缘材料；其中，在所述氧化物有源层的侧面，所述第一疏松层和所述第二疏松层接触。
可选的，所述氧化物薄膜晶体管还包括设置于所述第二疏松层远离所述氧化物有源层一侧的第二氧释放层，所述第二氧释放层与所述第二疏松层接触。
所述第二氧释放层的材料为含氧绝缘材料，且所述第二氧释放层在25～350℃的氧释放量大于1E19 molec./cm3。
可选的，所述第一疏松层和所述第二疏松层的材料相同，所述第一氧释放层与所述第二氧释放层的材料相同。
在此基础上，可选的，所述第一疏松层、所述第二疏松层、所述第一氧释放层与所述第二氧释放层的材料，包括SiO2、Al2O3中的一种。
可选的，所述氧化物薄膜晶体管还包括栅极、源极和漏极。
在所述氧化物有源层所在区域，沿所述氧化物有源层厚度方向，所述栅极与所述第一疏松层分设于所述氧化物有源层两侧。
所述源极和所述漏极与所述氧化物有源层直接接触，或通过过孔接触。
在此基础上，可选的，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层靠近所述栅极一侧的第一氮化硅层。
或者，所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述栅极一侧的第一氮化硅层。
所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述栅极一侧的第二氮化硅层。
或者，
所述氧化物薄膜晶体管为顶栅型薄膜晶体管；所述氧化物薄膜晶体管还包括设置于所述氧化物有源层与所述源极和所述漏极之间的第二氮化硅层。
可选的，所述氧化物薄膜晶体管还包括栅极、源极和漏极。
沿所述氧化物有源层厚度方向，所述栅极与所述第一疏松层设置于所述氧化物有源层的同侧。
所述源极和所述漏极与所述氧化物有源层直接接触，或通过过孔接触。
在此基础上，可选的，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述栅极与所述第一氧释放层之间的第一氮化硅层。
或者，所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层远离所述栅极一侧的第一氮化硅层。
可选的，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层远离所述栅极一侧的第二氮化硅层。
或者，所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述氧化物有源层一侧的第二氮化硅层。
另一方面，提供一种阵列基板，包括衬底、设置于所述衬底上的所述的氧化物薄膜晶体管。
再一方面，提供一种氧化物薄膜晶体管的制备方法，包括：
形成氧化物有源层。
沿所述氧化物有源层厚度方向，在所述氧化物有源层一侧形成第一疏松层；所述第一疏松层的材料包括无机氧化物绝缘材料。
在所述第一疏松层远离所述氧化物有源层一侧形成第一氧释放层；所述第一氧释放层的材料为含氧绝缘材料，且所述第一氧释放层在25～350℃的氧释放量大于1E19molec./cm3。
可选的，所述第一疏松层的材料为SiO2。
所述第一疏松层，在N2O:SiH4的气体流量比为90:1～170:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
可选的，所述第一氧释放层的材料为SiO2。
所述第一氧释放层，在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W的条件下沉积形成。
在此基础上，可选的，氧化物薄膜晶体管的制备方法还包括：
在所述氧化物有源层远离所述第一疏松层一侧形成第二疏松层，所述第二疏松层的材料为SiO2。
其中，所述第二疏松层在N2O:SiH4的气体流量比为90:1～170:1，N2O:NH3的气体流量比为10:1-100:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
可选的，氧化物薄膜晶体管的制备方法还包括：
在所述第二疏松层远离所述氧化物有源层一侧形成第二氧释放层，所述第二氧释放层的材料为SiO2。
其中，所述第二氧释放层在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W条件下沉积形成。
本发明的实施例提供一种氧化物薄膜晶体管及其制备方法，在氧化物薄膜晶体管中，通过至少在氧化物有源层一侧设置第一疏松层和第一氧释放层，并且使第一疏松层与氧化物有源层和第一氧释放层的分别接触，使得第一氧释放层释放的氧，通过第一疏松层传递至氧化物有源层，从而对氧化物有源层中的氧空位缺陷进行中和，提高氧化物薄膜晶体管的正偏压温度应力，提升器件的信赖性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图2为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图3为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图4为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图5为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图6为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图7为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图8为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图9为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图10为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图11为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图12为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图13为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图14为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图15为本发明实施例提供的再一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图16为本发明实施例提供的又一种背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图17为本发明实施例提供的一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图18为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图19为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图20为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图21为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图22为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图23为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图24为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图25为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图26为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图27为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图28为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图29为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图30为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图31为本发明实施例提供的再一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图32为本发明实施例提供的又一种刻蚀阻挡型氧化物薄膜晶体管的结构示意图；
图33为本发明实施例提供的一种顶栅型氧化物薄膜晶体管的结构示意图；
图34为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图35为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图36为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图37为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图38为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图39为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图40为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图41为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图42为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图43为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图44为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图45为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图46为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图47为本发明实施例提供的再一种顶栅型氧化物薄膜晶体管的结构示意图；
图48为本发明实施例提供的又一种顶栅型氧化物薄膜晶体管的结构示意图；
图49为本发明实施例提供的一种氧化物薄膜晶体管的制备方法的流程示意图；
图50为本发明实施例提供的又一种氧化物薄膜晶体管的制备方法的流程示意图；
图51为本发明实施例提供的再一种氧化物薄膜晶体管的制备方法的流程示意图。
附图标记：
1-薄膜晶体管；10-氧化物有源层；20-栅极；30-源极；40-漏极；50-第一氮化硅层；60-第二氮化硅层；70-层间绝缘层；111-第一疏松层；112-第二疏松层；121-第一氧释放层；122-第二氧释放层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1、图9、图17、图25、图33和图41所示，本发明实施例提供一种氧化物薄膜晶体管1，包括氧化物有源层10、沿氧化物有源层10厚度方向设置于氧化物有源层10一侧的第一疏松层111、以及设置于第一疏松层远离氧化物有源层10一侧的第一氧释放层121。
第一疏松层111与氧化物有源层10、第一氧释放层121接触；第一疏松层111的材料包括无机氧化物绝缘材料，第一氧释放层121的材料为含氧绝缘材料。需要说明的是，第一疏松层111其内部具有孔洞形貌。
本发明实施例中，第一氧释放层121由于缺陷态较多，如果直接使第一氧释放层121和氧化物有源层10接触，会将氧化物有源层10导体化，使氧化物薄膜晶体管1失效，因此，设置第一疏松层111。而第一疏松层111其内部具有孔洞形貌，可使第一氧释放层121释放的氧，通过第一疏松层111传递至氧化物有源层10。
可选的，第一疏松层111的厚度范围为1～50nm。第一氧释放层121的厚度范围为100～400nm。
氧化物有源层10的材料可以为金属氧化物中的一种，例如可以为氧化铟镓锌(IGZO)，其中，IGZO可以为非晶IGZO、多晶IGZO和单晶IGZO中的任一种，也可以为其中两种到三种的层叠结构，本发明对此不作限定。
氧化物有源层10可以通过溅射工艺形成，例如当氧化物有源层10的材料为IGZO时，用于溅射形成IGZO的靶材中，氧化铟(In2O3)、氧化镓(Ga2O3)和氧化锌(ZnO)的配比可以是1:1:1，也可以是其他比值。
本发明实施例提供一种氧化物薄膜晶体管1，通过在氧化物有源层10一侧设置第一疏松层111和第一氧释放层121，并且使第一疏松层111与氧化物有源层10和第一氧释放层121的分别接触，使得第一氧释放层121释放的氧，通过第一疏松层111传递至氧化物有源层10，从而对氧化物有源层10中的氧空位缺陷进行中和，提高氧化物薄膜晶体管1的正偏压温度应力，提升器件的信赖性。
可选的，第一氧释放层121在25～350℃的氧释放量大于1E19molec./cm3。
可选的，如图2、图10、图18、图26、图34和图42所示，氧化物薄膜晶体管1还包括设置于氧化物有源层10远离第一疏松层111一侧的第二疏松层112，第二疏松层112与氧化物有源层10接触。第二疏松层112的材料包括无机氧化物绝缘材料。
其中，在氧化物有源层10的侧面，第一疏松层111和第二疏松层112接触。
可以理解的是，与第一疏松层111类似，第二疏松层112的内部也具有孔洞形貌。
可选的，第二疏松层112的厚度范围为1～50nm。
通过在氧化物有源层10远离第一疏松层111的一侧设置第二疏松层112，并且使第一疏松层111和第二疏松层112接触，能够使第一氧释放层121释放的氧，通过第一疏松层111和第二疏松层112传递至氧化物有源层10，增加了第一氧释放层121释放的氧传递至氧化物有源层10的路径，以对氧化物有源层10中的氧空位缺陷更好地进行中和，进一步提高氧化物薄膜晶体管1的正偏压温度应力，提升器件的信赖性。
可选的，如图3、图11、图19、图27、图35和图43所示，氧化物薄膜晶体管1还包括设置于第二疏松层112远离氧化物有源层10一侧的第二氧释放层122，第二氧释放层122与第二疏松层112接触。
第二氧释放层122的材料为含氧绝缘材料，且第二氧释放层122在25～350℃的氧释放量大于1E19 molec./cm3。
可选的，第二氧释放层122的厚度范围为100～400nm。
通过设置第二氧释放层122，使第二氧释放层122与第二疏松层112接触，使得第一氧释放层121和第二氧释放层122释放的氧，分别通过第一疏松层111和第二疏松层112传递至氧化物有源层10，从而更好的对氧化物有源层10中的氧空位缺陷进行中和，进一步提高氧化物薄膜晶体管1的正偏压温度应力，提升器件的信赖性。
可选的，第一疏松层111、第二疏松层112、第一氧释放层121与第二氧释放层122的材料，包括二氧化硅(SiO2)、氧化铝(Al2O3)中的一种。
SiO2和Al2O3的原材料容易获取，能够简化制作工艺、降低成本。
可选的，第一疏松层111和第二疏松层112的材料相同。
第一氧释放层121与第二氧释放层122的材料相同。
示例的，第一疏松层111、第二疏松层112、第一氧释放层121与第二氧释放层122的材料均包括SiO2。
基于此，能够简化制作工艺，节省成本。
本领域技术人员应该明白，薄膜晶体管1还包括栅极20、源极30和漏极40。基于此，本发明分如下两种情况进行说明。
第一种情况：如图1-图8、图17-图24和图41-图48所示，在氧化物有源层10所在区域，沿所述氧化物有源层厚度方向，栅极20与第一疏松层111分设于氧化物有源层10两侧。
如图1-图8所示，源极30和漏极40与氧化物有源层10直接接触，或者，如图17-图24和图42-图50所示，源极30和漏极40与氧化物有源层10通过过孔接触。
基于此，该氧化物薄膜晶体管可划分为两大类，即，底栅型薄膜晶体管和顶栅型薄膜晶体管。
其中，如图1-图8所示，在源极30和漏极40与氧化物有源层10直接接触的情况下，该氧化物薄膜晶体管为底栅型薄膜晶体管，且为背沟道刻蚀型(Back Channel Etched，BCE)氧化物薄膜晶体管。
如图17-图24所示，在源极30和漏极40与氧化物有源层10通过过孔接触的情况下，该氧化物薄膜晶体管可以为底栅型薄膜晶体管，且为刻蚀阻挡型(Etch Stop Layer，ESL)氧化物薄膜晶体管。在此情况下，第一疏松层111和第一氧释放层121还用作刻蚀阻挡层，源极30和漏极40可通过贯穿第一疏松层111和第一氧释放层121的过孔与氧化物有源层10接触。
或者，如图41-图48所示，该氧化物薄膜晶体管可以为顶栅型氧化物薄膜晶体管。在此情况下，栅极20与源极30和漏极40通过层间绝缘层70隔离。
在上述第一种情况的基础上，可选的，如图4、图5、图20和图21所示，在氧化物薄膜晶体管1为底栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于氧化物有源层10靠近栅极20一侧的第一氮化硅层50。
基于此，第一氮化硅层50可以和其他绝缘层一起作为栅绝缘层。
可以理解的是，在氧化物薄膜晶体管包括第二疏松层112的情况下，如图4和图20所示，第一氮化硅层50位于第二疏松层112靠近栅极20一侧。
基于此，如图4和图20所示，第一氮化硅层50可以和第二疏松层112一起作为栅绝缘层。
在氧化物薄膜晶体管1还包括位于第二疏松层112远离氧化物有源层10一侧的第二氧释放层122的情况下，则，如图5和图21所示，第一氮化硅层50设置于第二氧释放层122靠近栅极20一侧。
基于此，如图5和图21所示，第一氮化硅层50可以和第二疏松层112与第二氧释放层122一起作为栅绝缘层。
可选的，如图44-图46所示，在氧化物薄膜晶体管1为顶栅型薄膜晶体管的情况下，氧化物薄膜晶体管1还包括设置于第一氧释放层121远离栅极20一侧的第一氮化硅层50。
可选的，第一氮化硅层50的厚度范围为100～400nm。
第一氮化硅层50用于防止来自第一氮化硅层50远离氧化物有源层10一侧的水氧或杂质对氧化物有源层10的影响。
在氧化物薄膜晶体管1应用于例如阵列基板时，无论氧化物薄膜晶体管1为顶栅型还是底栅型，其在制作过程中均制作于一衬底上，当衬底为玻璃衬底时，第一氮化硅层50主要用于防止玻璃衬底中的钠离子渗透至氧化物有源层10，而对氧化物薄膜晶体管1的性能产生影响；当衬底为柔性衬底时，第一氮化硅层50主要用于防止外界的水氧或杂质通过衬底渗透至氧化物有源层10，而对氧化物薄膜晶体管1的性能产生影响。
可选的，如图6-图8和图22-图24所示，在氧化物薄膜晶体管1为底栅型薄膜晶体管的情况下，氧化物薄膜晶体管1还包括设置于第一氧释放层121远离栅极20一侧的第二氮化硅层60。
可选的，如图47-图48所示，在氧化物薄膜晶体管1为顶栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于氧化物有源层10与源极30和漏极40之间的第二氮化硅层60。
其中，当第二氮化硅层60位于氧化物有源层10与栅极20之间时，该第二氮化硅层60可和其他绝缘层一起作为栅绝缘层。
在此基础上，在氧化物薄膜晶体管1包括第二疏松层112的情况下，如图47所示，第二氮化硅层60位于第二疏松层112靠近栅极20一侧。
基于此，如图47所示，第二氮化硅层60可以和第二疏松层112一起作为栅绝缘层。
在氧化物薄膜晶体管1还包括位于第二疏松层112远离氧化物有源层10一侧的第二氧释放层122的情况下，则，如图48所示，第二氮化硅层60设置于第二氧释放层122靠近栅极20一侧。
基于此，如图48所示，第二氮化硅层60可以和第二疏松层112与第二氧释放层122一起作为栅绝缘层。
当第二氮化硅层60位于栅极20与源极30和漏极40之间时，该第二氮化硅层60可以作为上述的层间绝缘层70。当然，也可以是第二氮化硅层60与层间绝缘层70沿氧化物有源层10的厚度方向层叠设置。
可选的，第二氮化硅层60的厚度范围为100～400nm。
第二氮化硅层60主要用于防止来自第二氮化硅层60远离氧化物有源层10一侧的水氧或杂质对氧化物有源层10的影响。
此外，可选的，可以同时设置第一氮化硅层50和第二氮化硅层60。第一氮化硅层50和第二氮化硅层60的作用如前文所述，在此不再赘述。
第二种情况，如图9-图16、图25-图40所示，沿所述氧化物有源层10厚度方向，栅极20与第一疏松层111设置于氧化物有源层10的同侧。
如图9-图16所示，源极30和漏极40与氧化物有源层10直接接触，或者，如图25-图40所示，源极30和漏极40与氧化物有源层10通过过孔接触。
基于此，该氧化物薄膜晶体管可划分为两大类，即，底栅型薄膜晶体管和顶栅型薄膜晶体管。
其中，如图9-图16所示，在源极30和漏极40与氧化物有源层10直接接触的情况下，该氧化物薄膜晶体管为底栅型薄膜晶体管，且为背沟道刻蚀型氧化物薄膜晶体管。此时，第一疏松层111，或者，第一疏松层111和第一氧释放层121可用作栅绝缘层。
如图25-图32所示，在源极30和漏极40与氧化物有源层10通过过孔接触的情况下，该氧化物薄膜晶体管为底栅型薄膜晶体管，且为刻蚀阻挡型氧化物薄膜晶体管。此时，第一疏松层111，或者，第一疏松层111和第一氧释放层121可用作栅绝缘层。
在此情况下，如图25、图28所示，如果氧化物薄膜晶体管1不包括第二疏松层112和第二氧释放层122，则在氧化物有源层10与源极30和漏极40之间设置刻蚀阻挡层，源极30和漏极40可通过贯穿刻蚀阻挡层的过孔与氧化物有源层10接触。
如图26、图29和图31所示，如果氧化物薄膜晶体管1还包括第二疏松层112，则第二疏松层112可用作刻蚀阻挡层，源极30和漏极40可通过贯穿第二疏松层112的过孔与氧化物有源层10接触。如图27、图30和图32所示，如果氧化物薄膜晶体管1还包括第二疏松层112和第二氧释放层122，则第二疏松层112和第二氧释放层122可用作刻蚀阻挡层，源极30和漏极40可通过贯穿第二疏松层112和第二氧释放层122的过孔与氧化物有源层10接触。
可选的，如图33-图40所示，该氧化物薄膜晶体管可以为顶栅型氧化物薄膜晶体管。
在此情况下，如图33-图40所示，第一疏松层111，或者，第一疏松层111和第一氧释放层121可以设置在栅极20与氧化物有源层10之间。此时，第一疏松层111，或者，第一疏松层111和第一氧释放层121可用作栅绝缘层。栅极20与源极30和漏极40可通过层间绝缘层70隔离。
可选的，如图12-图14和图28-图30所示，氧化物薄膜晶体管1为底栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于栅极20与第一氧释放层111之间的第一氮化硅层50。
可选的，如图36-图37所示，氧化物薄膜晶体管1为顶栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于氧化物有源层10远离栅极20一侧的第一氮化硅层50。
可以理解的是，在氧化物薄膜晶体管1还包括位于第二疏松层112的情况下，如图36所示，第一氮化硅层50位于第二疏松层112远离氧化物有源层10一侧。
在氧化物薄膜晶体管1还包括位于第二疏松层112远离氧化物有源层10一侧的第二氧释放层122的情况下，则，如图37所示，第一氮化硅层50设置于第二氧释放层远离氧化物有源层10的一侧。
第一氮化硅层50的作用与前文所述相同，在此不再赘述。
可选的，如图15、图16、图31和图32所示，在氧化物薄膜晶体管1为底栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于氧化物有源层10远离栅极20一侧的第二氮化硅层60。
可以理解的是，在氧化物薄膜晶体管1还包括位于第二疏松层112的情况下，如图15和图31所示，第二氮化硅层60位于第二疏松层112远离氧化物有源层10一侧。
在氧化物薄膜晶体管1还包括位于第二疏松层112远离氧化物有源层10一侧的第二氧释放层122的情况下，则，如图16和图32所示，第二氮化硅层60位于第二氧释放层122远离氧化物有源层10的一侧。
可选的，如图38-图40所示，氧化物薄膜晶体管1为顶栅型薄膜晶体管，氧化物薄膜晶体管1还包括设置于第一氧释放层121远离氧化物有源层10一侧的第二氮化硅层60。
其中，第二氮化硅层60可位于第一氧释放层121与栅极20之间。或者，第二氮化硅层60可位于栅极20与源极30和漏极40之间，此时，第二氮化硅层60可用作层间绝缘层70。当然，也可以是第二氮化硅层60与层间绝缘层70沿氧化物有源层10的厚度方向层叠设置。
第二氮化硅层60的作用与前文所述相同，在此不再赘述。
在此基础上，可以同时设置第一氮化硅层50和第二氮化硅层60。
本发明实施例提供一种阵列基板，包括衬底、设置于衬底上的氧化物薄膜晶体管。
如图49所示，本发明实施例提供一种氧化物薄膜晶体管的制备方法，包括：
S10、如图1、图9、图17、图25、图33和图41所示，形成氧化物有源层10。
S20、如图1、图9、图17、图25、图33和图41所示，沿氧化物有源层10厚度方向，在氧化物有源层一侧10形成第一疏松层111；第一疏松层111的材料包括无机氧化物绝缘材料。
S30、如图1、图9、图17、图25、图33和图41所示，在第一疏松层111远离氧化物有源层10一侧形成第一氧释放层121；第一氧释放层121的材料为含氧绝缘材料，且第一氧释放层121在25～350℃的氧释放量大于1E19 molec./cm3。
可选的，第一疏松层111的材料为SiO2。
第一疏松层111在N2O(一氧化二氮):SiH4(硅烷)的气体流量比为90:1～170:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
通过设置上述沉积条件，当第一疏松层111的材料为SiO2时，能够使第一疏松层111具有孔洞形貌。此外，在上述条件下制作的第一疏松层111的折射率范围为1.445～1.455，缺陷态在2E18spins/cm3以下，具有不易吸水的性质，吸水量在2E20/cm3以下，能够提升氧化物薄膜晶体管1的特性。
需要说明的是，对上述沉积条件下沉积的第一疏松层111进行红外光谱分析，Si-O键吸收峰的红外波数范围为1050～1060cm-1。
可选的，第一氧释放层121的材料为SiO2。
第一氧释放层121，在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W的条件下沉积形成。
通过设置上述沉积条件，当第一氧释放层121的材料为SiO2时，能够使第一氧释放层121的氧释放量大于1E19 molec./cm3。
需要说明的是，对上述沉积条件下沉积的第一氧释放层121进行红外光谱分析,Si-O键吸收峰的红外波数范围为1060～1072cm-1。
可选的，如图50所示，一种氧化物薄膜晶体管1的制备方法，还包括：
S40、如图2、图10、图18、图26、图34和图42所示，在氧化物有源层10远离第一疏松层111一侧形成第二疏松层112，第二疏松层112的材料为SiO2。
其中，第二疏松层112在N2O:SiH4的气体流量比为90:1～170:1，N2O:NH3(氨气)的气体流量比为10:1-100:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
通过设置上述沉积条件，增加NH3，当第二疏松层112的材料为SiO2时，第二疏松层112具备孔洞形貌，可以使第二疏松层112与第一疏松层111相比更加疏松。
可选的，如图51所示，一种氧化物薄膜晶体管1的制备方法，还包括：
如图3、图11、图19、图27、图35和图43所示，在第二疏松层112远离氧化物有源层10一侧形成第二氧释放层122，第二氧释放层122的材料为SiO2。
其中，第二氧释放层122在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W条件下沉积形成。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种氧化物薄膜晶体管，其特征在于，包括氧化物有源层、沿所述氧化物有源层厚度方向设置于所述氧化物有源层一侧的第一疏松层、以及设置于所述第一疏松层远离所述氧化物有源层一侧的第一氧释放层；
所述第一疏松层与所述氧化物有源层、所述第一氧释放层接触；所述第一疏松层的材料包括无机氧化物绝缘材料，所述第一氧释放层的材料为含氧绝缘材料；所述第一疏松层的折射率为1.445～1.455；所述第一氧释放层在25～350C°的氧释放量大于1E19molec./cm3。
2.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，还包括设置于所述氧化物有源层远离所述第一疏松层一侧的第二疏松层，所述第二疏松层与所述氧化物有源层接触；
所述第二疏松层的材料包括无机氧化物绝缘材料；其中，在所述氧化物有源层的侧面，所述第一疏松层和所述第二疏松层接触。
3.根据权利要求2所述的氧化物薄膜晶体管，其特征在于，还包括设置于所述第二疏松层远离所述氧化物有源层一侧的第二氧释放层，所述第二氧释放层与所述第二疏松层接触；
所述第二氧释放层的材料为含氧绝缘材料，且所述第二氧释放层在25～350C°的氧释放量大于1E19 molec./cm3。
4.根据权利要求3所述的氧化物薄膜晶体管，其特征在于，所述第一疏松层和所述第二疏松层的材料相同，所述第一氧释放层与所述第二氧释放层的材料相同。
5.根据权利要求3所述的氧化物薄膜晶体管，其特征在于，所述第一疏松层、所述第二疏松层、所述第一氧释放层与所述第二氧释放层的材料，包括SiO2、Al2O3中的一种。
6.根据权利要求1-5任一项所述的氧化物薄膜晶体管，其特征在于，还包括栅极、源极和漏极；
在所述氧化物有源层所在区域，沿所述氧化物有源层厚度方向，所述栅极与所述第一疏松层分设于所述氧化物有源层两侧；
所述源极和所述漏极与所述氧化物有源层直接接触，或通过过孔接触。
7.根据权利要求6所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层靠近所述栅极一侧的第一氮化硅层；
或者，所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述栅极一侧的第一氮化硅层。
8.根据权利要求6所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述栅极一侧的第二氮化硅层；
或者，
所述氧化物薄膜晶体管为顶栅型薄膜晶体管；所述氧化物薄膜晶体管还包括设置于所述氧化物有源层与所述源极和所述漏极之间的第二氮化硅层。
9.根据权利要求1-5任一项所述的氧化物薄膜晶体管，其特征在于，还包括栅极、源极和漏极；
沿所述氧化物有源层厚度方向，所述栅极与所述第一疏松层设置于所述氧化物有源层的同侧；
所述源极和所述漏极与所述氧化物有源层直接接触，或通过过孔接触。
10.根据权利要求9所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述栅极与所述第一氧释放层之间的第一氮化硅层；
或者，
所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层远离所述栅极一侧的第一氮化硅层。
11.根据权利要求9所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管为底栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述氧化物有源层远离所述栅极一侧的第二氮化硅层；
或者，
所述氧化物薄膜晶体管为顶栅型薄膜晶体管，所述氧化物薄膜晶体管还包括设置于所述第一氧释放层远离所述氧化物有源层一侧的第二氮化硅层。
12.一种阵列基板，其特征在于，包括衬底、设置于所述衬底上的如权利要求1-11任一项所述的氧化物薄膜晶体管。
13.一种氧化物薄膜晶体管的制备方法，其特征在于，包括：
形成氧化物有源层；
沿所述氧化物有源层厚度方向，在所述氧化物有源层一侧形成第一疏松层；所述第一疏松层的材料包括无机氧化物绝缘材料；
在所述第一疏松层远离所述氧化物有源层一侧形成第一氧释放层；所述第一氧释放层的材料为含氧绝缘材料，且所述第一氧释放层在25～350C°的氧释放量大于1E19 molec./cm3；所述第一疏松层的折射率为1.445～1.455。
14.根据权利要求13所述的氧化物薄膜晶体管的制备方法，其特征在于，所述第一疏松层的材料为SiO2；
所述第一疏松层，在N2O:SiH4的气体流量比为90:1～170:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
15.根据权利要求13所述的氧化物薄膜晶体管的制备方法，其特征在于，所述第一氧释放层的材料为SiO2；
所述第一氧释放层，在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W的条件下沉积形成。
16.根据权利要求13-15任一项所述的氧化物薄膜晶体管的制备方法，其特征在于，还包括：
在所述氧化物有源层远离所述第一疏松层一侧形成第二疏松层，所述第二疏松层的材料为SiO2；
其中，所述第二疏松层在N2O:SiH4的气体流量比为90:1～170:1，N2O:NH3的气体流量比为10:1-100:1，气压为500～900mT，功率为1000～7000W的条件下沉积形成。
17.根据权利要求16所述的氧化物薄膜晶体管的制备方法，其特征在于，还包括：
在所述第二疏松层远离所述氧化物有源层一侧形成第二氧释放层，所述第二氧释放层的材料为SiO2；
其中，所述第二氧释放层在N2O:SiH4的气体流量比大于40:1，气压为1000mT～2100mT，功率大于9000W条件下沉积形成。
CN201910904728.XA 2019-09-24 2019-09-24 氧化物薄膜晶体管及其制备方法、阵列基板 Active CN112635570B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910904728.XA CN112635570B (zh) 2019-09-24 2019-09-24 氧化物薄膜晶体管及其制备方法、阵列基板
US16/876,344 US11605739B2 (en) 2019-09-24 2020-05-18 Method of manufacturing oxide thin film transistor
US18/103,355 US20230178562A1 (en) 2019-09-24 2023-01-30 Thin film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910904728.XA CN112635570B (zh) 2019-09-24 2019-09-24 氧化物薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN112635570A CN112635570A (zh) 2021-04-09
CN112635570B true CN112635570B (zh) 2023-01-10

Family

ID=74879975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910904728.XA Active CN112635570B (zh) 2019-09-24 2019-09-24 氧化物薄膜晶体管及其制备方法、阵列基板

Country Status (2)

Country Link
US (1) US11605739B2 (zh)
CN (1) CN112635570B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN108987485A (zh) * 2018-08-24 2018-12-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN108987485A (zh) * 2018-08-24 2018-12-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置

Also Published As

Publication number Publication date
US11605739B2 (en) 2023-03-14
US20210091223A1 (en) 2021-03-25
CN112635570A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
TWI809474B (zh) 半導體裝置
JP2023144004A (ja) 半導体装置
US7977169B2 (en) Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
JP7479430B2 (ja) 半導体装置
TWI438868B (zh) 互補金氧半電晶體及其製作方法
KR20190104113A (ko) 반도체 장치
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
US8119465B1 (en) Thin film transistor and method for fabricating the same
KR20090003129A (ko) 액정 표시 장치
JP2020060769A (ja) 半導体装置
US20140353660A1 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
TWI593024B (zh) 薄膜電晶體的製造方法
WO2008029582A1 (fr) Dispositif semi-conducteur, procédé de fabrication du dispositif semi-conducteur, et dispositif d'affichage
KR20040021758A (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN107342260B (zh) 一种低温多晶硅tft阵列基板制备方法及阵列基板
CN112635570B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板
US20170084458A1 (en) Method of fabricating crystalline indium-gallium-zinc oxide semiconductor layer and thin film transistor
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
JP2010141224A (ja) 半導体装置およびその製造方法
US11217698B2 (en) Method of manufacturing a thin film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant