JP2023144004A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023144004A
JP2023144004A JP2023128319A JP2023128319A JP2023144004A JP 2023144004 A JP2023144004 A JP 2023144004A JP 2023128319 A JP2023128319 A JP 2023128319A JP 2023128319 A JP2023128319 A JP 2023128319A JP 2023144004 A JP2023144004 A JP 2023144004A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023128319A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
昌彦 早川
Masahiko Hayakawa
慎平 松田
Shimpei Matsuda
大介 松林
Daisuke Matsubayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023144004A publication Critical patent/JP2023144004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。【解決手段】第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート絶縁膜に設けられる開口部において接続すると共に、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下である。【選択図】図１

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として
挙げることができる。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）と
もいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画
像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適
用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料と
して酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜
鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照
。）。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術
が開示されている（特許文献２、特許文献３参照）。
特開２００６－１６５５２８号公報 特開２０１１－１３８９３４号公報 特開２０１１－１２４３６０号公報
本発明の一態様は、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の
優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタ
を有する半導体装置を提供する。または、新規な半導体装置などを提供する。なお、これ
らの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必
ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるチャネルエッチ型のトランジスタであって、チャネル長方向に垂直な断面におい
て、第１のゲート電極及び第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート絶
縁膜に設けられる開口部において接続すると共に、第１のゲート絶縁膜及び第２のゲート
絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長
が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好まし
くは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、よ
り好ましくは１μｍより大きく２．５μｍ以下である。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向にお
いて、第１のゲート電極及び第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート
絶縁膜に設けられる開口部において接続すると共に、チャネル幅方向において、酸化物半
導体膜の側面は第１のゲート電極及び第２のゲート電極と重なる。さらに、トランジスタ
のチャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満
、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５
μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。
なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方
の側面の外側において、第１のゲート電極及び第２のゲート電極が接続してもよい。
または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側
において、第１のゲート電極及び第２のゲート電極が接続し、他方の側面の外側において
、第１のゲート電極及び第２のゲート電極が第１のゲート絶縁膜または／及び第２のゲー
ト絶縁膜を介して対向してもよい。
または、トランジスタのチャネル幅方向において、第２のゲート絶縁膜を介して、酸化
物半導体膜の一方の側面及び他方の側面と第２のゲート電極が位置してもよい。
本発明の一態様は、第１のゲート電極と、第１のゲート電極と重なる酸化物半導体膜と
、第１のゲート電極及び酸化物半導体膜の間の第１の窒化物絶縁膜と、酸化物半導体膜に
接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第１の窒化物絶縁膜及び
酸化物絶縁膜と接する第２の窒化物絶縁膜と、第２の窒化物絶縁膜上であって、酸化物半
導体膜と重なる第２のゲート電極と、を有するチャネルエッチ型のトランジスタであって
、第１の窒化物絶縁膜及び第２の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜
が設けられる。さらに、チャネル長方向に垂直な断面において、第１のゲート電極及び第
２のゲート電極は、第１の窒化物絶縁膜及び第２の窒化物絶縁膜に設けられる開口部にお
いて接続すると共に、第１の窒化物絶縁膜及び第２の窒化物絶縁膜を介して酸化物半導体
膜を囲む。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下、好まし
くは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好
ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ
以下である。
本発明の一態様は、第１のゲート電極と、第１のゲート電極と重なる酸化物半導体膜と
、第１のゲート電極及び酸化物半導体膜の間の第１の窒化物絶縁膜と、酸化物半導体膜に
接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第１の窒化物絶縁膜及び
酸化物絶縁膜と接する第２の窒化物絶縁膜と、第２の窒化物絶縁膜上であって、酸化物半
導体膜と重なる第２のゲート電極と、を有するチャネルエッチ型のトランジスタであって
、第１の窒化物絶縁膜及び第２の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜
が設けられる。さらに、第１のゲート電極及び第２のゲート電極は接続する。さらに、ト
ランジスタのチャネル幅方向において、酸化物半導体膜の側面は、第１のゲート電極及び
第２のゲート電極と重なる。さらに、トランジスタのチャネル長が０．５μｍ以上６．５
μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４
μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより
大きく２．５μｍ以下である。
なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方
の側面の外側において、第１のゲート電極及び第２のゲート電極が接続してもよい。
または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側
において、第１のゲート電極及び第２のゲート電極が接続し、他方の側面の外側において
、第１のゲート電極及び第２のゲート電極が第１の窒化物絶縁膜及び第２の窒化物絶縁膜
を介して対向してもよい。
または、トランジスタのチャネル幅方向において、第２のゲート絶縁膜を介して、酸化
物半導体膜の一方の側面及び他方の側面と第２のゲート電極が位置してもよい。
また、上記トランジスタは、ノーマリーオフ特性を有する。
また、上記酸化物半導体膜は、複数の結晶部を有し、複数の結晶部において、ｃ軸配向
性を有し、かつｃ軸が酸化物半導体膜の上面の法線ベクトルに平行な方向を向いている。
本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等
）の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の
一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。
または、本発明の一態様により、新規な半導体装置などを提供することができる。なお、
これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は
、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細
書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求
項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタの一形態を説明する上面図及び断面図。 計算に用いたトランジスタのモデルを説明する図。 計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算によって得られたオン電流のチャネル長依存性を説明する図。 計算によって得られたトランジスタのＩｄ－Ｖｇ特性及び酸化物半導体膜中の電流分布を説明する図。 計算によって得られたトランジスタのＩｄ－Ｖｇ特性及びシリコン膜中の電流分布を説明する図。 計算に用いた電子トラップ及び計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算に用いたトランジスタの構造と、計算により得られた電界効果移動度及びオン電流を説明する図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタのバンド構造を説明する図。 半導体装置の一形態を説明するブロック図及び回路図。 回路記号とトランジスタの構成を説明する図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 実施例に係る、トランジスタのＩｄ－Ｖｇ特性。 実施例に係る、トランジスタのＩｄ－Ｖｇ特性。 実施例に係る、トランジスタのＩｄ－Ｖｇ特性。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 トランジスタのオフ状態及びオン状態におけるキャリアの流れを説明する図。 Ｖｄ＝１０Ｖ、Ｖｂｇ＝５Ｖの飽和領域における酸化物半導体膜中のキャリアの様子を説明する図。 トランジスタに含まれる容量結合を説明する回路図。 計算に用いたトランジスタのＬ長方向の断面模式図を説明する図。 トランジスタのＩｄ－Ｖｇ特性と飽和移動度を説明する図。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図及び断面
図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の
一点鎖線Ａ－Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ－Ｄ間の断面
図である。なお、図１（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略してい
る。
図１（Ｂ）及び図１（Ｃ）に示すトランジスタ１０は、チャネルエッチ型のトランジス
タであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に
形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸
化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁
膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、ゲー
ト絶縁膜２８上のゲート電極３１とを有する。ゲート絶縁膜２８は、酸化物絶縁膜２３、
酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。また、ゲート電極３１は、ゲート絶
縁膜１５及びゲート絶縁膜２８に設けられた開口部４２、４３においてゲート電極１３と
接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２が
、窒化物絶縁膜２７上に形成される。なお、電極３２は画素電極として機能する。
本実施の形態に示すトランジスタ１０は、チャネル長が０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下である。また、トランジスタ１０は、チャネル幅方向において、ゲート電極
１３及びゲート電極３１の間に、ゲート絶縁膜１５及びゲート絶縁膜２８を介して酸化物
半導体膜１７が設けられている。また、ゲート電極３１は図１（Ａ）に示すように、上面
から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
ゲート絶縁膜１５及びゲート絶縁膜２８には複数の開口部を有する。代表的には、図１
（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する。また
、図１（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７を挟む開口部
４２、４３を有する。即ち、酸化物半導体膜１７の側面の外側に開口部４２、４３を有す
る。開口部４１において、一対の電極１９、２０の一方、ここでは電極２０と電極３２が
接続する。また、開口部４２、４３において、ゲート電極１３及びゲート電極３１が接続
する。即ち、チャネル長方向に垂直な断面において、ゲート電極１３及びゲート電極３１
は、ゲート絶縁膜１５及びゲート絶縁膜２８を介して酸化物半導体膜１７を囲む。また、
チャネル幅方向において、ゲート絶縁膜２８を介して酸化物半導体膜１７の側面と開口部
４２、４３に設けられたゲート電極３１が位置する。
なお、図１（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７の側面
と開口部４２、４３におけるゲート電極３１との距離ｄは、ゲート絶縁膜１５の膜厚ｔ１
及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上７．５倍以下とする。酸化物半導
体膜１７の側面と開口部４２、４３におけるゲート電極３１との距離ｄが、ゲート絶縁膜
１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上の場合、図１（Ｄ
）の電気力線３５で示すように、ゲート電極３１の電界が酸化物半導体膜１７の側面また
はその近傍に影響するため、酸化物半導体膜１７の側面またはその近傍における寄生チャ
ネルの発生を抑制することができる。一方、酸化物半導体膜１７の側面と開口部４２、４
３におけるゲート電極３１との距離ｄが、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜
２８の膜厚ｔ２の合計膜厚の７．５倍以下の場合、トランジスタの面積をより小さくする
ことができる。
酸化物半導体膜１７は、少なくともＩｎ若しくはＺｎを含む金属酸化物膜で形成され、
代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、Ｉｎ－Ｍ－Ｚｎ酸化物膜（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
なお、酸化物半導体膜１７がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いて
のＩｎおよびＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より大きく、Ｍが７５ａｔｏ
ｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より大きく、Ｍが６６ａｔｏ
ｍｉｃ％未満とする。
酸化物半導体膜１７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上
、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導
体を用いることで、トランジスタ１０のオフ電流を低減することができる。
酸化物半導体膜１７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１０
０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１７がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、またはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングタ
ーゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このよ
うなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：
１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、
成膜される酸化物半導体膜１７の原子数比はそれぞれ、誤差として上記のスパッタリング
ターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１７としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、
酸化物半導体膜１７は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１
０１５個／ｃｍ３以下、より好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１
×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタ
の半導体特性を得るために、酸化物半導体膜１７のキャリア密度や不純物濃度、欠陥密度
、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１７として、不純物濃度が低く、欠陥準位密度の低い酸化物半導
体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ
好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こと
を高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性で
ある酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができ
る場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは
、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が
低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高
純度真性である酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さく、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下と
いう特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成される
トランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある
。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定とな
る場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等
がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
このため、酸化物半導体膜１７は酸素欠損と共に、水素ができる限り低減されているこ
とが好ましい。具体的には、酸化物半導体膜１７において、二次イオン質量分析法（ＳＩ
ＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得ら
れる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏ
ｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０
１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ１０は、しきい値電圧がプ
ラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
酸化物半導体膜１７において、第１４族元素の一つであるシリコンや炭素が含まれると
、酸化物半導体膜１７において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物
半導体膜１７におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度
）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ
３以下とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（
ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、酸化物半導体膜１７のアルカリ金属またはアルカリ土
類金属の濃度を低減することが好ましい。この結果、トランジスタ１０は、しきい値電圧
がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１７は、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いること
が好ましい。ＣＡＡＣ－ＯＳ構造は、多結晶構造、後述する微結晶構造、または非晶質構
造と比較して最も欠陥準位密度が低い。
なお、酸化物半導体膜１７をＣＡＡＣ－ＯＳ膜で形成することで、チャネル長の小さい
、代表的には０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、
より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μ
ｍ以下、より好ましくは１μｍより大きく２．５μｍ以下であるチャネルエッチ型のトラ
ンジスタを作製することが可能であるため、好ましい。
なお、酸化物半導体膜１７が、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳ
の領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば
、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のい
ずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、微結晶
構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二
種以上の領域の積層構造を有する場合がある。
酸化物半導体膜を有するトランジスタは、蓄積型のトランジスタである。ここで、酸化
物半導体膜を有するトランジスタのオフ状態及びオン状態におけるキャリアの流れについ
て、図３７に示す模式図を用いて説明する。また、図３７（Ａ）及び図３７（Ｂ）は、チ
ャネル長方向の断面図であり、図３７（Ｃ）は、チャネル幅方向の断面図である。
図３７において、酸化物半導体膜を有するトランジスタは、ゲート電極ＧＥ＿１と、ゲ
ート電極ＧＥ＿１上のゲート絶縁膜ＧＩ＿１と、ゲート絶縁膜ＧＩ＿１上の酸化物半導体
膜ＯＳと、酸化物半導体膜ＯＳ上の電極Ｓ、Ｄと、酸化物半導体膜ＯＳ及び電極Ｓ、Ｄ上
のゲート絶縁膜ＧＩ＿２と、ゲート絶縁膜ＧＩ＿２上のゲート電極ＧＥ＿２とを有する。
酸化物半導体膜ＯＳは、チャネル領域ｉと、電極Ｓまたは電極Ｄに接する低抵抗領域ｎ＋
とを有する。ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は、図３７（Ｃ）に示すように
、接続されている。
トランジスタがオフ状態の場合、図３７（Ａ）に示すように、ゲート電極ＧＥ＿１、Ｇ
Ｅ＿２に負の電圧が印加されるため、酸化物半導体膜ＯＳのチャネル領域ｉから電子が排
斥され、チャネル領域ｉは完全に空乏化する。この結果、トランジスタのオフ電流が極め
て小さくなる。
一方、トランジスタがオン状態の場合、図３７（Ｂ）に示すように、電極Ｓと接する低
抵抗領域ｎ＋から電極Ｄと接する低抵抗領域ｎ＋へ電子が蓄積され、矢印で示すように電
流パスが形成される。図３７（Ｃ）に示すように、ゲート電極ＧＥ＿１及びゲート電極Ｇ
Ｅ＿２を同電位とし、且つ酸化物半導体膜ＯＳの側面がゲート電極ＧＥ＿２と対向するこ
とで、さらには、チャネル長方向に垂直な断面において、ゲート電極ＧＥ＿１及びゲート
電極ＧＥ＿２が、ゲート絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２を介して酸化物半導体
膜ＯＳを囲むことで、図３７（Ｂ）に示すように、酸化物半導体膜ＯＳにおいてキャリア
が、ゲート絶縁膜ＧＩ＿１、ＧＩ＿２と酸化物半導体膜ＯＳとの界面のみでなく、酸化物
半導体膜ＯＳ中の広い範囲において流れる。このため、トランジスタにおけるキャリアの
移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移
動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃ
ｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値と
しての移動度の近似値ではなく、トランジスタの飽和領域における電界効果移動度である
。なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０
．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能
である。このため、図３７（Ｃ）に示すように、ゲート電極ＧＥ＿１及びゲート電極ＧＥ
＿２との接続部となるための領域を設けても、トランジスタの面積を縮小することが可能
である。
また、トランジスタの電気特性であるゲート電圧－ドレイン電流特性（以下、Ｖｄ－Ｉ
ｄ特性ともいう。）において、ソース電極及びドレイン電極間の電圧がゲート電圧より大
きくなると、より正確にはドレイン電圧がゲート電圧－しきい値電圧（Ｖｄ＞Ｖｇ－Ｖｔ
ｈ）より大きくなると、ドレイン電流が飽和する。ドレイン電流が飽和する領域は、飽和
領域と呼ばれる。
Ｓｉｎｇｌｅ Ｇａｔｅ構造のトランジスタのように、酸化物半導体膜ＯＳの一方の面
のみにゲート電極を有する構造のトランジスタは、高いドレイン電圧によって、ドレイン
電極近傍の酸化物半導体膜ＯＳに電荷密度が増加してしまう。しかしながら、本実施の形
態に示すトランジスタは、Ｄｕａｌ Ｇａｔｅ駆動であり、ゲート絶縁膜を介して酸化物
半導体膜ＯＳの上下において、電気的に短絡した二つのゲート電極を有する。このため、
ゲート電極の制御性が高く、ドレイン電極近傍の酸化物半導体膜ＯＳにおける電荷密度の
増加を抑制することができる。この結果、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタは、Ｓ
ｉｎｇｌｅ Ｇａｔｅ構造のトランジスタと比べて、飽和領域におけるドレイン電流Ｉｄ
の飽和性が高い。即ち、飽和領域において、ドレイン電圧が変動してもドレイン電流が大
きく変動しない。
また、図１に示すように、エッチング等で加工された酸化物半導体膜１７の側面または
その近傍においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着
などにより汚染される。このため、トランジスタにおいてゲート電極１３及びゲート電極
３１の一方のみ形成される場合、酸化物半導体膜１７が真性または実質的に真性であって
も、電界などのストレスが与えられることによって酸化物半導体膜１７の側面またはその
近傍は活性化され、ｎ型（低抵抗領域）となりやすい。また、当該ｎ型の側面またはその
近傍が、図１（Ａ）の破線３３、３４のように、一対の電極１９、２０の間に設けられる
と、ｎ型の領域がキャリアのパスとなってしまい、寄生チャネルが形成される。この結果
、ドレイン電流はしきい値電圧近傍でこぶを有する電気特性を示し、且つしきい値電圧は
マイナスシフトする。しかしながら、図１（Ｃ）に示すように、同電位であるゲート電極
１３及びゲート電極３１を有し、チャネル幅方向において、ゲート絶縁膜２８を介してゲ
ート電極３１と酸化物半導体膜１７の側面が位置するトランジスタにおいて、ゲート電極
３１の電界が酸化物半導体膜１７の側面にも影響する。この結果、酸化物半導体膜１７の
側面またはその近傍における寄生チャネルの発生が抑制される。この結果、ドレイン電流
がしきい値近傍でこぶを有することのない、電気特性の優れたトランジスタとなる。
ここで、チャネルエッチ型のトランジスタとチャネル保護型のトランジスタとを比較す
る。酸化物半導体膜を挟んで２つのゲート電極を有するチャネル保護型のトランジスタは
、第１のゲート電極上に第１のゲート絶縁膜が形成され、第１のゲート絶縁膜上に酸化物
半導体膜が形成される。酸化物半導体膜上にチャネル保護膜が形成され、該チャネル保護
膜上に酸化物半導体膜と接する一対の電極が形成される。さらに、チャネル保護膜及び一
対の電極上に第２のゲート絶縁膜が形成され、第２のゲート絶縁膜上に第２のゲート電極
が形成される。
チャネル保護膜は、一対の電極を形成する際のエッチング工程において、プラズマに曝
され、ダメージを受ける。このため、チャネル保護膜には欠陥が形成されやすい。この結
果、酸化物半導体膜を流れるキャリアがチャネル保護膜の欠陥に捕獲されてしまい、トラ
ンジスタの電気特性が動作時間と共に変動してしまい、信頼性が低い。しかしながら、本
実施の形態に示すトランジスタ１０は、チャネルエッチ型であり、ゲート絶縁膜２８にお
いて、酸化物半導体膜１７及びゲート電極３１が対向する領域は、エッチングの雰囲気に
曝されない。このため、トランジスタ１０は、ゲート絶縁膜２８の欠陥が少なく、信頼性
の高いトランジスタである。
また、チャネル保護型のトランジスタにおいて、一対の電極と重なる酸化物半導体膜の
領域では、一対の電極が第２のゲート電極の電界を遮蔽してしまう。このため、第２のゲ
ート電極の電界が酸化物半導体膜に均一に影響しない。この結果、第２のゲート電極の電
界により誘起されて酸化物半導体膜を流れるキャリア量が減少してしまう。しかしながら
、本実施の形態に示すトランジスタ１０は、チャネルエッチ型のトランジスタであり、ゲ
ート電極３１の電界が、酸化物半導体膜１７のバックチャネルに均一に影響する。さらに
は、酸化物半導体膜１７の側面においてもゲート電極３１の電界の影響を受ける。これら
の結果、酸化物半導体膜１７の広い範囲においてキャリアが流れるため、トランジスタの
電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル保護型のトランジスタは、酸化物半導体膜と一対の電極それぞれとを接
続させるため、一対の電極それぞれの一方の端部をチャネル保護膜上に位置させる。また
、一対の電極それぞれの一方の端部は、酸化物半導体膜と一対の電極それぞれとの接続領
域よりも内側に位置する。これらのため、フォトマスクの位置ずれを考慮すると、酸化物
半導体膜と一対の電極それぞれの接続領域の間隔を広く設計する必要がある。一方、チャ
ネルエッチ型のトランジスタは、酸化物半導体膜に一対の電極それぞれの一方の端部が直
接接続するため、チャネルエッチ型のトランジスタは、チャネル保護型のトランジスタと
比較して、一対の電極間の距離を小さくすることが容易である。このため、トランジスタ
１０は、チャネル長を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μ
ｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく
３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることができる。
また、ゲート電極１３及びゲート電極３１を有することで、それぞれが外部からの電界
を遮蔽する機能を有するため、基板１１及びゲート電極１３の間、ゲート電極３１上に存
在する固定電荷が酸化物半導体膜１７に影響しない。この結果、ストレス試験（例えば、
ゲート電極にマイナスの電位を印加する－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａ
ｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン
電流の立ち上がり電圧の変動を抑制することができる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトラン
ジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴス
トレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための
重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど
、信頼性が高いトランジスタであるといえる。
また、酸化物半導体膜１７上に設けられるゲート絶縁膜２８において、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることが好ましい。化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱
離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分
析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上
、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお
、上記ＴＤＳ分析時における基板温度としては、１００℃以上７００℃以下、または１０
０℃以上５００℃以下の範囲が好ましい。
ゲート絶縁膜２８において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜が含まれると、ゲート絶縁膜２８に含まれる酸素の一部を酸化物半導体膜１７に
移動させ、酸化物半導体膜１７に含まれる酸素欠損を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、
しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは
、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。
トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、
または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やス
トレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大す
るという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０は、酸化物半導体膜１７上に設け
られるゲート絶縁膜２８に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁膜が含まれることで、ゲート絶縁膜２８に含まれる酸素を酸化物半導体膜１７に移動
させ、酸化物半導体膜１７の酸素欠損を低減することが可能である。また、ゲート絶縁膜
２８は、エッチング雰囲気に曝されていないため、欠陥が少ない。これらの結果、ノーマ
リーオフ特性を有するトランジスタとなる。また、時間経過やストレス試験において、ト
ランジスタの電気特性、代表的には動作時間に対するしきい値電圧の変動量を低減するこ
とができる。さらには、ストレス試験を繰り返しても、しきい値電圧の変動を低減するこ
とができる。
以下に、トランジスタ１０の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯ
Ｉ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを
、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６
世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８
世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１
０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置
を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０を
形成してもよい。または、基板１１とトランジスタ１０の間に剥離層を設けてもよい。剥
離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他
の基板に転載するのに用いることができる。その際、トランジスタ１０は耐熱性の劣る基
板や可撓性の基板にも転載できる。
ゲート電極１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコ
ニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電
極１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン
膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構
造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、
チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１３は、インジウム錫酸化物（ＩＴＯ）、酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリ
コンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもでき
る。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもでき
る。
ゲート絶縁膜１５は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属
酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１５として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－
ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上
３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
一対の電極１９、２０は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、
またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコ
ンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、
タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウ
ム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングス
テン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜また
は窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜
または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その
モリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さ
らにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、
酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜２８は、酸化物半導体膜１７に接する酸化物絶縁膜２３、酸化物絶縁膜２
３に接する酸化物絶縁膜２５、酸化物絶縁膜２５に接する窒化物絶縁膜２７を有する。ゲ
ート絶縁膜２８は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜を有することが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過す
る酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁膜２７として、水素及び酸素をブロ
ックする窒化物絶縁膜を形成する。なお、ここでは、ゲート絶縁膜２８を３層構造とした
が、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なく
とも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが
好ましい。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２
３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸
化物半導体膜１７に移動させることができる。また、酸化物絶縁膜２３は、後に形成する
酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能
する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２
３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１７との界面における欠陥量が少ないことが
好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１７の欠陥に由来するｇ＝１
．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出
下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入っ
た酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜
２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ
移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２
５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜
である。なお、上記ＴＤＳ分析時における基板温度としては、１００℃以上７００℃以下
、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して
酸化物半導体膜１７から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよ
い。
窒化物絶縁膜２７は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに
、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果
を有する。ゲート絶縁膜２８に窒化物絶縁膜２７を設けることで、酸化物半導体膜１７か
らの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐこ
とができる。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎ
ｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸
化アルミニウム等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸
化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜
としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム
、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等が
ある。
ゲート電極３１及び電極３２は、透光性を有する導電膜を用いる。透光性を有する導電
膜は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫酸化物等が
ある。
＜Ｄｕａｌ Ｇａｔｅ駆動による電流駆動力の向上について＞
酸化物半導体膜を挟んで対向するゲート電極が接続し、同電位であるＤｕａｌ Ｇａｔ
ｅ駆動のトランジスタにおいて、チャネル長Ｌを小さくすることにより、電流駆動力が向
上することについて説明する。
＜＜理想的なモデルにおける飽和移動度について＞＞
はじめに、界面準位や界面散乱などの効果を考慮しない、理想的なモデルについてシミ
ュレーションで検討を行った。図２に、計算で用いたトランジスタのモデルを示す。なお
、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用い
た。
図２に示すトランジスタは、ゲート電極ＧＥ＿１上にゲート絶縁膜ＧＩ＿１が形成され
、ゲート絶縁膜ＧＩ＿１上に酸化物半導体膜ＯＳが形成される。ゲート絶縁膜ＧＩ＿１及
び酸化物半導体膜ＯＳ上にソース電極Ｓ及びドレイン電極Ｄが形成される。酸化物半導体
膜ＯＳ、ソース電極Ｓ及びドレイン電極Ｄ上にゲート絶縁膜ＧＩ＿２が形成される。ゲー
ト絶縁膜ＧＩ＿２上にゲート電極ＧＥ＿２が形成される。また、ゲート電極ＧＥ＿１及び
ゲート電極ＧＥ＿２は、ゲート絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２に形成される開
口部（図示しない。）において、接続される。
計算に用いた条件を表１に示す。
Figure 2023144004000002
ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は接続されているため、常に等電位である
。また、当該モデルは二次元シミュレーションを用いているため、チャネル幅方向の効果
については考慮されない。また、ドレイン電圧（Ｖｄ）が１０ＶのときのＩｄ－Ｖｇ特性
の値を数式１に代入することよって飽和移動度μＦＥを算出した。なお、ここでは、飽和
領域の電界効果移動度を飽和移動度として説明する。なお、計算によって得られる飽和移
動度の最大値は、飽和領域（ゲート電圧（Ｖｇ）＜ドレイン電圧（Ｖｄ）＋しきい値電圧
（Ｖｔｈ））における電流駆動力の指標であって、酸化物半導体膜の物性値としての移動
度の近似値とは異なる。
Figure 2023144004000003
なお、数式１において、Ｗはトランジスタのチャネル幅であり、ＣＢｏｔｔｏｍは、ゲ
ート電極ＧＥ＿１及び酸化物半導体膜ＯＳの間の単位面積あたりの容量値である。
Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの計算結果を図３（Ａ）に示し、ゲート電極Ｇ
Ｅ＿２を有さないＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの計算結果を図３（Ｂ）に
示す。
図３より、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ、及びＳｉｎｇｌｅ Ｇａｔｅ駆動
のトランジスタそれぞれにおいて、鋭いピークを有する飽和移動度が得られた。また、Ｌ
長が短いほど飽和移動度のピーク値が高くなっている。
ここで、チャネル長Ｌが短くなるにつれ飽和移動度が向上しているが、これがトランジ
スタの電流駆動力の向上に相当するかについて、以下に説明する。
理想的なモデルのシミュレーションから得られた結果において、ゲート電圧がＶｇ＝Ｖ
ｔｈ＋５のときとＶｇ＝Ｖｔｈ＋１０のときにおける、オン電流をＬ長に対してプロット
したグラフを図４に示す。図４の上段は、オン電流を示し、図４の下段は、オン電流×チ
ャネル長を示す。なお、図４において、左欄はドレイン電圧（Ｖｄ）が１Ｖのときの計算
結果であり、右欄はドレイン電圧（Ｖｄ）が１０Ｖのときの計算結果である。
図４に示すオン電流は、チャネル長（Ｌ）に反比例している。これは、オン電流はチャ
ネル長（Ｌ）に反比例するためである。
オン電流が完全にチャネル長に反比例するのであれば、オン電流×チャネル長の値は、
チャネル長に依存せず一定値となる。図４において、ドレイン電圧（Ｖｄ）が１Ｖの場合
は、オン電流×チャネル長の値は、チャネル長（Ｌ）に対して一定値となっている。一方
、ドレイン電圧（Ｖｄ）が１０Ｖの場合は、チャネル長（Ｌ）が短くなるにつれ、オン電
流×チャネル長の値が増加している。これは、ドレイン電圧（Ｖｄ）が１０Ｖの場合は、
実効チャネル長（後述において説明する）が、図２において定められるチャネル長（ソー
ス電極Ｓとドレイン電極Ｄの間の距離）よりも短くなっていることを表している。
＜＜バルク電流の理論＞＞
以下、理想的なモデルのトランジスタの飽和移動度において、低いゲート電圧でピーク
が生じる原因について説明する。
図２に示すトランジスタにおいて、酸化物半導体膜ＯＳに含まれる電子密度は、酸化物
半導体膜ＯＳの膜厚方向に一定の値ｎ０（ｙ）で表されると仮定する。ｙは酸化物半導体
膜ＯＳ内のチャネル長方向の任意の位置を表している。酸化物半導体膜ＯＳの膜厚方向に
おけるポテンシャルφは数式２に示され、一定となる。ただし、ゲート電極ＧＥ＿１のゲ
ート電圧Ｖｇ＿１及びゲート電極ＧＥ＿２のゲート電圧Ｖｇ＿２が同電位であり、ゲート
電極ＧＥ＿１側及びゲート電極ＧＥ＿２側におけるフラットバンド電圧を共に、フラット
バンド電圧ＶＦＢと仮定する。
Figure 2023144004000004
このとき、蓄積型である酸化物半導体膜を有するトランジスタにおいて、ドレイン電流
Ｉｄは、数式３に示すようなバルク電流Ｉｂｕｌｋのみで近似的に与えられる。
Figure 2023144004000005
なお、数式３において、ｔは酸化物半導体膜の膜厚、μは酸化物半導体膜の電子移動度
、ｋＢはボルツマン定数、Ｔは絶対温度、Ｌｅｆｆは実効チャネル長である。なお、ここ
では、チャネル長はソース電極及びドレイン電極の間隔のことであり、実効チャネル長と
は酸化物半導体膜において、ソース電極下から広がるｎ領域と、ドレイン電極下から広が
るｎ領域の間の距離を表す。特に、チャネル長が短い場合あるいはドレイン電圧が高い場
合、実効チャネル長はチャネル長よりも短くなる。
なお、ｎ０（０）は、上述の実効チャネル長で定められる領域のソース電極側端部にお
ける電子密度であり、数式４で表させる。また、ｎ０（Ｌｅｆｆ）は、上述の実効チャネ
ル長で定められる領域のドレイン電極側端部における電子密度であり、数式５で表される
。なお、数式４及び数式５において、ＮＤは酸化物半導体膜のチャネル領域のドナー密度
であり、ｑは素電荷である。
Figure 2023144004000006
Figure 2023144004000007
Ｖｄ＞Ｖｇ－Ｖｔｈ、且つＶｇ＞Ｖｔｈの飽和領域の場合、ドレイン電圧ＶｄはＶｇ－
Ｖｔｈに置き換えられるので、数式３は数式６となる。
Figure 2023144004000008
数式６で得られるドレイン電流Ｉｄに対して、飽和移動度μＦＥ ｓａｔを計算すると数
式７となる。
Figure 2023144004000009
数式７において、ＶｇをＶｔｈとすると、分母が０になり、飽和移動度μＦＥｓａｔは
無限大に発散する。この性質が、図３に示されるような飽和移動度における、低いゲート
電圧Ｖｇでのピークの原因である。すなわち、酸化物半導体膜ＯＳの内部を流れるバルク
電流がドレイン電流の主要因であればあるほど、図３のチャネル長が２μｍのときの飽和
移動度のように、よりはっきりとしたピークが表れる。
また、飽和移動度が大きくなる他の要因の一つとして、実効チャネル長Ｌｅｆｆがチャ
ネル長Ｌに比べて短くなることが考えられる。例えば、酸化物半導体膜ＯＳにおいて、ソ
ース電極Ｓ及びドレイン電極Ｄと接する領域近傍において、ｎ領域が広がることにより、
実効チャネル長Ｌｅｆｆがチャネル長Ｌより短くなる。この影響は、数式７に示す飽和移
動度μＦＥ ｓａｔのＬ／Ｌｅｆｆに対する比例関係からも明らかである。
＜＜酸化物半導体膜中の電流密度＞＞
バルク電流が飽和移動度に影響することは、蓄積型のデバイスである酸化物半導体膜を
有するトランジスタに特有の現象であり、半導体膜としてシリコン膜を有するトランジス
タのような、反転型のデバイスではバルク電流の影響が少ない。
次に、デバイスシミュレーションによって得られた電流密度分布をプロットしたグラフ
を図５（Ｂ）及び図５（Ｃ）に示す。図５（Ａ）は、ドレイン電圧を１０Ｖとして計算で
得られたＩｄ－Ｖｇ特性を示し、図５（Ｂ）及び図５（Ｃ）は、図２に示す酸化物半導体
膜のＡ１－Ａ２の断面方向の電流密度分布を示す。図５（Ｂ）は飽和領域（Ｖｇ＝０．５
Ｖ）、図５（Ｃ）は線形領域（Ｖｇ＝１５Ｖ）における電流密度分布を示す。なお、計算
に用いたトランジスタのチャネル長Ｌ／チャネル幅Ｗは２μｍ／５０μｍであり、ドレイ
ン電圧Ｖｄを１０Ｖとした。
図５（Ｂ）より、飽和領域（低いゲート電圧Ｖｇ）では、酸化物半導体膜ＯＳ中にほぼ
一様に電流密度が分布している。一方で、図５（Ｃ）に示すように、線形領域（高いゲー
ト電圧Ｖｇ）では、酸化物半導体膜ＯＳの表面付近を流れる電流が支配的になっている。
図５（Ｂ）に示すように飽和領域では、酸化物半導体膜ＯＳ中において電流密度がほぼ一
様に分布していることから、飽和移動度にピークが生じている原因の一つは、バルク電流
であることが分かる。
一方、デバイスシミュレーションによって得られた、反転型デバイスの半導体膜の電流
密度分布を図６（Ｂ）及び図６（Ｃ）に示す。図６は、図２に示すトランジスタの酸化物
半導体膜ＯＳを、ｎ－ｐ－ｎ接合を含む半導体膜（シリコン）に置き換えた場合の計算結
果である。半導体膜のチャネル領域には、１×１７／ｃｍ３の密度をもつアクセプタ型不
純物を仮定した。
図６（Ａ）は、ドレイン電圧を１０Ｖとして計算で得られたＩｄ－Ｖｇ特性を示し、図
６（Ｂ）及び図６（Ｃ）は、図２に示す半導体膜のＡ１－Ａ２の断面方向の電流密度分布
を示す。図６（Ｂ）は飽和領域（Ｖｇ＝０．５Ｖ）、図６（Ｃ）は線形領域（Ｖｇ＝１５
Ｖ）における電流密度分布である。なお、計算に用いたトランジスタのチャネル長Ｌ／チ
ャネル幅Ｗは２μｍ／５０μｍであり、ドレイン電圧Ｖｄを１０Ｖとした。
蓄積型デバイスである酸化物半導体膜を有するトランジスタと異なり、反転型デバイス
である半導体膜を有するトランジスタは、図６（Ｂ）に示すように、しきい値電圧近傍に
おいても、半導体膜の表面を流れる電流が多くなっており、バルク電流の寄与は蓄積型デ
バイスと比べると小さい。
以上のことから、蓄積型デバイスである酸化物半導体膜を有するトランジスタにおいて
、理想的なモデルでは、バルク電流によって飽和移動度に鋭いピークが生じることが分か
る。
なお、チャネル長Ｌが短くなるほど、バルク電流によって生じた飽和移動度のピーク値
が高くなる原因として、酸化物半導体膜ＯＳにおいて、ソース電極Ｓ及びドレイン電極Ｄ
と接する領域近傍において、ｎ領域が広がることにより、実効チャネル長Ｌｅｆｆがチャ
ネル長Ｌより短くなることが考えられる。また、チャネル長Ｌが小さいと、ソース電極Ｓ
及びドレイン電極Ｄの影響で酸化物半導体膜ＯＳの伝導帯下端のエネルギー（Ｅｃ）が低
くなり、伝導帯下端のエネルギーとフェルミエネルギーが近づく現象（ＣＢＬ効果（Ｃｏ
ｎｄｕｃｔｉｏｎ ｂａｎｄ ｌｏｗｅｒｉｎｇ ｅｆｆｅｃｔ））により、実効チャネ
ル長Ｌｅｆｆがチャネル長Ｌより短くなることが考えられる。飽和移動度は、数式７に示
したように、実効チャネル長Ｌｅｆｆが小さくなることで、Ｌ／Ｌｅｆｆに比例して大き
くなる。この効果は、チャネル長Ｌが小さいほど顕著に生じるので、チャネル長Ｌが小さ
いほど飽和移動度が向上していると考えられる。
＜＜浅い電子トラップ準位を仮定したモデル＞＞
次に、実際のトランジスタの飽和移動度に近似させるために、理想的なモデルのトラン
ジスタにおいて、ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳの界面に、電子をトラッ
プすると負に帯電するアクセプタ型の準位、即ち浅い電子トラップ準位を仮定して計算し
た結果を図７に示す。
図７（Ａ）に、ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳの界面に仮定した電子ト
ラップ準位のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）を示す。
次に、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ及びＳｉｎｇｌｅ Ｇａｔｅ駆動のトラ
ンジスタそれぞれの飽和移動度を計算した。Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの計
算結果を図７（Ｂ）に示し、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの計算結果を図
７（Ｃ）に示す。
図７（Ｂ）及び図７（Ｃ）より、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ及びＳｉｎｇ
ｌｅ Ｇａｔｅ駆動のトランジスタの飽和移動度において、理想的なモデルで得られたよ
うな鋭いピークが現れなかった。また、図７（Ｃ）より、Ｓｉｎｇｌｅ Ｇａｔｅ駆動の
トランジスタでは、チャネル長Ｌにあまり依存せず、飽和移動度のピーク値はおよそ５前
後であった。一方、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタでは、チャネル長Ｌが小さく
なるほど、飽和移動度のピーク値が高くなり、その値は１５乃至２０弱となった。この結
果は、後述する実施例の結果と同じ傾向である。
このことから、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、チャネル長Ｌを小さ
くする程、飽和移動度が上昇することが分かる。
＜Ｄｕａｌ Ｇａｔｅ駆動におけるチャネルエッチ型のトランジスタ及びチャネル保護型
のトランジスタの比較＞
ここで、チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタ、それぞ
れの電界効果移動度及びオン電流について比較する。なお、ここでは、酸化物半導体膜を
挟んで対向するゲート電極が接続し、同電位であるＤｕａｌ Ｇａｔｅ駆動のトランジス
タの電界効果移動度（μＦＥ）及びオン電流（Ｉｏｎ）について、比較する。
チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタの電気特性につい
て計算した。図８（Ａ）に、計算で用いたチャネル保護型のトランジスタの構造を示す。
なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を
用いた。
チャネル保護型のトランジスタは、ゲート電極ＧＥ＿１上にゲート絶縁膜ＧＩ＿１が形
成され、ゲート絶縁膜ＧＩ＿１上に酸化物半導体膜ＯＳが形成される。ゲート絶縁膜ＧＩ
＿１及び酸化物半導体膜ＯＳ上にソース電極Ｓ及びドレイン電極Ｄが形成される。なお、
ソース電極Ｓ及びドレイン電極Ｄの端部と酸化物半導体膜ＯＳの間にはチャネル保護膜Ｃ
Ｓが形成される。酸化物半導体膜ＯＳ、ソース電極Ｓ及びドレイン電極Ｄ、並びにチャネ
ル保護膜ＣＳ上にゲート絶縁膜ＧＩ＿２が形成される。ゲート絶縁膜ＧＩ＿２上にゲート
電極ＧＥ＿２が形成される。また、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は、ゲー
ト絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２に形成される開口部（図示しない。）におい
て、接続する。
チャネルエッチ型のトランジスタは、チャネル保護膜ＣＳが設けられず、ソース電極Ｓ
及びドレイン電極Ｄの端部が、酸化物半導体膜ＯＳに接する構造である。
計算に用いた条件を表２に示す。
Figure 2023144004000010
図８（Ａ）は、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタを示すが、比較例として、ゲー
ト電極ＧＥ＿２を有さない、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタに関しても、Ｄ
ｕａｌ Ｇａｔｅ駆動のトランジスタと同様の計算を行った。
チャネル保護型のトランジスタにおいて、チャネル保護膜ＣＳを介して、酸化物半導体
膜ＯＳとソース電極Ｓまたはドレイン電極Ｄとが重畳する領域の長さをＳｏｖとする。ま
た、ソース電極Ｓ及びドレイン電極Ｄにおいて、チャネル保護膜ＣＳを介して酸化物半導
体膜ＯＳと重畳する領域をＳｏｖ領域とする。Ｓｏｖと電界効果移動度との関係を計算し
た結果を図８（Ｂ）に示し、Ｓｏｖとオン電流との関係を計算した結果を図８（Ｃ）に示
す。
また、チャネルエッチ型のトランジスタにおいては、Ｓｏｖを０μｍとして、電界効果
移動度及びオン電流を計算した。また、計算結果をそれぞれ図８（Ｂ）及び図８（Ｃ）に
示す。
なお、図８（Ｂ）は、ドレイン電圧Ｖｄを１Ｖとしたときの電界効果移動度の計算結果
である。また、図８（Ｃ）は、ドレイン電圧Ｖｄを１Ｖ、ゲート電圧Ｖｇを１０Ｖとした
ときのオン電流の計算結果である。
図８（Ｂ）に示すように、チャネルエッチ型のトランジスタ（Ｓｏｖが０μｍ）では、
Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比較して、Ｄｕａｌ Ｇａｔｅ駆動のトラ
ンジスタの電界効果移動度は約２倍になっている。一方、チャネル保護型のトランジスタ
では、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの電界効果移動度は、Ｓｏｖの長さが大き
くなるに従って減少している。
また、図８（Ｃ）に示すように、チャネルエッチ型のトランジスタ（Ｓｏｖが０μｍ）
では、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比較して、Ｄｕａｌ Ｇａｔｅ駆動
のトランジスタのオン電流は約２倍になっている。一方、チャネル保護型のトランジスタ
では、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタのオン電流は、Ｓｏｖの長さが大きくなる
に従って減少している。
チャネル保護型のトランジスタでは、ソース電極Ｓ及びドレイン電極ＤにおけるＳｏｖ
領域がゲート電極ＧＥ＿２の電界を遮蔽する。このため、酸化物半導体膜ＯＳにおいて、
ゲート電極ＧＥ＿２の電圧によりキャリアの密度を制御ができない領域が広がる。この結
果、Ｓｏｖの長さが大きくなるにつれ、電界効果移動度が低減し、オン電流が小さくなる
と考えられる。以上のことから、チャネル保護型のトランジスタと比較して、チャネルエ
ッチ型のトランジスタの方が、Ｄｕａｌ Ｇａｔｅ駆動における電界効果移動度の上昇効
果及び電流増幅効果が高い。
＜Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタのモデル＞
はじめに、実測のＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタのモデルについて説明す
る。図３８（Ａ）に、ドレイン電極Ｄの電圧をＶｄ＝１０Ｖとし、ゲート電極ＧＥ＿１の
電圧ＶＧＥ＿１＝５Ｖとした場合の、飽和領域における酸化物半導体膜ＯＳ中のキャリア
の様子を示す。
図３８（Ａ）に示すトランジスタは、飽和領域のため、チャネルにはピンチオフ点が存
在する。このとき、ゲート電極ＧＥ＿１の電圧によって電子が誘起された領域、即ちチャ
ネルＡでは、ゲート電極ＧＥ＿１の正電荷は、チャネルＡ中の電子と容量結合する。一方
、ピンチオフ点からドレイン電極Ｄの間の領域（以下、空乏領域という。）では、電気力
が酸化物半導体膜ＯＳを通り抜けてゲート絶縁膜ＧＩ＿２の表面に到達する、と考えられ
る。その結果、空気中の負に帯電した電荷がゲート絶縁膜ＧＩ＿２表面に吸着し、ゲート
電極ＧＥ＿１の正電荷と容量結合すると考えられる。
これらの結果、ドレイン近傍の空乏領域では、ゲート電極ＧＥ＿１の電圧がゲート絶縁
膜ＧＩ＿１とゲート絶縁膜ＧＩ＿２に分配されてしまい（図３９参照。）、ゲート電極Ｇ
Ｅ＿１によるチャネルの制御性が低下してしまう、と考えられる。
次に、図３８（Ｂ）にゲート電極ＧＥ＿２を設けたモデルを示す。図３８（Ｂ）に示す
モデルにおいて、ゲート電極ＧＥ＿２の電圧ＶＧＥ＿２＝０Ｖとして計算することで、近
似的に吸着電荷の存在を想定した。
ゲート電極ＧＥ＿２の電圧を０Ｖと固定したモデルにおいて、電子が誘起された領域、
即ちチャネルＡでは、ゲート電極ＧＥ＿１から生じた電界は、チャネルＡ中の電子によっ
て遮蔽される。一方、空乏領域では、ゲート電極ＧＥ＿１から生じた電界により、ゲート
電極ＧＥ＿２中に負電荷が誘起される。ゲート電極ＧＥ＿２が存在せず、吸着電荷がゲー
ト絶縁膜ＧＩ＿２表面に吸着する場合においても、チャネルＡでは、ゲート電極ＧＥ＿１
の電界がチャネルＡ中の電子に遮蔽されるため、ゲート絶縁膜ＧＩ＿２表面に負電荷は吸
着せず、空乏領域のみ負電荷が吸着すると考えられる。つまり、ゲート電極ＧＥ＿２の電
圧を０Ｖとした今回のモデルでも、吸着電荷の影響をある程度は再現できているものと考
えられる。
＜上記モデルを用いたシミュレーション＞
次に、ｓｙｎｏｐｓｙｓ社のＳｅｎｔａｕｒｕｓを用いて２次元系で計算を行った。図
４０に、今回計算に用いたトランジスタのＬ長方向の断面模式図を示す。トランジスタの
構造はＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタであり、酸化物半導体膜ＯＳの電子移
動度を１０ｃｍ２／Ｖｓとした。表３に、計算に用いた主なパラメータを示す。また、こ
こでは、トラップ準位を仮定していない理想系での計算を行った。
Figure 2023144004000011
図４１（Ａ）に、ゲート電極ＧＥ＿２の電圧を０ＶとしたＳｉｎｇｌｅ Ｇａｔｅ駆動
のトランジスタのモデルによるＩｄ－Ｖｇ特性と飽和移動度を示す。また、図４１（Ｂ）
に、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタと、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジ
スタ、それぞれのモデルのＩｄ－Ｖｇ特性及び飽和移動度を示す。図４１において、横軸
はゲート電圧、左縦軸はドレイン電流、右縦軸は飽和移動度を示す。
図４１（Ａ）より、理想系にも関わらず、ゲート電極ＧＥ＿２の電圧を０Ｖとしたモデ
ルでは飽和移動度が、一点破線で示す設定値である１０ｃｍ２／Ｖｓより低くなっている
。これは、上述した通り、空乏領域で生じる容量結合の影響が原因と考えられる。そのた
め図４１（Ｂ）に示すように、破線で示すＤｕａｌ Ｇａｔｅ駆動は、実線で示すシング
ルゲート駆動のトランジスタと比較して、飽和移動度が２倍以上に上昇したように見える
。
したがって、吸着電荷の影響を考慮した上記のモデルによって、Ｓｉｎｇｌｅ Ｇａｔ
ｅ駆動のトランジスタの移動度の傾向が再現できることが分かった。
以上のことから、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタでは、空乏領域において
ゲート電極ＧＥ＿１の正電荷がゲート絶縁膜ＧＩ＿２表面の吸着電荷と容量結合している
可能性がある。このため、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比べて、Ｄｕａ
ｌ Ｇａｔｅ駆動のトランジスタは、飽和移動度が２倍以上に増加すると考えられる。
次に、図１に示すトランジスタ１０の作製方法について、図９乃至図１２を用いて説明
する。なお、図９乃至図１２において、Ａ－Ｂに示すチャネル長方向の断面図及びＣ－Ｄ
に示すチャネル幅方向の断面図を用いて、トランジスタ１０の作製方法を説明する。
図９（Ａ）に示すように、基板１１上に、のちにゲート電極１３となる導電膜１２を形
成する。
ここでは、基板１１としてガラス基板を用いる。
導電膜１２は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法に
より形成する。
次に、導電膜１２上に第１のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、ゲート電極
１３を形成する。この後、マスクを除去する（図９（Ｂ）参照。）。
導電膜１２の一部をエッチングする方法としては、ウエットエッチング法、ドライエッ
チング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて導電膜
１２をドライエッチングして、ゲート電極１３を形成する。
なお、ゲート電極１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
次に、図９（Ｃ）に示すように、基板１１及びゲート電極１３上に、のちにゲート絶縁
膜１５となる絶縁膜１４を形成し、絶縁膜１４上に、のちに酸化物半導体膜１７となる酸
化物半導体膜１６を形成する。
絶縁膜１４は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁膜１４として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を
形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
絶縁膜１４として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成するこ
とができる。
酸化物半導体膜１６は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザー
アブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜１６を形成する場合、プラズマを発生させるための
電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の
混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜１６の組成にあわせて、適宜選択すれば
よい。
高純度真性または実質的に高純度真性である酸化物半導体膜１６を得るためには、チャ
ンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガ
スとして用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以
下、より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化した
ガスを用いることで酸化物半導体膜１６に水分等が取り込まれることを可能な限り防ぐこ
とができる。
ここでは、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）を用
いたスパッタリング法により、酸化物半導体膜１６として厚さ３５ｎｍのＩｎ－Ｇａ－Ｚ
ｎ酸化物膜を形成する。
次に、酸化物半導体膜１６上に、第２のフォトマスクを用いたフォトリソグラフィ工程
によりマスクを形成した後、該マスクを用いて酸化物半導体膜１６の一部をエッチングす
ることで、素子分離された酸化物半導体膜１７を形成する。この後、マスクを除去する（
図９（Ｄ）参照。）。
酸化物半導体膜１６の一部をエッチングする方法としては、ウエットエッチング法、ド
ライエッチング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化物
半導体膜１６をウエットエッチングして、酸化物半導体膜１７を形成する。
なお、この後、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、
更に好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。この結果、酸化物
半導体膜１７に含まれる水素、水等の含有量を低減することが可能であり、酸化物半導体
膜１７に含まれる不純物を低減することが可能である。
次に、図１０（Ａ）に示すように、のちに一対の電極１９、２０となる導電膜１８を形
成する。
導電膜１８は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリ
ング法により積層し、導電膜１８を形成する。
次に、導電膜１８上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜１８をエッチングして、一対の電極１９、
２０を形成する。この後、マスクを除去する（図１０（Ｂ）参照。）。
ここでは、当該マスクを用いてタングステン膜及び銅膜をエッチングして、一対の電極
１９、２０を形成する。なお、はじめに、ウエットエッチング法を用いて銅膜をエッチン
グし、次に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングす
ることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物によ
り、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１７における銅濃度を低減する
ことができる。
次に、図１１（Ａ）に示すように、酸化物半導体膜１７及び一対の電極１９、２０上に
、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２５となる酸化
物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１７に移動させることが可能であり、酸化物半導体膜１７の酸素欠損量を低減す
ることができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜
または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜
２５の形成工程において、酸化物半導体膜１７へのダメージ低減が可能である。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力
が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い
酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速
度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化
シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、酸化物半導体膜１７に水素、
水等が含まれる場合、当該工程において酸化物半導体膜１７に含まれる水素、水等を脱離
させることができる。酸化物半導体膜１７に含まれる水素は、プラズマ中で発生した酸素
ラジカルと結合し、水となる。酸化物絶縁膜２２の成膜工程において基板が加熱されてい
るため、酸素及び水素の結合により生成された水は、酸化物半導体膜１７から脱離する。
即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形成することで、酸化物半導体膜１
７に含まれる水及び水素の含有量を低減することができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１７が
露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離
量を低減することができる。即ち、酸化物半導体膜１７中に含まれる酸素欠損量を低減す
ることができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜
２３に含まれる水の含有量が少なくなるため、トランジスタ１０の電気特性のばらつきを
低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２
を成膜する際に、酸化物半導体膜１７へのダメージを低減することが可能であり、酸化物
半導体膜１７に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２２ま
たは後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高
い温度とすることで、酸化物半導体膜１７に含まれる酸素の一部が脱離し、酸素欠損が形
成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２
４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの
結果、酸化物半導体膜１７の酸素欠損を低減することが困難な場合がある。しかしながら
、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２２の成膜時におけ
る酸化物半導体膜１７へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸
素脱離量でも酸化物半導体膜１７中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体膜１７に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナ
スシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持
し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下
、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０
．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上
０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の反応室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２５中における酸素含有量が化学量論的
組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素
の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果
、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離す
る酸化物絶縁膜を形成することができる。また、酸化物半導体膜１７上に酸化物絶縁膜２
２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２
２が酸化物半導体膜１７の保護膜となる。この結果、酸化物半導体膜１７へのダメージを
低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することがで
きる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１７に
移動させ、酸化物半導体膜１７に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２２及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素
等をブロッキングする機能を有する窒化物絶縁膜２６を形成した後で加熱処理を行うと、
酸化物絶縁膜２２及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１７に
移動し、酸化物半導体膜１７に欠陥が生じてしまう。しかしながら、当該加熱処理を窒化
物絶縁膜２６の形成前に行うことにより、酸化物絶縁膜２２及び酸化物絶縁膜２４に含ま
れる水、水素等を脱離させることが可能であり、トランジスタ１０の電気特性のばらつき
を低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化
物半導体膜１７に酸素を移動させ、酸化物半導体膜１７に含まれる酸素欠損を低減するこ
とが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極１９、２０を形成する際、導電膜のエッチングによって、酸化物半導
体膜１７はダメージを受け、酸化物半導体膜１７のバックチャネル（酸化物半導体膜１７
において、ゲート電極１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、
酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を低減するこ
とができる。これによりトランジスタ１０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、のちに窒化物絶縁膜２７となる窒化物絶
縁膜２６を形成する。
なお、窒化物絶縁膜２６をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真
空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは
３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好まし
い。
窒化物絶縁膜２６としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモ
ニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれる
シリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素
の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコ
ン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が
多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素
結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。
これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、
好ましくは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の反応室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６と
して、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積
が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面
積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形
成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下
とする。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、絶縁膜１４、酸化物絶縁膜２２、酸化物絶縁
膜２４、及び窒化物絶縁膜２６のそれぞれ一部をエッチングして、ゲート絶縁膜１５と、
酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７で構成されるゲート絶縁膜
２８とを形成する。なお、ゲート絶縁膜２８には、図１１（Ｂ）のＡ－Ｂに示すように、
開口部４１を有する。また、ゲート絶縁膜１５及びゲート絶縁膜２８には、図１１（Ｂ）
のＣ－Ｄに示すように、開口部４２、４３を有する。
次に、図１２（Ａ）に示すように、後にゲート電極３１及び電極３２となる導電膜３０
を形成する。
導電膜３０は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、スパッタリング法により導電膜３０として厚さ１００ｎｍのＩＴＯ膜を形成
する。
次に、導電膜３０上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、ゲート電極
３１及び電極３２を形成する。この後、マスクを除去する。
なお、図１２（Ｂ）に示すように、チャネル幅方向において、ゲート絶縁膜１５及びゲ
ート絶縁膜２８に設けられる開口部に設けられるゲート電極３１と酸化物半導体膜１７の
側面が、ゲート絶縁膜２８を介して位置するように、ゲート電極３１を形成する。
以上の工程により、トランジスタ１０を作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート絶縁膜１５及び
ゲート絶縁膜２８に設けられる開口部４２、４３に設けられるゲート電極３１と酸化物半
導体膜１７の側面がゲート絶縁膜２８を介して位置することで、ゲート電極３１の電界の
影響により、酸化物半導体膜１７の側面またはその近傍における寄生チャネルの発生が抑
制される。この結果、ドレイン電流がしきい値近傍でこぶを有することのない、電気特性
の優れたトランジスタとなる。また、酸化物半導体膜１７の側面においても、ゲート電極
３１の電界の影響を受け、酸化物半導体膜１７の広い範囲においてキャリアが流れるため
、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素
を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素
欠損の含有量を低減することが可能であり、信頼性の高いトランジスタとなる。
上記より、酸化物半導体膜を有するトランジスタを備えた半導体装置において電気特性
の優れた半導体装置を得ることができる。また、酸化物半導体膜を有するトランジスタを
備えた半導体装置において、信頼性の高い半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例１＞
図１と異なる構造のトランジスタについて、図１３を用いて説明する。図１３に示すト
ランジスタ５０は、チャネル幅方向において、酸化物半導体膜１７の一方の側面の外側に
おいて、ゲート電極１３及びゲート電極５１が接続するが、酸化物半導体膜１７の他方の
側面の外側において、ゲート絶縁膜１５及びゲート絶縁膜２８を介して、ゲート電極１３
及びゲート電極５１が対向する点が、実施の形態１に示す他のトランジスタと異なる。
図１３（Ａ）乃至図１３（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び
断面図を示す。図１３（Ａ）はトランジスタ５０の上面図であり、図１３（Ｂ）は、図１
３（Ａ）の一点鎖線Ａ－Ｂ間の断面図であり、図１３（Ｃ）は、図１３（Ａ）の一点鎖線
Ｃ－Ｄ間の断面図である。なお、図１３（Ａ）では、明瞭化のため、基板１１及び絶縁膜
などを省略している。
図１３（Ｂ）及び図１３（Ｃ）に示すトランジスタ５０は、チャネルエッチ型のトラン
ジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３
上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重な
る酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート
絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、
ゲート絶縁膜２８上のゲート電極５１とを有する。ゲート絶縁膜２８は、酸化物絶縁膜２
３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。ゲート電極５１は、ゲート絶縁
膜１５及びゲート絶縁膜２８に設けられた開口部４２において、ゲート電極１３に接続す
る。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２がゲート
絶縁膜２８上に形成される。なお、電極３２は画素電極として機能する。
ゲート電極５１は、実施の形態１に示すゲート電極３１と同様の材料及び作製方法を適
宜用いて形成することができる。また、ゲート電極５１は、電極３２と同時に形成するこ
とができる。
本実施の形態に示すトランジスタ５０は、チャネル長が０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下である。トランジスタ５０は、ゲート電極１３及びゲート電極５１の間に酸
化物半導体膜１７が設けられている。また、ゲート電極５１は図１３（Ａ）に示すように
、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、ゲート絶縁膜１５及びゲート絶縁膜２８には複数の開口部を有する。代表的には
、図１３（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有す
る。また、図１３（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側において
は、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられた開口部４２を有する。該開口部
４２において、ゲート電極５１はゲート電極１３と接続する。また、開口部４２に設けら
れるゲート電極５１と酸化物半導体膜１７の側面がゲート絶縁膜２８を介して位置する。
また、酸化物半導体膜１７の他方の側面の外側においては、ゲート電極５１はゲート電極
１３と接続しない。また、ゲート電極５１端部は、酸化物半導体膜１７の側面の外側に位
置する。
なお、図１３（Ｃ）に示すように、チャネル幅方向において、ゲート絶縁膜１５及びゲ
ート絶縁膜２８の界面にゲート電極５１を投影した際の端部と、酸化物半導体膜１７の側
面との距離ｄは、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜
厚の１倍以上７．５倍以下とすることが好ましい。距離ｄが、ゲート絶縁膜１５の膜厚ｔ
１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上の場合、ゲート電極５１の電界
が酸化物半導体膜１７の側面またはその近傍に影響するため、酸化物半導体膜１７の側面
またはその近傍における寄生チャネルの発生を抑制することができる。一方、距離ｄがゲ
ート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の７．５倍以下の
場合、トランジスタの面積を小さくすることができる。
次に、トランジスタ５０の作製工程について説明する。
図９乃至図１１（Ａ）の工程を経て、基板１１上にゲート電極１３、絶縁膜１４、酸化
物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒
化物絶縁膜２６を形成する。なお、当該工程においては、第１のフォトマスク乃至第３の
フォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜２６上
にマスクを形成した後、絶縁膜１４、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物
絶縁膜２６の一部をエッチングして、図１３（Ａ）乃至図１３（Ｃ）に示す開口部４１、
４２を形成する。
次に、図１２（Ａ）に示す工程と同様に、導電膜３０を形成する。次に、第５のフォト
マスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電
膜３０の一部をエッチングして、図１３（Ａ）乃至図１３（Ｃ）に示すゲート電極５１及
び電極３２を形成する。
以上の工程により、トランジスタ５０を作製することができる。
＜変形例２＞
図１及び図１３と異なる構造のトランジスタについて、図１４を用いて説明する。図１
４に示すトランジスタ６０は、ゲート電極１３及びゲート電極６４が、導電膜６２を介し
て接続している点が、実施の形態１に示す他のトランジスタと異なる。
図１４（Ａ）乃至図１４（Ｃ）に、半導体装置が有するトランジスタ６０の上面図及び
断面図を示す。図１４（Ａ）はトランジスタ６０の上面図であり、図１４（Ｂ）は、図１
４（Ａ）の一点鎖線Ａ－Ｂ間の断面図であり、図１４（Ｃ）は、図１４（Ａ）の一点鎖線
Ｃ－Ｄ間の断面図である。なお、図１４（Ａ）では、明瞭化のため、基板１１及び絶縁膜
などを省略している。
図１４（Ｂ）及び図１４（Ｃ）に示すトランジスタ６０は、チャネルエッチ型のトラン
ジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３
上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重な
る酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート
絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、
ゲート絶縁膜２８上に形成されるゲート電極６４とを有する。ゲート絶縁膜２８は、酸化
物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。ゲート電極６４は、
導電膜６２を介して、ゲート電極１３に接続する。また、一対の電極１９、２０の一方、
ここでは電極２０に接続する電極３２がゲート絶縁膜２８上に形成される。なお、電極３
２は画素電極として機能する。
導電膜６２は、実施の形態１に示す一対の電極１９、２０と同様の材料及び作製方法を
適宜用いて形成することができる。また、導電膜６２は、一対の電極１９、２０と同時に
形成される。ゲート電極６４は、実施の形態１に示すゲート電極３１と同様の材料及び作
製方法を適宜用いて形成することができる。また、ゲート電極６４は、電極３２と同時に
形成することができる。
本実施の形態に示すトランジスタ６０は、チャネル長が０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下である。また、トランジスタ６０は、ゲート電極１３及びゲート電極６４の
間に酸化物半導体膜１７が設けられている。また、ゲート電極６４は図１４（Ａ）に示す
ように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、ゲート絶縁膜１５及びゲート絶縁膜２８は複数の開口部を有する。代表的には、
図１４（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する
。また、図１４（Ｃ）に示すように、ゲート絶縁膜１５に設けられた開口部６１、及びゲ
ート絶縁膜２８に設けられた開口部６３を有する。開口部６１において、導電膜６２がゲ
ート電極１３と接続する。また、開口部６３において、ゲート電極６４は導電膜６２と接
続する。即ち、導電膜６２を介してゲート電極１３及びゲート電極６４は電気的に接続す
る。また、ゲート絶縁膜２８を介して、ゲート電極１３及びゲート電極６４と同電位であ
る導電膜６２と酸化物半導体膜１７の側面が位置する。
なお、トランジスタ６０は、図１４（Ｃ）に示すようにチャネル幅方向において、酸化
物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３及びゲート電極６４が
導電膜６２を介して接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲー
ト電極１３及びゲート電極６４が導電膜６２を介して接続してもよい。
次に、トランジスタ６０の作製工程について説明する。
図９の工程を経て、基板１１上に、ゲート電極１３、絶縁膜１４、及び酸化物半導体膜
１７を形成する。当該工程においては、第１のフォトマスク及び第２のフォトマスクを用
いたフォトリソグラフィ工程を行う。
次に、第３のフォトマスクを用いたフォトリソグラフィ工程により絶縁膜１４上にマス
クを形成した後、絶縁膜１４の一部をエッチングして、図１４（Ａ）及び図１４（Ｂ）に
示す開口部６１を形成する。
次に、図１０（Ａ）及び図１０（Ｂ）に示す工程と同様に、第４のフォトマスクを用い
たフォトリソグラフィ工程により導電膜１８上にマスクを形成した後、導電膜１８の一部
をエッチングして、一対の電極１９、２０、及び導電膜６２を形成する。
次に、図１１（Ａ）に示す工程と同様に、酸化物絶縁膜２２、酸化物絶縁膜２４、及び
窒化物絶縁膜２６を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工
程により窒化物絶縁膜２６上にマスクを形成した後、窒化物絶縁膜２６の一部をエッチン
グして、図１４（Ａ）及び図１４（Ｂ）に示す開口部４１、６３を形成する。
次に、図１２（Ａ）に示す工程と同様に、導電膜３０を形成する。次に、第６のフォト
マスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電
膜３０の一部をエッチングして、図１４（Ａ）乃至図１４（Ｃ）に示すゲート電極６４及
び電極３２を形成する。
以上の工程により、トランジスタ６０を作製することができる。
＜変形例３＞
図１、図１３、及び図１４と異なる構造のトランジスタについて、図１５を用いて説明
する。図１５に示すトランジスタ７０は、一対の電極１９、２０の一方に接続する電極３
２がゲート絶縁膜１５上に形成される。また、酸化物半導体膜１７及び一対の電極１９、
２０上にトランジスタごとに分離されたゲート絶縁膜７４を有する点が、実施の形態１に
示す他のトランジスタと異なる。
図１５（Ａ）乃至図１５（Ｃ）に、半導体装置が有するトランジスタ７０の上面図及び
断面図を示す。図１５（Ａ）はトランジスタ７０の上面図であり、図１５（Ｂ）は、図１
５（Ａ）の一点鎖線Ａ－Ｂ間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線
Ｃ－Ｄ間の断面図である。なお、図１５（Ａ）では、明瞭化のため、基板１１及び絶縁膜
などを省略している。
図１５（Ｂ）及び図１５（Ｃ）に示すトランジスタ７０は、チャネルエッチ型のトラン
ジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３
上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重な
る酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート
絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜７４と、
ゲート絶縁膜７４及びゲート絶縁膜１５上のゲート電極７６とを有する。ゲート絶縁膜７
４は、酸化物絶縁膜７１、酸化物絶縁膜７２、及び窒化物絶縁膜７３を有する。ゲート電
極７６は、窒化物絶縁膜１５ａに設けられた開口部７５においてゲート電極１３と接続す
る。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極７７がゲート
絶縁膜１５上に形成される。なお、電極７７は画素電極として機能する。
ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される。酸化
物絶縁膜１５ｂは、酸化物半導体膜１７、一対の電極１９、２０、及び酸化物絶縁膜７１
と重複する領域に形成される。また、酸化物絶縁膜７１は、実施の形態１に示す酸化物絶
縁膜２３と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶
縁膜７２は、実施の形態１に示す酸化物絶縁膜２５と同様の材料及び作製方法を適宜用い
て形成することができる。窒化物絶縁膜７３は、実施の形態１に示す窒化物絶縁膜２７と
同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極７６及び
電極７７は、実施の形態１に示すゲート電極３１及び電極３２と同様の材料及び作製方法
を適宜用いて形成することができる。
また、酸化物絶縁膜７１、酸化物絶縁膜７２、及び窒化物絶縁膜７３で構成されるゲー
ト絶縁膜７４は、トランジスタごとに分離されており、且つ酸化物半導体膜１７と重畳す
る。具体的には、図１５（Ｂ）に示すチャネル長方向において、一対の電極１９、２０上
にゲート絶縁膜７４の端部が位置し、図１５（Ｃ）に示すチャネル幅方向において、酸化
物半導体膜１７の外側にゲート絶縁膜７４の端部が位置する。また、図１５（Ｃ）に示す
チャネル幅方向において、ゲート絶縁膜７４を介してゲート電極７６と酸化物半導体膜１
７の側面が位置する。なお、ゲート絶縁膜７４の端部は、チャネル長方向において、一対
の電極１９、２０上に設けられず、ゲート絶縁膜１５上に設けられてもよい。この場合、
電極７７は、ゲート絶縁膜７４上に形成され、且つゲート絶縁膜７４の開口部において、
一対の電極１９、２０の一方と接続する。
本実施の形態に示すトランジスタ７０は、チャネル長が０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下である。また、トランジスタ７０は、チャネル幅方向において、ゲート電極
１３及びゲート電極７６の間に、ゲート絶縁膜１５及びゲート絶縁膜７４を介して酸化物
半導体膜１７が設けられている。また、ゲート電極７６は、図１５（Ａ）に示すように、
上面から見て、ゲート絶縁膜７４を介して酸化物半導体膜１７の端部と重なる。
なお、図１５（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方
の側面の外側のみにおいて、ゲート電極１３及びゲート電極７６が接続するが、酸化物半
導体膜１７の両方の側面の外側において、ゲート電極１３及びゲート電極７６が接続して
もよい。
次に、トランジスタ７０の作製方法について説明する。
トランジスタ７０は、図９乃至図１１（Ａ）に示す工程を経て、基板１１上に、ゲート
電極１３、絶縁膜１４、酸化物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２２
、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形成する。当該工程においては、第１のフ
ォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、図１１（Ｂ）に示す工程において、第４のフォトマスクを用いたフォトリソグラ
フィ工程により、窒化物絶縁膜２６上にマスクを形成した後、酸化物絶縁膜２２、酸化物
絶縁膜２４、及び窒化物絶縁膜２６の一部をエッチングして、トランジスタごとに分離さ
れたゲート絶縁膜７４を形成することができる。なお、絶縁膜１４が窒化物絶縁膜及び酸
化物絶縁膜で積層される場合、酸化物絶縁膜２３のエッチングと共に、絶縁膜１４の一部
もエッチングされる。この結果、図１５（Ｂ）に示すように、窒化物絶縁膜１５ａ及び酸
化物絶縁膜１５ｂを有するゲート絶縁膜１５が形成される。即ち、段差を有するゲート絶
縁膜１５が形成される。
この後、図１２に示す工程を経て、ゲート電極７６及び電極７７を形成する。
以上の工程により、トランジスタ７０を作製することができる。
（実施の形態２）
実施の形態１と異なる半導体装置及びその作製方法について図面を参照して説明する。
本実施の形態では、酸化物半導体膜に含まれる酸素欠損がより低減されたトランジスタを
図１６を用いて説明する。
図１６（Ａ）乃至図１６（Ｃ）に、半導体装置が有するトランジスタ８０の上面図及び
断面図を示す。図１６（Ａ）はトランジスタ８０の上面図であり、図１６（Ｂ）は、図１
６（Ａ）の一点鎖線Ａ－Ｂ間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線
Ｃ－Ｄ間の断面図である。なお、図１６（Ａ）では、明瞭化のため、基板１１及び絶縁膜
などを省略している。
図１６（Ｂ）及び図１６（Ｃ）に示すトランジスタ８０は、チャネルエッチ型のトラン
ジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３
上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重な
る酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート
絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜８８と、
ゲート絶縁膜８８上のゲート電極９１とを有する。ゲート絶縁膜８８は、酸化物絶縁膜８
３、酸化物絶縁膜８５、及び窒化物絶縁膜８７を有する。ゲート電極９１は、ゲート絶縁
膜１５及び窒化物絶縁膜８７に設けられた開口部９４においてゲート電極１３と接続する
。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極９２が、窒化物
絶縁膜２７上に形成される。電極９２は窒化物絶縁膜８７に設けられた開口部９３におい
て、電極２０と接続する。なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される
。酸化物絶縁膜１５ｂは、酸化物半導体膜１７、一対の電極１９、２０、及び酸化物絶縁
膜８３と重複する領域に形成される。
窒化物絶縁膜１５ａとして、窒化シリコン膜を用いて形成する。また、酸化物絶縁膜１
５ｂは、実施の形態１に示すゲート絶縁膜１５において列挙した酸化物を適宜用いること
ができる。また、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂはそれぞれ、絶縁膜１４に
列挙した作製方法を適宜用いることができる。また、酸化物絶縁膜８３は、実施の形態１
に示す酸化物絶縁膜２３と同様の材料及び作製方法を適宜用いて形成することができる。
また、酸化物絶縁膜８５は、実施の形態１に示す酸化物絶縁膜２５と同様の材料及び作製
方法を適宜用いて形成することができる。窒化物絶縁膜８７は、実施の形態１に示す窒化
物絶縁膜２７と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲー
ト電極９１及び電極９２は、実施の形態１に示すゲート電極３１及び電極３２と同様の材
料及び作製方法を適宜用いて形成することができる。
また、酸化物絶縁膜８３及び酸化物絶縁膜８５は、トランジスタごとに分離されており
、且つ酸化物半導体膜１７と重畳する。具体的には、図１６（Ｂ）に示すチャネル長方向
において、一対の電極１９、２０上に酸化物絶縁膜８３及び酸化物絶縁膜８５の端部が位
置し、図１６（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１７の外側に酸化物
絶縁膜８３及び酸化物絶縁膜８５の端部が位置する。また、窒化物絶縁膜８７は、酸化物
絶縁膜８３及び酸化物絶縁膜８５の上面及び側面を覆うように形成され、窒化物絶縁膜１
５ａと接する。なお、酸化物絶縁膜８３及び酸化物絶縁膜８５の端部は、チャネル長方向
において、一対の電極１９、２０に設けられず、窒化物絶縁膜１５ａ上に設けられてもよ
い。
また、図１６（Ｃ）に示すチャネル幅方向において、酸化物絶縁膜８３及び酸化物絶縁
膜８５の側面を介して、ゲート電極９１と酸化物半導体膜１７の側面が位置する。
本実施の形態に示すトランジスタ８０は、チャネル長が０．５μｍ以上６．５μｍ以下
、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下
、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２
．５μｍ以下である。また、トランジスタ８０は、チャネル幅方向において、ゲート電極
１３及びゲート電極９１の間に、ゲート絶縁膜１５及びゲート絶縁膜８８を介して酸化物
半導体膜１７が設けられている。また、ゲート電極９１は図１５（Ａ）に示すように、上
面から見て、ゲート絶縁膜８８を介して酸化物半導体膜１７の端部と重なる。
図１６（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側においては、ゲー
ト絶縁膜１５及び窒化物絶縁膜８７に設けられた開口部９４において、ゲート電極９１は
ゲート電極１３と接続する。また、酸化物絶縁膜８３、８５の側面を介して、ゲート電極
９１と酸化物半導体膜１７の側面が位置する。また、酸化物半導体膜１７の他方の側面の
外側においては、ゲート電極９１はゲート電極１３と接続しない。また、ゲート電極９１
端部は、酸化物半導体膜１７の側面の外側に位置する。
なお、トランジスタ８０は、図１６（Ｃ）に示すようにチャネル幅方向において、酸化
物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３及びゲート電極９１が
接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３及びゲー
ト電極９１が接続してもよい。
本実施の形態に示すトランジスタ８０において、酸化物半導体膜１７及び酸化物絶縁膜
８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。窒化物絶縁
膜１５ａ及び窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を有す
るため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７に移動さ
せることが可能であり、酸化物半導体膜１７の酸素欠損量を減らすことが可能である。ま
た、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、水、水素等の拡散係数が低く、水、水
素等に対するバリア性を有するため、外部から酸化物半導体膜１７への水、水素等の拡散
を防ぐことが可能である。これらの結果、トランジスタ８０は、信頼性の高いトランジス
タとなる。
次に、トランジスタ８０の作製工程について説明する。
トランジスタ８０は、図９乃至図１０（Ｂ）に示す工程と同様の工程を経て、基板１１
上に、ゲート電極１３、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、酸化物半導体膜１７
、一対の電極１９、２０を形成する。当該工程においては、第１のフォトマスク乃至第３
のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、図１７（Ａ）に示すように、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成する
。次に、加熱処理を行って、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１
７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により、酸化物絶縁膜２４
上にマスクを形成した後、酸化物絶縁膜２２及び酸化物絶縁膜２４の一部をエッチングし
て、トランジスタごとに分離された酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する。
なお、酸化物絶縁膜２３のエッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングさ
れる。この結果、図１７（Ｂ）に示すように、窒化物絶縁膜１４ａが露出される。即ち、
段差を有するゲート絶縁膜１５が形成される。
次に、図１８（Ａ）に示す窒化物絶縁膜８６を形成する。当該工程において、Ｃ－Ｄに
示すチャネル幅方向において、窒化物絶縁膜１４ａ及び窒化物絶縁膜８６が接する。即ち
、酸化物半導体膜１７及び酸化物絶縁膜８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８
６で周囲を囲まれている。
次に、第５のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜８６
上にマスクを形成した後、窒化物絶縁膜８６の一部をエッチングして、開口部９３を形成
する。また、窒化物絶縁膜１４ａ及び窒化物絶縁膜８６の一部をエッチングして、開口部
９４を形成すると共に、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７を形成する（図１８（
Ｂ）参照）。
この後、図１９（Ａ）に示すように、後にゲート電極９１及び電極９２となる導電膜９
０を形成する。導電膜９０は、実施の形態１に示す導電膜３０と同様に形成することがで
きる。
次に、導電膜９０上に第６のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜９０の一部をエッチングして、ゲート電極
９１及び電極９２を形成する。この後、マスクを除去する（図１９（Ｂ）参照。）。
なお、図１９（Ｂ）に示すように、チャネル幅方向において、酸化物半導体膜１７との
側面と酸化物絶縁膜８３及び酸化物絶縁膜８５の側面を介して位置するように、ゲート電
極９１を形成する。
この後、加熱処理を行ってもよい。酸化物絶縁膜８５は、化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜で形成される。また、窒化物絶縁膜１５ａ及び窒化
物絶縁膜８７は酸素に対するバリア性が高い。これらのため、当該加熱処理において、酸
化物絶縁膜８５に含まれる酸素の外部への拡散を低減することができる。また、酸化物半
導体膜１７に含まれる酸素の外部への拡散を低減することができる。この結果、酸化物半
導体膜１７の酸素欠損を低減することができる。さらに、窒化物絶縁膜１５ａ及び窒化物
絶縁膜８７は、水素、水等に対するバリア性が高く、外部からの酸化物半導体膜１７への
水素、水等の拡散を低減することができる。このため、酸化物半導体膜１７の水素、水等
を低減することができる。この結果、信頼性の高いトランジスタを作製することができる
。
以上の工程により、トランジスタ８０を作製することができる。
（実施の形態３）
実施の形態１及び実施の形態２に示すトランジスタにおいて、必要に応じて、基板１１
及びゲート電極１３の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては
、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、
酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある
。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化
イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはア
ルカリ金属、水、水素等の酸化物半導体膜１７への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１のトランジスタ１０を用いて、酸化物半導体膜１７及
び一対の電極１９、２０と異なる形態について、図２０を用いて説明する。なお、他のト
ランジスタに適宜本実施の形態を適用することができる。
トランジスタに設けられる一対の電極１９、２０として、タングステン、チタン、アル
ミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合し
やすい導電材料を用いることができる。この結果、酸化物半導体膜１７に含まれる酸素と
一対の電極１９、２０に含まれる導電材料とが結合し、酸化物半導体膜１７において、酸
素欠損領域が形成される。また、酸化物半導体膜１７に一対の電極１９、２０を形成する
導電材料の構成元素の一部が混入する場合もある。これらの結果、図２０に示すように、
酸化物半導体膜１７において、一対の電極１９、２０と接する領域近傍に、低抵抗領域２
１ａ、２１ｂが形成される。低抵抗領域２１ａ、２１ｂは、一対の電極１９、２０に接し
、且つゲート絶縁膜１５と、一対の電極１９、２０の間に形成される。低抵抗領域２１ａ
、２１ｂは、導電性が高いため、酸化物半導体膜１７と一対の電極１９、２０との接触抵
抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である
。
なお、低抵抗領域２１ａ、２１ｂの端部は、一対の電極１９、２０の端部と略一致して
もよい。または、図２０に示すように、一対の電極１９、２０の端部より内側に低抵抗領
域２１ａ、２１ｂの端部が位置してもよい。酸化物半導体膜１７において、低抵抗領域２
１ａ、２１ｂが形成される場合、チャネル長は酸化物半導体膜１７とゲート絶縁膜２８の
界面における低抵抗領域２１ａ、２１ｂの間の距離となる。
また、一対の電極１９、２０を、上記酸素と結合しやすい導電材料と、窒化チタン、窒
化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。こ
のような積層構造とすることで、一対の電極１９、２０と酸化物絶縁膜２３との界面にお
いて、一対の電極１９、２０の酸化を防ぐことが可能であり、一対の電極１９、２０の高
抵抗化を抑制することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４と比較して、酸化物半導体膜の欠陥
量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照し
て説明する。本実施の形態で説明するトランジスタは、実施の形態１乃至実施の形態４と
比較して、酸化物半導体膜を複数備えた多層膜を有する点が異なる。
図２１（Ａ）乃至図２１（Ｃ）に、半導体装置が有するトランジスタ９５ａの上面図及
び断面図を示す。図２１（Ａ）はトランジスタ９５ａの上面図であり、図２１（Ｂ）は、
図２１（Ａ）の一点鎖線Ａ－Ｂ間の断面図であり、図２１（Ｃ）は、図２１（Ａ）の一点
鎖線Ｃ－Ｄ間の断面図である。なお、図２１（Ａ）では、明瞭化のため、基板１１及び絶
縁膜などを省略している。
図２１（Ａ）に示すトランジスタ９５ａは、ゲート絶縁膜１５を介して、ゲート電極１
３と重なる多層膜９６と、多層膜９６に接する一対の電極１９、２０とを有する。また、
ゲート絶縁膜１５、多層膜９６、及び一対の電極１９、２０上には、酸化物絶縁膜２３、
酸化物絶縁膜２５、及び窒化物絶縁膜２７が形成される。
本実施の形態に示すトランジスタ９５ａにおいて、多層膜９６は、酸化物半導体膜１７
及び酸化物半導体膜９７を有する。即ち、多層膜９６は２層構造である。また、酸化物半
導体膜１７の一部がチャネル領域として機能する。また、多層膜９６に接するように、酸
化物絶縁膜２３が形成されている。酸化物半導体膜１７と酸化物絶縁膜２３の間に、酸化
物半導体膜９７が設けられている。酸化物絶縁膜２３に接するように酸化物絶縁膜２５が
形成されている。
酸化物半導体膜９７は、酸化物半導体膜１７を構成する元素の一種以上から構成される
酸化物半導体膜である。このため、酸化物半導体膜１７と酸化物半導体膜９７との界面に
おいて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害され
ないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜９７は、少なくともＩｎ若しくはＺｎを含む金属酸化物膜で形成され、
代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、Ｉｎ－Ｍ－Ｚｎ酸化物膜（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１７より
も伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜９７の伝導
帯の下端のエネルギーと、酸化物半導体膜１７の伝導帯の下端のエネルギーとの差が、０
．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２
ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半
導体膜９７の電子親和力と、酸化物半導体膜１７の電子親和力との差が、０．０５ｅＶ以
上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１
ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜９７は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなる
ため好ましい。
酸化物半導体膜９７として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎよ
り高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜
９７のエネルギーギャップを大きくする。（２）酸化物半導体膜９７の電子親和力を小さ
くする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１７と比較し
て、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素
との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜９７がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎ
およびＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上
、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とす
る。
また、酸化物半導体膜１７及び酸化物半導体膜９７が、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡ
ｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７と比較して
、酸化物半導体膜９７に含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）
の原子数比が大きく、代表的には、酸化物半導体膜１７に含まれる上記原子と比較して、
１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１７及び酸化物半導体膜９７が、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡ
ｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７をＩｎ：Ｍ
：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１７をＩｎ：Ｍ：Ｚｎ＝ｘ２：
ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、
ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ
２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以
上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半
導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１７がＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７を成膜するために用いるターゲットにお
いて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は
、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下
、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とする
ことで、酸化物半導体膜１７としてＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲット
の金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜９７がＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７を成膜するために用いるターゲットにお
いて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜
ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であるこ
とが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜９７とし
てＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例と
しては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝
１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１７及び酸化物半導体膜９７の原子数比はそれぞれ、誤差として
上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜９７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体
膜１７へのダメージ緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸
化物半導体膜９７上に酸化物絶縁膜２５を形成してもよい。
酸化物半導体膜９７の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０
ｎｍ以下とする。
また、酸化物半導体膜９７は、酸化物半導体膜１７と同様に、例えば非単結晶構造でも
よい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造
、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜９７は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、
例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１７及び酸化物半導体膜９７において、非晶質構造の領域、微結
晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の二種以上
を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の
領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上
の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微
結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれ
か二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜１７及び酸化物絶縁膜２３の間に、酸化物半導体膜９７が設
けられている。このため、酸化物半導体膜９７と酸化物絶縁膜２３の間において、不純物
及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領
域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れ
る電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させること
が可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに
電子が捕獲されると、該電子が負の固定電荷となってしまう。この結果、トランジスタの
しきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とトラップ準位が形
成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減す
ることが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜９７は、外部からの不純物を遮蔽することが可能であるため、外
部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化
物半導体膜９７は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７におけ
る不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１７及び酸化物半導体膜９７は、各膜を単に積層するのではなく
連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）
が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のよう
な欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層され
た酸化物半導体膜１７及び酸化物半導体膜９７の間に不純物が混在していると、エネルギ
ーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅
してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、多層膜９６の代わりに、図２１（Ｄ）に示すトランジスタ９５ｂのように、多層
膜９８を有してもよい。
多層膜９８は、酸化物半導体膜９９、酸化物半導体膜１７、及び酸化物半導体膜９７が
順に積層されている。即ち、多層膜９８は３層構造である。また、酸化物半導体膜１７が
チャネル領域として機能する。
また、ゲート絶縁膜１５及び酸化物半導体膜９９が接する。即ち、ゲート絶縁膜１５と
酸化物半導体膜１７との間に、酸化物半導体膜９９が設けられている。
また、酸化物半導体膜９７及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１７
と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられている。
酸化物半導体膜９９は、酸化物半導体膜９７と同様の材料及び形成方法を適宜用いるこ
とができる。
酸化物半導体膜９９は、酸化物半導体膜１７より膜厚が小さいと好ましい。酸化物半導
体膜９９の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで
、トランジスタのしきい値電圧の変動量を低減することが可能である。
なお、トランジスタ９５ａと同様に、トランジスタ９５ｂに含まれる酸化物半導体膜９
７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ
緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸化物半導体膜９７上
に酸化物絶縁膜２５を形成してもよい。
本実施の形態に示すトランジスタは、酸化物半導体膜１７及び酸化物絶縁膜２３の間に
、酸化物半導体膜９７が設けられている。このため、酸化物半導体膜９７と酸化物絶縁膜
２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリ
アトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、
酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタの
オン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、キャリアトラップに電子が捕獲されると、該電子は負の固定電荷として振舞う。こ
の結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜
１７とキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップ
における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することが
できる。
また、酸化物半導体膜９７は、外部からの不純物を遮蔽することが可能であるため、外
部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化
物半導体膜９７は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７におけ
る不純物濃度及び酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜９９が設けら
れており、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設け
られているため、酸化物半導体膜９９と酸化物半導体膜１７との界面近傍におけるシリコ
ンや炭素の濃度、酸化物半導体膜１７におけるシリコンや炭素の濃度、または酸化物半導
体膜９７と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度を低減するこ
とができる。
このような構造を有するトランジスタ９５ｂは、酸化物半導体膜１７を含む多層膜９８
において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であ
り、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレ
ス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変
動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図２１（Ａ）に示すトランジスタ９５ａに設けられる多層膜９６、及び図２１（
Ｂ）に示すトランジスタ９５ｂに設けられる多層膜９８のバンド構造について、図２２を
用いて説明する。
ここでは、例として、酸化物半導体膜１７としてエネルギーギャップが３．１５ｅＶで
あるＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸化物半導体膜９７としてエネルギーギャップが３
．５ｅＶであるＩｎ－Ｇａ－Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソ
メータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定すること
ができる。
酸化物半導体膜１７及び酸化物半導体膜９７の真空準位と価電子帯上端のエネルギー差
（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。なお
、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒ
ａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨ
Ｉ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
したがって、酸化物半導体膜１７及び酸化物半導体膜９７の真空準位と伝導帯下端のエ
ネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図２２（Ａ）は、多層膜９６のバンド構造の一部を模式的に示している。ここでは、ゲ
ート絶縁膜１５及び酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９６と酸化シリコン
膜を接して設けた場合について説明する。なお、図２２（Ａ）に表すＥｃＩ１は酸化シリ
コン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端の
エネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、Ｅ
ｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（
Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図２１（Ｂ）示す酸化物絶縁膜２３
に相当する。
図２２（Ａ）に示すように、酸化物半導体膜１７及び酸化物半導体膜９７において、伝
導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化する
ともいうことができる。これは、多層膜９６は、酸化物半導体膜１７と共通の元素を含み
、酸化物半導体膜１７及び酸化物半導体膜９７の間で、酸素が相互に移動することで混合
層が形成されるためであるということができる。
図２２（Ａ）より、多層膜９６の酸化物半導体膜１７がウェル（井戸）となり、多層膜
９６を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されるこ
とがわかる。なお、多層膜９６は、伝導帯下端のエネルギーが連続的に変化しているため
、酸化物半導体膜１７と酸化物半導体膜９７とが連続接合している、ともいえる。
なお、図２２（Ａ）に示すように、酸化物半導体膜９７と、酸化物絶縁膜２３との界面
近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜
９７が設けられることにより、酸化物半導体膜１７と該トラップ準位が形成される領域と
を遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、
酸化物半導体膜１７の電子が該エネルギー差を越えてトラップ準位に達することがある。
トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面にマイナスの固定電荷が生じ
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１
とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると
、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適であ
る。
また、図２２（Ｂ）は、多層膜９６のバンド構造の一部を模式的に示し、図２２（Ａ）
に示すバンド構造の変形例である。ここでは、ゲート絶縁膜１５及び酸化物絶縁膜２３を
酸化シリコン膜とし、多層膜９６と酸化シリコン膜を接して設けた場合について説明する
。なお、図２２（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し
、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリ
コン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（Ｂ）に示すゲート
絶縁膜１５に相当し、ＥｃＩ２は、図２１（Ｂ）に示す酸化物絶縁膜２３に相当する。
図２１（Ｂ）に示すトランジスタにおいて、一対の電極１９、２０の形成時に多層膜９
６の上方、すなわち酸化物半導体膜９７がエッチングされる場合がある。一方、酸化物半
導体膜１７の上面は、酸化物半導体膜９７の成膜時に酸化物半導体膜１７と酸化物半導体
膜９７の混合層が形成される場合がある。
例えば、酸化物半導体膜１７が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚ
ｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物
半導体膜９７が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物
、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、またはＩｎ：
Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物をスパッタリングターゲ
ットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１７よりも酸化物半
導体膜９７のＧａの含有量が多いため、酸化物半導体膜１７の上面には、ＧａＯｘ層また
は酸化物半導体膜１７よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜９７がエッチングされた場合においても、ＥｃＳ１のＥｃ
Ｉ２側の伝導帯下端のエネルギーが高くなり、図２２（Ｂ）に示すバンド構造のようにな
る場合がある。
図２２（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において
、多層膜９６は、酸化物半導体膜１７のみと見かけ上観察される場合がある。しかしなが
ら、実質的には、酸化物半導体膜１７上には、酸化物半導体膜１７よりもＧａを多く含む
混合層が形成されているため、該混合層を１．５番目の層として、捉えることができる。
なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜９６に含有する元素を測定し
た場合、酸化物半導体膜１７の上方の組成を分析することで確認することができる。例え
ば、酸化物半導体膜１７の上方の組成が、酸化物半導体膜１７中の組成よりもＧａの含有
量が多い構成となることで確認することができる。
図２２（Ｃ）は、多層膜９８のバンド構造の一部を模式的に示している。ここでは、ゲ
ート絶縁膜１５及び酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９８と酸化シリコン
膜を接して設けた場合について説明する。なお、図２２（Ｃ）に表すＥｃＩ１は酸化シリ
コン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端の
エネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、Ｅ
ｃＳ３は酸化物半導体膜９９の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン
膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（Ｄ）に示すゲート絶縁
膜１５に相当し、ＥｃＩ２は、図２１（Ｄ）に示す酸化物絶縁膜２３に相当する。
図２２（Ｃ）に示すように、酸化物半導体膜９９、酸化物半導体膜１７、及び酸化物半
導体膜９７において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言す
ると、連続的に変化するともいうことができる。これは、多層膜９８は、酸化物半導体膜
１７と共通の元素を含み、酸化物半導体膜１７及び酸化物半導体膜９９の間で、並びに、
酸化物半導体膜１７及び酸化物半導体膜９７の間で、酸素が相互に移動することで混合層
が形成されるためであるということができる。
図２２（Ｃ）より、多層膜９８の酸化物半導体膜１７がウェル（井戸）となり、多層膜
９８を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されるこ
とがわかる。なお、多層膜９８は、伝導帯下端のエネルギーが連続的に変化しているため
、酸化物半導体膜９９と、酸化物半導体膜１７と、酸化物半導体膜９７とが連続接合して
いる、ともいえる。
なお、多層膜９８と、酸化物絶縁膜２３との界面近傍、多層膜９８と、ゲート絶縁膜１
５との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、図２
２（Ｃ）に示すように、酸化物半導体膜９７、９９が設けられることにより、酸化物半導
体膜１７と該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ
１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合
、酸化物半導体膜１７の電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面にマイナスの固定電荷が生
じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ
１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅ
Ｖ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低
減され、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、ＣＡＡＣ－ＯＳ膜で構成されていることが好ましい。ＣＡＡＣ－Ｏ
Ｓ膜は、ｃ軸配向性を有する結晶を備えるが、該結晶の明確な結晶粒界（グレインバウン
ダリーともいう。）を確認することができない。ｃ軸配向を有する結晶はエッチングされ
にくく、チャネルエッチ型のトランジスタにおいて、一対の電極を形成する際の酸化物半
導体膜のオーバーエッチング量が少ない。この結果、酸化物半導体膜をＣＡＡＣ－ＯＳ膜
で構成することで、チャネルエッチ型のトランジスタを作製することができる。なお、チ
ャネルエッチ型のトランジスタは、一対の電極の間隔、即ちチャネル長を、０．５μｍ以
上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満と小さくすることが可能であ
る。
また、酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体とい
う。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、及び微結晶
構造の酸化物半導体（以下、微結晶酸化物半導体という。）の一以上で構成されてもよい
。以下に、ＣＡＡＣ－ＯＳ、単結晶酸化物半導体、多結晶酸化物半導体、及び微結晶酸化
物半導体について説明する。
＜ＣＡＡＣ－ＯＳ＞
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡ
Ｃ－ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、さらに好ましくは５μｍ２以
上、さらに好ましくは１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶
部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単
結晶に近い物性の薄膜となる。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配
置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、ＣＡＡＣ－ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ－
ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いて
いることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａ－ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ
膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれるこ
とを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°
近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない
）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単
結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少
ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キ
ャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトラン
ジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、
結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低い
と密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ－ＯＳ膜よりも密度が高い。また
、ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半
導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非
晶質酸化物半導体膜よりも密度が高い。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３
００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であるこ
とが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認でき
る場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方
位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用い
てｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場
合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、また
は複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合があ
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結
晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリ
ア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジ
スタは、ＣＡＡＣ－ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信
頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用
いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。
また、ｎｃ－ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対しナノビーム電子線
回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－
ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態７）
実施の形態１乃至実施の形態６に示すトランジスタの作製方法において、一対の電極１
９、２０を形成した後、酸化物半導体膜１７を酸化雰囲気で発生させたプラズマに曝し、
酸化物半導体膜１７に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン
、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基
板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１７を曝すこ
とが好ましい。この結果、酸化物半導体膜１７にダメージを与えず、且つ酸素を供給する
ことが可能であり、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。
また、エッチング処理により酸化物半導体膜１７の表面に残存する不純物、例えば、フッ
素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以
上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１７に含まれ
る水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１７か
ら脱離する。この結果、酸化物半導体膜１７に含まれる水素及び水の含有量を低減するこ
とができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態８）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することがで
きるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使って
も良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示され
た金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉ
ｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及び
ジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３であ
る。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜
鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリ
メチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いること
もでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いること
もできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
－Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を
形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。
なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－
Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお
、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても
良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにか
えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、
Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（
Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明
する。
図２３（Ａ）に、半導体装置の一例を示す。図２３（Ａ）に示す半導体装置は、画素部
１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行
に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と
、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御さ
れるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設され
た複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に
配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々
が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆
動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、い
ずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０
３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０
３と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれか
の列に配設されたｍ個の画素１０３に電気的と接続される。
図２３（Ｂ）、（Ｃ）は、図２３（Ａ）に示す表示装置の画素１０３に用いることがで
きる回路構成の一例を示している。
図２３（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素
子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定され
る。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の
画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方
に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御
する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦
方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１とし
ては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶
、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモー
ド、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅ
ｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎ
ｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、こ
れに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図２３（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及び
ドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対
の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線
１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。なお、トランジスタ
１０２は、実施の形態１乃至実施の形態８のいずれかに示すトランジスタを用いることが
できる。
図２３（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は
、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の
電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様
に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量と
しての機能を有する。
例えば、図２３（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４によ
り各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデ
ータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２３（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ
１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素
子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる
信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲー
ト信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の
他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０
２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量
素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に
流れる電流を制御する機能を有する。なお、トランジスタ１０２は、実施の形態１乃至実
施の形態８のいずれかに示すトランジスタを用いることができる。
なお、発光装置を構成するＥＬ素子の輝度は、ＥＬ素子の駆動を制御するトランジスタ
に流れる電流に比例する。実施の形態１乃至実施の形態８に示すような、Ｄｕａｌ Ｇａ
ｔｅ駆動のトランジスタは、オン電流が大きく電界効果移動度が高いと共に、飽和領域に
おけるドレイン電流Ｉｄの飽和性が高い。このため、ＥＬ素子を駆動するトランジスタ１
０２として、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタを用いることで、ＥＬ素子の輝度を
高めることが可能である。また、ＥＬ素子を駆動するトランジスタ１０２として、Ｄｕａ
ｌ Ｇａｔｅ駆動のトランジスタを用いることで、ドレイン電圧の変動に伴うＥＬ素子の
輝度の変動を低減することができる。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えら
れる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は
、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される
。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に
電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば
、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジ
スタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流を
モニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１
３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトラン
ジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５
の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び
発光素子１３１の一方の電極に電気的に接続される。
図２３（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデー
タを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン
電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン
電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソー
ドとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には
、低電源電位ＶＳＳが与えられる。図２３（Ｃ）に示す構成においては、配線１３７に高
電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図２３（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の
画素１０３を順次選択し、トランジスタ１３３をオン状態にしてデータ信号のデータを書
き込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持
状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き
込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、
トランジスタ１０２のソース電極とドレイン電極の間に流れる電流量が制御され、発光素
子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、
画像を表示できる。
ここで、図２３（Ｂ）及び図２３（Ｃ）に示す回路図において、トランジスタ１０２の
回路記号を図２４（Ａ）に示す。なお、図２４（Ａ）に示す回路記号では、一対のゲート
電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレイン電極をＤで示している。図
２４（Ａ）に示す回路記号では、ゲート電極９１と、ソース電極またはドレイン電極とし
て機能する一対の電極１９、２０の位置関係には、限定がない。
図２４（Ｂ）に、ソース電極またはドレイン電極として機能する一対の電極１９、２０
が、酸化物半導体膜１７上において、ゲート電極９１と部分的に重なっているトランジス
タ１０２の、回路記号を示す。図２４（Ｂ）に示す回路記号では、図２４（Ａ）に示す回
路記号と同様に、一対のゲート電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレ
イン電極をＤで示している。
図２４（Ｃ）に、図２４（Ｂ）に示す回路記号に対応した、トランジスタ１０２の断面
図を一例として示す。図２４（Ｃ）に示すトランジスタ１０２は、チャネル長方向におい
て、電極１９の端部と電極２０の端部の距離Ｄｓｄが、ゲート電極９１の端部間の距離Ｄ
ｇｅ＿２に比べて短い。そして、チャネル長方向における断面図では、ゲート電極９１の
一対の端部が、一対の電極１９、２０と重なっている。
また、図２４（Ｄ）に、ソース電極またはドレイン電極として機能する一対の電極１９
、２０が、酸化物半導体膜１７上において、ゲート電極９１と重なっていないトランジス
タ１０２の、回路記号を示す。図２４（Ｄ）に示す回路記号では、図２４（Ａ）に示す回
路記号と同様に、一対のゲート電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレ
イン電極をＤで示している。
図２４（Ｅ）に、図２４（Ｄ）に示す回路記号に対応した、トランジスタ１０２の断面
図を一例として示す。図２４（Ｅ）に示すトランジスタ１０２は、チャネル長方向におい
て、電極１９の端部と電極２０の端部の距離Ｄｓｄが、ゲート電極９１の端部間の距離Ｄ
ｇｅ＿２に比べて長い。そして、チャネル長方向における断面図では、ゲート電極９１の
一対の端部が、一対の電極１９、２０と重なってない。
本明細書に添付された図面では、図２４（Ａ）に示す回路記号が、図２４（Ｂ）の回路
記号で表される構造のトランジスタ１０２と、図２４（Ｄ）の回路記号で表される構造の
トランジスタ１０２とを、含むものとする。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素
１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図２
３（Ｂ）に示す画素１０３の上面図を図２５に示す。
図２５において、走査線１０７は、信号線１０９に略直交する方向に延伸して設けられ
ている。容量線１１５は、信号線１０９と平行方向に延伸して設けられている。なお、走
査線１０７は、走査線駆動回路１０４（図２３を参照。）と電気的に接続されており、信
号線１０９及び容量線１１５は、信号線駆動回路１０６（図２３を参照。）に電気的に接
続されている。
トランジスタ１０２は、走査線１０７及び信号線１０９が交差する領域に設けられてい
る。トランジスタ１０２は、実施の形態２に示すトランジスタ８０と同様の構造のトラン
ジスタを用いることができる。なお、走査線１０７において、酸化物半導体膜１７ａと重
畳する領域がトランジスタ１０２のゲート電極として機能し、図２６乃至図２８において
、ゲート電極１３と示す。また、信号線１０９において、酸化物半導体膜１７ａと重畳す
る領域がトランジスタ１０２のソース電極またはドレイン電極として機能し、図２６乃至
図２８において、電極１９と示す。また、図２５において、走査線１０７は、上面形状に
おいて端部が酸化物半導体膜１７ａの端部より外側に位置する。このため、走査線１０７
はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジス
タに含まれる酸化物半導体膜１７ａに光が照射されず、トランジスタの電気特性の変動を
抑制することができる。
また、電極２０は、開口部９３において、電極９２と接続する。電極９２は、透光性を
有する導電膜で形成されており、画素電極として機能する。
容量素子１０５は、容量線１１５と接続されている。また、容量素子１０５は、ゲート
絶縁膜上に形成される導電性を有する膜１７ｂ（酸化物導電体膜ともいう。）と、トラン
ジスタ１０２上に設けられる誘電体膜と、電極９２とで構成されている。誘電体膜は、窒
化絶縁膜で形成される。導電性を有する膜１７ｂ、窒化物絶縁膜、及び電極９２はそれぞ
れ透光性を有するため、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％
以上、好ましくは５５％以上、さらに好ましくは６０％以上とすることが可能であると共
に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体
装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さ
くなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が
小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、
当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を
高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ
以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる
。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。
次いで、図２５の一点鎖線Ａ－Ｂ、Ｃ－Ｄにおける断面図を図２６に示す。なお、一点
破線Ａ－Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極と
して機能する電極９２の接続部、及び容量素子１０５の断面図であり、Ｃ－Ｄにおける断
面図は、トランジスタ１０２のチャネル幅方向の断面図、及びゲート電極１３及びゲート
電極９１の接続部における断面図である。
図２６に示すトランジスタ１０２は、チャネルエッチ型のトランジスタであり、基板１
１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート
絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７
ａと、酸化物半導体膜１７ａに接する、一対の電極１９、２０とを有する。また、ゲート
絶縁膜１５、酸化物半導体膜１７ａ、及び一対の電極１９、２０上には、酸化物絶縁膜８
３が形成され、酸化物絶縁膜８３上には酸化物絶縁膜８５が形成される。また、ゲート絶
縁膜１５、酸化物半導体膜１７ａ、酸化物絶縁膜８３、酸化物絶縁膜８５、電極１９、２
０上には窒化物絶縁膜８７が形成される。また、一対の電極１９、２０の一方、ここでは
電極２０に接続する電極９２、及びゲート電極９１が窒化物絶縁膜８７上に形成される。
なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される
。酸化物絶縁膜１５ｂは、酸化物半導体膜１７ａ、一対の電極１９、２０、及び酸化物絶
縁膜８３と重複する領域に形成される。
Ｃ－Ｄにおける断面図に示すように、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７に設け
られる開口部９４において、ゲート電極９１は、ゲート電極１３と接続する。即ち、ゲー
ト電極１３及びゲート電極９１は同電位である。
本実施の形態に示すトランジスタ１０２上には、トランジスタごとに分離された酸化物
絶縁膜８３、８５が形成される。分離された酸化物絶縁膜８３、８５が酸化物半導体膜１
７ａと重畳する。また、Ｃ－Ｄに示すチャネル幅方向の断面図において、酸化物半導体膜
１７ａの外側に酸化物絶縁膜８３及び酸化物絶縁膜８５の端部が位置する。また、チャネ
ル幅方向において、酸化物半導体膜１７ａの一方の側面及び他方の側面それぞれの外側に
おいて、ゲート電極９１は、酸化物絶縁膜８３、酸化物絶縁膜８５、及び窒化物絶縁膜８
７を介して酸化物半導体膜１７ａの側面と位置する。また、窒化物絶縁膜８７は、酸化物
絶縁膜８３及び酸化物絶縁膜８５の上面及び側面を覆うように形成され、窒化物絶縁膜１
５ａと接する。
本実施の形態に示すトランジスタ１０２において、酸化物半導体膜１７ａ及び酸化物絶
縁膜８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。窒化物
絶縁膜１５ａ及び窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を
有するため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７ａに
移動させることが可能であり、酸化物半導体膜１７ａの酸素欠損量を減らすことが可能で
ある。また、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、水、水素等の拡散係数が低く
、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜１７ａへの水、水
素等の拡散を防ぐことが可能である。これらの結果、トランジスタ１０２は、信頼性の高
いトランジスタとなる。
容量素子１０５は、ゲート絶縁膜１５上に形成される導電性を有する膜１７ｂと、窒化
物絶縁膜８７と、電極９２とで構成されている。容量素子１０５において、導電性を有す
る膜１７ｂは、酸化物半導体膜１７ａと同時に形成された膜であり、且つ不純物を含むこ
とにより導電性が高められた膜である。または、導電性を有する膜１７ｂは、酸化物半導
体膜１７ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等
により酸素欠損が形成され、導電性が高められた膜である。
酸化物半導体膜１７ａ及び導電性を有する膜１７ｂは共に、ゲート絶縁膜１５上に形成
されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１７ａと比較して、導電性
を有する膜１７ｂの不純物濃度が高い。例えば、酸化物半導体膜１７ａに含まれる水素濃
度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であ
り、導電性を有する膜１７ｂ含まれる水素濃度は、８×１０１９以上、好ましくは１×１
０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上である。また、酸化物
半導体膜１７ａと比較して、導電性を有する膜１７ｂに含まれる水素濃度は２倍、好まし
くは１０倍以上である。
また、酸化物半導体膜１７ａと同時に形成された酸化物半導体膜をプラズマに曝すこと
により、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、
酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化
物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜８３及び
酸化物絶縁膜８５を形成するためのエッチング処理において酸化物半導体膜がプラズマに
曝されることで、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アン
モニア、酸素及び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される
。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１７ｂとなる。
即ち、導電性を有する膜１７ｂは、導電性の高い酸化物半導体膜ともいえる。また、導
電性を有する膜１７ｂは、導電性の高い金属酸化物膜ともいえる。
また、窒化物絶縁膜８７は水素を含む。このため、窒化物絶縁膜８７の水素が酸化物半
導体膜１７ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜におい
て水素は酸素と結合し、キャリアである電子が生成される。また、窒化物絶縁膜８７をプ
ラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝さ
れ、酸素欠損が生成される。当該酸素欠損に、窒化物絶縁膜８７に含まれる水素が入るこ
とで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高く
なり、導電性を有する膜１７ｂとなる。
導電性を有する膜１７ｂは、酸化物半導体膜１７ａより抵抗率が低い。導電性を有する
膜１７ｂの抵抗率が、酸化物半導体膜１７ａの抵抗率の１×１０－８倍以上１×１０－１
倍未満であることが好ましく、代表的には１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満
、さらに好ましくは、抵抗率が１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満であると
よい。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に
、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量
素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電
膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有
するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、
画素の開口率を高めることができる。
次に、図２６に示すトランジスタ１０２及び容量素子１０５の作製方法について、図２
７及び図２８を用いて説明する。
図２７（Ａ）に示すように、基板１１上にゲート電極１３を形成する。ゲート電極１３
は、第１のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる
。
次に、図２７（Ｂ）に示すように、ゲート電極１３上に、後に窒化物絶縁膜１５ａとな
る窒化物絶縁膜１４ａと、後に酸化物絶縁膜１５ｂとなる酸化物絶縁膜１４ｂを形成する
。次に、酸化物絶縁膜１４ｂ上に、酸化物半導体膜１７ａ、後に導電性を有する膜１７ｂ
となる酸化物半導体膜１７ｃを形成する。酸化物半導体膜１７ａ、１７ｃは、第２のフォ
トマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２７（Ｃ）に示すように、一対の電極１９、２０と、容量線として機能する導
電膜２１ｃとを形成する。一対の電極１９、２０、及び導電膜２１ｃは、第３のフォトマ
スクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２７（Ｄ）に示すように、酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する
。酸化物絶縁膜８３及び酸化物絶縁膜８５は、第４のフォトマスクを用いたフォトリソグ
ラフィ工程を用いて形成することができる。
なお、Ｃ－Ｄの断面図に示すように、チャネル幅方向において、酸化物半導体膜１７ａ
の両側面の外側に酸化物絶縁膜８３及び酸化物絶縁膜８５の側面が位置するように、分離
された酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する。また、酸化物絶縁膜８３のエ
ッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングされ、酸化物絶縁膜１５ｂが形
成される。この結果、窒化物絶縁膜１４ａが露出する。また、当該エッチング工程におい
て、酸化物半導体膜１７ｃはプラズマのダメージを受け、酸化物半導体膜１７ｃに酸素欠
損が形成される。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
当該加熱処理により、酸化物絶縁膜８５に含まれる酸素の一部を酸化物半導体膜１７ａ
に移動させ、酸化物半導体膜１７ａに含まれる酸素欠損を補填することが可能である。こ
の結果、酸化物半導体膜１７ａに含まれる酸素欠損量をさらに低減することができる。
次に、図２８（Ａ）に示すように、後に窒化物絶縁膜８７となる窒化物絶縁膜２６を形
成する。
窒化物絶縁膜２６は、スパッタリング法、ＣＶＤ法等により形成する。窒化物絶縁膜２
６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１７ｃがプラ
ズマに曝されるため、酸化物半導体膜１７ｃの酸素欠損を増加させることができる。
当該工程により、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び酸化物絶縁膜８５を
内側に設けて、窒化物絶縁膜１５ａ及び窒化物絶縁膜２６が接する。また、酸化物半導体
膜１７ｃが、導電性を有する膜１７ｂとなる。なお、窒化物絶縁膜２６として、プラズマ
ＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半
導体膜１７ｃに拡散するため、導電性がより高まる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下
とする。なお、当該加熱処理において、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び
酸化物絶縁膜８５は、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７が接する領域内に設けら
れているため、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び酸化物絶縁膜８５から外
部への酸素の拡散を防ぐことができる。この結果、しきい値電圧のマイナスシフトを低減
することができる。また、しきい値電圧の変動量を低減することができる。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、窒化物絶縁膜１４ａ及び窒化物絶縁膜２６を
エッチングして、図２８（Ｂ）に示すように、開口部９３及び開口部９４を有する窒化物
絶縁膜８７、並びに開口部９４を有する窒化物絶縁膜１５ａを形成する。
次に、図２８（Ｃ）に示すように、ゲート電極９１及び画素電極として機能する電極９
２を形成する。ゲート電極９１及び画素電極として機能する電極９２は、第６のフォトマ
スクを用いたフォトリソグラフィ工程を用いて形成することができる。この結果、開口部
９３において、電極２０と電極９２が接続する。また、開口部９４において、ゲート電極
１３及びゲート電極９１が接続する。
以上の工程により、図２６に示すトランジスタ１０２を作製すると共に、容量素子１０
５を作製することができる。
本実施の形態に示すトランジスタにおいては、酸化物半導体膜１７ａ及び酸化物絶縁膜
８３、８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。また
、酸化物絶縁膜８３、８５の少なくとも一方が、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物絶縁膜を用いて形成されている。これらのため、酸化物絶縁膜８３ま
たは酸化物絶縁膜８５に含まれる酸素が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７によ
り外部に移動することを抑制することができる。この結果、酸化物絶縁膜８３または酸化
物絶縁膜８５に含まれる酸素を効率よく酸化物半導体膜１７ａに移動させ、酸化物半導体
膜に含まれる酸素欠損量を低減することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と
同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜
を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新た
に導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光
性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくし
つつ、画素の開口率を高めることができる。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置
を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１０）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表
示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部
または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することが
できる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装
置の例について、図２９及び図３０を用いて説明する。なお、図３０（Ａ）及び図３０（
Ｂ）は、図２９（Ｂ）中でＭ－Ｎの一点鎖線で示した部位の断面構成を示す断面図である
。
図２９（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにし
て、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２９（Ａ
）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異な
る領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線
駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９
０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８から供給されている
。
図２９（Ｂ）及び図２９（Ｃ）において、第１の基板９０１上に設けられた画素部９０
２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。ま
た画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よ
って画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と
第２の基板９０６とによって、表示素子と共に封止されている。図２９（Ｂ）及び図２９
（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは
異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信
号線駆動回路９０３が実装されている。図２９（Ｂ）及び図２９（Ｃ）においては、信号
線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及
び電位は、ＦＰＣ９１８から供給されている。
また図２９（Ｂ）及び図２９（Ｃ）においては、信号線駆動回路９０３を別途形成し、
第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、またはワイヤボンディング方法、或いはＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２９（
Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例で
あり、図２９（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図
２９（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。
また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの
先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（
集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有
しており、上記実施の形態で示したトランジスタを適用することができる。また、走査線
駆動回路に含まれるバッファ回路に上記実施の形態で示したトランジスタを適用すること
ができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図３０
（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図３０（Ｂ）に、
表示素子として発光素子を用いた発光表示装置の例を示す。
図３０（Ａ）及び図３０（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端
子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有
する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６
は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、ト
ランジスタを複数有しており、図３０（Ａ）及び図３０（Ｂ）では、画素部９０２に含ま
れるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例
示している。図３０（Ａ）では、トランジスタ９１０上には、酸化物絶縁膜９２４が設け
られ、酸化物絶縁膜９２４上には、窒化絶縁膜９２７が設けられ、図３０（Ｂ）では、窒
化絶縁膜９２７上にさらに平坦化膜９２１が設けられている。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、実施の形態１乃
至実施の形態９で示したトランジスタを適宜適用することで、高画質な表示装置を作製す
ることができる。
また、図３０（Ａ）及び図３０（Ｂ）では、窒化絶縁膜９２７上において、駆動回路用
のトランジスタ９１１の酸化物半導体膜９２６のチャネル領域と重なる位置に導電膜９１
７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３
０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル領域と重なる位置
に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電
圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ
９１１のゲート電極と同電位とすることで、トランジスタの電界効果移動度が高くなり、
オン電流が大きくなるため好ましい。この結果、走査線駆動回路９０４の面積を縮小する
ことが可能であり、表示装置の狭額縁化が可能である。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮
蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によ
りトランジスタの電気的な特性が変動することを防止することができる。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
図３０（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の
電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜とし
て機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第
２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を
介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶
とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性で
あるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよい
のでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防
止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よ
って液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シ
ール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、スイッチング
特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能で
ある。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで
、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を
作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができ
る。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置
に適用することもできる。
図３０（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられた
トランジスタ９１０と電気的に接続している。なお、発光素子９６３の構成は、第１の電
極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定され
ない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適
宜変えることができる。
隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９
３１及び隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜
、窒化酸化アルミニウム膜、ＤＬＣ膜等を形成することができる。また、第１の基板９０
１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が
設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少
ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッ
ケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリ
ットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対し
てバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場
合、図３０（Ｂ）に示すように、酸化物絶縁膜９２４上にフリットガラスを設けることで
密着性を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極
などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパタ
ーン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることがで
きる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ
）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、
タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、または
その合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができ
る。
また、第１の電極９３０及び第２の電極９３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたは
その誘導体、ポリピロールまたはその誘導体、若しくはアニリン、ピロールおよびチオフ
ェンの２種以上からなる共重合体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有す
る信頼性のよい半導体装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
本実施例では、トランジスタを作製し、そのＩｄ－Ｖｇ特性および信頼性の評価を行っ
た結果について説明する。
［試料の作製］
本実施例では、本発明の一態様である試料１、２と、比較用の試料３をそれぞれ作製し
た。より具体的には、本発明の一態様である試料１として、実施の形態１及び図１に示す
トランジスタ１０の構成に相当するトランジスタを作製した。また本発明の一態様である
試料２として、実施の形態２及び図１６に示すトランジスタ８０の構成に相当するトラン
ジスタを作製した。また比較用の試料３としては、実施の形態１及び図１に示すトランジ
スタ１０の構成のうち、ゲート電極３１を有さない構成に相当するトランジスタを作製し
た。
＜試料１＞
まず、基板１１としてガラス基板を用い、基板１１上にゲート電極１３を形成した。
ゲート電極１３として、スパッタリング法で厚さ２００ｎｍのタングステン膜を形成し
、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用い
て該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極１３上にゲート絶縁膜１５を形成した。
ゲート絶縁膜１５として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒
化シリコン膜を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、および第３
の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置
の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電
源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の
窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、
及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の反応
室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用
いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化
シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を
原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制
御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０
ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び
第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一
酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を４
０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して形成
した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜１５を介してゲート電極１３に重なる酸化物半導体膜１７を形成し
た。
ここでは、ゲート絶縁膜１５上に厚さ３５ｎｍの酸化物半導体膜１７をスパッタリング
法で形成した。
酸化物半導体膜１７は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（
原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガスとしてス
パッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、５ｋＷの
直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃
とした。
次に、酸化物半導体膜１７に接する一対の電極１９、２０を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚
さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニ
ウム膜上に厚さ２００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により
該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の
電極１９、２０を形成した。
次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、反応室に設けられる
上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一
酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜１７を曝した。
次に、酸化物半導体膜１７及び一対の電極１９、２０上にゲート絶縁膜２８を形成した
。ここでは、ゲート絶縁膜２８として第１の酸化物絶縁膜、第２の酸化物絶縁膜、および
窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化
二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗ
の高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸
化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５０
０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件
により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が
脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、
水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜
へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、厚さ１００ｎｍの窒化物絶縁膜を形成した。窒化物絶
縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃ
ｃｍのアンモニアガスを原料ガスとし、反応室の圧力を１００Ｐａ、基板温度を３５０℃
とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成し
た。
次に、酸化物半導体膜１７及び一対の電極１９、２０が設けられていない領域において
、ゲート絶縁膜１５及びゲート絶縁膜２８の一部に、ゲート電極１３に達する開口部を形
成した。当該開口部は、フォトリソグラフィ工程によりゲート絶縁膜２８上にマスクを形
成し、該マスクを用いてゲート絶縁膜１５及びゲート絶縁膜２８の一部をエッチングする
ことにより形成した。
次に、ゲート絶縁膜２８上にゲート電極３１を形成した。ゲート電極３１は、ゲート絶
縁膜１５及びゲート絶縁膜２８の一部に設けられた開口部を介して、ゲート電極１３と電
気的に接続する構成とした。
ここでは、ゲート電極３１として、スパッタリング法により厚さ１００ｎｍの酸化シリ
コンを含む酸化インジウム－酸化スズ化合物（ＩＴＯ－ＳｉＯ２）の導電膜を形成した。
なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１
０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った
。
以上の工程により、本実施例の試料１を得た。
＜試料２＞
試料２は試料１と比較し、ゲート絶縁膜及びゲート電極の構造が異なる。より具体的に
は、図１６（Ｃ）に示すように、トランジスタのチャネル幅方向において、第１の酸化物
絶縁膜及び第２の酸化物絶縁膜の側面をゲート電極３１が覆うような構成とした。
試料２の作製は、上述した試料１の作製工程において、第１の酸化物絶縁膜、第２の酸
化物絶縁膜を成膜し、加熱処理を行ったのちに、フォトリソグラフィ工程により第２の酸
化物絶縁膜上にマスクを形成した。続いて該マスクを用いて第１の酸化物絶縁膜、第２の
酸化物絶縁膜の一部をエッチングした。それ以外の工程は、上述した試料１と同様である
ため、試料１の記載を援用できる。
＜試料３＞
比較のための試料３は、試料１と比較し、ゲート電極３１を有さない点で相違する構成
とした。
試料３の作製は、上述した試料１の作製工程において、ゲート電極３１の形成工程を省
略することにより作製した。それ以外の工程は、上述した試料１と同様であるため、試料
１の記載を援用できる。
なお、上述した試料１乃至試料３として、チャネル幅（Ｗ）を５０μｍであり、チャネ
ル長（Ｌ）が２μｍ、３μｍ、および６μｍである、３種類のトランジスタをそれぞれ作
製した。
＜Ｉｄ－Ｖｇ特性＞
次に、試料１乃至試料３のトランジスタの初期特性として、Ｉｄ－Ｖｇ特性を測定した
。ここでは、基板温度を２５℃とし、ソース－ドレイン間の電位差（以下、ドレイン電圧
、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース－ゲート電極間の電位差（以下、ゲート電
圧、Ｖｇともいう）を－１５Ｖ乃至１５Ｖまで変化させたときのソース－ドレイン間に流
れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＩｄ－Ｖｇ特性を
測定した。
ここで、試料１及び試料２においては、ゲート電極１３とゲート電極３１とが電気的に
短絡した状態でゲート電圧を加えるような駆動方法を用いた。このような駆動方法をＤｕ
ａｌ Ｇａｔｅ駆動という。すなわち、Ｄｕａｌ Ｇａｔｅ駆動では、常にゲート電極１
３とゲート電極３１とのゲート電圧が等しくなる。
図３１に、試料３のＩｄ－Ｖｇ特性を示す。図３１（Ａ）、（Ｂ）、（Ｃ）はそれぞれ
、チャネル長（Ｌ）が２μｍ、３μｍ、６μｍであるトランジスタについての結果である
。また同様に、図３２には試料１のＩｄ－Ｖｇ特性を、図３３には試料２のＩｄ－Ｖｇ特
性をそれぞれ示している。
また、図３１、図３２、図３３のそれぞれにおいて、横軸はゲート電圧Ｖｇを、左縦軸
はドレイン電流Ｉｄを、右縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移
動度は、飽和領域での値を示すために、Ｖｄ＝１０Ｖで算出した電界効果移動度を示して
いる。
図３１に示す比較のための試料３では、チャネル長（Ｌ）によらず、電界効果移動度の
値はほとんど変化しないことが分かった。また、チャネル長（Ｌ）が小さいほど、ドレイ
ン電圧Ｖｄが大きいほどしきい値電圧がマイナス方向にシフトする結果が示された。
一方、図３２に示す、本発明の一態様の試料１では、すべてのチャネル長（Ｌ）の条件
で、上記試料３に比べて電界効果移動度が向上していることが確認できた。さらに、チャ
ネル長（Ｌ）が小さいほど、電界効果移動度が向上することが分かった。また、もっとも
チャネル長（Ｌ）の小さい条件（Ｌ＝２μｍ）であっても、ドレイン電圧Ｖｄに対するし
きい値電圧の変化は試料３に比べて極めて小さいものであることが分かった。
図３３に示す、本発明の一態様の試料２においても、すべてのチャネル長（Ｌ）の条件
で、上記試料３に比べて電界効果移動度が向上していることが確認できた。さらに、チャ
ネル長（Ｌ）が小さいほど、電界効果移動度が向上することが分かった。また、もっとも
チャネル長（Ｌ）の小さい条件（Ｌ＝２μｍ）であっても、ドレイン電圧Ｖｄに対するし
きい値電圧の変化は試料３に比べて極めて小さいものであることが分かった。
試料１及び試料２ではＤｕａｌ Ｇａｔｅ駆動により、試料３に比べてチャネルが形成
される酸化物半導体膜に対してより効果的に電界を加えることが可能となり、その結果チ
ャネル長（Ｌ）が小さい状態であってもドレイン電圧Ｖｄに対するしきい値電圧の変化を
小さくすることができていることがわかる。また同様の理由により、試料１及び試料２で
はＤｕａｌ Ｇａｔｅ駆動によりドレイン電圧Ｖｄの影響を受けにくくなり、飽和領域に
おける飽和性も向上させることができる。
以上の結果から、本発明の一態様のトランジスタは、チャネル長（Ｌ）が小さいほど電
界効果移動度が向上すること、さらには、チャネル長（Ｌ）が小さい場合であっても、し
きい値電圧を良好な値とすることができることが確認できた。
＜ＢＴストレス試験＞
続いて、試料１及び試料２のＢＴストレス試験及び光ＢＴストレス試験を行った。
初めに、ゲートＢＴストレス試験及び光ゲートＢＴストレス試験を行った。
ここで、ゲートＢＴストレス試験の測定方法について説明する。はじめに、上記のよう
にトランジスタの初期特性におけるＩｄ－Ｖｇ特性を測定する。
次に、基板温度を任意の温度（以下、ストレス温度という）を一定に維持し、トランジ
スタのソース電極及びドレイン電極として機能する一対の電極を同電位とし、当該一対の
電極とは異なる電位をゲート電極に一定時間（以下、ストレス時間という）印加する。次
に、基板温度を適宜設定し、トランジスタの電気特性を測定する。この結果、ゲートＢＴ
ストレス試験前後の電気特性におけるしきい値電圧及びシフト値の差を、変動量として得
ることができる。
なお、ゲート電極に負の電圧を印加するストレス試験をマイナスゲートＢＴストレス試
験（Ｄａｒｋ －ＧＢＴ）といい、正の電圧を印加するストレス試験をプラスゲートＢＴ
ストレス試験（Ｄａｒｋ ＋ＧＢＴ）という。また、光を照射しつつゲート電極に負の電
圧を印加するストレス試験を光マイナスゲートＢＴストレス試験（Ｐｈｏｔｏ －ＧＢＴ
） といい、正の電圧を印加するストレス試験を光プラスゲートＢＴストレス試験（Ｐｈ
ｏｔｏ ＋ＧＢＴ）という。
ここでは、ゲートＢＴストレス条件として、ストレス温度を６０℃、ストレス時間を３
６００秒とし、ゲート電極に－３０Ｖまたは＋３０Ｖ、ソース電極及びドレイン電極とし
て機能する一対の電極に０Ｖを印加した。このときの、ゲート絶縁膜に印加する電界強度
を０．６６ＭＶ／ｃｍとした。
また、上記ＢＴストレス試験と同様の条件を用い、ＬＥＤを用いて１００００ｌｘの白
色光をトランジスタに照射して、光ゲートＢＴストレス試験を行った。なお、各種ゲート
ＢＴストレス試験後のトランジスタのＩｄ－Ｖｇ特性の測定温度を６０℃とした。
試料１及び試料２に含まれるトランジスタの初期特性のしきい値電圧とＢＴストレス試
験後のしきい値電圧の差（すなわち、しきい値電圧の変動量（ΔＶｔｈ））、シフト値の
差（すなわち、シフト値の変動量（ΔＳｈｉｆｔ））を、それぞれ図３４（Ａ）、（Ｂ）
に示す。図３４（Ａ）、（Ｂ）に、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ
）、マイナスゲートＢＴストレス試験（Ｄａｒｋ －ＧＢＴ）、光プラスゲートＢＴスト
レス試験（Ｐｈｏｔｏ ＋ＧＢＴ）、光マイナスゲートＢＴストレス試験（Ｐｈｏｔｏ
－ＧＢＴ）についてそれぞれの変動量を示す。
ここで、本明細書におけるしきい値電圧及びシフト値について説明する。しきい値電圧
（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［
Ａ１／２］）を縦軸としてプロットしたＩｄ－Ｖｇ曲線において、曲線上の傾きが最大で
ある点における接線と、Ｉｄ１／２＝０の直線（すなわちＶｇ軸）との交点におけるゲー
ト電圧と定義する。なお、ここでは、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を
算出する。
また、本明細書におけるシフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸
、ドレイン電流（Ｉｄ［Ａ］）の対数を縦軸としてプロットしたＩｄ－Ｖｇ曲線において
、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０－１２［Ａ］の直線
との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄを１０Ｖとし
て、シフト値を算出する。
図３４（Ａ）より、試料１において、チャネル長（Ｌ）が小さい条件であるほど、しき
い値電圧及びシフト値の変動量が少ないことがわかる。特にプラスゲートＢＴストレス試
験、光プラスゲートＢＴストレス試験に対して、最もチャネル長（Ｌ）の小さいＬ＝２μ
ｍの条件で、最もこれらの変動量が少ないことがわかる。
図３４（Ｂ）より、試料２においても、チャネル長（Ｌ）が小さい条件であるほど、し
きい値電圧及びシフト値の変動量が少ないことがわかる。特にプラスゲートＢＴストレス
試験、光プラスゲートＢＴストレス試験に対して、最もチャネル長（Ｌ）の小さいＬ＝２
μｍの条件で、最もこれらの変動量が少ないことがわかる。
以上の結果から、本発明の一態様のトランジスタは、チャネル長（Ｌ）が小さいほど、
トランジスタの特性変化が小さく、信頼性の高いトランジスタであることが確認できた。
続いて、試料１乃至試料３について、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋Ｇ
ＢＴ）を行った。ここでは、ストレス温度を６０℃とし、ストレス時間を１００秒、５０
０秒、１５００秒、２０００秒、３６００秒として、しきい値電圧の変動量を測定した。
図３５（Ａ）、（Ｂ）、（Ｃ）は、それぞれチャネル長（Ｌ）が２μｍ、３μｍ、６μ
ｍであるトランジスタについての、しきい値電圧の変動量と、各変動量から得た近似線を
示す。なお、図３５に示すグラフは両対数グラフであり、横軸はストレス時間を示し、縦
軸はしきい値電圧の変動量（ΔＶｔｈ）を示す。
図３５（Ａ）において、ストレス時間が短い（例えば３００秒以下）とき、比較のため
の試料３のしきい値電圧の変動量は、本発明の一態様の試料１と同程度かそれ以上の値で
あった。しかしながら、試料３のストレス時間に対するしきい値電圧の変動量の傾きは、
試料１及び試料２よりも大きい。そのため、ストレス時間が長い（例えば３６００秒以上
）ほど、試料１及び試料２のしきい値電圧の変動量は試料３に比べて小さくなる傾向があ
ることが分かった。
また、図３５（Ｂ）、（Ｃ）では、測定範囲（３６００秒以下）内において、比較のた
めの試料３のしきい値電圧の変動量は、試料１及び試料２よりも小さいものの、上記と同
様にストレス時間に対するしきい値電圧の変動量の傾きが試料１及び試料２よりも大きい
。そのため、ストレス時間が長いほどその大小関係は逆転し、試料１及び試料２のしきい
値電圧の変動量の方が試料３に比べて小さくなることがわかる。
以上の結果から、本発明の一態様のトランジスタは、しきい値電圧の経時変化が小さく
、信頼性の高いトランジスタであることが確認できた。また、チャネル長（Ｌ）を小さく
することで、信頼性をより向上できることが確認できた。
続いて、試料１及び試料２について、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋Ｇ
ＢＴ）とマイナスゲートＢＴストレス試験（Ｄａｒｋ －ＧＢＴ）を交互に繰り返した時
の、しきい値電圧の変動量を測定した。ここでは、まずトランジスタのＩｄ－Ｖｇ特性を
測定した。その後プラスゲートＢＴストレス試験、マイナスゲートＢＴストレス試験をそ
れぞれ交互に２回ずつ行った。各ゲートＢＴストレス試験は、ストレス温度を６０℃、ス
トレス時間を３６００秒とした。またここでは、Ｌ＝２μｍのトランジスタについて測定
した。
図３６（Ａ）、（Ｂ）にそれぞれ、試料１、試料２における、ストレス試験前（Ｉｎｉ
ｔｉａｌ）と、各ゲートＢＴストレス試験後のそれぞれのしきい値電圧を示す。図３６に
おいて、縦軸はしきい値電圧（Ｖｔｈ）を示し、横軸は最も左側が、ストレス試験前、続
いてプラスゲートＢＴストレス試験後、マイナスゲートＢＴストレス試験後、プラスゲー
トＢＴストレス試験後、マイナスゲートＢＴストレス試験後の順で示す。
ここで、プラスゲートＢＴストレス試験とマイナスゲートＢＴストレス試験とを交互に
行ったとき、しきい値電圧の値が交互に増減を繰り返す場合、ゲート電極への電圧印加に
伴うトラップ準位へのキャリアのトラップ及びデトラップに起因する、しきい値電圧の変
動であることが推測される。一方、しきい値電圧の変化が一方向に偏りを有する場合（例
えば徐々に増大、または減少する傾向がある場合）、トラップ準位へトラップされたキャ
リアが固定電荷として振る舞うことによるしきい値電圧の変動であることが推測される。
図３６（Ａ）、（Ｂ）から、試料１及び試料２の両方において、各ストレス試験後のト
ランジスタのしきい値電圧は、ストレス試験前に対してほとんど変化が見られないことが
わかる。そのため、ゲート電極への電圧印加に伴う、トラップ準位へのキャリアのトラッ
プがほとんど生じないことが確認できた。
以上の結果から、本発明の一態様のトランジスタは、正の電圧及び負の電圧を交互にゲ
ート電極に印加するような駆動方法を用いた場合であっても、しきい値電圧の変動がほと
んどなく、信頼性の高いトランジスタであることが確認できた。

Claims (1)

  1. 第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上の第２のゲート電極と、
    前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、を有し、
    第１の開孔部が、前記第１のゲート絶縁層及び前記第２のゲート絶縁層の中に設けられ、
    第２の開孔部が、前記第１のゲート絶縁層及び前記第２のゲート絶縁層の中に設けられ、
    前記酸化物半導体膜は、前記第１の開孔部と前記第２の開孔部の間に位置し、
    前記第１の開孔部及び前記第２の開孔部を介して、前記第１のゲート電極と前記第２のゲート電極は、互いに電気的に接続されていることを特徴とする半導体装置。
JP2023128319A 2013-06-05 2023-08-07 半導体装置 Pending JP2023144004A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013119146 2013-06-05
JP2013119146 2013-06-05
JP2014004227 2014-01-14
JP2014004227 2014-01-14
JP2014054449 2014-03-18
JP2014054449 2014-03-18
JP2014113373A JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置
JP2019154374A JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021180310A Division JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2023144004A true JP2023144004A (ja) 2023-10-06

Family

ID=52004720

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014113373A Withdrawn JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置
JP2019154374A Active JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A Active JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置
JP2023128319A Pending JP2023144004A (ja) 2013-06-05 2023-08-07 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2014113373A Withdrawn JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置
JP2019154374A Active JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A Active JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置

Country Status (2)

Country Link
US (3) US9306074B2 (ja)
JP (4) JP2015195327A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US10559697B2 (en) * 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6796086B2 (ja) * 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106298857B (zh) * 2016-08-31 2019-03-15 深圳市华星光电技术有限公司 一种有机发光显示装置及其制造方法
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
CN111243500B (zh) * 2018-11-29 2022-02-11 上海和辉光电股份有限公司 显示面板
KR20200090313A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
JP2021197474A (ja) * 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2014103A (en) 1933-06-28 1935-09-10 Fairbanks Morse & Co Impulse coupling
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5157783B2 (ja) * 2008-09-25 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102378956B1 (ko) * 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20150010776A (ko) * 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101924318B1 (ko) * 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8634230B2 (en) * 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI573277B (zh) * 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101614398B1 (ko) * 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI742574B (zh) 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置

Also Published As

Publication number Publication date
JP6974401B2 (ja) 2021-12-01
JP2019204976A (ja) 2019-11-28
JP2022010017A (ja) 2022-01-14
JP7329575B2 (ja) 2023-08-18
US9876118B2 (en) 2018-01-23
US20160276372A1 (en) 2016-09-22
US20170243981A1 (en) 2017-08-24
JP2015195327A (ja) 2015-11-05
US9306074B2 (en) 2016-04-05
US20140361292A1 (en) 2014-12-11
US9595541B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
KR102582722B1 (ko) 반도체 장치
JP7329575B2 (ja) 半導体装置
JP7324826B2 (ja) 半導体装置
TW202414844A (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230905