JP5157783B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5157783B2
JP5157783B2 JP2008246386A JP2008246386A JP5157783B2 JP 5157783 B2 JP5157783 B2 JP 5157783B2 JP 2008246386 A JP2008246386 A JP 2008246386A JP 2008246386 A JP2008246386 A JP 2008246386A JP 5157783 B2 JP5157783 B2 JP 5157783B2
Authority
JP
Japan
Prior art keywords
region
portion
electro
optical device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008246386A
Other languages
English (en)
Other versions
JP2010078840A (ja
JP2010078840A5 (ja
Inventor
雅嗣 中川
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2008246386A priority Critical patent/JP5157783B2/ja
Publication of JP2010078840A publication Critical patent/JP2010078840A/ja
Publication of JP2010078840A5 publication Critical patent/JP2010078840A5/ja
Application granted granted Critical
Publication of JP5157783B2 publication Critical patent/JP5157783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ(TFT:Thin Film Transistor)が光リーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献1では、TFTのチャネル領域を、ゲート電極として機能する走査線によって遮光する技術が開示されている。また、特許文献2では、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってTFTのチャネル領域に到達する光を低減している。更に、特許文献3では、TFTの好適な動作の確保及び走査線の狭小化を可能としつつ、TFTのチャネル領域に入射する入射光を極力低減する技術が開示されている。

特開2004−4722号公報 特許3731447号公報 特開2003−262888号公報

しかしながら、上述のような遮光膜によってTFTを遮光する場合、遮光膜とTFTを構成する半導体層との間は、3次元的に見て例えば絶縁膜等を介して離間されており、遮光膜の脇から斜めに入射する入射光がTFTを構成する半導体層に到達してしまう。そのため、TFTにおける光リーク電流が生じることから、依然としてこのようなTFTにおける光リーク電流に起因したフリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のTFTにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するために、基板上に、第1の方向に延在する走査線と、前記第1の方向に交差する第2の方向に延在するデータ線と、前記走査線及び前記データ線の交差に対応して画素毎に設けられた画素電極と、前記第1の方向及び前記第2の方向のうち一方の方向に沿ったチャネル長を有するチャネル領域、前記第2の方向に沿った部分を有し、前記データ線に電気的に接続されたソース領域、前記第1の方向に沿った部分を有し、前記画素電極に電気的に接続されたドレイン領域、前記チャネル領域及び前記ソース領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記ドレイン間に形成された第2の接合領域を有し、前記基板上で平面的に見て前記データ線及び前記走査線の交差に対応して前記ドレイン領域で折れ曲がっている半導体層と、前記チャネル領域にゲート絶縁膜を介して対向するように形成された本体部、及び前記基板上で平面的に見て、前記半導体層における折れ曲がった部分に沿って、少なくとも前記第2の接合領域を包囲するL字部分を含む包囲部を有するゲート電極と、前記包囲部から立ち上がり又は立ち下がっており、前記第2の接合領域を側方から囲むように形成された部分を含む側壁部とを備える。

本発明に係る電気光学装置によれば、その動作時に、データ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオン/オフ駆動されることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。

本発明ではスイッチング素子であるトランジスタは、半導体層とデータ線とを含むように形成されている。半導体層は、チャネル領域、ソース領域、ドレイン領域、並びにチャネル領域及びソース領域間に形成された第1の接合領域、チャネル領域及びドレイン領域間に形成された第2の接合領域を有する。特に、半導体層は、基板上で平面的に見てデータ線及び走査線の交差に対応してドレイン領域で折れ曲がる形状を有している。即ち、半導体層は、ドレイン領域で折れ曲がったL字型の形状をしている。半導体層のうちチャネル領域は、第1の方向又は第2の方向に沿ってチャネル長を有するように形成され、チャネル長と同じ方向に沿ってソース領域が形成されている。一方、ドレイン領域は、チャネル領域及びソース領域と異なる方向(例えば、チャネル領域及びソース領域が第1の方向に沿って形成されているときには、第2の方向)に沿って形成されている。尚、第1の方向と第2の方向とによる角度(即ち、略L字型の形状を有する半導体層の折れ曲がりの角度)は、0度より大きく、180度より小さい範囲を取ればよい。

このように半導体層をL字型に形成することによって、特定の方向に沿って長手型に半導体層を形成した場合に比べて、基板上に形成された複数のTFT間の距離を小さくすることができる。仮に半導体層を特定の方向に沿って長手型に形成すると、半導体層の一方向におけるサイズが大きくなってしまい、TFTの配置間隔によって規定される画素ピッチも必然的に大きくなってしまう。それに対し、本発明の半導体層はドレイン領域で折り曲げられたL字型の形状を有しているので、一方向に沿ったサイズが大きくならなくて済む。その結果、TFTを小さく形成することができ、それに伴って、画素ピッチもより小さくすることができる。このようにして本発明によれば、半導体層をL字型に形成することによって、画素ピッチが小さく、高精細化に適した液晶装置等の電気光学装置を実現することができる。

トランジスタのうちゲート電極は、チャネル領域にゲート絶縁膜を介して対向するように形成された本体部、及び基板上で平面的に見て、ドレイン領域における折れ曲がった部分に沿って、少なくとも前記第2の接合領域を包囲するL字部分を含む包囲部を有する。本願発明者の研究によると、半導体層において、第2の接合領域は、光リーク電流が発生し易いとされている。従って、ゲート電極にこのような包囲部を設けることによって、第2の接合領域の遮光をより手厚くし、効果的に光リーク電流の発生を防止することができる。尚、ゲート電極は、遮光性を有する導電性物質、典型的にはポリシリコン等から形成するとよい。

ゲート電極のうち本体部は、ゲート絶縁膜を介してチャネル領域に対向するように配置されている。本体部は、オン/オフ電圧が印加されることにより、チャネル領域の動作を制御する、典型的なゲート電極としての役割を主として果たしている。

一方、ゲート電極のうち包囲部は、ドレイン領域における折れ曲がった部分に沿って、少なくとも第2の接合領域を包囲するL字部分を含むように形成されている。つまり、基板上で平面的に見たときの半導体層の輪郭に沿って形成されている。包囲部もまた、前述の本体部と同様に、遮光性を有する導電性物質、典型的にはポリシリコン等から形成するとよい。このように包囲部を設けることによって、基板に対して横或いは斜め方向から半導体層に侵入しようとする光を遮光する役割を主として果たしている。特に、側壁領域は少なくとも第2の接合領域を囲むように形成されており、第2の接合領域への遮光性を高めている。ここで、「囲むように形成された」とは、基板上で平面的に見て、少なくとも部分的に第2の接合領域の上下左右に側壁領域を形成されていることを意味し、該一の平面上で、広義には何らかの形で第2の接合領域の周囲を一方向又は複数方向から囲んでいればよく、狭義には半導体層を上下左右から完全に囲んでいてもよい。このように、ゲート電極を本体部及び包囲部を有するように形成することよって、少なくとも第2の接合領域を含む半導体層の一領域の遮光性を効果的に高めることができる。特に、基板上で平面的に見て、側壁領域を半導体層の側壁を囲めば囲むほど、様々な方向から入射しようとする光についても遮光性を高めることが可能となっている。

尚、このトランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。

側壁部は、ゲート電極を構成している包囲部から立ち上がり又は立ち下がっており、第2の接合領域を側方から囲むように形成された部分を含んでいる。つまり、側壁部は、少なくとも第2の接合領域を囲むように形成されたゲート電極の包囲部から上側又は下側に向かって三次元的な構造を持つように形成されている。そのため、側壁部を、例えば半導体層の脇を上下方向に通過するコンタクトホール内にプラグとして配置された遮光性の金属(例えば、ニッケル、チタン等)或いは専ら遮光用に設けられた遮光性の金属などの、遮光性を有する材料で構成することによって、第2の接合領域を含む半導体層の一領域の遮光性を更に向上させることができる。例えば、基板に対して横方向に近い角度から入射しようとする光のように、半導体層の上層側に形成されたゲート電極(即ち、本体部及び包囲部)のみでは遮光することが難しい光であっても、側壁部で第2の接合領域を立体的に囲い込むことによって遮光することが可能となる。このように、側壁部を設けることによって、様々な角度から第2の接合領域を含む半導体層の一領域に入射しようとする光に対して、優れた遮光性をもたらすことができる。

以上説明したように、本発明に係る電気光学装置によれば、半導体層をL字型に形成することによってTFTのサイズをよりコンパクトに形成することができ、高精細化に対応した電気光学装置を実現することができる。また、ゲート電極に包囲部を設け、更に側壁部を形成することによって、第2の接合領域の遮光性を高めることができる。これにより、第2の接合領域を含む半導体層の一領域において光リーク電流の発生を抑制し、画質の低下や誤作動を低減することができる。その結果、高品位な画像表示が可能な電気光学装置を実現することができる。

本発明の電気光学装置の一の態様では、前記側壁部は、前記包囲部及び前記走査線間を電気的に接続するコンタクト用に形成された部分を含む。

この態様によれば、ゲート電極の包囲部から立ち上がり又は立ち下って形成されている側壁部は、導電性を有する材料を含んでなり、包囲部と走査線とを電気的に接続している。例えば、包囲部と走査線との間に積層された層間絶縁膜の一部を除去し、そこに包囲部と走査線とを電気的に接続するためのプラグとして側壁部を設けることができる。このように、側壁部を積層構造中の導電層間(即ち、包囲部及び走査線間)の配線の一部として利用することによって、積層構造の複雑化を最小限に抑えることができ、効率的な積層構造を実現することが可能となる。その結果、積層構造をシンプルに保つことができるので、高精細な電気光学装置を実現することができる。また、製造工程数の削減にもなるため、製造コストの抑制という観点からも優れた電気光学装置を実現することができる。

本発明の電気光学装置の他の態様では、前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内又は前記チャネル領域に比べて前記交差領域に近接する近接領域内に配置されている。

第2の接合領域をこのような位置に配置することによって、第2の接合領域を含む半導体層の一領域に侵入しようとする光に対して、より効果的に第2の接合領域を遮光することができる。つまり、上述したように、ゲート電極の包囲部や側壁部は半導体層のL字部分付近(即ち、交差領域及びその近接領域)における遮光性を効果的に高めるべく配置されている。そのため、光リーク電流の発生しやすい第2の接合領域を当該領域(即ち、交差領域及びその近接領域)に配置することによって、様々な方向から入射しようとする光に対して、極めて効果的に第2の接合領域を保護することができる。

本発明の電気光学装置の更に他の態様では、前記包囲部は、前記基板上で平面的に見て、前記L字部分の逆側から、前記第2の接合領域を包囲する部分を更に含み、前記側壁部は、前記第2の接合領域を前記逆側における側方から囲むように形成された部分を更に含む。

この態様によれば、ゲート電極の包囲部及び側壁部は、基板上で平面的に見たときに、半導体層の折れ曲がった領域の両側から包囲するように形成されている。尚、逆側から第2の接合領域を包囲する部分は、L字部分と相対向する、或いは逆向きのL字部分(言い換えれば、逆L字或いは逆さL字)であってもよい。

このように半導体層の両側に遮光性材料で形成された包囲部及び側壁部を設けることによって、片側のみに包囲部及び側壁部を設けた場合に比べて、より広い方向から入射しようとする光を遮ることが可能になる。その結果、第2の接合領域を含む半導体層の一領域において、より確実に光リーク電流の発生を抑制することができ、画質の低下や誤作動を低減することができる。

本発明の電気光学装置の他の態様では、前記包囲部は、前記基板上で平面的に見て環形状を有している。

この態様によれば、ゲート電極のうち包囲部は、第2の接合領域を囲むように環形状に形成されている。ここで、「環形状」とは、広義には輪郭が四角形等の三角形以上の多角形、円形、楕円形、それらの組み合わせなどであり、基本的に無端状に第2の接合領域を囲う形状である。即ち、基板上で平面的に見て、第2の接合領域付近が開口するような形状である。

このように環形状を有する包囲部は、その一部がチャネル領域にゲート絶縁膜を介して対向するように形成されている。そして、他の一部では、ドレイン領域に対向するように形成されている。よって、例えばゲート電極におけるチャネル領域に対向する部分或いはドレイン領域に対向する部分の上層側から、斜めに第2の接合領域に入射するような光を遮光することができる。また包囲部は環状に形成されているので、第2の接合領域の両脇にも対向することになる。従って、例えば両脇から第2の接合領域に入射得するような光も遮光することが可能となる。

更に本態様では特に、上述したように、包囲部は環状に形成されており、第2の接合領域が露出するように中央に開口が空いている。仮に、本体部を、第2の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させて形成すると、この電極部分若しくは配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。しかるに本発明では特に、第2の接合領域が露出するように中央に開口が空いているため、包囲部と第2の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されていない。よって、本態様によれば、トランジスタにおける動作不良を効果的に防止することが可能である。

本発明の電気光学装置の他の態様では、前記側壁部は、前記基板上で平面的に見て、その前記第2の接合領域における前記半導体層との第1距離よりも、その先端側における前記半導体層との第2距離の方が短くなるように、前記半導体層側に向かって突出する突出部を有し、前記側壁部は、前記突出部から立ち上がる又は立ち下がる部分を含む。

本願発明者の研究によれば、仮に、基板上で平面的に見て、側壁部が第2の接合領域との距離が短くなると、ゲート電位が印加された側壁部が第2の接合領域に対して、大なり小なりゲート電圧が印加されたゲート電極と機能してしまう。他方、仮に、側壁部及び第2の接合領域間の距離を長くすると、長手方向に沿う方向から斜めに入射し、半導体層における第1及び第2の接合領域の少なくとも一方に到達する光を遮る効果が低下してしまう。

本態様によれば、第2の接合領域付近における側壁部と半導体層との第1距離を、光リーク電流が増加しないように長く確保すると共に、第2の接合領域から離れた先端側においては、突出部を設けることによって、側壁部と半導体層との第2距離を短くしている。これにより、第2の接合領域に側壁部からの電界が印加されることによってアクティブ化し、TFTが誤作動を起こすことを抑制しつつ、斜めの光などの接合領域に到達しようとする光をより確実に低減することができる。また、第2の接合領域付近においては、半導体層との距離を十分に確保することができるので、側壁部が第2の接合領域に対するゲート電極として機能してしまうことを防止することができる。

本発明の電気光学装置の他の態様では、前記第2の接合領域は、LDD領域である。

この態様によれば、半導体層がLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を有しており、LDD型の薄膜トランジスタとして構築される。尚、第2の接合領域に加えて、第1の接合領域もLDD領域であってよい。

仮に、第2の接合領域として形成されたLDD領域(以下、適宜「画素電極側LDD領域」と称する)に光リーク電流が発生すると、LDD構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流(即ち、オフ電流)が増加する。

しかるに本態様では特に、画素電極側LDD領域に入射する光を、ゲート電極の包囲部及び側壁部によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。

本発明の電気光学装置の他の態様では、前記半導体層より上層側に積層され、前記基板上で平面的に見て、少なくとも前記チャネル領域及び前記第2の接合領域より広く形成された上側遮光膜を備える。

このように上側遮光膜を形成することにより、基板の上方からチャネル領域及び第2の接合領域に入射しようとする光を効果的に遮断することができる。特に、上側遮光膜を半導体層より広く形成することで、基板の斜め上方からチャネル領域及び第2の接合領域に入射しようとする光についても遮光することが可能となるので、半導体層の遮光性を更に向上させることができる。その結果、チャネル領域及び第2の接合領域における光リーク電流の発生をより効果的に抑制することができ、高品位な画像表示が可能な電気光学装置を実現することができる。

上述の上側遮光膜を備える態様では、前記上側遮光膜は、前記データ線を兼ねる部分を有するように形成してもよい。

上側遮光膜は、例えば画素毎に設けられた画素電極に画像信号を供給するデータ線を含んで構成されている。従って、データ線は導電性及び遮光性を有する非透明な金属等から形成され、例えば、Al(アルミニウム)、Ag(銀)、Au(金)、Cu(銅)等の融点が比較的低い金属や、下側遮光膜と同様にTi等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から形成される。上側遮光膜については、TFT完成後に形成できるので、TFT製造時における高温処理に耐えられる金属を使わなくてもよい。逆に、導電性、製造コスト等に鑑みて、Al等を使うことが望ましい。

このように画像信号を供給するためのデータ線を上側遮光膜として用いることによって、データ線の他に別途遮光膜を形成する場合に比べて、基板上の積層構造を複雑化することがなく、効率的な積層構造を形成することができる。

本発明の電気光学装置の他の態様では、前記半導体層より下層側に積層され、前記基板上で平面的に見て、少なくとも前記チャネル領域及び前記第2の接合領域より広く形成された下側遮光膜を備える。

このように下側遮光膜を形成することにより、基板の下方からチャネル領域及び第2の接合領域に入射しようとする光を効果的に遮断することができる。特に、下側遮光膜を半導体層より広く形成することで、基板の斜め下方からチャネル領域及び第2の接合領域に入射しようとする光についても遮光することが可能となるので、半導体層の遮光性を更に向上させることができる。その結果、チャネル領域及び第2の接合領域における光リーク電流の発生をより効果的に抑制することができ、高品位な画像表示が可能な電気光学装置を実現することができる。

上述の下側遮光膜を備える態様では、前記下側遮光膜は、前記走査線を兼ねる部分を有するように形成してもよい。

この態様によれば、下側遮光膜は、例えば画素毎に設けられた画素電極をオン/オフ駆動するためにスイッチング用TFTのゲート電極に入力される走査信号を供給する走査線を含むように形成されている。従って、下側遮光膜は導電性及び遮光性を有する非透明の金属等、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から形成するとよい。即ち、下側遮光膜については、TFT完成前に形成する必要があるので、TFT製造時における高温処理に耐えられる金属を使うとよい。

このように走査信号を供給するための走査線を下側遮光膜として用いることによって、走査線の他に別途遮光膜を形成する場合に比べて、基板上の積層構造を複雑化することがなく、効率的な積層構造を形成することができる。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。

<液晶装置>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図2は、図1のH−H'線断面図である。

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用のTFTや走査線、データ線等の配線の上層に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9がマトリクス状に設けられている。画素電極9上には、配向膜(図2において省略)が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、ブラックマトリクス23が形成されている。ブラックマトリクス23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状、ストライプ状等にパターニングされている。ブラックマトリクス23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9と対向して、対向基板20の全面に亘って(例えばベタ状に)形成されている。また、対向電極21上には配向膜(図2において省略)が形成されている。

このように構成され、画素電極9と対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の
各々には、画素電極9及び画素スイッチング用のTFT30が形成されている。TFT30は、画素電極9に電気的に接続されており、液晶装置の動作時に画素電極9をスイッチング制御する。データ線6に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線6同士に対して、グループ毎に供給するようにしてもよい。

TFT30のゲートには走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6から供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。

ここで保持された画像信号がリークすることを防ぐために、画素電極9と対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9の電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の詳細な構造については後述するが、一方の電極は画素電極9と並列してTFT30に接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。このように蓄積容量70を設けることにより、画素電極9の電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性を向上させることが可能となる。

次に、上述の動作を実現するTFTアレイ10基板上の積層構造の具体的な構成を、図4から図8を参照して説明する。

図4は、本実施形態に係る電気光学装置のTFT30周辺の構成を示す平面図である。尚、図4では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図4では、説明の便宜上、各層を透過的に図示している。

図4に示すように、データ線6及び走査線11は互いに交差するように配置されている。走査線11は、図中のX方向に沿って延びており、データ線6は、図中のY方向に沿って延びている。尚、ここでは図示を省略しているが、データ線6、走査線11及び各種配線等によって規定されている開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)には、画素電極9が画素毎に複数設けられている。

画素スイッチング用のTFT30は、走査線11及びデータ線6の交差に対応して配置されている。ここで、TFT30は、図4に示すように、半導体層30aとゲート電極30bとを含んで構成されている。

TFT30を構成する半導体層30aは、ソース領域30a1、第1LDD領域30a2、チャネル領域30a3、第2LDD領域30a4、ドレイン領域30a5から構成されている。第1LDD領域30a2は、ソース領域30a1及びチャネル領域30La3間に形成されている。第2LDD領域30a4は、ドレイン領域30a5及びチャネル領域30La3間に形成されている。

これらの半導体層30aの夫々の領域は、例えばイオンインプランテーション法等の不純物打ち込みによって、半導体層30aに不純物を打ち込んでなる不純物領域である。特に、第1LDD領域30a2及び第2LDD領域30a4は夫々、ソース領域30a1及びドレイン領域30a5よりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、データ線側ソースドレイン領域30a1及びドレイン領域30a5間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。

本実施形態では特に、半導体層30aはTFTアレイ基板10上で平面的に見たときにドレイン領域30a5において折れ曲がったL字型の形状を有するように形成されている。つまり、半導体層30aのうち、ソース領域30a1、第1LDD領域30a2,チャネル領域30a3、第2LDD領域30a4がY方向に沿って形成され、一方、ドレイン領域30a5が部分的にX方向に延在するように形成されている。また、本発明における「第2の接合領域」たる第2ドレイン領域30aは、データ線6と走査線11とが交差している領域(即ち、図4においてデータ線6と走査線11とが重なっている領域)に配置されている。

ここで、このように半導体層30aをL字型に形成することによる効果について、図5に示す比較例を参照しながら具体的に説明する。図5は、比較例の液晶装置におけるTFT30周辺の構成を示す平面図である。図5では、半導体層30aが、X方向に沿って長手状に形成された典型的な形状を有している点で、図4に示す本実施形態と異なっている。

液晶装置等の電気光学装置では、より高精細な画像表示を実現するために、画像表示領域10aにおける画素数を増加すべく、画素ピッチ(即ち、画素間の距離)を小さくすることが要求される。図5に示す比較例では、画素ピッチは、長手状に形成された半導体層30aの長さによって規定されることになる。即ち、比較例においては画素ピッチを半導体層30aの長さWより小さく形成することができない。しかしながら、半導体層30aのサイズを小さくすることには技術的に限度があり、このような長手状の形状をした半導体層30aでは画素ピッチを縮小するには限度がある。その点、図4に示す本実施形態では、半導体層30aが折り曲げられたL字型の形状をしているので、図5に示す比較例の場合に比べて、半導体層30aをよりコンパクトに形成することができる。本発明のように半導体層30aをL字型に形成することで、より画素ピッチを小さく形成することができる。その結果、画素ピッチが短く、高精細な画像表示が可能な液晶装置を実現することができる。

再び図4に戻って、ゲート電極30bの構造について、詳細に説明する。ゲート電極30bは、本体部30b1(即ち、図4においてチャネル領域30a3と重なっている領域)と包囲部30b2とから形成されている。

まず、本体部30b1は、TFTアレイ基板10上で平面的に見て、半導体層30aのチャネル領域30a2と重なる領域を含むように形成されている。このようにチャネル領域30a2上に本体部30b1を配置することで、典型的なゲート電極の機能である走査信号のオン/オフをTFT30によって可能とならしめている。

一方、ゲート電極30bの包囲部30b2は、半導体層30a2の両脇に沿うように形成されている。特に、包囲部30b2は、TFTアレイ基板10上で平面的に見て、第2LDD領域30a4を囲むように配置されている。

包囲部30b2の下層側には、基板に対して垂直な方向に側壁部31が設けられており、ゲート電極30bの包囲部30b2と、下層側に配置された走査線11とを電気的に接続している。

図6は、図4から走査線11、ゲート電極30b及び側壁部31を抽出し、それらの位置関係を三次元的に示した概念図である。ゲート電極30b(即ち、本体部30b1及び包囲部30b2)は、上層側に第2LDD領域30a4を囲むように、中心が開口している形状を有している。そして、ゲート電極30bから立ち下るように、2つの側壁部31が第2LDD領域30a4(図6において図示省略)を囲むように、半導体層30aの両側に形成されている。また、側壁部31は、下層側に配置された走査線11に電気的に接続されることによって、走査線11及びゲート電極30b間を電気的に接続する配線としても機能している。

このように第2LDD領域30a4を囲むように、三次元的に側壁部31を形成することによって、第2LDD領域30a4の遮光性を向上させている。つまり、TFTアレイ基板10に対して、横方向或いは斜め方向から入射しようとする光に対して第2LDD領域の遮光性を強化することができる。これにより、チャネル領域30a3及び第2LDD領域30a4における光リーク電流の発生を抑制することが可能となる。

続いて、図7を参照して、TFT30付近の積層構造について詳細に説明する。図7は、図4におけるA−A´線断面図である。尚、図7では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図2に記載の蓄積容量70などの構成も省略している。

TFTアレイ基板10上には、走査線11が設けられている。走査線11は、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。即ち、本発明における下側遮光膜は、本実施形態では走査線11である。従って、走査線11は下側遮光膜として、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、TFTアレイ基板10側から装置内に入射する戻り光から、TFT30のチャネル領域30a3及びその周辺を遮光する。特に、本実施形態では、走査線11の幅は、TFTアレイ基板10上で平面的に見たときに、半導体層30aを全て含むように幅広に形成されている。このように下側遮光膜として機能する走査線11を広く形成することにより、TFTアレイ基板10に対して垂直に半導体層30aに入射しようとする光だけでなく、斜め又は側方から入射しようとする光をも効率的に遮光することが可能となる。

走査線11上には、下地絶縁膜12を介して半導体層30aが形成されている。半導体層30aの上層側には、ゲート絶縁膜13を介してゲート電極30b(図6においては、平坦領域30b2)が配置されている。

データ線6は、ゲート電極30b2より上層側に、層間絶縁膜14を介して積層されている。また、データ線6は、コンタクトホール32を介して半導体層30aのソース領域30a1に電気的に接続されている。本実施形態では特に、データ線6は非透明な金属等で構成されており、本発明における上側遮光膜として構成されている。そのため、TFTアレイ基板10の上方から半導体層30aに入射しようとする光は、データ線6によって遮光されるため、半導体層30aの遮光性を向上させることができる。

データ線6よりさらに上層側には、層間絶縁膜15を介して画素電極9が配置されている。画素電極9は画素毎に島状に設けられており、例えば、ITO(Indium Tin Oxide)等の導電性材料で形成するとよい。また、画素電極9はコンタクトホール33を介して、ドレイン領域30a5と電気的に接続されている。層間絶縁膜15上に形成された画素電極9は、配向膜18によって覆われている。

ここで、図8は図4におけるB−B´線断面図である。尚、図8では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

TFTアレイ基板10上には、本発明において下側遮光膜として走査線11が、上層側に形成された半導体層30a(即ち、図7においてはチャネル領域30a3)よりも幅広に形成されており、TFTアレイ基板10の下側から入射しようとする光に対して、効果的に半導体層30aを遮光している。

半導体層30a上にはゲート絶縁膜13を介してゲート電極30bが形成されている。ゲート電極30bのうち、本体部30b1はTFTアレイ基板10上から平面的に見たときに、チャネル領域30a3に重なるように形成されている。一方、半導体層30aの第2LDD領域30a4を囲むように包囲部30b2が、本体部30b1の両側に配置されている。

ここで、側壁部31は、チャネル領域30aの両脇に、下地絶縁膜12及びゲート絶縁膜13に開口されたコンタクトホールに積層されるように形成されている。尚、この側壁部31は、本体部30b1と同様に、ポリシリコン等の遮光性を有する導電性材料から形成されており、走査線11と、ゲート電極30bの本体部30b1とを電気的に接続している。尚、側壁部31は、導電性の金属材料でプラグされたコンタクトホールであってもよい。或いは、ゲート電極と同一材料で充填されてもよい。

側壁部31は、TFTアレイ基板10上で平面的に見て、半導体層30aの輪郭に沿って形成されており、TFTアレイ基板10の左右或いは斜め方向からチャネル領域30a3に侵入しようとする光を遮光する役割を有している。特に、図4に示すように、側壁部31は、第2LDD領域を囲むように形成されているため、第2LDD領域への遮光性を効果的に向上させることができる。

特に本実施形態では、側壁部31を、第2LDD領域30a4だけでなく、第2LDD領域30a4に隣接しているチャネル領域30a3やドレイン領域30a5にまで延在させることによって、より一層、第2LDD領域30a4の遮光性を向上させている。このように、側壁部31を広い範囲に渡って設けることで、側壁部31に対して斜めに入射しようとする光についても遮ることができるようになるので、より遮光性を向上させることが可能となる。

尚、側壁部31は、TFTアレイ基板10上で平面的に見て、少なくとも部分的に第2LDD領域の上下左右に形成されていればよく、図4に示すように、完全に環状に形成されていなくともよい。

以上のように、本実施形態によれば、半導体層をドレイン領域において折り曲がったL字型に形成することによってTFTのサイズをよりコンパクトに形成することができる。そのため、高精細化に対応した液晶装置を実現することができる。また、ゲート電極に包囲部を設けると共に、包囲部から立ち下がるように側壁部を設けることによって、第2LDD領域の遮光性を高めることができる。これにより、光リーク電流の発生による画質の低下や誤作動を低減することが可能となる。

<第1変形例>
続いて、図9を参照しながら、第1変形例について説明する。この変形例では、ゲート電極30bの包囲部30b2は、TFTアレイ基板10上で平面的に見たときに、半導体層30aの第2LDD領域30a4を囲むように環形状を有している。具体的には、図9に点線で示すように、ゲート電極30bの本体部30b1及び包囲部30b2は、第2LDD領域30a4付近を開口部として環状に形成されている。

ここで、ゲート電極30bは、チャネル領域30a3に重なる領域においてチャネル領域30a3と対向配置される領域を含むことによって、TFT30のオン/オフスイッチング動作を行う役割を担うと共に、一方でドレイン領域30a5とも対向するように形成されている。そのため、例えばゲート電極におけるチャネル領域30a3に対向する部分或いはドレイン領域30a5に対向する部分の上層側から、斜めに第2LDD領域30a4に入射するような光を遮光することができ、第2LDD領域30a4の遮光性をより一層高めることが可能となる。

更に本変形例では特に、上述したように、包囲部30b2は第2LDD領域30a4が露出するように中央に開口している領域を有している。仮に、包囲部30b2を、第2LDD領域30a4に対して、例えばゲート絶縁膜13の膜厚程度まで近接させると、この包囲部30b2が第2LDD領域30a4に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。しかるに本変形例では、第2LDD領域30a4が露出するように中央に開口を設け、包囲部30b2と第2LDD領域30a4とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接しないように形成されている。これにより、TFT30における動作不良を効果的に防止することが可能である。

<第2変形例>
続いて、図10を参照して、第2変形例について説明する。この変形例では、ゲート電極30bは、上述の実施形態と同様に(図4参照)、チャネル領域30a3に対向するように本体部30b1が形成され、本体部30b1の周囲に半導体層30aの両脇に沿うように包囲部30b2が形成されている。特に、包囲部30b2は、TFTアレイ基板10上で平面的に見て、第2LDD領域30a4を囲むように配置されており、TFTアレイ基板10に対して、横方向或いは斜め方向から入射しようとする光に対して第2LDD領域の遮光性を強化している。これにより、チャネル領域30a3及び第2LDD領域30a4における光リーク電流の発生を抑制することが可能となる。

また、本変形例では、側壁部31をTFTアレイ基板10上で平面的に見て、その第2LDD領域30a4付近における半導体層30aとの距離よりも、その先端側における半導体層30a4との距離の方が短くなるように、半導体層30aに向かって突出する突出部38(即ち、図10において丸で囲んだ部分)を有するように形成している。図11は本変形例における液晶装置から、側壁部31、ゲート電極30b及び走査線を概念的に抽出し、それらの位置関係を示した模式図である。仮に、TFTアレイ基板10上で平面的に見て、第2LDD領域30a4付近において、側壁部31及び第2LDD領域30a4間の距離を短くすると、ゲート電極30bと同電位である側壁部31が第2LDD領域30a4に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。他方、仮に、側壁部31及び第2LDD領域30a4間の距離を長くすると、長手方向に沿う方向から斜めに入射し、半導体層30aにおける第1LDD領域30a2及び第2LDD領域30a4の少なくとも一方に到達する光を遮る効果が低下してしまう。

このように本変形例によれば、ゲート電極30bに包囲部30b2を設けることによって、第2LDD領域30a4の遮光性を手厚く強化すると共に、側壁部31に突出部38を設けることによって、側壁部38が第2LDD領域30a4に対してゲート電極として機能しないようにしつつ、斜めの光などの第2LDD領域30a4に到達しようとする光をより確実に低減することができる。

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図10は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。

図10に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及び電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。

本実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H´断面図である。 本実施形態に係る液晶装置の電気的な構成を示すブロック図である。 本実施形態に係る液晶装置のTFT周辺の構成を示す平面図である。 比較例に係る液晶装置のTFT周辺の構成を示す平面図である。 本実施形態に係る液晶装置の走査線、ゲート電極及び側壁部を、概念的に抽出した模式図である。 図4のA−A´線断面図である。 図4のB−B´線断面図である。 第1変形例に係る液晶装置のTFT周辺の構成を示す平面図である。 第2変形例に係る液晶装置のTFT周辺の構成を示す平面図である。 第2変形例に係る液晶装置の走査線、ゲート電極及び側壁部を、概念的に抽出した模式図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

符号の説明

6 データ線、 9 画素電極、 10 TFTアレイ基板、 10a 画像表示領域、 11 走査線、12 下側層間絶縁膜 20 対向基板、 21 対向電極、 30 TFT、 30a 半導体層、 30a1 ソース領域、 30a2 第1LDD領域、 30a3 チャネル領域、 30a4 第2LDD領域、 30a5 ドレイン領域、 30b ゲート電極、 30b1 本体部、 30b2 包囲部、 31 側壁部、 38 突出部、 50 液晶

Claims (12)

  1. 基板上に、
    第1の方向に延在する走査線と、
    前記第1の方向に交差する第2の方向に延在するデータ線と、
    前記走査線及び前記データ線の交差に対応して画素毎に設けられた画素電極と、
    前記第1の方向及び前記第2の方向のうち一方の方向に沿ったチャネル長を有するチャネル領域、前記第2の方向に沿った部分を有し、前記データ線に電気的に接続されたソース領域、前記第1の方向に沿った部分を有し、前記画素電極に電気的に接続されたドレイン領域、前記チャネル領域及び前記ソース領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記ドレイン間に形成された第2の接合領域を有し、前記基板上で平面的に見て前記データ線及び前記走査線の交差に対応して前記ドレイン領域で折れ曲がっている半導体層と、
    前記チャネル領域にゲート絶縁膜を介して対向するように形成された本体部、及び前記基板上で平面的に見て、前記半導体層における折れ曲がった部分に沿って、少なくとも前記第2の接合領域を包囲するL字部分を含む包囲部を有するゲート電極と、
    前記包囲部から立ち上がり又は立ち下がっており、前記第2の接合領域を側方から囲むように形成された部分を含む側壁部と
    を備えることを特徴とする電気光学装置。
  2. 前記側壁部は、前記包囲部及び前記走査線間を電気的に接続するコンタクト用に形成された部分を含むことを特徴とする請求項1に記載の電気光学装置。
  3. 前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内又は前記チャネル領域に比べて前記交差領域に近接する近接領域内に配置されていることを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記包囲部は、前記基板上で平面的に見て、前記L字部分の逆側から、前記第2の接合領域を包囲する部分を更に含み、
    前記側壁部は、前記第2の接合領域を前記逆側における側方から囲むように形成された部分を更に含む
    ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
  5. 前記包囲部は、前記基板上で平面的に見て環形状を有していることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
  6. 前記側壁部は、前記基板上で平面的に見て、その前記第2の接合領域における前記半導体層との第1距離よりも、その先端側における前記半導体層との第2距離の方が短くなるように、前記半導体層側に向かって突出する突出部を有する
    ことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
  7. 前記第2の接合領域は、LDD領域であることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
  8. 前記半導体層より上層側に積層され、前記基板上で平面的に見て、少なくとも前記チャネル領域及び前記第2の接合領域より広く形成された上側遮光膜を備えることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
  9. 前記上側遮光膜は、前記データ線を兼ねる部分を有することを特徴とする請求項8に記載の電気光学装置。
  10. 前記半導体層より下層側に積層され、前記基板上で平面的に見て、少なくとも前記チャネル領域及び前記第2の接合領域より広く形成された下側遮光膜を備えることを特徴とする請求項1から9のいずれか一項に記載の電気光学装置。
  11. 前記下側遮光膜は、前記走査線を兼ねる部分を有することを特徴とする請求項10に記載の電気光学装置。
  12. 請求項1から11のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2008246386A 2008-09-25 2008-09-25 電気光学装置及び電子機器 Expired - Fee Related JP5157783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008246386A JP5157783B2 (ja) 2008-09-25 2008-09-25 電気光学装置及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008246386A JP5157783B2 (ja) 2008-09-25 2008-09-25 電気光学装置及び電子機器
US12/566,361 US8129807B2 (en) 2008-09-25 2009-09-24 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2010078840A JP2010078840A (ja) 2010-04-08
JP2010078840A5 JP2010078840A5 (ja) 2011-10-06
JP5157783B2 true JP5157783B2 (ja) 2013-03-06

Family

ID=42036732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008246386A Expired - Fee Related JP5157783B2 (ja) 2008-09-25 2008-09-25 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US8129807B2 (ja)
JP (1) JP5157783B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252001B1 (ko) * 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5911767B2 (ja) * 2012-07-13 2016-04-27 株式会社東芝 固体撮像装置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP6433169B2 (ja) * 2014-06-23 2018-12-05 株式会社ジャパンディスプレイ 薄膜半導体装置
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
CN105140294A (zh) * 2015-08-11 2015-12-09 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019461B2 (ja) * 1996-09-06 2007-12-12 セイコーエプソン株式会社 カラー表示装置とその製造方法およびカラー液晶装置
JP3680848B2 (ja) * 1998-03-19 2005-08-10 セイコーエプソン株式会社 薄膜トランジスタを用いた基板、液晶装置、及び電子機器
JP3731447B2 (ja) 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2002196362A (ja) * 2000-12-25 2002-07-12 Sharp Corp 液晶表示装置およびその製造方法
JP2003197917A (ja) * 2001-12-26 2003-07-11 Sharp Corp 半導体装置及びその製造方法
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004004722A (ja) 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
JP3873814B2 (ja) * 2002-05-21 2007-01-31 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101252001B1 (ko) * 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2008191517A (ja) * 2007-02-07 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
US20100072503A1 (en) 2010-03-25
JP2010078840A (ja) 2010-04-08
US8129807B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
JP5786601B2 (ja) 電気光学装置、及び電子機器
US7196353B2 (en) Electro-optical device and electronic apparatus
KR100662966B1 (ko) 전기광학 장치 및 전자기기
KR100566923B1 (ko) 기판 장치, 그 검사 방법, 전기 광학 장치 및 그 제조방법, 및 전자 기기
US10276597B2 (en) Electro-optical device and electronic apparatus
KR100516250B1 (ko) 전기 광학 장치 및 전자 기기
US6770908B2 (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
JP5834705B2 (ja) 電気光学装置、及び電子機器
KR100641613B1 (ko) 전기광학장치 및 이것을 구비한 전자기기
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
US20170031190A1 (en) Electro-optical device and electronic apparatus
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5024110B2 (ja) 電気光学装置及び電子機器
JP3821067B2 (ja) 電気光学装置及び電子機器
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
JP3707472B2 (ja) 電気光学装置及び電子機器
JP5239512B2 (ja) 電気光学装置及び電子機器
JP6152880B2 (ja) 電気光学装置及び電子機器
JP3744521B2 (ja) 電気光学装置及び電子機器
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
US8168982B2 (en) Substrate for electro-optical device with light shielding section having various widths, electro-optical device, and electronic apparatus
US9601041B2 (en) Electro-optic device and electronic device
US7821605B2 (en) Electro-optical device and electronic apparatus
KR100568372B1 (ko) 전기 광학 장치 및 전자 기기
JP4349406B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees