CN1806322A - 半导体装置及其制造方法以及电子设备 - Google Patents

半导体装置及其制造方法以及电子设备 Download PDF

Info

Publication number
CN1806322A
CN1806322A CN 200480016784 CN200480016784A CN1806322A CN 1806322 A CN1806322 A CN 1806322A CN 200480016784 CN200480016784 CN 200480016784 CN 200480016784 A CN200480016784 A CN 200480016784A CN 1806322 A CN1806322 A CN 1806322A
Authority
CN
China
Prior art keywords
active layer
semiconductor device
electrode
electronic equipment
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200480016784
Other languages
English (en)
Inventor
杉原利典
大野英男
川崎雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201010239835.4A priority Critical patent/CN101916785B/zh
Publication of CN1806322A publication Critical patent/CN1806322A/zh
Pending legal-status Critical Current

Links

Images

Abstract

在薄膜晶体管(1)中,在绝缘性基板(2)上的栅电极(3)上,经由栅极绝缘层(4)层叠半导体层(5),在其上面形成源电极(5)和漏电极(7),进而形成将其上面覆盖的保护层(8),使半导体层(5)与气氛隔离。半导体层(5)(活性层)采用例如添加了V族元素的ZnO的多晶状态的半导体而形成。ZnO是,因保护层(8)而减少其表面能级,由于向内部的耗尽层扩展被消除,因此ZnO为表示原本的电阻值的n型半导体,处于自由电子过剩的状态。由于被添加的元素相对ZnO作为受主杂质发挥作用,因此减少了过剩的自由电子。这样,由于用于排除过剩的自由电子的栅电极电压降低了,因此阈值电压处于0V附近。这样,一种将氧化锌用于活性层,且具有使活性层与气氛隔离的保护层的半导体装置便能够得到实用了。

Description

半导体装置及其制造方法以及电子设备
技术领域
本发明涉及一种具有氧化锌系的活性层的半导体装置,一种对用于电子设备中的开关元件适用的半导体装置以及采用该半导体装置的电子设备。
背景技术
以往,氧化锌(ZnO)在可视光区域是透明的,而且是即使在由低温制作方面也表示比较良好的物性的半导体。因此,近年来盛行进行研究,且作出了各种技术报告。
例如,在学术方面,发表了文献l~3的论文。这些论文都表示将ZnO作为活性层的薄膜晶体管能性能良好地进行工作。
专利文献1:R.L.Hoffman,B.J.Norris and J.F.Wager,“ZnO-basedtransparent thin-film transistors”APPLIED PHYSICS LETTERS VOLUME 82,NUMBER5,3 FEBRUARY 2003,PP733-735
专利文献2:R.F.Carcia,R.S.McLean,M.H.Reilly andG.Nunes,Jr.“Transparent ZnO thin-film transistor fabricated by rf magnetronsuputtering”APPLIED PHYSICS LETTERS VOLUME 82,NUMBER 7,17FEBRUARY 2003,PP1117-1119
专利文献3:Junya NISHII et al.,“High Performance Thin FilmTransistors with Transparent ZnO Channels’Jpn.J.Appl.Phys.Phys.Vol.42.(2003)pp L347-L349,Part 2,No.4A,1April 2003
并且,在专利申请方面,文献4~6中公开了一种在半导体中利用ZnO的技术。
专利文献4:特开2000-150900公报(公开日:2000年5月30日)
专利文献5:特开2000-277534公报(公开日:2000年10月6日)
专利文献6:特开2002-76356公报(公开日:2002年3月15日)
文献4中,记载了在晶体管的沟道层使用氧化锌等透明半导体,在栅极绝缘层也使用透明绝缘性氧化物,使晶体管透明。
文献5中,记载了通过选择适当的基底膜的材料,从而消除氧化锌和基底膜的晶格失配,可实现含有采用氧化锌的薄膜晶体管的半导体设备的高性能化。
文献6中,记载了一种为了改善具有氧化锌等透明沟道层的晶体管的导通/截止比特性或迁移率特性,而在氧化锌中掺杂3d迁移金属等的方法。
专利文献7:特开昭63-101740好公报(公开日:1988年5月6日)
由以上所记的论文以及文献表示了采用氧化锌的晶体管的有效性。
然而,如文献7所公开那样,由于氧化锌相对气氛的敏感度较高,采用氧化锌的设备的特性变化较大,因此在实用性方面需要通过保护层(绝缘物)使氧化锌与气氛隔离。文献4记载了将在沟道层采用氧化锌的纵型场效应晶体管利用作为气敏传感器。
上述文献1、2以及3中,在结构方面未赋以保护层,有关因赋以保护层而产生的影响方面没有进行讨论。并且,文献4、5以及6中,虽然也例示了在结构方面与气氛的隔离,但有关赋以保护层(这里栅极绝缘层与之对应)的影响方面也没有进行讨论。
在将氧化锌用于活性层的晶体管中,在实用上,关于其特性追求稳定性,在采用对于气氛敏感性高的氧化锌时,与气氛的隔离成为绝对条件。在这种意义上,需要讨论有关因赋以保护层而产生的影响,关于这些以下进行说明。
图14(a)为表示未赋以保护层的晶体管50。该晶体管50,成逆交错(stagger)结构,在玻璃基板52上由Ta形成的栅电极53上,通过由Al2O3形成的栅极绝缘层54将未打算进行掺杂的氧化锌作为半导体层55进行层叠,在该半导体层55上形成由Al构成的源电极56和漏电极57。
图14(b)为表示赋予了保护层的晶体管51。该晶体管51,按照在上述晶体管50中,进一步覆盖半导体层55、源电极56以及漏电极57的一部分,成由Al2O3形成保护层58的结构。
图15为表示将氧化锌用于活性层(半导体层55)的同一场效应晶体管中关于保护层的有无的Id-Vg特性。
由图15可知,因保护层的有无,阈值电压在大幅度产生变化。赋予了保护层的晶体管的阈值电压,与未赋以保护层的晶体管的阈值相比,大幅向负值侧移动,成为不能实用的较大的负值。
关于产生这样的现象,如下进行说明。氧化锌,原本就容易产生氧气空穴,从该氧气空穴生成自由电子,成为表示n型的传导性的半导体。但是,若因氧化锌在其表面具有的表面能级,而使在氧化锌表面的费米能级下降,则其结果为,耗尽层,在氧化锌内部扩展直到到达形成沟道层的栅极绝缘层界面为止,为了排除自由电子,而使氧化锌具有高电阻,在高电阻的氧化锌中作为可移动电荷的自由电子较少,为了排除该自由电子由于所需要的栅电极电压较小,因此阈值电压的绝对值较小。该状态下,成为无保护层的状态。
若给氧化锌赋以Al2O3作为保护层,则氧化锌的表面能级会减少。这根据第50次应用物理学会关系联合演讲会、29p-F-8(2003/3)中,氧化锌与Al2O3的匹配性较好,缺陷能级较少的报告能够理解。由于其表面能级的减少,氧化锌表面的费米能级恢复到由氧化锌本来具有的自由电子的浓度决定的位置,其结果,不会产生耗尽层向氧化锌内部的扩展。因此,成为氧化锌表示原本的n型传导性,具有低电阻、即自由电子多的状态。为了排除这种多个存在的自由电子,需要较大的负的栅电极电压,其结果,阈值电压成为负的较大值。
图16为表示因Al2O3保护层的有无而产生的氧化锌的电阻率的变化,表示因赋以Al2O3保护层,因而氧化锌的电阻率减少至约1/6400。据此也使上述机构得到证明。
如上述,发现在将氧化锌用于活性层的场效应晶体管中,通过赋以保护层使作为晶体管的特性产生很大变化,而该讨论为首次进行。
在将氧化锌使用于活性层的场效应晶体管中,由于氧化锌对于气氛具有的敏感度,因此保护层是不可或缺的。但是,如上述,赋予了保护层的场效应晶体管,由于阈值电压为负的较大电压,因此不能得到实际使用。
发明内容
本发明,就是鉴于上述问题,其目的在于提供一种将氧化锌用于活性层,且赋以使活性层与气氛隔离的保护层的、可实际使用的半导体装置以及具备该半导体装置的电子设备。
本发明的半导体装置,包含:活性层,其由作为ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体组成,并添加了I族、III族、IV族、V族或者VII族元素;和隔离体,其使上述活性层,在上述活性层中的可移动电荷移动的区域不受气氛的影响的范围内与气氛隔离。
上述构成中,隔离体,只要能将活性层与气氛隔离即可,不仅保护层或绝缘层还可包含电极等。并且,虽然可让活性层完全被隔离体隔离,然而只要至少让活性层中的可移动电荷移动的区域(例如、薄膜晶体管的沟道部分)在不受气氛影响的范围内与气氛隔离即可,如果满足这些则即使活性层的一部分从隔离体暴露至气氛中也没关系。
这样,通过使由对于气氛敏感的ZnO或者MgxZn1-xO组成的活性层通过隔离体与气氛隔离,从而可使半导体装置的元件特性稳定化。并且,通过给活性层添加I族、III族、IV族、V族或者VII族元素,从而使因保护层等的隔离体结果所产生的活性层的可移动电荷减少。于是,通过形成保护层等例如减少了ZnO的表面能级,消除了耗尽层向ZnO内部的扩展,因而ZnO成为表示原本的电阻值的n型半导体,处于自由电子过剩的状态。例如由于V族元素的氮相对ZnO作为受主杂质发挥作用,因此通过添加氮减少了过剩的自由电子。并且,作为I族元素的氢,在存在于ZnO中的状态下,由于相对成为自由电子源的不饱和键作为终止剂发挥作用,因此通过添加氢也会减少过剩的自由电子。通过这样的自由电子的减少,将费米能级下降至能带隙中央附近。于是,由于用于排除过剩的自由电子的栅电极电压降低了,因此阈值电压提高了。这样,便可将作为晶体管的一种重要特性的阈值电压控制为可实用的电压。
在上述半导体装置中,优选上述元素为氮、磷、砷、锑或者它们当中的2个种类以上。通过将这些元素添加到活性层中,从而依据添加量能够在比较大的范围内对阈值电压高精度地进行控制。
或者,在上述半导体装置中,优选上述元素为氮、磷、砷、锑或者它们当中的2个种类以上与氢。通过将这些元素添加到活性层中,也能够依据添加量在比较大的范围内对阈值电压高精度地进行控制。并且,在这样的半导体装置的制造中,在含有例如氮、一氧化二氮、一氧化氮或者二氧化氮中的1个种类以上,与水蒸气、过氧化氢、氨或者它们中的1个种类以上的气氛中形成上述活性层。这样,便将氮和氢添加到所形成的活性层中了。
上述半导体装置中,优选上述隔离体由不同的隔离层组成,例如,隔离体,只要如上述那样能够将活性层与气氛隔离即可,通过由多个隔离层组成,从而能够使含有隔离层、电极、保护层等作为隔离层的薄膜晶体管等容易应用于本发明。
上述半导体装置中,优选上述隔离层中的至少一个,由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。这些材料,由于与ZnO或者MgxZn1-xO的匹配性良好,因此适于与活性层直接形成界面的隔离层。
在该半导体装置中,在与上述活性层连接的2个电极以外与上述活性层形成界面的上述隔离层中、在与对控制上述活性层中的可移动电荷的移动的控制电极与上述活性层之间进行绝缘的隔离层形成界面的区域以外,与上述活性层形成界面的上述隔离层,优选由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(X+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。例如,在薄膜晶体管中,与活性层连接的2个电极,相当于源电极以及漏电极,控制电极相当于栅电极。在逆交错型的薄膜晶体管中,在基板上形成栅电极,进而通过栅极绝缘层(隔离层)在其上面形成活性层。这里,在与栅极绝缘层形成界面的区域以外与活性层形成界面的隔离层,为活性层中的、与呈现在源电极以及漏电极之间的上端面以及一部分的侧端面形成界面的隔离层(相当于图1(a)~(c)的保护层8)。在这样的半导体装置中在必需的电极或绝缘层以外设置隔离层的构成中,该隔离层实现作为使活性层与气氛隔离的保护层的作用,如上述由与ZnO以及MgxZn1-xO的匹配性良好的上述材料,通过形成与活性层的上述区域直接形成界面的隔离层,从而能够使半导体装置的元件特性变稳定。
上述半导体装置中,优选上述隔离层中的至少1层由树脂形成。通过采用树脂作为隔离层,从而可将已有的树脂形成装置用于由树脂形成隔离层中。因而,为了形成隔离层由于没有采用复杂的成膜流程,而是能够使半导体装置的制造更加容易,因此可降低半导体装置的制造成本。并且,通过采用树脂,能够提高半导体装置的柔软性,在采用柔性基板作为半导体装置的基板的情况下尤为合适。
在该半导体装置中,在与上述活性层连接的2个电极以外与上述活性层形成界面的上述活性层中、在与对控制上述活性层中的可移动电荷的移动的控制电极与上述活性层之间进行绝缘的隔离层形成界面的区域以外,优选与上述活性层形成界面的上述隔离层由树脂形成。例如,在薄膜晶体管中,与活性层连接的2个电极,相当于源电极以及漏电极,控制电极相当于栅电极。在逆交错型的薄膜晶体管中,如上述,在与栅极绝缘层形成界面的区域以外与活性层形成界面的隔离层,为活性层中的、与出现在源电极以及漏电极之间的上端面以及一部分的侧端面形成界面的隔离层(相当于图1(a)~图(c)的保护层8)。在这样的半导体装置中在必需的电极或绝缘层以外设置隔离层的构成中,该隔离层实现作为使活性层与气氛隔离的保护层的作用,由于可在与活性层的上述区域直接形成界面的隔离层中使用树脂,因此如上述能够实现半导体装置的制造成本的降低。
本发明的电子设备,具备上述任一种的半导体装置作为开关元件。这样,通过具备将透明的ZnO以及MgxZn1-xO用于活性层的性能良好的半导体装置作为开关元件,从而能够容易提高电子设备的性能。
在上述电子设备中,优选上述开关元件,为了向像素电极写入或者读出图像信号而与像素电极连接。在作为电子设备的有源矩阵型的显示装置(例如液晶显示装置或有机EL显示装置)中,在从驱动电路向像素电极写入图像信号时,使开关元件导通。并且,在作为电子设备的图像传感器这样的图像读取装置中,在读出由像素电极所取入的像素信号时,使开关元件导通。这样,通过在用于图像显示或图像读取的电子设备中采用半导体装置作为开关元件,从而能够容易实现这些电子设备的高性能化。
如上,本发明的半导体装置,包含:活性层,其由ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体组成,添加了I族、III族、IV族、V族或者VII族元素;和隔离体,其使上述活性层,在上述活性层中的可移动电荷移动的区域不受气氛的影响的范围内与气氛隔离。
这样,通过隔离体使对于气氛敏感的ZnO或者MgxZn1-xO与气氛隔离,并且通过在ZnO或者MgxZn1-xO中添加I族、III族、IV族、V族或者VII族的元素,从而使因隔离体而在活性层产生的可移动电荷减少。于是,能够提供一种元件特性稳定而不受气氛影响的,且采用可控制阈值电压在可实用的范围内的ZnO或者MgxZn1-xO的半导体装置。
本发明的其它目的、特征、以及优点,根据以下说明能够更充分了解。并且,本发明的利益,可根据参照附图的接下来的说明而更加明白。
附图说明
图1(a)为表示本发明的第1实施方式的薄膜晶体管的构成的俯视图。
图1(b)为图1(a)的A-A线箭头方向的剖面图。
图1(c)为图1(a)的B-B线箭头方向的剖面图。
图2为表示第1实施方式的薄膜晶体管的其它构成的剖面图。
图3(a)为表示图1的薄膜晶体管的制造中的栅电极布线形成工序的剖面图。
图3(b)为表示图1的薄膜晶体管的制造中的栅电极绝缘膜形成工序的剖面图。
图3(c)为表示图1的薄膜晶体管的制造中的半导体层形成工序的剖面图。
图3(d)为表示图1的薄膜晶体管的制造中的源电极以及漏电极形成工序的剖面图。
图3(e)为图1的薄膜晶体管的制造的最终工序的剖面图。
图4为第1~第3实施方式中的薄膜晶体管的Id-Vg特性的图。
图5为表示第1实施方式的薄膜晶体管的其它构成的俯视图。
图6(a)为表示本发明的第2实施方式的薄膜晶体管的构成的俯视图。
图6(b)为图6(a)的C-C线箭头方向的剖面图。
图6(c)为图6(a)的D-D线箭头方向的剖面图。
图7为表示第2实施方式的薄膜晶体管的其它构成的剖面图。
图8(a)为表示图6的薄膜晶体管的制造中的基底绝缘层形成工序的剖面图。
图8(b)为图6的薄膜晶体管的制造中的源电极以及漏电极形成工序的剖面图。
图8(c)为表示图6的薄膜晶体管的制造中的半导体层、栅电极绝缘膜、栅电极形成工序的剖面图。
图8(d)为表示图6的薄膜晶体管的制造中的最终工序的剖面图。
图9(a)为表示本发明的第3实施方式的薄膜晶体管的构成的俯视图。
图9(b)为图9(a)的E-E线箭头方向剖面图。
图9(c)为图9(a)的F-F线箭头方向的剖面图。
图10为第3实施方式的薄膜晶体管的其它构成的剖面图。
图11(a)为图9(a)的薄膜晶体管的制造中的基底绝缘层形成工序的剖面图。
图11(b)为图9(a)的薄膜晶体管的制造中的源电极以及漏电极形成工序的剖面图。
图11(c)为图9(a)的薄膜晶体管的制造中的第1栅极绝缘层、半导体层形成工序的剖面图。
图11(d)为图9(a)的薄膜晶体管的制造中的最终工序的剖面图。
图12为表示本发明的第5实施方式的有源矩阵型的液晶显示装置的概略构成的框图。
图13为图12的液晶显示装置中的像素的构成的电路图。
图14(a)为不具有以往的保护层的薄膜晶体管的构成的剖面图。
图14(b)为具有以往的保护层的薄膜晶体管的构成的剖面图。
图15为表示因保护层的有无引起的薄膜晶体管的Id-Vg特性的图。
图16为表示因保护层的有无引起的氧化锌薄膜的电压-电阻率的特性的图。
图17为第4实施方式的薄膜晶体管的Id-Vg特性的图。
图18为第4实施方式的薄膜晶体管中的正的栅电极电压对应的TFT特性的时效劣化的图。
具体实施方式
以下,通过实施例以及比较例,对本发明进行更加详细的说明,但本发明并非由这些所限定。
第1实施方式
关于本发明的第1实施方式,基于图1~图5进行说明,则如下。
图1(a)表示本实施方式的薄膜晶体管1的俯视图。而且,图1(b)表示图1(a)的A-A线箭头方向剖视图,以及图1(c)表示图1(a)的B-B线箭头方向剖视图。另外,图1(a)中,为了图的简单化,关于图1(b)以及图1(c)所示的保护层8的表面中央部分的凹凸,省略其记载。
如图1(a)~图1(c)所示,作为半导体装置的薄膜晶体管1,在绝缘性基板2上形成的栅电极3,进而在栅电极3上面经由栅极绝缘层4层叠半导体层5,在该半导体层5上面形成作为电极部的源电极6和漏电极7,进而形成将半导体层5、源电极6以及漏电极7的一部分覆盖的保护层8,成逆交错(stagger)型的结构。
而且,在该薄膜晶体管1用于显示装置(例如,第4实施方式的有源矩阵型液晶显示装置)的情况下,漏电极7与像素电极连接,或者漏电极7与像素电极通过透明导电膜形成一体化。因此,漏电极7的一部分从保护层8引出。
栅极绝缘层4,采用与ZnO以及MgxZn1-xO匹配性良好的SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。并且,栅极绝缘层4可将多种上述绝缘物层叠而成。例如,如图2所示,栅极绝缘层4,由第1绝缘层4a以及第2绝缘层4b的2层叠层而构成。这样的结构中,通过由与半导体层5的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第1绝缘层4a,由绝缘性良好的绝缘物(SiO2)形成第2绝缘层4b,从而能够得到在绝缘性基板2上的可靠性高的栅极绝缘层4。
作为活性层的半导体层5,采用作为添加了I族、III族、IV族、V族或者VII族元素的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。作为所添加的元素,优选I族以及V族的元素。例如,半导体层5,由氮(N)、磷(P)、砷(As)、锑(Sb)或者含有这些元素的2个种类以上的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。
保护层8,将在半导体层5中的、形成源电极6以及漏电极7的部分(由两个电极6、7覆盖的部分)以外的部分,且未与栅极绝缘层4形成界面的部分(两个电极6、7之间的部分以及半导体层5的周边的侧端面)覆盖。该保护层8,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体而形成。
或者,保护层8,也可由丙稀酸等的树脂而形成。通过由树脂形成保护层8,从而便可采用已有的树脂形成装置。因此,为了形成保护层8而不采用复杂的成膜流程,由于能够采用更加容易的薄膜晶体管1的制造,因此可降低薄膜晶体管1的制造成本。并且,通过采用树脂,从而能够提高薄膜晶体管1的柔软性,在采用柔性基板作为绝缘性基板2的情况下尤其合适。
并且,保护层8,还可将多种上述绝缘物层叠而成。例如,如图2所示,保护层8,由第1保护层8a以及第2保护层8b的2层的叠层而构成。在这样的构成中,通过由与半导体层5的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第1保护层8a,由与气氛的隔离性良好的绝缘物(SiO2)形成第2绝缘层8b,从而能够得到可靠性高的保护层8。
在薄膜晶体管1中,通过栅极绝缘层4、源电极6、漏电极7以及保护层8形成隔离体,从而分别形成隔离层。
这里,以下采用图3(a)~图3(e)的制造工序图,对如上述构成的薄膜晶体管1的制造方法进行说明。
首先,在绝缘性基板2上,通过喷溅对作为成为栅电极3的栅电极材料Ta进行300nm程度的厚度的层叠,在其上面由光刻工序制作抗蚀图案呈给定的形状。采用该抗蚀图案在栅电极材料上通过CF4+O2气体实施干蚀刻,形成呈该形状的图案的栅电极3以及与其连接的栅电极布线(未图示)(图3(a))。作为绝缘性基板2,采用玻璃基板、石英、塑料等,关于栅电极材料采用除Ta之外的Al、Cr等。
接着,作为栅极绝缘层4,例如,通过脉冲激光堆积法层叠500nm程度的Al2O3。Al2O3薄膜成膜时的基板温度为300℃,成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2,重复频率为10Hz(图3(b))。这里,虽然那作为栅电极绝缘膜4的材料采用Al2O3,但除此外还可采用上述的绝缘物。
堆积Al2O3之后,为了连续形成半导体层5,因此例如,通过脉冲激光堆积法对掺杂氮后的多晶状态的ZnO进行50nm程度的堆积。这时的堆积条件,为基板温度300℃、成膜气氛为减压的氧气和一氧化氮的混合气氛,激光功率为1.1J/cm2,重复频率为10Hz。通过该方法,在ZnO中掺杂氮。这里,虽然氮源采用一氧化氮,然而除此外也可采用一氧化二氮、二氧化氮、氨等含氮的气体。并且,这里,虽然作为半导体层5的材料采用ZnO,然而也可以采用含Mg的ZnO(MgxZn1-xO)。并且,ZnO或者含Mg的ZnO,可以是非晶状态的,或者也可以是多晶状态与非晶状态混合存在的状态。
成为半导体层5的ZnO层叠后,由光刻工序形成抗蚀图案呈给定的形状。采用该抗蚀图案,通过由硝酸、醋酸等进行湿蚀刻,从而得到所望的形状的半导体层5(图3(c))。
接着,通过喷溅法对Al进行200nm程度的成膜。然后,通过对该Al层采用光刻以及采用Cl2气体的干蚀刻形成图案,从而形成源电极6以及漏电极7(图3(d))。
还有,通过脉冲激光堆积法对Al2O3进行200nm程度的成膜。采用通过光刻制作的给定的抗蚀图案,对该Al2O3层通过离子研磨等将无用部分的Al2O3除去,从而形成保护层8,完成薄膜晶体管1(图3(e))。这里,虽然采用Al2O3作为用于保护层8的材料(绝缘物),然而也可以是除此之外的上述的绝缘物。并且,作为保护层8,可将多种上述的绝缘物层叠而成。
图4表示如上述所得到的薄膜晶体管1的Id-Vg特性。根据图4,可知在未掺杂氮的ZnO的薄膜晶体管中,与在形成保护层时的Id-Vg特性(图15中的实线所示)进行比较,其阈值电压Vth处于0V附近。可知这样将氮掺杂在ZnO中,从而在设置保护层8的薄膜晶体管1中,便可将阈值电压Vth控制为不存在实用上的问题的电压。尤其,根据掺杂量,可将阈值电压从负值侧控制到+10V程度为止。
在ZnO中掺杂氮从而控制阈值电压Vth,如下能够理解。因保护层的形成使ZnO的表面能级减少,将在ZnO内部耗尽层扩展的频带偏移消除,ZnO为表示原本具有的电阻值的n型半导体,处于自由电子成为过剩的状态。由于V族元素的氮相对ZnO作为受主杂质发挥作用,因此通过掺杂氮从而减少过剩的自由电子,将费米能级下降至在能带隙中央附近。这样,由于用于排除过剩的自由电子的栅电极电压降低了,因此阈值电压在0V附近。
还有,关于其它的V族元素的P、As或者Sb,在例如形成上述的半导体层5的情况下,在基板温度300℃、成膜气氛为减压的氧气气氛、激光功率为1.1J/cm2的条件下,采用Zn2P3、Zn2As3、Zn2Sb3等含V族元素的Zn化合物为靶进行掺杂,同样地能够将阈值电压Vth控制在0V附近。当然,由该方法采用Zn2N3为靶进行掺杂,也能够将阈值电压Vth控制为与上述同样。
并且,即使在作为ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体中掺杂I族、III族、IV族或者VII族元素,也能够同样对阈值电压Vth进行控制。
另外,如图1(a)所示的结构中,虽然半导体层5完全被保护层8的下面覆盖,但是如果薄膜晶体管1的半导体层5中的沟道部分(载流子(可移动电荷)移动的区域)不受到气氛的影响,则不需要使半导体层5完全被保护层8覆盖。例如,如图5所示,在半导体层5在沟道宽度方向延伸变长后其两端部从保护层8暴露至气氛中的结构中,虽然其两端部受气氛的影响,但如果沟道部分以不受到其影响的程度从两端部离开的话,则也可以不像图1(a)~图1(c)所示那样,让半导体层5完全被保护层8或栅电极绝缘膜4覆盖。
第2实施方式
关于本发明的第2实施方式,如果基于图6~图8进行说明,则如下。
图6(a)表示本实施方式的薄膜晶体管11的俯视图。而且图6(b)表示图6(a)的C-C线箭头方向的剖视图,图6(c)表示图6(a)的D-D线箭头方向的剖视图。另外,图6(a)中,为了图的简单化,关于图6(b)以及图6(c)所示的保护层19的表面中央部分的凹凸,省略其记载。
如图6(a)~图6(c)所示,作为半导体装置的薄膜晶体管11,在绝缘性基板12上形成的基底绝缘层13上除间隔外形成源电极14和漏电极15,在它们上面依次层叠半导体层16、栅极绝缘层17以及栅电极18,进而形成覆盖半导体层16、栅极绝缘层17以及栅电极18的保护层19,成交错型的结构。在该薄膜晶体管11中,半导体层16、栅极绝缘层17以及栅电极18,形成相同形状的图案(如图6(a)所示的半导体层16的形状)而层叠。
在显示装置(例如第4实施方式的有源矩阵型液晶显示装置)中采用该薄膜晶体管11的情况下,漏电极15与像素电极连接,或者漏电极15与像素电极通过透明导电膜形成一体化。
基底绝缘层13,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。该基底绝缘层13,与在半导体层16的下端面中的、与源电极14以及漏电极15形成界面的区域以外的区域形成界面。
或者,基底绝缘层13,也可由丙烯酸等的树脂形成,通过由树脂形成基底绝缘层13,从而便可采用已有的树脂形成装置。所以,为了形成基底绝缘层13,由于不是采用复杂的成膜流程,而是能够使薄膜晶体管11的制造更加容易,因此可降低薄膜晶体管11的制造成本。并且,通过采用树脂能够提高薄膜晶体管11的柔软性,在采用柔性基板作为绝缘性基板12时,尤为合适。
并且,基底绝缘层13,可将多种上述绝缘物层叠而成。例如,如图7所示,基底绝缘层13,由第1绝缘层13a以及第2绝缘层13b的2层的叠层而构成。在这样的结构中,通过由与绝缘性基板12的界面特性良好的绝缘物(SiO2)形成第1绝缘层13a形成,由与半导体层16的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第2绝缘层,从而能够得到在绝缘性基板12上的可靠性高的基底绝缘层13。
另外,在绝缘性基板12由玻璃或石英组成时,即使没有形成基底绝缘层13,半导体层16,通过被作为玻璃或者石英成分的SiO2或含SiO2的绝缘物覆盖,也会与气氛隔离。
作为活性层的半导体层16,采用作为添加了I族、III族、IV族、V族或者VII族元素的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。作为所添加的元素,优选I族以及V族的元素。例如,半导体层16,由氮、磷、砷、锑或者含有这些元素的2个种类以上的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。
栅极绝缘层17,与半导体层16形成界面,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。并且,栅极绝缘层17可将多种上述绝缘物层叠而成。例如,如图7所示,栅极绝缘层17,由第1绝缘层17a以及第2绝缘层17b的2层的叠层而构成。在这样的结构中,通过由与半导体层16的界面特性良好的绝缘物(Al2O3、AIN、MgO)形成第1绝缘层17a,由绝缘性良好的绝缘物(SiO2)形成第2绝缘层17b,从而能够得到在半导体层16与栅电极8之间的可靠性高的栅极绝缘层17。
保护层19,按照覆盖被层叠的半导体层16、栅极绝缘层17以及栅电极18那样,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。
或者,保护层19也可与基底绝缘层18同样地,由丙烯酸等的树脂形成。这样,存在与由树脂形成基底绝缘层3时同样的优点。
保护层19的侧壁部,尤其,将与基底绝缘层13、源电极14以及漏电极15形成界面的半导体层16的下端面、以及与栅极绝缘层17形成界面的半导体层16的上端面以外的侧端面覆盖。并且,保护层19,也可将多种上述绝缘物层叠而成,例如,如图7所示,保护层19,由第1保护层19a以及第2保护层19b的2层的叠层而构成。在这样的结构中,通过由与半导体层16的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第1保护层19a,由与气氛的隔离性良好的绝缘物(SiO2)形成第2保护层19b,从而得到可靠性高的保护层19。
在薄膜晶体管11中,通过基底绝缘层13、源电极14、漏电极15、栅极绝缘层17以及保护层19形成隔离体,分别形成隔离层。
这里,如上述构成的薄膜晶体管11的制造方法,以下采用图8(a)~图8(d)的制造工序图进行说明。
首先,在绝缘性基板12上通过脉冲激光法堆积100nm程度厚度的Al2O3作为基底绝缘层13(图8(a))。堆积的条件为,堆积时的基板温度300℃、成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2重复频率为10Hz。这里,虽然作为基底绝缘层13的材料采用Al2O3,但是除此外也可采用上述的绝缘物。
接着,在基底绝缘层13上通过喷溅法堆积150nm程度的Al。然后,通过光刻,采用形成给定形状图案的抗蚀剂通过干蚀刻除去Al层的无用部分。这样,便形成源电极14以及漏电极15(图8(b))。
接着,为了形成半导体层16,例如,通过脉冲激光堆积法堆积50nm程度的掺杂了氮的多晶状态的ZnO。这时的堆积条件为,基板温度300℃、成膜气氛为减压的氧气和一氧化氮的混合气氛、激光功率为1.1J/cm2、重复频率为10Hz。通过该方法,在ZnO中掺杂氮。这里,虽然采用一氧化氮作为氮源,然而除此外,也可采用一氧化二氮、二氧化氮、氨等含氮的气体。并且,这里,虽然采用N作为掺杂在ZnO中的杂质,然而除此外,也可采用P、As、Sb。还有,这里,虽然采用ZnO作为半导体层16的材料,然而也可采用含Mg的ZnO(MgxZn1-xO)。并且,ZnO或者含Mg的ZnO,可以是非晶状态的,或者多晶状态与非晶状态混合存在的状态。
半导体层16的堆积之后,连续地形成栅极绝缘层17。作为栅极绝缘层17,例如,通过激光脉冲堆积法层叠500nm程度的Al2O3。Al2O3薄膜成膜时的条件为,基板温度为300℃、成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2,重复频率为10Hz。这里,虽然采用Al2O3作为栅极绝缘层17的材料,然而除此外也可采用上述绝缘物。
其后,通过喷溅法等层叠200nm程度的Al等作为栅电极18。然后,通过光刻,采用形成给定形状图案的抗蚀剂通过离子研磨等除去Al层、栅极绝缘层17、半导体层16的无用部分,从而在半导体层16以及栅极绝缘层17上形成栅电极18(图8(c))。这里,虽然栅电极18、栅极绝缘层17以及半导体层16的侧端面,相对绝缘性基板12的上端面为垂直的,然而为了使保护层19的作用范围良好,也可以是从栅电极18扩展到半导体层16一侧的正锥状。
最后,层叠保护层19。作为保护层19,例如,通过脉冲堆积法对Al2O3进行200nm程度的成膜。成膜条件为,基板温度300℃,成膜气氛为减压的氧气气氛、激光功率为3.0J/cm2,重复频率为10Hz。其后,通过光刻,采用给定的抗蚀图案通过离子研磨等将无用部分的Al2O3除去,从而形成保护层19,完成薄膜晶体管11(图8(d))。这里,虽然采用Al2O3作为保护层19的材料,然而也可以是SiO2、AlN、MgO、Ta2O5或者含有加上Al2O3的它们当中的至少2种的固溶体。
如上述所得到的薄膜晶体管11的Id-Vg特性,与如图4所示的特性同样,其阈值电压Vth被控制在0V附近。这样,在薄膜晶体管11中,通过由在ZnO中掺杂氮后的半导体形成半导体层16,从而能够将阈值电压Vth控制在不存在实用上的问题的电压。
还有,针对其它的V族元素的P、As或者Sb,通过如第1实施方式所述那样进行掺杂,从而能够同样地将阈值电压Vth控制在0V附近。
而且,即使在作为ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体中掺杂I族、III族、IV族或者VII族元素,从而能够同样地对阈值电压Vth进行控制。
另外,如图6(a)~图6(c)所示的结构中,虽然半导体层16完全被基底绝缘层13、源电极14、漏电极15、栅绝缘膜17以及保护层19覆盖,但是如果薄膜晶体管11的半导体层16中的沟道部分(载流子移动的区域)没有受到气氛的影响,则不需要使半导体层16完全被覆盖。例如,如图6(a)中的2点封闭虚线所示,在半导体层16、与半导体层16呈同一形状的栅极绝缘层17以及栅电极18在沟道宽度方向延伸变长且其两端部从保护层19暴露至气氛中的结构中,虽然处于其两端的半导体层16的侧端面受气氛的影响,但如果沟道部分以没有受到其影响的程度从两端部离开的话,则也可以不让半导体层16完全被覆盖。
第3实施方式
关于本发明的第3实施方式,如果基于图9~图11进行说明,则如以下。
图9(a)表示本实施方式的薄膜晶体管21的俯视图。而且,图9(b)表示图9(a)的E-E线箭头方向的剖面图,图9(c)表示图9(a)的F-F线箭头方向的剖面图。
图9(a)~图9(c)所示,作为半导体装置的薄膜晶体管21,在绝缘性基板22上形成的基底绝缘层23上面形成源电极24和漏电极25,在其上面形成半导体层26、第1栅极绝缘层27。该半导体层26和第1栅极绝缘层27被第2栅极绝缘层28覆盖,第2栅极绝缘层28还兼作半导体层26的保护层。在第2栅极绝缘层28上形成栅电极29,便成了薄膜晶体管21。
而且,在显示装置(例如第4实施方式的有源矩阵型液晶显示装置)中采用该薄膜晶体管21的情况下,将漏电极25与像素电极连接,或者漏电极25与像素电极通过透明导电膜形成一体化。
基底绝缘层23,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。
或者,基底绝缘层23,也可由丙烯酸等的树脂而形成。通过由树脂形成基底绝缘层23,从而可采用已有的树脂形成装置。所以,为了形成基底绝缘层23,由于不是采用复杂的成膜流程,而是能够使薄膜晶体管21的制造更容易,因此可降低薄膜晶体管21的制造成本。并且,通过采用树脂从而能够提高薄膜晶体管21的柔软性,在采用柔性基板作为绝缘性基板22的情况下尤为合适。
该基底绝缘层23,与半导体层26的下端面中的、在与源电极24以及漏电极25形成界面的区域以外的区域形成界面。并且,基底绝缘层23,可将多种上述绝缘物层叠而形成。例如,如图10所示,基底绝缘层23,由第1绝缘层23a以及第2绝缘层23b的2层的叠层而构成。在这样的结构中,通过由与绝缘性基板22的界面特性良好的绝缘物(SiO2)形成第1绝缘层23a,由与半导体层26的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第2绝缘层23b,从而能够得到在绝缘性基板22上的可靠性高的绝缘层23。
另外,在绝缘性基板22由玻璃基板、石英组成的情况下,即使没有形成基底绝缘层23,半导体层26,通过被作为玻璃或者石英成分的SiO2或含SiO2的绝缘物覆盖,也会与气氛隔离。
半导体层26,采用作为添加了I族、III族、IV族、V族或者VII族元素的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。作为所添加的元素,优选I族以及V族元素。例如,半导体层26,由氮、磷、砷、锑或者含有这些元素的2个种类以上的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。
第1栅极绝缘层27,与半导体层26形成界面,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。并且,第1栅极绝缘层27,可将多种上述绝缘物层叠而成。例如,如图10所示,栅极绝缘层27,由第1绝缘层27a以及第2绝缘层27b的2层的叠层而构成。在这样的结构中,通过由与半导体层26的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第1绝缘层27a,由绝缘性良好的绝缘物(SiO2)形成第2绝缘层27b,从而能够得到在半导体层26与第2栅极绝缘层28之间的可靠性高的栅极绝缘层27。
第2栅极绝缘层28,按照将层叠的半导体层26以及第1栅极绝缘层27覆盖那样,采用SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(X+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体作为绝缘物而形成。
或者,第2栅极绝缘层28也可与基底绝缘层23同样地,由丙烯酸等的树脂形成。这样,存在与由树脂形成基底绝缘层23时同样的优点。
第2栅极绝缘层28的侧壁部,尤其,将与基底绝缘层23、源电极24以及漏电极25形成界面的半导体层26的下端面,以及与第1栅极绝缘层27形成界面的半导体层26的上端面以外的侧端面覆盖。由此,第2栅极绝缘层28,实现在栅电极29的下侧将半导体层26的侧端面覆盖的保护层的作用,且通过设置第2栅极绝缘层28与第1栅极绝缘层27因此确保作为栅极绝缘层的足够厚度。
并且,第2栅极绝缘层28,也可将多种上述绝缘物层叠而成。例如,如图10所示,第2栅极绝缘层28,由下部绝缘层28a以及上部绝缘层28b的2层的层叠而构成。在这样的结构中,通过由与半导体26的界面特性良好的绝缘物(Al2O3、AlN、MgO)形成第1绝缘层28a,由隔离性良好的绝缘物(SiO2)形成第2绝缘层28b,从而能够得到第1栅极绝缘层27与栅电极29之间的可靠性高的第2栅极绝缘层28。
在薄膜晶体管21中,由基底绝缘层23、源电极24、漏电极25、第1栅极绝缘层27以及第2栅极绝缘层29形成隔离体,并分别形成隔离层。
这里,如上述构成的薄膜晶体管21的制造方法,以下采用图11(a)~图11(d)的制造工序图进行说明。
首先,在绝缘性基板12上例如通过脉冲激光堆积法堆积100nm程度厚度的Al2O3作为绝缘层23(图11(a))。堆积的条件为,基板温度300℃、成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2,重复频率为10Hz。这里,虽然采用Al2O3作为基底绝缘层23的材料,然而也可采用除此以外的上述绝缘物。
接着,在基底绝缘层23上通过喷溅法等堆积150nm程度的Al,通过光刻以形成给定形状图案的抗蚀剂,通过干蚀刻除去无用部分,形成源电极24以及漏电极25(图11(b))。
接着,为了形成半导体层26,例如,通过脉冲激光堆积法对掺杂了氮的多晶状态的ZnO进行50nm程度的层叠。这时的堆积条件为,基板温度300℃、成膜气氛为减压的氧气和一氧化氮的混合气氛,激光功率为1.1J/cm2,重复频率为10Hz。通过该方法,将氮掺杂在ZnO中。这里,虽然采用一氧化氮作为氮源,然而除此外也可采用含一氧化二氮、二氧化氮、氨等含氮的气体。并且,这里,虽然采用N作为掺杂在ZnO中的杂质,然而除此外,还可采用P、As、Sb。还有,这里,虽然采用ZnO作为半导体层26的材料,然而也可采用含Mg的ZnO(MgxZn1-xO)。并且,ZnO或者含Mg的ZnO,可以是非晶状态的,或者也可以是多晶状态与非晶状态混合存在的状态。
半导体层26的堆积之后,连续地对第1栅极绝缘层27进行层叠。作为第1栅极绝缘层27,例如,通过脉冲激光堆积法对Al2O3进行50nm程度的层叠。Al2O3薄膜成膜时的条件为,基板温度为300℃、成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2,重复频率为10Hz。这里,虽然采用Al2O3作为第1栅电极绝缘膜27的材料,然而除此外也可采用上述的绝缘物。并且,作为第1栅电极绝缘膜27,也可将多种上述绝缘物进行层叠。
其后,通过光刻,采用形成给定形状图案的抗蚀剂通过离子研磨等除去无用部分从而形成第1栅极绝缘层27以及半导体层26(图11(c))。这里,虽然第1栅极绝缘层27以及半导体层26的侧端面相对绝缘性基板22的上端面为垂直的,然而为了使第2栅极绝缘层28的覆盖范围良好,因此也可以是从第1栅电极绝缘膜27扩展到半导体层26一侧的正锥状。
接着,对第2栅电极绝缘膜28进行层叠。作为第2栅极绝缘层28,例如,通过脉冲激光堆积法对Al2O3进行450nm程度的成膜。成膜条件为,基板温度300℃,成膜气氛为减压的氧气气氛,激光功率为3.0J/cm2,重复频率为10Hz。这里,虽然采用Al2O3作为第2栅电极绝缘膜28的材料,然而除此外也可采用上述的绝缘物。并且,作为第2栅电极绝缘膜28,也可将多种上述绝缘物进行层叠。
其后,为了形成栅电极29,通过喷溅法等对Al等进行200nm程度的层叠。然后,通过光刻,采用形成给定形状图案的抗蚀剂通过离子研磨等除去栅电极29以及第2栅电极绝缘膜28的无用部分,完成薄膜晶体管21(图11(d))。
如上述所得到的薄膜晶体管11的Id-Vg特性,与图4所示的特性同样,其阈值电压Vth被控制在0V附近。这样,在薄膜晶体管21中,通过由在ZnO中掺杂氮后的半导体形成半导体层26,从而将阈值电压Vth控制在不存在实用上的问题的电压。
还有,针对其它的V族元素的P、As或者Sb,通过进行与第1实施方式所述的掺杂,从而能够同样地将阈值电压Vth控制在0V附近。
并且,即使在作为ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体中掺杂I族、III族、IV族、V族或者VII族元素也能够同样地对阈值电压Vth进行控制。
另外,图9(a)~图9(c)所示的结构中,虽然半导体层26完全被基底绝缘层23、源电极24、漏电极25、第1栅电极绝缘膜27以及第2栅电极绝缘膜28覆盖,然而如果薄膜晶体管21的半导体层26中的沟道部分(载流子移动的区域)没有受到气氛的影响,则不需要半导体层16完全被覆盖。例如,图9(a)的2点封闭虚线所示,在半导体层26与第1栅极绝缘层27在沟道宽度方向延伸变长且其两端部从第2栅极绝缘层28暴露至气氛中的结构中,虽然处于其两端的半导体层26的侧端面受气氛的影响,但如果沟道部分以没有受到其影响的程度从两端部离开的话,则也可以不让半导体层26完全被覆盖。
第4实施方式
关于本发明的第4实施方式,如果基于图1、图2、图3、图5、图6、图7、图9、图10、图17以及图18进行说明,则如以下。另外,本实施方式中,关于与上述第1~第3实施方式中的构成要素具有同等功能的构成要素,附加相同的符号并省略其说明。
如图1(a)~图1(c)所示,在薄膜晶体管1中,代替半导体层5形成半导体层105。作为活性层的半导体层105,与半导体层5同样,采用作为添加了I族、III族、IV族、V族或者VII族元素的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。作为所添加的元素,优选I族以及V族的元素。例如,半导体层105,由氮(N)、磷(P)、砷(As)、锑(Sb)或者含有它们的2个种类以上和氢(H)的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体而形成。
这样构成的薄膜晶体管1的制造中,如以下所说明,半导体层105的制造工序与半导体层5的上述制造构成不同。如图3(b)所示堆积Al2O3作为栅极绝缘层4之后,为了连续地形成半导体层105,例如,通过脉冲激光堆积法对掺杂了氮和氢的多晶状态的ZnO进行50nm程度的层叠。这时的堆积条件为,基板温度200℃,成膜气氛为氮气与水蒸气的混合气体,激光功率为1.1J/cm2,重复频率为10Hz。通过该方法,在ZnO中掺杂氮和氢。
这里,虽然采用氮气作为氮源,然而此外也可采用一氧化二氮、一氧化氮、二氧化氮等含氮的气体。并且,这里,虽然采用水蒸气作为氢源,然而此外也可采用过氧化氢等含氢的气体。还有,还可采用氨等由氮和氢组成的气体。在采用这样的气体的情况下,就能够不需要氮源。或者,也可使用水蒸气、过氧化氢或者氨中的多种气体作为氢源。并且,这里,虽然以在半导体层105中采用ZnO为例,然而也可采用含Mg的ZnO(MgxZn1-xO)。并且,ZnO或者含Mg的ZnO,可以是非晶状态的,也可以是多晶状态与非晶状态混合存在的状态。
如上述所获得的薄膜晶体管1的Id-Vg特性如图17所示。根据图17可知,在采用未掺杂氮和氢的ZnO的薄膜晶体管中,与形成保护层时的Id-Vg特性(图15的实线所示)进行比较,其阈值电压Vth在0V附近。可知这样通过将氮和氢掺杂在ZnO中,从而在设置保护层8的薄膜晶体管1中,可将阈值电压Vth控制在不存在使用上的问题的电压。
通过在ZnO中掺杂氮和氢从而控制阈值电压Vth,由以下能够理解。通过形成保护层从而消除表面耗尽层,ZnO便处于自由电子过剩的状态。由于V族元素的氮相对ZnO作为受主杂质发挥作用,因此通过掺杂氮从而减少过剩的自由电子。作为I族元素的氢,在存在于ZnO中的状态下,由于相对于成为自由电子源的不饱和键作为终止剂发挥作用,因此即使掺杂氢也会减少过剩的自由电子。通过掺杂氮和氢,从而使费米能级下降至能带隙中央附近,这样,便使用于排除过剩的自由电子的栅电极电压变小,阈值电压处于0V附近。
并且,通过掺杂氢,从而如图18所示,能够对正的栅电极电压对应的TFT特性的时效劣化(阈值电压的正向移动ΔVth)进行抑制。具体来说,令源电极以及漏电极的电位为接地电位,通过给栅电极施加+30V的电压,在观察阈值电压的时效时,会确认在H2O+N2气氛下成膜的TFT,与在O2+NO气氛下成膜的TFT相比,能够抑制阈值电压的移动量。
还有,关于其它的V族元素的P、As或者Sb,例如,在堆积上述半导体层105时,在基板温度200℃、成膜气氛为减压的水蒸气气氛,激光功率为1.1J/cm2的条件下,采用Zn2P3、Zn2As3、Zn2Sb3等含V族的Zn化合物为靶(target)进行掺杂,同样能够将阈值电压Vth控制在0V附近。当然,即使在由该方法采用Zn2N3为靶进行掺杂,也能够与上述同样地对阈值电压Vth进行控制。
另外,即使在图5的半导体层5、图6所示的薄膜晶体管11的半导体层16、图7的半导体层16、图9所示的薄膜晶体管21的半导体层26、图10的半导体层26中,采用作为氮(N)、、磷(P)、砷(As)、锑(Sb)或者含有它们的2个种类以上和氢(H)的ZnO或者MgxZn1-xO的多晶状态、非晶状态或者多晶状态与非晶状态混合存在的状态的半导体,也能够根据同样的效果,将阈值电压Vth控制在0V附近。
第5实施方式
关于本发明的第5实施方式,如果基于图12以及图13进行说明,则如以下。另外,本实施方式,关于与上述的第1~第4实施方式中的构成要素具有同等功能的构成要素,附加相同的符号省略其说明。
如图12所示,本实施方式的显示装置,是一种有源矩阵型的液晶显示装置,具备:像素阵列31、源电极驱动器32、栅电极驱动器33、控制电路34、电源电路35。
像素阵列31、源电极驱动器32以及栅电极驱动器33,在基板36上形成。基板36,由具有玻璃那样的绝缘性且透光性的材料形成。像素阵列31,具有源电极行SL…、栅电极行GL…、像素37…。
在像素阵列31中,以与多个的栅电极行GLj、GLj+1…和多个的源电极行SLi、SLi+1交差的状态配置,在由邻接的2根栅电极行GL,GL与邻接的2根源电极行SL、SL所包围的部分设置像素(图中,以PIX表示)。这样,像素37…,在像素阵列31内排列成矩阵状,在每1列分配1条源电极行SL,在每1行分配1条栅电极行GL。
但为液晶显示器时,各个像素37,如图13所示,由作为开关元件的晶体管T、和具有液晶电容CL的像素电容CP构成。一般地,有源矩阵型液晶显示器中的像素电容CP,为了使显示稳定,而具有与液晶电容CL并联附加的辅助电容CS。辅助电容CS,在为了将液晶电容CL或晶体管T的泄漏电流、因晶体管T的栅电极·源电极之间的电容、像素电极·信号线之间的电容等的寄生电容而产生的像素电位的变动、液晶电容CL的显示数据依赖性等的影响抑制在最小限度时成为需要。
晶体管T的栅电极,与栅电极行Glj连接。并且,液晶电容CL以及辅助电容CS的一方的电极,通过晶体管T的漏电极以及源电极与源电极行SLj连接。与漏电极连接的液晶电容CL的电极,形成像素电极37a。液晶电容CL的另一方的电极,挟住液晶单元从而与对置电极连接,辅助电容Cs的另一方面的电极,与所有像素公共的未图示的公共电极线(Cs onCommon结构时)、或者邻接的栅电极行GL(Cs on Gate结构时)连接。
多个栅电极行GLj、GLj+1…,与栅电极驱动器33连接,多个的数据信号线SLi、SLi+1…,与源电极驱动器32连接。并且,栅电极驱动器33以及源电极驱动器32,分别通过不同的电源电压VGH、VGL与电源电压VSH、VSL而驱动。
源电极驱动器32,基于来自控制电路34的同步信号CKS以及起动脉冲SPS对由控制电路34提供的图像信号DAT进行取样以将其输出给与各列的像素连接的源电极行SLi、SLi+1…。栅电极驱动器33,基于来自控制电路34的同步信号CKG·GPS以及起动脉冲SPG以产生提供给与各行的像素37…连接的栅电极行GLj、GLj+1的栅电极信号。
电源电路35,是一种产生电源电压VSH、VSL、VGH、VGL、接地电位COM以及电压VBB的电路。电源电压VSH、VSL,分别为电平不同的电压,被提供给源电极驱动器32。电源电压VGH、VGL,分别为电平不同的电压,被提供给栅电极驱动器33。接地电位COM,被提供给在基板36中设置的未图示的公共电极线。
晶体管T,在根据从栅电极驱动器33通过栅电极行GLj提供的栅电极信号导通时,将从源电极驱动器32通过源电极行SLj+1提供的图像信号写入像素37(像素电极37a)。并且,晶体管T,为上述第1~第4实施方式中的薄膜晶体管1、11、21(参照图1(a)、图6(a)、图9(a))。薄膜晶体管1、11、21,如前述,由于可将阈值电压Vth控制为不存在实用上的问题的电压,因此在应用于上述这样的液晶显示装置的情况下,由于适当的阈值电压为0~3V左右,因此根据掺杂量,能够设定最佳的阈值电压。因此,对像素37进行驱动的晶体管T中能够采用该薄膜晶体管1、11、21而不存在实用上的问题。
而且,构成源电极驱动器32以及栅电极驱动器33的电路元件内、在由晶体管构成的电路中,能够采用上述薄膜晶体管1、11、21作为各个晶体管且不存在实用上的问题。
并且,通过由相同的晶体管1、11、21构成像素37的晶体管T和驱动电路的晶体管,因此可在同一基板36上采用相同的流程同时制作这些晶体管。因而,由于削减了矩阵显示装置的制造工序,因此能够实现矩阵显示装置的低成本化。
如上,即使采用薄膜晶体管1、11、21作为像素37用的晶体管T以及驱动电路用的晶体管,由于适当地对阈值进行控制,因此也可提供一种工作稳定的矩阵显示装置。
以上,本实施方式以及上述其它实施方式中,虽然表示了几个实例,然而本发明并非限定于上述各实施方式,而是适用于基于同样的概念的所有构成。
例如,第1~第4实施方式中,虽然针对薄膜晶体管1、11、21作了例示,然而在将ZnO或者MgxZn1-xO用于活性层,且赋以保护层的构造中,如果同样地是在ZnO中掺杂氮等的构成,那么本发明也可适用于pm结二极管、肖特基二极管、双极型晶体管、肖特基势垒场效应晶体管、接合型场效应晶体管等中。
而且,第5实施方式中,虽然针对作为电子设备的有源矩阵型的液晶显示装置作了例示,然而,即使关于其它的显示装置、例如有机EL显示装置或柔性显示装置,如果同样地采用薄膜晶体管1、11、21作为开关元件,则也可应用本发明。
还有,作为可应用本发明的显示装置以外的电子设备,列举作为将薄膜晶体管1、11、21作为图像读出用的开关元件用的、线型图像扫描仪、矩阵型图像扫描仪、X线图像传感器等。在这样的扫描仪或传感器中,为了读出储存在电荷储存电容器中的电荷,而让将在像素电极和源电极行之间连接的开关元件提供给栅电极行的栅电极电压(扫描信号)导通。通过将如图12所示的液晶显示装置的像素37中的液晶电容CI以及辅助电容Cs置换为电荷存储电容,从而能够构成在具备晶体管T作为开关元件的扫描仪或传感器中的读出图像信号的部分。在该构成中,源电极驱动器32,被置换为从像素中读出的图像信号的输入电路。并且,在线型扫描仪中只要采用1行的像素即可。
此外,用于实施发明的最佳实施方式项中形成的具体实施方式或实施例,严格来说,使本发明的技术内容变得清晰,不应该仅限于那样的具体例在狭义上被解释,而应该在本发明的精神与接下来所述技术方案所披露的范围内,能够进行各种变更与实施。
本发明的半导体装置,通过隔离体将对于气氛敏感的ZnO或者MgxZn1-xO与气氛隔离,且通过将I族、III族、IV族、V族或者VII族的元素添加到ZnO或者MgxZn1-xO中,从而能够减少因提供隔离体而在活性层中产生的可移动电荷。因此,本发明能提供一种元件特性稳定而不受气氛影响的,且可控制阈值电压在可实用的范围内的采用ZnO或者MgxZn1-xO的半导体装置,同时其能够适当地利用在显示装置等电子设备中。

Claims (34)

1、一种半导体装置,其特征在于,具备:
活性层,其由ZnO或者MgxZn1-xO的多晶状态、非晶状态、或者多晶状态与非晶状态混合存在的状态的半导体组成,并添加了I族、III族、IV族、V族或者VII族元素;和
隔离体,其使所述活性层,在所述活性层中的可移动电荷移动的区域不受气氛的影响的范围内,与气氛隔离。
2、根据权利要求1所述的半导体装置,其特征在于,
所述元素为氮、磷、砷、锑或者它们当中的2个种类以上。
3、根据权利要求1所述的半导体装置,其特征在于,
所述元素为氮、磷、砷、锑或者它们当中的2个种类以上与氢。
4、根据权利要求3所述的半导体装置,其特征在于,
所述活性层是在含有氮、一氧化二氮、一氧化氮或者二氧化氮中的1个种类以上,与水蒸气、过氧化氢、氨或者它们当中的1个种类以上的气氛中形成。
5、一种半导体装置的制造方法,用于制造权利要求3所述的半导体装置,其特征在于,
在含有氮、一氧化二氮、一氧化氮或者二氧化氮中的1个种类以上,与水蒸气、过氧化氢、氨或者它们当中的1个种类以上的气氛中形成所述活性层。
6、根据权利要求1~4任一项所述的半导体装置,其特征在于,
所述隔离体由不同的隔离层组成。
7、根据权利要求6所述的半导体装置,其特征在于,
所述隔离层中的至少一个由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。
8、根据权利要求7所述的半导体装置,其特征在于,
在与所述活性层连接的2个电极以外与所述活性层形成界面的所述隔离层中,在与对控制所述活性层中的可移动电荷的移动的控制电极与所述活性层之间进行绝缘的隔离层形成界面的区域以外,与所述活性层形成界面的所述隔离层,由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。
9、根据权利要求6所述的半导体装置,其特征在于,
所述隔离层中的至少1个由树脂形成。
10、根据权利要求9所述的半导体装置,其特征在于,
在与所述活性层连接的2个电极以外与所述活性层形成界面的所述活性层中,在与对控制所述活性层中的可移动电荷的移动的控制电极与所述活性层之间进行绝缘的隔离层形成界面的区域以外,与所述活性层形成界面的所述隔离层由树脂形成。
11、根据权利要求6所述的半导体装置,其特征在于,具备:
栅电极,其对所述活性层中的可移动电荷的移动进行控制;
栅极绝缘层,其作为对所述活性层与所述栅电极之间进行绝缘的所述绝缘层;和
源电极以及漏电极,其与所述活性层连接,
所述隔离层中的至少一个,由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、Sc2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。
12、根据权利要求11所述的半导体装置,其特征在于,
在所述源电极以及所述漏电极以外与所述活性层形成界面的所述隔离层中,在与所述栅极绝缘层形成界面的区域以外与所述活性层形成界面的所述隔离层由SiO2、Al2O3、AlN、MgO、Ta2O5、TiO2、ZrO2、stab-ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、In2O3、La2O3、5c2O3、Y2O3、KNbO3、KTaO3、BaTiO3、CaSnO3、CaZrO3、CdSnO3、SrHfO3、SrSnO3、SrTiO3、YScO3、CaHfO3、MgCeO3、SrCeO3、BaCeO3、SrZrO3、BaZrO3、LiGaO2、LiGaO2的混晶系(Li1-(x+y)NaxKy)(Ga1-zAlz)O2或者含有它们当中的至少2种的固溶体形成。
13、根据权利要求6所述的半导体装置,其特征在于,具备:
栅电极,其对所述活性层中的可移动电荷的移动进行控制;
栅极绝缘层,其作为对所述活性层与所述栅电极之间进行绝缘的所述绝缘层;和
源电极以及漏电极,其与所述活性层连接,
所述隔离层中的至少1个由树脂形成。
14、根据权利要求13所述的半导体装置,其特征在于,
在所述源电极以及所述漏电极以外与所述活性层形成界面的所述隔离层中,在与所述栅极绝缘层形成界面的区域以外与所述活性层形成界面的所述隔离层由树脂形成。
15、一种电子设备,其具备权利要求1~4中任一项所述的半导体装置作为开关元件。
16、根据权利要求15所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
17、一种电子设备,其具备权利要求6所述的半导体装置作为开关元件。
18、根据权利要求17所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
19、一种电子设备,其具备权利要求7所述的半导体装置作为开关元件。
20、根据权利要求19所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
21、一种电子设备,其具备权利要求8所述的半导体装置作为开关元件。
22、根据权利要求21所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
23、一种电子设备,其具备权利要求9所述的半导体装置作为开关元件。
24、根据权利要求23所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
25、一种电子设备,其具备权利要求10所述的半导体装置作为开关元件。
26、根据权利要求25所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
27、一种电子设备,其具备权利要求11所述的半导体装置作为开关元件。
28、根据权利要求27所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
29、一种电子设备,其具备权利要求12所述的半导体装置作为开关元件。
30、根据权利要求29所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
31、一种电子设备,其具备权利要求13所述的半导体装置作为开关元件。
32、根据权利要求31所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
33、一种电子设备,其具备权利要求14所述的半导体装置作为开关元件。
34.根据权利要求33所述的电子设备,其特征在于,
所述开关元件,其为了向像素电极写入或者读出图像信号而与像素电极连接。
CN 200480016784 2003-06-20 2004-06-14 半导体装置及其制造方法以及电子设备 Pending CN1806322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010239835.4A CN101916785B (zh) 2003-06-20 2004-06-14 半导体装置及其制造方法以及电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003177272 2003-06-20
JP177272/2003 2003-06-20
JP079273/2004 2004-03-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010239835.4A Division CN101916785B (zh) 2003-06-20 2004-06-14 半导体装置及其制造方法以及电子设备

Publications (1)

Publication Number Publication Date
CN1806322A true CN1806322A (zh) 2006-07-19

Family

ID=36867523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480016784 Pending CN1806322A (zh) 2003-06-20 2004-06-14 半导体装置及其制造方法以及电子设备

Country Status (1)

Country Link
CN (1) CN1806322A (zh)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
CN101859708A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102053435A (zh) * 2009-11-10 2011-05-11 乐金显示有限公司 液晶显示设备及其制造方法
CN101740397B (zh) * 2009-12-23 2011-07-20 吉林大学 ZnO基薄膜晶体管的金属有机化学气相沉积制备方法
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102187467A (zh) * 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
CN102290442A (zh) * 2010-06-17 2011-12-21 索尼公司 薄膜晶体管和显示装置
CN102473735A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102623344A (zh) * 2006-12-05 2012-08-01 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102763203A (zh) * 2010-02-26 2012-10-31 株式会社半导体能源研究所 制造半导体装置的方法
CN102844872A (zh) * 2010-04-02 2012-12-26 株式会社半导体能源研究所 半导体装置
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN102906881A (zh) * 2010-05-21 2013-01-30 株式会社半导体能源研究所 半导体装置
CN103077961A (zh) * 2008-08-28 2013-05-01 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
CN101908489B (zh) * 2009-06-02 2013-06-05 乐金显示有限公司 氧化物薄膜晶体管的制造方法
CN101809195B (zh) * 2007-09-26 2013-07-17 伊斯曼柯达公司 无机材料的选择区域沉积法
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103337592A (zh) * 2013-07-11 2013-10-02 中国科学院半导体研究所 一种提高聚合物太阳能电池效率的方法
CN103700632A (zh) * 2013-12-26 2014-04-02 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
CN103794612A (zh) * 2009-10-21 2014-05-14 株式会社半导体能源研究所 半导体装置
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN104241389A (zh) * 2013-06-21 2014-12-24 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN105118856A (zh) * 2008-10-24 2015-12-02 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
CN107452630A (zh) * 2010-07-02 2017-12-08 株式会社半导体能源研究所 半导体装置
US9859441B2 (en) 2008-07-31 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
JP2020191459A (ja) * 2009-03-12 2020-11-26 株式会社半導体エネルギー研究所 半導体装置

Cited By (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623344B (zh) * 2006-12-05 2015-07-15 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
US10714627B2 (en) 2006-12-05 2020-07-14 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
US9905699B2 (en) 2006-12-05 2018-02-27 Canon Kabushiki Kaisha Thin film transistor, method of manufacturing the same, and display apparatus
CN102623344A (zh) * 2006-12-05 2012-08-01 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
CN101809195B (zh) * 2007-09-26 2013-07-17 伊斯曼柯达公司 无机材料的选择区域沉积法
US9859441B2 (en) 2008-07-31 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103077961A (zh) * 2008-08-28 2013-05-01 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
CN101673770B (zh) * 2008-09-09 2013-10-09 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102187467A (zh) * 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
CN105118856A (zh) * 2008-10-24 2015-12-02 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
JP2020191459A (ja) * 2009-03-12 2020-11-26 株式会社半導体エネルギー研究所 半導体装置
CN101859708B (zh) * 2009-04-02 2014-10-29 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101859708A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101908489B (zh) * 2009-06-02 2013-06-05 乐金显示有限公司 氧化物薄膜晶体管的制造方法
US10396097B2 (en) 2009-07-31 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
US20180138211A1 (en) 2009-07-31 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
US9786689B2 (en) 2009-07-31 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11728350B2 (en) 2009-07-31 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor
US11348949B2 (en) 2009-07-31 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102473735A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
US10854638B2 (en) 2009-07-31 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
CN102473735B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
US9935202B2 (en) 2009-09-16 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device comprising oxide semiconductor layer
US11302824B2 (en) 2009-10-16 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
US11742432B2 (en) 2009-10-16 2023-08-29 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
CN103794612A (zh) * 2009-10-21 2014-05-14 株式会社半导体能源研究所 半导体装置
CN102053435B (zh) * 2009-11-10 2013-04-10 乐金显示有限公司 液晶显示设备及其制造方法
CN102053435A (zh) * 2009-11-10 2011-05-11 乐金显示有限公司 液晶显示设备及其制造方法
CN101740397B (zh) * 2009-12-23 2011-07-20 吉林大学 ZnO基薄膜晶体管的金属有机化学气相沉积制备方法
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102763203A (zh) * 2010-02-26 2012-10-31 株式会社半导体能源研究所 制造半导体装置的方法
CN106098788B (zh) * 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
CN106098788A (zh) * 2010-04-02 2016-11-09 株式会社半导体能源研究所 半导体装置
CN102844872A (zh) * 2010-04-02 2012-12-26 株式会社半导体能源研究所 半导体装置
US11380800B2 (en) 2010-04-02 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9842937B2 (en) 2010-04-02 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film and a metal oxide film
US10714626B2 (en) 2010-04-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
CN102906881A (zh) * 2010-05-21 2013-01-30 株式会社半导体能源研究所 半导体装置
CN102290442A (zh) * 2010-06-17 2011-12-21 索尼公司 薄膜晶体管和显示装置
CN102290442B (zh) * 2010-06-17 2015-11-04 株式会社日本有机雷特显示器 薄膜晶体管和显示装置
CN107452630A (zh) * 2010-07-02 2017-12-08 株式会社半导体能源研究所 半导体装置
CN107452630B (zh) * 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9634082B2 (en) 2010-11-30 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8728883B2 (en) 2010-11-30 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9837548B2 (en) 2011-07-08 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018170516A (ja) * 2011-07-08 2018-11-01 株式会社半導体エネルギー研究所 半導体装置
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US10439072B2 (en) 2011-07-08 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
US10256344B2 (en) 2013-05-14 2019-04-09 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
US9941410B2 (en) 2013-05-14 2018-04-10 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
CN104241389A (zh) * 2013-06-21 2014-12-24 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN104241389B (zh) * 2013-06-21 2017-09-01 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN103337592A (zh) * 2013-07-11 2013-10-02 中国科学院半导体研究所 一种提高聚合物太阳能电池效率的方法
WO2015096289A1 (zh) * 2013-12-26 2015-07-02 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
US10991724B2 (en) 2013-12-26 2021-04-27 Boe Technology Group Co., Ltd. CMOS transistor and method for fabricating the same, display panel and display device
CN103700632B (zh) * 2013-12-26 2016-04-06 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
CN103700632A (zh) * 2013-12-26 2014-04-02 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN1806322A (zh) 半导体装置及其制造方法以及电子设备
CN1217417C (zh) 半导体器件及其制造方法
CN1277312C (zh) 半导体器件及其制造方法
CN1169225C (zh) 存储器及其制造方法以及集成电路和半导体装置的制造方法
CN1173218C (zh) 液晶显示装置及其制造方法和驱动方法
CN1271463C (zh) 图像显示装置及其制造方法
CN101916785B (zh) 半导体装置及其制造方法以及电子设备
CN1286156C (zh) 制造半导体器件的方法
CN100350318C (zh) 半导体器件
CN1225800C (zh) 发光器件和电器
CN1892767A (zh) 显示器件及其驱动方法
CN1577435A (zh) 发光器件
CN1421907A (zh) 薄膜晶体管的制造方法
CN1838433A (zh) 半导体器件以及图像显示装置
CN101047028A (zh) Nand型非易失性存储器的数据擦除方法
CN1581254A (zh) 光发射器件的驱动方法和光发射器件
CN101043038A (zh) 非易失性半导体存储装置
CN101047191A (zh) 非易失性半导体存储装置
CN101043039A (zh) 非易失性半导体存储装置
CN1929038A (zh) 复合氧化物层压体、复合氧化物层压体的制造方法、装置
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN1303127A (zh) 非易失性半导体存储器及其制造方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1691352A (zh) Mfs型场效应晶体管及其制造方法、强电介质存储器及半导体装置
CN1155995C (zh) 叠层体、叠层体的制备方法及半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060719