CN103229304A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN103229304A
CN103229304A CN2011800574867A CN201180057486A CN103229304A CN 103229304 A CN103229304 A CN 103229304A CN 2011800574867 A CN2011800574867 A CN 2011800574867A CN 201180057486 A CN201180057486 A CN 201180057486A CN 103229304 A CN103229304 A CN 103229304A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor film
film
crystal structure
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800574867A
Other languages
English (en)
Other versions
CN103229304B (zh
Inventor
山崎舜平
高桥正弘
丸山哲纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103229304A publication Critical patent/CN103229304A/zh
Application granted granted Critical
Publication of CN103229304B publication Critical patent/CN103229304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

通过对将氧化物半导体膜用作沟道的晶体管给予稳定的电特性来制造高可靠性半导体装置。形成可通过热处理具有第一晶体结构的氧化物半导体膜及可通过热处理具有第二晶体结构的氧化物半导体膜而加以层叠，并接着进行热处理，由此通过将具有第二晶体结构的氧化物半导体膜作为晶种而发生晶体生长，以形成具有第一晶体结构的氧化物半导体膜。以此方式形成的氧化物半导体膜应用于晶体管的有源层。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，该半导体装置包括含半导体元件（比如晶体管）的电路。例如，本发明涉及安装在电源电路上的功率装置；包括存储器、晶闸管、转换器、图像传感器等的半导体集成电路；以及将典型为液晶显示面板、包括发光元件的发光显示装置等电光装置作为组件安装在其上的电子装置。
在本说明书中，半导体装置是指可通过利用半导体特性而作用的所有类型的装置，且电光装置、发光显示装置、半导体电路以及电子装置都为半导体装置。
背景技术
使用非晶硅、多晶硅等来制造形成在玻璃衬底等上的晶体管，这在液晶显示装置中很常见。虽然包括非晶硅的晶体管具有低场效迁移率，但其可以在大玻璃衬底上形成。另一方面，虽然包括多晶硅的晶体管具有高场效迁移率，但其不适合形成在大玻璃衬底上。
与包括硅的晶体管不同，使用氧化物半导体来制造晶体管的技术已受到注目，且该晶体管应用于电子装置或光学装置。例如，专利文献1及专利文献2公开一种使用氧化锌或In-Ga-Zn-O类氧化物作为氧化物半导体来制造晶体管的技术，且该晶体管用作显示装置的像素等的开关元件。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
发明内容
晶体管的电特性很容易受到用作有源层的氧化物半导体膜与接触氧化物半导体膜的栅极绝缘膜之间的界面状态的影响。在晶体管制造期间或之后，若栅极绝缘膜接触氧化物半导体膜的界面，也就是说，氧化物半导体膜的栅电极侧界面处于非晶状态，在工序中结构状态很容易受到温度等的影响而变，且晶体管的电特性很有可能不稳定。
此外，氧化物半导体膜用作沟道的晶体管的电特性有可能因可见光或紫外光照射而改变。
鉴于这种问题，本发明的一实施方式的目的在于提供包括晶体管的半导体装置，其中氧化物半导体膜与接触氧化物半导体膜的栅极绝缘膜之间的界面状态为合宜，且提供制造该半导体装置的方法。此外，本发明的一实施方式的目的在于通过给予氧化物半导体膜用作沟道的晶体管稳定电特性来制造高可靠性半导体装置。此外，本发明的一实施方式的目的在于提供半导体装置的工序，借助于该工序可以使用比如母玻璃的大型衬底来量产高可靠性半导体装置。
在本发明的一实施方式中，为了使氧化物半导体膜与接触氧化物半导体膜的绝缘膜（栅极绝缘膜）之间的界面状态变为合宜，至少在氧化物半导体膜的界面附近形成具有高结晶性的区域。据此，可制造具有稳定电特性的高可靠性半导体装置。
此外，作为改善氧化物半导体膜的结晶性的一种方法，可以在氧化物半导体膜的一部分中提供具有第二晶体结构的氧化物半导体膜。第二晶体结构为纤锌矿晶体结构。可具有第二晶体结构的氧化物半导体膜通过热处理容易结晶，且与可具有第一晶体结构的氧化物半导体膜相比具有更高结晶性，第一晶体结构选自非纤锌矿结构、YbFe2O4结构、Yb2Fe3O7结构以及所述结构的变形结构。
形成可通过热处理具有第一晶体结构的氧化物半导体膜及可通过热处理具有第二晶体结构的氧化物半导体膜而加以层叠，并接着进行热处理；据此，通过使用具有第二晶体结构的氧化物半导体膜作为晶种而在可通过热处理具有第一晶体结构的氧化物半导体膜中发生晶体生长，而形成具有第一晶体结构的氧化物半导体膜。
在高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃的温度下进行热处理。
可在加热的同时通过溅射法形成该氧化物半导体膜，而不进行用于结晶的热处理。
依照此方式，例如，至少包括第二氧化物半导体膜的层设置在其中层叠有氧化物半导体膜的氧化物半导体叠层中，并对氧化物半导体叠层进行热处理，由此可得到具有高结晶性的氧化物半导体膜。
另外，第二氧化物半导体膜的厚度大于或等于一原子层的厚度且小于或等于10nm，优选大于或等于2nm且小于或等于5nm。
在上述结构中，氧化物半导体膜为非单晶，为并非全部在非晶状态中，且至少包括具有c轴取向的晶体。
本发明的一实施方式为一种制造包括晶体管的半导体装置的方法。在该方法中，在绝缘表面上形成第一氧化物半导体膜，并接着形成第二氧化物半导体膜；之后，进行第一热处理，以形成具有第一晶体结构的氧化物半导体膜和具有第二晶体结构的氧化物半导体膜。接下来，在具有第二晶体结构的氧化物半导体膜上形成第三氧化物半导体膜，并接着进行第二热处理，以形成具有第三晶体结构的氧化物半导体膜。将具有第一晶体结构的氧化物半导体膜、具有第二晶体结构的氧化物半导体膜以及具有第三晶体结构的氧化物半导体膜的叠层用作晶体管的沟道区。
具有第一晶体结构的氧化物半导体膜及具有第三晶体结构的氧化物半导体膜的晶体结构各为YbFe2O4结构、Yb2Fe3O7结构以及非纤锌矿结构中的任一种。具有第二晶体结构的氧化物半导体膜的晶体结构为纤锌矿结构。
第一热处理及第二热处理的温度各高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃。因此，可使用大型衬底的母玻璃作为衬底。
具有第一晶体结构的氧化物半导体膜、具有第二晶体结构的氧化物半导体膜以及具有第三晶体结构的氧化物半导体膜各为非单晶，并非全部在非晶状态中，并包括c轴取向的晶体区域。也就是说，各氧化物半导体膜具有非晶区域及c轴取向晶体区域。
具有第二晶体结构的氧化物半导体膜，其具有纤锌矿晶体结构，很容易通过热处理而结晶并与具有第一晶体结构的氧化物半导体膜和具有第三晶体结构的氧化物半导体膜相比具有更高结晶性。此外，具有第二晶体结构的氧化物半导体膜包括在a-b面中的平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。因此，当通过使用具有第二晶体结构的氧化物半导体膜（其为纤锌矿晶体结构）作为晶种的加热而在第一氧化物半导体膜和第三氧化物半导体膜中造成晶体生长时，可形成具有第一晶体结构的氧化物半导体膜和具有第三晶体结构的氧化物半导体膜，使得其晶轴和具有第二晶体结构的氧化物半导体膜（其为纤锌矿晶体结构）的晶轴大致上对准。与具有第二晶体结构的氧化物半导体膜的情况同样，具有第一晶体结构的氧化物半导体膜和具有第三晶体结构的氧化物半导体膜各包括在a-b面中的平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。
通过在上述氧化物半导体叠层上形成栅极绝缘膜并在栅极绝缘膜上形成栅电极，可制造晶体管。结果，氧化物半导体叠层在与栅极绝缘膜的界面具有高结晶性及均匀性，并因此具有稳定的电特性；由此，可得到高可靠性晶体管。
通过在栅电极上形成栅极绝缘膜并在栅极绝缘膜上形成上述氧化物半导体叠层，可制造晶体管。结果，氧化物半导体叠层在与栅极绝缘膜的界面具有高结晶性及均匀性，并因此具有稳定的电特性；由此，可得到高可靠性晶体管。
各包括在a-b面中具有六角形键的c轴取向晶体区域的氧化物半导体膜的叠层用作晶体管的沟道区，由此可制造一种晶体管，其中在该晶体管被进行光照射或偏压温度应力（BT）测试前与后之间的阈值电压的改变量很小，且具有稳定的电特性。
根据本发明的一实施方式，可制造包括氧化物半导体膜与接触氧化物半导体膜的栅极绝缘膜之间的界面状态为合宜的晶体管的半导体装置。此外，可制造具有稳定电特性的半导体装置。此外，可通过使用比如母玻璃的大型衬底来实现高可靠性半导体装置的量产。
附图说明
在附图中：
图1A和1B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图2A至2C为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图3A和3B各示出根据本发明的一实施方式的晶体结构；
图4A至4C各示出根据本发明的一实施方式的晶体结构；
图5A和5B各为示出根据一实施方式的晶体结构的HAADF-STEM图像；
图6A和6B各为示出根据一实施方式的晶体结构的HAADF-STEM图像；
图7A和7B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图8A至8C为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图9A和9B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图10A至10E为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图11A和11B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图12A至12D为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图13A和13B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图14A至14D为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图15A和15B分别为示出本发明的一实施方式的半导体装置的俯视图和截面图；
图16A至16D为示出制造本发明的一实施方式的半导体装置的方法的截面图；
图17为示出本发明的一实施方式的半导体装置的截面图；
图18A至18C为示出本发明的一实施方式的方框图及电路图；
图19A至19C各为示出本发明的一实施方式的截面图；以及
图20A至20D各示出电子装置的一实施方式。
具体实施方式
将参照附图详细描述本发明的实施方式。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。由此，本发明不应该被解释为局限于以下所示的实施方式的记载内容。注意，在以下描述的本发明的结构中，在不同附图中以同一符号表示同一部分或具有类似功能的部分，且对该部分的说明不重复进行。
注意，在本说明书中描述的每个附图中，每个构件的尺寸、膜厚度或区域是有时为了容易理解而夸张的。因此，本发明的实施方式不局限于这种比例。
注意，在本说明书中，“第一”、“第二”以及“第三”这些序数词是为了避免构件之间的混淆而使用的，而不是为了在数目上限定构件而使用的。因此，例如，可以适当地使用“第二”或“第三”代替“第一”。
实施方式1
在本实施方式中，将参照图1A和1B和图2A至2C描述绝缘表面上的氧化物半导体膜用作沟道的晶体管及其制造方法。图1B为示出作为半导体装置结构的一实施方式的晶体管结构的截面图，并相当于沿图1A（其为俯视图）中的点虚线A-B的截面图。注意，在图1A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜107以及绝缘膜109。图2A至2C为示出图1B所示的晶体管的制造工序的截面图。
图1B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上的氧化物半导体叠层105；形成在氧化物半导体叠层105上并用作源电极和漏电极的一对电极106；形成在氧化物绝缘膜102、氧化物半导体叠层105以及一对电极106上的栅极绝缘膜107；以及隔着栅极绝缘膜107与氧化物半导体叠层105重叠的栅电极108。此外，可以设置覆盖栅极绝缘膜107和栅电极108的绝缘膜109。
氧化物半导体叠层105的特征在于层叠有具有第一晶体结构的氧化物半导体膜105a，其接触氧化物绝缘膜102，及具有第二晶体结构的氧化物半导体膜105b，其接触具有第一晶体结构的氧化物半导体膜105a。
此外，氧化物半导体叠层105的特征在于使用具有第二晶体结构的氧化物半导体膜105b作为种晶而在具有第一晶体结构的氧化物半导体膜105a中发生晶体生长。
具有第二晶体结构的氧化物半导体膜105b包括三方晶及/或六方晶。
换言之，具有第二晶体结构的氧化物半导体膜和具有第一晶体结构的氧化物半导体膜两者都包括三方晶及/或六方晶；因此，可从c轴方向观察到六角形晶格图像。
注意，具有第一晶体结构的氧化物半导体膜105a和具有第二晶体结构的氧化物半导体膜105b各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体区域。
接下来，将参照图2A至2C描述制造图1B中的晶体管的方法。
如图2A所示，在于衬底101上形成氧化物绝缘膜102之后，在氧化物绝缘膜102上形成第一氧化物半导体膜103a，并在第一氧化物半导体膜103a上形成第二氧化物半导体膜103b。
衬底101需要至少具有够高而足以承受后续的热处理的耐热性。在使用玻璃衬底作为衬底101的情况下，优选使用具有高于或等于730℃的应变点的衬底。作为玻璃衬底的材料，例如，使用铝硅酸玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃等玻璃材料。注意，优选使用含有BaO及B2O3的玻璃衬底，其中BaO的量大于B2O3的量。针对量产，优选使用第八世代（2160mm×2460mm）、第九世代（2400mm×2800mm或2450mm×3050mm）、第十世代（2950mm×3400mm）等母玻璃作为衬底101。当处理温度很高且处理时间很长时，母玻璃大幅收缩。因此，在使用母玻璃来进行量产的情况下，在工序中，加热温度优选低于或等于600℃，更优选低于或等于450℃。
除了玻璃衬底以外，还可使用以绝缘体所形成的衬底，如陶瓷衬底、石英衬底或蓝宝石衬底。或者，可使用结晶玻璃等。又或者，可使用通过在诸如硅晶片的半导体衬底的表面或以金属材料制成的导电衬底的表面上形成绝缘膜所得的衬底。
注意，在使用包括杂质（如碱土金属）的玻璃衬底为衬底101的情况下，可在衬底101和氧化物绝缘膜102之间形成诸如氮化硅或氮化铝的氮化物绝缘膜以防止碱土金属的进入。可通过CVD法、溅射法等形成氮化物绝缘膜。由于诸如锂、钠或钾的碱土金属为后续将形成的氧化物半导体膜的杂质，这种碱土金属的含量优选为小。
使用氧化物绝缘膜（自其经加热释放出一部分所含的氧）来形成氧化物绝缘膜102。自其经加热释放出一部分所含的氧的氧化物绝缘膜优选为其氧含量超过化学计量组成的氧化物绝缘膜。通过使用自其经加热释放出一部分所含的氧的氧化物绝缘膜，可经加热将氧扩散到第一氧化物半导体膜103a及第二氧化物半导体膜103b中。氧化物绝缘膜102的典型例子包括氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝、氧化镓、氧化铪以及氧化钇。
从其氧含量超过化学计量组成的氧化物绝缘膜，经加热释放出一部分的氧。在热脱附谱（TDS）分析中，此时所释放且被换算为氧原子的氧量大于或等于1.0×1018atoms/cm3；优选大于或等于1.0×1020atoms/cm3；更优选大于或等于3.0×1020atoms/cm3。
在此，将描述使用TDS分析来测量被换算为氧原子的氧释放量的方法。
TDS分析中的气体释放量与质谱的积分值成正比。因此，可从氧化物绝缘膜的质谱的积分值相对于标准样品的参考值的比例来计算气体释放量。标准样品的参考值是指样品中所含的预定原子的密度相对于质谱的积分值的比例。
例如，可根据算式1通过利用包含预定密度的氢的硅晶片（其为标准样品）的TDS分析结果及氧化物绝缘膜的TDS分析结果求出从氧化物绝缘膜释放的氧分子量（N（O2））。在此假设：具有由TDS分析所得的质量数32的所有质谱都源自氧分子。在CH3OH不大可能存在的前提下，不考虑其质量数为32的气体的CH3OH。此外，也不考虑包括其质量数为17或18的氧原子的氧分子（其为氧原子的同位素），因为在自然世界中这种分子的比例很小。
N(O2)=N(H2)/S(H2)×S(O2)×α     （算式1）
N（H2）为通过将从标准样品释放的氢分子数量换算为密度所得的值。S（H2）为当由TDS分析标准样品时的质谱的积分值。在此，将标准样品的参考值设定为N（H2）/S（H2）。S（O2）为当通过TDS分析氧化物绝缘膜时的质谱的积分值。α为影响TDS分析中的质谱强度的系数。算式1的细节可参照日本专利申请公开H6-275697号公报。注意，以由ESCO Ltd.制造的EMD-WA1000S/W的热脱附谱设备使用包含1×1016atoms/cm3的氢原子的硅晶片作为标准样品来测量从氧化物绝缘膜所释放出的氧量。
此外，在TDS分析中，将一部分的氧作为氧原子检测。可从氧分子的离子化速率计算氧分子与氧原子之间的比例。注意，由于上述α包括氧分子的离子化速率，所以可经氧分子释放量的评估来估计氧原子释放量。
注意，N（O2）为氧分子释放量。关于氧化物绝缘膜，在换算为氧原子的氧释放量为氧分子释放量的两倍。
氧化物绝缘膜102的厚度大于或等于50nm，优选大于或等于200nm且小于或等于500nm。通过使用厚的氧化物绝缘膜102，可增加从氧化物绝缘膜102释放出的氧量，并且可减少在氧化物绝缘膜102与后续形成的氧化物半导体膜之间的界面的缺陷。
通过溅射法、CVD法等来形成氧化物绝缘膜102。优选地，通过溅射法容易形成通过热处理从其释放所包含的氧的一部分的氧化物绝缘膜。
在利用溅射法形成通过热处理从其释放所包含的氧的一部分的氧化物绝缘膜时，沉积气体中的氧量优选很大，且可使用氧、氧和稀有气体的混合气体等。典型地，沉积气体中的氧浓度优选高于或等于6%且低于或等于100%。
使用可经加热包括三方晶及/或六方晶并具有第一晶体结构的氧化物半导体膜来形成第一氧化物半导体膜103a。
作为第一氧化物半导体膜103a，可使用诸如In-Sn-Ga-Zn-O膜的四元金属氧化物；诸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜的三元金属氧化物；诸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜或In-Ga-O膜的二元金属氧化物等。此外，SiO2可包含在上述氧化物半导体中。在本说明书中，例如，In-Ga-Zn-O膜是指含有铟（In）、镓（Ga）以及锌（Zn）的氧化物膜。
使用可经加热包括三方晶及/或六方晶并具有非纤锌矿结构、YbFe2O4结构、Yb2Fe3O7结构以及前述结构的变形结构中的任一晶体结构的氧化物半导体膜来形成第一氧化物半导体膜103a。
作为具有第一晶体结构的氧化物半导体膜的一个例子，为三元金属氧化物的In-Ga-Zn-O膜包括三角及/或六角形非纤锌矿晶体。另外，为三元金属氧化物的In-Ga-Zn-O膜的例子包括具有YbFe2O4结构的InGaZnO4及具有Yb2Fe3O7结构的In2Ga2ZnO7，且In-Ga-Zn-O膜可具有前述结构的变形结构（M.Nakamura,N.Kimizuka,and T.Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at1350℃（In2O3-Ga2ZnO4-ZnO系在1350℃下的相位关系）”,J.Solid StateChem.,1991,Vol.93,pp.298-315）。注意，以下含有Yb的层以A层表示且含有Fe的层以B层表示。YbFe2O4结构为ABB|ABB|ABB的重复结构。作为YbFe2O4结构的变形结构之一个例子，可举出ABBB|ABBB的重复结构。此外，Yb2Fe3O7结构为ABB|AB|ABB|AB的重复结构。作为Yb2Fe3O7结构的变形结构之一个例子，可举出ABBB|ABB|ABBB|ABB|ABBB|ABB的重复结构。
注意，也可以使用含有高于或等于1×1017/cm3且低于5×1019/cm3的浓度的氮的上述金属氧化物作为第一氧化物半导体膜103a。
注意，可形成第一氧化物半导体膜103a的金属氧化物的能隙为2eV或更大；优选为2.5eV或更大；更优选为3eV或更大。依照此方式，可通过使用具有宽能隙的氧化物半导体来减少晶体管的关态电流（off-state current）。
使用可经加热具有第二晶体结构的氧化物半导体膜来形成第二氧化物半导体膜103b。可具有第二晶体结构的氧化物半导体膜经热处理而容易结晶，并与可具有三角形及/或六角形第一晶体结构的氧化物半导体膜相比具有更高结晶性。
可使用氧化锌、氧氮化物半导体等来形成第二氧化物半导体膜103b。可通过将氮以高于或等于5×1019/cm3且低于7at.%的浓度添加到作为第一氧化物半导体膜103a举出的任何金属氧化物来得到氧氮化物半导体。
使用第二氧化物半导体膜103b作为第一氧化物半导体膜103a的晶体生长的晶种。因此，第二氧化物半导体膜103b可具有能够促进晶体生长的厚度，典型为大于或等于一原子层的厚度且小于或等于10nm，优选大于或等于2nm且小于或等于5nm。在第二氧化物半导体膜103b为薄时，可提高沉积处理及热处理中的处理量。
第一氧化物半导体膜103a及第二氧化物半导体膜103b各可通过溅射法、涂敷法、印刷法、脉冲激光蒸镀法等形成。在通过溅射法形成第一氧化物半导体膜103a及第二氧化物半导体膜103b时，使用AC溅射设备、DC溅射设备以及RF溅射设备之一。
在通过利用使用氮氧化物半导体的溅射法来形成第二氧化物半导体膜103b时，可通过改变引入到溅射设备的气体的种类，也就是说，通过在形成第一氧化物半导体膜103a之后引入氮，来沉积氮氧化物半导体。换言之，可接续地形成第一氧化物半导体膜103a及第二氧化物半导体膜103b，此具有高生产力。
接下来，进行第一热处理。第一热处理的温度高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃。另外，第一热处理的加热时间长于或等于1分钟且短于或等于24小时。在逐渐增高第一热处理的温度后，可将温度设为恒定。在从高于或等于500℃的温度升高的速率高于或等于0.5℃/h且低于或等于3℃/h时，逐渐进行第二氧化物半导体膜103b的晶体生长；因此，可进一步增高结晶性。
优选在稀有气体（典型为氩）气氛、氧气氛、氮气氛、干空气气氛、稀有气体（典型为氩）和氧的混合气氛或稀有气体和氮的混合气氛中进行第一热处理。具体来说，优选使用高纯度气体气氛，其中诸如氢的杂质的浓度减少至大约百万分之几（ppm）或十亿分之几（ppb）。
用于第一热处理的热处理设备不限于特定设备，且该设备可具备用于经来自加热元件（如电阻式加热元件）的热辐射或热传导加热待处理物体的装置。例如，可使用电炉，或诸如气体快速热退火（GRTA）设备或灯快速热退火（LRTA）设备的快速热退火（RTA）设备。LRTA设备为以从诸如卤素灯、金属卤化物、氙弧灯、碳弧灯、高压钠灯或高压汞灯的灯所发射的光的辐射（电磁波）加热待处理物体的设备。GRTA设备为用于利用高温气体的热处理的设备。
通过进行第一热处理，使晶体生长从第二氧化物半导体膜103b的表面朝第一氧化物半导体膜103a开始。由于第二氧化物半导体膜103b容易结晶，所以整个第二氧化物半导体膜103b结晶而成为具有第二晶体结构的氧化物半导体膜104b。此外，由于晶体生长从第二氧化物半导体膜103b的表面朝第一氧化物半导体膜103a进行，形成c轴取向的晶体区域。也就是说，具有第二晶体结构的氧化物半导体膜104b包括在a-b面中的上平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。
在继续进行第一热处理时，以具有第二晶体结构的氧化物半导体膜104b作为晶种，第一氧化物半导体膜103a的晶体生长从与具有第二晶体结构的氧化物半导体膜104b的界面朝氧化物绝缘膜102继续进行。具有第二晶体结构的氧化物半导体膜104b的晶体在c轴方向上取向，由此通过使用具有第二晶体结构的氧化物半导体膜104b作为晶种，第一氧化物半导体膜103a中的晶体可生长而变成与具有第二晶体结构的氧化物半导体膜104b的晶轴大致上对准。也就是说，第一氧化物半导体膜103a中的晶体可在对准c轴的同时生长。也就是说，具有第一晶体结构的氧化物半导体膜104a包括在a-b面中的上平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。经上述步骤，可形成具有c轴取向的第一晶体结构的氧化物半导体膜104a（参照图2B）。
在经第一热处理晶体生长从第二氧化物半导体膜103b的表面垂直进行的情况下，具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b的c轴与该表面大致上垂直。
另外，经第一热处理，释放出包含在第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氢（也就是说，发生脱氢或脱水）且包含在氧化物绝缘膜102中的氧的一部分扩散到第一氧化物半导体膜103a、第二氧化物半导体膜103b以及氧化物绝缘膜102的一区域（其与第一氧化物半导体膜103a的界面附近）。通过此步骤，可减少包含在第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氧缺陷；此外，通过将氧扩散到第一氧化物半导体膜103a附近的氧化物绝缘膜102的区域，可以减少在氧化物绝缘膜102与第一氧化物半导体膜103a之间的界面的缺陷。结果，可形成其中氢浓度及氧缺陷已减少的具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b。
通过在以溅射法形成第一氧化物半导体膜103a和第二氧化物半导体膜103b时将溅射设备的处理室的泄漏率设定成1×10-10Pa□m3/s或更低，可在利用溅射法的成膜期间中抑制如碱金属或氢的杂质进入到第一氧化物半导体膜103a及第二氧化物半导体膜103b中。此外，使用捕集真空泵（例如，低温泵）作为抽空系统，可减少来自抽空系统的如碱金属或氢的杂质的逆流。
此外，可在加热了引入到溅射设备的处理室内的气体（诸如氮气、氧气或氩气）的状态下形成第一氧化物半导体膜103a及第二氧化物半导体膜103b。因此，可减少第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氢含量。
此外，在通过溅射法形成第一氧化物半导体膜103a及第二氧化物半导体膜103b之前，进行预热处理以去除溅射设备或靶材表面或内部所含的湿气或氢。因此，可减少第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氢含量。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b。若氢包含在氧化物半导体中，其部分用作施体而产生电子作为载流子。另外，氧化物半导体中的氧缺陷也用作施体而产生电子作为载流子。因此，当在具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b中减少氢浓度及氧缺陷时，可减少氧化物半导体中的载流子浓度，并可抑制后续将制造的晶体管的阈值电压的负偏移。
<六方晶结构>
在此，以下描述六方晶结构。
首先，将参照图3A及3B描述c轴取向的第二晶体结构。针对c轴取向的第二晶体结构，图3A示出从c轴方向看到的a-b面中的结构，且图3B示出其中c轴方向为垂直方向的结构。
具有第二晶体结构的晶体的例子包括氧化锌、氮化铟以及氮化镓。此外，含氮的氧化物半导体，也就是说，氧氮化物半导体，在某些情况下可以为具有c轴取向的第二晶体结构的膜。
具体来说，含有其浓度高于或等于5×1019/cm3，优选高于或等于1×1020/cm3且低于20at.%的氮的In-Ga-Zn-O膜成为具有c轴取向的第二晶体结构的膜，且具有在In-O晶面（含有铟及氧的晶面）与另一个In-O晶面（含有铟及氧的晶面）之间含有Ga及Zn的一层。
接下来，将描述c轴取向的六方晶的第一晶体结构。
例如，含有其浓度高于或等于1×1017/cm3且低于5×1019/cm3的氮的In-Ga-Zn-O膜成为具有c轴取向的六方晶的第一晶体结构的膜。具有c轴取向的六方晶的第一晶体结构的In-Ga-Zn-O膜在a-b面中具有In-O晶面（含有铟及氧的晶面）及在In-O晶面之间含有Ga及Zn的两层。注意，针对含有Ga及Zn的两层，对Ga及Zn的位置并无限制，只要Ga及Zn中的至少一个包含在每一层中。
第二晶体结构及第一晶体结构两者都为六方晶结构，其中原子在a-b面中配置为六角形形状。此外，六方晶的第一晶体结构接触第二晶体结构，且六方晶的第一晶体结构与第二晶体结构对准。
图4A至4C示出c轴取向的六方晶的第二晶体结构在具有同一晶格常数的c轴取向的第一晶体结构上对准的方式。图4A示出c轴取向的六方晶的第二晶体结构2000，且图4B示出c轴取向的第一晶体结构2001。另外，图4C为示出六方晶的第二晶体结构2000接触第一晶体结构2001且六方晶的第一晶体结构2001与第二晶体结构2000对准的方式的示意图。
依照此方式，六方晶的第一晶体结构2001接触第二晶体结构2000且六方晶的第一晶体结构2001与第二晶体结构2000对准。也就是说，形成包括c轴取向的第二晶体结构2000（其具有高结晶性且容易加以结晶）的层作为种晶层，并形成接触种晶层的氧化物半导体膜，由此包括在种晶层中的第二晶体结构2000促进氧化物半导体膜的结晶。
<种晶层>
接下来，将描述种晶层。种晶层包括c轴取向的第二晶体结构。尤其，使用与氧化物半导体膜相比具有更高结晶性且更容易加以结晶的材料来形成种晶层。
以下描述可应用于种晶层的c轴取向的第二晶体结构。
作为具有c轴取向的第二晶体结构并可用于种晶层的化合物的例子，可举出氧化锌、氮化铟以及氮化镓。含有其浓度高于或等于5×1019/cm3（优选高于或等于1×1020/cm3且低于7at.%）的氮的氧化物半导体可在某些情况下为包括c轴取向的第二晶体结构的膜。
在使用含氮的氧化物半导体作为种晶层的情况下，故意使氧化物半导体包含氮以使其氮浓度成为高于或等于5×1019/cm3，优选高于或等于1×1020/cm3且低于7at.%。故意含有此范围中的氮的氧化物半导体膜具有比故意不含有氮的氧化物半导体膜更小的能隙，并因此容易流入载流子。
注意，可在c轴取向的第二晶体结构的观察图像中观察到亮点交替出现的衍射图像，该观察图像使用高角度环形暗场（HAADF）-STEM而得。
图5A示出通过基于c轴取向的第二晶体结构的计算而得的HAADF-STEM观察图像。
图5B示出使用仅含有氮的沉积气体所形成的In-Ga-Zn-O膜的HAADF-STEM观察图像。
从图5A及5B中的各个HAADF-STEM观察图像，可证实c轴取向的第二晶体结构具有两周期层结构。
注意，利用溅射法在石英玻璃衬底上形成300nm厚的含有氮的In-Ga-Zn-O膜。在下列条件下进行沉积：使用含有1:1:1[原子比]的In、Ga以及Zn的靶材；衬底与靶材之间的距离为60mm；使用DC电源；功率为0.5kW；且压力为0.4Pa。沉积期间的衬底温度为400℃，且以40sccm的流速仅将氮作为溅射气体引入到沉积室中。
<氧化物半导体膜>
接下来，将描述氧化物半导体膜。氧化物半导体膜为非单晶，并非全部在非晶状态中。氧化物半导体膜包括至少c轴取向六方晶的第一晶体结构和从种晶层各向异性生长的晶体。由于氧化物半导体膜并非全部在非晶状态中，抑制非晶部分（其特性不稳定）的形成。
将描述可应用到氧化物半导体膜的具有各向异性的c轴取向第一晶体结构。
作为六方晶的第一晶体结构的例子，可举出YbFe2O4结构、Yb2Fe3O7结构以及前述结构的变形结构。例如，为三元金属氧化物的In-Ga-Zn-O具有六方晶的第一晶体结构并可用于氧化物半导体膜。注意，可用作氧化物半导体膜的In-Ga-Zn-O膜可含有其浓度高于或等于1×1017/cm3且低于或等于5×1019/cm3的氮。
为三元金属氧化物的In-Ga-Zn-O的例子包括具有YbFe2O4结构的InGaZnO4及具有Yb2Fe3O7结构的In2Ga2ZnO7，且In-Ga-Zn-O可具有前述结构的变形结构中的任一结构，其公开在下列文献中：M.Nakamura,N.Kimizuka,and T.Mohri,“The Phase Relations in theIn2O3-Ga2ZnO4-ZnO System at1350℃（In2O3-Ga2ZnO4-ZnO系在1350℃下的相位关系）”,J.Solid State Chem.,1991,Vol.93,pp.298-315。
此外，作为氧化物半导体膜，可使用诸如In-Sn-Ga-Zn-O膜的四元金属氧化物；诸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜的三元金属氧化物；诸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜或In-Ga-O膜的二元金属氧化物等。此外，硅可包含在上述氧化物半导体膜中。在本说明书中，例如，In-Ga-Zn-O膜是指含有铟（In）、镓（Ga）以及锌（Zn）的氧化物膜。
在该氧化物半导体膜中的晶体从种晶层各向异性生长。据此，具有异质结构的半导体膜的高度结晶区域可接触绝缘表面，并可减少因悬挂键导致的界面态，所以可提供具有异质结构及良好的界面状态的半导体膜。
注意，在c轴取向的六方晶的第一晶体结构的观察图像中可观察到每三个点出现一个亮点的衍射图案，其用高角度环形暗场（HAADF）-STEM而得。
图6A示出通过基于c轴取向的六方晶的第一晶体结构的计算而得的HAADF-STEM观察图像。
图6B示出In-Ga-Zn-O膜的HAADF-STEM观察图像。
从图6A及6B中的各个HAADF-STEM观察图像，可证实每三个点出现一个亮点且c轴取向的六方晶的第一晶体结构具有九周期层结构。
注意，通过溅射法在石英玻璃衬底上形成300nm厚的In-Ga-Zn-O膜。在下列条件下进行沉积：使用含有1:1:1[原子比]的In、Ga以及Zn的靶材；衬底与靶材之间的距离为60mm；使用DC电源；功率为0.5kW；且压力为0.4Pa。沉积期间的衬底温度为400℃，且以40sccm的流速仅将氧作为溅射气体引入到沉积室中。
接下来，在具有第二晶体结构的氧化物半导体膜104b上形成掩模，并接着使用掩模选择性蚀刻具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b，以形成具有第一晶体结构的氧化物半导体膜105a及具有第二晶体结构的氧化物半导体膜105b。注意，具有第一晶体结构的氧化物半导体膜105a及具有第二晶体结构的氧化物半导体膜105b统称为氧化物半导体叠层105。之后，去除掩模。
可适当地经光刻工艺或通过喷墨法、印刷法等形成用于蚀刻具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b的掩模。另外，可适当地通过湿法蚀刻或干法蚀刻蚀刻具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b。
接下来，形成接触氧化物半导体叠层105的一对电极106。接着，在氧化物绝缘膜102、氧化物半导体叠层105以及一对电极106上形成栅极绝缘膜107。之后，在栅极绝缘膜107上形成栅电极108。可在栅极绝缘膜107及栅电极108上形成绝缘膜109（参照图2C）。
一对电极106用作源电极及漏电极。
可使用选自铝、铬、铜、钽、钛、钼以及钨的金属元素；含有任何这些金属元素作为成分的合金；含有这些金属元素的组合的合金等来形成一对电极106。此外，可使用选自锰、镁、锆以及铍的一或更多金属元素。另外，一对电极106可具有单层结构或具有两或更多层的叠层结构。例如，可举出含硅的铝膜的单层结构、钛膜层叠于铝膜上的两层结构、钛膜层叠于氮化钛上的两层结构、钨膜层叠于氮化钛上的两层结构、钨膜层叠于氮化钽上的两层结构或钛膜、铝膜以及钛膜以此顺序层叠的三层结构。或者，可使用含有铝及选自钛、钽、钨、钼、铬、钕以及钪的一或更多个元素的膜、合金膜或氮化物膜。在使用铜作为一对电极106的材料的情况下，可提供接触氧化物半导体叠层105的铜-镁-铝合金层，并可层叠接触该铜-镁-铝合金层的铜层。
可使用诸如氧化铟锡、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锌或添加氧化硅的氧化铟锡的透光导电材料来形成一对电极106。还可采用使用上述透光导电材料及上述金属元素所形成的叠层结构。
可通过印刷法或喷墨法来形成一对电极106。或者，在通过溅射法、CVD法、蒸镀法等形成导电膜之后，在导电膜上形成掩模并蚀刻导电膜，并由此形成一对电极106。可通过印刷法、喷墨法或光刻法适当地形成在导电膜上所形成的掩模。
注意，可以下列方式形成氧化物半导体叠层105及一对电极106。在具有第二晶体结构的氧化物半导体膜104b上形成导电膜之后，使用多级灰度光罩来形成凹凸形状的掩模。使用该掩模来蚀刻具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及导电膜。接着，通过灰化分割该凹凸形状的掩模。使用该分割的掩模来选择性蚀刻导电膜。在此工序中，可减少光罩数量及光刻工艺中的步骤数量。
可使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜以及氧化镓膜中的任一种来形成具有单层结构或叠层结构的栅极绝缘膜107。优选栅极绝缘膜107中接触氧化物半导体叠层105的一部分含有氧。更优选使用经加热从其释放所含的氧的氧化物绝缘膜来形成栅极绝缘膜107，这与氧化物绝缘膜102类似。使用氧化硅膜可使氧扩散至氧化物半导体叠层105；因此，可得到良好的特性。
在使用高k材料膜（诸如硅酸铪膜（HfSiOx）、添加有氮的硅酸铪膜（HfSixOyNz）、添加有氮的铝酸铪膜（HfAlxOyNz）、氧化铪膜或氧化钇膜）来形成栅极绝缘膜107时，可减少栅极泄漏电流。此外，可使用一种叠层结构，其中层叠有高k材料膜和氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜以及氧化镓膜中的一个或更多。栅极绝缘膜107的厚度优选大于或等于1nm且小于或等于300nm，更优选大于或等于5nm且小于或等于50nm。
可通过溅射法、CVD法等形成栅极绝缘膜107。
在形成栅极绝缘膜107之前，可以将氧化物半导体叠层105的表面暴露于诸如氧、臭氧或一氧化二氮的氧化气体的等离子体以加以氧化，由此减少氧缺陷。
可使用选自铝、铬、铜、钽、钛、钼以及钨的金属元素；含有这些金属元素中的任一种作为成分的合金；含有这些金属元素的组合的合金等来形成栅电极108。此外，可使用选自锰、镁、锆以及铍的一或更多金属元素。另外，栅电极108可具有单层结构或具有两或更多层的叠层结构。例如，可举出含硅的铝膜的单层结构、其中钛膜层叠于铝膜上的两层结构、其中钛膜层叠于氮化钛膜上的两层结构、其中钨膜层叠于氮化钛膜上的两层结构、其中钨膜层叠于氮化钽膜上的两层结构或其中钛膜、铝膜以及钛膜以此顺序层叠的三层结构。或者，可使用含有铝及选自钛、钽、钨、钼、铬、钕以及钪的一或更多个元素的膜、合金膜或氮化物膜。
可使用诸如氧化铟锡、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡的透光导电材料来形成栅电极108。亦可采用使用上述透光导电材料及上述金属元素所形成的叠层结构。
作为接触栅极绝缘膜的材料层，含氮的In-Ga-Zn-O膜、含氮的In-Sn-O膜、含氮的In-Ga-O膜、含氮的In-Zn-O膜、含氮的Sn-O膜、含氮的In-O膜或金属氮化物的膜（诸如InN或ZnN）优选设置在栅电极108与栅极绝缘膜之间。这些膜各具有5eV或更高的功函数，优选5.5eV或更高；因此，晶体管的电特性的阈值电压可为正。据此，可实现所谓的常关型开关元件。例如，在使用含氮的In-Ga-Zn-O膜的情况下，使用其氮浓度至少高于氧化物半导体叠层105的In-Ga-Zn-O膜；具体来说，使用其氮浓度为7at.%或更高的In-Ga-Zn-O膜。
可通过印刷法或喷墨法形成栅电极108。或者，在通过溅射法、CVD法、蒸镀法等形成导电膜之后，在导电膜上形成掩模并蚀刻导电膜，并由此形成栅电极108。可通过印刷法、喷墨法或光刻法适当地形成在导电膜上所形成的掩模。
可以针对栅极绝缘膜107所列举的任何绝缘膜适当地形成绝缘膜109。当通过溅射法形成氮化硅膜作为绝缘膜109时，可防止湿气及碱金属从外部进入，并因此可减少氧化物半导体叠层105所包括的杂质的数量。
注意，在形成栅极绝缘膜107或绝缘膜109之后，可在含有很少氢及湿气（以湿气而言，例如，露点低于或等于-40℃，优选低于或等于-60℃）的气氛（诸如氮气氛、氧气氛或干空气气氛）中进行热处理（温度范围：高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃）。
经上述步骤，可制造一种晶体管，其沟道包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构。
在本实施方式中描述的氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
实施方式2
在本实施方式中，将参照图7A及7B及图8A至8C描述与实施方式1不同的晶体管的结构和其制造方法。本实施方式与实施方式1的不同之处在于在氧化物绝缘膜与氧化物半导体叠层之间设置一对电极。注意，图7B相当于沿着图7A（俯视图）中的点虚线C-D的截面图。在图7A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜117以及绝缘膜119。图8A至8C为示出图7B所示的晶体管的制造工序的截面图。
图7B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上并用作源电极和漏电极的一对电极116；覆盖氧化物绝缘膜102及用作源电极和漏电极的一对电极116的氧化物半导体叠层115；形成在氧化物绝缘膜102、一对电极116以及氧化物半导体叠层115上的栅极绝缘膜117；及隔着栅极绝缘膜117与氧化物半导体叠层115重叠的栅电极118。此外，可设置覆盖栅极绝缘膜117和栅电极118的绝缘膜119。此外，可设置在绝缘膜119的开口中接触一对电极116的一对布线120。
氧化物半导体叠层115的特征在于层叠有具有第一晶体结构的氧化物半导体膜115a，其接触氧化物绝缘膜102和一对电极116，及具有第二晶体结构的氧化物半导体膜115b，其接触具有第一晶体结构的氧化物半导体膜115a。
此外，氧化物半导体叠层115的特征在于使用具有第二晶体结构的氧化物半导体膜115b作为种晶而在具有第一晶体结构的氧化物半导体膜115a中发生晶体生长。
如同在实施方式1中一样，具有第二晶体结构的氧化物半导体膜及具有第一晶体结构的氧化物半导体膜包括三方晶及/或六方晶；因此，可从c轴方向观察到六角形晶格图像。
注意，具有第一晶体结构的氧化物半导体膜115a及具有第二晶体结构的氧化物半导体膜115b各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体。
接下来，将参照图8A至8C描述制造图7B中的晶体管的方法。
如图8A所示，如同在实施方式1中一样，在衬底101上形成氧化物绝缘膜102。接着，在氧化物绝缘膜102上形成一对电极116。然后，在一对电极116及氧化物绝缘膜102上形成第一氧化物半导体膜113a及第二氧化物半导体膜113b。
可通过使用与在实施方式1中描述的一对电极106的那些类似的材料及形成方法来适当地形成一对电极116。
可通过使用与在实施方式1中描述的第一氧化物半导体膜103a及第二氧化物半导体膜103b的那些类似的材料及形成方法来适当地形成第一氧化物半导体膜113a及第二氧化物半导体膜113b。
接下来，以与实施方式1中的那些类似的方式，进行第一热处理。通过进行第一热处理，使晶体生长从第二氧化物半导体膜113b的表面朝第一氧化物半导体膜113a开始，使得第二氧化物半导体膜113b成为具有第二晶体结构的氧化物半导体膜114b。具有第二晶体结构的氧化物半导体膜114b包括c轴取向晶体。
在继续进行第一热处理时，以具有第二晶体结构的氧化物半导体膜114b作为晶种，第一氧化物半导体膜113a的晶体生长从与具有第二晶体结构的氧化物半导体膜114b的界面朝氧化物绝缘膜102继续进行，以形成具有第一晶体结构的氧化物半导体膜114a。具有第一晶体结构的氧化物半导体膜114a包括c轴取向晶体（参照图8B）。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜114a及具有第二晶体结构的氧化物半导体膜114b。
接下来，在具有第二晶体结构的氧化物半导体膜114b上形成掩模，并接着使用该掩模选择性蚀刻具有第一晶体结构的氧化物半导体膜114a及具有第二晶体结构的氧化物半导体膜114b，以形成具有第一晶体结构的氧化物半导体膜115a及具有第二晶体结构的氧化物半导体膜115b。注意，第一晶体结构的氧化物半导体膜115a及具有第二晶体结构的氧化物半导体膜115b统称为氧化物半导体叠层115。之后，去除掩模。
接下来，在氧化物绝缘膜102、一对电极116以及氧化物半导体叠层115上形成栅极绝缘膜117。接着，在栅极绝缘膜117上形成栅电极118。
之后，在栅极绝缘膜117及栅电极118上形成绝缘膜119。接着，在绝缘膜119上形成掩模后，部分蚀刻栅极绝缘膜117及绝缘膜119以形成开口。接着，可形成经由该些开口连接到一对电极116的布线120（参照图8C）。
可通过使用与在实施方式1中描述的栅极绝缘膜107的那些类似的材料及形成方法来适当地形成栅极绝缘膜117。
可通过使用与在实施方式1中描述的栅电极108的那些类似的材料及形成方法来适当地形成栅电极118。
可通过使用与在实施方式1中描述的绝缘膜109的那些类似的材料及形成方法来适当地形成绝缘膜119。
可通过使用与一对电极116的那些类似的材料及形成方法来适当地形成布线120。
经上述步骤，可制造一种晶体管，其沟道区包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构。
在本实施方式中描述的氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
注意，本实施方式可与其他实施方式中的任一个适当地组合。
实施方式3
在本实施方式中，将参照图9A及9B及图10A至10E描述使用氧化物半导体膜作为沟道的晶体管和其制造方法。图9B为示出半导体装置的结构之一实施方式的晶体管的结构的截面图，且相当于沿着图9A（俯视图）中的点虚线A-B的截面图。注意，在图9A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜107以及绝缘膜109。图10A至10E为示出图9B所示的晶体管的制造工序的截面图。
图9B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上的氧化物半导体叠层105、形成在氧化物半导体叠层105上并用作源电极和漏电极的一对电极106；形成在氧化物绝缘膜102、氧化物半导体叠层105以及一对电极106上的栅极绝缘膜107；及隔着栅极绝缘膜107与氧化物半导体叠层105重叠的栅电极108。此外，可设置覆盖栅极绝缘膜107和栅电极108的绝缘膜109。
氧化物半导体叠层105的特征在于层叠有具有第一晶体结构的氧化物半导体膜105a，其接触氧化物绝缘膜102；具有第二晶体结构的氧化物半导体膜105b，其接触具有第一晶体结构的氧化物半导体膜105a；及具有第三晶体结构的氧化物半导体膜105c，其接触具有第二晶体结构的氧化物半导体膜105b及栅极绝缘膜107。
也就是说，具有第一晶体结构的氧化物半导体膜105a及具有第三晶体结构的氧化物半导体膜105c设置在具有第二晶体结构的氧化物半导体膜105b的下方及上方。
此外，氧化物半导体叠层105的特征在于使用具有第二晶体结构的氧化物半导体膜105b作为种晶而在具有第一晶体结构的氧化物半导体膜105a及具有第三晶体结构的氧化物半导体膜105c中发生晶体生长。
具有第一晶体结构的氧化物半导体膜105a及具有第三晶体结构的氧化物半导体膜105c的晶体结构各为三方晶及/或六方晶结构及YbFe2O4结构、Yb2Fe3O7结构和非纤锌矿结构中的任一种。注意，非纤锌矿结构为非三角及/或六角形纤锌矿类型的晶体结构。
此外，具有第二晶体结构的氧化物半导体膜105b的晶体结构为纤锌矿结构，其为三方晶及/或六方晶结构之一。
换言之，由于具有第一晶体结构的氧化物半导体膜、具有第二晶体结构的氧化物半导体膜以及具有第三晶体结构的氧化物半导体膜的全部都包括三方晶及/或六方晶，可从c轴方向观察到六角形晶格图像。
注意，具有第一晶体结构的氧化物半导体膜105a、具有第二晶体结构的氧化物半导体膜105b以及具有第三晶体结构的氧化物半导体膜105c各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体区域。也就是说，每一个氧化物半导体膜具有非晶区域及c轴取向晶体区域。
接下来，将参照图10A至10E描述制造图9B中的晶体管的方法。
如图10A所示，以与实施方式1中的那些类似的方式，在于衬底101上形成氧化物绝缘膜102之后，在氧化物绝缘膜102上形成第一氧化物半导体膜103a，并在第一氧化物半导体膜103a上形成第二氧化物半导体膜103b。
使用氧化物绝缘膜（自其经加热释放出一部分所含的氧）来形成氧化物绝缘膜102。自其经加热释放出一部分所含的氧的氧化物绝缘膜优选为其氧含量超过化学计量组成的氧化物绝缘膜。通过自其经加热释放出一部分所含的氧的氧化物绝缘膜，可经加热将氧扩散到第一氧化物半导体膜103a及第二氧化物半导体膜103b中。氧化物绝缘膜102的典型例子包括氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝、氧化镓、氧化铪以及氧化钇。
氧化物绝缘膜102的厚度大于或等于50nm，优选大于或等于200nm且小于或等于500nm。通过使用厚的氧化物绝缘膜102，可增加从氧化物绝缘膜102释放出的氧的量，并且可减少在氧化物绝缘膜102与后续形成的氧化物半导体膜之间的界面的缺陷。
通过溅射法、CVD法等来形成氧化物绝缘膜102。优选地，通过溅射法容易形成通过热处理从其释放所包含的氧的一部分的氧化物绝缘膜。
在通过溅射法形成通过热处理从其释放所包含的氧的一部分的氧化物绝缘膜时，沉积气体中的氧量优选很大，且可使用氧、氧及稀有气体的混合气体等。典型地，沉积气体中的氧浓度优选高于或等于6%且低于或等于100%。
使用可经加热包括三方晶及/或六方晶并具有非纤锌矿结构、YbFe2O4结构、Yb2Fe3O7结构以及前述结构的变形结构中的任一晶体结构的氧化物绝缘膜来形成第一氧化物半导体膜103a。
作为具有第一晶体结构的氧化物半导体膜的一个例子，为三元金属氧化物的In-Ga-Zn-O膜包括三角及/或六角形非纤锌矿晶体。另外，为三元金属氧化物的In-Ga-Zn-O膜的例子包括具有YbFe2O4结构的InGaZnO4及具有Yb2Fe3O7结构的In2Ga2ZnO7，且In-Ga-Zn-O膜可具有前述结构的变形结构中的任一结构（M.Nakamura,N.Kimizuka,and T.Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnOSystem at1350℃（In2O3-Ga2ZnO4-ZnO系在1350℃下的相位关系）”,J.Solid State Chem.,1991,Vol.93,pp.298-315）。
作为第一氧化物半导体膜103a，可使用诸如In-Sn-Ga-Zn-O膜的四元金属氧化物；诸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜的三元金属氧化物；诸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜或In-Ga-O膜的二元金属氧化物；等等。此外，SiO2可包含在上述氧化物半导体中。在本说明书中，例如，In-Ga-Zn-O膜是指含有铟（In）、镓（Ga）以及锌（Zn）的氧化物膜。注意，可使用含有其浓度高于或等于1×1017/cm3且低于或等于5×1019/cm3的氮的上述金属氧化物作为第一氧化物半导体膜103a。
注意，可形成第一氧化物半导体膜103a的金属氧化物的能隙为2eV或更大；优选为2.5eV或更大；更优选为3eV或更大。依照此方式，可通过使用具有宽能隙的氧化物半导体来减少晶体管的关态电流。
使用可经加热具有纤锌矿晶体结构的氧化物半导体膜来形成第二氧化物半导体膜103b。可具有纤锌矿晶体结构的氧化物半导体膜经热处理而容易结晶，并与可具有三角形及/或六角形晶体结构的氧化物半导体膜相比具有更高结晶性。
可使用氧化锌、氧氮化物半导体等来形成第二氧化物半导体膜103b。可通过将氮以高于或等于5×1019/cm3，优选高于或等于1×1020/cm3且低于7at.%的浓度添加到作为第一氧化物半导体膜103a举出的任何金属氧化物来得到氧氮化物半导体。
使用第二氧化物半导体膜103b作为第一氧化物半导体膜103a及后续将形成的第三氧化物半导体膜103c的晶体生长的晶种。因此，第二氧化物半导体膜103b可具有能够促进晶体生长的厚度，典型为大于或等于一原子层的厚度且小于或等于10nm，优选大于或等于2nm且小于或等于5nm。在第二氧化物半导体膜103b为薄时，可提高沉积处理及热处理中的处理量。
第一氧化物半导体膜103a及第二氧化物半导体膜103b各可通过溅射法、涂敷法、印刷法、脉冲激光蒸镀法等形成。在通过溅射法形成第一氧化物半导体膜103a及第二氧化物半导体膜103b时，使用AC溅射设备、DC溅射设备以及RF溅射设备之一。
在通过利用使用氮氧化物半导体的溅射法来形成第二氧化物半导体膜103b时，可通过改变引入到溅射设备的气体的种类，也就是说，通过在形成第一氧化物半导体膜103a之后引入氮，来沉积氮氧化物半导体。换言之，可接续地形成第一氧化物半导体膜103a及第二氧化物半导体膜103b，此具有高生产力。
接下来，以与实施方式1中的那些类似的方式，进行第一热处理。
通过进行第一热处理，使晶体生长从第二氧化物半导体膜103b的表面朝第一氧化物半导体膜103a开始。由于第二氧化物半导体膜103b容易结晶，所以整个第二氧化物半导体膜103b结晶而成为具有第二晶体结构（其为纤锌矿晶体结构）的氧化物半导体膜104b。此外，由于晶体生长从第二氧化物半导体膜103b的表面朝第一氧化物半导体膜103a进行，形成c轴取向的晶体区域。也就是说，具有第二晶体结构的氧化物半导体膜104b包括在a-b面中的平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。
在继续进行第一热处理时，以具有第二晶体结构的氧化物半导体膜104b作为晶种，第一氧化物半导体膜103a的晶体生长从与具有第二晶体结构的氧化物半导体膜104b的界面朝氧化物绝缘膜102继续进行。具有第二晶体结构的氧化物半导体膜104b的晶体在c轴方向上取向，由此通过使用具有第二晶体结构的氧化物半导体膜104b作为晶种，第一氧化物半导体膜103a中的晶体可生长而变成与具有第二晶体结构的氧化物半导体膜104b的晶轴大致上对准。也就是说，第一氧化物半导体膜103a中的晶体可在对准c轴的同时生长。也就是说，具有第一晶体结构的氧化物半导体膜104a包括在a-b面中的平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。经上述步骤，可形成具有c轴取向的第一晶体结构的氧化物半导体膜104a（参照图10B）。
在经第一热处理晶体生长从第二氧化物半导体膜103b的表面垂直进行的情况下，具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b的c轴与该表面大致上垂直。
另外，经第一热处理，释放出包含在第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氢（也就是说，发生脱氢或脱水）且包含在氧化物绝缘膜102中的氧的一部分扩散到第一氧化物半导体膜103a、第二氧化物半导体膜103b以及氧化物绝缘膜102的一区域（其与第一氧化物半导体膜103a的界面附近）。通过此步骤，可减少包含在第一氧化物半导体膜103a及第二氧化物半导体膜103b中的氧缺陷；此外，通过将氧扩散到第一氧化物半导体膜103a附近的氧化物绝缘膜102的区域，可以减少在氧化物绝缘膜102与第一氧化物半导体膜103a之间的界面的缺陷。结果，可形成其中氢浓度及氧缺陷已减少的具有第一晶体结构的氧化物半导体膜104a及具有第二晶体结构的氧化物半导体膜104b。
接下来，如图10C所示，在具有第二晶体结构的氧化物半导体膜104b上形成第三氧化物半导体膜103c。可通过使用与第一氧化物半导体膜103a的那些类似的材料及形成方法来形成第三氧化物半导体膜103c。可通过实施者根据将制造的装置适当地决定第三氧化物半导体膜103c的厚度。例如，第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c的总厚度可大于或等于10nm且小于或等于200nm。
通过在以溅射法形成第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c中的一个或多个时将溅射设备的处理室的泄漏率设定成1×10-10Pa□m3/s或更低，可在利用溅射法的成膜期间中抑制如碱金属或氢的杂质进入到第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c中。此外，使用捕集真空泵（例如，低温泵）作为抽空系统，可减少来自抽空系统的如碱金属或氢的杂质的逆流。
此外，可在加热了引入到溅射设备的处理室内的气体（诸如氮气、氧气或氩气）的状态下形成第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c中的一个或多个。因此，可减少第一氧化物半导体膜103a及第二氧化物半导体膜103b以及第三氧化物半导体膜103c中的一个或多个中的氢含量。
此外，在通过溅射法形成第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c中的一个或多个之前，进行预热处理以去除溅射设备或靶材表面或内部所含的湿气或氢。因此，可减少第一氧化物半导体膜103a、第二氧化物半导体膜103b以及第三氧化物半导体膜103c中的一个或多个中的氢含量。
接下来，进行第二热处理。第二热处理的温度高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃。另外，第二热处理的加热时间长于或等于一分钟且短于或等于24小时。
可以和第一热处理的那个类似的气氛中进行第二热处理。另外，可对第二热处理适当使用和第一热处理的那个类似的加热设备。
通过进行第二热处理，使晶体生长从具有第二晶体结构的氧化物半导体膜104b（其为纤锌矿结构）朝第三氧化物半导体膜103c开始。具有第二晶体结构的氧化物半导体膜104b中的晶体为c轴取向；因此，通过使用具有第二晶体结构的氧化物半导体膜104b作为晶种，第三氧化物半导体膜103c中的晶体可生长而使得和具有第二晶体结构的氧化物半导体膜104b的晶轴大致上对准，如同在第一氧化物半导体膜103a的情况下一样。也就是说，第三氧化物半导体膜103c中的晶体可在对准c轴的同时生长。也就是说，具有第三晶体结构的氧化物半导体膜104c包括在a-b面中的平面中形成六角形的键。另外，包括六角形键的层在厚度方向（c轴方向）上层叠并键合，而得到c轴取向。经上述步骤，可形成具有c轴取向的第三晶体结构的氧化物半导体膜104c。此外，由于使用具有第二晶体结构的氧化物半导体膜104b发生晶体生长，增进第三氧化物半导体膜103c的生长，所以具有第三晶体结构的氧化物半导体膜104c的表面具有高均匀性及高结晶性（参照图10D）。
在经第二热处理晶体生长从具有第二晶体结构的氧化物半导体膜104b的表面垂直进行的情况下，具有第三晶体结构的氧化物半导体膜104c的c轴与具有第二晶体结构的氧化物半导体膜104b的该表面大致上垂直。
此外，经第二热处理，如在第一热处理的情况下一样，释放第三氧化物半导体膜103c中所含的氢（也就是说，发生脱氢或脱水）。结果，可形成减少了氢浓度的具有第三晶体结构的氧化物半导体膜104c。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及具有第三晶体结构的氧化物半导体膜104c；注意，第一至第三晶体结构为三方晶及/或六方晶结构。可减少具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及具有第三晶体结构的氧化物半导体膜104c中的氢浓度及氧缺陷。若氢包含在氧化物半导体中，其部分用作施体而产生电子作为载流子。另外，氧化物半导体中的氧缺陷也用作施体而产生电子作为载流子。因此，通过在具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及具有第三晶体结构的氧化物半导体膜104c中减少氢浓度及氧缺陷，可减少氧化物半导体中的载流子浓度，而可抑制后续将制造的晶体管的阈值电压的负偏移。因为这些理由，具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及具有第三晶体结构的氧化物半导体膜104c中的氢浓度及氧缺陷的数量的减少导致后续将制造的晶体管的阈值电压的负偏移的抑制。
接下来，以和实施方式1类似的方式，在具有第三晶体结构的氧化物半导体膜104c上形成掩模，并接着使用掩模来选择性蚀刻具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b以及具有第三晶体结构的氧化物半导体膜104c，以形成具有第一晶体结构的氧化物半导体膜105a、具有第二晶体结构的氧化物半导体膜105b以及具有第三晶体结构的氧化物半导体膜105c。注意，第一晶体结构的氧化物半导体膜105a、具有第二晶体结构的氧化物半导体膜105b以及具有第三晶体结构的氧化物半导体膜105c统称为氧化物半导体叠层105。之后，去除掩模。
接下来，形成接触氧化物半导体叠层105的一对电极106。接着，在氧化物绝缘膜102、氧化物半导体叠层105以及一对电极106上形成栅极绝缘膜107。之后，在栅极绝缘膜107上形成栅电极108。可在栅极绝缘膜107及栅电极108上形成绝缘膜109（参照图10E）。
可通过使用与在实施方式1中描述的一对电极106的那些类似的材料及形成方法来适当地形成一对电极106。
注意，可以下列方式形成氧化物半导体叠层105及一对电极106。在具有第三晶体结构的氧化物半导体膜104c上形成导电膜之后，使用多级灰度光罩来形成凹凸形状的掩模。使用该掩模来蚀刻具有第一晶体结构的氧化物半导体膜104a、具有第二晶体结构的氧化物半导体膜104b、具有第三晶体结构的氧化物半导体膜104c以及导电膜。接着，通过灰化分割该凹凸形状的掩模。使用该分割的掩模来选择性蚀刻导电膜。在此工序中，可减少光罩数量及光刻工艺中的步骤数量。
可通过使用与在实施方式1中描述的栅极绝缘膜107的那些类似的材料及形成方法来适当地形成栅极绝缘膜107。
在形成栅极绝缘膜107之前，可以将氧化物半导体叠层105的表面暴露于诸如氧、臭氧或一氧化二氮的氧化气体的等离子体以加以氧化，由此减少氧缺陷。
可通过使用与在实施方式1中描述的栅电极108的那些类似的材料及形成方法来适当地形成栅电极108。
注意，在形成栅极绝缘膜107或绝缘膜109之后，可在含有很少氢及湿气（以湿气而言，例如，露点低于或等于-40℃，优选低于或等于-60℃）的气氛（诸如氮气氛、氧气氛或干空气气氛）中进行热处理（温度范围：高于或等于150℃且低于或等于650℃，优选高于或等于200℃且低于或等于500℃）。
经上述步骤，可制造一种晶体管，其沟道包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构。
在本实施方式中描述的氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
注意，氧氮化物半导体具有比氧化物半导体更小的能隙，并因此在其中载流子容易流动。因此，通过减少晶体管中的具有第三晶体结构的氧化物半导体膜105c的厚度，得到其中具有第二晶体结构的氧化物半导体膜105b用作沟道的埋入式沟道晶体管。结果，可制造出一种晶体管，其具有良好的电特性而无栅极绝缘膜107与具有第三晶体结构的氧化物半导体膜105c之间的界面状态的影响。
实施方式4
在本实施方式中，将参照图11A及11B及图12A至12D描述与实施方式3不同的晶体管的结构和其制造方法。本实施方式与实施方式3的不同之处在于在氧化物绝缘膜与氧化物半导体叠层之间设置一对电极。注意，图11B相当于沿着图11A（其为俯视图）中的点虚线C-D的截面图。在图11A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜117以及绝缘膜119。图12A至12D为示出图11B所示的晶体管的制造工序的截面图。
图11B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上并用作源电极和漏电极的一对电极116；覆盖氧化物绝缘膜102及用作源电极和漏电极的一对电极116的氧化物半导体叠层115；形成在氧化物绝缘膜102、一对电极116以及氧化物半导体叠层115上的栅极绝缘膜117；及隔着栅极绝缘膜117与氧化物半导体叠层115重叠的栅电极118。此外，可设置覆盖栅极绝缘膜117和栅电极118的绝缘膜119。此外，可设置在绝缘膜119的开口中接触一对电极116的一对布线120。
氧化物半导体叠层115的特征在于层叠有具有第一晶体结构的氧化物半导体膜115a，其接触氧化物绝缘膜102及一对电极116；具有第二晶体结构的氧化物半导体膜115b，其接触具有第一晶体结构的氧化物半导体膜115a；及具有第三晶体结构的氧化物半导体膜115c，其接触具有第二晶体结构的氧化物半导体膜115b及栅极绝缘膜117。
也就是说，具有第一晶体结构的氧化物半导体膜115a及具有第三晶体结构的氧化物半导体膜115c设置在具有第二晶体结构的氧化物半导体膜115b的下方及上方。
此外，氧化物半导体叠层115的特征在于使用具有第二晶体结构的氧化物半导体膜115b作为种晶而在具有第一晶体结构的氧化物半导体膜115a及具有第三晶体结构的氧化物半导体膜115c中发生晶体生长。
具有第一晶体结构的氧化物半导体膜115a及具有第三晶体结构的氧化物半导体膜115c的晶体结构各为三方晶及/或六方晶结构及非纤锌矿结构、YbFe2O4结构、Yb2Fe3O7结构和前述结构的变形结构中的任一种。注意，非纤锌矿结构为非三角及/或六角形纤锌矿类型的晶体结构。
此外，具有第二晶体结构的氧化物半导体膜115b的晶体结构为纤锌矿结构，其为三方晶及/或六方晶结构之一。
如同在实施方式3中一样，由于具有第一晶体结构的氧化物半导体膜115a、具有第二晶体结构的氧化物半导体膜115b以及具有第三晶体结构的氧化物半导体膜115c的全部都包括三方晶及/或六方晶，可从c轴方向观察到六角形晶格图像。
注意，具有第一晶体结构的氧化物半导体膜115a、具有第二晶体结构的氧化物半导体膜115b以及具有第三晶体结构的氧化物半导体膜115c各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体区域。也就是说，每一个氧化物半导体膜具有非晶区域及c轴取向晶体区域。
接下来，将参照图12A至12D描述制造图11B中的晶体管的方法。
如图12A所示，如同在实施方式1中一样，在衬底101上形成氧化物绝缘膜102。接着，在氧化物绝缘膜102上形成一对电极116。然后，在一对电极116及氧化物绝缘膜102上形成第一氧化物半导体膜113a及第二氧化物半导体膜113b。
可通过使用与在实施方式1中描述的一对电极106的那些类似的材料及形成方法来适当地形成一对电极116。
可通过使用与在实施方式1中描述的第一氧化物半导体膜103a及第二氧化物半导体膜103b的那些类似的材料及形成方法来适当地形成第一氧化物半导体膜113a及第二氧化物半导体膜113b。
接下来，以与实施方式1中的那些类似的方式，进行第一热处理。通过进行第一热处理，使晶体生长从第二氧化物半导体膜113b的表面朝第一氧化物半导体膜113a开始，使得第二氧化物半导体膜113b成为具有第二晶体结构（其为纤锌矿晶体结构）的氧化物半导体膜114b。具有第二晶体结构的氧化物半导体膜114b包括c轴取向晶体。
当继续第一热处理时，以具有第二晶体结构的氧化物半导体膜114b作为晶种，第一氧化物半导体膜113a的晶体生长从与具有第二晶体结构的氧化物半导体膜114b的界面朝氧化物绝缘膜102继续进行，以形成具有第一晶体结构的氧化物半导体膜114a。具有第一晶体结构的氧化物半导体膜114a包括c轴取向晶体区域。
接下来，在具有第二晶体结构的氧化物半导体膜114b上形成第三氧化物半导体膜113c（参照图12B）。可通过使用与实施方式3中的第三氧化物半导体膜103c的那些类似的材料及形成方法来适当地形成第三氧化物半导体膜113c。
接下来，以与实施方式3中的那些类似的方式，进行第二热处理。通过进行第二热处理，使晶体生长从与具有第二晶体结构的氧化物半导体膜114b（其为纤锌矿结构）的界面朝第三氧化物半导体膜113c开始，以使第三氧化物半导体膜113c变成具有第三晶体结构的氧化物半导体膜114c。具有第三晶体结构的氧化物半导体膜114c包括c轴取向晶体区域（参照图12C）。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜114a、具有第二晶体结构的氧化物半导体膜114b以及具有第三晶体结构的氧化物半导体膜114c；注意，第一至第三晶体结构为三方晶及/或六方晶结构。
接下来，在具有第三晶体结构的氧化物半导体膜114c上形成掩模，并接着使用掩模来选择性蚀刻具有第一晶体结构的氧化物半导体膜114a、具有第二晶体结构的氧化物半导体膜114b以及具有第三晶体结构的氧化物半导体膜114c，以形成具有第一晶体结构的氧化物半导体膜115a、具有第二晶体结构的氧化物半导体膜115b以及具有第三晶体结构的氧化物半导体膜115c。注意，第一晶体结构的氧化物半导体膜115a、具有第二晶体结构的氧化物半导体膜115b以及具有第三晶体结构的氧化物半导体膜115c统称为氧化物半导体叠层115。之后，去除掩模。
接下来，在氧化物绝缘膜102、一对电极116以及氧化物半导体叠层115上形成栅极绝缘膜117。接着，在栅极绝缘膜117上形成栅电极118。
之后，在栅极绝缘膜117及栅电极118上形成绝缘膜119。接着，在绝缘膜119上形成掩模后，部分蚀刻栅极绝缘膜117及绝缘膜119以形成开口。接着，可形成经由该些开口连接到一对电极116的布线120（参照图12D）。
可通过使用与在实施方式1中描述的栅极绝缘膜107的那些类似的材料及形成方法来适当地形成栅极绝缘膜117。
可通过使用与在实施方式1中描述的栅电极108的那些类似的材料及形成方法来适当地形成栅电极118。
可通过使用与在实施方式1中描述的绝缘膜109的那些类似的材料及形成方法来适当地形成绝缘膜119。
可通过使用与一对电极116的那些类似的材料及形成方法来适当地形成布线120。
经上述步骤，可制造一种晶体管，其沟道区包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构。
在本实施方式中描述的氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
注意，本实施方式可与其他实施方式中的任一个适当地组合。
实施方式5
在本实施方式中，将参照图13A及13B及图14A至14D描述与实施方式1至4中的晶体管结构不同的晶体管的结构和其制造方法。本实施方式与实施方式1至4的不同之处在于在氧化物绝缘膜与栅极绝缘膜之间设置栅电极。也就是说，虽在实施方式1至4中描述顶栅极晶体管，将在本实施方式中描述底栅极晶体管。注意，图13B相当于沿着图13A（其为俯视图）中的点虚线E-F的截面图。在图13A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜127以及绝缘膜129。图14A至14D为示出图13B所示的晶体管的制造工序的截面图。
图13B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上的栅电极128；覆盖氧化物绝缘膜102及栅电极128的栅极绝缘膜127；隔着栅极绝缘膜127与栅电极128重叠的氧化物半导体叠层125；及接触氧化物半导体叠层125并用作源电极及漏电极的一对电极126。此外，可设置覆盖栅极绝缘膜127、氧化物半导体叠层125以及一对电极126的绝缘膜129。
氧化物半导体叠层125的特征在于层叠有具有第一晶体结构的氧化物半导体膜125b，其接触栅极绝缘膜127，及具有第二晶体结构的氧化物半导体膜125c，其接触具有第一晶体结构的氧化物半导体膜125b。
此外，氧化物半导体叠层125的特征在于使用具有第一晶体结构的氧化物半导体膜125b作为种晶而在具有第二晶体结构的氧化物半导体膜125c中发生晶体生长。
具有第一晶体结构的氧化物半导体膜125b具有纤锌矿晶体结构，其为三方晶及/或六方晶结构之一。
具有第二晶体结构的氧化物半导体膜125c包括三方晶及/或六方晶并具有YbFe2O4结构、Yb2Fe3O7结构和非纤锌矿结构中的任一晶体结构。
由于具有第一晶体结构的氧化物半导体膜及具有第二晶体结构的氧化物半导体膜两者都包括三方晶及/或六方晶，可从c轴方向观察到六角形晶格图像。
具有第一晶体结构的氧化物半导体膜125b及具有第二晶体结构的氧化物半导体膜125c各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体区域。也就是说，每一个氧化物半导体膜具有非晶区域及c轴取向晶体区域。
注意，氧化物半导体叠层125具有两层结构，在此，包括具有第一晶体结构的氧化物半导体膜125b及具有第二晶体结构的氧化物半导体膜125c；然而，可如实施方式3及4中一样形成三层氧化物半导体叠层。
接下来，将参照图14A至14D描述制造图13B中的晶体管的方法。
如图14A所示，如同在实施方式1中一样，在衬底101上形成氧化物绝缘膜102。接着，在氧化物绝缘膜102上形成栅电极128。然后，在氧化物绝缘膜102及栅电极128上形成栅极绝缘膜127。之后，在栅极绝缘膜127上形成第一氧化物半导体膜123b。
可通过使用与在实施方式1中描述的栅电极108及栅极绝缘膜107的那些类似的材料及形成方法来适当地形成栅电极128及栅极绝缘膜127。
可通过使用与在实施方式1中描述的第二氧化物半导体膜103b的那些类似的材料及形成方法来适当地形成第一氧化物半导体膜123b。
接下来，以与实施方式1中的那些类似的方式，进行第一热处理。通过进行第一热处理，使晶体生长从第一氧化物半导体膜123b的表面朝栅极绝缘膜127开始，以形成具有第一晶体结构的氧化物半导体膜124b。具有第一晶体结构的氧化物半导体膜124b包括c轴取向晶体区域。
接下来，在具有第一晶体结构的氧化物半导体膜124b上形成第二氧化物半导体膜123c（参照图14B）。可通过使用与在实施方式3中描述的第三氧化物半导体膜103c的那些类似的材料及形成方法来适当地形成第二氧化物半导体膜123c。
接下来，以和实施方式3中类似的方式，进行第二热处理。通过进行此热处理，使晶体生长从和具有第一晶体结构的氧化物半导体膜124b的界面朝第二氧化物半导体膜123c开始，以使第二氧化物半导体膜123c变成具有第二晶体结构的氧化物半导体膜124c。具有第二晶体结构的氧化物半导体膜124c包括c轴取向晶体区域（参照图14C）。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜124b及第二晶体结构的氧化物半导体膜124c。
接下来，在具有第二晶体结构的氧化物半导体膜124c上形成掩模，并接着使用该掩模选择性蚀刻具有第一晶体结构的氧化物半导体膜124b及具有第二晶体结构的氧化物半导体膜124c，以形成具有第一晶体结构的氧化物半导体膜125b及具有第二晶体结构的氧化物半导体膜125c。注意，具有第一晶体结构的氧化物半导体膜125b及具有第二晶体结构的氧化物半导体膜125c统称为氧化物半导体叠层125。之后，去除掩模。
接下来，以与实施方式1中的那些类似的方式，形成一对电极126。
接下来，在栅极绝缘膜127、一对电极126以及氧化物半导体叠层125上形成绝缘膜129（参照图14D）。
可通过使用与在实施方式1中描述的绝缘膜109的那些类似的材料及形成方法来适当地形成绝缘膜129。
经上述步骤，可制造一种晶体管，其沟道区包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构。
注意，在本实施方式中描述沟道蚀刻晶体管；然而，本实施方式可应用于沟道保护晶体管。
氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
注意，氧氮化物半导体具有比氧化物半导体更小的能隙，并因此在其中载流子容易流动。因此，通过使用氧氮化物半导体膜来形成具有第一晶体结构的氧化物半导体膜125b，其接触栅极绝缘膜127，可制造具有良好的电特性的晶体管。
注意，本实施方式可与其他实施方式中的任一个适当地组合。
实施方式6
在本实施方式中，将参照图15A及15B及图16A至16D描述与实施方式1至5中的晶体管结构不同的晶体管的结构和其制造方法。在本实施方式中，将描述底栅极晶体管。该晶体管与实施方式5中的那个不同之处在于在氧化物绝缘膜与氧化物半导体叠层之间设置一对电极。注意，图15B相当于沿着图15A（其为俯视图）中的点虚线G-H的截面图。在图15A中，并未示出衬底101、氧化物绝缘膜102、栅极绝缘膜137以及绝缘膜139。图16A至16D为示出图15B所示的晶体管的制造工序的截面图。
图15B所示的晶体管包括形成在衬底101上的氧化物绝缘膜102；形成在氧化物绝缘膜102上的栅电极138；覆盖氧化物绝缘膜102及栅电极138的栅极绝缘膜137；用作源电极及漏电极的一对电极136；及接触栅极绝缘膜137和一对电极136的氧化物半导体叠层135。此外，可设置覆盖栅极绝缘膜137、氧化物半导体叠层135以及一对电极136的绝缘膜139。
氧化物半导体叠层135的特征在于层叠有具有第一晶体结构的氧化物半导体膜135b，其接触栅极绝缘膜137及具有第二晶体结构的氧化物半导体膜135c，其接触具有第一晶体结构的氧化物半导体膜135b。
此外，氧化物半导体叠层135的特征在于使用具有第一晶体结构的氧化物半导体膜135b作为种晶而在具有第二晶体结构的氧化物半导体膜135c中发生晶体生长。
具有第一晶体结构的氧化物半导体膜135b具有纤锌矿晶体结构，其为三方晶及/或六方晶结构之一。
具有第二晶体结构的氧化物半导体膜135c包括三方晶及/或六方晶并具有YbFe2O4结构、Yb2Fe3O7结构和非纤锌矿结构中的任一晶体结构。
由于具有第一晶体结构的氧化物半导体膜及具有第二晶体结构的氧化物半导体膜两者都包括三方晶及/或六方晶，可从c轴方向观察到六角形晶格图像。
具有第一晶体结构的氧化物半导体膜135b及具有第二晶体结构的氧化物半导体膜135c各为非单晶，并非全部在非晶状态中，且包括c轴取向晶体区域。也就是说，每一个氧化物半导体膜具有非晶区域及c轴取向晶体区域。
注意，氧化物半导体叠层135具有两层结构，在此，包括具有第一晶体结构的氧化物半导体膜135b及具有第二晶体结构的氧化物半导体膜135c；然而，可如实施方式3及4中一样形成三层氧化物半导体叠层。
接下来，将参照图16A至16D描述制造图15B中的晶体管的方法。
如图16A所示，如同在实施方式1中一样，在衬底101上形成氧化物绝缘膜102。接下来，在氧化物绝缘膜102上形成栅电极138。然后，在氧化物绝缘膜102及栅电极138上形成栅极绝缘膜137。之后，在栅极绝缘膜137上形成一对电极136。接着，在栅极绝缘膜137及一对电极136上形成第一氧化物半导体膜133b。
可通过使用与实施方式3中描述的栅电极108、栅极绝缘膜107以及第二氧化物半导体膜103b的那些类似的材料及形成方法来适当地形成栅电极138、栅极绝缘膜137以及第一氧化物半导体膜133b。
接下来，以与实施方式1中的那些类似的方式，进行第一热处理。通过进行第一热处理，使晶体生长从第一氧化物半导体膜133b的表面朝栅极绝缘膜137开始，以使第一氧化物半导体膜133b变成具有第一晶体结构的氧化物半导体膜134b。具有第一晶体结构的氧化物半导体膜134b包括c轴取向晶体区域。
接下来，在具有第一晶体结构的氧化物半导体膜134b上形成第二氧化物半导体膜133c（参照图16B）。可通过使用与实施方式3中描述的第三氧化物半导体膜103c的那些类似的材料及形成方法来适当地形成第二氧化物半导体膜133c。
接下来，以和实施方式3中类似的方式，进行第二热处理。通过进行此热处理，使晶体生长从和具有第一晶体结构的氧化物半导体膜134b的界面朝第二氧化物半导体膜133c开始，以使第二氧化物半导体膜133c变成具有第二晶体结构的氧化物半导体膜134c。具有第二晶体结构的氧化物半导体膜134c包括c轴取向晶体区域（参照图16C）。
经上述步骤，可形成具有第一晶体结构的氧化物半导体膜134b及具有第二晶体结构的氧化物半导体膜134c。
接下来，在具有第二晶体结构的氧化物半导体膜134c上形成掩模，并接着使用该掩模选择性蚀刻具有第一晶体结构的氧化物半导体膜134b及具有第二晶体结构的氧化物半导体膜134c，以形成具有第一晶体结构的氧化物半导体膜135b及具有第二晶体结构的氧化物半导体膜135c。注意，第一晶体结构的氧化物半导体膜135b及具有第二晶体结构的氧化物半导体膜135c统称为氧化物半导体叠层135。之后，去除掩模。
接下来，在氧化物绝缘膜102、一对电极136以及氧化物半导体叠层135上形成绝缘膜139（参照图16D）。
可通过使用与实施方式3中描述的绝缘膜109的那些类似的材料及形成方法来适当地形成绝缘膜139。
经上述步骤，可制造一种晶体管，其沟道区包括氧化物半导体叠层，该氧化物半导体叠层包括在a-b面中具有六角形键的晶体及c轴取向三方晶及/或六方晶结构。
注意，在本实施方式中描述沟道蚀刻晶体管；然而，本实施方式可应用于沟道保护晶体管。
氧化物半导体叠层在与栅极绝缘膜的界面附近具有高结晶性及均匀性并因此具有稳定的电特性；据此，可得到高可靠性晶体管。包括在a-b面中具有六角形键的晶体区域及c轴取向三方晶及/或六方晶结构的氧化物半导体叠层用于晶体管的沟道区，由此可制造出其中在晶体管被进行光照射或偏压-温度应力（BT）测试前或后之间的阈值电压的改变量很小且具有稳定的电特性的晶体管。
注意，本实施方式可与其他实施方式中的任一个适当地组合。
实施方式7
在本实施方式中，将描述实施方式1至6中的任一个中描述的晶体管具有多个栅电极的情况。虽然在本实施方式中使用实施方式5中描述的晶体管，但是本实施方式可适当地应用于实施方式1至4和实施方式6中描述的晶体管。
以和实施方式5中的那个类似的方式，如图17所示一样，在衬底101上形成氧化物绝缘膜102，并在氧化物绝缘膜102上形成第一栅电极148a及第一栅极绝缘膜147a。接着，在第一栅极绝缘膜147a上形成其中层叠有具有第一晶体结构的氧化物半导体膜125b及具有第二晶体结构的氧化物半导体膜125c的氧化物半导体叠层125、一对电极126以及第二栅极绝缘膜147b。
接下来，在第二栅极绝缘膜147b上与氧化物半导体叠层125重叠的区域中形成第二栅电极148b。可在第二栅极绝缘膜147b及第二栅电极148b上形成绝缘膜129作为保护膜。
可以类似于实施方式1中描述的栅电极108的方式形成第一栅电极148a和第二栅电极148b。
可以类似于实施方式1中的栅极绝缘膜107的方式形成第一栅极绝缘膜147a及第二栅极绝缘膜147b。
可连接第一栅电极148a和第二栅电极148b。在此情况下，第一栅电极148a和第二栅电极148b具有同一电位且在氧化物半导体叠层125的第一栅电极148a一侧及第二栅电极148b一侧形成沟道区，并由此可增高晶体管的通态电流（on-state current）及场效迁移率。
或者，也可不连接第一栅电极148a和第二栅电极148b并供应不同电位。在此情况下，可控制晶体管的阈值电压。
在本实施方式中，在氧化物半导体叠层125与第二栅极绝缘膜147b之间形成一对电极126，但一对电极126可形成在第一栅极绝缘膜147a与氧化物半导体叠层125之间。
经上述步骤，可制造具有多个栅电极的晶体管。
实施方式8
在本实施方式中，以下将描述一实施方式，其中制造出显示装置，其包括设置在一个衬底上的驱动电路的至少一部分及配置在像素部中的晶体管。
根据实施方式1至7中的任一个形成配置在像素部中的晶体管。此外，在实施方式1至7中的任一个中描述的晶体管为n沟道晶体管，并因此可在与像素部的晶体管相同的衬底上形成可使用n沟道晶体管所形成的驱动电路的一部分。
图18A示出主动矩阵显示装置的方框图的一实施方式。在显示装置中的衬底5300上，设置像素部5301、第一扫描线驱动电路5302、第二扫描线驱动电路5303以及信号线驱动电路5304。在像素部5301中，配置从信号线驱动电路5304延伸的多个信号线且配置从第一扫描线驱动电路5302及第二扫描线驱动电路5303延伸的多个扫描线。注意，在扫描线与信号线彼此交叉的区域中分别设置矩阵形状的包括显示元件的像素。此外，显示装置中的衬底5300经由连结点（如柔性印刷电路（FPC））连接到一个时序控制电路（也称为控制器或控制器IC）。
在图18A中，第一扫描线驱动电路5302、第二扫描线驱动电路5303、信号线驱动电路5304形成在与像素部5301相同的衬底5300上。依此，减少设置在外部的驱动电路等的构件数量，故可实现成本减少。此外，若驱动电路设置在衬底5300外部，会需要延长布线且布线连结的数量会增加。然而，若在衬底5300上设置驱动电路，可减少布线连结的数量。依此，可实现可靠性及成品率的改善。
图18B示出像素部的电路结构的一实施方式。在此，显示VA液晶显示面板的像素结构。
在此像素结构中，在一个像素中包括多个像素电极，且晶体管连接到各像素电极。由不同的栅极信号驱动该些晶体管。也就是说，独立地控制供应至在多畴像素中的个别像素电极的信号。
晶体管628的栅极布线602及晶体管629的栅极布线603为分开的，所以可对它们供应不同的栅极信号。相反地，用作数据线的源电极或漏电极616由晶体管628及629共同使用。针对晶体管628及629的每一个，可适当地使用实施方式1至7中描述的晶体管中的任一种。
第一像素电极及第二像素电极具有不同的形状并通过狭缝分开。设置第二像素电极以围绕呈V形状展开的第一像素电极的外侧。通过晶体管628及629使第一与第二像素电极之间的电压施加的时机有所不同以控制液晶的取向。晶体管628连接到栅极布线602，且晶体管629连接到栅极布线603。在将不同栅极信号施加到栅极布线602和栅极布线603时，可改变晶体管628和晶体管629的工作时机。
此外，使用电容布线690、用作电介质的栅极绝缘膜以及电连接到第一像素电极或第二像素电极的电容器电极来形成存储电容器。
第一像素电极、液晶层以及相对电极互相重叠以形成第一液晶元件651。第二像素电极、液晶层以及相对电极互相重叠以形成第二液晶元件652。像素结构为多畴结构，其中第一液晶元件651及第二液晶元件652设置在一个像素中。
注意，像素结构不限于图18B所示的。例如，可将开关、电阻器、电容器、晶体管、传感器或逻辑电路添加到图18B所示的像素。
在本实施方式中，示出VA液晶显示面板的一实施方式；然而，本发明的一实施方式不特别限于此且可应用于各种模式的液晶显示装置。例如，作为改善视角特性的一种方法，本发明的一实施方式可应用于横向电场模式（也称为IPS模式），其中水平于衬底主要表面的方向上的电场施加到液晶层。
例如，优选使用呈现蓝相（针对此IPS液晶显示面板无需取向膜）的液晶。蓝相为液晶相之一，其正好在胆固醇液晶的温度增高时胆甾相改变成各向同性相之前出现。由于蓝相仅出现在窄的温度范围内，针对液晶元件的液晶层使用其混合有手性剂的液晶组成物来改善该温度范围。包括呈现蓝相的液晶及手性剂的液晶组成物具有1毫秒或更少的短响应时间，且具有光学各向同性，这使得取向处理变成不必要且视角依赖性变小。
此外，为了改善液晶显示装置的运动图像特性，可采用一种驱动技术（例如，场序制法），其中使用多个发光二极管（LED）或多个EL光源作为背光灯以形成面光源，且面光源的每一个光源在一帧周期中以脉冲方式独立加以驱动。作为面光源，可使用三种或更多种LED或发射白色光的LED。在使用发射不同颜色的三种或更多种光源（例如，红色（R）、绿色（G）、蓝色（B）的光源）作为面光源的情况下，可进行彩色显示而无滤色器。此外，在使用发射白光的LED作为面光源的情况下，可使用滤色器进行彩色显示。由于可独立控制多个LED，可使LED的发光时机与以光学调制液晶层的时机同步化。可部分关闭LED，并因此尤其在显示其黑色显示区域占据一个屏幕的大面积的图像的情况下可以减少耗电量。
图18C示出像素部的电路结构的一实施方式。在此，示出使用有机EL元件的显示面板的像素结构。
在有机EL元件中，通过将电压施加到发光元件，将电子和空穴分别从一对电极注入到含有发光有机化合物的层中，并因此电流流动。载流子（电子与空穴）重新结合，并因此发光有机化合物激发。发光有机化合物从激发态回到基态，由此发光。由于这种机理的缘故，此发光元件称为电流激发型发光元件。
图18C示出可应用数字时间灰度驱动的像素结构之一实施方式，以使其作为半导体装置的一实施方式。
将描述可应用数字时间灰度驱动的像素的结构及工作。在本实施方式中描述一实施方式，其中一个像素包括在沟道区中使用氧化物半导体膜的两个n沟道晶体管。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅电极连接到扫描线6406。开关晶体管6401的第一电极（源电极及漏电极之一）连接到信号线6405。开关晶体管6401的第二电极（源电极及漏电极之另一）连接到驱动晶体管6402的栅电极。驱动晶体管6402的栅电极通过电容器6403连接到电源线6407。驱动晶体管6402的第一电极连接到电源线6407。驱动晶体管6402的第二电极连接到发光元件6404的第一电极（像素电极）。发光元件6404的第二电极相当于公共电极6408。公共电极6408电连接到设置于相同衬底上的公共电位线。
发光元件6404的第二电极（公共电极6408）被设定为低电源电位。注意，低电源电位其参照供应到电源线6407的高电源电位满足低电源电位<高电源电位的电位。作为低电源电位，可采用例如GND或0V。将高电源电位与低电源电位之间的电位差施加到发光元件6404，并将电流供应到发光元件6404，使发光元件6404发光。在此，为了让发光元件6404发光，设定每一个电位使得高电源电位与低电源电位之间的电位差高于或等于发光元件6404的正向阈值电压。
注意，可使用驱动晶体管6402的栅极电容代替电容器6403，所以可省略电容器6403。驱动晶体管6402的栅极电容可形成在沟道形成区域与栅电极之间。
在使用电压输入电压驱动法的情况下，将视频信号输入到驱动晶体管6402的栅电极，使驱动晶体管6402为充分导通或充分截止。也就是说，驱动晶体管6402在线性区域中工作，并因此，将高于电源线6407的电压的电压施加到驱动晶体管6402的栅电极。注意，将高于或等于（电源线的电压+驱动晶体管6402的Vth）的电压施加到信号线6405。
在进行模拟灰度驱动代替数字时间灰度驱动的情况下，可通过改变信号输入来使用与图18C中的相同的像素结构。
在进行模拟灰度驱动的情况下，将高于或等于发光元件6404的正向电压加驱动晶体管6402的Vth之和的电压施加到驱动晶体管6402的栅电极。发光元件6404的正向电压表示得到希望的亮度的电压，并包括至少正向阈值电压。通过输入能够使驱动晶体管6402在饱和区域中工作的视频信号，可将电流供应到发光元件6404。为了让驱动晶体管6402在饱和区域中工作，将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。在使用模拟视频信号时，可根据视频信号将电流供应到发光元件6404并进行模拟灰度驱动。
注意，像素结构不限于图18C所示的。例如，可将开关、电阻器、电容器、晶体管、传感器或逻辑电路添加到图18C所示的像素。
接下来，将参照像素的截面结构描述发光元件的结构，其示出在图19A至19C中。在此，将以发光元件驱动晶体管为n沟道晶体管的情况作为例子来描述像素的截面结构。可以与实施方式1至7中的任一所述的晶体管类似的方式制造用于图19A至19C所示的半导体装置的发光元件驱动晶体管7011、7021以及7001。
使用透射可见光的导电膜来形成发光元件的第一电极和第二电极中的至少一个，且从发光元件提取光发射。从提取光发射的方向的观点来看，可举出下列结构：顶发射结构，其中从衬底的形成有发光元件的一侧提取光发射而不通过发光元件及晶体管形成于其上的衬底；底发射结构，其中从衬底的未形成发光元件的一侧通过发光元件形成于其上的衬底提取光发射；及双发射结构，其中从衬底的形成有发光元件的一侧提取光发射，并从该衬底的另一侧通过衬底提取光发射。图18C所示的像素结构可应用于具有这些中的任一发射结构的发光元件。
将参照图19A描述具有底发射结构的发光元件。具有底发射结构的发光元件在由图19A中的箭头所示的方向上发光。
在图19A中，示出其中使用实施方式1中描述的n沟道晶体管作为发光元件驱动晶体管7011的一实施方式，但是本发明的一实施方式不特别局限于此。
在图19A中，EL层7014及第二电极7015依此顺序层叠在具有透光性的第一电极7017上，该第一电极连接到发光元件驱动晶体管7011的源电极或漏电极。
使用透射可见光的导电膜形成第一电极7017。针对透射可见光的导电膜，例如，可使用含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡（以下称为ITO）、氧化铟锌或添加有氧化硅的氧化铟锡。此外，也可使用其厚度厚到能够透光的程度（优选约5nm至30nm）的金属薄膜。例如，可将其厚度为20nm的铝膜层叠在具有透光性的导电膜上。
作为第二电极7015，优选使用高效反射从EL层7014所发射的光的材料，在此情况下可改善光提取效率。注意，第二电极7015可具有叠层结构。例如，可层叠透射可见光的导电膜（其形成在接触EL层7014的一侧）及挡光膜7016。作为挡光膜，高效反射从EL层7014所发射的光的金属膜等为优选，但可使用例如添加有黑色色素的树脂等。
注意，第一电极7017和第二电极7015之一用作阳极，而另一用作阴极。优选使用具有高功函数的物质作为用作阳极的电极，并使用具有低功函数的物质作为用作阴极的电极。
作为具有高功函数的材料，例如，可使用ZrN、Ti、W、Ni、Pt、Cr、ITO或In-Zn-O。作为具有低功函数的材料，可使用诸如Li或Cs的碱金属、诸如Mg、Ca或Sr的碱土金属、含有这些中的任一金属的合金（诸如Mg:Ag或Al:Li）、诸如Yb或Er的稀土金属等。
注意，当比较耗电量时，优选的是，第一电极7017用作阴极且第二电极7015用作阳极，因为可抑制驱动电路部的电压的增加并可减少耗电量。
EL层7014至少包括发光层且可为单层或多个层的叠层。作为层叠有多个层的结构，可提供其中阳极、空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层依此顺序层叠的结构。注意，在EL层7014中未必设置这些层的全部，且这些层的每一层可加倍或更多地设置。此外，除了电荷产生层外，可适当添加诸如电子中继层的另一构件作为中间层。
发光元件7012设有隔墙7019，其覆盖第一电极7017的边缘。作为隔墙7019，除了聚酰亚胺、丙烯酸类、聚酰胺、环氧树脂等有机树脂膜外，可应用无机绝缘膜或有机聚硅氧烷膜。尤其是，优选使用光敏树脂材料来形成隔墙7019，使隔墙7019的一侧表面形成为具有连续曲率的倾斜表面。在使用光敏树脂材料作为隔墙7019的情况下，可省略形成抗蚀剂掩模的步骤。此外，可使用无机绝缘膜来形成隔墙。当使用无机绝缘膜作为隔墙时，可减少隔墙中所包括的湿气量。
注意，滤色层7033设置在发光元件7012及衬底7010之间（参照图19A）。采用发射白光的结构作为发光元件7012，由此从发光元件7012所发射的光通过滤色层7033并接着通过绝缘膜7032、栅极绝缘膜7031、氧化物绝缘膜7030以及衬底7010，以被发射到外部。
可形成多种滤色层7033。例如，可在每个像素中设置红色滤色层、蓝色滤色层、绿色滤色层。注意，通过诸如喷墨法的液滴喷射法、印刷法、使用光刻技术的蚀刻法等形成滤色层7033。
以外套层7034覆盖滤色层7033并进一步在其上形成保护绝缘膜7035。注意，在图19A中示出具有小厚度的外套层7034；外套层7034使用诸如丙烯酸树脂的树脂材料加以形成并具有减少滤色层7033所导致的不均匀的功能。
在绝缘膜7032、滤色层7033、外套层7034以及保护绝缘膜7035中所形成并到达漏电极的接触孔在与隔墙7019重叠的位置中。
接下来，将参照图19B描述具有双发射结构的发光元件。具有双发射结构的发光元件在由图19B中的箭头所示的方向上发光。
在图19B中，示出其中使用实施方式1中描述的n沟道晶体管作为发光元件驱动晶体管7021的一实施方式，但是本发明的一实施方式不特别局限于此。
在图19B中，EL层7024及第二电极7025依此顺序层叠在具有透光性的第一电极7027上，该第一电极连接到发光元件驱动晶体管7021的源电极或漏电极。
使用透射可见光的导电膜形成第一电极7027及第二电极7025。可使用可用于图19A中的第一电极7017的材料作为透射可见光的导电膜。因此，细节可参照第一电极7017的说明。
注意，第一电极7027和第二电极7025之一用作阳极，且另一用作阴极。优选使用具有高功函数的物质作为用作阳极的电极，并使用具有低功函数的物质作为用作阴极的电极。
EL层7024可为单层或多个层的叠层。针对EL层7024，可使用可用于图19A中的EL层7014的结构及材料。因此，细节可参照EL层7014的说明。
发光元件7022设有隔墙7029，其覆盖第一电极7027的边缘。针对隔墙7029，可使用可用于图19A中的隔墙7019的结构及材料。因此，细节可参照隔墙7019的说明。
另外，在图19B所示的元件结构中，如由箭头所示，光从发光元件7022发射到第二电极7025一侧及第一电极7027一侧两者，并且发射到第一电极7027侧的光线通过绝缘膜7042、栅极绝缘膜7041、氧化物绝缘膜7040以及衬底7020，以被发射到外部。
在图19B中的结构中，为了进行全彩色显示，发光元件7022、与发光元件7022相邻的发光元件之一、以及发光元件之另一分别为例如绿色发光元件、红色发光元件以及蓝色发光元件。或者，可使用四种发光元件（除了三种发光元件以外还包括白色发光元件）来制造能够全彩色显示的发光显示装置。
接下来，将参照图19C描述具有顶发射结构的发光元件。具有顶发射结构的发光元件在由图19C中的箭头所示的方向上发光。
在图19C中，示出其中使用实施方式1中描述的n沟道晶体管作为发光元件驱动晶体管7001的一实施方式，但是本发明的一实施方式不特别局限于此。
在图19C中，EL层7004及第二电极7005依此顺序层叠在第一电极7003上，该第一电极连接到发光元件驱动晶体管7001的源电极或漏电极。
作为第一电极7003，优选使用高效反射从EL层7004所发射的光的材料，在此情况下可改善光提取效率。注意，第一电极7003可具有叠层结构。例如，可将透射可见光的导电膜（其形成在接触EL层7004的一侧）层叠在挡光膜上。作为挡光膜，高效反射从EL层所发射的光的金属膜等为优选，但可使用例如添加有黑色色素的树脂等。
使用透射可见光的导电膜来形成第二电极7005。可使用可用于图19A中的第一电极7017的材料作为透射可见光的导电膜。因此，细节可参照第一电极7017的说明。
注意，第一电极7003和第二电极7005之一用作阳极，且另一用作阴极。优选使用具有高功函数的物质作为用作阳极的电极，并使用具有低功函数的物质作为用作阴极的电极。
EL层7004可为单层或多个层的叠层。针对EL层7004，可使用可用于图19A中的EL层7014的结构及材料。因此，细节可参照EL层7014的说明。
发光元件7002设有隔墙7009，其覆盖第一电极7003的边缘。针对隔墙7009，可使用可用于图19A中的隔墙7019的结构及材料。因此，细节可参照隔墙7019的说明。
在图19C中，发光元件驱动晶体管7001的源电极或漏电极通过设置在栅极绝缘膜7051、保护绝缘膜7052以及绝缘膜7055中的接触孔电连接到第一电极7003。可使用诸如聚酰亚胺、丙烯酸类、苯环丁烯、聚酰胺或环氧树脂的树脂来形成平整化绝缘膜7053。除了这种树脂材料外，可使用低电介质常数材料（低k材料）、硅氧烷基树脂等。注意，可通过层叠使用这些材料所形成的多个绝缘膜来形成平整化绝缘膜7053。对于形成平整化绝缘膜7053的方法无特别限制，且可根据材料通过溅射法、SOG法、旋涂、浸涂、喷涂、液滴喷射法（诸如喷墨法、网板印刷或平板印刷）等来形成平整化绝缘膜7053。
在图19C中的结构中，为了进行全彩色显示，发光元件7002、与发光元件7002相邻的发光元件之一、以及发光元件之另一分别为例如绿色发光元件、红色发光元件以及蓝色发光元件。或者，可使用四种发光元件（除了三种发光元件以外还包括白色发光元件）来制造能够全彩色显示的发光显示装置。
在图19C中的结构中，通过使所配置的所有多个发光元件为白色发光元件且在发光元件7002上配置具有滤色器等的密封衬底，可以制造能够全彩色显示的发光显示装置。通过形成呈现诸如白色的单色的材料并与滤色器或色彩转换层结合，可进行全彩色显示。
不用说，也可进行单色光发射的显示。例如，可使用白光发射来形成发光装置，或可使用单色光发射来形成区域颜色发光装置。
若有需要，可设置诸如包括圆偏振片的偏光膜的光学膜。
注意，描述了一种例子，其中控制发光元件的驱动的晶体管（发光元件驱动晶体管）电连接到该发光元件；然而，可采用一种结构，其中电流控制晶体管连接在发光元件驱动晶体管与发光元件之间。
在本实施方式中描述的半导体装置不限于图19A至19C所示的结构且可依照本发明的技术的精神以各种方式加以修改。
实施方式9
可将在本说明书中公开的半导体装置应用于各种的电子装置（包括游戏机）。电子装置的例子为电视装置（也称为电视或电视接收器）、计算机等的监视器、如数码相机或数码摄像机的影像拍摄装置、数码相框、移动电话机（也称为蜂窝式电话或移动电话器件）、便携式游戏机、便携式信息终端、声音再现装置以及大尺寸游戏机（如弹珠机）。将描述各包括在上述实施方式中描述的显示装置的电子装置的实施方式。
图20A示出便携式信息终端，其包括主体3001、机壳3002、显示部3003a及3003b等。显示部3003b为具有触碰输入功能的面板。通过触碰显示在显示部3003b上的键盘按键3004，可操作屏幕，并可输入文字。不用说，显示部3003a可为具有触碰输入功能的面板。实施方式8中描述的液晶面板或有机发光面板使用实施方式1至7中描述的晶体管作为开关元件加以制造，并应用于显示部3003a或3003b，由此可得到便携式信息终端。
图20A所示的便携式信息终端可具有显示各种信息（如静止图像、运动图像以及文字图像）的功能；在显示部上显示日历、日期、时间以及之类的功能；操作或编辑显示在显示部上的信息的功能；通过各种软件（程序）控制处理的功能；等。此外，外部连接端子（诸如耳机端子或USB端子）、存储媒质插入部等可设置在机壳的背表面或侧表面上。
图20A所示的便携式信息终端可无线传送并接收数据。通过无线通讯，可从从电子书服务器购买并下载想要的书数据等。
此外，图20A所示的便携式信息终端的两个显示部3003a及3003b之一可如图20B所示拆卸。显示部3003a可为具有触碰输入功能的面板，这可当被携带时贡献于重量的进一步的减少及方便性，因为可由一只手进行操作并由另一只手支撑着机壳3002。
此外，当图20B所示的机壳3002可装有天线、麦克风功能或无线通讯功能，供用为移动电话。
图20C示出移动电话的一实施方式。图20C所示的移动电话5005设有并入一机壳中的显示部5001、附接至铰链5002的显示面板5003、操作按钮5004、扬声器、麦克风等。
在图20C所示的移动电话5005中，滑动显示面板5003以重叠于显示部5001，且显示面板5003亦用作具有透光性的盖子。显示面板5003为包括具有实施方式8中的图19B所示的双发射结构的发光元件的显示面板，其中经过与衬底侧相反的表面及衬底侧上的表面提取光发射。
由于使用具有双发射结构的发光元件作为显示面板5003，也可在重叠于显示部5001的状态下进行显示；因此，显示部5001及显示面板5003可进行显示且使用者可观看这两个显示器。显示面板5003具有透光性并且可看到超出显示面板的景像。例如，当在显示部5001上显示地图并使用显示面板5003显示使用者的位置点时，可清楚认出目前位置。
此外，在移动电话5005设有图像传感器以用为电视电话的情况下，可在显示出多个面孔的同时与多人交谈；因此，可进行电视会议等。例如，当在显示面板5003上显示一人的面孔或多人的面孔并进一步在显示部5001上显示另一个人的面孔时，使用者可在看着这两或更多人的面孔的同时进行对话。
当以手指等触碰显示面板5003上所显示的触碰输入按钮5006时，可将数据输入到移动电话5005中。另外，可通过滑动显示面板5003并以手指等触碰操作按钮5004来进行诸如打电话或写信的操作。
图20D示出电视装置9600的一实施方式。在电视装置9600中，显示部9603系纳入机壳9601中。显示部9603可显示图像。在此，由设有CPU的支架9605支撑机壳9601。当将实施方式1至7中任一所述的晶体管应用于显示部9603时，可得到电视装置9600。
可以利用机壳9601的操作开关或分开的遥控操作机来操作电视装置9600。此外，遥控操作机可设有显示部，以显示从遥控操作机输出的数据。
注意，电视装置9600设有接收器、调制解调器等。通过使用接收器，可接收一般电视广播。再者，当电视装置有线或无线经由调制解调器连接到通讯网络时，可进行单道（从传送器至接收器）或双道（传送器与接收器之间、诸多接收器之间等）信息通讯。
此外，电视装置9600设有外部连结端子9604、存储媒质记录及再生部9602以及外部存储器槽。外部连结端子9604可连接到如USB电缆的各种电缆，使得与个人计算机的数据通讯变成可行。碟型存储媒质系插入到存储媒质记录及再生部9602中，并且可进行存储在存储媒质中的数据读取及至存储媒质的数据写入。另外，可在显示部9603上显示插入到外部存储器槽的外部存储器9606中存储为数据的图案、视频等。
在本实施方式中描述的方法、结构以及之类可与其它实施方式中描述的任一方法、结构等适当地结合。
符号说明
101：衬底，102：氧化物绝缘膜，103a：氧化物半导体膜，103b：氧化物半导体膜，103c：氧化物半导体膜，104a：氧化物半导体膜，104b：氧化物半导体膜，104c：氧化物半导体膜，105：氧化物半导体叠层，105a：氧化物半导体膜，105b：氧化物半导体膜，105c：氧化物半导体膜，106：电极，107：栅极绝缘膜，108：栅电极，109：绝缘膜，113a：氧化物半导体膜，113b：氧化物半导体膜，113c：氧化物半导体膜，114a：氧化物半导体膜，114b：氧化物半导体膜，114c：氧化物半导体膜，115：氧化物半导体叠层，115a：氧化物半导体膜，115b：氧化物半导体膜，115c：氧化物半导体膜，116：电极，117：栅极绝缘膜，118：栅电极，119：绝缘膜，120：布线，123b：氧化物半导体膜，123c：氧化物半导体膜，124b：氧化物半导体膜，124c：氧化物半导体膜，125：氧化物半导体叠层，125b：氧化物半导体膜，125c：氧化物半导体膜，126：电极，127：栅极绝缘膜，128：栅电极，129：绝缘膜，133b：氧化物半导体膜，133c：氧化物半导体膜，134b：氧化物半导体膜，134c：氧化物半导体膜，135：氧化物半导体叠层，135b：氧化物半导体膜，135c：氧化物半导体膜，136：电极，137：栅极绝缘膜，138：栅电极，139：绝缘膜，147a：栅极绝缘膜，147b：栅极绝缘膜，148a：栅电极，148b：栅电极，602：栅极布线，603：栅极布线，616：源电极或漏电极，628：晶体管，629：晶体管，651：液晶元件，652：液晶元件，690：电容布线，2000：晶体结构，2001：晶体结构，3001：主体，3002：机壳，3003a：显示部，3003b：显示部，3004：键盘按键，5001：显示部，5002：铰链，5003：显示面板，5004：操作按钮，5005：移动电话，5006：触碰输入按钮，5300：衬底，5301：像素部，5302：扫描线驱动电路，5303：扫描线驱动电路，5304：信号线驱动电路，6400：像素，6401：开关晶体管，6402：驱动晶体管，6403：电容器，6404：发光元件，6405：信号线，6406：扫描线，6407：电源线，6408：公共电极，7001：发光元件驱动晶体管，7002：发光元件，7003：电极，7004：EL层，7005：电极，7009：隔墙，7010：衬底，7011：发光元件驱动晶体管，7012：发光元件，7014：EL层，7015：电极，7016：膜，7017：电极，7019：隔墙，7020：衬底，7021：发光元件驱动晶体管，7022：发光元件，7024：EL层，7025：电极，7027：电极，7029：隔墙，7030：氧化物绝缘膜，7031：栅极绝缘膜，7032：绝缘膜，7033：滤色层，7034：外套层，7035：保护绝缘膜，7040：氧化物绝缘膜，7041：栅极绝缘膜，7042：绝缘膜，7051：栅极绝缘膜，7052：保护绝缘膜，7053：平整化绝缘膜，7055：绝缘膜，9600：电视装置，9601：机壳，9602：存储媒质记录及再生部，9603：显示部，9604：外部连结端子，9605：支架，9606：外部存储器。
本申请基于2010年11月30日提交到日本专利局的日本专利申请No.2010-267901及2010年11月30日提交到日本专利局的日本专利申请No.2010-267896，通过引用将其完整内容并入在此。

Claims (34)

1.一种半导体装置，包括：
第一绝缘膜；
与所述第一绝缘膜重叠的第二绝缘膜；
夹在所述第一绝缘膜与所述第二绝缘膜之间的半导体膜的叠层，该半导体膜的叠层包括：
第一氧化物半导体膜；和
接触所述第一氧化物半导体膜并且夹在所述第一氧化物半导体膜与所述第二绝缘膜之间的第二氧化物半导体膜；以及
与所述半导体膜的叠层重叠的导电膜，它们之间夹有所述第二绝缘膜，
其中，所述第二氧化物半导体膜的氮浓度高于所述第一氧化物半导体膜的氮浓度。
2.一种半导体装置，包括：
第一绝缘膜；
与所述第一绝缘膜重叠的第二绝缘膜；
夹在所述第一绝缘膜与所述第二绝缘膜之间的半导体膜的叠层，该半导体膜的叠层包括：
具有第一晶体结构的第一氧化物半导体膜；和
具有第二晶体结构的第二氧化物半导体膜，其接触所述第一氧化物半导体膜并夹在所述第一氧化物半导体膜与所述第二绝缘膜之间；以及
与所述半导体膜的叠层重叠的导电膜，它们之间夹有所述第二绝缘膜，
其中，所述第一晶体结构为非纤锌矿结构或非纤锌矿结构的变形结构，
并且，所述第二晶体结构为纤锌矿结构。
3.根据权利要求2所述的半导体装置，
其中，所述第一晶体结构为YbFe2O4结构、Yb2Fe3O7结构、YbFe2O4结构的变形结构以及Yb2Fe3O7结构的变形结构之一。
4.根据权利要求2所述的半导体装置，
其中，所述第二氧化物半导体膜的氮浓度高于所述第一氧化物半导体膜的氮浓度。
5.根据权利要求1所述的半导体装置，所述半导体膜的叠层还包括夹在所述第二氧化物半导体膜与所述第二绝缘膜之间的第三氧化物半导体膜，
其中，所述第二氧化物半导体膜的所述氮浓度高于所述第三氧化物半导体膜的氮浓度。
6.根据权利要求2所述的半导体装置，所述半导体膜的叠层还包括夹在所述第二氧化物半导体膜与所述第二绝缘膜之间的具有第三晶体结构的第三氧化物半导体膜，
其中，所述第三晶体结构为非纤锌矿结构或非纤锌矿结构的变形结构。
7.根据权利要求6所述的半导体装置，
其中，所述第一晶体结构为YbFe2O4结构、Yb2Fe3O7结构、YbFe2O4结构的变形结构以及Yb2Fe3O7的变形结构之一。
8.根据权利要求1所述的半导体装置，
其中，所述第一氧化物半导体膜具有三方晶或六方晶结构膜。
9.根据权利要求2所述的半导体装置，
其中，所述第一氧化物半导体膜具有三方晶或六方晶结构膜。
10.根据权利要求1所述的半导体装置，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜为非单晶体，并包括非晶区域和具有c轴取向的结晶区域。
11.根据权利要求2所述的半导体装置，
其中所述第一氧化物半导体膜及所述第二氧化物半导体膜为非单晶体，并包括非晶区域和具有c轴取向的结晶区域。
12.根据权利要求1所述的半导体装置，
其中，所述第一氧化物半导体膜包含锌、铟或镓。
13.根据权利要求2所述的半导体装置，
其中，所述第一氧化物半导体膜包含锌、铟或镓。
14.根据权利要求1所述的半导体装置，
其中，所述第二氧化物半导体膜为氧化锌或氧氮化物半导体。
15.根据权利要求2所述的半导体装置，
其中，所述第二氧化物半导体膜为氧化锌或氧氮化物半导体。
16.一种包括根据权利要求1所述的半导体装置的电子装置。
17.一种包括根据权利要求2所述的半导体装置的电子装置。
18.一种半导体装置的制造方法，该方法包括如下步骤：
提供具有电绝缘顶表面的衬底；
在第一气氛中在所述衬底上形成第一氧化物半导体膜；
在具有比所述第一气氛更高浓度的氮的第二气氛中在所述第一氧化物半导体膜上形成与其接触的第二氧化物半导体膜；
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行热处理，使所述第一氧化物半导体膜晶化而成第一晶体结构，且所述第二氧化物半导体膜晶化而成与所述第一晶体结构不同的第二晶体结构，
其中，所述第二氧化物半导体膜的氮浓度高于所述第一氧化物半导体膜的氮浓度。
19.一种半导体装置的制造方法，该方法包括如下步骤：
提供具有电绝缘顶表面的衬底；
在第一气氛中在所述衬底上形成第一氧化物半导体膜；
在具有比所述第一气氛更高浓度的氮的第二气氛中在所述第一氧化物半导体膜上形成与其接触的第二氧化物半导体膜；
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行热处理，使所述第一氧化物半导体膜晶化而成第一晶体结构，且所述第二氧化物半导体膜晶化而成第二晶体结构，
其中，所述第一晶体结构为非纤锌矿结构或非纤锌矿结构的变形结构，
并且，所述第二晶体结构为纤锌矿结构。
20.根据权利要求19所述的半导体装置的制造方法，
其中，所述第一晶体结构为YbFe2O4结构、Yb2Fe3O7结构、YbFe2O4结构的变形结构以及Yb2Fe3O7的变形结构之一。
21.根据权利要求19所述的半导体装置的制造方法，
其中，所述第二氧化物半导体膜的氮浓度高于所述第一氧化物半导体膜的氮浓度。
22.根据权利要求18所述的半导体装置的制造方法，还包括如下步骤：
在所述第二氧化物半导体膜上形成与其接触的第三氧化物半导体膜；以及
对所述第三氧化物半导体膜进行额外的热处理，使所述第三氧化物半导体膜晶化而成第三晶体结构，
其中，所述第二氧化物半导体膜的所述氮浓度高于所述第三氧化物半导体膜的氮浓度。
23.根据权利要求19所述的半导体装置的制造方法，还包括如下步骤：
在所述第二氧化物半导体膜上形成与其接触的第三氧化物半导体膜；以及
对所述第三氧化物半导体膜进行额外的热处理，使所述第三氧化物半导体膜晶化而成第三晶体结构，
其中，所述第三晶体结构为非纤锌矿结构或非纤锌矿结构的变形结构。
24.根据权利要求23所述的半导体装置的制造方法，
其中，所述第三晶体结构为YbFe2O4结构、Yb2Fe3O7结构、YbFe2O4结构的变形结构以及Yb2Fe3O7的变形结构之一。
25.根据权利要求18所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜具有三方晶或六方晶结构膜。
26.根据权利要求19所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜具有三方晶或六方晶结构膜。
27.根据权利要求18所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜为非单晶体，并包括非晶区域和具有c轴取向的结晶区域。
28.根据权利要求19所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜为非单晶体，并包括非晶区域和具有c轴取向的结晶区域。
29.根据权利要求18所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜包含锌、铟或镓。
30.根据权利要求19所述的半导体装置的制造方法，
其中，所述第一氧化物半导体膜包含锌、铟或镓。
31.根据权利要求18所述的半导体装置的制造方法，
其中，所述第二氧化物半导体膜为氧化锌或氧氮化物半导体。
32.根据权利要求19所述的半导体装置的制造方法，
其中，所述第二氧化物半导体膜为氧化锌或氧氮化物半导体。
33.根据权利要求18所述的半导体装置的制造方法，
其中，通过溅射法接续形成所述第一氧化物半导体膜及所述第二氧化物半导体膜，
并且，在形成所述第一氧化物半导体膜之后，将氮引入形成室中以形成所述第二氧化物半导体膜。
34.根据权利要求19所述的半导体装置的制造方法，
其中，通过溅射法接续形成所述第一氧化物半导体膜及所述第二氧化物半导体膜，
并且，在形成所述第一氧化物半导体膜之后，将氮引入形成室中以形成所述第二氧化物半导体膜。
CN201180057486.7A 2010-11-30 2011-11-22 半导体装置及半导体装置的制造方法 Active CN103229304B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-267896 2010-11-30
JP2010-267901 2010-11-30
JP2010267901 2010-11-30
JP2010267896 2010-11-30
PCT/JP2011/077451 WO2012073918A1 (en) 2010-11-30 2011-11-22 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN103229304A true CN103229304A (zh) 2013-07-31
CN103229304B CN103229304B (zh) 2016-08-10

Family

ID=46126011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180057486.7A Active CN103229304B (zh) 2010-11-30 2011-11-22 半导体装置及半导体装置的制造方法

Country Status (7)

Country Link
US (3) US8728883B2 (zh)
JP (8) JP5839557B2 (zh)
KR (1) KR102058962B1 (zh)
CN (1) CN103229304B (zh)
DE (1) DE112011103975T5 (zh)
TW (2) TWI562379B (zh)
WO (1) WO2012073918A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106415850A (zh) * 2014-05-30 2017-02-15 株式会社半导体能源研究所 半导体装置、模块及电子设备
CN107408579A (zh) * 2015-03-03 2017-11-28 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN108468037A (zh) * 2018-02-26 2018-08-31 武汉大学 飞秒激光预解离装置及化学气相沉积设备
CN109950322A (zh) * 2019-03-25 2019-06-28 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
CN110034191A (zh) * 2017-12-11 2019-07-19 乐金显示有限公司 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
JP2020031236A (ja) * 2012-08-10 2020-02-27 株式会社半導体エネルギー研究所 半導体装置
CN112701045A (zh) * 2020-12-29 2021-04-23 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
KR102380379B1 (ko) 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210109658A (ko) 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101451403B1 (ko) * 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) * 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014061761A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
SG10201707381WA (en) * 2013-05-20 2017-10-30 Semiconductor Energy Lab Semiconductor device
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9893194B2 (en) * 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6358434B2 (ja) * 2014-09-25 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
DE112017002579T5 (de) * 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
WO2018047067A1 (en) 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN113906570A (zh) * 2019-06-12 2022-01-07 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
KR20220143040A (ko) * 2020-02-20 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물, 금속 산화물의 형성 방법, 반도체 장치
TWI738430B (zh) * 2020-07-22 2021-09-01 友達光電股份有限公司 有機發光二極體顯示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139506A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置製造方法
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
CN101621076A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置

Family Cites Families (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0275697A (ja) 1988-09-13 1990-03-15 Katalistiks Internatl Inc 炭化水素分解方法及び同方法において用いる触媒
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
GB2308919A (en) * 1995-12-30 1997-07-09 Samsung Display Devices Co Ltd ZnO thin film electrode structure and manufacturing method therefor
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8038857B2 (en) 2004-03-09 2011-10-18 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4988179B2 (ja) 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5439944B2 (ja) 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP2010267896A (ja) 2009-05-18 2010-11-25 Toyota Motor Corp Ｉｇｂｔ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20190066086A (ko) 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20180014255A (ko) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101520024B1 (ko) 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102648526B (zh) 2009-12-04 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139506A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置製造方法
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
CN101621076A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031236A (ja) * 2012-08-10 2020-02-27 株式会社半導体エネルギー研究所 半導体装置
US9252283B2 (en) 2012-11-30 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10074748B2 (en) 2012-11-30 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
CN106415850A (zh) * 2014-05-30 2017-02-15 株式会社半导体能源研究所 半导体装置、模块及电子设备
CN106415850B (zh) * 2014-05-30 2020-03-06 株式会社半导体能源研究所 半导体装置、模块及电子设备
CN107408579A (zh) * 2015-03-03 2017-11-28 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US12034080B2 (en) 2015-03-03 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN110034191A (zh) * 2017-12-11 2019-07-19 乐金显示有限公司 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
CN110034191B (zh) * 2017-12-11 2022-04-08 乐金显示有限公司 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
CN108468037A (zh) * 2018-02-26 2018-08-31 武汉大学 飞秒激光预解离装置及化学气相沉积设备
CN109950322A (zh) * 2019-03-25 2019-06-28 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN112701045A (zh) * 2020-12-29 2021-04-23 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Also Published As

Publication number Publication date
JP6648193B2 (ja) 2020-02-14
WO2012073918A1 (en) 2012-06-07
US20120132903A1 (en) 2012-05-31
US8728883B2 (en) 2014-05-20
JP6031580B2 (ja) 2016-11-24
TWI525818B (zh) 2016-03-11
US9281358B2 (en) 2016-03-08
JP2023052247A (ja) 2023-04-11
JP5839557B2 (ja) 2016-01-06
JP2021097251A (ja) 2021-06-24
US20140239298A1 (en) 2014-08-28
KR20130140802A (ko) 2013-12-24
DE112011103975T5 (de) 2013-09-26
JP2012134467A (ja) 2012-07-12
US20160181434A1 (en) 2016-06-23
JP2018133596A (ja) 2018-08-23
TW201613107A (en) 2016-04-01
JP2020057820A (ja) 2020-04-09
KR102058962B1 (ko) 2019-12-24
JP2016105494A (ja) 2016-06-09
JP6860705B2 (ja) 2021-04-21
US9634082B2 (en) 2017-04-25
JP6348204B2 (ja) 2018-06-27
JP2016066803A (ja) 2016-04-28
TWI562379B (en) 2016-12-11
JP6142012B2 (ja) 2017-06-07
TW201236155A (en) 2012-09-01
CN103229304B (zh) 2016-08-10
JP2017130702A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
CN103229304A (zh) 半导体装置及半导体装置的制造方法
JP6806812B2 (ja) 半導体装置
JP6267281B2 (ja) 半導体装置
JP2021097239A (ja) 半導体装置
JP2021192428A (ja) 半導体装置
JP5917105B2 (ja) 半導体装置
KR20210043535A (ko) 반도체 장치의 제작 방법
KR101922854B1 (ko) 반도체막, 반도체 소자, 및 반도체 장치 및 그 제작 방법
JP5946633B2 (ja) 半導体装置およびその作製方法
CN102473728A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant