KR20130140802A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20130140802A
KR20130140802A KR1020137016415A KR20137016415A KR20130140802A KR 20130140802 A KR20130140802 A KR 20130140802A KR 1020137016415 A KR1020137016415 A KR 1020137016415A KR 20137016415 A KR20137016415 A KR 20137016415A KR 20130140802 A KR20130140802 A KR 20130140802A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor film
film
crystal structure
oxide
Prior art date
Application number
KR1020137016415A
Other languages
English (en)
Other versions
KR102058962B1 (ko
Inventor
순페이 야마자키
마사히로 다카하시
테츠노리 마루야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130140802A publication Critical patent/KR20130140802A/ko
Application granted granted Critical
Publication of KR102058962B1 publication Critical patent/KR102058962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 산화물 반도체막을 채널에 이용한 트랜지스터에 안정된 전기적 특성을 부여하고, 신뢰성이 높은 반도체 장치를 제작하는 것을 과제로 한다. 가열 처리에 의해 제 1 결정 구조가 될 수 있는 산화물 반도체막과, 가열 처리에 의해 제 2 결정 구조가 될 수 있는 산화물 반도체막을 적층하여 형성하고, 그 후 가열 처리를 행하는 것에 의해, 제 2 결정 구조를 가지는 산화물 반도체막을 종(種)으로서 제 1 결정 구조를 가지는 산화물 반도체막으로 결정 성장한다. 이와 같이 하여 형성한 산화물 반도체막을 트랜지스터의 활성층에 이용한다.

Description

반도체 장치 및 반도체 장치의 제작 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
트랜지스터 등의 반도체 소자를 포함하는 회로를 가지는 반도체 장치 및 그 제작 방법에 관한 것이다. 예를 들면, 전원 회로에 탑재되는 파워 디바이스, 메모리, 사이리스터, 컨버터, 이미지 센서 등을 포함하는 반도체 집적 회로, 액정 표시 패널로 대표되는 전기 광학 장치, 발광 소자를 가지는 발광 표시 장치 등을 부품으로서 탑재한 전자 기기에 관한 것이다.
또한, 본 명세서 중에서 반도체 장치라는 것은, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 발광 표시 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
액정 표시 장치로 대표되는 바와 같이, 유리 기판 등에 형성되는 트랜지스터는 어모퍼스 실리콘, 다결정 실리콘 등에 의해서 구성되어 있다. 어모퍼스 실리콘을 이용한 트랜지스터는 전계 효과 이동도가 낮지만 유리 기판의 대면적화에 대응할 수 있다. 또, 다결정 실리콘을 이용한 트랜지스터의 전계 효과 이동도는 높지만 유리 기판의 대면적화에는 적합하지 않다는 결정을 가지고 있다.
실리콘을 이용한 트랜지스터에 대하여, 산화물 반도체를 이용하여 트랜지스터를 제작하고, 전자 디바이스나 광 디바이스에 응용하는 기술이 주목되고 있다. 예를 들면, 산화물 반도체로서, 산화 아연, In-Ga-Zn-O계 산화물을 이용하여 트랜지스터를 제작하고, 표시 장치의 화소의 스위칭 소자 등에 이용하는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다.
일본국 특개 2007-123861호 공보 일본국 특개 2007-96055호 공보
트랜지스터의 전기적 특성은, 활성층인 산화물 반도체막과, 이 산화물 반도체막과 접하는 게이트 절연막과의 계면 상태에 영향을 받기 쉽다. 트랜지스터의 제조 중 또는 제조 후에 있어서, 산화물 반도체막과 접하는 게이트 절연막과의 계면, 즉, 게이트 전극측의 계면이 비정질 상태이면, 제조 공정에서의 온도 등의 영향에 의해 구조 상태가 변동하기 쉽고, 트랜지스터의 전기적 특성이 불안정해지기 쉽다.
또, 산화물 반도체막을 채널에 이용한 트랜지스터는, 가시광이나 자외광을 조사함으로써 전기적 특성이 변화한다.
이와 같은 문제에 비추어보아, 본 발명의 일양태는, 산화물 반도체막과 이 산화물 반도체막과 접하는 게이트 절연막과의 계면 상태가 양호한 트랜지스터를 가지는 반도체 장치 및 그 제작 방법을 제공하는 것을 과제의 하나로 한다. 또, 산화물 반도체막을 채널에 이용한 트랜지스터에 안정된 전기적 특성을 부여하고, 신뢰성이 높은 반도체 장치를 제작하는 것을 과제의 하나로 한다. 또, 기본 유리(Mother Glass)와 같은 큰 기판을 이용하여, 신뢰성이 높은 반도체 장치의 대량 생산을 행할 수 있는 반도체 장치의 제작 프로세스를 제공하는 것을 과제의 하나로 한다.
본 발명의 일양태는, 산화물 반도체막과 이 산화물 반도체막과 접하는 절연막(게이트 절연막)과의 계면 상태를 양호하게 하기 위해, 적어도, 산화물 반도체막의 계면 근방에 결정성이 높은 영역을 형성한다. 그것에 의해 안정된 전기적 특성 및 신뢰성이 높은 반도체 장치를 제작할 수 있다.
또, 산화물 반도체막의 결정성을 향상시키기 위한 방법으로서, 산화물 반도체막의 일부에 제 2 결정 구조를 가지는 산화물 반도체막을 형성하면 좋다. 제 2 결정 구조는, 우르츠광형의 결정 구조이다. 제 2 결정 구조가 될 수 있는 산화물 반도체막은, 제 1 결정 구조가 될 수 있는 산화물 반도체막과 비교하여, 가열 처리에 의해 결정화하기 쉽고, 또 결정성이 높다. 제 1 결정 구조는 비(非)우르츠광구조, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 이 변형형 구조 중 어느 한 종으로부터 선택된 결정 구조이다.
또, 가열 처리에 의해 제 1 결정 구조가 될 수 있는 산화물 반도체막과, 가열 처리에 의해 제 2 결정 구조가 될 수 있는 산화물 반도체막을 적층하여 형성하고, 그 후 가열 처리를 행하는 것에 의해, 제 2 결정 구조인 산화물 반도체막을 종(種)으로서, 가열 처리에 의해 제 1 결정 구조가 될 수 있는 산화물 반도체막이 결정 성장하고, 제 1 결정 구조인 산화물 반도체막이 형성된다.
이 가열 처리는, 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하에서 행한다.
또, 결정화시키기 위한 가열 처리 대신에, 가열하면서 스퍼터링법에 의해 산화물 반도체막을 형성할 수 있다.
이상으로, 예를 들면 산화물 반도체막을 적층시킨 산화물 반도체 적층체에서, 적어도 제 2 산화물 반도체막을 가지는 층을 형성하는 것에 의해, 이 산화물 반도체 적층체에 가열 처리를 행함으로써, 결정성이 높은 산화물 반도체막을 얻을 수 있다.
또, 제 2 산화물 반도체막의 막 두께는, 일원자층 이상 10nm 이하, 바람직하게는 2nm 이상 5nm 이하로 한다.
상기 구성에 있어서, 산화물 반도체막은 비단결정이고, 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아닌, 산화물 반도체막 내에 적어도 c축 배향을 가지는 결정을 가진다.
본 발명의 일양태는, 트랜지스터를 가지는 반도체 장치의 제작 방법이다. 이 방법에서, 절연 표면 위에 제 1 산화물 반도체막을 형성하고, 이어서, 제 2 산화물 반도체막을 형성한 후, 제 1 가열 처리하고, 제 1 결정 구조를 가지는 산화물 반도체막 및 제 2 결정 구조를 가지는 산화물 반도체막을 형성한다. 이어서, 이 제 2 결정 구조를 가지는 산화물 반도체막 위에, 제 3 산화물 반도체막을 형성한 후, 제 2 가열 처리하고, 제 3 결정 구조를 가지는 산화물 반도체막을 형성하여, 제 1 결정 구조를 가지는 산화물 반도체막, 제 2 결정 구조를 가지는 산화물 반도체막, 및 제 3 결정 구조를 가지는 산화물 반도체막의 적층체를 트랜지스터의 채널 영역으로서 형성하는 것을 특징으로 한다.
또한, 상기 제 1 결정 구조를 가지는 산화물 반도체막 및 제 3 결정 구조를 가지는 산화물 반도체막의 결정 구조는, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 비우르츠광형 구조 중 어느 하나이며, 상기 제 2 결정 구조를 가지는 산화물 반도체막의 결정 구조는, 우르츠광형 구조이다.
제 1 가열 처리 및 제 2 가열 처리의 온도는, 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하이다. 따라서, 기판으로서 대면적 기판인 기본 유리를 이용할 수 있다.
제 1 결정 구조를 가지는 산화물 반도체막 내지 제 3 결정 구조를 가지는 산화물 반도체막은, 비단결정이며, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아닌, c축 배향의 결정 영역을 가진다. 즉, 비정질 영역 및 c축 배향의 결정 영역을 가진다.
제 2 결정 구조를 가지는 산화물 반도체막은 우르츠광형의 결정 구조를 가지기 때문에, 제 1 결정 구조를 가지는 산화물 반도체막 및 제 3 결정 구조를 가지는 산화물 반도체막과 비교하여, 가열 처리로 결정화하기 쉽고, 또 결정성이 높다. 또, 제 2 결정 구조를 가지는 산화물 반도체막은 a-b면에서의 평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있고, c축 배향되어 있다. 따라서, 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막을 종으로서, 가열에 의해 제 1 산화물 반도체막, 및 제 3 산화물 반도체막을 결정 성장시키면, 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막의 결정축과 대략 동일해지도록, 제 1 결정 구조를 가지는 산화물 반도체막, 및 제 3 결정 구조를 가지는 산화물 반도체막을 형성할 수 있다. 제 1 결정 구조를 가지는 산화물 반도체막, 및 제 3 결정 구조를 가지는 산화물 반도체막은 제 2 결정 구조를 가지는 산화물 반도체막과 마찬가지로, a-b면의 평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있고, c축 배향하고 있다.
또, 상기 산화물 반도체 적층체 위에, 게이트 절연막을 형성하고, 게이트 절연막 위에 게이트 전극을 형성함으로써, 트랜지스터를 제작할 수 있다. 이 결과, 게이트 절연막과의 계면에 있어서 산화물 반도체 적층체는 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다.
또, 게이트 전극 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 상기 산화물 반도체 적층체를 형성함으로써, 트랜지스터를 제작할 수 있다. 이 결과, 게이트 절연막과의 계면에 있어서 상기 산화물 반도체 적층체는 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다.
또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 결정 영역을 가지는 산화물 반도체막의 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
본 발명의 일양태에 의해, 산화물 반도체막과 이 산화물 반도체막과 접하는 게이트 절연막과의 계면 상태가 양호한 트랜지스터를 가지는 반도체 장치를 제작할 수 있다. 또, 안정된 전기적 특성을 가지는 반도체 장치를 제작할 수 있다. 또, 기본 유리와 같은 큰 기판을 이용하여, 신뢰성이 높은 반도체 장치를 대량 생산할 수 있다.
도 1은 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 2는 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 3은 본 발명의 실시형태에 관한 결정 구조를 설명하는 도면이다.
도 4는 본 발명의 실시형태에 관한 결정 구조를 설명하는 도면이다.
도 5는 실시형태에 관한 결정 구조를 설명하는 HAADF-STEM상이다.
도 6은 실시형태에 관한 결정 구조를 설명하는 HAADF-STEM상이다.
도 7은 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 8은 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 9는 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 10은 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 11은 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 12는 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 13은 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 14는 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 15는 본 발명의 일양태인 반도체 장치를 설명하는 상면도 및 단면도이다.
도 16은 본 발명의 일양태인 반도체 장치의 제작 방법을 설명하는 단면도이다.
도 17은 본 발명의 일양태인 반도체 장치를 설명하는 단면도이다.
도 18은 본 발명의 일양태를 도시하는 블록도 및 회로도이다.
도 19는 본 발명의 일양태를 도시하는 단면도이다.
도 20은 전자 기기의 일양태를 도시하는 도면이다.
본 발명의 실시형태에 대하여, 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 세부 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 같은 일부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통하여 이용하고, 그 반복된 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 막의 두께, 또는 영역은, 명료화를 위해 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지는 않는다.
또, 본 명세서에서 이용하는 제 1, 제 2, 제 3 등의 용어는, 구성 요소의 혼동을 피하기 위해 붙인 것이며, 수적으로 한정하는 것이 아니다. 따라서, 예를 들면, 「제 1」를 「제 2」 또는 「제 3」등으로 적절히 바꾸어 설명할 수 있다.
(실시형태 1)
본 실시형태에서는, 절연 표면 위의 산화물 반도체막을 채널에 이용한 트랜지스터 및 그 제작 방법에 대하여, 도 1 및 도 2를 이용하여 설명한다. 도 1(B)은 반도체 장치의 구성의 일형태인 트랜지스터의 구조를 설명하는 단면도이고, 상면도인 도 1(A)의 일점파선 A-B의 단면도에 상당한다. 또한, 도 1(A)에 있어서, 기판(101), 산화물 절연막(102), 게이트 절연막(107), 및 절연막(109)은 생략하고 있다. 도 2는 도 1(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 1(B)에 도시하는 트랜지스터는 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 산화물 반도체 적층체(105)와, 산화물 반도체 적층체(105) 위에 형성된 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(106)과, 산화물 절연막(102), 산화물 반도체 적층체(105), 및 한쌍의 전극(106) 위에 형성된 게이트 절연막(107)과, 게이트 절연막(107)을 통하여 산화물 반도체 적층체(105)와 중첩하는 게이트 전극(108)을 가진다. 또, 게이트 절연막(107) 및 게이트 전극(108)을 덮는 절연막(109)을 가져도 좋다.
산화물 반도체 적층체(105)는 산화물 절연막(102)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(105a)과, 제 1 결정 구조를 가지는 산화물 반도체막(105a)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(105b)이 적층되어 있는 것을 특징으로 한다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(105b)을 종결정으로서, 제 1 결정 구조를 가지는 산화물 반도체막(105a)이 결정 성장하고 있는 것을 특징으로 한다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(105b)은 삼방정 및/또는 육방정이다.
즉, 제 2 결정 구조 및 제 1 결정 구조를 가지는 산화물 반도체막은, 모두 삼방정 및/또는 육방정이므로, c축 방향으로부터는 육각형의 격자상을 확인할 수 있다.
또한, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b)은 각각 비단결정이고, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니며, c축 배향의 결정 영역을 가진다.
다음으로, 도 1(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 2를 이용하여 설명한다.
도 2(A)에 도시하는 바와 같이, 기판(101) 위에 산화물 절연막(102)을 형성한 후, 산화물 절연막(102) 위에 제 1 산화물 반도체막(103a)을 형성하고, 제 1 산화물 반도체막(103a) 위에 제 2 산화물 반도체막(103b)을 형성한다.
기판(101)은, 적어도, 후의 가열 처리에 견딜 수 있는 정도의 내열성을 가질 필요가 있다. 기판(101)으로서 유리 기판을 이용하는 경우, 변형점이 730℃ 이상 의 것을 이용하는 것이 바람직하다. 유리 기판에는, 예를 들면, 알루미노실리케이트 유리, 알루미노붕규산 유리, 바륨 붕규산 유리 등의 유리 재료가 이용된다. 또한, B2O3보다 BaO을 많이 포함하는 유리 기판을 이용하는 것이 바람직하다. 대량 생산하는데 있어서, 기판(101)은 제 8 세대(2160mm×2460mm), 제 9 세대(2400mm×2800mm, 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등의 기본 유리를 이용하는 것이 바람직하다. 기본 유리는 처리 온도가 높고, 처리 시간이 길면 대폭으로 수축되기 때문에, 기본 유리를 사용하여 대량 생산을 하는 경우, 제작 공정의 가열 처리는 600℃ 이하, 바람직하게는 450℃ 이하로 하는 것이 바람직하다.
또한, 상기한 유리 기판 대신에, 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체가 되는 기판을 이용할 수 있다. 이외에도, 결정화 유리 등을 이용할 수 있다. 또한, 실리콘 웨이퍼 등의 반도체 기판의 표면이나 금속 재료로 이루어지는 도전성의 기판 표면에 절연막을 형성한 것을 이용할 수도 있다.
또한, 알칼리 금속 등의 불순물을 포함하는 유리 기판을 기판(101)으로서 이용하는 경우, 알칼리 금속의 침입 방지를 위해, 기판(101) 및 산화물 절연막(102)의 사이에 질화물 절연막으로서 질화 실리콘막, 질화 알루미늄막 등을 형성해도 좋다. 질화물 절연막은 CVD법, 스퍼터링법 등으로 형성할 수 있다. 리튬, 나트륨, 칼륨 등의 알칼리 금속은 후에 형성되는 산화물 반도체막의 불순물이기 때문에 함유량을 적게 하는 것이 바람직하다.
산화물 절연막(102)은 가열에 의해 산소의 일부가 방출되는 산화물 절연막을 이용하여 형성한다. 가열에 의해 산소의 일부가 방출되는 산화물 절연막으로서는, 화학양론비를 충족하는 산소보다 많은 산소를 포함하는 산화물 절연막을 이용하는 것이 바람직하다. 가열에 의해 산소의 일부가 방출되는 산화물 절연막은 가열에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 산소를 확산시킬 수 있다. 산화물 절연막(102)은 대표적으로는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 하프늄, 산화 이트륨 등으로 형성할 수 있다.
화학양론비를 충족하는 산소보다 많은 산소를 포함하는 산화물 절연막은 가열에 의해 산소의 일부가 방출된다. 이 때 산소의 방출량은 TDS(Thermal　Desorption　Spectrocopy：승온 탈리 가스 분광법) 분석에서, 산소 원자로 환산한 산소의 방출량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1020atoms/cm3 이상, 더 바람직하게는 3.0×1020atoms/cm3 이상이다.
여기에서, TDS 분석에 의한, 산소 원자로 환산했을 때의 산소의 방출량의 측정 방법에 대하여, 이하에 설명한다.
TDS 분석했을 때의 기체의 방출량은, 스펙트럼의 적분값에 비례한다. 따라서, 산화물 절연막의 스펙트럼의 적분값과, 표준 시료의 기준값에 대한 비에 의해, 기체의 방출량을 계산할 수 있다. 표준 시료의 기준값이란, 소정의 원자를 포함하는 시료의 스펙트럼의 적분값에 대한 원자의 밀도의 비율이다.
예를 들면, 표준 시료인 소정의 밀도의 수소를 포함하는 실리콘 웨이퍼의 TDS 분석 결과, 및 산화물 절연막의 TDS 분석 결과로부터, 산화물 절연막의 산소 분자의 방출량(N(O2))은, 수학식 1로 구할 수 있다. 여기에서, TDS 분석으로 얻어지는 질량수 32로 검출되는 스펙트럼의 전부가 산소 분자 유래라고 가정한다. 질량수 32인 것으로서 CH3OH가 있지만, 존재할 가능성이 낮은 것으로서 여기에서는 고려하지 않는다. 또, 산소 원자의 동위체인 질량수 17의 산소 원자 및 질량수 18의 산소 원자를 포함하는 산소 분자에 대해서도, 자연계에서의 존재 비율이 극미량이기 때문에 고려하지 않는다.
N(O2)＝N(H2)/S(H2)×S(O2)×α　　　(수학식 1)
N(H2)은 표준 시료로부터 이탈한 수소 분자를 밀도로 환산한 값이다. S(H2)는 표준 시료를 TDS 분석했을 때의 스펙트럼의 적분값이다. 여기에서, 표준 시료의 기준값을 N(H2)/S(H2)으로 한다. S(O2)는 산화물 절연막을 TDS 분석했을 때의 스펙트럼의 적분값이다. α는 TDS 분석에서의 스펙트럼 강도에 영향을 주는 계수이다. 수학식 1은 세부 사항에 관해서는, 특개 평6-275697호 공보를 참조한다. 또한, 상기 산화물 절연막의 산소의 방출량은 전자 과학 주식회사(ESCO Ltd.,)제의 승온 이탈 분석 장치 EMD-WA1000S/W을 이용하고, 표준 시료로서 1×1016atoms/cm3의 수소 원자를 포함하는 실리콘 웨이퍼를 이용하여 측정한다.
또, TDS 분석에 있어서, 산소의 일부는 산소 원자로서 검출된다. 산소 분자와 산소 원자의 비율은 산소 분자의 이온화율로부터 산출할 수 있다. 또한, 상기한 α는 산소 분자의 이온화율을 포함하기 때문에, 산소 분자의 방출량을 평가함으로써, 산소 원자의 방출량에 대해서도 어림잡을 수 있다.
또한, N(O2)은 산소 분자의 방출량이다. 산화물 절연막에 있어서는, 산소 원자로 환산했을 때의 산소의 방출량은 산소 분자의 방출량의 2배가 된다.
산화물 절연막(102)은 50nm 이상, 바람직하게는 200nm 이상 500nm 이하로 한다. 산화물 절연막(102)을 두껍게 함으로써, 산화물 절연막(102)으로부터 산소 방출량을 증가시킬 수 있음과 동시에, 산화물 절연막(102) 및 후에 형성되는 산화물 반도체막과의 계면에서의 결함을 저감할 수 있다.
산화물 절연막(102)은 스퍼터링법, CVD법 등에 의해 형성한다. 또한, 가열에 의해 산소의 일부가 방출되는 산화물 절연막은 스퍼터링법을 이용함으로써 형성하기 쉽기 때문에 바람직하다.
가열에 의해 산소의 일부가 방출되는 산화물 절연막을 스퍼터링법에 의해 형성하는 경우는, 성막 가스 중의 산소량이 높은 것이 바람직하고, 산소, 또는 산소 및 희가스의 혼합 가스 등을 이용할 수 있다. 대표적으로는, 성막 가스 중의 산소 농도를 6％ 이상 100％ 이하로 하는 것이 바람직하다.
제 1 산화물 반도체막(103a)은 가열에 의해 삼방정 및/또는 육방정이고, 제 1 결정 구조가 될 수 있는 산화물 반도체막을 이용하여 형성한다.
제 1 산화물 반도체막(103a)으로서, 사원계 금속의 산화물인 In-Sn-Ga-Zn-O막이나, 삼원계 금속의 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 이원계 금속의 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, In-Ga-O막 등을 이용할 수 있다. 또, 상기 산화물 반도체에 SiO2을 포함해도 좋다. 여기에서, 예를 들면, In-Ga-Zn-O막이란, 인듐(In), 갈륨(Ga), 아연(Zn)을 가지는 산화물막이다.
제 1 산화물 반도체막(103a)은 가열에 의해, 삼방정 및/또는 육방정이고, 비우르츠광형, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 그 변형형 구조 중 어느 하나의 결정 구조가 될 수 있는 산화물 반도체막을 이용하여 형성한다.
제 1 결정 구조를 가지는 산화물 반도체막의 예로서, 삼원계 금속의 산화물인 In-Ga-Zn-O막은 삼방정 및/또는 육방정의 비우르츠광형의 결정을 가진다. 또, 삼원계 금속의 산화물인 In-Ga-Zn-O막에는 YbFe2O4형 구조인 InGaZnO4이나, Yb2Fe3O7형 구조인 In2Ga2ZnO7 등이 있고, 그 변형형 구조를 취할 수 있다(M.　Nakamura，　N. Kimizuka，　and　　　T. Mohri, 「The　Phase　Relations　in　the　In2O3-Ga2ZnO4-ZnO　System　at　1350℃」, Ｊ.　Solid　State　Chem., 1991, Vol.93，　p.298-315). 또한, YbFe2O4형 구조는 Yb를 포함하는 층을 A층으로 하고 Fe을 포함하는 층을 B층으로 하면, ABB｜ABB｜ABB｜의 반복 구조를 가지고, 그 변형 구조로서는, 예를 들면, ABBB｜ABBB｜의 반복 구조를 들 수 있다. 또, Yb2Fe3O7형 구조는 ABB｜AB｜ABB｜AB｜의 반복 구조를 가지고, 그 변형 구조로서는, 예를 들면, ABBB｜ABB｜ABBB｜ABB｜ABBB｜ABB｜의 반복 구조를 들 수 있다.
또한, 제 1 산화물 반도체막(103a)으로서, 상기 금속 산화물에 1×1017/cm3 이상 5×1019/cm3 미만의 질소가 포함되어 있어도 좋다.
또한, 제 1 산화물 반도체막(103a)으로서 형성할 수 있는 금속 산화물은 에너지갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 이와 같이, 에너지갭이 넓은 산화물 반도체를 이용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
제 2 산화물 반도체막(103b)은 가열에 의해 제 2 결정 구조가 될 수 있는 산화물 반도체막을 이용하여 형성한다. 제 2 결정 구조가 될 수 있는 산화물 반도체막은 삼방정 및/또는 육방정의 제 1 결정 구조가 될 수 있는 산화물 반도체막과 비교하여, 가열 처리에 의해 결정화하기 쉽고, 또 결정성이 높다.
제 2 산화물 반도체막(103b)으로서는, 산화 아연, 산질화물 반도체 등을 이용할 수 있다. 산질화물 반도체는 제 1 산화물 반도체막(103a)에 열거한 금속 산화물에, 5×1019/cm3 이상 7 원자％ 미만의 질소를 첨가하여 형성할 수 있다.
제 2 산화물 반도체막(103b)은 제 1 산화물 반도체막(103a)을 결정 성장시키기 위한 종으로서 이용하기 위해, 결정 성장하는 두께로 하면 좋고, 대표적으로는 일원자층 이상 10nm 이하, 바람직하게는 2nm 이상 5nm 이하면 좋다. 제 2 산화물 반도체막(103b)의 두께를 얇게 함으로써 성막 처리 및 가열 처리의 스룻풋을 높일 수 있다.
제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)은 각각 스퍼터링법, 도포법, 인쇄법, 펄스 레이저 증착법 등에 의해 형성할 수 있다. 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 성막하는 경우는, AC 스퍼터링 장치, DC 스퍼터링 장치, 또는 RF 스퍼터링 장치 중 어느 하나의 스퍼터링 장치를 이용한다.
또한, 스퍼터링법에 의해 제 2 산화물 반도체막(103b)을 산질화물 반도체로 형성하는 경우, 제 1 산화물 반도체막(103a)을 형성한 후, 스퍼터링 장치에 도입하는 가스의 종류를 바꿈으로써, 즉 질소를 도입함으로써, 산질화물 반도체를 형성할 수 있다. 즉, 연속적으로 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 형성할 수 있어, 양산성이 우수하다.
다음으로, 제 1 가열 처리를 행한다. 제 1 가열 처리 온도는, 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하이다. 또, 제 1 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다. 또한, 제 1 가열 처리의 온도를 점점 상승시킨 후, 일정 온도로 해도 좋다. 500℃ 이상부터 온도 상승 속도를 0.5도/h 이상 3도/h 이하로 함으로써, 점점 제 2 산화물 반도체막(103b)이 결정 성장하므로, 결정성을 더 높일 수 있다.
제 1 가열 처리에 있어서는, 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 질소 분위기, 건조 공기 분위기, 또는, 희가스(대표적으로는 아르곤) 및 산소의 혼합 분위기, 또는 희가스 및 질소의 혼합 분위기로 하는 것이 적합하다. 구체적으로는, 수소 등의 불순물이, 수 ppm 정도, 또는 수 ppb 정도까지 제거된 고순도 가스 분위기로 하는 것이 적합하다.
제 1 가열 처리에 이용하는 가열 처리 장치는 특별히 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해서, 피처리물을 가열한 장치를 구비하고 있어도 좋다. 예를 들면, 전기로(電氣爐)나, GRTA(Gas　Rapid　Thermal　Anneal) 장치, LRTA(Lamp　Rapid　Thermal　Anneal) 장치 등의 RTA(Rapid　Thermal　Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 빛(전자파)의 복사에 의해, 피처리물을 가열한 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 행하는 장치이다.
제 1 가열 처리에 의해, 제 2 산화물 반도체막(103b)의 표면으로부터 제 1 산화물 반도체막(103a)을 향하여 결정 성장이 시작된다. 제 2 산화물 반도체막(103b)은 결정화되기 쉽기 때문에, 제 2 산화물 반도체막(103b) 전부가 결정화되고, 제 2 결정 구조를 가지는 산화물 반도체막(104b)이 된다. 또, 제 2 산화물 반도체막(103b)의 표면으로부터 제 1 산화물 반도체막(103a)에 맞게 결정 성장하기 때문에, c축 배향한 결정 영역이 된다. 즉, 제 2 결정 구조를 가지는 산화물 반도체막(104b)은 a-b면의 윗평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있으며, c축 배향하고 있다.
계속하여 제 1 가열 처리를 행함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로 하여, 제 1 산화물 반도체막(103a)의 결정 성장이, 제 2 결정 구조를 가지는 산화물 반도체막(104b)과의 계면으로부터 산화물 절연막(102)을 향하여 진행된다. 제 2 결정 구조를 가지는 산화물 반도체막(104b)은 c축 방향으로 배향하고 있기 때문에, 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로 함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 결정축과 대략 동일해지도록, 제 1 산화물 반도체막(103a)을 결정 성장시킬 수 있다. 즉, 제 1 산화물 반도체막(103a)을 c축 배향시키면서 결정 성장시킬 수 있다. 즉, 제 1 결정 구조를 가지는 산화물 반도체막(104a)은 a-b면에서의 윗평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)에 적층하여 결합되어 있고, c축 배향하고 있다. 이상의 공정에 의해, c축 배향한 제 1 결정 구조를 가지는 산화물 반도체막(104a)을 형성할 수 있다(도 2(B) 참조).
또한, 제 1 가열 처리에 의해, 제 2 산화물 반도체막(103b)의 표면으로부터 수직 방향으로 결정 성장하면, 제 1 결정 구조를 가지는 산화물 반도체막(104a) 및 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 c축은 표면이 대략 수직 방향이 된다.
또, 이 제 1 가열 처리에 의해, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 포함되는 수소가 방출됨(즉, 탈수소화, 탈수화됨)과 동시에, 산화물 절연막(102)에 포함되는 산소의 일부가, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)과, 산화물 절연막(102)에서의 제 1 산화물 반도체막(103a)의 계면 근방으로 확산된다. 이 공정에 의해, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b) 중에 포함되는 산소 결함을 저감할 수 있음과 동시에, 산화물 절연막(102)에서의 제 1 산화물 반도체막(103a)의 근방으로 산소를 확산시킴으로써, 산화물 절연막(102) 및 제 1 산화물 반도체막(103a)의 계면에서의 결함을 저감할 수 있다. 이 결과, 수소 농도 및 산소 결함이 저감된 제 1 결정 구조를 가지는 산화물 반도체막(104a) 및 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 형성할 수 있다.
또한, 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 성막할 때에, 스퍼터링 장치의 처리실의 리크 레이트를 1×10-10Pa·m3/초 이하로 함으로써, 스퍼터링법에 의한 성막 도중에서의 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b) 중으로의, 알칼리 금속, 수소 등의 불순물의 혼입을 저감할 수 있다. 또, 배기계로서 흡착형의 진공 펌프(예를 들면 크라이오 펌프 등)를 이용함으로써, 배기계로부터 알칼리 금속, 수소 등의 불순물의 역류를 저감할 수 있다.
또, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 성막할 때에, 스퍼터링 장치의 처리실에 도입되는 가스, 예를 들면 질소 가스나, 산소 가스나, 아르곤 가스 등을 가열한 상태로 도입하여, 성막을 행해도 좋다. 이 결과, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 포함되는 수소 함유량을 저감할 수 있다.
또, 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 성막하기 전에, 스퍼터링 장치, 타겟의 표면 또는 내부에 포함되는 수분 또는 수소를 제거하기 위하여, 예열 처리를 행해도 좋다. 이 결과, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 포함되는 수소 함유량을 저감할 수 있다.
이상의 공정으로부터, 제 1 결정 구조를 가지는 산화물 반도체막(104a) 및 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 형성할 수 있다. 또, 산화물 반도체 중에 수소가 포함되어 있으면, 그 일부가 도너가 되고, 캐리어인 전자가 발생한다. 또, 산화물 반도체 중의 산소 결함도 마찬가지로, 도너가 되고, 캐리어인 전자가 발생한다. 따라서, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b) 중의 수소 농도나 산소 결함을 저감하면, 산화물 반도체 중의 캐리어 농도를 감소시킬 수 있고, 후에 제작되는 트랜지스터의 문턱 전압의 마이너스 시프트를 저감할 수 있다.
＜육방정계의 결정 구조＞
여기에서, 육방정계의 결정 구조에 대하여, 이하에 설명한다.
먼저, c축 배향한 제 2 결정 구조를, 도 3을 이용하여 설명한다. c축 배향한 제 2 결정 구조에 대하여, c축 방향에서 본 a-b면의 구조를 도 3(A)에, c축 방향을 종방향으로 하는 구조를 도 3(B)에 도시한다.
제 2 결정 구조를 가지는 결정으로서, 예를 들면 산화 아연, 질화 인듐, 질화 갈륨 등이 있다. 또, 질소를 포함하는 산화물 반도체, 즉 산질화 반도체도 c축 배향한 제 2 결정 구조를 가지는 막이 되는 경우가 있다.
구체적으로는, 질소를 5×1019/cm3 이상, 바람직하게는 1×1020/cm3 이상 20 원자％ 미만 포함하는 In-Ga-Zn-O막은 c축 배향한 제 2 결정 구조를 가지는 막이 되고, In-O의 결정면(인듐과 산소를 포함하는 결정면)과 In-O의 결정면(인듐과 산소를 포함하는 결정면)과의 사이에, 일층의 Ga 및 Zn을 가지는 층을 구비한다.
다음으로, c축 배향한 육방정계의 제 1 결정 구조에 대하여 설명한다.
예를 들면, 질소를 1×1017/cm3 이상 5×1019/cm3 미만 포함하는 In-Ga-Zn-O막은 c축 배향한 육방정계의 제 1 결정 구조를 가지는 막이 된다. c축 배향한 육방정계의 제 1 결정 구조를 가지는 In-Ga-Zn-O막은, a-b면에 In-O의 결정면(인듐과 산소를 포함하는 결정면)을 구비하고, In-O의 결정면과 In-O의 결정면과의 사이에, Ga 및 Zn을 가지는 두개의 층을 구비한다. 또한, Ga 및 Zn을 가지는 두개의 층에서, Ga 및 Zn은 한쪽의 층 또는 양쪽의 층에 가지면 좋고, 그 위치는 한정되지 않는다.
제 2 결정 구조 및 제 1 결정 구조는 양쪽 모두 육방정계이며, a-b면에 있어서 원자가 육각형에 위치한다. 그리고, 육방정계의 제 1 결정 구조가 제 2 결정 구조에 접하고, 육방정계의 제 1 결정 구조가 제 2 결정 구조에 정합한다.
c축 배향한 제 1 결정 구조 위에, 격자 상수를 같게 하는 c축 배향한 육방정계의 제 2 결정 구조가 정합하는 상태를 도 4에 도시한다. c축 배향한 육방정계의 제 2 결정 구조(2000)를 도 4(A)에 도시하고, c축 배향한 제 1 결정 구조(2001)를 도 4(B)에 도시한다. 또, 육방정계의 제 2 결정 구조(2000)가 제 1 결정 구조(2001)에 접하고, 육방정계의 제 1 결정 구조(2001)가 제 2 결정 구조(2000)에 정합하는 모식도를 도 4(C)에 모식적으로 도시한다.
이와 같이 육방정계의 제 1 결정 구조(2001)가 제 2 결정 구조(2000)에 접하고, 육방정계의 제 1 결정 구조(2001)가 제 2 결정 구조(2000)에 정합하는 것에 의해, 결정성이 높고, 결정화가 용이한 c축 배향한 제 2 결정 구조(2000)를 포함하는 층을 종결정층으로서 형성하고, 이어서 이 종결정층에 접하여 산화물 반도체막을 형성하는 구성으로 하는 것에 의해, 종결정층에 포함되는 제 2 결정 구조(2000)가 이 산화물 반도체막의 결정화를 용이하게 한다는 효과를 나타낸다.
＜종결정층＞
다음으로, 종결정층에 대하여 설명한다. 종결정층은 c축 배향한 제 2 결정 구조를 포함한다. 특히, 종결정층은 산화물 반도체막에 비해 결정성이 높고, 결정화하기 쉬운 재료를 이용한다.
종결정층에 이용할 수 있는 c축 배향한 제 2 결정 구조에 대하여, 이하에 설명한다.
c축 배향한 제 2 결정 구조를 구비하고, 종결정층에 이용할 수 있는 화합물로서는, 예를 들면 산화 아연, 질화 인듐, 질화 갈륨 등을 그 예로 들 수 있다. 또, 질소를 5×1019/cm3 이상, 바람직하게는 1×1020/cm3 이상 7 원자％ 미만 포함하는 산화물 반도체도 c축 배향한 제 2 결정 구조를 포함하는 막이 되는 경우가 있다.
질소를 포함하는 산화물 반도체를 종결정층에 이용하는 경우, 질소 농도가 5×1019/cm3 이상, 바람직하게는 1×1020/cm3 이상 7 원자％ 미만이 되도록 의도적으로 포함시킨다. 질소를 이 범위에 의도적으로 포함시킨 산화물 반도체막은, 질소를 의도적으로 포함시키지 않은 산화물 반도체막에 비하여 에너지갭이 작고, 캐리어를 흘리기 쉽다.
또한, c축 배향한 제 2 결정 구조의 HAADF(high-angle　annular　dark　field)-STEM의 실관찰상에는, 휘점이 서로 다르게 나타나는 회절상이 관찰되는 경우가 있다.
c축 배향한 제 2 결정 구조에 기초하여 계산하여 얻은 HAADF-STEM의 실관찰상을 도 5(A)에 도시한다.
또, 질소만 포함하는 성막 가스를 이용하여 성막한 In-Ga-Zn-O막의 HAADF-STEM의 실관찰상을 도 5(B)에 도시한다.
도 5(A) 또는 도 5(B)에 도시하는 HAADF-STEM의 실관찰상은, 모두 2주기성의 층구조를 가지는 c축 배향한 제 2 결정 구조를 가지는 것을 확인할 수 있다.
또한, 질소를 포함하는 In-Ga-Zn-O막은 스퍼터링법을 이용하여 석영 유리 기판 위에 300nm의 두께로 성막했다. 타겟으로서 In：Ga：Zn＝1：1：1［atom비］를 이용하고, 기판-타겟 간의 거리를 60mm로 하고, DC 전원을 이용하여 0.5kｗ의 전력으로, 압력 0.4Pa에서 성막했다. 또, 성막 중의 기판 온도를 400℃로 하고, 스퍼터링 가스는 질소만으로 하고, 성막실에 40sccm의 유량으로 흘렸다.
＜산화물 반도체막＞
다음으로, 산화물 반도체막에 대하여 설명한다. 산화물 반도체막은 비단결정이며, 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니고, 적어도 c축 배향한 육방정계의 제 1 결정 구조를 포함하고, 종결정층으로부터 이방성을 가지고 성장한 결정을 포함한다. 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니기 때문에, 전기 특성이 불안정한 비정질의 형성이 억제된다.
산화물 반도체막에 이용할 수 있는 c축 배향한 이방성을 가지는 제 1 결정 구조에 대하여 설명한다.
육방정계의 제 1 결정 구조로서는, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 그 변형형 구조를 그 예로 들 수 있다. 예를 들면, 삼원계 금속의 산화물인 In-Ga-Zn-O는 육방정계의 제 1 결정 구조를 구비하고, 산화물 반도체막에 이용할 수 있다. 또한, 산화물 반도체막에 이용할 수 있는 In-Ga-Zn-O막은 질소를 1×1017/cm3 이상 5×1019/cm3 이하 포함되어 있어도 좋다.
삼원계 금속의 산화물인 In-Ga-Zn-O에는 YbFe2O4형 구조인 InGaZnO4이나, Yb2Fe3O7형 구조인 In2Ga2ZnO7 등이 있고, 그 변형형 구조를 취할 수 있는 것이, M.　Nakamura，　N.　Kimizuka，　and　　　T.　Mohri, 「The　Phase　Relations　in　the　In2O3 -Ga2ZnO4 -ZnO　System　at　1350℃」, Ｊ.　Solid　State　Chem., 1991, Vol.93，　p.298-315에 기재되어 있다.
또, 산화물 반도체막에는 사원계 금속의 산화물인 In-Sn-Ga-Zn-O막이나, 삼원계 금속의 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 이원계 금속의 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, In-Ga-O막 등을 이용할 수 있다. 또, 상기 산화물 반도체막은 규소를 포함해도 좋다. 여기에서, 예를 들면, In-Ga-Zn-O이란, 인듐(In), 갈륨(Ga), 아연(Zn)을 포함하는 산화물막이다.
산화물 반도체막은 종결정층으로부터 이방성을 가지고 결정이 성장하고 있다. 이것에 의해, 헤테로 구조를 가지는 반도체막이 결정성이 높은 영역을 절연성의 표면에 접하는 구성으로 할 수 있고, 미결합수에 기인하는 준위가 적어지고, 양호한 계면 상태를 구비한 헤테로 구조를 가지는 반도체막을 제공할 수 있다.
또한, c축 배향한 육방정계의 제 1 결정 구조의 HAADF(high-angle　annular　dark　field)-STEM의 실관찰상에는, 3개에 하나의 명암을 따르는 회절상이 관찰되는 경우가 있다.
c축 배향한 육방정계의 제 1 결정 구조를 바탕으로 계산하여 얻은 HAADF-STEM의 실관찰상을 도 6(A)에 도시한다.
또, In-Ga-Zn-O막의 HAADF-STEM의 실관찰상을 도 6(B)에 도시한다.
도 6(A) 또는 도 6(B)에 도시하는 HAADF-STEM의 실관찰상은, 어느 쪽이든 3개에 하나의 명암을 따르고 있고, 9주기성의 층구조를 가지는 c축 배향한 육방정계의 제 1 결정 구조를 가지고 있는 것을 확인할 수 있다.
또한, In-Ga-Zn-O막은 스퍼터링법을 이용하여 석영 유리 기판 위에 300nm의 두께로 성막했다. 타겟으로서 In：Ga：Zn＝1：1：1［atom비］을 이용하고, 기판-타겟 간의 거리를 60mm로 하고, DC 전원을 이용하여 0.5kｗ의 전력으로, 압력 0.4Pa에서 성막했다. 또, 성막 중의 기판 온도를 400℃로 하고, 스퍼터링 가스는 산소만으로 하고, 성막실에 40sccm의 유량으로 흘렸다.
다음으로, 제 2 결정 구조를 가지는 산화물 반도체막(104b) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b)을 아울러, 산화물 반도체 적층체(105)라고 나타낸다. 이 후, 마스크를 제거한다.
제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 에칭하기 위한 마스크는 포토리소그래피 공정, 잉크젯법, 인쇄법 등을 적절히 이용할 수 있다. 또, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 에칭은 웨트 에칭또는 드라이 에칭을 적절히 이용할 수 있다.
다음으로, 산화물 반도체 적층체(105)에 접하는 한쌍의 전극(106)을 형성한다. 다음으로, 산화물 절연막(102), 산화물 반도체 적층체(105), 및 한쌍의 전극(106) 위에 게이트 절연막(107)을 형성한다. 다음으로, 게이트 절연막(107) 위에 게이트 전극(108)을 형성한다. 또, 게이트 절연막(107) 및 게이트 전극(108) 위에 절연막(109)을 형성해도 좋다(도 2(C) 참조).
한쌍의 전극(106)은 소스 전극 및 드레인 전극으로서 기능한다.
한쌍의 전극(106)은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐으로부터 선택된 금속 원소, 또는 상기한 금속 원소를 성분으로 하는 합금이나, 상기한 금속 원소를 조합한 합금 등을 이용하여 형성할 수 있다. 또, 망간, 마그네슘, 지르코늄, 베릴륨 중 어느 하나 또는 복수로부터 선택된 금속 원소를 이용해도 좋다. 또, 한쌍의 전극(106)은 단층 구조이어도, 이층 이상의 적층 구조로 해도 좋다. 예를 들면, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 이층 구조, 질화 티탄막 위에 티탄막을 적층하는 이층 구조, 질화 티탄막 위에 텅스텐막을 적층하는 이층 구조, 질화 탄탈막 위에 텅스텐막을 적층하는 이층 구조, 티탄막과, 그 티탄막 위에 알루미늄막을 적층하고, 그 위에 티탄막을 더 형성하는 삼층 구조 등이 있다. 또, 알루미늄에, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 원소의 막, 또는 복수 조합한 합금막, 혹은 질화막을 이용해도 좋다. 또한, 한쌍의 전극(106)의 재료 중 하나로서 구리를 이용하는 경우에는, 산화물 반도체 적층체(105)와 접하여 구리 마그네슘 알루미늄 합금층을 형성하고, 그 구리 마그네슘 알루미늄 합금층에 접하여 구리층을 형성한 적층을 이용하면 좋다.
또, 한쌍의 전극(106)은 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 적용할 수 있다. 또, 상기 투광성을 가지는 도전성 재료와, 상기 금속 원소의 적층 구조로 할 수도 있다.
한쌍의 전극(106)은 인쇄법 또는 잉크젯법으로 형성한다. 혹은, 스퍼터링법, CVD법, 증착법 등으로 도전막을 형성한 후, 이 도전막 위에 마스크를 형성하여 도전막을 에칭하여 형성한다. 도전막 위에 형성하는 마스크는 인쇄법, 잉크젯법, 포토리소그래피법을 적절히 이용할 수 있다.
또한, 제 2 결정 구조를 가지는 산화물 반도체막(104b) 위에 도전막을 형성한 후, 다계조 포토마스크에 의해서, 요철 형상의 마스크를 형성하고, 이 마스크를 이용하여, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 도전막을 에칭한 후, 애싱에 의해 요철 형상의 마스크를 분리하고, 이 분리된 마스크에 의해 도전막을 선택적으로 에칭함으로써, 산화물 반도체 적층체(105) 및 한쌍의 전극(106)을 형성할 수 있다. 이 공정에 의해, 포토마스크수 및 포토리소그래피 공정수를 삭감할 수 있다.
게이트 절연막(107)은 산화 실리콘막, 산화 질화 실리콘막, 질화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 또는 산화 갈륨막을 단층 또는 적층하여 형성할 수 있다. 또한, 게이트 절연막(107)은 산화물 반도체 적층체(105)와 접하는 부분이 산소를 포함하는 것이 바람직하고, 특히 바람직하게는 산화물 절연막(102)와 마찬가지로 가열에 의해 산소를 방출되는 산화물 절연막에 의해 형성한다. 산화 실리콘막을 이용함으로써, 산화물 반도체 적층체(105)에 산소를 확산시킬 수 있고, 특성을 양호하게 할 수 있다.
또, 게이트 절연막(107)으로서, 하프늄 실리케이트(HfSiOx)막, 질소가 첨가된 하프늄 실리케이트(HfSixOyNz)막, 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz)막, 산화 하프늄막, 산화 이트륨막 등의 high-k 재료막을 이용함으로써 게이트 리크를 저감할 수 있다. 또한, high-k 재료막과, 산화 실리콘막, 산화 질화 실리콘막, 질화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 및 산화 갈륨막 중 어느 하나 이상과의 적층 구조로 할 수 있다. 게이트 절연막(107)의 두께는 1nm 이상 300nm 이하, 더 바람직하게는 5nm 이상 50nm 이하로 하면 좋다.
게이트 절연막(107)은 스퍼터링법, CVD법 등에 의해 형성한다.
또한, 게이트 절연막(107)을 형성하기 전에, 산화물 반도체 적층체(105)의 표면을, 산소, 오존, 일산화 이질소 등의 산화성 가스의 플라즈마에 노출하고, 산화물 반도체 적층체(105)의 표면을 산화하여 산소 결함을 저감해도 좋다.
게이트 전극(108)은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐으로부터 선택된 금속 원소, 상기한 금속 원소를 성분으로 하는 합금, 상기한 금속 원소를 조합한 합금 등을 이용하여 형성할 수 있다. 또, 망간, 마그네슘, 지르코늄, 베릴륨 중 어느 하나 또는 복수로부터 선택된 금속 원소를 이용해도 좋다. 또, 게이트 전극(108)은 단층 구조이어도, 이층 이상의 적층 구조로 해도 좋다. 예를 들면, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 이층 구조, 질화 티탄막 위에 티탄막을 적층하는 이층 구조, 질화 티탄막 위에 텅스텐막을 적층하는 이층 구조, 질화 탄탈막 위에 텅스텐막을 적층하는 이층 구조, 티탄막과, 그 티탄막 위에 알루미늄막을 적층하고, 더 그 위에 티탄막을 형성하는 삼층 구조 등이 있다. 또, 알루미늄에, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 원소의 막, 또는 복수 조합한 합금막, 혹은 질화막을 이용해도 좋다.
또, 게이트 전극(108)은 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 적용할 수 있다. 또, 상기 투광성을 가지는 도전성 재료와, 상기 금속 원소와 적층 구조로 할 수도 있다.
또, 게이트 전극(108)과 게이트 절연막과의 사이에, 게이트 절연막에 접하는 재료층으로서, 질소를 포함하는 In-Ga-Zn-O막이나, 질소를 포함하는 In-Sn-O막이나, 질소를 포함하는 In-Ga-O막이나, 질소를 포함하는 In-Zn-O막이나, 질소를 포함하는 Sn-O막이나, 질소를 포함하는 In-O막이나, 금속 질화막(InN, ZnN 등)을 형성하는 것이 바람직하다. 이들의 막은 5eV, 바람직하게는 5.5eV 이상의 일함수를 가지고, 트랜지스터의 전기 특성의 문턱 전압을 플러스로 할 수 있고, 소위 노멀리 오프의 스위칭 소자를 실현할 수 있다. 예를 들면, 질소를 포함하는 In-Ga-Zn-O막을 이용하는 경우, 적어도 산화물 반도체 적층체(105)보다 높은 질소 농도, 구체적으로는 7 원자％ 이상의 In-Ga-Zn-O막을 이용한다.
게이트 전극(108)은 인쇄법 또는 잉크젯법에 의해 형성한다. 혹은, 스퍼터링법, CVD법, 증착법 등으로 도전막을 형성한 후, 이 도전막 위에 마스크를 형성하고 도전막을 에칭하여 형성한다. 도전막 위에 형성하는 마스크는 인쇄법, 잉크젯법, 포토리소그래피법을 적절히 이용할 수 있다.
절연막(109)은, 게이트 절연막(107)에 열거한 절연막을 적절히 이용하여 형성할 수 있다. 또, 절연막(109)으로서 스퍼터링법으로 얻어지는 질화 실리콘막을 형성하면, 외부로부터의 수분이나 알칼리 금속의 침입을 방지할 수 있으며, 산화물 반도체 적층체(105)의 불순물의 함유량을 저감할 수 있다.
또한, 게이트 절연막(107) 또는 절연막(109)이 형성된 후, 수소 및 수분을 거의 포함하지 않는 분위기하(질소 분위기, 산소 분위기, 건조 공기 분위기(예를 들면, 수분에 대해서는 이슬점 -40℃ 이하, 바람직하게는 이슬점-60℃ 이하)등)로 가열 처리(온도 범위 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하)를 행해도 좋다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 채널에 가지는 트랜지스터를 제작할 수 있다.
본 실시형태에 도시하는 산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1과 다른 트랜지스터의 구조 및 제작 방법에 대하여, 도 7 및 도 8을 이용하여 설명한다. 본 실시형태에서는, 산화물 절연막 및 산화물 반도체 적층체 사이에 한쌍의 전극이 형성되는 점이 실시형태 1과 다르다. 또한, 상면도인 도 7(A)의 일점파선 C-D의 단면도는 도 7(B)에 상당한다. 도 7(A)에 있어서, 기판(101), 산화물 절연막(102), 게이트 절연막(117), 및 절연막(119)은 생략되어 있다. 도 8은 도 7(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 7(B)에 도시하는 트랜지스터는, 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(116)과, 산화물 절연막(102)과, 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(116)을 덮는 산화물 반도체 적층체(115)와, 산화물 절연막(102), 한쌍의 전극(116), 및 산화물 반도체 적층체(115) 위에 형성된 게이트 절연막(117)과, 게이트 절연막(117)을 통해서 산화물 반도체 적층체(115)와 중첩하는 게이트 전극(118)을 가진다. 또, 게이트 절연막(117) 및 게이트 전극(118)을 덮는 절연막(119)을 가져도 좋다. 또한, 절연막(119)의 개구부에 있어서, 한쌍의 전극(116)과 접하는 한쌍의 배선(120)을 가져도 좋다.
산화물 반도체 적층체(115)는 산화물 절연막(102) 및 한쌍의 전극(116)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(115a)과, 제 1 결정 구조를 가지는 산화물 반도체막(115a)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(115b)이 적층되고 있는 것을 특징으로 한다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(115b)을 종결정으로서, 제 1 결정 구조를 가지는 산화물 반도체막(115a)이 결정 성장하고 있는 것을 특징으로 한다.
실시형태 1과 마찬가지로, 제 2 결정 구조 및 제 1 결정 구조를 가지는 산화물 반도체막은 모두 삼방정 및/또는 육방정이므로, c축 방향으로부터는 육각형의 격자상을 확인할 수 있다.
또한, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b)은 각각 비단결정이며, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니며, c축 배향의 결정을 가진다.
다음으로, 도 7(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 8을 이용하여 설명한다.
도 8(A)에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 기판(101) 위에 산화물 절연막(102)을 형성한다. 다음으로, 산화물 절연막(102) 위에 한쌍의 전극(116)을 형성한다. 다음으로, 한쌍의 전극(116) 및 산화물 절연막(102) 위에, 제 1 산화물 반도체막(113a) 및 제 2 산화물 반도체막(113b)을 형성한다.
한쌍의 전극(116)은 실시형태 1에 도시하는 한쌍의 전극(106)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
제 1 산화물 반도체막(113a) 및 제 2 산화물 반도체막(113b)은 실시형태 1에 나타내는 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 1과 마찬가지로, 제 1 가열 처리를 행한다. 제 1 가열 처리에 의해, 제 2 산화물 반도체막(113b)의 표면으로부터 제 1 산화물 반도체막(113a)을 향하여 결정 성장이 시작되어, 제 2 산화물 반도체막(113b)은 제 2 결정 구조를 가지는 산화물 반도체막(114b)이 된다. 또, 제 2 결정 구조를 가지는 산화물 반도체막(114b)은 c축 배향한 결정을 가진다.
계속하여 제 1 가열 처리를 행함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(114b)을 종으로서, 제 1 산화물 반도체막(113a)의 결정 성장이, 제 2 결정 구조를 가지는 산화물 반도체막(114b)과의 계면으로부터 산화물 절연막(102) 쪽으로 진행되고, 제 1 결정 구조를 가지는 산화물 반도체막(114a)이 형성된다. 또, 제 1 결정 구조를 가지는 산화물 반도체막(114a)은 c축 배향한 결정을 가진다. (도 8(B) 참조).
이상의 공정으로부터, 제 1 결정 구조를 가지는 산화물 반도체막(114a), 제 2 결정 구조를 가지는 산화물 반도체막(114b)을 형성할 수 있다.
다음으로, 제 2 결정 구조를 가지는 산화물 반도체막(114b) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(114a), 제 2 결정 구조를 가지는 산화물 반도체막(114b)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b)을 모아서 산화물 반도체 적층체(115)라고 나타낸다. 이 후, 마스크를 제거한다.
다음으로, 산화물 절연막(102), 한쌍의 전극(116), 및 산화물 반도체 적층체(115) 위에 게이트 절연막(117)을 형성한다. 다음으로, 게이트 절연막(117) 위에 게이트 전극(118)을 형성한다.
이 후, 게이트 절연막(117) 및 게이트 전극(118) 위에 절연막(119)을 형성한다. 다음으로, 절연막(119) 위에 마스크를 형성한 후, 게이트 절연막(117) 및 절연막(119)의 일부를 에칭하고, 개구부를 형성한다. 다음으로, 개구부를 통하여, 한쌍의 전극(116)에 접속하는 배선(120)을 형성해도 좋다(도 8(C) 참조).
게이트 절연막(117)은 실시형태 1에 도시하는 게이트 절연막(107)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
게이트 전극(118)은 실시형태 1에 나타내는 게이트 전극(108)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
절연막(119)은 실시형태 1에 나타내는 절연막(109)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
배선(120)은 한쌍의 전극(116)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 채널 영역에 가지는 트랜지스터를 제작할 수 있다.
본 실시형태에 나타내는 산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 빛 조사, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 산화물 반도체막을 채널에 이용한 트랜지스터 및 그 제작 방법에 대하여, 도 9 및 도 10을 이용하여 설명한다. 도 9(B)는 반도체 장치의 구성의 일형태인 트랜지스터의 구조를 설명하는 단면도이며, 상면도인 도 9(A)의 일점파선 A-B의 단면도에 상당한다. 또한, 도 9(A)에 있어서, 기판(101), 산화물 절연막(102), 게이트 절연막(107), 및 절연막(109)은 생략하고 있다. 도 10은 도 9(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 9(B)에 도시하는 트랜지스터는 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 산화물 반도체 적층체(105)와, 산화물 반도체 적층체(105) 위에 형성된 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(106)과, 산화물 절연막(102), 산화물 반도체 적층체(105), 및 한쌍의 전극(106) 위에 형성된 게이트 절연막(107)과, 게이트 절연막(107)을 통하여 산화물 반도체 적층체(105)와 중첩하는 게이트 전극(108)을 가진다. 또, 게이트 절연막(107) 및 게이트 전극(108)을 덮는 절연막(109)을 가져도 좋다.
산화물 반도체 적층체(105)는 산화물 절연막(102)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(105a)과, 제 1 결정 구조를 가지는 산화물 반도체막(105a)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(105b)과, 제 2 결정 구조를 가지는 산화물 반도체막(105b) 및 게이트 절연막(107)에 접하는 제 3 결정 구조를 가지는 산화물 반도체막(105c)이 적층되고 있는 것을 특징으로 한다.
즉, 제 2 결정 구조를 가지는 산화물 반도체막(105b)의 상하에 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 3 결정 구조를 가지는 산화물 반도체막(105c)을 가진다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(105b)을 종결정으로서, 제 1 결정 구조를 가지는 산화물 반도체막(105a) 및 제 3 결정 구조를 가지는 산화물 반도체막(105c)이 각각 결정 성장하고 있는 것을 특징으로 한다.
제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 3 결정 구조를 가지는 산화물 반도체막(105c)의 결정 구조는, 삼방정 및/또는 육방정이고, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 비우르츠광형 구조 중 어느 하나이다. 또한, 비우르츠광형 구조라는 것은, 삼방정 및/또는 육방정의 우르츠광형이 아닌 결정 구조이다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(105b)의 결정 구조는, 삼방정 및/또는 육방정 중 하나인 우르츠광형 구조를 가진다.
즉, 제 1 결정 구조를 가지는 산화물 반도체막 내지 제 3 결정 구조를 가지는 산화물 반도체막은, 모두 삼방정 및/또는 육방정이므로, c축 방향으로부터는 육각형의 격자상을 확인할 수 있다.
또한, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b), 제 3 결정 구조를 가지는 산화물 반도체막(105c)은 각각 비단결정이고, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니며, c축 배향의 결정 영역을 가진다. 즉, 비정질 영역 및 c축 배향의 결정 영역을 가진다.
다음으로, 도 9(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 10을 이용하여 설명한다.
도 10(A)에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 기판(101) 위에 산화물 절연막(102)을 형성한 후, 산화물 절연막(102) 위에 제 1 산화물 반도체막(103a)을 형성하고, 제 1 산화물 반도체막(103a) 위에 제 2 산화물 반도체막(103b)을 형성한다.
산화물 절연막(102)은 가열에 의해 산소의 일부가 방출되는 산화물 절연막을 이용하여 형성한다. 가열에 의해 산소의 일부가 방출되는 산화물 절연막으로서는, 화학양론비를 충족하는 산소보다 많은 산소를 포함하는 산화물 절연막을 이용하는 것이 바람직하다. 가열에 의해 산소의 일부가 방출되는 산화물 절연막은 가열에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 산소를 확산시킬 수 있다. 산화물 절연막(102)은 대표적으로는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 하프늄, 산화 이트륨 등으로 형성할 수 있다.
산화물 절연막(102)은 50nm 이상, 바람직하게는 200nm 이상 500nm 이하로 한다. 산화물 절연막(102)을 두껍게함으로써, 산화물 절연막(102)의 산소 방출량을 증가시킬 수 있음과 동시에, 산화물 절연막(102) 및 후에 형성되는 산화물 반도체막과의 계면에서의 결함을 저감할 수 있다.
산화물 절연막(102)은 스퍼터링법, CVD법 등에 의해 형성한다. 또한, 가열에 의해 산소의 일부가 방출되는 산화물 절연막은 스퍼터링법을 이용함으로써 형성하기 쉽기 때문에 바람직하다.
가열에 의해 산소의 일부가 방출되는 산화물 절연막을 스퍼터링법에 의해 형성하는 경우는 성막 가스 중의 산소량이 높은 것이 바람직하고, 산소, 또는 산소 및 희가스의 혼합 가스 등을 이용할 수 있다. 대표적으로는, 성막 가스 중의 산소 농도를 6％ 이상 100％ 이하로 하는 것이 바람직하다.
제 1 산화물 반도체막(103a)은 가열에 의해, 삼방정 및/또는 육방정이며, 또 비우르츠광형, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 그 변형형 구조 중 어느 하나의 결정 구조가 될 수 있는 산화물 반도체막을 이용하여 형성한다.
제 1 결정 구조를 가지는 산화물 반도체막의 예로서, 삼원계 금속의 산화물인 In-Ga-Zn-O막은 삼방정 및/또는 육방정의 비우르츠광형의 결정을 가진다. 또, 삼원계 금속의 산화물인 In-Ga-Zn-O막에는, YbFe2O4형 구조인 InGaZnO4나, Yb2Fe3O7형 구조인 In2Ga2ZnO7 등이 있고, 그 변형형 구조를 취할 수 있다(M.　Nakamura，　N.　Kimizuka，　and　　　T.　Mohri, 「The　Phase　Relations　in　the　In2O3-Ga2ZnO4-ZnO　System　at　1350℃」, Ｊ.　Solid　State　Chem., 1991, Vol.93，　p.298-315).
제 1 산화물 반도체막(103a)으로서는, 사원계 금속의 산화물인 In-Sn-Ga-Zn-O막이나, 삼원계 금속의 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 이원계 금속의 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, In-Ga-O막 등을 이용할 수 있다. 또, 상기 산화물 반도체에 SiO2를 포함해도 좋다. 여기에서, 예를 들면, In-Ga-Zn-O막이라는 것은, 인듐(In), 갈륨(Ga), 아연(Zn)을 가지는 산화물막이다. 또한, 제 1 산화물 반도체막(103a)으로서, 상기 금속 산화물에 1×1017/cm3 이상 5×1019/cm3 미만의 질소가 포함되어 있어도 좋다.
또한, 제 1 산화물 반도체막(103a)에 형성할 수 있는 금속 산화물은, 에너지갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 이와 같이, 에너지갭이 넓은 산화물 반도체를 이용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
제 2 산화물 반도체막(103b)은, 가열에 의해, 우르츠광형의 결정 구조가 될 수 있는 산화물 반도체막을 이용하여 형성한다. 우르츠광형의 결정 구조가 될 수 있는 산화물 반도체막은 삼방정 및/또는 육방정의 결정 구조가 될 수 있는 산화물 반도체막과 비교하고, 가열 처리에 의해 결정화하기 쉽고, 또 결정성이 높다.
제 2 산화물 반도체막(103b)으로서는, 산화 아연, 산질화물 반도체 등을 이용할 수 있다. 산질화물 반도체는, 제 1 산화물 반도체막(103a)에 열거한 금속 산화물에, 5×1019/cm3 이상, 바람직하게는 1×1020/cm3 이상 7 원자％ 미만의 질소를 첨가하여 형성할 수 있다.
제 2 산화물 반도체막(103b)은 제 1 산화물 반도체막(103a), 및 나중에 형성하는 제 3 산화물 반도체막(103c)을 결정 성장시키기 위한 종으로서 이용하기 때문에, 결정 성장하는 두께로 하면 좋고, 대표적으로는 일원자층 이상 10nm 이하, 바람직하게는 2nm 이상 5nm 이하가 좋다. 제 2 산화물 반도체막(103b)의 두께를 얇게 함으로써 성막 처리 및 가열 처리에 있어서 스룻풋을 높게 할 수 있다.
제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)은 각각 스퍼터링법, 도포법, 인쇄법, 펄스 레이저 증착법 등에 의해 형성할 수 있다. 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 성막하는 경우는, AC 스퍼터링 장치, DC 스퍼터링 장치, 또는 RF스퍼터링 장치 중 어느 하나의 스퍼터링 장치를 이용한다.
또한, 스퍼터링법에 의해 제 2 산화물 반도체막(103b)을 산질화물 반도체로 형성하는 경우, 제 1 산화물 반도체막(103a)을 형성한 후, 스퍼터링 장치에 도입하는 가스의 종류를 바꿈으로써, 바로 질소를 도입함으로써, 산질화물 반도체를 형성할 수 있다. 즉, 연속적으로 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)을 형성할 수 있고, 양산성이 우수하다.
다음으로, 실시형태 1과 마찬가지로, 제 1 가열 처리를 행한다.
제 1 가열 처리에 의해, 제 2 산화물 반도체막(103b)의 표면으로부터 제 1 산화물 반도체막(103a)을 향하여 결정 성장이 시작된다. 제 2 산화물 반도체막(103b)은 결정화되기 쉽기 때문에, 제 2 산화물 반도체막(103b) 모두가 결정화하여, 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막(104b)이 된다. 또, 제 2 산화물 반도체막(103b)의 표면으로부터 제 1 산화물 반도체막(103a)을 향하여 결정 성장하기 때문에, c축 배향한 결정 영역이 된다. 즉, 제 2 결정 구조를 가지는 산화물 반도체막(104b)은, a-b면의 평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있고, c축 배향하고 있다.
제 1 가열 처리를 계속함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로서, 제 1 산화물 반도체막(103a)의 결정 성장이, 제 2 결정 구조를 가지는 산화물 반도체막(104b)과의 계면으로부터 산화물 절연막(102)쪽으로 진행된다. 제 2 결정 구조를 가지는 산화물 반도체막(104b)은, c축 배향하고 있기 때문에, 이 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로 함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 결정축과 대략 동일해지도록, 제 1 산화물 반도체막(103a)을 결정 성장시킬 수 있다. 즉, 제 1 산화물 반도체막(103a)을 c축 배향시키면서 결정 성장시킬 수 있다. 즉, 제 1 결정 구조를 가지는 산화물 반도체막(104a)은 a-b면의 평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있고, c축 배향하고 있다. 이상의 공정에 의해, c축 배향한 제 1 결정 구조를 가지는 산화물 반도체막(104a)을 형성할 수 있다(도 10(B) 참조).
또한, 제 1 가열 처리에 의해, 제 2 산화물 반도체막(103b)의 표면으로부터 수직 방향으로 결정 성장하면, 제 1 결정 구조를 가지는 산화물 반도체막(104a) 및 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 c축은 표면이 대략 수직 방향이 된다.
또, 이 제 1 가열 처리에 의해, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)에 포함되는 수소가 방출됨(즉, 탈수소화, 탈수화됨)과 동시에, 산화물 절연막(102)에 포함되는 산소의 일부가, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)과, 산화물 절연막(102)에서의 제 1 산화물 반도체막(103a)의 계면 근방으로 확산된다. 이 공정에 의해, 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)중에 포함되는 산소 결함을 저감할 수 있음과 동시에, 산화물 절연막(102)의 제 1 산화물 반도체막(103a)의 근방으로 산소를 확산시킴으로써, 산화물 절연막(102) 및 제 1 산화물 반도체막(103a)의 계면의 결함을 저감할 수 있다. 이 결과, 수소 농도 및 산소 결함이 저감된 제 1 결정 구조를 가지는 산화물 반도체막(104a) 및 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 형성할 수 있다.
다음으로, 도 10(C)에 도시하는 바와 같이, 제 2 결정 구조를 가지는 산화물 반도체막(104b) 위에 제 3 산화물 반도체막(103c)을 형성한다. 제 3 산화물 반도체막(103c)은 제 1 산화물 반도체막(103a)과 같은 재료 및 제작 방법을 이용하여 형성할 수 있다. 제 3 산화물 반도체막(103c)의 두께는 제작하는 디바이스에 의해 최적의 막 두께를 실시자가 결정하면 좋다. 예를 들면, 제 1 산화물 반도체막(103a), 제 2 산화물 반도체막(103b), 및 제 3 산화물 반도체막(103c)의 합계 두께는 10nm 이상 200nm 이하로 한다.
또한, 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c) 중 어느 하나 이상을 성막할 때에, 스퍼터링 장치의 처리실의 리크 레이트를 1×10-10Pa·m3/초 이하로 함으로써, 스퍼터링법에 의한 성막 도중에서의 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c) 중으로의, 알칼리 금속, 수소 등의 불순물의 혼입을 저감할 수 있다. 또, 배기계로서 흡착형의 진공 펌프(예를 들면 크라이오 펌프 등)을 이용함으로써, 배기계로부터 알칼리 금속, 수소 등의 불순물의 역류를 저감할 수 있다.
또, 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c) 중 어느 하나 이상을 성막할 때에, 스퍼터링 장치의 처리실에 도입하는 가스, 예를 들면 질소 가스나, 산소 가스나, 아르곤 가스 등을 가열한 상태로 도입하고, 성막을 행해도 좋다. 이 결과, 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c) 중 어느 하나 이상에 포함되는 수소 함유량을 저감할 수 있다.
또, 스퍼터링법에 의해 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c)중 어느 하나 이상을 성막하기 전에, 스퍼터링 장치, 타겟의 표면 또는 내부에 포함되는 수분 또는 수소를 제거하기 위하여, 예열 처리를 행해도 좋다. 이 결과, 제 1 산화물 반도체막(103a) 내지 제 3 산화물 반도체막(103c) 중 어느 하나 이상에 포함되는 수소 함유량을 저감할 수 있다.
다음으로, 제 2 가열 처리를 행한다. 제 2 가열 처리의 온도는, 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 한다. 또, 제 2 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다.
제 2 가열 처리에 있어서, 분위기는 제 1 가열 처리와 같은 분위기로 할 수 있다. 또, 가열 장치는 제 1 가열 처리와 같은 것을 적절히 이용할 수 있다.
제 2 가열 처리를 행함으로써, 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막(104b)으로부터 제 3 산화물 반도체막(103c)을 향하여 결정 성장이 시작되고. 제 2 결정 구조를 가지는 산화물 반도체막(104b)은, c축 배향하고 있기 때문에, 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로 함으로써, 제 3 산화물 반도체막(103c)은 제 1 산화물 반도체막(103a)와 마찬가지로, 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 결정축과 대략 동일해지도록, 제 3 산화물 반도체막(103c)을 결정 성장시킬 수 있다. 즉, 제 3 산화물 반도체막(103c)을 c축 배향시키면서 결정 성장시킬 수 있다. 즉, 제 3 결정 구조를 가지는 산화물 반도체막(104c)은 a-b면의 평면에서 육각형을 이루는 결합을 하고 있다. 또, 육각형의 결합을 가지는 층이 막 두께 방향(c축 방향)으로 적층하여 결합되어 있고, c축 배향하고 있다. 이상의 공정에 의해, c축 배향한 제 3 결정 구조를 가지는 산화물 반도체막(104c)을 형성할 수 있다. 또, 제 2 결정 구조를 가지는 산화물 반도체막(104b)을 종으로서 결정 성장하기 때문에, 제 3 산화물 반도체막(103c)의 결정 성장이 촉진되고, 제 3 결정 구조를 가지는 산화물 반도체막(104c)의 표면은 결정성이 높으면서, 균일성도 높다(도 10(D) 참조).
또한, 제 2 가열 처리에 의해, 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 표면에서 수직 방향으로 결정 성장하면, 제 3 결정 구조를 가지는 산화물 반도체막(104c)의 c축은 제 2 결정 구조를 가지는 산화물 반도체막(104b)의 표면의 대략 수직 방향이 된다.
또, 이 제 2 가열 처리에 의해, 제 1 가열 처리와 마찬가지로, 제 3 산화물 반도체막(103c)에 포함되는 수소가 방출한다(즉, 탈수소화, 탈수화됨). 이 결과, 수소 농도가 저감된 제 3 결정 구조를 가지는 산화물 반도체막(104c)을 형성할 수 있다.
이상의 공정으로부터, 삼방정 및/또는 육방정 구조인, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c)을 형성할 수 있다. 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c)에 포함되는 수소 농도 및 산소 결함을 저감할 수 있다. 산화물 반도체 중에 수소가 포함되어 있으면, 그 일부가 도너가 되고, 캐리어인 전자가 발생한다. 또, 산화물 반도체 중의 산소 결함도 마찬가지로, 도너가 되고, 캐리어인 전자가 발생한다. 따라서, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c) 중의 수소 농도나 산소 결함을 저감하면, 산화물 반도체 중의 캐리어 농도를 감소시킬 수 있고, 후에 제작되는 트랜지스터의 문턱 전압의 마이너스 시프트를 저감할 수 있다. 이것들을 위해, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c) 중의 수소 농도 및 산소 결함량을 저감함으로써, 후에 제작되는 트랜지스터의 문턱 전압의 마이너스 시프트를 저감할 수 있다.
다음으로, 실시형태 1과 마찬가지로, 제 3 결정 구조를 가지는 산화물 반도체막(104c) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b), 및 제 3 결정 구조를 가지는 산화물 반도체막(105c)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(105a), 제 2 결정 구조를 가지는 산화물 반도체막(105b), 및 제 3 결정 구조를 가지는 산화물 반도체막(105c)을 아울러, 산화물 반도체 적층체(105)로 나타낸다. 이 후, 마스크를 제거한다.
다음으로, 산화물 반도체 적층체(105)에 접하는 한쌍의 전극(106)을 형성한다. 다음으로, 산화물 절연막(102), 산화물 반도체 적층체(105), 및 한쌍의 전극(106) 위에 게이트 절연막(107)을 형성한다. 다음으로, 게이트 절연막(107) 위에 게이트 전극(108)을 형성한다. 또, 게이트 절연막(107) 및 게이트 전극(108) 위에 절연막(109)을 형성해도 좋다(도 10(E) 참조).
한쌍의 전극(106)은 실시형태 1에 나타나는 한쌍의 전극(106)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
또한, 제 3 결정 구조를 가지는 산화물 반도체막(104c) 위에 도전막을 형성한 후, 다계조 포토마스크에 의해, 요철 형상의 마스크를 형성하고, 이 마스크를 이용하여, 제 1 결정 구조를 가지는 산화물 반도체막(104a), 제 2 결정 구조를 가지는 산화물 반도체막(104b), 및 제 3 결정 구조를 가지는 산화물 반도체막(104c), 및 도전막을 에칭한 후, 애싱에 의해 요철 형상의 마스크를 분리하고, 이 분리된 마스크에 의해 도전막을 선택적으로 에칭함으로써, 산화물 반도체 적층체(105) 및 한쌍의 전극(106)을 형성할 수 있다. 이 공정에 의해, 포토마스크 수 및 포토리소그래피 공정수를 삭감할 수 있다.
게이트 절연막(107)은 실시형태 1에 나타내는 게이트 절연막(107)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
또한, 게이트 절연막(107)을 형성하기 전에, 산화물 반도체 적층체(105)의 표면을, 산소, 오존, 일산화 이질소 등의 산화성 가스의 플라즈마에 노출해서, 산화물 반도체 적층체(105)의 표면을 산화하여 산소 결함을 저감해도 좋다.
게이트 전극(108)은 실시형태 1에 나타내는 게이트 전극(108)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
또한, 게이트 절연막(107) 또는 절연막(109)의 형성 후, 수소 및 수분을 거의 포함하지 않는 분위기하(질소 분위기, 산소 분위기, 건조 공기 분위기(예를 들면, 수분에 대해서는 이슬점 -40℃ 이하, 바람직하게는 이슬점 -60℃ 이하)등)에서 가열 처리(온도 범위 150℃ 이상 650℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하)를 행해도 좋다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 채널에 가지는 트랜지스터를 제작할 수 있다.
본 실시형태에 나타내는 산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 산질화물 반도체는 산화물 반도체와 비교하여 에너지갭이 작고, 캐리어를 흘리기 쉽다. 따라서, 트랜지스터에 있어서, 제 3 결정 구조를 가지는 산화물 반도체막(105c)의 막 두께를 얇게 함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(105b)이 채널이 되는 삽입 채널형 트랜지스터가 된다. 이 결과, 게이트 절연막(107) 및 제 3 결정 구조를 가지는 산화물 반도체막(105c)의 계면의 영향을 받지 않고, 양호한 전기 특성을 가지는 트랜지스터를 제작할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 3과 다른 트랜지스터의 구조 및 제작 방법에 대하여, 도 11 및 도 12를 이용하여 설명한다. 본 실시형태에서는, 산화물 절연막 및 산화물 반도체 적층체 사이에 한쌍의 전극이 형성되는 점이 실시형태 3과 다르다. 또한, 상면도인 도 11(A)의 일점파선 C-D의 단면도는 도 11(B)에 상당한다. 도 11(A)에 있어서, 기판(101), 산화물 절연막(102), 게이트 절연막(117), 및 절연막(119)은 생략할 수 있다. 도 12는 도 11(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 11(B)에 도시하는 트랜지스터는 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(116)과, 산화물 절연막(102)과, 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(116)을 덮는 산화물 반도체 적층체(115)와, 산화물 절연막(102), 한쌍의 전극(116), 및 산화물 반도체 적층체(115) 위에 형성된 게이트 절연막(117)과, 게이트 절연막(117)을 통하여 산화물 반도체 적층체(115)와 중첩하는 게이트 전극(118)을 가진다. 또, 게이트 절연막(117) 및 게이트 전극(118)을 덮는 절연막(119)을 가져도 좋다. 또한, 절연막(119)의 개구부에 있어서, 한쌍의 전극(116)과 접하는 한쌍의 배선(120)을 가져도 좋다.
산화물 반도체 적층체(115)는, 산화물 절연막(102) 및 한쌍의 전극(116)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(115a)과, 제 1 결정 구조를 가지는 산화물 반도체막(115a)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(115b)과, 제 2 결정 구조를 가지는 산화물 반도체막(115b) 및 게이트 절연막(117)에 접하는 제 3 결정 구조를 가지는 산화물 반도체막(115c)이 적층되고 있는 것을 특징으로 한다.
즉, 제 2 결정 구조를 가지는 산화물 반도체막(115b)이 상하에 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 3 결정 구조를 가지는 산화물 반도체막(115c)을 가진다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(115b)을 종결정으로서, 제 1 결정 구조를 가지는 산화물 반도체막(115a) 및 제 3 결정 구조를 가지는 산화물 반도체막(115c)이 각각 결정 성장하고 있는 것을 특징으로 한다.
제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 3 결정 구조를 가지는 산화물 반도체막(115c)의 결정 구조는 삼방정 및/또는 육방정이며, 또 비우르츠광형, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 그 변형형 구조 중 어느 하나이다. 또한, 비우르츠광형 구조와는, 삼방정 및/또는 육방정의 우르츠광형이 아닌 결정 구조이다.
또, 제 2 결정 구조를 가지는 산화물 반도체막(115b)의 결정 구조는 삼방정 및/또는 육방정 중 하나인 우르츠광형 구조이다.
실시형태 3과 마찬가지로, 제 1 결정 구조를 가지는 산화물 반도체막(115a) 내지 제 3 결정 구조를 가지는 산화물 반도체막(115c)은 모두 삼방정 및/또는 육방정이므로, c축 방향으로부터는 육각형의 격자상을 확인할 수 있다.
또한, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b), 제 3 결정 구조를 가지는 산화물 반도체막(115c)은 각각 비단결정이며, 또한 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아니고, c축 배향의 결정 영역을 가진다. 즉, 비정질 영역 및 c축 배향의 결정 영역을 가진다.
다음으로, 도 11(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 12를 이용하여 설명한다.
도 12(A)에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 기판(101) 위에 산화물 절연막(102)을 형성한다. 다음으로, 산화물 절연막(102) 위에 한쌍의 전극(116)을 형성한다. 다음으로, 한쌍의 전극(116) 및 산화물 절연막(102) 위에, 제 1 산화물 반도체막(113a) 및 제 2 산화물 반도체막(113b)을 형성한다.
한쌍의 전극(116)은 실시형태 1에 도시하는 한쌍의 전극(106)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
제 1 산화물 반도체막(113a) 및 제 2 산화물 반도체막(113b)은, 실시형태 1에 나타내는 제 1 산화물 반도체막(103a) 및 제 2 산화물 반도체막(103b)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 1과 마찬가지로, 제 1 가열 처리를 행한다. 제 1 가열 처리에 의해, 제 2 산화물 반도체막(113b)의 표면으로부터 제 1 산화물 반도체막(113a)을 향하여 결정 성장이 시작되고, 제 2 산화물 반도체막(113b)은 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막(114b)이 된다. 또, 제 2 결정 구조를 가지는 산화물 반도체막(114b)은 c축 배향한 결정을 가진다.
계속하여 제 1 가열 처리를 행함으로써, 제 2 결정 구조를 가지는 산화물 반도체막(114b)을 종으로 하여, 제 1 산화물 반도체막(113a)의 결정 성장이 제 2 결정 구조를 가지는 산화물 반도체막(114b)과의 계면으로부터 산화물 절연막(102)쪽으로 진행되고, 제 1 결정 구조를 가지는 산화물 반도체막(114a)이 형성된다. 또, 제 1 결정 구조를 가지는 산화물 반도체막(114a)은 c축 배향한 결정 영역을 가진다.
다음으로, 제 2 결정 구조를 가지는 산화물 반도체막(114b) 위에 제 3 산화물 반도체막(113c)을 형성하는(도 12(B) 참조) 제 3 산화물 반도체막(113c)은 실시형태 3에 나타내는 제 3 산화물 반도체막(103c)와 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 3과 마찬가지로, 제 2 가열 처리를 행한다. 제 2 가열 처리를 행함으로써, 우르츠광형의 결정 구조를 가지는 제 2 결정 구조를 가지는 산화물 반도체막(114b)과의 계면으로부터 제 3 산화물 반도체막(113c) 쪽으로 결정 성장이 시작되고, 제 3 산화물 반도체막(113c)은 제 3 결정 구조를 가지는 산화물 반도체막(114c)이 된다. 또, 제 3 결정 구조를 가지는 산화물 반도체막(114c)은, c축 배향한 결정 영역을 가진다. (도 12(C) 참조).
이상의 공정으로부터, 삼방정 및/또는 육방정 구조인, 제 1 결정 구조를 가지는 산화물 반도체막(114a), 제 2 결정 구조를 가지는 산화물 반도체막(114b), 및 제 3 결정 구조를 가지는 산화물 반도체막(114c)을 형성할 수 있다.
다음으로, 제 3 결정 구조를 가지는 산화물 반도체막(114c) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(114a), 제 2 결정 구조를 가지는 산화물 반도체막(114b), 및 제 3 결정 구조를 가지는 산화물 반도체막(114c)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b), 및 제 3 결정 구조를 가지는 산화물 반도체막(115c)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(115a), 제 2 결정 구조를 가지는 산화물 반도체막(115b), 및 제 3 결정 구조를 가지는 산화물 반도체막(115c)을 아울러, 산화물 반도체 적층체(115)로 나타낸다. 이 후, 마스크를 제거한다.
다음으로, 산화물 절연막(102), 한쌍의 전극(116), 및 산화물 반도체 적층체(115) 위에 게이트 절연막(117)을 형성한다. 다음으로, 게이트 절연막(117) 위에 게이트 전극(118)을 형성한다.
이 후, 게이트 절연막(117) 및 게이트 전극(118) 위에 절연막(119)을 형성한다. 다음으로, 절연막(119) 위에 마스크를 형성한 후, 게이트 절연막(117) 및 절연막(119)의 일부를 에칭하여, 개구부를 형성한다. 다음으로, 개구부를 통해서, 한쌍의 전극(116)에 접속하는 배선(120)을 형성해도 좋다(도 12(D) 참조).
게이트 절연막(117)은 실시형태 1에 나타내는 게이트 절연막(107)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
게이트 전극(118)은 실시형태 1에 나타내는 게이트 전극(108)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
절연막(119)은 실시형태 1에 나타내는 절연막(109)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
배선(120)은 한쌍의 전극(116)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 채널 영역에 가지는 트랜지스터를 제작할 수 있다.
본 실시형태에 나타내는 산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 실시형태 1 내지 실시형태 4와 다른 트랜지스터의 구조 및 제작 방법에 대하여, 도 13 및 도 14를 이용하여 설명한다. 본 실시형태에서는 산화물 절연막 및 게이트 절연막 간에 게이트 전극이 형성되는 점이 실시형태 1 내지 실시형태 4와 다르다. 즉, 실시형태 1 내지 실시형태 4에서는 톱 게이트형의 트랜지스터를 이용하여 설명했지만, 본 실시형태는 보텀 게이트형의 트랜지스터에 대하여, 설명한다. 또한, 상면도인 도 13(A)의 일점파선 E-F의 단면도가 도 13(B)에 상당한다. 도 13(A)에 있어서, 기판(101), 산화물 절연막(102), 게이트 절연막(127), 및 절연막(129)은 생략하고 있다. 도 14는 도 13(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 13(B)에 도시하는 트랜지스터는 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 게이트 전극(128)과, 산화물 절연막(102) 및 게이트 전극(128)을 덮는 게이트 절연막(127)과, 게이트 절연막(127)을 통하여 게이트 전극(128)과 중첩하면 산화물 반도체 적층체(125)와, 산화물 반도체 적층체(125)에 접하는 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(126)을 가진다. 또, 게이트 절연막(127), 산화물 반도체 적층체(125) 및 한쌍의 전극(126)을 덮는 절연막(129)을 가져도 좋다.
산화물 반도체 적층체(125)는 게이트 절연막(127)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(125b)과, 제 1 결정 구조를 가지는 산화물 반도체막(125b)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(125c)이 적층되고 있는 것을 특징으로 한다.
또, 제 1 결정 구조를 가지는 산화물 반도체막(125b)을 종결정으로서, 제 2 결정 구조를 가지는 산화물 반도체막(125c)이 결정 성장하고 있는 것을 특징으로 한다.
제 1 결정 구조를 가지는 산화물 반도체막(125b)은 삼방정 및/또는 육방정 중 하나인 우르츠광형의 결정 구조를 가진다.
제 2 결정 구조를 가지는 산화물 반도체막(125c)은 삼방정 및/또는 육방정이고, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 비우르츠광형 구조 중 어느 하나의 결정 구조를 가진다.
제 1 결정 구조를 가지는 산화물 반도체막 및 제 2 결정 구조를 가지는 산화물 반도체막은 모두 삼방정 및/또는 육방정이므로, c축 방향부터는 육각형의 격자상을 확인할 수 있다.
제 1 결정 구조를 가지는 산화물 반도체막(125b), 제 2 결정 구조를 가지는 산화물 반도체막(125c)은 각각 비단결정이며, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아닌, c축 배향의 결정 영역을 가진다. 즉, 비정질 영역 및 c축 배향의 결정 영역을 가진다.
또한, 여기에서는, 산화물 반도체 적층체(125)를, 제 1 결정 구조를 가지는 산화물 반도체막(125b)과, 제 2 결정 구조를 가지는 산화물 반도체막(125c)과의 2층 구조로 했지만, 실시형태 3 및 실시형태 4에 도시하는 바와 같이, 3층 구조의 산화물 반도체 적층체로 해도 좋다.
다음으로, 도 13(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 14를 이용하여 설명한다.
도 14(A)에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 기판(101) 위에 산화물 절연막(102)을 형성한다. 다음으로, 산화물 절연막(102) 위에 게이트 전극(128)을 형성한다. 다음으로 산화물 절연막(102) 및 게이트 전극(128) 위에, 게이트 절연막(127)을 형성한다. 다음으로, 게이트 절연막(127) 위에 제 1 산화물 반도체막(123b)을 형성한다.
게이트 전극(128) 및 게이트 절연막(127)은 각각 실시형태 1에 도시하는 게이트 전극(108) 및 게이트 절연막(107)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
제 1 산화물 반도체막(123b)은 실시형태 1에 도시하는 제 2 산화물 반도체막(103b)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 1과 마찬가지로, 제 1 가열 처리를 행한다. 제 1 가열 처리에 의해, 제 1 산화물 반도체막(123b)의 표면으로부터 게이트 절연막(127)을 향하여 결정 성장이 시작되고, 제 1 결정 구조를 가지는 산화물 반도체막(124b)이 된다. 또, 제 1 결정 구조를 가지는 산화물 반도체막(124b)은 c축 배향한 결정 영역을 가진다.
다음으로, 제 1 결정 구조를 가지는 산화물 반도체막(124b) 위에 제 2 산화물 반도체막(123c)을 형성한다(도 14(B) 참조). 제 2 산화물 반도체막(123c)은, 실시형태 3에 나타내는 제 3 산화물 반도체막(103c)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 3과 마찬가지로, 제 2 가열 처리를 행한다. 이 가열 처리에 의해, 제 1 결정 구조를 가지는 산화물 반도체막(124b)과의 계면으로부터 제 2 산화물 반도체막(123c)으로 향하여 결정 성장이 시작되고, 제 2 산화물 반도체막(123c)은 제 2 결정 구조를 가지는 산화물 반도체막(124c)이 된다. 또, 제 2 결정 구조를 가지는 산화물 반도체막(124c)은 c축 배향한 결정 영역을 가진다(도 14(C) 참조).
이상의 공정으로부터, 제 1 결정 구조를 가지는 산화물 반도체막(124b), 및 제 2 결정 구조를 가지는 산화물 반도체막(124c)을 형성할 수 있다.
다음으로, 제 2 결정 구조를 가지는 산화물 반도체막(124c) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(124b), 및 제 2 결정 구조를 가지는 산화물 반도체막(124c)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(125b), 및 제 2 결정 구조를 가지는 산화물 반도체막(125c)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(125b), 및 제 2 결정 구조를 가지는 산화물 반도체막(125c)을 아울러, 산화물 반도체 적층체(125)로 나타낸다. 이 후, 마스크를 제거한다.
다음으로, 실시형태 1과 마찬가지로, 한쌍의 전극(126)을 형성한다.
다음으로, 게이트 절연막(127), 한쌍의 전극(126), 및 산화물 반도체 적층체(125) 위에 절연막(129)을 형성해도 좋다(도 14(D) 참조).
절연막(129)은 실시형태 1에 도시하는 절연막(109)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 채널 영역에 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태에서는, 채널 에칭형의 트랜지스터를 이용하여 설명했지만, 채널 보호형의 트랜지스터에 적용할 수 있다.
산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 산질화물 반도체는 산화물 반도체와 비교해서 에너지갭이 작고, 캐리어를 흘리기 쉽다. 따라서, 게이트 절연막(127)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(125b)을 산질화물 반도체막으로 형성함으로써, 양호한 전기 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 실시형태 1 내지 실시형태 5와 다른 트랜지스터의 구조 및 제작 방법에 대하여, 도 15 및 도 16을 이용하여 설명한다. 본 실시형태에서는, 보텀 게이트형의 트랜지스터이다. 또, 게이트 절연막 및 산화물 반도체 적층체 간에 한쌍의 전극이 형성되어 있는 점이 실시형태 5와 다르다. 또한, 상면도인 도 15(A)의 일점파선 G-H의 단면도가 도 15(B)에 상당한다. 도 15(A)에서, 기판(101), 산화물 절연막(102), 게이트 절연막(137), 및 절연막(139)은 생략되어 있다. 도 16은 도 15(B)에 도시하는 트랜지스터의 제작 공정을 설명하는 단면도이다.
도 15(B)에 도시하는 트랜지스터는 기판(101) 위에 형성된 산화물 절연막(102)과, 산화물 절연막(102) 위에 형성된 게이트 전극(138)과, 산화물 절연막(102) 및 게이트 전극(138)을 덮는 게이트 절연막(137)과, 소스 전극 및 드레인 전극으로서 기능하는 한쌍의 전극(136)과, 게이트 절연막(137) 및 한쌍의 전극(136)에 접하는 산화물 반도체 적층체(135)를 가진다. 또, 게이트 절연막(137), 산화물 반도체 적층체(135) 및 한쌍의 전극(136)을 덮는 절연막(139)을 가져도 좋다.
산화물 반도체 적층체(135)는 게이트 절연막(137)에 접하는 제 1 결정 구조를 가지는 산화물 반도체막(135b)과, 제 1 결정 구조를 가지는 산화물 반도체막(135b)에 접하는 제 2 결정 구조를 가지는 산화물 반도체막(135c)이 적층되고 있는 것을 특징으로 한다.
또, 제 1 결정 구조를 가지는 산화물 반도체막(135b)을 종결정으로 하여, 제 2 결정 구조를 가지는 산화물 반도체막(135c)이 결정 성장하고 있는 것을 특징으로 한다.
제 1 결정 구조를 가지는 산화물 반도체막(135b)은 삼방정 및/또는 육방정 중 하나인 우르츠광형의 결정 구조를 가진다.
제 2 결정 구조를 가지는 산화물 반도체막(135c)은 삼방정 및/또는 육방정이며, YbFe2O4형 구조, Yb2Fe3O7형 구조 및 비우르츠광형 구조중 어느 하나의 결정 구조를 가진다.
제 1 결정 구조를 가지는 산화물 반도체막 및 제 2 결정 구조를 가지는 산화물 반도체막은, 모두 삼방정 및/또는 육방정이므로, c축 방향으로부터는 육각형의 격자상을 확인할 수 있다.
제 1 결정 구조를 가지는 산화물 반도체막(135b), 제 2 결정 구조를 가지는 산화물 반도체막(135c)은 각각 비단결정이며, 또 산화물 반도체막 전체가 비정질 상태(어모퍼스 상태)가 아닌, c축 배향의 결정 영역을 가진다. 즉, 비정질 영역 및 c축 배향의 결정 영역을 가진다.
또한, 여기에서는, 산화물 반도체 적층체(135)를, 제 1 결정 구조를 가지는 산화물 반도체막(135b)과, 제 2 결정 구조를 가지는 산화물 반도체막(135c)이라는 2층 구조로 했지만, 실시형태 3 및 실시형태 4에 나타내는 바와 같이, 3층 구조의 산화물 반도체 적층체로 해도 좋다.
다음으로, 도 15(B)에 도시하는 트랜지스터의 제작 방법에 대하여, 도 16을 이용하여 설명한다.
도 16(A)에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 기판(101) 위에 산화물 절연막(102)을 형성한다. 다음으로, 산화물 절연막(102) 위에 게이트 전극(138)을 형성한다. 다음으로, 산화물 절연막(102) 및 게이트 전극(138) 위에, 게이트 절연막(137)을 형성한다. 다음으로, 게이트 절연막(137) 위에 한쌍의 전극(136)을 형성한다. 다음으로, 게이트 절연막(137) 및 한쌍의 전극(136) 위에 제 1 산화물 반도체막(133b)을 형성한다.
게이트 전극(138), 게이트 절연막(137), 및 제 1 산화물 반도체막(133b)은 각각 실시형태 3에 나타내는 게이트 전극(108), 게이트 절연막(107), 및 제 2 산화물 반도체막(103b)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 1과 마찬가지로, 제 1 가열 처리를 행한다. 제 1 가열 처리에 의해, 제 1 산화물 반도체막(133b)의 표면으로부터 게이트 절연막(137)을 향하여 결정 성장이 시작되고, 제 1 산화물 반도체막(133b)은 제 1 결정 구조를 가지는 산화막(134b)은 c축 배향한 결정 영역을 가진다.
다음으로, 제 1 결정 구조를 가지는 산화물 반도체막(134b) 위에 제 2 산화물 반도체막(133c)을 형성한다(도 16(B) 참조). 제 2 산화물 반도체막(133c)은 실시형태 3에 도시하는 제 3 산화물 반도체막(103c)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
다음으로, 실시형태 3과 마찬가지로, 제 2 가열 처리를 행한다. 이 가열 처리에 의해, 제 1 결정 구조를 가지는 산화물 반도체막(134b)과의 계면으로부터 제 2 산화물 반도체막(133c)쪽으로 결정 성장이 시작되고, 제 2 산화물 반도체막(133c)은 제 2 결정 구조를 가지는 산화물 반도체막(134c)이 된다. 또, 제 2 결정 구조를 가지는 산화물 반도체막(134c)은 c축 배향한 결정 영역을 가진다(도 16(C) 참조).
이상의 공정으로부터, 제 1 결정 구조를 가지는 산화물 반도체막(134b), 및 제 2 결정 구조를 가지는 산화물 반도체막(134c)을 형성할 수 있다.
다음으로, 제 2 결정 구조를 가지는 산화물 반도체막(134c) 위에 마스크를 형성한 후, 이 마스크를 이용하여 제 1 결정 구조를 가지는 산화물 반도체막(134b), 및 제 2 결정 구조를 가지는 산화물 반도체막(134c)을 선택적으로 에칭하고, 제 1 결정 구조를 가지는 산화물 반도체막(135b), 및 제 2 결정 구조를 가지는 산화물 반도체막(135c)을 형성한다. 또한, 제 1 결정 구조를 가지는 산화물 반도체막(135b), 및 제 2 결정 구조를 가지는 산화물 반도체막(135c)을 아울러, 산화물 반도체 적층체(135)로 나타낸다. 이 후, 마스크를 제거한다.
다음으로, 산화물 절연막(102), 한쌍의 전극(136), 및 산화물 반도체 적층체(135) 위에 절연막(139)을 형성해도 좋다(도 16(D) 참조).
절연막(139)은, 실시형태 3에 나타내는 절연막(109)과 같은 재료 및 제작 방법을 적절히 이용하여 형성할 수 있다.
이상의 공정에 의해, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정을 가지는 산화물 반도체 적층체를 채널 영역에 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태에서는, 채널 에칭형의 트랜지스터를 이용하여 설명했지만, 채널 보호형의 트랜지스터에 적용할 수 있다.
산화물 반도체 적층체는 게이트 절연막과의 계면 근방의 영역에 있어서, 결정성이 높고, 균일성도 높기 때문에, 전기적 특성이 안정되고, 신뢰성이 높은 트랜지스터를 얻을 수 있다. 또, a-b면에 있어서 육각형의 결합을 가지고, c축 배향하고 있는 삼방정 및/또는 육방정 구조의 결정 영역을 가지는 산화물 반도체 적층체를 트랜지스터의 채널 영역에 이용함으로써, 트랜지스터로의 광조사 전후, 또는 바이어스-열스트레스(BT) 시험 전후에 있어서도, 트랜지스터의 문턱 전압의 변화량이 적고, 안정된 전기적 특성을 가지는 트랜지스터를 제작할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는, 실시형태 1 내지 실시형태 6에 있어서, 복수의 게이트 전극을 가지는 트랜지스터에 대하여 설명한다. 여기에서는, 실시형태 5에 나타내는 트랜지스터를 이용하여 설명하지만, 실시형태 1 내지 실시형태 4, 및 실시형태 6에 적절히 적용할 수 있다.
실시형태 5와 마찬가지로, 도 17에 도시하는 바와 같이, 기판(101) 위에 산화물 절연막(102)을 형성하고, 산화물 절연막(102) 위에, 제 1 게이트 전극(148a), 제 1 게이트 절연막(147a)을 형성한다. 다음으로, 제 1 게이트 절연막(147a) 위에, 제 1 결정 구조를 가지는 산화물 반도체막(125b), 및 제 2 결정 구조를 가지는 산화물 반도체막(125c)이 적층된 산화물 반도체 적층체(125), 한쌍의 전극(126), 및 제 2 게이트 절연막(147b)을 형성한다.
다음으로, 제 2 게이트 절연막(147b) 위이며, 산화물 반도체 적층체(125)와 중첩하는 영역에 제 2 게이트 전극(148b)을 형성한다. 다음으로, 제 2 게이트 절연막(147b) 및 제 2 게이트 전극(148b) 위에 보호막으로서 절연막(129)을 형성해도 좋다.
제 1 게이트 전극(148a) 및 제 2 게이트 전극(148b)은 실시형태 1에 나타내는 게이트 전극(108)과 마찬가지로 형성할 수 있다.
제 1 게이트 절연막(147a) 및 제 2 게이트 절연막(147b)은 실시형태 1에 나타내는 게이트 절연막(107)과 마찬가지로 형성할 수 있다.
제 1 게이트 전극(148a) 및 제 2 게이트 전극(148b)은 접속되어 있어도 좋다. 이 경우, 제 1 게이트 전극(148a) 및 제 2 게이트 전극(148b)은 동전위가 되기 때문에, 채널 영역이 산화물 반도체 적층체(125)의 제 1 게이트 전극(148a)측, 및 제 2 게이트 전극(148b)측에 형성되기 때문에, 트랜지스터의 온전류 및 전계 효과 이동도를 높일 수 있다.
또는, 제 1 게이트 전극(148a) 및 제 2 게이트 전극(148b)은 접속되지 않고, 다른 전위가 인가되어도 좋다. 이 경우, 트랜지스터의 문턱 전압을 제어할 수 있다.
또한, 본 실시형태에서는, 한쌍의 전극(126)을 산화물 반도체 적층체(125) 및 제 2 게이트 절연막(147b) 사이에 형성했지만, 제 1 게이트 절연막(147a) 및 산화물 반도체 적층체(125) 간에 형성해도 좋다.
이상의 공정에 의해, 게이트 전극을 복수 가지는 트랜지스터를 제작할 수 있다.
(실시형태 8)
본 실시형태에서는, 동일 기판 위에 적어도 구동 회로의 일부와, 화소부에 배치할 트랜지스터를 가지는 표시 장치를 제작하는 형태에 대하여 이하에 설명한다.
화소부에 배치하는 트랜지스터는, 실시형태 1 내지 실시형태 7에 따라서 형성한다. 또, 실시형태 1 내지 실시형태 7에 나타내는 트랜지스터는 n채널형 트랜지스터이기 때문에, 구동 회로 중, n채널형 트랜지스터로 구성할 수 있는 구동 회로의 일부를 화소부의 트랜지스터와 동일 기판 위에 형성한다.
액티브 매트릭스형 표시 장치의 블록도의 일형태를 도 18(A)에 도시한다. 표시 장치의 기판(5300) 위에는, 화소부(5301), 제 1 주사선 구동 회로(5302), 제 2 주사선 구동 회로(5303), 신호선 구동 회로(5304)를 가진다. 화소부(5301)에는, 복수의 신호선이 신호선 구동 회로(5304)로부터 연장되어 배치되고, 복수의 주사선이 제 1 주사선 구동 회로(5302), 및 제 2 주사선 구동 회로(5303)로부터 연장되어 배치되어 있다. 또한 주사선과 신호선과의 교차 영역에는, 각각, 표시 소자를 가지는 화소가 매트릭스 형상으로 배치되어 있다. 또, 표시 장치의 기판(5300)은 FPC(Flexible　Printed　Circuit) 등의 접속부를 통하여, 타이밍 제어 회로(컨트롤러, 제어 IC라고도 함)에 접속되어 있다.
도 18(A)에서는, 제 1 주사선 구동 회로(5302), 제 2 주사선 구동 회로(5303), 신호선 구동 회로(5304)는 화소부(5301)와 같은 기판(5300) 위에 형성된다. 그 때문에, 외부에 형성하는 구동 회로 등의 부품 수가 감소하므로, 비용의 저감을 도모할 수 있다. 또, 기판(5300) 외부에 구동 회로를 형성한 경우, 배선을 연장시킬 필요가 발생하며, 배선 간의 접속수가 증가한다. 같은 기판(5300) 위에 구동 회로를 형성한 경우, 그 배선 간의 접속수를 줄일 수 있고, 신뢰성의 향상, 또는 수율의 향상을 도모할 수 있다.
또, 화소부의 회로 구성의 일형태를 도 18(B)에 도시한다. 여기에서는, VA방식의 액정 표시 패널의 화소 구조를 도시한다.
이 화소 구조는 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 트랜지스터가 접속되어 있다. 각 트랜지스터는 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 각각의 화소 전극에 인가하는 신호를, 독립하여 제어하는 구성을 가지고 있다.
트랜지스터(628)의 게이트 배선(602)과, 트랜지스터(629)의 게이트 배선(603)에는, 다른 게이트 신호를 부여할 수 있도록 분리되어 있다. 한편, 데이터 선으로서 기능하는 소스 전극 또는 드레인 전극(616)은 트랜지스터(628)와 트랜지스터(629)로 공통으로 이용되고 있다. 트랜지스터(628)와 트랜지스터(629)는 실시형태 1 내지 실시형태 7의 트랜지스터를 적절히 이용할 수 있다.
제 1 화소 전극과 제 2 화소 전극의 형상은 다르며, 슬릿에 의해서 분리되어 있다. V자형으로 퍼진 제 1 화소 전극의 외측을 감싸도록 제 2 화소 전극이 형성되어 있다. 제 1 화소 전극과 제 2 화소 전극으로 인가하는 전압의 타이밍을 트랜지스터(628) 및 트랜지스터(629)에 의해 다르게 함으로써, 액정의 배향을 제어하고 있다. 트랜지스터(628)는 게이트 배선(602)과 접속하고, 트랜지스터(629)는 게이트 배선(603)과 접속하고 있다. 게이트 배선(602)과 게이트 배선(603)은 다른 게이트 신호를 부여함으로써, 트랜지스터(628)와 트랜지스터(629)의 동작 타이밍을 다르게 할 수 있다.
또, 용량 배선(690)이 형성되고, 게이트 절연막을 유전체로 하고, 제 1 화소 전극 또는 제 2 화소 전극과 전기적으로 접속하는 용량 전극과 유지 용량을 형성한다.
제 1 화소 전극과 액정층과 대향 전극이 서로 겹쳐짐으로써, 제 1 액정 소자(651)가 형성되어 있다. 또, 제 2 화소 전극과 액정층과 대향 전극이 서로 겹쳐짐으로써, 제 2 액정 소자(652)가 형성되어 있다. 또, 일화소에 제 1 액정 소자(651)와 제 2 액정 소자(652)가 형성된 멀티 도메인 구조이다.
또한, 도 18(B)에 도시하는 화소 구성은 이에 한정되지 않는다. 예를 들면, 도 18(B)에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터, 센서, 또는 논리 회로 등을 추가해도 좋다.
또, 본 실시형태에서는, VA 방식의 액정 표시 패널의 형태를 도시했지만 특별히 한정되지 않고, 다양한 방식의 액정 표시 장치에 응용할 수 있다. 예를 들면, 시야각 특성을 개선하는 방법으로서, 기판 주표면에 대하여 수평 방향의 전계를 액정층에 인가하는 횡전계 방식(IPS 방식이라고도 부름)에 응용할 수 있다.
예를 들면, IPS 방식의 액정 표시 패널로서, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용하는 것이 바람직하다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 나아가면, 콜레스테릭상에서 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해 카이럴제를 혼합시킨 액정 조성물을 이용하여 액정 소자의 액정층에 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요해지고, 시야각 의존성이 작다.
또, 액정 표시 장치의 동영상 특성을 개선하기 위해, 백 라이트로서 복수의 LED(발광 다이오드) 광원 또는 복수의 EL 광원 등을 이용하여 면광원을 구성하고, 면광원을 구성하고 있는 각 광원을 독립하여 1 프레임 기간 내에서 간헐 점등 구동하는 구동 기술(예를 들면 필드시퀀셜 방식 등)도 있다. 면광원으로서, 3종류 이상의 LED를 이용해도 좋고, 백색 발광의 LED를 이용해도 좋다. 면광원으로서, 다른 색을 나타내는 3종류 이상의 광원(예를 들면, R(적), G(녹), B(청))을 이용하는 경우는, 컬러 필터를 이용하지 않아도 컬러 표시를 할 수 있다. 또, 면광원으로서, 백색 발광의 LED를 이용하는 경우는, 컬러 필터를 형성하여 컬러 표시를 한다. 독립하여 복수의 LED를 제어할 수 있기 때문에, 액정층의 광학 변조의 전환 타이밍에 맞춰서 LED의 발광 타이밍을 동기시킬 수도 있다. LED를 부분적으로 소등할 수 있기 때문에, 특히 한 화면을 차지하는 검은 표시 영역의 비율이 많은 영상 표시의 경우에는, 소비 전력의 저감 효과를 도모할 수 있다.
또, 화소부의 회로 구성의 일형태를 도 18(C)에 도시한다. 여기에서는, 유기 EL 소자를 이용한 표시 패널의 화소 구조를 도시한다.
유기 EL 소자는, 발광 소자에 전압을 인가하는 것에 의해, 한쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 막에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합하는 것에 의해, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아 갈 때에 발광한다. 이와 같은 메커니즘으로부터, 이와 같은 발광 소자는 전류 여기형의 발광 소자라고 불리운다.
도 18(C)은 반도체 장치의 형태로서 디지털 시간 계조 구동을 적용할 수 있는 화소 구성의 일형태를 도시하는 도면이다.
디지털 시간 계조 구동을 적용할 수 있는 화소의 구성 및 화소의 동작에 대하여 설명한다. 여기에서는 산화물 반도체막을 채널 영역에 이용하는 n채널형의 트랜지스터를 1개의 화소에 2개 이용하는 형태를 나타낸다.
화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 가지고 있다. 스위칭용 트랜지스터(6401)는 게이트 전극이 주사선(6406)에 접속되고, 제 1 전극(소스 전극 및 드레인 전극의 한쪽)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극 및 드레인 전극의 다른 한쪽)이 구동용 트랜지스터(6402)의 게이트 전극에 접속되어 있다. 구동용 트랜지스터(6402)는 게이트 전극이 용량 소자(6403)를 통하여 전원선(6407)에 접속되고, 제 1 전극이 전원선(6407)에 접속되고, 제 2 전극이 발광 소자(6404)의 제 1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다. 공통 전극(6408)은 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
또한, 발광 소자(6404)의 제 2 전극(공통 전극(6408))에는 저전원 전위가 설정되어 있다. 또한, 저전원 전위라는 것은, 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위＜고전원 전위를 충족하는 전위이며, 저전원 전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원 전위와 저전원 전위와의 전위차를 발광 소자(6404)에 인가하고, 발광 소자(6404)에 전류를 흘려서 발광 소자(6404)를 발광시키기 때문에, 고전원 전위와 저전원 전위와의 전위차가 발광 소자(6404)의 순방향 문턱 전압 이상이 되도록 각각의 전위를 설정한다.
또한, 용량 소자(6403)는 구동용 트랜지스터(6402)의 게이트 용량을 대용하여 생략할 수도 있다. 구동용 트랜지스터(6402)의 게이트 용량에 대해서는, 채널 영역과 게이트 전극과의 사이에서 용량이 형성되어 있어도 좋다.
여기에서, 전압 입력 전압 구동 방식의 경우에는, 구동용 트랜지스터(6402)의 게이트 전극에는, 구동용 트랜지스터(6402)가 충분히 온이나, 오프의 2개의 상태가 되는 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 때문에, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트 전극에 가한다. 또한, 신호선(6405)에는, (전원선 전압＋구동용 트랜지스터(6402)의 Vth) 이상의 전압을 가한다.
또, 디지털 시간 계조 구동 대신에, 아날로그 계조 구동을 행하는 경우, 신호의 입력을 다르게 함으로써, 도 18(C)와 같은 화소 구성을 이용할 수 있다.
아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트 전극에 발광 소자(6404)의 순방향 전압＋구동용 트랜지스터(6402)의 Vth 이상의 전압을 가한다. 발광 소자(6404)의 순방향 전압이라는 것은, 원하는 휘도로 하는 경우의 전압을 가리키고 있으며, 적어도 순방향 문턱 전압을 포함한다. 또한, 구동용 트랜지스터(6402)가 포화 영역에서 동작하는 것과 같이 비디오 신호를 입력함으로써, 발광 소자(6404)에 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘리고, 아날로그 계조 구동을 행할 수 있다.
또한, 도 18(C)에 도시하는 화소 구성은 이에 한정되지 않는다. 예를 들면, 도 18(C)에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 센서, 트랜지스터 또는 논리 회로 등을 추가해도 좋다.
다음으로, 발광 소자의 구성에 대하여, 도 19에 도시하는 화소의 단면 구조를 이용하여 설명한다. 여기에서는, 발광 소자 구동용 트랜지스터가 n채널형의 경우를 예로 들어, 화소의 단면 구조에 대하여 설명한다. 도 19(A), 도 19(B), 및 도 19(C)의 반도체 장치에 이용되는 발광 소자 구동용 트랜지스터(7011, 7021, 7001)는 실시형태 1 내지 실시형태 7에 나타내는 트랜지스터와 마찬가지로 제작할 수 있다.
발광 소자의 제 1 전극 또는 제 2 전극 중 적어도 한쪽은 가시광을 투과하는 도전막을 이용하여 형성하고, 발광 소자로부터 발광을 취출한다. 발광을 취출하는 방향에 착안한 구조로서는, 발광 소자와 트랜지스터가 형성된 기판을 통하지 않고, 기판의 이 발광 소자가 형성된 측으로부터 발광을 취출하는 상면 사출 구조, 발광 소자가 형성된 기판을 통하여, 이 발광 소자가 형성되어 있지 않은 측에 발광하는 하면 사출 구조, 및 기판의 발광 소자가 형성된 측 및 기판을 통하여 기판의 다른 한쪽 측에 발광을 취출하는 양면 사출 구조가 있다. 그리고, 도 18(C)에 도시하는 화소 구성은 어느 사출 구조의 발광 소자에도 적용할 수 있다.
하면 사출 구조의 발광 소자에 대하여, 도 19(A)를 이용하여 설명한다. 하면 사출 구조의 발광 소자는, 도 19(A)에 화살표로 나타내는 방향에 빛을 발한다.
도 19(A)에 있어서, 발광 소자 구동용 트랜지스터(7011)는 실시형태 1에 나타내는 n채널형의 트랜지스터를 이용하는 형태를 도시하고 있지만, 특별히 한정되지 않는다.
도 19(A)에서는, 발광 소자 구동용 트랜지스터(7011)의 소스 전극 또는 드레인 전극과 전기적으로 접속된 투광성을 가지는 제 1 전극(7017) 위에, EL층(7014), 제 2 전극(7015)가 순서대로 적층되어 있다.
제 1 전극(7017)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 예를 들면 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 함), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등이 있다. 또, 빛을 투과하는 정도(바람직하게는, 5nm∼30nm 정도)의 금속 박막을 이용할 수도 있다. 예를 들면 20nm의 막 두께를 가지는 알루미늄막을 다른 투광성을 가지는 도전막에 적층하여 이용할 수 있다.
제 2 전극(7015)은 EL층(7014)이 발하는 빛을 효율 좋게 반사하는 재료가 바람직하다. 왜냐하면 빛의 취출 효율을 향상할 수 있기 때문이다. 또한, 제 2 전극(7015)을 적층 구조로 해도 좋다. 예를 들면, EL층(7014)에 접하는 측에 가시광을 투과하는 도전막을 이용하고, 다른 한쪽에 빛을 차광하는 막(7016)을 적층하여 이용할 수도 있다. 빛을 차광하는 막으로서는, EL층이 발하는 빛을 효율 좋게 반사하는 금속막 등이 바람직하지만, 예를 들면 검은 안료를 첨가한 수지 등을 이용할 수도 있다.
또한, 제 1 전극(7017) 및 제 2 전극(7015)의 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는, 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
일함수가 큰 재료로서는, 예를 들면, ZrN, Ti, W, Ni, Pt, Cr 등이나, ITO, In-Zn-O 등을 이용할 수 있다. 일함수가 작은 재료로서는, Li나 Cs 등의 알칼리 금속, 및 Mg, Ca, Sr 등의 알칼리 토류 금속, 및 이들을 포함하는 합금(Mg：Ag, Al：Li 등) 외, Yb이나 Er 등의 희토류 금속 등을 이용할 수 있다.
또한, 소비 전력을 비교하는 경우, 제 1 전극(7017)을 음극으로서 기능시키고, 제 2 전극(7015)을 양극으로 하는 것이, 구동 회로부의 전압 상승을 억제할 수 있고, 소비 전력을 적게 할 수 있기 때문에 바람직하다.
EL층(7014)은, 적어도 발광층을 포함하면 좋고, 단수의 층으로 구성되어 있어도, 복수의 층이 적층되어 있어도 좋다. 복수의 층으로 구성되어 있는 구성으로서는, 양극측으로부터 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층이 적층된 구성을 형태로 들 수 있다. 또한, 이들의 층은 EL층(7014) 중에 모두 형성할 필요가 없고, 또, 중복하여 형성할 수도 있다. 또, 중간층으로서 전하 발생층 외, 전자 릴레이층 등 다른 구성을 적절히 더할 수 있다.
또, 발광 소자(7012)는 제 1 전극(7017)의 단부를 덮는 격벽(7019)을 구비한다. 격벽(7019)은 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막 외, 무기 절연막 또는 유기 폴리 실록산막을 적용할 수 있다. 특히, 격벽(7019)의 측면이 연속한 곡률을 가지고 형성되는 경사면이 되도록, 감광성의 수지 재료를 이용하여 형성하는 것이 바람직하다. 격벽(7019)에 감광성의 수지 재료를 이용하는 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다. 또, 격벽을 무기 절연막으로 형성할 수도 있다. 무기 절연막을 격벽에 이용함으로써, 격벽에 포함되는 수분량을 저감할 수 있다.
또한, 컬러 필터층(7033)이 발광 소자(7012)와 기판(7010) 사이에 형성되어 있다(도 19(A) 참조). 발광 소자(7012)에 백색으로 발광하는 구성을 적용하는 것에 의해, 발광 소자(7012)가 발하는 빛은 컬러 필터층(7033)을 통과하고, 절연막(7032), 게이트 절연막(7031), 산화물 절연막(7030), 및 기판(7010)을 통과하여, 사출된다.
복수의 종류의 컬러 필터층(7033)을 형성해도 좋고, 예를 들면 화소마다 적색 컬러 필터층, 청색 컬러 필터층, 녹색 컬러 필터층 등을 형성할 수 있다. 또한, 컬러 필터층(7033)은 잉크젯법 등의 액적 토출법이나, 인쇄법, 또는 포토리소그래피 기술을 이용한 에칭법 등으로 각각 형성한다.
또, 컬러 필터층(7033)은 오버코트층(7034)으로 덮이고, 거기에 보호 절연막(7035)으로 덮는다. 또한, 도 19(A)에서는 오버코트층(7034)은 얇은 막 두께로 도시했지만, 오버코트층(7034)은 아크릴 수지 등의 수지 재료를 이용하고, 컬러 필터층(7033)에 기인하는 요철을 평탄화하는 기능을 가지고 있다.
또, 절연막(7032), 컬러 필터층(7033), 오버코트층(7034), 및 보호 절연막(7035)으로 형성되며, 또, 드레인 전극에 달하는 콘택트홀은, 격벽(7019)과 겹치는 위치에 배치한다.
다음으로, 양면 사출 구조의 발광 소자에 대하여, 도 19(B)를 이용하여 설명한다. 양면 사출 구조의 발광 소자는, 도 19(B)에 화살표로 나타내는 방향에 빛을 발한다.
도 19(B)에 있어서, 발광 소자구동용 트랜지스터(7021)는 실시형태 1에 나타내는 n채널형의 트랜지스터를 이용하는 형태를 나타내고 있지만, 특별히 한정되지 않는다.
도 19(B)에서는, 발광 소자 구동용 트랜지스터(7021)의 소스 전극 또는 드레인 전극과 전기적으로 접속된 투광성을 가지는 제 1 전극(7027) 위에, EL층(7024), 제 2 전극(7025)이 순서대로 적층되어 있다.
제 1 전극(7027), 및 제 2 전극(7025)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 도 19(A)의 제 1 전극(7017)에 이용할 수 있는 재료를 적용할 수 있다. 따라서, 상세한 설명은 제 1 전극(7017)의 설명을 원용한다.
또한, 제 1 전극(7027), 또는 제 2 전극(7025)의 어느 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
EL층(7024)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되어 있어도 좋다. EL층(7024)으로서도, 도 19(A)의 EL층(7014)에 이용할 수 있는 구성, 및 재료를 적용할 수 있다. 따라서, 상세한 설명은 EL층(7014)의 설명을 원용한다.
또, 발광 소자(7022)는 제 1 전극(7027)의 단부를 덮는 격벽(7029)을 구비한다. 격벽(7029)은, 도 19(A)의 격벽(7019)에 이용할 수 있는 구성, 및 재료를 적용할 수 있다. 따라서, 상세한 설명은 격벽(7019)의 설명을 원용한다.
또, 도 19(B)에 도시한 소자 구조의 경우, 발광 소자(7022)로부터 발생된 빛은 화살표로 도시하는 바와 같이 제 2 전극(7025)측과 제 1 전극(7027)측의 양쪽에 사출하고, 제 1 전극(7027)측에 발생되는 한쪽의 빛은 절연막(7042), 게이트 절연막(7041), 산화물 절연막(7040), 및 기판(7020)을 통과하여 사출시킨다.
또, 도 19(B)의 구조에 있어서는, 풀 컬러 표시를 하는 경우, 예를 들면 발광 소자(7022)로서 녹색 발광 소자로 하고, 이웃하는 한쪽의 발광 소자를 적색 발광 소자로 하고, 또 한쪽의 발광 소자를 청색 발광 소자로 한다. 또, 3종류의 발광 소자뿐만 아니라 백색 소자를 더한 4종류의 발광 소자로 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제작해도 좋다.
다음으로, 상면 사출 구조의 발광 소자에 대하여, 도 19(C)를 이용하여 설명한다. 상면 사출 구조의 발광 소자는 도 19(C)에 화살표로 나타내는 방향에 빛을 발한다.
도 19(C)에 있어서, 발광 소자 구동용 트랜지스터(7001)는 실시형태 1에 나타내는 n채널형의 트랜지스터를 이용하는 형태를 나타내고 있지만, 특별히 한정되지 않는다.
도 19(C)에서는, 발광 소자 구동용 트랜지스터(7001)의 소스 전극 또는 드레인 전극과 전기적으로 접속된 제 1 전극(7003) 위에, EL층(7004), 제 2 전극(7005)이 순서대로 적층되어 있다.
제 1 전극(7003)은 EL층(7004)이 발하는 빛을 효율 좋게 반사하는 재료가 바람직하다. 왜냐하면 빛의 취출 효율이 향상되기 때문이다. 또한, 제 1 전극(7003)을 적층 구조로 해도 좋다. 예를 들면, EL층(7004)에 접하는 측에 가시광을 투과하는 도전막을 이용하여, 다른 한쪽에 빛을 차광하는 막을 적층하여 이용할 수도 있다. 빛을 차광하는 막으로서는, EL층이 발하는 빛을 효율 좋게 반사하는 금속막 등이 바람직하지만, 예를 들면 검은 안료를 첨가한 수지 등을 이용할 수도 있다.
제 2 전극(7005)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 도 19(A)의 제 1 전극(7017)에 이용할 수 있는 재료를 적용할 수 있다. 따라서, 상세한 설명은 제 1 전극(7017)의 설명을 원용한다.
또한, 제 1 전극(7003), 또는 제 2 전극(7005)의 어느 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는, 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
EL층(7004)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되어 있어도 좋다. EL층(7004)으로서는 도 19(A)의 EL층(7014)에 이용할 수 있는 구성, 및 재료를 적용할 수 있다. 따라서, 상세한 설명은 EL층(7014)의 설명을 원용한다.
또, 발광 소자(7002)는 제 1 전극(7003)의 단부를 덮는 격벽(7009)을 구비한다. 격벽(7009)은 도 19(A)의 격벽(7019)에 이용할 수 있는 구성, 및 재료를 적용할 수 있다. 따라서, 상세한 설명은 격벽(7019)의 설명을 원용한다.
또, 도 19(C)에 있어서, 발광 소자 구동용 트랜지스터(7001)의 소스 전극 또는 드레인 전극은 게이트 절연막(7051), 보호 절연막(7052), 및 절연막(7055)에 형성된 콘택트홀을 통하여 제 1 전극(7003)과 전기적으로 접속한다. 평탄화 절연막(7053)은 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의 수지재료를 이용할 수 있다. 또 상기 수지 재료 외에, 저유전율 재료(loｗ-k 재료), 실록산계 수지 등을 이용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막(7053)을 형성해도 좋다. 평탄화 절연막(7053)의 형성법은, 특별히 한정되지 않고, 그 재료에 따라서, 스퍼터링법, SOG법, 스핀 코팅, 딥 코팅, 스프레이 도포법, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등) 등을 이용할 수 있다.
또, 도 19(C)의 구조에서는, 풀 컬러 표시를 하는 경우, 예를 들면 발광 소자(7002)로서 녹색 발광 소자로 하고, 이웃하는 한쪽의 발광 소자를 적색 발광 소자로 하고, 또 한쪽의 발광 소자를 청색 발광 소자로 한다. 또, 3종류의 발광 소자뿐만 아니라 백색 소자를 더한 4종류의 발광 소자로 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제작해도 좋다.
또, 도 19(C)의 구조에 있어서는, 배치하는 복수의 발광 소자를 모두 백색 발광 소자로 하고, 또 발광 소자(7002) 위쪽에 컬러 필터 등을 가지는 봉지 기판을 배치하는 구성으로 하여, 풀 컬러 표시가 가능한 발광 표시 장치를 제작해도 좋다. 백색 등의 단색 발광을 나타내는 재료를 형성하고, 컬러 필터나 색 변환층을 조합하는 것에 의해 풀 컬러 표시를 행할 수 있다.
물론 단색 발광의 표시를 행해도 좋다. 예를 들면, 백색 발광을 이용하여 조명 장치를 형성해도 좋고, 단색 발광을 이용하여 에리어 컬러 타입의 발광 장치를 형성해도 좋다.
또, 필요하다면, 원 편광판 등의 편광 필름 등의 광학 필름을 형성해도 좋다.
또한, 발광 소자의 구동을 제어하는 트랜지스터(발광 소자 구동용 트랜지스터)와 발광 소자가 전기적으로 접속되어 있는 예를 도시했지만, 발광 소자 구동용 트랜지스터와 발광 소자와의 사이에 전류 제어용 트랜지스터가 접속되어 있는 구성이어도 좋다.
또한 본 실시형태에서 나타내는 반도체 장치는 도 19에 도시한 구성에 한정되는 것이 아니며, 본 발명의 기술적 사상에 기초하여 각종 변형이 가능하다.
(실시형태 9)
본 명세서에 개시하는 반도체 장치는 다양한 전자 기기(유기기도 포함)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말기, 음향 재생 장치, 파칭코기 등의 대형 게임기 등이 있다. 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 형태에 대하여 설명한다.
도 20(A)은, 휴대형의 정보 단말기이며, 본체(3001), 케이스(3002), 표시부(3003a, 3003b)등에 의해서 구성되어 있다. 표시부(3003b)는 터치 입력 기능을 가지는 패널로 되어 있고, 표시부(3003b)에 표시되는 키보드 버튼(3004)을 접촉함으로써 화면 조작이나, 문자 입력을 행할 수 있다. 물론, 표시부(3003a)를 터치하여 입력하는 기능을 가지는 패널로서 구성해도 좋다. 실시형태 1 내지 실시형태 7에서 나타낸 트랜지스터를 스위칭 소자로서 이용하고, 실시형태 8에 나타내는 액정 패널이나 유기 발광 패널을 제작하여 표시부(3003a, 3003b)에 적용하는 것에 의해, 휴대형의 정보 단말기로 할 수 있다.
도 20(A)에 도시하는 휴대형의 정보 단말기는 다양한 정보(정지 화면, 동영상, 텍스트 화상 등)를 표시하는 기능, 캘린더, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해서 처리를 제어하는 기능 등을 가질 수 있다. 또, 케이스의 뒷면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다.
또, 도 20(A)에 도시하는 휴대형의 정보 단말기는 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드 하는 구성으로 하는 것도 가능하다.
또, 도 20(A)에 도시하는 휴대형의 정보 단말기는, 2개의 표시부(3003a, 3003b) 중, 한쪽을 떼어낼 수 있고, 떼어낸 경우의 도면을 도 20(B)에 도시하고 있다. 표시부(3003a)도 터치 입력 기능을 가지는 패널로 하고, 운반할 때, 더 경량화가 도모되어, 한쪽 손으로 케이스(3002)를 쥐고, 다른 한쪽 손으로 조작할 수 있어, 편리하다.
또한, 도 20(B)에 도시하는 케이스(3002)에 안테나나 마이크 기능이나 무선 기능을 가지게 하여, 휴대 전화로서 이용해도 좋다.
도 20(C)은, 휴대 전화의 일형태를 도시하고 있다. 도 20(C)에 도시하는 휴대 전화기(5005)는 케이스에 포함된 표시부(5001) 외에, 힌지(5002)에 부착된 표시 패널(5003), 조작 버튼(5004), 스피커, 마이크 등을 구비하고 있다.
도 20(C)에 도시하는 휴대 전화기(5005)는 표시 패널(5003)이 슬라이드 하여, 표시부(5001)와 겹쳐지도록 되어 있고, 투광성을 가지는 커버로서도 기능한다. 표시 패널(5003)은 실시형태 8의 도 19(B)에 도시한, 기판측 및 기판과는 반대측 면으로부터 발광을 취출하는 양면 사출 구조의 발광 소자를 이용한 표시 패널이다.
또, 양면 사출 구조의 발광 소자를 이용한 표시 패널(5003)이기 때문에, 표시부(5001)와 겹친 상태로도 표시를 행할 수 있고, 사용자는 둘다 표시하여, 어느쪽의 표시도 시인할 수 있다. 표시 패널(5003)은 투광성을 가지고, 표시 패널의 건너편이 비쳐 보이는 패널이다. 예를 들면, 지도의 표시를 표시부(5001)에서 행하고, 사용자의 소재지 포인트를 표시 패널(5003)로 표시하는 것에 의해 인식하기 쉬운 상태를 제공할 수 있다.
또, 휴대 전화기(5005)에 촬상 소자를 형성하고, 영상 전화로서 사용하는 경우, 복수의 상대방을 표시하면서, 복수의 상대방과 회화가 가능하기 때문에, 영상 회화 등도 행할 수 있다. 예를 들면, 표시 패널(5003)에 한사람 또는 복수의 상대방의 얼굴을 표시하고, 더 나아가 표시부(5001)에 또 한사람의 얼굴을 표시시킴으로써, 사용자는 2인 이상의 얼굴을 보면서 회화를 행할 수 있다.
또, 표시 패널(5003)에 표시된 터치 입력 버튼(5006)을 손가락 등으로 접촉함으로써, 정보를 입력할 수 있다. 또, 전화를 걸거나, 또는 메일을 작성하는 등의 조작은, 표시 패널(5003)을 슬라이드시켜서, 조작 버튼(5004)을 손가락 등으로 접촉하는 것에 의해 행할 수 있다.
도 20(D)은, 텔레비전 장치(9600)의 일형태를 도시하고 있다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 포함되어 있다. 표시부(9603)에 의해, 영상을 표시할 수 있다. 또, 여기에서는, CPU를 내장한 스탠드(9605)에 의해 케이스(9601)를 지지한 구성을 도시하고 있다. 실시형태 1 내지 실시형태 7에서 나타낸 트랜지스터를 표시부(9603)에 적용함으로써, 텔레비전 장치(9600)로 할 수 있다.
텔레비전 장치(9600)의 조작은, 케이스(9601)가 구비하는 조작 스위치나, 별도의 리모콘 조작기에 의해 행할 수 있다. 또, 리모콘 조작기에, 이 리모콘 조작기에서 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속하는 것에 의해, 일방향(송신자로부터 수신자)또는 쌍방향(송신자와 수신자간, 또는 수신자간 끼리 등)의 정보 통신을 행할 수 있다.
또, 텔레비전 장치(9600)는 외부 접속 단자(9604)나, 기억 매체 재생 녹화부(9602), 외부 메모리 슬롯을 구비하고 있다. 외부 접속 단자(9604)는 USB 케이블 등의 각종 케이블과 접속할 수 있고, 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 기억 매체 재생 녹화부(9602)에서는, 디스크 형상의 기록 매체를 삽입하고, 기록 매체에 기억되어 있는 데이터를 판독, 기록 매체로의 기입이 가능하다. 또, 외부 메모리 슬롯에 끼워진 외부 메모리(9606)에 데이터 보존되어 있는 화상이나 영상 등을 표시부(9603)에 비출 수도 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 11월 30일 일본 특허청에 출원된, 일련 번호가 2010-267901인 일본 특허 출원과, 2010년 11월 30일 일본 특허청에 출원된, 일련 번호가 2010-267896인 일본 특허 출원에 기초한다.
101 : 기판
102 : 산화물 절연막
103a : 산화물 반도체막
103b : 산화물 반도체막
103c : 산화물 반도체막
104a : 산화물 반도체막
104b : 산화물 반도체막
104c : 산화물 반도체막
105 : 산화물 반도체 적층체
105a : 산화물 반도체막
105b : 산화물 반도체막
105c : 산화물 반도체막
106 : 전극
107 : 게이트 절연막
108 : 게이트 전극
109 : 절연막
113a : 산화물 반도체막
113b : 산화물 반도체막
113c : 산화물 반도체막
114a : 산화물 반도체막
114b : 산화물 반도체막
114c : 산화물 반도체막
115 : 산화물 반도체 적층체
115a : 산화물 반도체막
115b : 산화물 반도체막
115c : 산화물 반도체막
116 : 전극
117 : 게이트 절연막
118 : 게이트 전극
119 : 절연막
120 : 배선
123b : 산화물 반도체막
123c : 산화물 반도체막
124b : 산화물 반도체막
124c : 산화물 반도체막
125 : 산화물 반도체 적층체
125b : 산화물 반도체막
125c : 산화물 반도체막
126 : 전극
127 : 게이트 절연막
128 : 게이트 전극
129 : 절연막
133b : 산화물 반도체막
133c : 산화물 반도체막
134b : 산화물 반도체막
134c : 산화물 반도체막
135 : 산화물 반도체 적층체
135b : 산화물 반도체막
135c : 산화물 반도체막
136 : 전극
137 : 게이트 절연막
138 : 게이트 전극
139 : 절연막
147a : 게이트 절연막
147b : 게이트 절연막
148a : 게이트 전극
148b : 게이트 전극
602 : 게이트 배선
603 : 게이트 배선
616 : 소스 전극 또는 드레인 전극
628 : 트랜지스터
629 : 트랜지스터
651 : 액정 소자
652 : 액정 소자
690 : 용량 배선
2000 : 결정 구조
2001 : 결정 구조
3001 : 본체
3002 : 케이스
3003a : 표시부
3003b : 표시부
3004 : 키보드 버튼
5001 : 표시부
5002 : 힌지
5003 : 표시 패널
5004 : 조작 버튼
5005 : 휴대 전화기
5006 : 터치 입력 버튼
5300 : 기판
5301 : 화소부
5302 : 주사선 구동 회로
5303 : 주사선 구동 회로
5304 : 신호선 구동 회로
6400 : 화소
6401 : 스위칭용 트랜지스터
6402 : 구동용 트랜지스터
6403 : 용량 소자
6404 : 발광 소자
6405 : 신호선
6406 : 주사선
6407 : 전원선
6408 : 공통 전극
7001 : 발광 소자 구동용 트랜지스터
7002 : 발광 소자
7003 : 전극
7004 : EL층
7005 : 전극
7009 : 격벽
7010 : 기판
7011 : 발광 소자 구동용 트랜지스터
7012 : 발광 소자
7014 : EL층
7015 : 전극
7016 : 막
7017 : 전극
7019 : 격벽
7020 : 기판
7021 : 발광 소자 구동용 트랜지스터
7022 : 발광 소자
7024 : EL층
7025 : 전극
7027 : 전극
7029 : 격벽
7030 : 산화물 절연막
7031 : 게이트 절연막
7032 : 절연막
7033 : 컬러 필터층
7034 : 오버코트층
7035 : 보호 절연막
7040 : 산화물 절연막
7041 : 게이트 절연막
7042 : 절연막
7051 : 게이트 절연막
7052 : 보호 절연막
7053 : 평탄화 절연막
7055 : 절연막
9600 : 텔레비전 장치
9601 : 케이스
9602 : 기억 매체 재생 녹화부
9603 : 표시부
9604 : 외부 접속 단자
9605 : 스탠드
9606 : 외부 메모리

Claims (34)

  1. 반도체 장치로서,
    제 1 절연막;
    상기 제 1 절연막과 중첩되는 제 2 절연막;
    상기 제 1 절연막과 상기 제 2 절연막 사이에 개재된 반도체막들의 적층체로서,
    제 1 산화물 반도체막과,
    상기 제 1 산화물 반도체막과 접촉하고, 상기 제 1 산화물 반도체막과 상기 제 2 절연막 사이에 개재된 제 2 산화물 반도체막을 포함하는 상기 반도체막들의 적층체; 및
    산화물 반도체막들의 상기 적층체와 중첩되고, 상기 제 2 절연막이 사이에 개재된, 도전성 막을 포함하고,
    상기 제 2 산화물 반도체막의 질소의 농도는 상기 제 1 산화물 반도체막의 질소의 농도보다 높은, 반도체 장치.
  2. 반도체 장치로서,
    제 1 절연막;
    상기 제 1 절연막과 중첩되는 제 2 절연막;
    상기 제 1 절연막과 상기 제 2 절연막 사이에 개재된 반도체막들의 적층체로서,
    제 1 결정 구조를 가지는 제 1 산화물 반도체막과,
    상기 제 1 산화물 반도체막과 접촉하고, 상기 제 1 산화물 반도체막과 상기 제 2 절연막 사이에 개재되며, 제 2 결정 구조를 가지는 제 2 산화물 반도체막을 포함하는 상기 반도체막들의 적층체; 및
    산화물 반도체막들의 상기 적층체와 중첩되고, 상기 제 2 절연막이 사이에 개재된, 도전성 막을 포함하고,
    상기 제 1 결정 구조는 비우르츠광 구조 또는 비우르츠광 구조의 변형된 구조이고,
    상기 제 2 결정 구조는 우르츠광 구조인, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 1 결정 구조는 YbFe2O4형 구조, Yb2Fe3O7형 구조, YbFe2O4형 구조의 변형된 구조, 및 Yb2Fe3O7형 구조의 변형된 구조 중 하나인, 반도체 장치.
  4. 제 2 항에 있어서,
    상기 제 2 산화물 반도체막의 질소의 농도는 상기 제 1 산화물 반도체막의 질소의 농도보다 높은, 반도체 장치.
  5. 제 1 항에 있어서,
    반도체막들의 상기 적층체는, 상기 제 2 산화물 반도체막과 상기 제 2 절연막 사이에 개재된 제 3 산화물 반도체막을 더 포함하고,
    상기 제 2 산화물 반도체막의 상기 질소의 농도는 상기 제 3 산화물 반도체막의 질소의 농도보다 높은, 반도체 장치.
  6. 제 2 항에 있어서,
    반도체막들의 상기 적층체는, 상기 제 2 산화물 반도체막과 상기 제 2 절연막 사이에 개재된 제 3 결정 구조를 가지는 제 3 산화물 반도체막을 더 포함하고,
    상기 제 3 결정 구조는 비우르츠광형 구조 또는 비우르츠광형 구조의 변형된 구조인, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 결정 구조는 YbFe2O4형 구조, Yb2Fe3O7형 구조, YbFe2O4형 구조의 변형된 구조, 및 Yb2Fe3O7형 구조의 변형된 구조 중 하나인, 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 1 산화물 반도체막은 삼방정 또는 육방정 구조막을 가지는, 반도체 장치.
  9. 제 2 항에 있어서,
    상기 제 1 산화물 반도체막은 삼방정 또는 육방정 구조막을 가지는, 반도체 장치.
  10. 제 1 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 비단결정이고, 비정질 영역과, c축 배향을 가지는 결정 영역을 포함하는, 반도체 장치.
  11. 제 2 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 비단결정이고, 비정질 영역과, c축 배향을 가지는 결정 영역을 포함하는, 반도체 장치.
  12. 제 1 항에 있어서,
    상기 제 1 산화물 반도체막은, 아연, 인듐, 또는 갈륨을 포함하는, 반도체 장치.
  13. 제 2 항에 있어서,
    상기 제 1 산화물 반도체막은, 아연, 인듐, 또는 갈륨을 포함하는, 반도체 장치.
  14. 제 1 항에 있어서,
    상기 제 2 산화물 반도체막은 산화 아연, 산질화물 반도체인, 반도체 장치.
  15. 제 2 항에 있어서,
    상기 제 2 산화물 반도체막은 산화 아연, 산질화물 반도체인, 반도체 장치.
  16. 제 1 항에 따른 반도체 장치를 포함하는 전자 기기.
  17. 제 2 항에 따른 반도체 장치를 포함하는 전자 기기.
  18. 반도체 장치의 제작 방법으로서,
    전기 절연성 상부 표면을 가지는 기판을 제공하는 단계;
    제 1 분위기에서 상기 기판 위에 제 1 산화물 반도체막을 형성하는 단계;
    상기 제 1 분위기보다 높은 질소 농도를 가지는 제 2 분위기에서 상기 제 1 산화물 반도체막 상에서 상기 제 1 산화물 반도체막과 접촉하는 제 2 산화물 반도체막을 형성하는 단계;
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막에 가열 처리를 행하여, 상기 제 1 산화물 반도체막이 제 1 결정 구조로 결정체를 이루고, 상기 제 2 산화물 반도체막이 상기 제 1 결정 구조와는 상이한 제 2 결정 구조로 결정체를 이루는 단계를 포함하고,
    상기 제 2 산화물 반도체막의 질소 농도는 상기 제 1 산화물 반도체막의 질소 농도보다 높은, 반도체 장치의 제작 방법.
  19. 반도체 장치의 제작 방법으로서,
    전기 절연성 상부 표면을 가지는 기판을 제공하는 단계;
    제 1 분위기에서 상기 기판 위에 제 1 산화물 반도체막을 형성하는 단계;
    상기 제 1 분위기보다 높은 질소 농도를 가지는 제 2 분위기에서 상기 제 1 산화물 반도체막 상에서 상기 제 1 산화물 반도체막과 접촉하는 제 2 산화물 반도체막을 형성하는 단계;
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막에 가열 처리를 행하여, 상기 제 1 산화물 반도체막이 제 1 결정 구조로 결정체를 이루고, 상기 제 2 산화물 반도체막이 제 2 결정 구조로 결정체를 이루는 단계를 포함하고,
    상기 제 1 결정 구조는 비우르츠광형 구조 또는 비우르츠광형 구조의 변형된 구조이고,
    상기 제 2 결정 구조는 우르츠광형 구조인, 반도체 장치의 제작 방법.
  20. 제 19 항에 있어서,
    상기 제 1 결정 구조는 YbFe2O4형 구조, Yb2Fe3O7형 구조, YbFe2O4형 구조의 변형된 구조, 및 Yb2Fe3O7형 구조의 변형된 구조 중 하나인, 반도체 장치의 제작 방법.
  21. 제 19 항에 있어서,
    상기 제 2 산화물 반도체막의 질소의 농도는 상기 제 1 산화물 반도체막의 질소의 농도보다 높은, 반도체 장치의 제작 방법.
  22. 제 18 항에 있어서,
    상기 제 2 산화물 반도체막 상에서 상기 제 2 산화물 반도체막과 접촉하는 제 3 산화물 반도체막을 형성하는 단계와,
    상기 제 3 산화물 반도체막에 추가적인 가열 처리를 행하여, 상기 제 3 산화물 반도체막이 제 3 결정 구조로 결정체를 이루는 단계를 더 포함하고,
    상기 제 2 산화물 반도체막의 질소 농도는 상기 제 3 산화물 반도체막의 질소 농도보다 높은, 반도체 장치의 제작 방법.
  23. 제 19 항에 있어서,
    상기 제 2 산화물 반도체막 상에서 상기 제 2 산화물 반도체막과 접촉하는 제 3 산화물 반도체막을 형성하는 단계와,
    상기 제 3 산화물 반도체막에 추가적인 가열 처리를 행하여, 상기 제 3 산화물 반도체막이 제 3 결정 구조로 결정체를 이루는 단계를 더 포함하고,
    상기 제 3 결정 구조는 비우르츠광형 구조 또는 비우르츠광형 구조의 변형된 구조인, 반도체 장치의 제작 방법.
  24. 제 23 항에 있어서,
    상기 제 3 결정 구조는 YbFe2O4형 구조, Yb2Fe3O7형 구조, YbFe2O4형 구조의 변형된 구조, 및 Yb2Fe3O7형 구조의 변형된 구조 중 하나인, 반도체 장치의 제작 방법.
  25. 제 18 항에 있어서,
    제 1 산화물 반도체막은 삼방정 또는 육방정 구조막을 가지는, 반도체 장치의 제작 방법.
  26. 제 19 항에 있어서,
    제 1 산화물 반도체막은 삼방정 또는 육방정 구조막을 가지는, 반도체 장치의 제작 방법.
  27. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 비단결정이고, 비정질 영역과, c축 배향을 가지는 결정 영역을 포함하는, 반도체 장치의 제작 방법.
  28. 제 19 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 비단결정이고, 비정질 영역과, c축 배향을 가지는 결정 영역을 포함하는, 반도체 장치의 제작 방법.
  29. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막은 아연, 인듐, 또는 갈륨을 포함하는, 반도체 장치의 제작 방법.
  30. 제 19 항에 있어서,
    상기 제 1 산화물 반도체막은 아연, 인듐, 또는 갈륨을 포함하는, 반도체 장치의 제작 방법.
  31. 제 18 항에 있어서,
    상기 제 2 산화물 반도체막은 산화 아연, 산질화물 반도체인, 반도체 장치의 제작 방법.
  32. 제 19 항에 있어서,
    상기 제 2 산화물 반도체막은 산화 아연, 산질화물 반도체인, 반도체 장치의 제작 방법.
  33. 제 18 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 스퍼터링법에 의해 연속적으로 형성되고,
    상기 제 1 산화물 반도체막이 형성된 후, 상기 제 2 산화물 반도체막을 형성하기 위해 형성 챔버(formation chamber)에 질소가 도입되는, 반도체 장치의 제작 방법.
  34. 제 19 항에 있어서,
    상기 제 1 산화물 반도체막과 상기 제 2 산화물 반도체막은 스퍼터링법에 의해 연속적으로 형성되고,
    상기 제 1 산화물 반도체막이 형성된 후, 상기 제 2 산화물 반도체막을 형성하기 위해 형성 챔버에 질소가 도입되는, 반도체 장치의 제작 방법.
KR1020137016415A 2010-11-30 2011-11-22 반도체 장치 및 반도체 장치의 제작 방법 KR102058962B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010267901 2010-11-30
JP2010267896 2010-11-30
JPJP-P-2010-267896 2010-11-30
JPJP-P-2010-267901 2010-11-30
PCT/JP2011/077451 WO2012073918A1 (en) 2010-11-30 2011-11-22 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20130140802A true KR20130140802A (ko) 2013-12-24
KR102058962B1 KR102058962B1 (ko) 2019-12-24

Family

ID=46126011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016415A KR102058962B1 (ko) 2010-11-30 2011-11-22 반도체 장치 및 반도체 장치의 제작 방법

Country Status (7)

Country Link
US (3) US8728883B2 (ko)
JP (8) JP5839557B2 (ko)
KR (1) KR102058962B1 (ko)
CN (1) CN103229304B (ko)
DE (1) DE112011103975T5 (ko)
TW (2) TWI525818B (ko)
WO (1) WO2012073918A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008567A (ko) * 2016-05-20 2019-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR20230004930A (ko) * 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102380379B1 (ko) 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101451403B1 (ko) 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
DE112013005029T5 (de) 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
KR102526635B1 (ko) 2012-11-30 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102376226B1 (ko) * 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9893194B2 (en) * 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9397153B2 (en) * 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6358434B2 (ja) * 2014-09-25 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
DE112017004584T5 (de) 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108468037B (zh) * 2018-02-26 2019-03-29 武汉大学 飞秒激光预解离装置及化学气相沉积设备
CN109950322B (zh) * 2019-03-25 2022-05-13 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
KR20220020829A (ko) * 2019-06-12 2022-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물, 및 금속 산화물을 가지는 트랜지스터
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
KR20220143040A (ko) * 2020-02-20 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물, 금속 산화물의 형성 방법, 반도체 장치
TWI738430B (zh) * 2020-07-22 2021-09-01 友達光電股份有限公司 有機發光二極體顯示面板
CN112701045B (zh) * 2020-12-29 2023-07-18 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006770A (ko) * 2004-03-12 2007-01-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 2원 산화물의 혼합물을 포함하는 채널을 구비한 반도체디바이스
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008300518A (ja) * 2007-05-30 2008-12-11 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20090096155A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 트랜지스터
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR20100110278A (ko) * 2009-04-02 2010-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0275697A (ja) 1988-09-13 1990-03-15 Katalistiks Internatl Inc 炭化水素分解方法及び同方法において用いる触媒
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
GB2308919A (en) * 1995-12-30 1997-07-09 Samsung Display Devices Co Ltd ZnO thin film electrode structure and manufacturing method therefor
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1918672B (zh) 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4988179B2 (ja) 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101259727B1 (ko) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010267896A (ja) 2009-05-18 2010-11-25 Toyota Motor Corp Ｉｇｂｔ
JP5439944B2 (ja) 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
JPWO2011039853A1 (ja) 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20230107711A (ko) 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006770A (ko) * 2004-03-12 2007-01-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 2원 산화물의 혼합물을 포함하는 채널을 구비한 반도체디바이스
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
JP2008300518A (ja) * 2007-05-30 2008-12-11 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
KR20090096155A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 트랜지스터
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR20100110278A (ko) * 2009-04-02 2010-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008567A (ko) * 2016-05-20 2019-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
KR20220058647A (ko) * 2016-05-20 2022-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
TWI525818B (zh) 2016-03-11
US9634082B2 (en) 2017-04-25
JP2017130702A (ja) 2017-07-27
JP6860705B2 (ja) 2021-04-21
CN103229304A (zh) 2013-07-31
TWI562379B (en) 2016-12-11
KR102058962B1 (ko) 2019-12-24
WO2012073918A1 (en) 2012-06-07
US8728883B2 (en) 2014-05-20
US9281358B2 (en) 2016-03-08
JP2012134467A (ja) 2012-07-12
JP2016066803A (ja) 2016-04-28
US20120132903A1 (en) 2012-05-31
TW201613107A (en) 2016-04-01
TW201236155A (en) 2012-09-01
JP6648193B2 (ja) 2020-02-14
US20160181434A1 (en) 2016-06-23
JP6031580B2 (ja) 2016-11-24
JP2018133596A (ja) 2018-08-23
JP6142012B2 (ja) 2017-06-07
CN103229304B (zh) 2016-08-10
JP2016105494A (ja) 2016-06-09
US20140239298A1 (en) 2014-08-28
JP2021097251A (ja) 2021-06-24
JP5839557B2 (ja) 2016-01-06
JP2023052247A (ja) 2023-04-11
JP6348204B2 (ja) 2018-06-27
JP2020057820A (ja) 2020-04-09
DE112011103975T5 (de) 2013-09-26

Similar Documents

Publication Publication Date Title
KR102058962B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR101922854B1 (ko) 반도체막, 반도체 소자, 및 반도체 장치 및 그 제작 방법
TWI661542B (zh) 顯示裝置
KR20200047498A (ko) 반도체 장치의 제작 방법
JP5917105B2 (ja) 半導体装置
KR102035000B1 (ko) 반도체 장치 및 그 제작 방법
JP6199581B2 (ja) 金属酸化物膜、及び半導体装置
JP6392955B2 (ja) 金属酸化物膜
JP6733015B2 (ja) 金属酸化物膜及び半導体装置
JP2024010113A (ja) 金属酸化物膜
JP2018197399A (ja) 金属酸化物膜及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant