実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。
なお、本明細書等において、XとYとが接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とを含むものとする。ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Aから出力された信号がBへ伝達される場合は、XとYとは機能的に接続されているものとする。
なお、XとYとが電気的に接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板(例えば単結晶基板又はシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。
図1(A)、(B)は、本発明の一態様のトランジスタの断面図および上面図である。図1(A)は、図1(B)に示す一点鎖線A1−A2の断面に相当する。なお、図1(B)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図1(A)、(B)に示すトランジスタ100は、基板110上に形成された下地絶縁膜120と、該下地絶縁膜上に形成された酸化物半導体層130と、該酸化物半導体層上に形成された第1のソース電極層141、第1のドレイン電極層151と、該第1のソース電極および該第1のドレイン電極のそれぞれの上に形成された第2のソース電極層142、第2のドレイン電極層152と、該第2のソース電極、該第2のドレイン電極、および酸化物半導体層130上に形成されたゲート絶縁膜160と、該ゲート絶縁膜上に形成されたゲート電極層170と、該ゲート絶縁膜および該ゲート電極上に形成された酸化物絶縁層180を有する。なお、酸化物絶縁層180は必要に応じて設ければよく、さらにその上部に他の絶縁層を形成してもよい。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
基板110は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ100のゲート電極層170、第1のソース電極層141、第1のドレイン電極層151、第2のソース電極層142および第2のドレイン電極層152の少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
下地絶縁膜120は、基板110からの不純物の拡散を防止する役割を有するほか、酸化物半導体層130に酸素を供給する役割を担うことができるため、酸素を含む絶縁膜であることが好ましく、過剰な酸素を含む絶縁膜がより好ましい。また、上述のように基板110が他のデバイスが形成された基板である場合、下地絶縁膜120は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにCMP(Chemical Mechanical Polishing)法等で平坦化処理を行うことが好ましい。
酸化物半導体層130は、基板110側から第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133が積層された構造を有している。ここで、第2の酸化物半導体層132には、第1の酸化物半導体層131および第3の酸化物半導体層133よりも電子親和力(真空準位から伝導帯下端までのエネルギー)が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差(イオン化ポテンシャル)から、伝導帯下端と価電子帯上端とのエネルギー差(バンドギャップ)を差し引いた値として求めることができる。
なお、本実施の形態では、酸化物半導体層130が三層の積層である場合について説明するが、酸化物半導体層130が一層、二層または四層以上であってもよい。一層の場合は、第2の酸化物半導体層132に相当する層を用いればよい。二層の場合は、基板110側に第2の酸化物半導体層132に相当する層を用い、ゲート絶縁膜160側に第1の酸化物半導体層131または第3の酸化物半導体層133に相当する層を用いればよい。四層以上である場合は、本実施の形態の説明と同じように第2の酸化物半導体層132が第1の酸化物半導体層131または第3の酸化物半導体層133に相当する層で挟まれる構造とすればよい。
第1の酸化物半導体層131および第3の酸化物半導体層133は、第2の酸化物半導体層132を構成する金属元素を一種以上含み、伝導帯下端のエネルギーが第2の酸化物半導体層132よりも、0.05eV、0.07eV、0.1eV、0.15eVのいずれか以上であって、2eV、1eV、0.5eV、0.4eVのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、ゲート電極層170に電界を印加すると、酸化物半導体層130のうち、伝導帯下端のエネルギーが最も小さい第2の酸化物半導体層132にチャネルが形成される。すなわち、第2の酸化物半導体層132とゲート絶縁膜160との間に第3の酸化物半導体層133が形成されていることよって、トランジスタのチャネルをゲート絶縁膜と接しない構造とすることができる。
また、第2の酸化物半導体層132を構成する金属元素を一種以上含んで第1の酸化物半導体層131が構成されるため、第2の酸化物半導体層132と第1の酸化物半導体層131の界面に界面準位を形成しにくくなる。該界面準位はチャネルを形成することがあるため、しきい値電圧の異なる第2のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。したがって、第1の酸化物半導体層131を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、第2の酸化物半導体層132を構成する金属元素を一種以上含んで第3の酸化物半導体層133が構成されるため、第2の酸化物半導体層132と第3の酸化物半導体層133との界面ではキャリアの散乱が起こりにくくなる。したがって、第3の酸化物半導体層133を設けることにより、トランジスタの電界効果移動度を高くすることができる。
第1の酸化物半導体層131および第3の酸化物半導体層133には、例えば、Al、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHfを第2の酸化物半導体層132よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、第1の酸化物半導体層131および第3の酸化物半導体層133は、第2の酸化物半導体層132よりも酸素欠損が生じにくいということができる。
なお、第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133が、少なくともインジウム、亜鉛およびM(Al、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)を含むIn−M−Zn酸化物であるとき、第1の酸化物半導体層131をIn:M:Zn=x1:y1:z1[原子数比]、第2の酸化物半導体層132をIn:M:Zn=x2:y2:z2[原子数比]、第3の酸化物半導体層133をIn:M:Zn=x3:y3:z3[原子数比]とすると、y1/x1およびy3/x3がy2/x2よりも大きくなることが好ましい。y1/x1およびy3/x3はy2/x2よりも1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上とする。このとき、第2の酸化物半導体層132において、y2がx2以上であるとトランジスタの電気特性を安定させることができる。ただし、y2がx2の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、y2はx2の3倍未満であることが好ましい。
また、第1の酸化物半導体層131および第3の酸化物半導体層133のInおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%以上、さらに好ましくはInが25atomic%未満、Mが75atomic%以上とする。また、第2の酸化物半導体層132のInおよびMの和を100atomic%としたとき、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
第1の酸化物半導体層131および第3の酸化物半導体層の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、第2の酸化物半導体層132の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
第1の酸化物半導体層131、第2の酸化物半導体層132、および第3の酸化物半導体層133には、例えば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用いることができる。特に、第2の酸化物半導体層132にインジウムを含ませると、キャリア移動度が高くなるため好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、1×1017/cm3未満であること、好ましくは1×1015/cm3未満であること、さらに好ましくは1×1013/cm3未満であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位を形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、第1の酸化物半導体層131、第2の酸化物半導体層132および第3の酸化物半導体層133の層中や、それぞれの界面において不純物濃度を低減させることが有効である。
酸化物半導体層を真性または実質的に真性とするためには、SIMS(Secondary Ion Mass Spectrometry)分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以下とする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とすればよい。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とすればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さく、例えば、ソースとドレインとの間の電圧を0.1V、5V、または、10V程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流は、数yA/μm〜数zA/μmにまで低減することが可能となる。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域はゲート絶縁膜と接しないことが好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましい。
したがって、酸化物半導体層130を第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133の積層構造とすることで、トランジスタのチャネルが形成される第2の酸化物半導体層132をゲート絶縁膜から離すことができ、高い電界効果移動度を有し、安定した電気特性のトランジスタを形成することができる。
次に、酸化物半導体層130のバンド構造を説明する。バンド構造の解析は、第1の酸化物半導体層131および第3の酸化物半導体層133に相当する層としてエネルギーギャップが3.15eVであるIn−Ga−Zn酸化物、第2の酸化物半導体層132に相当する層としてエネルギーギャップが2.8eVであるIn−Ga−Zn酸化物を用い、酸化物半導体層130に相当する積層を作製して行っている。なお、便宜的に当該積層を酸化物半導体層130、当該積層を構成するそれぞれの層を第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133と称して説明する。
第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133の膜厚はそれぞれ10nmとし、エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定した。また、第1の酸化物半導体層131と第2の酸化物半導体層132との界面近傍のエネルギーギャップは3eV、第3の酸化物半導体層133と第2の酸化物半導体層132との界面近傍のエネルギーギャップは3eVとした。
図2(A)は、酸化物半導体層130を第3の酸化物半導体層133からエッチングしつつ、各層の真空準位と価電子帯上端のエネルギー差を測定し、その値をプロットした図である。真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定した。
図2(B)は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップとの差分として算出される真空準位と伝導帯下端のエネルギー差(電子親和力)をプロットした図である。
そして、図2(B)を模式的に示したバンド構造の一部が、図3(A)である。図3(A)では、第1の酸化物半導体層131および第3の酸化物半導体層133と接して、酸化シリコン膜を設けた場合について説明する。ここで、Evは真空準位のエネルギー、EcI1およびEcI2は酸化シリコン膜の伝導帯下端のエネルギー、EcS1は第1の酸化物半導体層131の伝導帯下端のエネルギー、EcS2は第2の酸化物半導体層132の伝導帯下端のエネルギー、EcS3は第3の酸化物半導体層133の伝導帯下端のエネルギーを示す。また、トランジスタを構成する場合、ゲート電極はEcI2を有する酸化シリコン膜に接するものとする。
図3(A)に示すように、第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133において、伝導帯下端のエネルギーが連続的に変化する。これは、第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133の組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。
主成分を共通として積層された酸化物半導体層130は、各層を単に積層するのではなく連続接合(ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するU字型の井戸(U Shape Well)構造)が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタ装置)を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタ装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(1×10−4Pa〜5×10−7Pa程度まで)できること、かつ、成膜される基板を100℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好ましい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
なお、図3(A)では、EcI1とEcI3が同様である場合について示したが、それぞれが異なっていてもよい。例えば、EcS3よりもEcS1が高いエネルギーを有する場合、バンド構造の一部は、図3(B)のように示される。
例えば、EcI1=EcI3である場合は、第1の酸化物半導体層131および第3の酸化物半導体層133にIn:Ga:Zn=1:3:2(原子数比)、第2の酸化物半導体層132にIn:Ga:Zn=1:1:1(原子数比)のIn−Ga−Zn酸化物などを用いることができる。また、EcI1>EcI3である場合は、第1の酸化物半導体層131にIn:Ga:Zn=1:6:4または1:9:6(原子数比)、第2の酸化物半導体層132にIn:Ga:Zn=1:1:1または3:1:2(原子数比)、第3の酸化物半導体層133にIn:Ga:Zn=1:3:2(原子数比)のIn−Ga−Zn酸化物などを用いることができる。
図2(A)、(B)および図3(A),(B)より、酸化物半導体層130における第2の酸化物半導体層132がウェル(井戸)となり、酸化物半導体層130を用いたトランジスタにおいて、チャネルが第2の酸化物半導体層132に形成されることがわかる。なお、酸化物半導体層130は伝導帯下端のエネルギーが連続的に変化しているため、U字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
なお、図4に示すように、第1の酸化物半導体層131および第3の酸化物半導体層133と、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第1の酸化物半導体層131および第3の酸化物半導体層133があることにより、第2の酸化物半導体層132と当該トラップ準位とを遠ざけることができる。ただし、EcS1またはEcS3と、EcS2とのエネルギー差が小さい場合、第2の酸化物半導体層132の電子が第1の酸化物半導体層131または第3の酸化物半導体層133を超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、EcS1およびEcS3と、EcS1とのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすることで、トランジスタのしきい値電圧の変動が低減され、安定した電気特性を得ることができる。
なお、第1の酸化物半導体層131、第2の酸化物半導体層132および第3の酸化物半導体層133のいずれか一つ以上の層には、結晶が含まれることが好ましい。例えば、第1の酸化物半導体層131を非晶質とし、第2の酸化物半導体層132および第3の酸化物半導体層133を結晶が含まれる層とする。チャネルが形成される第2の酸化物半導体層132が結晶を含むことにより、トランジスタに安定した電気特性を付与することができる。
特に、第2の酸化物半導体層132および第3の酸化物半導体層133に含まれる結晶は、表面と略垂直な方向にc軸が配向した結晶であることが好ましい。
また、図1の構造のトランジスタにおいて、第3の酸化物半導体層133はソース電極およびドレイン電極に接しており、電流を効率良く取り出すにはエネルギーギャップが絶縁体のように大きくないこと、および膜厚が薄いことが好ましい。また、酸化物半導体層130にIn−Ga−Zn酸化物を用いる場合は、Inのゲート絶縁膜への拡散を防ぐために、第3の酸化物半導体層133は第2の酸化物半導体層132よりもInを少なくする組成とすることが好ましい。
また、図25(A)のトランジスタの拡大図に示すように、酸化物半導体層130の端部に曲面を有する領域134を設けても良い。酸化物半導体層130をIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)で形成する場合、第2の酸化物半導体層132を構成するM(MS2)と領域134を構成するM(MS4)の量的関係は、MS4>MS2であることが好ましい。より好ましくは、MS4は第1の酸化物半導体層131を構成するM(MS1)と同等とする。
酸化物半導体層130の端部における領域134は、ドライエッチング法にて第1の酸化物半導体層131の成分を再付着させる、所謂ラビットイヤーを利用して形成することができる。さらに酸化処理によりラビットイヤー形成時に付着するエッチングガス成分を除去し、M成分を酸化することで領域134の絶縁性を高めることができる。
図26(A)はトランジスタの上面図および酸化物半導体層130の断面図である。ゲート電極層170が重畳する酸化物半導体層130の端部190は、外的要因による不純物の混入や酸素欠損の発生などによりn型化しやすく、寄生チャネルとなることがある。特にエネルギーギャップの小さい第2の酸化物半導体層132ではn型化が顕著に起こりやすいため、第2の酸化物半導体層132を覆う領域134には寄生チャネルの発生を抑制する作用があるといえる。
第1の酸化物半導体層131と領域134の主成分が同一であるとき、第2の酸化物半導体層132の伝導帯下端のエネルギー(EcS2)と領域134の伝導帯下端のエネルギー(EcS4)の差分(ΔE)が大きいほど寄生チャネルの発生を抑える効果が高い。また、領域134の厚みは、第1の酸化物半導体層131または第3の酸化物半導体層133よりも厚いことが好ましく、厚いほど第2の酸化物半導体層132端部のn型化による寄生チャネルの発生を抑えることができる。
また、領域134は、第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133と組成が近似することにより、酸化物半導体層のバンド構造の一部を示す図26(B)のように伝導帯下端のエネルギーが連続的に変化する。すなわち、第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133、および領域134は連続接合であるということができる。なお、図26(B)に示すD1−D2は、図26(A)の酸化物半導体層130の断面図に示すD1−D2方向に相当し、図26(B)に示すE1−E2は図26(A)に示すE1−E2方向に相当する。
第1のソース電極層141および第1のドレイン電極層151には、酸素と結合し易い導電材料を用いることができる。例えば、Al、Cr、Cu、Ta、Ti、Mo、Wなどを用いることができる。後のプロセス温度が比較的高くできることなどから、融点の高いWを用いることが特に好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散し易い材料も含まれる。
酸素と結合し易い導電材料と酸化物半導体層を接触させると、酸化物半導体層中の酸素が、酸素と結合し易い導電材料側に拡散する現象が起こる。例えば、図5(A)、(B)はスパッタ法でIGZO膜およびタングステン膜の積層サンプルを形成し、酸素同位体(18O)の深さ方向のプロファイルを熱処理前後でSIMS分析した結果である。なお、IGZO膜はIn:Ga:Zn=1:1:1または1:3:2(原子数比)をスパッタターゲットとし、Ar:O2(18O)=2:1(流量比)をスパッタガスとして用いてDCスパッタ法で形成している。また、タングステン膜は、金属Wをスパッタターゲットとし、Ar100%をスパッタガスとしてDCスパッタ法で形成した。なお、熱処理は、300℃、350℃、400℃、450℃の各1時間で行い、熱処理無しサンプルを含めて計5サンプルで比較を行った。図5に示すように、熱処理温度が高くなると酸化物半導体層中の酸素がタングステン膜側に拡散していることがわかる。
トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極およびドレイン電極と接触した近傍の領域に酸素欠損が発生し、当該領域はn型化する。したがって、n型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
しかしながら、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってn型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態(導通状態)が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合し易い導電材料を用いることは好ましくない。
したがって、本発明の一態様では、ソース電極およびドレイン電極を積層とし、チャネル長を定める第2のソース電極層142および第2のドレイン電極層152には、酸素と結合しにくい導電材料を用いる。当該導電材料としては、例えば、窒化タンタル、窒化タンタル、ルテニウムなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。
なお、図1の構造のトランジスタにおいて、チャネル長とは、第2のソース電極層142と第2のドレイン電極層152の間隔のことをいう。
また、図1の構造のトランジスタにおいて、チャネルとは、第2のソース電極層142と第2のドレイン電極層152の間における第2の酸化物半導体層132のことをいう。
また、図1の構造のトランジスタにおいて、チャネル形成領域とは、第2のソース電極層142と第2のドレイン電極層152の間における第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133のことをいう。
上記酸素と結合しにくい導電材料を第2のソース電極層142および第2のドレイン電極層152に用いることによって、酸化物半導体層に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネルのn型化を抑えることができる。したがって、チャネル長が極短いトランジスタであっても良好な電気特性を得ることができる。
なお、上記酸素と結合しにくい導電材料のみでソース電極およびドレイン電極を形成すると、酸化物半導体層130とのコンタクト抵抗が高くなりすぎることから、図1に示すように、第1のソース電極層141および第1のドレイン電極層151を酸化物半導体層130上に形成し、第1のソース電極層141および第1のドレイン電極層151を覆うように第2のソース電極層142および第2のドレイン電極層152を形成することが好ましい。
このとき、第1のソース電極層141および第1のドレイン電極層151と酸化物半導体層130との接触面積を大として酸素欠損生成によってn型化した領域によりコンタクト抵抗を下げ、第2のソース電極層142および第2のドレイン電極層152と酸化物半導体層130との接触面積は小とすることが好ましい。第2のソース電極層142および第2のドレイン電極層152と酸化物半導体層130とのコンタクト抵抗が大きいとトランジスタの電気特性を低下させる場合がある。
ただし、第2のソース電極層142および第2のドレイン電極層152に窒化タンタルや窒化チタンなどの窒化物を用いる場合はその限りではない。窒化物中の窒素が酸化物半導体層130との界面近傍に僅かに拡散し、酸化物半導体層130中で窒素がドナーとして作用してn型領域を形成し、コンタクト抵抗を低下させることができる。この場合、窒素がチャネル長方向にも拡散する場合があるため、図6(A)に示すトランジスタの拡大図のようにチャネル形成領域において第3の酸化物半導体層133の一部を膜厚方向に除去してもよい。また、ここでの第3の酸化物半導体層133の一部の除去は、第2のソース電極層142および第2のドレイン電極層152形成時のオーバーエッチングによって行うこともできる。なお、第3の酸化物半導体層133は、第1のソース電極層141および第1のドレイン電極層151形成時のオーバーエッチングによってもその一部が除去される。したがって、第3の酸化物半導体層133には、複数の段差が形成されることがある。
ここで、第1のソース電極層141と第1のドレイン電極層151との間隔(L1)は、0.8μm以上、好ましくは1.0μm以上とする。L1が0.8μmより小さいとチャネル形成領域において発生する酸素欠損の影響を排除できなくなり、トランジスタの電気特性が低下してしまう。
一方、第2のソース電極層142と第2のドレイン電極層152との間隔(L2)は、L1より小さい値とすることができ、例えば、30nm以下としても良好なトランジスタの電気特性を得ることができる。
また、ゲート−ドレイン間およびゲート−ソース間の寄生容量を小さくするため、図6(A)に示すように、第1のソース電極層141および第1のドレイン電極層151とゲート電極層170が重畳しない構造とすることが好ましい。ゲート電極層170の幅をL0とするとき、L1≧L0≧L2(L0はL2以上L1以下)とすることで、ゲート−ドレイン間およびゲート−ソース間の寄生容量を極力小さくすることができ、半導体装置の周波数特性を向上することができる。なお、良好なトランジスタの電気特性を得るには、L0−L2を2nm以上20nm以下、L1−L2を20nm以上1μm以下とすることが好ましい。
ただし、高い周波数特性を必要としない半導体装置においては、図6(B)に示すように、L0≧L1≧L2(L1はL2以上L0以下)としてもよい。このような構造では、ゲート電極形成時の工程の難易度を低減させることができる。
なお、図6(A)、(B)に示した酸化物半導体層130と第1のソース電極層141または第1のドレイン電極層151との界面に介在する領域135は、酸化物半導体層130の一部であり、当該酸化物半導体層から一部の酸素が第1のソース電極層141または第1のドレイン電極層151に引き抜かれた領域である。すなわち、領域135は、酸素欠損を多く含むn型化された領域であり、当該領域はトランジスタのソースまたはドレインともいえる領域である。また、領域135には、第1のソース電極層141または第1のドレイン電極層151の材料(例えばタングステン)が拡散することもある。なお、領域135は、他の図面においては省いている。
また、第1のソース電極層141および第1のドレイン電極層151の端部は、図7(A)、(B)に示す第1のソース電極層141の拡大図のように、階段状に複数の段を設けた形状であり、下段の端面は、酸化物半導体層130の上面を基準としてθ1の角度で形成されており、上段の端面は、下段上面を基準としてθ2の角度で形成されていることが好ましい。また、下段上面と下段端面の間にはR1の曲率半径を有する曲面を有し、上段上面と上段端面の間にはR3の曲率半径を有する曲面を有し、下段上面と上段端面の間にはR2の曲率半径を有する曲面で形成されていることが好ましい。なお、図7(A)、(B)では明瞭化のためにハッチングを省いて図示してある。
なお、図7(A)、(B)においては、第1のソース電極層141の端部に二つの段を設けた形状を例示しているが、段数は三つ以上であってもよい。第1のソース電極層141および第1のドレイン電極層151の膜厚が厚いほど、当該段数を増やすことが好ましい。また、第1のソース電極層141および第1のドレイン電極層151の膜厚を薄くできる場合は、当該段数は一つ、すなわちθ1、R1のみを有する形状であってもよい。
ここで、θ1およびθ2は、20°以上80°以下、好ましくは25°以上70°以下、さらに好ましくは30°以上60°以下とする。また、R1、R2、R3は、第1のソース電極層141または第1のドレイン電極層151の段が形成されていない領域の膜厚を基準として、当該膜厚の10%以上100%以下、好ましくは20%以上75%以下、さらに好ましくは30%以上60%以下とする。また、R2は、R1、R3のいずれか、または両方より大きいことが好ましい。
第1のソース電極層141および第1のドレイン電極層151を上記のような複数の段を設けた形状とすることで、それらの上方に形成される膜、具体的には、第2のソース電極層142、第2のドレイン電極層152、ゲート絶縁膜160などの被覆性が向上し、トランジスタの電気特性や長期信頼性を向上させることができる。
また、第2のソース電極層142または第2のドレイン電極層152の端面は、酸化物半導体層130の上面を基準としてθ3の角度で形成されている。θ3は、30°以上80°以下、好ましくは35°以上75°以下とする。このような角度にすることで、ゲート絶縁膜160などの被覆性が向上し、トランジスタの電気特性や長期信頼性を向上させることができる。
ゲート絶縁膜160には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜160は上記材料の積層であってもよい。
ゲート電極層170は、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、TaおよびWなどの導電膜を用いることができる。また、ゲート電極層170は、上記材料の積層であってもよい。
酸化物絶縁層180には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、酸化物絶縁層180は上記材料の積層であってもよい。
ここで、酸化物絶縁層180は過剰酸素を有することが好ましい。過剰酸素を含む酸化物絶縁層とは、加熱処理などによって酸素を放出することができる酸化物絶縁層をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1019atoms/cm3以上である膜とする。酸化物絶縁層180から放出される酸素はゲート絶縁膜160を経由して酸化物半導体層130のチャネル形成領域に拡散させることができることから、不本意に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
また、上記過剰酸素を酸化物半導体層130のチャネル形成領域に拡散させる課程において、本発明の一態様における第1のソース電極層141を第2のソース電極層142が覆う構成、および第1のドレイン電極層151を第2のドレイン電極層152が覆う構成は重要である。第1のソース電極層141および第1のドレイン電極層151は例えば酸素と結合しやすいタングステン膜で形成するため、第1のソース電極層141および第1のドレイン電極層151がゲート絶縁膜160と接していると、上記過剰酸素のチャネル形成領域への供給が阻害されることがある。したがって、第1のソース電極層141を第2のソース電極層142が覆う構成、および第1のドレイン電極層151を第2のドレイン電極層152が覆う構成とし、酸化物絶縁層180中の過剰酸素を効率良くチャネル形成領域に供給する経路を確保する構成とすることが好ましい。
以上が本発明の一態様におけるトランジスタであり、当該トランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本明細書等においては、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子(トランジスタ、ダイオードなど)、配線、受動素子(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等)を有して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジスタ、容量素子等)を抜き出して、発明の一態様を構成することは可能である。別の例としては、N個(Nは整数)の層を有して構成される断面図から、M個(Mは整数で、M<N)の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、N個(Nは整数)の要素を有して構成されるフローチャートから、M個(Mは整数で、M<N)の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明したトランジスタとは異なる構造のトランジスタについて説明する。
図8(A)、(B)は、本発明の一態様のトランジスタの断面図および上面図である。図8(A)は、図8(B)に示す一点鎖線B1−B2の断面に相当する。なお、図8(B)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図8(A)、(B)に示すトランジスタ200は、基板110上に形成された下地絶縁膜120、該下地絶縁膜上に形成された酸化物半導体層130、該酸化物半導体層上に形成された第2のソース電極層142、第2のドレイン電極層152、該第2のソース電極および該第2のドレイン電極のそれぞれの上に形成された第1のソース電極層141、第1のドレイン電極層151、該第1のソース電極、該第2のソース電極、該第1のドレイン電極、該第2のドレイン電極、および酸化物半導体層130上に形成されたゲート絶縁膜160、該ゲート絶縁膜上に形成されたゲート電極層170、該ゲート絶縁膜および該ゲート電極上に形成された酸化物絶縁層180を有する。なお、酸化物絶縁層180は必要に応じて設ければよく、さらにその上部に他の絶縁層を形成してもよい。
図1(A)、(B)に示すトランジスタ100と図8(A)、(B)に示すトランジスタ200とは、第1のソース電極層141と第2のソース電極層142との積層順序、および第1のドレイン電極層151と第2のドレイン電極との積層順序が異なり、その他の点では同じである。したがって、実施の形態1で説明したトランジスタ100の変形例やトランジスタを構成する要素の材料をトランジスタ200に適用することができる。
トランジスタ200では、酸化物半導体層130と、第1のソース電極層141および第1のドレイン電極層151とが接していないことから、第1のソース電極層141および第1のドレイン電極層151が起因した酸化物半導体層130における酸素欠損の発生は起こらない。そのため、当該酸素欠損によってソースまたはドレインとして作用するn型領域は形成されない。
トランジスタ200においては、第2のソース電極層142および第2のドレイン電極層152に実施の形態1で説明した導電性の窒化物(窒化タンタルまたは窒化チタン)を用いる。したがって、当該窒化物から酸化物半導体層130の界面近傍にドナーとなる窒素を拡散させることができ、窒素を拡散させた領域をソースまたはドレインとして作用させることができる。なお、窒素はチャネル長方向にも拡散することがあり、図示してあるようにチャネル形成領域の一部を取り除くことが好ましい。当該チャネル形成領域の一部は、第2のソース電極層142および第2のドレイン電極層152の形成時のエッチング工程によっても取り除くことができる。なお、窒素は酸化物半導体層130中に深く拡散させる必要はなく、界面近傍に拡散させるのみで十分にソースまたはドレインとして作用させることができる。
また、トランジスタ200では、第1のソース電極層141および第1のドレイン電極層151が起因した酸化物半導体層130における酸素欠損の発生は起こらないことから、図6(A)のL1に相当する距離をトランジスタ100よりも短くすることができる。例えば、第2のソース電極層142の端面と第1のソース電極層141の端面、および第2のドレイン電極層152の端面と第1のドレイン電極層151の端面とを一致させてもよい。このようにすることで、ソース電極およびドレイン電極全体としての抵抗を低下させることができる。
上記本発明の一態様におけるトランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2で説明したトランジスタとは異なる構造のトランジスタについて説明する。
図9(A)、(B)は、本発明の一態様のトランジスタの断面図および上面図である。図9(A)は、図9(B)に示す一点鎖線C1−C2の断面に相当する。なお、図9(B)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図9(A)、(B)に示すトランジスタ300は、基板110上に形成された下地絶縁膜120、該下地絶縁膜上に形成された第1の酸化物半導体層231、該第1の酸化物半導体層上に形成された第1のソース電極層141、第1のドレイン電極層151、該第1の酸化物半導体層、該第1のソース電極、および該第1のドレイン電極上に形成された第2の酸化物半導体層232、第1のソース電極層141を覆うように重畳し、該第1のソース電極および第2の酸化物半導体層232のそれぞれと接する第2のソース電極層142、第1のドレイン電極層151を覆うように重畳し、該第1のドレイン電極および第2の酸化物半導体層232のそれぞれと接する第2のドレイン電極層152、第2の酸化物半導体層232、第2のソース電極層142、第2のドレイン電極層152上に形成されたゲート絶縁膜160、該ゲート絶縁膜上に形成されたゲート電極層170、該ゲート絶縁膜および該ゲート電極上に形成された酸化物絶縁層180を有する。なお、酸化物絶縁層180は必要に応じて設ければよく、さらにその上部に他の絶縁層を形成してもよい。
第1の酸化物半導体層231は、基板110側から第3の酸化物半導体層233、第4の酸化物半導体層234の順で積層された構造であり、第3の酸化物半導体層233は、図1(A)、(B)に示すトランジスタ100の第1の酸化物半導体層131に相当し、第4の酸化物半導体層234は、トランジスタ100の第2の酸化物半導体層132に相当する。また、第2の酸化物半導体層232は、トランジスタ100の第3の酸化物半導体層133に相当する。
図1(A)、(B)に示すトランジスタ100と図8(A)、(B)に示すトランジスタ300とは、第2の酸化物半導体層232(トランジスタ100では第3の酸化物半導体層133)が第1のソース電極層141上および第1のドレイン電極層151上に形成されている点が異なり、その他の点は同じである。したがって、実施の形態1で説明したトランジスタ100の変形例の可能な構成やトランジスタを構成する要素の材料をトランジスタ300に適用することができる。
トランジスタ300では、チャネルが形成される第4の酸化物半導体層234(トランジスタ100では第2の酸化物半導体層132)と第1のソース電極層141上および第1のドレイン電極層151が接しており、第4の酸化物半導体層234に高密度の酸素欠損が生成し、n型領域が形成される。したがって、キャリアのパスに抵抗成分が少なく、効率良くキャリアを移動させることができる。
また、第2の酸化物半導体層232は、第1のソース電極層141上および第2のソース電極層142形成後に形成するため、該第1のソース電極および該第2のソース電極形成時の第2の酸化物半導体層232のオーバーエッチングが無い。したがって、チャネルが形成される第4の酸化物半導体層234をゲート絶縁膜160から十分離すことができ、界面からの不純物拡散の影響を抑える効果を大きくすることができる。
上記本発明の一態様におけるトランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態4)
本実施の形態では、実施の形態1で説明した図1に示すトランジスタの作製方法について説明する。
基板110には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを用いることも可能であり、これらの基板上に半導体素子が設けられたものを用いてもよい。
下地絶縁膜120は、プラズマCVD法またはスパッタ法等により、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体層130と接する上層は酸化物半導体層130への酸素の供給源となりえる酸素を含む材料で形成することが好ましい。
なお、基板110の表面が絶縁体であり、後に設ける酸化物半導体層130への不純物拡散の影響が無い場合は、下地絶縁膜120を設けない構成とすることができる。
次に、下地絶縁膜120上に第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜し、選択的にエッチングを行うことで酸化物半導体層130を形成する(図10(A)参照)。なお、エッチングの前に加熱工程を行ってもよい。
第1の酸化物半導体層131、第2の酸化物半導体層132、および第3の酸化物半導体層133には、実施の形態1で説明した材料を用いることができる。例えば、第1の酸化物半導体層131にIn:Ga:Zn=1:3:2[原子数比]のIn−Ga−Zn酸化物、第2の酸化物半導体層132にIn:Ga:Zn=1:1:1[原子数比]のIn−Ga−Zn酸化物、第3の酸化物半導体層133にIn:Ga:Zn=1:3:2[原子数比]のIn−Ga−Zn酸化物を用いることができる。
また、第1の酸化物半導体層131、第2の酸化物半導体層132、および第3の酸化物半導体層133として用いることのできる酸化物半導体は、少なくともインジウム(In)もしくは亜鉛(Zn)を含むことが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn酸化物、Sn−Zn酸化物、Al−Zn酸化物、Zn−Mg酸化物、Sn−Mg酸化物、In−Mg酸化物、In−Ga酸化物、In−Ga−Zn酸化物、In−Al−Zn酸化物、In−Sn−Zn酸化物、Sn−Ga−Zn酸化物、Al−Ga−Zn酸化物、Sn−Al−Zn酸化物、In−Hf−Zn酸化物、In−La−Zn酸化物、In−Ce−Zn酸化物、In−Pr−Zn酸化物、In−Nd−Zn酸化物、In−Sm−Zn酸化物、In−Eu−Zn酸化物、In−Gd−Zn酸化物、In−Tb−Zn酸化物、In−Dy−Zn酸化物、In−Ho−Zn酸化物、In−Er−Zn酸化物、In−Tm−Zn酸化物、In−Yb−Zn酸化物、In−Lu−Zn酸化物、In−Sn−Ga−Zn酸化物、In−Hf−Ga−Zn酸化物、In−Al−Ga−Zn酸化物、In−Sn−Al−Zn酸化物、In−Sn−Hf−Zn酸化物、In−Hf−Al−Zn酸化物を用いることができる。
なお、ここで、例えば、In−Ga−Zn酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、本明細書においては、In−Ga−Zn酸化物で構成した膜をIGZO膜とも呼ぶ。
また、InMO3(ZnO)m(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、MnおよびCoから選ばれた一つの金属元素または複数の金属元素を示す。また、In2SnO5(ZnO)n(n>0、且つ、nは整数)で表記される材料を用いてもよい。
ただし、実施の形態1に詳細を記したように、第1の酸化物半導体層131および第3の酸化物半導体層133は、第2の酸化物半導体層132よりも電子親和力が大きくなるように材料を選択する。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、RFスパッタ法、DCスパッタ法、ACスパッタ法等を用いることができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからDCスパッタ法を用いることが好ましい。
第1の酸化物半導体層131、第2の酸化物半導体層132、第3の酸化物半導体層133としてIn−Ga−Zn酸化物を用いる場合、In、Ga、Znの原子数比としては、例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=2:2:1、In:Ga:Zn=3:1:2、In:Ga:Zn=1:3:2、In:Ga:Zn=1:4:3、In:Ga:Zn=1:5:4、In:Ga:Zn=1:6:6、In:Ga:Zn=2:1:3、In:Ga:Zn=1:6:4、In:Ga:Zn=1:9:6、In:Ga:Zn=1:1:4、In:Ga:Zn=1:1:2のいずれかの材料を用い、第1の酸化物半導体層131および第3の酸化物半導体層133の電子親和力が第2の酸化物半導体層132よりも大きくなるようにすればよい。
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)2+(b−B)2+(c−C)2≦r2を満たすことをいう。rとしては、例えば、0.05とすればよい。他の酸化物でも同様である。
また、第2の酸化物半導体層132は、第1の酸化物半導体層131および第3の酸化物半導体層133よりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のs軌道がキャリア伝導に寄与しており、Inの含有率を多くすることにより、より多くのs軌道が重なるため、InがGaよりも多い組成となる酸化物はInがGaと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、第2の酸化物半導体層132にインジウムの含有量が多い酸化物を用いることで、高い移動度のトランジスタを実現することができる。
以下では、酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタ粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタ粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
スパッタ用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
InOX粉末、GaOY粉末およびZnOZ粉末を所定のモル数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、粉末の種類、およびその混合するモル数比は、作製するスパッタ用ターゲットによって適宜変更すればよい。
次に、第1の加熱処理を行うこがと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。第1の加熱処理によって、第2の酸化物半導体層132の結晶性を高め、さらに下地絶縁膜120、第1の酸化物半導体層131、および第3の酸化物半導体層133から水素や水などの不純物を除去することができる。なお、酸化物半導体層130を形成するエッチングの前に第1の加熱工程を行ってもよい。
次に、酸化物半導体層130上に第1のソース電極層141および第1のドレイン電極層151となる第1の導電膜を形成する。第1の導電膜としては、Al、Cr、Cu、Ta、Ti、Mo、W、またはこれらを主成分とする合金材料を用いることができる。例えば、スパッタ法などにより100nmのタングステン膜を形成する。
次に、第1の導電膜を酸化物半導体層130上で分断するようにエッチングし、第1のソース電極層141および第1のドレイン電極層151を形成する(図10(B)参照)。このとき、第1のソース電極層141および第1のドレイン電極層151の端部は図示するように階段状に形成する。当該端部の加工は、アッシングによってレジストマスクを後退させる工程とエッチングの工程を交互に複数回行うことで形成することができる。
このとき、第1の導電膜のオーバーエッチングによって、図示したように酸化物半導体層130の一部がエッチングされた形状となる。ただし、第1の導電膜と酸化物半導体層130のエッチングの選択比が大きい場合は、酸化物半導体層130がほとんどエッチングされない形状となる。
次に、酸化物半導体層130、第1のソース電極層141および第1のドレイン電極層151上に、第2のソース電極層142および第2のドレイン電極層152となる第2の導電膜150を形成する。第2の導電膜としては、窒化タンタル、窒化チタン、ルテニウム、またはこれらを主成分とする合金材料を用いることができる。例えば、スパッタ法などにより20nmの窒化タンタル膜を形成する。
次に、第2の導電膜150を酸化物半導体層130上で分断するようにエッチングし、第2のソース電極層142および第2のドレイン電極層152を形成する(図10(C)参照)。このとき、図6(A)に示す形状のように、酸化物半導体層130の一部がエッチングされた形状としてもよい。
なお、チャネル長(第2のソース電極層142と第2のドレイン電極層152との間)が極短いトランジスタを形成する場合は、図12(A)に示す上面図のように、まず、第1のソース電極層141および第1のドレイン電極層151を覆うような形状に第2の導電膜150をエッチングする。なお、第2の導電膜150は、酸化物半導体層130の近傍で第1のソース電極層141および第1のドレイン電極層151と重畳していればよい。
そして、図12(B)に示す第2の導電膜150を分断する領域400に対して、電子ビーム露光などの細線加工に適した方法を用いてレジストマスク加工を行い、エッチング工程によって領域400をエッチングし、第2のソース電極層142および第2のドレイン電極層152を形成する。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を30nm以下とするトランジスタを形成することができる。
次に、第2の加熱処理を行うことが好ましい。第2の加熱処理は、第1の加熱処理と同様の条件で行うことができる。第2の加熱処理により、酸化物半導体層130から、さらに水素や水などの不純物を除去することができる。
次に、酸化物半導体層130、第2のソース電極層142および第2のドレイン電極層152上にゲート絶縁膜160を形成する(図11(A)参照)。ゲート絶縁膜160には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、ゲート絶縁膜160は、上記材料の積層であってもよい。ゲート絶縁膜160は、スパッタ法、CVD法、MBE法、ALD法またはPLD法などを用いて形成することができる。
次に、ゲート絶縁膜160上にゲート電極層170となる第3の導電膜を形成する(図11(B)参照)。第3の導電膜としては、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta、W、またはこれらを主成分とする合金材料を用いることができる。第3の導電膜は、スパッタ法などにより形成することができる。そして、チャネル形成領域と重畳するようにエッチングし、ゲート電極層170を形成する。
次に、ゲート電極層170上に酸化物絶縁層180を形成する(図11(C)参照)。酸化物絶縁層180は、下地絶縁膜120と同様の材料、方法を用いて形成することができる。酸化物絶縁層180としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル、もしくは窒素を含む酸化物絶縁層を用いるとよい。酸化物絶縁層180は、スパッタ法、CVD法、MBE法、ALD法またはPLD法を用いてで形成することができ、酸化物半導体層130に対し酸素を供給できるよう過剰に酸素を含む膜とすることが好ましい。
また、酸化物絶縁層180にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、酸化物絶縁層180から酸化物半導体層130への酸素の供給をさらに容易にすることができる。
次に、第3の加熱処理を行うことが好ましい。第3の加熱処理は、第1の加熱処理と同様の条件で行うことができる。第3の加熱処理により、下地絶縁膜120、ゲート絶縁膜160、酸化物絶縁層180から過剰酸素が放出されやすくなり、酸化物半導体層130の酸素欠損を低減することができる。
以上の工程で、図1に示すトランジスタ100を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を、図面を用いて説明する。
図13(A)に半導体装置の断面図、図13(B)に半導体装置の回路図をそれぞれ示す。
図13(A)および図13(B)に示す半導体装置は、下部に第1の半導体材料を用いたトランジスタ3200を有し、上部に第2の半導体材料を用いたトランジスタ3202および容量素子3204を有している。なお、トランジスタ3202としては、実施の形態1乃至3で説明したトランジスタを用いることができ、本実施の形態では、実施の形態1の図1に示すトランジスタ100を適用する例を示している。また、容量素子3204は、一方の電極をトランジスタ3202のゲート電極、他方の電極をトランジスタ3202のソース電極またはドレイン電極、誘電体をトランジスタ3202のゲート絶縁膜160と同じ材料を用いる構造とすることで、トランジスタ3202と同時に形成することができる。
ここで、第1の半導体材料と第2の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコンなど)とし、第2の半導体材料を実施の形態1で説明した酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い電気特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもnチャネル型トランジスタであるものとして説明するが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態1に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図13(A)におけるトランジスタ3200は、半導体材料(例えば、結晶性シリコンなど)を含む基板3000に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、不純物領域に接する金属間化合物領域と、チャネル形成領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、を有する。なお、図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極層との記載には、ソース領域が含まれうる。
基板3000上にはトランジスタ3200を囲むように素子分離絶縁層3106が設けられており、トランジスタ3200を覆うように絶縁層3220が設けられている。なお、素子分離絶縁層3106は、LOCOS(Local Oxidation of Silicon)や、STI(Shallow Trench Isolation)などの素子分離技術を用いて形成することができる。
例えば、結晶性シリコン基板を用いたトランジスタ3200は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ3202および容量素子3204の形成前の処理として、トランジスタ3200を覆う絶縁層3220にCMP処理を施して、絶縁層3220を平坦化すると同時にトランジスタ3200のゲート電極層の上面を露出させる。
絶縁層3220上にはトランジスタ3202が設けられ、そのソース電極またはドレイン電極の一方は延在して、容量素子3204の一方の電極として作用する。
図13(A)に示すトランジスタ3202は、酸化物半導体層にチャネルが形成されるトップゲート型トランジスタである。トランジスタ3202は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
また、トランジスタ3202と重畳するように絶縁層3220を介して電極3150が設けられている。当該電極に適切な電位を供給することで、トランジスタ3202のしきい値電圧を制御することができる。また、トランジスタ3202の長期信頼性を高めることができる。
図13(A)に示すように、トランジスタ3200とトランジスタ3202は重畳するように形成することができるため、その占有面積を低減することができる。したがって、半導体装置の集積度を高めることができる。
次に、図13(A)に対応する回路構成の一例を図13(B)に示す。
図13(B)において、第1の配線(1st Line)とトランジスタ3200のソース電極層とは、電気的に接続され、第2の配線(2nd Line)とトランジスタ3200のドレイン電極層とは、電気的に接続されている。また、第3の配線(3rd Line)とトランジスタ3202のソース電極層またはドレイン電極層の一方とは、電気的に接続され、第4の配線(4th Line)と、トランジスタ3202のゲート電極層とは、電気的に接続されている。そして、トランジスタ3200のゲート電極層と、トランジスタ3202のソース電極層またはドレイン電極層の一方は、容量素子3204の電極の他方と電気的に接続され、第5の配線(5th Line)と、容量素子3204の電極の他方は電気的に接続されている。
図13(B)に示す半導体装置では、トランジスタ3200のゲート電極層の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第4の配線の電位を、トランジスタ3202がオン状態となる電位にして、トランジスタ3202をオン状態とする。これにより、第3の配線の電位が、トランジスタ3200のゲート電極層、および容量素子3204に与えられる。すなわち、トランジスタ3200のゲート電極層には、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線の電位を、トランジスタ3202がオフ状態となる電位にして、トランジスタ3202をオフ状態とすることにより、トランジスタ3200のゲート電極層に与えられた電荷が保持される(保持)。
トランジスタ3202のオフ電流は極めて小さいため、トランジスタ3200のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第1の配線に所定の電位(定電位)を与えた状態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ3200のゲート電極層に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ3200のゲート電極層にHighレベル電荷が与えられている場合の見かけのしきい値Vth_Hは、トランジスタ3200のゲート電極層にLowレベル電荷が与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ3200を「オン状態」とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_Lの中間の電位V0とすることにより、トランジスタ3200のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線の電位がV0(>Vth_H)となれば、トランジスタ3200は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位がV0(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままである。このため、第2の配線の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ3200が「オフ状態」となるような電位、つまり、Vth_Hより小さい電位を第5の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ3200が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置、および該半導体装置の作製方法を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態6)
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態5に示した構成と異なる半導体装置の説明を行う。
図14(A)は、半導体装置の回路構成の一例を示し、図14(B)は半導体装置の一例を示す概念図である。なお、当該半導体装置に含まれるトランジスタ4162としては、実施の形態1乃至3で説明したトランジスタを用いることができる。また、容量素子4254は、実施の形態5で説明した容量素子3204と同様に、トランジスタ4162の作製工程にて同時に作製することができる。
図14(A)に示す半導体装置において、ビット線BLとトランジスタ4162のソース電極とは電気的に接続され、ワード線WLとトランジスタ4162のゲート電極とは電気的に接続され、トランジスタ4162のドレイン電極と容量素子4254の一方の端子とは電気的に接続されている。
次に、図14(A)に示す半導体装置(メモリセル4250)に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線WLの電位を、トランジスタ4162がオン状態となる電位として、トランジスタ4162をオン状態とする。これにより、ビット線BLの電位が、容量素子4254の一方の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ4162がオフ状態となる電位として、トランジスタ4162をオフ状態とすることにより、容量素子4254の一方の端子の電位が保持される(保持)。
酸化物半導体を用いたトランジスタ4162は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ4162をオフ状態とすることで、容量素子4254の第1の端子の電位(あるいは、容量素子4254に蓄積された電荷)を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ4162がオン状態となると、浮遊状態であるビット線BLと容量素子4254とが導通し、ビット線BLと容量素子4254の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電位の変化量は、容量素子4254の第1の端子の電位(あるいは容量素子4254に蓄積された電荷)によって、異なる値をとる。
例えば、容量素子4254の第1の端子の電位をV、容量素子4254の容量をC、ビット線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、(CB×VB0+C×V)/(CB+C)となる。したがって、メモリセル4250の状態として、容量素子4254の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合のビット線BLの電位(=(CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。
そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図14(A)に示す半導体装置は、トランジスタ4162のオフ電流が極めて小さいという特徴から、容量素子4254に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図14(B)に示す半導体装置について、説明を行う。
図14(B)に示す半導体装置は、上部に記憶回路として図14(A)に示したメモリセル4250を複数有するメモリセルアレイ4251(メモリセルアレイ4251aおよび4251を有し、下部に、メモリセルアレイ4251を動作させるために必要な周辺回路4253を有する。なお、周辺回路4253は、メモリセルアレイ4251と電気的に接続されている。
図14(B)に示した構成とすることにより、周辺回路4253をメモリセルアレイ4251の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路4253に設けられるトランジスタは、トランジスタ4162とは異なる半導体材料を用いることが好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることがより好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可能である。
なお、図14(B)に示した半導体装置では、メモリセルアレイ4251がメモリセルアレイ4251aとメモリセルアレイ4251bの積層である構成を例示したが、積層するメモリセルの数はこれに限定されない。3つ以上のメモリセルを積層する構成としても良いし、単層であってもよい。
トランジスタ4162は、酸化物半導体を用いて形成されており、実施の形態1乃至3で説明したトランジスタを用いることができる。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
また、酸化物半導体以外の材料を用いたトランジスタ(換言すると、十分な高速動作が可能なトランジスタ)を用いた周辺回路と、酸化物半導体を用いたトランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
(実施の形態7)
本実施の形態では、実施の形態1乃至4で説明したトランジスタを用いることのできる電子機器の例について説明する。
実施の形態1乃至3で説明したトランジスタは、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型またはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ICチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、放射線測定器、透析装置等の医療機器、などが挙げられる。また、煙感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図15、図16、図17、および図18に示す。
まず、警報装置の例として火災報知器の構成について説明する。なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
図15に示す警報装置は、マイクロコンピュータ500を少なくとも有する。ここで、マイクロコンピュータ500は、警報装置の内部に設けられている。マイクロコンピュータ500は、高電位電源線VDDと電気的に接続されたパワーゲートコントローラ503と、高電位電源線VDDおよびパワーゲートコントローラ503と電気的に接続されたパワーゲート504と、パワーゲート504と電気的に接続されたCPU(Central Processing Unit)505と、パワーゲート504およびCPU505と電気的に接続された検出部509と、が設けられる。また、CPU505には、揮発性記憶部506と不揮発性記憶部507と、が含まれる。
また、CPU505は、インターフェース508を介してバスライン502と電気的に接続されている。インターフェース508もCPU505と同様にパワーゲート504と電気的に接続されている。インターフェース508のバス規格としては、例えば、I2Cバスなどを用いることができる。また、本実施の形態に示す警報装置には、インターフェース508を介してパワーゲート504と電気的に接続される発光素子530が設けられる。
発光素子530は指向性の強い光を放出するものが好ましく、例えば、有機EL素子、無機EL素子、LED(Light Emitting Diode)などを用いることができる。
パワーゲートコントローラ503はタイマーを有し、当該タイマーに従ってパワーゲート504を制御する。パワーゲート504は、パワーゲートコントローラ503の制御に従って、CPU505、検出部509およびインターフェース508に高電位電源線VDDから供給される電源を供給または遮断する。ここで、パワーゲート504としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ503およびパワーゲート504を用いることにより、光量を測定する期間に検出部509、CPU505およびインターフェース508への電源供給を行い、測定期間の合間には検出部509、CPU505およびインターフェース508への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート504としてトランジスタを用いる場合、不揮発性記憶部507に用いられる、極めてオフ電流の低いトランジスタ、例えば、酸化物半導体を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート504で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
本実施の形態に示す警報装置に直流電源501を設け、直流電源501から高電位電源線VDDに電源を供給しても良い。直流電源501の高電位側の電極は、高電位電源線VDDと電気的に接続され、直流電源501の低電位側の電極は、低電位電源線VSSと電気的に接続される。低電位電源線VSSはマイクロコンピュータ500に電気的に接続される。ここで、高電位電源線VDDは、高電位Hが与えられている。また、低電位電源線VSSは、例えば接地電位(GND)などの低電位Lが与えられている。
直流電源501として電池を用いる場合は、例えば、高電位電源線VDDと電気的に接続された電極と、低電位電源線VSSに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、本実施の形態に示す警報装置は、必ずしも直流電源501を設ける必要はなく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としても良い。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池(リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。)を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部509は、異常に係る物理量を計測して計測値をCPU505に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部509には、火災に係る物理量として光量を計測し、煙の存在を感知する。
検出部509は、パワーゲート504と電気的に接続された光センサ511と、パワーゲート504と電気的に接続されたアンプ512と、パワーゲート504およびCPU505と電気的に接続されたADコンバータ513と、を有する。発光素子530、および検出部509に設けられた光センサ511、アンプ512並びにADコンバータ513は、パワーゲート504が検出部509に電源を供給したときに動作する。
図16に警報装置の断面の一部を示す。当該警報装置は、p型の半導体基板601に形成された素子分離領域603と、ゲート絶縁膜607、ゲート電極層609、n型の不純物領域611a、n型の不純物領域611b、絶縁膜615および絶縁膜617を有するn型のトランジスタ719とが形成されている。n型のトランジスタ719は、単結晶シリコンなど、酸化物半導体とは異なる半導体を用いて形成されるため、十分な高速動作が可能となる。これにより、高速アクセスが可能なCPUの揮発性記憶部を形成することができる。
絶縁膜615および絶縁膜617の一部を選択的にエッチングした開口部には、コンタクトプラグ619aおよびコンタクトプラグ619bが形成され、絶縁膜617、コンタクトプラグ619aおよびコンタクトプラグ619b上に溝部を有する絶縁膜621が設けられている。
絶縁膜621の溝部に配線623aおよび配線623bが形成されており、絶縁膜621、配線623aおよび配線623b上には、スパッタリング法またはCVD法等によって形成された絶縁膜620が設けられている。また、当該絶縁膜上に溝部を有する絶縁膜622が形成されている。
絶縁膜622の溝部には、第2のトランジスタ717のバックゲート電極として機能する電極624が形成されている。このような電極624を設けることにより、第2のトランジスタ717のしきい値電圧の制御を行うことができる。
絶縁膜622および電極624上には、スパッタリング法またはCVD法等により形成された絶縁膜625が設けられており、絶縁膜625上には、第2のトランジスタ717と、光電変換素子714が設けられている。
第2のトランジスタ717は、第1の酸化物半導体層606a、第2の酸化物半導体層606bおよび第3の酸化物半導体層606cと、第1の酸化物半導体層606a、第2の酸化物半導体層606bおよび第3の酸化物半導体層606cに接する第1のソース電極層616aおよび第1のドレイン電極層616bと、第1のソース電極層616aおよび第1のドレイン電極層616bの上部に接する第2のソース電極層616cおよび第2のドレイン電極層616dと、ゲート絶縁膜612と、ゲート電極604と、酸化物絶縁層618を含む。また、光電変換素子714と第2のトランジスタ717を覆う絶縁膜645が設けられ、絶縁膜645上に第2のドレイン電極層616dに接して配線649を有する。配線649は、第2のトランジスタ717のドレイン電極とn型のトランジスタ719のゲート電極層609とを電気的に接続するノードとして機能する。
ここで、第2のトランジスタ717には、実施の形態1乃至3で説明したトランジスタを用いることができ、第1の酸化物半導体層606a、第2の酸化物半導体層606bおよび第3の酸化物半導体層606cのそれぞれは、実施の形態1で説明した第1の酸化物半導体層131、第2の酸化物半導体層132および第3の酸化物半導体層133に相当する。また、第1のソース電極層616aおよび第1のドレイン電極層616bのそれぞれは、実施の形態1で説明した第1のソース電極層141および第1のドレイン電極層151に相当する。また、第2のソース電極層616cおよび第2のドレイン電極層616dのそれぞれは、実施の形態1で説明した第2のソース電極層142および第2のドレイン電極層152に相当する。
光センサ511は、光電変換素子714と、容量素子と、第1のトランジスタと、第2のトランジスタ717と、第3のトランジスタと、n型のトランジスタ719と、を含む。ここで光電変換素子714としては、例えば、フォトダイオードなどを用いることができる。
光電変換素子714の端子の一方は、低電位電源線VSSと電気的に接続され、端子の他方は、第2のトランジスタ717の第1のソース電極層616aもしくは第1のドレイン電極層616bの一方、および/または第2のソース電極層616cもしくは第2のドレイン電極層616dの一方に電気的に接続される。
第2のトランジスタ717のゲート電極604には、電荷蓄積制御信号Txが与えられ、第1のソース電極層616aもしくは第1のドレイン電極層616bの他方、および/または第2のソース電極層616cもしくは第2のドレイン電極層616dの他方は、容量素子の一対の電極の一方、第1のトランジスタのソース電極およびドレイン電極の一方、およびn型のトランジスタ719のゲート電極と電気的に接続される(以下、当該ノードをノードFDと呼ぶ場合がある)。
容量素子の一対の電極の他方は、低電位電源線VSSと電気的に接続される。第1のトランジスタのゲート電極は、リセット信号Resが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線VDDと電気的に接続される。
n型のトランジスタ719のソース電極およびドレイン電極の一方は、第3のトランジスタのソース電極およびドレイン電極の一方と、アンプ512と電気的に接続される。また、n型のトランジスタ719のソース電極およびドレイン電極の他方は、高電位電源線VDDと電気的に接続される。第3のトランジスタのゲート電極は、バイアス信号Biasが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線VSSと電気的に接続される。
なお、容量素子は必ずしも設ける必要はなく、例えば、n型のトランジスタ719などの寄生容量が十分大きい場合、容量素子を設けない構成としても良い。
また、第1のトランジスタおよび第2のトランジスタ717には、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、酸化物半導体を含むトランジスタを用いることが好ましい。このような構成とすることによりノードFDの電位を長時間保持することが可能となる。
また、図16に示す構成は、第2のトランジスタ717と電気的に接続して、絶縁膜625上に光電変換素子714が設けられている。
光電変換素子714は、絶縁膜625上に設けられた半導体膜660と、半導体膜660上に接して設けられた第1のソース電極層616a、電極616eと、を有する。第1のソース電極層616aは第2のトランジスタ717のソース電極またはドレイン電極として機能する電極であり、光電変換素子714と第2のトランジスタ717とを電気的に接続している。
半導体膜660、第1のソース電極層616aおよび電極616e上には、ゲート絶縁膜612、酸化物絶縁層618および絶縁膜645が設けられている。また、絶縁膜645上に配線656が設けられており、ゲート絶縁膜612、酸化物絶縁層618および絶縁膜645に設けられた開口を介して電極616eと接する。
電極616eは、第1のソース電極層616aおよび第1のドレイン電極層616bと、配線656は、配線649と同様の工程で作成することができる。
半導体膜660としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜660にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜660にゲルマニウムを用いる構成とすると、赤外線を中心に検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ500に、光センサ511を含む検出部509を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。なお、光センサまたは光電変換素子の位置に自由度が必要な場合は、光センサまたは光電変換素子を外付けとして、マイクロコンピュータ500に電気的に接続すればよい。
上述したICチップを含む警報装置には、先の実施の形態に示したトランジスタを用いた複数の回路を組み合わせ、それらを1つのICチップに搭載したCPU505が用いられる。
図17は、実施の形態1乃至3で説明したトランジスタを少なくとも一部に用いたCPUの具体的な構成を示すブロック図である。
図17(A)に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図17(A)に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記各種回路に供給する。
図17(A)に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図17(A)に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図17(B)または図17(C)に示すように、メモリセル群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図17(B)および図17(C)の回路の説明を行う。
図17(B)および図17(C)では、メモリセルへの電源電位の供給を制御するスイッチング素子に、先の実施の形態で示したトランジスタを含む記憶回路の構成の一例を示す。
図17(B)に示す記憶装置は、スイッチング素子1141と、メモリセル1142を複数有するメモリセル群1143とを有している。具体的に、各メモリセル1142には、先の実施の形態に記載されているトランジスタを用いることができる。メモリセル群1143が有する各メモリセル1142には、スイッチング素子1141を介して、ハイレベルの電源電位VDDが供給されている。さらに、メモリセル群1143が有する各メモリセル1142には、信号INの電位と、ローレベルの電源電位VSSの電位が与えられている。
図17(B)では、スイッチング素子1141として、先の実施の形態で示したトランジスタを用いており、当該トランジスタは、そのゲート電極層に与えられる信号SigAによりスイッチングが制御される。
なお、図17(B)では、スイッチング素子1141がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子1141が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図17(B)では、スイッチング素子1141により、メモリセル群1143が有する各メモリセル1142への、ハイレベルの電源電位VDDの供給が制御されているが、スイッチング素子1141により、ローレベルの電源電位VSSの供給が制御されていてもよい。
また、図17(C)には、メモリセル群1143が有する各メモリセル1142に、スイッチング素子1141を介して、ローレベルの電源電位VSSが供給されている、記憶装置の一例を示す。スイッチング素子1141により、メモリセル群1143が有する各メモリセル1142への、ローレベルの電源電位VSSの供給を制御することができる。
メモリセル群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、CPUの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、CPUを例に挙げて説明したが、DSP(Digital Signal Processor)、カスタムLSI、FPGA(Field Programmable Gate Array)等のLSIにも応用可能である。
図18(A)において、警報装置8100は、住宅用火災警報器であり、検出部と、マイクロコンピュータ8101を有している。マイクロコンピュータ8101は、先の実施の形態に示したトランジスタを用いたCPUを含む電気機器の一例である。
図18(A)において、室内機8200および室外機8204を有するエアコンディショナーは、先の実施の形態に示したトランジスタを用いたCPUを含む電気機器の一例である。具体的に、室内機8200は、筐体8201、送風口8202、CPU8203等を有する。図18(A)において、CPU8203が、室内機8200に設けられている場合を例示しているが、CPU8203は室外機8204に設けられていてもよい。または、室内機8200と室外機8204の両方に、CPU8203が設けられていてもよい。先の実施の形態に示したトランジスタをエアコンディショナーのCPUに用いることによって省電力化が図れる。
図18(A)において、電気冷凍冷蔵庫8300は、先の実施の形態に示したトランジスタを用いたCPUを含む電気機器の一例である。具体的に、電気冷凍冷蔵庫8300は、筐体8301、冷蔵室用扉8302、冷凍室用扉8303、CPU8304等を有する。図18(A)では、CPU8304が、筐体8301の内部に設けられている。先の実施の形態に示したトランジスタを電気冷凍冷蔵庫8300のCPU8304に用いることによって省電力化が図れる。
図18(A)に示すテレビジョン装置8000は、筐体8001に表示部8002が組み込まれており、表示部8002により映像を表示し、スピーカ部8003から音声を出力することが可能である。先の実施の形態に示したトランジスタを表示部8002および当該表示部を動作するための駆動回路に用いることが可能である。
また、テレビジョン装置8000は、情報通信を行うためのCPU8004や、メモリを備えていてもよい。CPU8004やメモリに、本発明の一態様のトランジスタを有するCPU、記憶装置を用いることができる。
図18(B)において、電気機器の一例である電気自動車の例を示す。電気自動車9700には、二次電池9701が搭載されている。二次電池9701の電力は、制御回路9702により出力が調整されて、駆動装置9703に供給される。制御回路9702は、図示しないROM、RAM、CPU等を有する処理装置9704によって制御される。先の実施の形態に示したトランジスタを電気自動車9700のCPUに用いることによって省電力化が図れる。
駆動装置9703は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置9704は、電気自動車9700の運転者の操作情報(加速、減速、停止など)や走行時の情報(上り坂や下り坂等の情報、駆動輪にかかる負荷情報など)の入力情報に基づき、制御回路9702に制御信号を出力する。制御回路9702は、処理装置9704の制御信号により、二次電池9701から供給される電気エネルギーを調整して駆動装置9703の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
本実施例では、実施の形態1の図7に詳細を示した第1のソース電極層141および第1のドレイン電極層151に相当する電極の形状について、断面写真を用いて説明する。
まず、ガラス基板910上に下地膜920として膜厚300nmの酸化シリコン膜、30nmの酸化物半導体層930をDCスパッタ法で形成し、当該酸化物半導体層を加工して、図19(A)に示す構造を形成した。なお、本実施例に用いた酸化物半導体層930は、In:Ga:Zn=1:1:1(原子数比)の単層とした。
次に、酸化物半導体層930上に膜厚100nmのタングステン膜940をDCスパッタ法で形成し、レジストマスク990aを用いて第1のエッチングを行い、タングステン膜940に凹部を形成した。(図19(B)参照)。なお、フォトリソグラフィの光源には、波長365nmの光(i線)を用いた。また、タングステン膜のエッチングは、高密度プラズマ源であるICP(Inductively Coupled Plasma)を用いたドライエッチングにて行った。
第1のエッチングは、チャンバー内の圧力を0.67Pa、基板温度を40℃とし、上部電極のコイルに3000WのRF(13.56MHz)電力を印加し、基板側の電極に140Wの電力を印加して、10秒間行った。また、エッチングガスには、CF4:Cl2:O2=11:9:11(流量比)の混合ガスを用いた。ここで、エッチング時にレジストマスク990aが若干後退することから、タングステン膜940の凹部における壁面は斜面となり、壁面と上面との間には、曲面が形成される。
次いで、レジストマスク990aを縮小して、レジストマスク990bとした。レジストマスク990aの縮小には、第1のエッチングと同じチャンバー内にて圧力を3.0Paとし、基板温度を40℃とし、上部電極のコイルに2000WのRF電力を印加し、基板側の電極を0Wとして、O2ガスを導入し、酸素プラズマによるアッシングを行った。アッシングの時間は15秒とした。
その後、縮小したレジストマスク990bを用いて第2のエッチングを行い、階段状の端部を有する電極941、942を形成した(図19(C)参照)。第2のエッチングは、第1のエッチングと同じ条件で、15秒間行った。ここで、第1のエッチングと同様に、エッチング時にレジストマスク990bが若干後退することから、第2のエッチングにおいてもタングステン膜940の凹部に斜面および曲面が形成され、電極941、942の端部は階段状となる。
図20(A)、(B)は、電極端部を拡大した断面STEM(Scanning Transmission Microscope)像である。ここで、実施の形態1の図7(A)の説明で記した角度θ1およびθ2は、図20(A)に示すように、θ1=55°、θ2=59°であった。当該角度はエッチング方法を調整することにより、図7(A)の説明で記した範囲で調整することができる。
また、実施の形態1の図7(B)の説明で記した曲率半径R1、R2およびR3は、図20(B)に示すように、R1=0.3T、R2=0.6T、R3=0.5Tであった。なお、Tは電極層(ここではタングステン膜940)の段差が形成されていない領域の膜厚であり、エッチング方法を調整することにより、図7(B)の説明で記した範囲で曲率半径R1、R2およびR3を調整することができる。
また、電極941上にはゲート絶縁膜に相当する20nmの酸化シリコン膜950が形成されている。当該酸化シリコン膜は図20(A)、(B)において、被覆性が非常に良好であることがわかる。
以上より、電極の端部をθ1、θ2、R1、R2およびR3を有する階段状に加工することで、当該電極の上部に設ける膜の被覆性が向上することが示された。当該電極をトランジスタのソース電極およびドレイン電極に用いることで、電気特性が良好で、長期信頼性の高いトランジスタを形成することができる。
なお、本実施例は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
本実施例では、実施の形態1乃至3で説明したトランジスタを形成するための第2のソース電極および第2のドレイン電極に用いる酸素と結合しにくい導電膜に関する実験結果について説明する。
実施の形態1で説明したように、本発明の一態様のトランジスタにおける第2のソース電極および第2のドレイン電極に用いる酸素と結合しにくい導電膜には、代表的に窒化タンタル、窒化チタンなどの導電性窒化膜を用いることができる。当該導線性窒化膜は、酸素に対する遮蔽性が高く、酸化物半導体層と接触させ、加熱工程を経ても酸化物半導体層の外部に酸素をほとんど拡散させない。
図21(A)、(B)はスパッタ法でIGZO膜および窒化タンタル膜の積層サンプルを形成し、酸素同位体(18O)の深さ方向のプロファイルを熱処理前後でSIMS分析した結果である。なお、IGZO膜は、In:Ga:Zn=1:1:1または1:3:2(原子数比)をスパッタターゲットとし、Ar:O2(18O)=2:1(流量比)をスパッタガスとして用いてDCスパッタ法で形成した。また、窒化タンタル膜は、金属Taをスパッタターゲットとし、Ar:N2=5:1(流量比)をスパッタガスとして反応性スパッタ法(DCスパッタ法)で形成した。なお、熱処理は、300℃、350℃、400℃、450℃の各1時間で行い、熱処理無しサンプルを含めて計5サンプルで比較を行った。
図21(A)は、In:Ga:Zn=1:1:1のIGZO膜と窒化タンタル膜の積層サンプルにおけるSIMS分析結果である。いずれのサンプルも窒化タンタル膜中への酸素拡散は確認されず、図5(A)に示したタングステン膜とは異なった挙動を示した。また、図21(B)は、In:Ga:Zn=1:3:2のIGZO膜と窒化タンタル膜の積層サンプルにおけるSIMS分析結果である。いずれのサンプルも窒化タンタル膜中への酸素拡散は確認されず、図5(B)に示したタングステン膜とは異なった挙動を示した。したがって、窒化タンタル膜は酸素と結合しにくい膜、または酸素が拡散しにくい膜ということができる。
図22(A)、(B)はスパッタ法でIGZO膜および窒化チタン膜の積層サンプルを形成し、酸素同位体(18O)の深さ方向のプロファイルを熱処理前後でSIMS分析した結果である。なお、IGZO膜は、In:Ga:Zn=1:1:1または1:3:2(原子数比)をスパッタターゲットとし、Ar:O2(18O)=2:1(流量比)をスパッタガスとして用いてDCスパッタ法で形成した。また、窒化チタン膜は、金属Tiをスパッタターゲットとし、N2100%をスパッタガスとして反応性スパッタ法(DCスパッタ法)で形成した。なお、熱処理は、300℃、350℃、400℃、450℃の各1時間で行い、熱処理無しサンプルを含めて計5サンプルで比較を行った。
図22(A)は、In:Ga:Zn=1:1:1のIGZO膜と窒化チタン膜の積層サンプルにおけるSIMS分析結果である。いずれのサンプルも窒化チタン膜中への酸素拡散は確認されず、図5(A)に示したタングステン膜とは異なった挙動を示した。また、図22(B)は、In:Ga:Zn=1:3:2のIGZO膜と窒化チタン膜の積層サンプルにおけるSIMS分析結果である。いずれのサンプルも窒化チタン膜中への酸素拡散は確認されず、図5(B)に示したタングステン膜とは異なった挙動を示した。したがって、窒化チタン膜は酸素と結合しにくい膜、または酸素が拡散しにくい膜ということができる。
また、図23(A)、(B)はスパッタ法でIGZO膜上に窒化タンタル膜または窒化チタン膜を積層したサンプルを形成し、窒素の深さ方向のプロファイルを熱処理前後でSIMS分析した結果である。なお、IGZO膜は、In:Ga:Zn=1:1:1(原子数比)をスパッタターゲットとし、Ar:O2=2:1(流量比)をスパッタガスとして用いてDCスパッタ法で形成した。また、窒化タンタル膜および窒化チタン膜は、前述の作製方法で形成した。なお、熱処理は、400℃の各1時間で行い、熱処理無しサンプルを含めて2サンプルで比較を行った。
図23(A)、(B)に示すように、いずれのサンプルもIGZO膜中への窒素の拡散は確認されないことがわかった。したがって、IGZO膜中でドナーとなる窒素は、窒化タンタル膜および窒化チタン膜からIGZO膜中に広く拡散することがないため、トランジスタのチャネル形成領域をn型化させにくいことがわかった。
以上により、窒化タンタル、窒化チタンなどの導電性窒化膜は、酸素と結合しにくい膜または酸素が拡散しにくい膜であり、当該導電性窒化膜中の窒素は、酸化物半導体層中に拡散しにくいことが示された。したがって、窒化タンタル、窒化チタンなどの導電性窒化膜は、実施の形態1乃至3で説明した本発明の一態様におけるトランジスタの第2のソース電極および第2のドレイン電極に用いる材料として相応しいことが示された。
なお、本実施例は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
本実施例では、導電性窒化膜のエッチングに関する実験結果について説明する。
本発明の一態様のトランジスタにおいては、第2のソース電極および第2のドレイン電極に用いる導電性窒化膜をエッチングすることによりチャネルとなる領域を形成する、所謂チャネルエッチ型構造であるため、当該導電性窒化膜と酸化物半導体層のエッチングの選択比が高いほど好ましい。
まず、ガラス基板上に酸化物半導体層(In:Ga:Zn=1:1:1または1:3:2)の単層、窒化タンタルの単層、窒化チタンの単層をそれぞれ成膜したサンプルを形成し、エッチング条件による選択比を比較した結果を説明する。なお、それぞれのサンプルの成膜方法は実施例2を参照することができる。
窒化タンタルおよび窒化チタン等の導電性窒化膜は、塩素系ガス、フッ素系ガスおよび両者の混合ガスなどを用いたドライエッチング法でエッチングすることができる。本実施例では、高密度プラズマ源であるICPのドライエッチング装置を用いた。
まず、塩素系ガスを用いてエッチングを行った結果について説明する。表1は、窒化タンタル膜、In:Ga:Zn=1:1:1のIGZO膜(以下、IGZO(111)膜)、In:Ga:Zn=1:3:2のIGZO膜(以下、IGZO(132)膜)のそれぞれのサンプルのエッチングレートの比較である。エッチングは、チャンバー内の圧力を0.67Pa、基板温度を40℃とし、上部電極のコイルに2000WのRF(13.56MHz)電力を印加し、基板側の電極に50Wの電力を印加し、エッチングガスは塩素(Cl2)のみで行った。
また、表2は、窒化チタン膜、IGZO(111)膜、IGZO(132)膜のそれぞれのサンプルのエッチングレートの比較である。エッチングは、チャンバー内の圧力を0.67Pa、基板温度を40℃とし、上部電極のコイルに1000WのRF(13.56MHz)電力を印加し、基板側の電極に50Wの電力を印加し、エッチングガスはCl2:BCl3=1:3(流量比)の混合ガスとして行った。
また、表3は、表1および表2より算出したそれぞれのサンプルのエッチングの選択比の比較である。窒化タンタル膜または窒化チタン膜のエッチングレートを基準(1)としたときのIGZO(111)膜、IGZO(132)膜のエッチングレートを意味する。
上記結果より、窒化タンタルでは十分な選択比がとれているが、窒化チタンではやや選択比が不足であり、上述の成膜条件では、IGZO膜のオーバーエッチングが懸念される。
次に、フッ素系ガスを用いてエッチングを行った結果について説明する。表4は、窒化タンタル膜、窒化チタン膜、IGZO(111)膜、IGZO(132)膜のそれぞれのサンプルのエッチングレートの比較である。エッチングは、チャンバー内の圧力を0.67Pa、基板温度を40℃とし、上部電極のコイルに2000WのRF(13.56MHz)電力を印加し、基板側の電極に50Wの電力を印加し、エッチングガスは四フッ化炭素(CF4)のみで行った。
また、表5は、表4より算出したそれぞれのサンプルのエッチングの選択比の比較である。窒化タンタル膜または窒化チタン膜のエッチングレートを基準(1)としたときのIGZO(111)膜、IGZO(132)膜のエッチングレートを意味する。
フッ素系ガスでは塩素系ガスよりもエッチングの選択比が高くなる傾向が見られ、特に窒化チタン膜では塩素系ガスを用いた場合よりも大きく改善される。したがって、本発明の一態様のトランジスタの構成要素である第2のソース電極および第2のドレイン電極に窒化タンタルまたは窒化チタン膜などの導電性窒化膜を用いる場合は、フッ素系ガスを用いたドライエッチングで当該導電性窒化膜をエッチングすることが好ましいことが示された。
図24(A)、(B)は、図1に示すトランジスタ100のゲート絶縁膜(GI)までを作製したサンプルの断面STEM写真である。ただし、IGZO膜には、IGZO(111)膜の単層を用いている。また、ゲート絶縁膜の上部には、サンプル加工のための保護膜が形成されている。なお、図24(A)に示すサンプルは、第2のソース電極および第2のドレイン電極に窒化タンタル、図24(B)に示すサンプルは、第2のソース電極および第2のドレイン電極に窒化チタンを用い、両者とも上述したフッ素系ガスでエッチングを行っている。なお、第1のソース電極および第1のドレイン電極は両者ともタングステンを用いている。
図24(A)、(B)に示すように、IGZO膜のオーバーエッチングはほとんどなく、トランジスタの構造においても窒化タンタル膜または窒化チタン膜とIGZO膜とのエッチングの選択比が高くとれることが示されている。
また、図24(A)において、窒化タンタル膜の端部のテーパ角度は73°、図24(B)において、窒化チタン膜の端部のテーパ角度は43°であり、当該角度はエッチング方法を調整することにより、実施の形態1の図7(A)の説明で記したθ3の範囲で調整することができる。
なお、図24(A)、(B)に示すサンプルは、フォトリソグラフィ工程において、光源に波長365nmの光(i線)を用いて作製した。したがって、チャネル長に相当する窒化タンタルまたは窒化チタンの間隔は300nm前後であるが、電子ビーム露光装置を用いることによって、30nm以下の間隔に形成可能である。
以上より、本発明の一態様のトランジスタを形成できることが示された。したがって、電気特性が良好で、長期信頼性の高いトランジスタを提供することができる。
なお、本実施例は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。