TWI641112B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI641112B
TWI641112B TW103118828A TW103118828A TWI641112B TW I641112 B TWI641112 B TW I641112B TW 103118828 A TW103118828 A TW 103118828A TW 103118828 A TW103118828 A TW 103118828A TW I641112 B TWI641112 B TW I641112B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
semiconductor layer
electrode
film
Prior art date
Application number
TW103118828A
Other languages
English (en)
Other versions
TW201507110A (zh
Inventor
高橋圭
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201507110A publication Critical patent/TW201507110A/zh
Application granted granted Critical
Publication of TWI641112B publication Critical patent/TWI641112B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本發明的一個方式的目的之一是提供一種即使遮斷電源也能夠保持資料的半導體裝置。該半導體裝置包括：第一電晶體；第二電晶體；第三電晶體；以及電容元件，其中，第一電晶體的源極電極和汲極電極中的一個電連接於第三電晶體的源極電極和汲極電極中的一個以及電容元件的一個電極，第二電晶體的閘極電極電連接於第三電晶體的源極電極和汲極電極中的另一個。

Description

半導體裝置
本發明的一個方式係關於一種半導體裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於物體、方法或製造方法。此外，本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組成物(composition of matter)。因此，更具體地，作為本說明書所公開的本發明的一個方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、記憶體裝置、它們的驅動方法或它們的製造方法。
在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體、半導體電路為半導體裝置的一個方式。另外，記憶體裝置、顯示裝置、電子裝置有時包括半導體裝置。
利用半導體元件的記憶體裝置大致分為揮發 性記憶體裝置和非揮發性記憶體裝置，揮發性記憶體裝置是在遮斷電力供應時，儲存資料消失的記憶體裝置，而非揮發性記憶體裝置是即使遮斷電力供應也保儲存存資料的記憶體裝置。
作為揮發性記憶體裝置的典型例子，有DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)。DRAM藉由選擇構成記憶元件的電晶體並將電荷蓄積在電容元件中來儲存資訊。
根據上述原理，因為當從DRAM讀出資料時電容元件的電荷消失，所以每次讀出資訊時都需要再次進行寫入工作。另外，由於構成記憶元件的電晶體的關閉狀態下的源極與汲極之間的洩漏電流(關態電流：off-state current)等而電容元件的電荷流出或電荷流入電容元件，所以資料的保持期間較短。因此，需要按規定的週期進行寫入工作(更新工作)，由此耗電量變得較高。另外，由於在遮斷電力供應時，儲存資料會消失，所以需要利用磁性材料或光學材料的其他記憶體裝置以長期保持資訊。
作為揮發性記憶體裝置的另一個例子，有SRAM(Static Random Access Memory：靜態隨機存取記憶體)。SRAM使用正反器電路保持儲存資料，因此不需要進行更新工作。在這一點上SRAM優越於DRAM。但是，由於正反器電路所占的面積大，所以存在記憶容量的單價變高的問題。另外，在遮斷電力供應時儲存資料會消失這一點是與DRAM相同的。
作為非揮發性記憶體裝置的典型例子，有快閃記憶體。快閃記憶體在電晶體的閘極電極和通道形成區之間具有浮動閘極，並使該浮動閘極保持電荷而進行儲存，因此，快閃記憶體具有資料保持期間極長(半永久)並且不需要進行揮發性記憶體裝置所需要的更新工作的優點(例如，參照專利文獻1)。
但是，在進行寫入時產生的穿隧電流引起構成記憶元件的閘極絕緣層的劣化，因此發生因規定次數的寫入而記憶元件不能發揮其功能的問題。為了減輕上述問題的影響，例如採用使各記憶元件的寫入次數均勻的方法，但是，為了實現該方法，需要複雜的週邊電路。而且，即使採用上述方法，也不能解決使用壽命的根本問題。也就是說，快閃記憶體不適合於資訊重寫頻率高的用途。
另外，快閃記憶體為了向浮動閘極注入電荷或者去除該電荷，需要高電壓和用於該目的的電路。並且，還存在為了注入電荷或去除電荷需要較長時間而難以實現寫入或擦除的高速化的問題。
[專利文獻1]日本專利申請公開昭57-105889號公報
鑒於上述問題，本發明的一個方式的目的之一是提供一種即使遮斷電源也能夠保持資料的半導體裝 置。本發明的一個方式的另一目的是提供一種對寫入次數也沒有限制的半導體裝置。本發明的一個方式的另一目的是提供一種功耗低的半導體裝置。本發明的一個方式的另一目的是提供一種可靠性高的半導體裝置。本發明的一個方式的另一目的是提供一種實現高積體化的半導體裝置。本發明的一個方式的另一目的是提供一種資料的保持能力高的半導體裝置。本發明的一個方式的另一目的是提供一種高速進行資料的寫入或讀出的半導體裝置。本發明的一個方式的另一目的是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載顯而易見地得知並抽出上述以外的目的。
在本說明書中公開的本發明的一個方式係關於一種使用氧化物半導體的電晶體、使用與該電晶體不同的半導體材料的電晶體以及包括電容元件的半導體裝置。
本發明的一個方式是一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；以及電容元件，其中，第一電晶體的源極電極和汲極電極中的一個電連接於第三電晶體的源極電極和汲極電極中的一個以及電容元件的一個電極，第二電晶體的閘極電極電連接於第三電晶體的源極電極和汲極電極中的另一個。
另外，本說明書等中的“第一”、“第二”等序數詞是為了避免構成要素的混淆而附記的，而不是用 於在數目方面上進行限制。
另外，本發明的另一個方式是一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；以及電容元件，其中，第一電晶體的源極電極和汲極電極中的一個電連接於第三電晶體的源極電極和汲極電極中的一個以及電容元件的一個電極，第二電晶體的閘極電極電連接於第三電晶體的源極電極和汲極電極中的另一個，第一電晶體源極電極和汲極電極中的另一個電連接於第一佈線，第一電晶體的閘極電極電連接於第二佈線，第二電晶體的源極電極和汲極電極中的一個電連接於第三佈線，第二電晶體的源極電極和汲極電極中的另一個電連接於第四佈線，第三電晶體的閘極電極電連接於第五佈線，電容元件的另一個電極電連接於第六佈線。
上述第一電晶體及第三電晶體包括：氧化物半導體層；與氧化物半導體層接觸的源極電極及汲極電極；氧化物半導體層；與源極電極及汲極電極接觸的閘極絕緣膜；以及隔著閘極絕緣膜與氧化物半導體層重疊的閘極電極。
上述氧化物半導體層也可以是從閘極絕緣膜一側依次層疊第三氧化物半導體層、第二氧化物半導體層及第一氧化物半導體層的疊層結構。
在上述層疊的氧化物半導體層中，第一氧化物半導體層及第三氧化物半導體層的導帶底的能量較佳為比第二氧化物半導體層的導帶底的能量更接近真空能階 0.05eV以上且2eV以下。
另外，較佳的是：第一氧化物半導體層至第三氧化物半導體層是In-M-Zn氧化物層(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，第一氧化物半導體層及第三氧化物半導體層中的相對於In的M原子個數比比第二氧化物半導體層中的相對於In的M原子個數比大。
也可以採用第三電晶體的源極電極和汲極電極中的一個連接於開關的一個電極，該開關的另一個電極電連接於第四佈線的結構。
第一佈線也可以電連接於第三佈線。
第四佈線也可以電連接於第六佈線。
藉由採用本發明的一個方式，可以提供一種即使遮斷電源也能夠保持資料的半導體裝置。或者，可以提供一種對寫入次數也沒有限制的半導體裝置。或者，可以提供一種功耗低的半導體裝置。或者，可以提供一種可靠性高的半導體裝置。或者，可以提供一種實現高積體化的半導體裝置。或者，可以提供一種資料的保持能力高的半導體裝置。或者，可以提供一種高速進行資料的寫入或讀出的半導體裝置。或者，可以提供一種新穎的半導體裝置等。
101‧‧‧佈線
102‧‧‧佈線
103‧‧‧佈線
104‧‧‧佈線
105‧‧‧佈線
106‧‧‧佈線
107‧‧‧佈線
110‧‧‧第一電晶體
120‧‧‧第二電晶體
130‧‧‧第三電晶體
140‧‧‧第四電晶體
150‧‧‧電容元件
210‧‧‧基板
220‧‧‧基底絕緣膜
230‧‧‧氧化物半導體層
231‧‧‧第一氧化物半導體層
232‧‧‧第二氧化物半導體層
233‧‧‧第三氧化物半導體層
240‧‧‧源極電極層
250‧‧‧汲極電極層
260‧‧‧閘極絕緣膜
270‧‧‧閘極電極層
272‧‧‧導電膜
280‧‧‧絕緣層
285‧‧‧絕緣層
331‧‧‧第一氧化物半導體膜
332‧‧‧第二氧化物半導體膜
333‧‧‧第三氧化物半導體膜
360‧‧‧絕緣膜
370‧‧‧導電膜
400‧‧‧基板
410‧‧‧元件隔離絕緣層
420‧‧‧絕緣層
431‧‧‧電極
433‧‧‧電極
700‧‧‧記憶元件
701‧‧‧電路
702‧‧‧電路
703‧‧‧開關
704‧‧‧開關
706‧‧‧邏輯元件
707‧‧‧電容元件
708‧‧‧電容元件
709‧‧‧電晶體
710‧‧‧電晶體
711‧‧‧電晶體
713‧‧‧電晶體
714‧‧‧電晶體
720‧‧‧電路
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8004‧‧‧CPU
8100‧‧‧報警裝置
8101‧‧‧微型電腦
8102‧‧‧檢測部
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧出風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中： 圖1是半導體裝置的電路圖；圖2是半導體裝置的電路圖；圖3是半導體裝置的電路圖；圖4是說明半導體裝置的工作的時序圖；圖5是半導體裝置的電路圖；圖6是說明半導體裝置的工作的時序圖；圖7A及圖7B是半導體裝置的電路圖；圖8是半導體裝置的電路圖；圖9A至圖9C是說明電晶體的俯視圖及剖面圖；圖10A至圖10C是說明電晶體的剖面圖；圖11是說明電晶體的剖面圖；圖12A至圖12C是說明電晶體的俯視圖及剖面圖；圖13A至圖13C是說明電晶體的製造方法的圖；圖14A至圖14C是說明電晶體的製造方法的圖；圖15A及圖15B是說明半導體裝置的剖面圖；圖16是半導體裝置的方塊圖；圖17是說明記憶體裝置的電路圖；圖18A至圖18C是說明可以應用半導體裝置的電子裝置的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不 脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。
另外，在本說明書等中，當明確地記載“X與Y連接”時，包括：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。這裡，X和Y為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括圖式或文章所示的連接關係以外的連接關係，而不侷限於指定的連接關係，例如圖式或文章所示的連接關係。
在X與Y電連接的情況下，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制導通和關閉的功能。換言之，藉由使開關成為導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。
在X與Y在功能上連接的情況下，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電 路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y是在功能上連接的。
此外，當明確地記載“X與Y連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確地記載“電連接”時，與簡單地明確記載“連接”的情況相同。
另外，即使在電路圖上獨立的構成要素互相電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，當將佈線的一部分也用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”在其範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
注意，例如，在電晶體的源極(或第一端子等)藉由(或沒有藉由)Z1與X電連接，電晶體的汲極(或第二端子等)藉由(或沒有藉由)Z2與Y電連接的 情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。
例如，可以表現為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，依次設置X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y而連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，這種表現方法只是一個例子而已，不侷限於上述表現方法。在此，X、Y、Z1及Z2為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的例子，可以舉出半導體基板(例如，單晶基板或矽基 板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或者基材薄膜等。作為玻璃基板的例子，可以舉出鋇硼矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、鈉鈣玻璃基板等。作為撓性基板的例子，可以使用以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的例子，可以舉出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為基材薄膜的例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或高積體化。
另外，也可以作為基板使用撓性基板，並在撓性基板上直接形成電晶體。或者，也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後使其從基板分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
另外，也可以使用一個基板形成電晶體，然 後將該電晶體轉置到另一個基板上。作為轉置電晶體的基板，除了上述可以設置電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺基板、聚醯亞胺基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。
實施方式1
在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置(記憶體裝置)的一個例子。
圖1是本發明的一個方式的半導體裝置(記憶體裝置)的電路圖，該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對其寫入次數也沒有限制。
圖1所示的半導體裝置包括：第一電晶體110；第二電晶體120；第三電晶體130；以及電容元件150。第一電晶體110的源極電極和汲極電極中的一個電連接於第三電晶體130的源極電極和汲極電極中的一個以及電容元件150的一個電極。另外，第二電晶體120的閘極電極電連接於第三電晶體130的源極電極和汲極電極中的另一個，第一電晶體110的源極電極和汲極電極中的另 一個電連接於第一佈線101，第一電晶體110的閘極電極電連接於第二佈線102，第二電晶體120的源極電極和汲極電極中的一個電連接於第三佈線103，第二電晶體120的源極電極和汲極電極中的另一個電連接於第四佈線104，電容元件150的另一個電極電連接於第六佈線106。
另外，圖2是示出即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制的半導體裝置(記憶體裝置)的另一個例子的電路圖。另外，在下面的說明中，使用相同的符號表示圖1的半導體裝置與圖2的半導體裝置中共同的要素。
圖2所示的半導體裝置包括：第一電晶體110；第二電晶體120；以及電容元件150。第一電晶體110的源極電極和汲極電極中的一個電連接於第二電晶體的閘極電極以及電容元件150的一個電極。另外，第一電晶體110的源極電極和汲極電極中的另一個電連接於第一佈線101，第一電晶體110的閘極電極電連接於第二佈線102，第二電晶體120的源極電極和汲極電極中的一個電連接於第三佈線103，第二電晶體120的源極電極和汲極電極中的另一個電連接於第四佈線104，電容元件150的另一個電極電連接於第六佈線106。
在此，第一電晶體110與第二電晶體120較佳為使用通道形成區的禁止帶寬度互相不同的材料形成。例如，可以使用氧化物半導體形成第一電晶體110，而使 用除了氧化物半導體以外的半導體材料(矽等)形成第二電晶體120。
使用氧化物半導體的電晶體具有關態電流極小的電特性，因此能夠長時間保持電荷。例如，在將源極與汲極之間的電壓設定為0.1V、5V或10V左右的情況下，以電晶體的通道寬度標準化的關態電流可以降低到幾yA/μm至幾zA/μm。另一方面，使用除了氧化物半導體以外的材料(例如結晶矽等)的電晶體容易進行高速工作。因此，藉由組合這兩者，可以構成資料的保持能力高且工作快速的記憶體裝置。注意，在本說明書中的電路圖中，在較佳為使用氧化物半導體的電晶體旁邊記載有“OS”的字樣。
另外，第一電晶體110及第二電晶體120也可以都是使用氧化物半導體的電晶體。或者，第一電晶體110及第二電晶體120也可以都是使用除了氧化物半導體以外的半導體材料(矽等)的電晶體。
在圖2所示的半導體裝置中，藉由有效地利用能夠保持第二電晶體120的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第二佈線102的電位設定為使第一電晶體110成為導通狀態的電位，使第一電晶體110成為導通狀態。
由此動作，第一佈線101的電位施加到第二電晶體120的閘極電極及電容元件150。換言之，對節點 FN施加指定的電荷(寫入)。在此，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。
然後，藉由將第二佈線102的電位設定為使第一電晶體110成為關閉狀態的電位，來使第一電晶體110成為關閉狀態，由此保持施加到節點FN的電荷(保持)。因為第一電晶體110的關態電流極小，所以節點FN的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第四佈線104施加指定的電位(恆電位)的狀態下對第六佈線106施加適當的電位(讀出電位)時，根據保持在節點FN中的電荷量，第三佈線103具有不同的電位。
一般而言，在第二電晶體120為n通道型電晶體的情況下，對第二電晶體120的閘極電極(節點FN)施加高位準電荷時的外觀上的臨界電壓Vth_H低於對第二電晶體120的閘極電極(節點FN)施加低位準電荷時的外觀上的臨界電壓Vth_L。
在此，外觀上的臨界電壓是指為了使第二電晶體120成為“導通狀態”所需要的第六佈線106的電位。因此，藉由將第六佈線106的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到第二電晶體120的閘極電極(節點FN)的電荷。
例如，在寫入時供應有高位準電荷的情況下，如果第六佈線106的電位為V0(>Vth_H)，第二電晶 體120則成為“導通狀態”。當供應有低位準電荷時，即使第六佈線106的電位為V0(<Vth_L)，第二電晶體120也保持“關閉狀態”。因此，藉由辨別第三佈線103的電位，可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。在不如此讀出資料的記憶單元中，對第六佈線106施加無論對閘極電極施加有什麼電位都使第二電晶體120成為“關閉狀態”的電位，即小於Vth_H的電位，即可。或者，對第六佈線106施加無論對閘極電極施加有什麼電位都使第二電晶體120成為“導通狀態”的電位，即大於Vth_L的電位，即可。
在圖2所示的半導體裝置中，藉由使用將氧化物半導體用於通道形成區的關態電流極小的電晶體，可以極長期地保持儲存資料。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供應的情況下(注意，較佳為固定電位)，也可以長期保持儲存資料。另外，也可以在儲存資料的保持期間內進行供應電力的動作。
另外，在上述驅動方法中，對節點FN的資料的寫入不需要高電壓，而且也不存在第二電晶體120劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地藉由施加高電壓來對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如第二電晶體120的閘極絕緣膜劣化 等問題。換言之，與習知的非揮發性記憶體不同地，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
另一方面，隨著電晶體的微型化加速，閘極絕緣膜需要減薄其厚度以保持容量。薄的閘極絕緣膜會使起因於穿隧電流的閘極漏電流增加。因此，在上述半導體裝置中，有時電容元件150所保持的電荷藉由第二電晶體120被釋放。
圖3是示出圖2所示的半導體裝置、用作讀出用的選擇開關的第四電晶體140以及各佈線的具體連接狀態的電路圖。
第一佈線101可以用作位元線(BL)，第二佈線102可以用作用來寫入資料的字線(WL1)，第四佈線104可以用作參考電位線(SL)，第七佈線107可以用作用來讀出資料的字線(WL2)。注意，在圖3所示的電路圖中，圖2所示的第三佈線103兼作第一佈線101，第六佈線106兼作第四佈線104。
圖4是說明由圖3所示的電路圖構成的半導體裝置的工作的時序圖的一個例子。另外，圖4示出各佈線的電位及節點FN的電位。
首先，在待命期間T1中，節點FN的電位可以是“High”(例如VDD，以下表示為“1”)或 “Low”(例如GND，以下表示為“0”)。另外，第四佈線104(SL)的電位一直保持為低電位(例如GND)。
接著，在寫入期間T2中，將第一佈線101(BL)的電位設定為“1”或“0”，並將第二佈線102(WL1)的電位設定為高電位(例如VDD+第一電晶體110的臨界電壓)以上來使第一電晶體110成為導通狀態，由此對節點FN寫入“1”或“0”。
在接下來的待命期間T3中，當使第一電晶體110成為關閉狀態時，理想的是節點FN的電位借助於該電晶體的極小的關態電流的幫助而被保持。然而，當節點FN已寫入有“1”時，並且第二電晶體120的閘極漏電流(IG)大，電荷就從電容元件150洩漏，如圖中的虛線所示的那樣節點FN的電位下降。
在接下來的讀出期間T4初始階段中，當將第一佈線101(BL)的電位預充電為高電位(例如VDD)，並將第七佈線107設定為高電位(例如VDD)時，作為選擇開關的第四電晶體140成為導通狀態，第一佈線101(BL)的電位根據節點FN的電位變化。
此時，當節點FN已寫入有“1”，並且第二電晶體120閘極漏電流(IG)小到可以忽略不計的程度，第一佈線101(BL)的電位就可以急速地接近GND，並讀出“1”。
另一方面，當第二電晶體120的閘極漏電流(IG)大時，由於節點FN的電位降低而第二電晶體120 的通態電流成為規定值以下，因此第一佈線101(BL)的電位如圖中的虛線所示的那樣不充分下降到GND。因此，有時不能正確地讀出“1”。
為了改善上述問題，本發明的一個方式的半導體裝置採用圖1所示的電路結構。在圖1所示的半導體裝置中，除了圖2所示的半導體裝置的結構以外，在節點FN與第二電晶體120之間還連接有第三電晶體130。明確而言，第三電晶體130的源極電極和汲極電極中的一個與節點FN電連接，源極電極和汲極電極中的另一個與第二電晶體120的閘極電極電連接。另外，第三電晶體130的閘極電極與第五佈線105電連接。
與第一電晶體110同樣地，第三電晶體130較佳為使用具有關態電流極小的電特性的氧化物半導體的電晶體。藉由將該使用氧化物半導體的電晶體用作第三電晶體130，即使在第二電晶體120的閘極漏電流(IG)大的情況下，也可以藉由使第三電晶體130成為關閉狀態來保持節點FN的電位，而不使節點FN的電位變化。
圖5是示出圖1所示的半導體裝置、用作讀出用的選擇開關的第四電晶體140以及各佈線的具體連接狀態的電路圖。
各佈線的功能與圖3的電路圖的說明相同。另外，第五佈線105可以具有用來寫入和讀出資訊的字線(WL3)的功能。注意，在圖5所示的電路圖中，圖1所示的第三佈線103兼作第一佈線101，第六佈線106兼作 第四佈線104。
圖6是說明由圖5所示的電路圖構成的半導體裝置的工作的時序圖的一個例子。另外，圖6示出各佈線的電位及節點FN的電位。
首先，在待命期間T1中，節點FN的電位可以是“1”或“0”。另外，第四佈線104(SL)的電位一直保持為低電位(例如GND)。
接著，在寫入期間T2中，將第一佈線101(BL)的電位設定為“1”或“0”，並將第二佈線102(WL1)的電位設定為高電位(例如VDD+第一電晶體110的臨界電壓)以上來使第一電晶體110成為導通狀態，再將第五佈線105(WL3)的電位設定為高電位(例如VDD+第三電晶體130的臨界電壓)以上來使第三電晶體130成為導通狀態，由此對節點FN寫入“1”或“0”。另外，還可以不使第三電晶體130成為導通狀態而對節點FN寫入資料電位。
在接下來的待命期間T3中，將第五佈線105(WL3)的電位設定為低電位(例如GND)來使第三電晶體130成為關閉狀態，由此切斷節點FN與第二電晶體120的連接。與第一電晶體110同樣地，作為第三電晶體130採用的是使用氧化物半導體的關態電流極小的電晶體，從而即使第二電晶體120的閘極漏電流(IG)大，節點FN的電位也被保持。
然後，在接下來的讀出期間T4的初始階段 中，將第一佈線101(BL)的電位預充電為高電位(例如VDD)，將第五佈線105(WL3)設定為高電位來使第三電晶體130成為導通狀態，將第七佈線107設定為高電位來使第四電晶體140成為導通狀態。此時，第一佈線101(BL)的電位根據節點FN的電位變化，所以可以準確地讀出“1”或“0”的資料。
另外，在讀出期間T4的初始階段中，當第二電晶體120的閘極漏電流(IG)大時，節點FN的電位有時出現相當於第二電晶體120的閘極容量的下降，如果電容元件150的容量充分大，其影響就變得很小，從而可以讀出正常的資料。另外，在只頻繁地進行讀出的用途中，也可以定期性地進行寫入工作。
另外，如圖7A及圖7B所示的那樣，本發明的一個方式的半導體裝置可以採用在第一電晶體110及第三電晶體130中設置背閘極的結構。圖7A示出對背閘極施加與前閘極相同的電位的結構，該結構可以增加通態電流。另外，圖7B示出對背閘極施加恆電位的結構，該結構可以控制臨界電壓。注意，雖然在圖7B中例示了背閘極與第四佈線104(SL)電連接的結構，但是背閘極也可以與供應有恆電位的另一個佈線電連接。
另外，在上述半導體裝置的說明中，雖然以每個電晶體都是n通道型的情況進行了說明，但也可以是p通道型。例如，如圖8所示的那樣，第二電晶體120及第四電晶體140也可以是p通道型。當然，也可以組合圖 7A及圖7B的結構與圖8的結構。另外，除了為了保持資料而採用使用氧化物半導體的電晶體以外，用於半導體裝置的材料或半導體裝置的結構等半導體裝置的具體結構無須被限制於這裡示出的結構。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖式說明能夠應用於在實施方式1中說明的第一電晶體110及第三電晶體130的電晶體。
圖9A至圖9C是上述電晶體的俯視圖及剖面圖。圖9A是俯視圖，圖9A所示的點劃線A1-A2的剖面相當於圖9B。圖9C是圖9A所示的點劃線A3-A4的剖面圖。另外，在圖9A的俯視圖中，為了明確起見，省略一部分的構成要素。此外，有時將點劃線A1-A2的方向稱為通道長度方向，將點劃線A3-A4的方向稱為通道寬度方向。
圖9A至圖9C所示的電晶體包括：形成在基板210上的基底絕緣膜220；形成在該基底絕緣膜上的其中依次形成有第一氧化物半導體層231、第二氧化物半導體層232的疊層；與該疊層的一部分接觸地形成的源極電極層240及汲極電極層250；與基底絕緣膜220、該疊層、源極電極層240及汲極電極層250的各一部分接觸的 第三氧化物半導體層233；形成在該第三氧化物半導體層233上的閘極絕緣膜260；形成在該閘極絕緣膜260上的閘極電極層270；以及形成在源極電極層240、汲極電極層250及閘極電極層270上的絕緣層280。
注意，電晶體的“源極”和“汲極”的功能例如在使用極性不同的電晶體的情況下或在電路工作中電流方向變化時，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
第一氧化物半導體層231較佳為包括c軸朝向垂直於基底絕緣膜220的表面的方向的結晶層，第二氧化物半導體層232較佳為包括c軸朝向垂直於第一氧化物半導體層231的頂面的方向的結晶層。
另外，第三氧化物半導體層233較佳為包括c軸朝向垂直於上述疊層的表面的方向的結晶層。
另外，也可以在絕緣層280上形成有由氧化物構成的絕緣層285。該絕緣層根據需要設置即可，也可以在其上還設置其他絕緣層。另外，將第一氧化物半導體層231、第二氧化物半導體層232以及第三氧化物半導體層233總稱為氧化物半導體層230。
接著，對圖9A至圖9C所示的電晶體的構成要素進行詳細的說明。
基板210不僅限於基底基板，也可以是形成有電晶體等其他裝置的基板。此時，電晶體的閘極電極層270、源極電極層240和汲極電極層250中的至少一個也 可以與上述其他裝置電連接。
基底絕緣膜220除了防止雜質從基板210擴散的功能以外，還可以具有對氧化物半導體層230供應氧的功能。因此，基底絕緣膜220較佳為包含氧，更佳為包含比化學計量比多的氧。此外，如上所述，當基板210是形成有其他裝置的基板時，基底絕緣膜220還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing；化學機械拋光)法等進行平坦化處理，以使其表面平坦。
另外，在形成電晶體的通道的區域中，氧化物半導體層230具有從基板210一側依次層疊有第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233的結構。另外，如圖9C的通道寬度方向的剖面圖所示，在通道形成區中，第三氧化物半導體層233以覆蓋由第一氧化物半導體層231和第二氧化物半導體層232構成的疊層的側面、頂面以及與該側面對置的側面的方式形成。因此，在通道形成區中，第二氧化物半導體層232具有被第一氧化物半導體層231及第三氧化物半導體層233包圍的結構。
在此，例如，第二氧化物半導體層232使用其電子親和力(真空能階與導帶底之間的能量差)大於第一氧化物半導體層231及第三氧化物半導體層233的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能 隙)的值。
注意，在本實施方式中，雖然詳細說明氧化物半導體層230為三層疊層的情況，但是氧化物半導體層230也可以為單層、兩層或四層以上的疊層。當氧化物半導體層230為一層時，例如可以採用圖10A所示的結構，將相當於第二氧化物半導體層232的層用於氧化物半導體層230即可。另外，當氧化物半導體層230為兩層的疊層時，例如，如圖10B所示的那樣，不在氧化物半導體層230中設置第三氧化物半導體層233即可。當採用該結構時，也可以調換第二氧化物半導體層232與第一氧化物半導體層231。另外，當氧化物半導體層230為三層的疊層時，也可以採用如圖10C所示那樣的與圖9A至圖9C不同的結構。另外，當氧化物半導體層230為四層以上時，例如可以採用：對在本實施方式中說明的三層結構的疊層層疊其他氧化物半導體層的結構；或者在該三層結構中的任一介面插入其他氧化物半導體層的結構。
第一氧化物半導體層231及第三氧化物半導體層233較佳為包含一種以上的構成第二氧化物半導體層232的金屬元素。例如，第一氧化物半導體層231及第三氧化物半導體層233較佳為使用其導帶底的能量比第二氧化物半導體層232的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下的氧化物半導體形成。
在上述結構中，當對閘極電極層270施加電 場時，通道形成在氧化物半導體層230中的導帶底的能量最低的第二氧化物半導體層232中。換言之，由於在第二氧化物半導體層232與閘極絕緣膜260之間形成有第三氧化物半導體層233，所以電晶體的通道不與閘極絕緣膜接觸。
另外，第一氧化物半導體層231包含一種以上的構成第二氧化物半導體層232的金屬元素，因此，與第二氧化物半導體層232和基底絕緣膜220接觸時的兩者之間的介面相比，在第二氧化物半導體層232與第一氧化物半導體層231之間的介面不容易形成介面能階。若形成該介面能階，則有時形成通道，因此有時導致電晶體的臨界電壓的變動。所以，藉由設置第一氧化物半導體層231，能夠抑制電晶體的臨界電壓等電特性的不均勻。此外，可以提高該電晶體的可靠性。
另外，第三氧化物半導體層233包含一種以上的構成第二氧化物半導體層232的金屬元素，因此，與第二氧化物半導體層232和閘極絕緣膜260接觸時的兩者之間的介面相比，在第二氧化物半導體層232與第三氧化物半導體層233之間的介面不容易發生載子散射。所以，藉由設置第三氧化物半導體層233，能夠提高電晶體的場效移動率。
例如，第一氧化物半導體層231及第三氧化物半導體層233可以使用如下材料：以高於第二氧化物半導體層232的原子個數比的方式包含Al、Ti、Ga、Ge、 Y、Zr、Sn、La、Ce或Hf的材料。明確而言，第一氧化物半導體層231及第三氧化物半導體層233的金屬元素的原子個數比為第二氧化物半導體層232的1.5倍以上，較佳為2倍以上，更佳為3倍以上。由於上述元素與氧堅固地鍵合，所以具有抑制在氧化物半導體層中產生氧缺陷的功能。也就是說，與第二氧化物半導體層232相比，在第一氧化物半導體層231及第三氧化物半導體層233中不容易產生氧缺陷。
另外，當第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233為至少包含銦、鋅及M(Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物層時，若將第一氧化物半導體層231的原子個數比設定為In：M：Zn=x1：y1：z1，第二氧化物半導體層232的原子個數比為In：M：Zn=x2：y2：z2，第三氧化物半導體層233的原子個數比為In：M：Zn=x3：y3：z3，y1/x1及y3/x3則較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在第二氧化物半導體層232中，在y2為x2以上的情況下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳為低於x2的3倍。
注意，在本說明書中，表示氧化物半導體層的組成的原子個數比還意味著原材料的原子個數比。在以氧化物半導體材料為靶材利用濺射法進行成膜的情況下， 根據濺射氣體的種類或比例、靶材的密度以及成膜條件，成膜之後的氧化物半導體膜的組成有時與原材料的靶材的組成不同。因此，在本說明書中，表示氧化物半導體層的組成的原子個數比包括原材料的原子個數比。例如，在利用濺射法進行成膜時，可以將“原子個數比為1：1：1的In-Ga-Zn氧化物膜”解釋為“以原子個數比為1：1：1的In-Ga-Zn氧化物材料為靶材形成的In-Ga-Zn氧化物膜”。
在第一氧化物半導體層231及第三氧化物半導體層233中的除了Zn及O之外的In與M的原子個數比中，較佳為In的比率低於50atomic%且M的比率為50atomic%以上，更佳為In的比率低於25atomic%且M的比率為75atomic%以上。另外，在第二氧化物半導體層232中的除了Zn及O之外的In與M的原子個數比中，較佳為In的比率為25atomic%以上且M的比率低於75atomic%，更佳為In的比率為34atomic%以上且M的比率低於66atomic%。
第一氧化物半導體層231及第三氧化物半導體層233的厚度為1nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，第二氧化物半導體層232的厚度為1nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
如此，藉由作為氧化物半導體層230採用第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233的疊層結構，能夠在第二氧化物半導 體層232中形成通道，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
在第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233的帶結構中，導帶底的能量連續地變化。這是可以理解的，因為：第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233的組成相似，因此氧容易在第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233中互相擴散。由此可以說，雖然第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233是組成互不相同的疊層體，但是在物性上是連續的。因此，在本說明書的圖式中，被層疊的各氧化物半導體層之間的介面由虛線表示。
主要成分相同的氧化物半導體層230不以單純地層疊各層的方式，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U字形的井結構)的方式形成。換言之，採用在各層之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
例如，第一氧化物半導體層231及第三氧化物半導體層233可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：6：4或1：9：6(原子個數比)的In-Ga-Zn氧化物等， 第二氧化物半導體層232可以使用In：Ga：Zn=1：1：1、5：5：6或3：1：2(原子個數比)等的In-Ga-Zn氧化物等。
氧化物半導體層230中的第二氧化物半導體層232形成井(well)，而在包括氧化物半導體層230的電晶體中，通道形成在第二氧化物半導體層232中。另外，氧化物半導體層230的導帶底的能量連續地變化，因此也可以稱其為U字形井(U Shape Well)。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，起因於雜質或缺陷的陷阱能階有可能形成在第一氧化物半導體層231與氧化矽膜等絕緣膜之間的介面以及第三氧化物半導體層233與氧化矽膜等絕緣膜之間的介面附近。由於第一氧化物半導體層231及第三氧化物半導體層233的存在，第二氧化物半導體層232可以遠離該陷阱能階。
注意，當第一氧化物半導體層231及第三氧化物半導體層233的導帶底的能量與第二氧化物半導體層232的導帶底的能量的差小時，有時第二氧化物半導體層232的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣膜的介面產生負的固定電荷，使得電晶體的臨界電壓向正方向變動。
因此，為了減少電晶體的臨界電壓的變動，需要在第一氧化物半導體層231及第三氧化物半導體層233的導帶底的能量與第二氧化物半導體層232的導帶底的能量之間設置一定程度以上的差異。該能量差都較佳為 0.1eV以上，更佳為0.15eV以上。
此外，為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性，藉由降低氧化物半導體層中的雜質濃度，來使氧化物半導體層成為本質或實質上本質是有效的。在此，“實質上本質”是指氧化物半導體層的載子密度低於1×1017/cm3，較佳為低於1×1015/cm3，更佳為低於1×1013/cm3。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳為降低第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233中以及各層之間的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析測定出的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3 以下的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中較佳為包含如下部分：氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的部分。
此外，當氧化物半導體層包含結晶時，如果以高濃度包含矽或碳，氧化物半導體層的結晶性則有可能降低。為了防止氧化物半導體層的結晶性的降低，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中包含如下部分即可：矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。此外，例如在氧化物半導體層的某個深度處或氧化物半導體層的某個區域中包含如下部分即可：碳濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3的部分。
此外，將如上述那樣的被高度純化了的氧化物半導體膜用於通道形成區的電晶體的關態電流極小。例如，在將源極與汲極之間的電壓設定為0.1V、5V或10V左右的情況下，以電晶體的通道寬度標準化的關態電流可以降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣膜，大多使用包含矽的絕緣膜，由於上述原因較佳為如本發明的一個方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。另外，當通道形成在閘極絕緣膜與氧化 物半導體層之間的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜離開。
源極電極層240及汲極電極層250較佳為使用容易與氧鍵合的導電材料。例如，可以使用Al、Cr、Cu、Ta、Ti、Mo和W等。在上述材料中，尤其較佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，容易與氧鍵合的導電材料包括氧容易擴散的材料。
當使容易與氧鍵合的導電材料與氧化物半導體層接觸時，發生氧化物半導體層中的氧擴散到容易與氧鍵合的導電材料一側的現象。該現象隨著溫度的提高而明顯。因為在電晶體的製程中有加熱製程，所以因上述現象而在氧化物半導體層的與源極電極層或汲極電極層接觸的區域的附近發生氧缺陷，包含於膜中的微量的氫與該氧缺陷鍵合而使該區域n型化。因此，可以將被n型化了的該區域用作電晶體的源極或汲極。
注意，當形成通道長度極小的電晶體時，有時因上述氧缺陷的發生而n型化的區域向電晶體的通道長度方向超出。此時，電晶體的電特性有時會發生變化，例如臨界電壓變動或閘極電壓難以控制開關(此時電晶體成為導通狀態)。因此，當形成通道長度極小的電晶體時，不一定較佳為將容易與氧鍵合的導電材料用於源極電極層 及汲極電極層。
在此情況下，源極電極層240及汲極電極層250也可以使用比上述材料更不容易與氧鍵合的導電材料。作為該導電材料，例如可以使用包含氮化鉭、氮化鈦、金、鉑、鈀或釕的材料等。另外，源極電極層240及汲極電極層250也可以採用層疊該導電材料與上述容易與氧鍵合的導電材料的結構。
作為閘極絕緣膜260，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，閘極絕緣膜260也可以是上述材料的疊層。
作為閘極電極層270，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta和W等的導電膜。此外，該閘極電極層也可以是上述材料的疊層。另外，該閘極電極層可以使用包含氮的導電膜。
在閘極絕緣膜260及閘極電極層270上較佳為形成有絕緣層280。作為該絕緣層，較佳為使用氧化鋁。氧化鋁膜具有防止氫、水分等雜質及氧透過的高遮斷效果。因此，將氧化鋁膜用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止主要導致電晶體的電特性的變動的氫、水分等雜質混入氧化物半導體層230；防止作為構成氧化物半導體層230的主要成分的材料的氧從氧化物半導體層被釋放；防止氧從基底絕緣膜 220不必要地被釋放。
另外，在絕緣層280上較佳為形成有絕緣層285。作為該絕緣層，可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，該氧化物絕緣層也可以是上述材料的疊層。
在此，絕緣層285較佳為包含過剩的氧。包含過剩的氧的氧化物絕緣層是指藉由加熱處理等而能夠釋放氧的氧化物絕緣層。較佳為採用在基板溫度為100℃以上且700℃以下，或者為100℃以上且500℃以下的熱脫附譜分析中，換算為氧原子的氧的釋放量為1.0×1019atoms/cm3以上的膜。能夠使該氧化物絕緣層釋放的氧經由閘極絕緣膜260擴散到氧化物半導體層230的通道形成區，因此即使在通道形成區中形成氧缺陷的情況下也能夠補充氧。因此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高積體化，必須使電晶體微型化。另一方面，已知隨著電晶體的微型化而電晶體的電特性劣化，當通道寬度縮短時導致通態電流減少。
然而，在本發明的一個方式的電晶體中，如上所述以覆蓋第二氧化物半導體層232的用來形成通道的區域的方式形成有第三氧化物半導體層233，通道形成層與閘極絕緣膜沒有接觸。由此，可以抑制在通道形成層與閘極絕緣膜的介面產生的載子的散射，從而可以提高電晶 體的場效移動率。
另外，本發明的一個方式的電晶體藉由採用如圖11的通道寬度方向的剖面圖所示那樣在通道寬度方向上的第二氧化物半導體層232的頂面的長度(W)縮小到與該第二氧化物半導體層的膜厚度相同的程度的結構，或者採用W比該第二氧化物半導體層的膜厚度小的結構，尤其可以提高電特性。
在此，當將基底絕緣膜220的凸部的高度設定為h、第一氧化物半導體層231的厚度設定為t1、第三氧化物半導體層233的厚度設定為t3、閘極絕緣膜260的厚度設定為tGI時，作為(h+t1)與(t3+tGI)的差的距離H大於0，較佳為W的5%以上且小於300%，更佳為W的10%以上且小於300%。另外，距離H較佳為小於W，更佳為小於第一氧化物半導體層231的厚度t1。
藉由採用這種結構，閘極電極層270包圍第二氧化物半導體層232，因此從閘極電極層270施加到第二氧化物半導體層232的電場被施加到整個第二氧化物半導體層232，從而通態電流得到增高。將這種電晶體的結構稱為Surrounded Channel(S-Channel：圍繞通道)結構。在S-Channel結構中，電流能夠流過整個第二氧化物半導體層232。由於電流流過第二氧化物半導體層232中，所以不容易發生介面散射的不良影響，而可以得到高通態電流。另外，增加第二氧化物半導體層232的膜厚度可以進一步增高通態電流。
因此，本發明的一個方式的電晶體即使被微型化也可以得到充分高的通態電流。
另外，在本發明的一個方式的電晶體中，藉由將第二氧化物半導體層232形成在第一氧化物半導體層231上，來使介面能階不容易產生。此外，藉由將第二氧化物半導體層232用作三層結構中的中間層，來消除從上下方混入的雜質的影響。因此，除了可以增高上述電晶體的通態電流之外，還可以使臨界電壓穩定或使S值變小。因此，可以降低Icut(閘極電壓VG為0V時的電流)，從而可以降低半導體裝置的功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。
另外，如圖12A至圖12C所示，本發明的一個方式的電晶體也可以包括氧化物半導體層230與基板210之間的導電膜272。藉由將該導電膜用作第二閘極電極(背電極)，能夠進一步增加通態電流或控制臨界電壓。為了增加通態電流，例如，使閘極電極層270和導電膜272具有相同的電位來實現雙閘極電晶體即可。另外，為了控制臨界電壓，對導電膜272供應與閘極電極層270不同的恆電位即可。另外，未圖示用來對導電膜272供應電位的佈線及連接部等。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中，參照圖13A至圖14C對實施方式2中的圖9A至圖9C所說明的電晶體的製造方法進行說明。
基板210可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以在上述基板上設置半導體元件並將其用作基板210。
作為基底絕緣膜220可以藉由電漿CVD法或濺射法等形成氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等的氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等的氮化物絕緣膜或者混合上述材料而形成的膜。此外，基底絕緣膜220也可以是上述材料的疊層，其中，較佳為與氧化物半導體層230接觸的上層至少使用包含過剩的氧的材料形成，以對氧化物半導體層230供應氧。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法(Plasma-immersion ion implantation method)等對基底絕緣膜220添加氧。藉由添加氧，可以更容易地將氧從基底絕緣膜220供應到氧化物半導體層230中。
注意，在基板210的表面由絕緣體構成且雜 質不會擴散到後面形成的氧化物半導體層230中的情況下，也可以不設置基底絕緣膜220。
接著，利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法或PLD(Pulse Laser Deposition：脈衝雷射沉積)法在基底絕緣膜220上形成將成為第一氧化物半導體層231的第一氧化物半導體膜331以及將成為第二氧化物半導體層232的第二氧化物半導體膜332(參照圖13A)。
接著，藉由對第一氧化物半導體膜331及第二氧化物半導體膜332選擇性地進行蝕刻，形成第一氧化物半導體層231及第二氧化物半導體層232(參照圖13B)。此時，如圖所示，也可以對基底絕緣膜220進行稍微過剩的蝕刻。藉由對基底絕緣膜220進行過剩的蝕刻，後面形成的閘極電極容易覆蓋第二氧化物半導體層232。另外，在電晶體的通道寬度方向上的剖面中，從第二氧化物半導體層232的頂面到其側面被形成為具有曲率的形狀。
另外，當對第一氧化物半導體膜331及第二氧化物半導體膜332選擇性地進行蝕刻時，不僅可以使用光阻劑，還可以使用金屬膜等硬遮罩。此外，也可以將有機樹脂形成在該金屬膜上。例如，作為該金屬膜，可以使用5nm左右的鎢膜等。
另外，作為上述蝕刻的方法，較佳為使用第一氧化物半導體膜331與第二氧化物半導體膜332的蝕刻速度的差異小的乾蝕刻法。
為了在第一氧化物半導體層231與第二氧化物半導體層232的疊層中形成連續結合，較佳為使用具備負載鎖定室的多室成膜裝置(例如，濺射裝置)以不暴露於大氣的方式連續地層疊各個層。在濺射裝置中的各室中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)且將在其上成膜的基板加熱到100℃以上，較佳為500℃以上，由此盡可能地去除雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止將包含碳成分或水分等的氣體從排氣系統倒流到各室內。
為了獲得高純度本質的氧化物半導體，不僅需要對各室內進行高真空抽氣，並且需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下的高度純化的氣體，能夠盡可能地防止水分等混入氧化物半導體膜。
第一氧化物半導體層231、第二氧化物半導體層232及在後面的製程中形成的第三氧化物半導體層233可以使用實施方式2所說明的材料。
另外，能夠用於第一氧化物半導體層231、第二氧化物半導體層232及第三氧化物半導體層233的氧化 物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，例如In-Ga-Zn氧化物是指作為主要成 分包含In、Ga和Zn的氧化物。另外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
注意，如在實施方式2中詳細說明的那樣，作為第二氧化物半導體層232，選擇電子親和力大於第一氧化物半導體層231及第三氧化物半導體層233的材料。
另外，當形成氧化物半導體膜時，較佳為利用濺射法。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。
當作為第一氧化物半導體層231、第二氧化物半導體層232或第三氧化物半導體層233使用In-Ga-Zn氧化物時，可以使用In、Ga、Zn的原子個數比為In：Ga：Zn=1：1：1、In：Ga：Zn=2：2：1、In：Ga：Zn=2：2：3、In：Ga：Zn=3：1：2、In：Ga：Zn=5：5：6、In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=1：4：3、In：Ga：Zn=1：5：4、In：Ga：Zn=1：6：6、In：Ga：Zn=2：1：3、In：Ga：Zn=1：6：4、In：Ga：Zn=1：9：6、In：Ga：Zn=1：1：4、In：Ga：Zn=1：1：2中的任一個的材料。
另外，例如In、Ga、Zn的原子個數比為 In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子個數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
另外，較佳的是，第二氧化物半導體層232的銦的含量多於第一氧化物半導體層231及第三氧化物半導體層233的銦的含量。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且藉由增加In的比率來增加s軌域的重疊，由此In的比率高於Ga的氧化物的移動率比In的比率等於或低於Ga的氧化物高。因此，藉由將銦的含量多的氧化物用於第二氧化物半導體層232，可以實現高移動率的電晶體。
下面，對氧化物半導體膜的結構進行說明。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態，因此也包括角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態，因此也包括角度為85°以上且95°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧 化物半導體膜、微晶氧化物半導體膜、非晶氧化物半導體膜等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此可以說，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知， CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向性的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱 處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以有時CAAC-OS膜中的結晶度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分之外的元素。尤其是，與構成氧化物半導體膜的金屬元素相比，與氧的鍵合力強的元素諸如矽等從氧化物半導體膜奪取氧而擾亂氧化物半導體膜的原子排列，成為降低結晶性的主要原因。另外，因為鐵和鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以 如果包含在氧化物半導體膜內部，則擾亂氧化物半導體膜的原子排列，成為降低結晶性的主要原因。此外，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有很少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通(normally-on)特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有很少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放為止需要的時間長，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，對微晶氧化物半導體膜進行說明。
在微晶氧化物半導體膜的TEM影像中有時觀 察不到明確的結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶稱為奈米晶(nc：nanocrystal)。並且，包含該奈米晶(nc)的氧化物半導體膜稱為nc-OS(奈米晶氧化物半導體：nanocrystalline Oxide Semiconductor)膜。另外，例如在nc-OS膜的TEM影像中，有時觀察不到明確的晶界。
在nc-OS膜中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，在nc-OS膜中的不同的結晶部之間沒有晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，在有的分析方法中，有時無法將nc-OS膜與非晶氧化物半導體膜區別開來。例如，當利用使用其束徑比結晶部大的X射線的XRD裝置藉由out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大(例如，50nm以上)的電子射線獲得的nc-OS膜的選區電子繞射圖案中，觀察到光暈圖案。另一方面，在使用其束徑近於或小於結晶部(例如，1nm以上且30nm以下)的電子射線獲得的nc-OS膜的奈米束電子繞射圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到環狀的區 域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，在nc-OS膜中的不同的結晶部之間沒有晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
CAAC-OS膜例如可以使用多晶的氧化物半導體濺射靶材，利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，由於該平板狀或顆粒狀的濺射粒子帶電，所以濺射粒子不在電漿中凝集而保持結晶狀態到達基板，由此可以形成CAAC-OS膜。
當第二氧化物半導體層232是In-M-Zn氧化物(M是Ga、Y、Zr、La、Ce或Nd)時，在用來形成第二氧化物半導體層232的濺射靶材中的金屬元素的原子個數比為In：M：Zn=a1：b1：c1的情況下，a1/b1較佳為1/3以上且6以下，更佳為1以上且6以下，c1/b1較佳為1/3以上且6以下，更佳為1以上且6以下。藉由使c1/b1為1以上且6以下，可以作為第二氧化物半導體層232較容易地形成CAAC-OS膜。靶材中的金屬元素的原子個數比 的典型例子為In：M：Zn=1：1：1、In：M：Zn=3：1：2、In：M：Zn=5：5：6等。
當第一氧化物半導體層231及第三氧化物半導體層233是In-M-Zn氧化物(M是Ga、Y、Zr、La、Ce或Nd)時，在用來形成第一氧化物半導體層231及第三氧化物半導體層233的濺射靶材中的金屬元素的原子個數比為In：M：Zn=a2：b2：c2的情況下，較佳的是a2/b2<a1/b1且c2/b2為1/3以上且6以下，更佳為1以上且6以下。藉由使c2/b2為1以上且6以下，可以作為第一氧化物半導體層231及第三氧化物半導體層233較容易地形成CAAC-OS膜。靶材中的金屬元素的原子個數比的典型例子為In：M：Zn=2：3：2、In：M：Zn=2：3：3、In：M：Zn=2：3：4、In：M：Zn=2：3：6等。
在形成第二氧化物半導體層232之後可以進行第一加熱處理。第一加熱處理在250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。作為第一加熱處理，也可以進行惰性氣體氛圍下的加熱處理，然後為了補充脫離了的氧而進行包含10ppm以上的氧化氣體的氛圍下的加熱處理。藉由進行第一加熱處理，可以提高第二氧化物半導體層232的結晶性，而且可以從基底絕緣膜220、第一氧化物半導體層231中去除氫或水等雜質。此外，也可以在用來形成第二氧化物半導體層232的蝕刻之前進行第一加熱處理。
接著，在第一氧化物半導體層231及第二氧化物半導體層232上形成將成為源極電極層240及汲極電極層250的第一導電膜。作為第一導電膜，可以使用Al、Cr、Cu、Ta、Ti、Mo、W或以它們為主要成分的合金材料。例如，利用濺射法等形成100nm厚的鈦膜。或者，也可以利用CVD法形成鎢膜。
接著，以在第二氧化物半導體層232上使第一導電膜分割的方式對第一導電膜進行蝕刻，來形成源極電極層240及汲極電極層250(參照圖13C)。此時，由於第一導電膜的過剩的蝕刻，第二氧化物半導體層232的一部分也可以被蝕刻。
接著，在第一氧化物半導體層231、第二氧化物半導體層232、源極電極層240及汲極電極層250上形成將成為第三氧化物半導體層233的第三氧化物半導體膜333。此時，也可以使第三氧化物半導體膜333中的與第二氧化物半導體層232的介面附近為微結晶層，該微結晶層上的層為c軸配向性的結晶層。
在形成第三氧化物半導體膜333之後可以進行第二加熱處理。第二加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第二加熱處理，可以從第三氧化物半導體膜333中去除氫或水等雜質。此外，還可以從第一氧化物半導體層231及第二氧化物半導體層232中進一步去除氫或水等雜質。
接著，在第三氧化物半導體膜333上形成將 成為閘極絕緣膜260的絕緣膜360。絕緣膜360可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等形成。此外，絕緣膜360也可以是上述材料的疊層。絕緣膜360可以利用濺射法、CVD法、MBE法、ALD法或PLD法等形成。
接著，在絕緣膜360上形成將成為閘極電極層270的第二導電膜370(參照圖14A)。作為第二導電膜370，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta、W或以它們為主要成分的合金材料。第二導電膜370可以利用濺射法或CVD法等形成。另外，第二導電膜370可以使用包含氮的導電膜，也可以使用包含上述材料中的任一的導電膜與包含氮的導電膜的疊層。
接著，使用用來形成閘極電極層270的光阻遮罩對第二導電膜370選擇性地進行蝕刻，來形成閘極電極層270。
接著，以上述光阻遮罩或者閘極電極層270為遮罩對絕緣膜360選擇性地進行蝕刻，來形成閘極絕緣膜260。
接著，以上述光阻遮罩或者閘極電極層270為遮罩對第三氧化物半導體膜333進行蝕刻，來形成第三氧化物半導體層233(參照圖14B)。
上述第二導電膜370、絕緣膜360及第三氧化 物半導體膜333的蝕刻既可以分別進行，又可以連續地進行。另外，蝕刻方法既可以採用乾蝕刻或濕蝕刻，又可以按每個層選擇適當的蝕刻方法。
接著，在源極電極層240、汲極電極層250及閘極電極層270上形成絕緣層280及絕緣層285(參照圖14C)。絕緣層280及絕緣層285可以使用與基底絕緣膜220同樣的材料及方法形成。另外，絕緣層280特別較佳為使用氧化鋁。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法等對絕緣層280添加氧。藉由添加氧，可以更容易地將氧從絕緣層280供應到氧化物半導體層230中。
接著，也可以進行第三加熱處理。第三加熱處理可以在與第一加熱處理相同的條件下進行。藉由進行第三加熱處理，容易使基底絕緣膜220、閘極絕緣膜260及絕緣層280釋放過剩的氧，因此可以降低氧化物半導體層230中的氧缺陷。
藉由上述製程，可以製造圖9A至圖9C所示的電晶體。
在此，關於實施方式1所示的半導體裝置(參照圖1)，圖15A示出應用了圖9A至圖9C所示的電晶體時的剖面圖的一個例子。
圖15A所示的半導體裝置在其上部具有使用第一半導體材料的第一電晶體110、第三電晶體130以及 電容元件150，在其下部具有使用第二半導體材料的第二電晶體120。
此外，藉由使電容元件150的一個電極使用與電晶體的源極電極或汲極電極相同的材料形成，使其另一個電極使用與電晶體的閘極電極相同的材料形成，並且使其介電質使用與電晶體的第三氧化物半導體層及閘極絕緣膜相同的材料形成，電容元件150可以與第一電晶體110及第三電晶體130同時形成。
如實施方式1所說明的那樣，第一電晶體110及第三電晶體130使用氧化物半導體形成。另外，第二電晶體120包括：設置在包含半導體材料(例如，結晶矽等)的基板400中的通道形成區；以夾著通道形成區的方式設置的雜質區域；與雜質區域接觸的金屬間化合物區域；設置在通道形成區上的閘極絕緣膜；以及設置在閘極絕緣膜上的閘極電極。注意，雖然有時在圖式中不明確地示出電晶體的源極電極或汲極電極，但是為了方便起見有時將這種電晶體也稱為電晶體。此時，為了對電晶體的連接關係進行說明，有時將源極區或汲極區也稱為“源極電極”或“汲極電極”。換言之，在本說明書中，“源極電極”的記載包括源極區。
在基板400上以包圍第二電晶體120的方式設置有元件隔離絕緣層410，並且以覆蓋第二電晶體120的方式設置有絕緣層420。另外，元件隔離絕緣層410可以利用LOCOS(Local Oxidation of Silicon：矽局部氧 化)或STI(Shallow Trench Isolation：淺溝槽隔離)等元件分離技術形成。
例如，在作為基板400使用結晶矽基板的情況下，第二電晶體120能夠進行高速工作。因此，藉由將該電晶體用作讀出電晶體，可以高速地進行資料的讀出。
在絕緣層420上設置有第一電晶體110及第三電晶體130。第一電晶體110的源極電極和汲極電極中的一個與第三電晶體130的源極電極和汲極電極中的一個電連接。該第一電晶體110的源極電極和汲極電極中的一個以及該第三電晶體130的源極電極和汲極電極中的一個用作第一電容元件150的一個電極。另外，第三電晶體130的源極電極和汲極電極中的另一個與第二電晶體120的閘極電極電連接。
另外，如圖15B所示，以與第一電晶體110重疊的方式隔著絕緣層420設置電極431，並以與第三電晶體130重疊的方式隔著絕緣層420設置電極433，由此可以構成包括圖12A至圖12C中的電晶體的半導體裝置。電極431及電極433可以用作背閘極。
如15A及圖15B所示那樣，可以在形成第二電晶體120的基板上形成第一電晶體110及電容元件150，所以可以提高半導體裝置的積體度。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，說明包括在實施方式1中說明的記憶體裝置的CPU。
圖16是示出將在實施方式1中說明的記憶體裝置用於其一部分的CPU的結構的一個例子的方塊圖。
圖16所示的CPU在基板1190上包括：ALU(Arithmetic logic unit：算術邏輯單元)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198(Bus I/F)；可改寫的ROM1199；以及ROM介面1189(ROM I/F)。作為基板1190，使用半導體基板、SOI基板或玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖16所示的CPU只是將其結構簡化而示出的一個例子而已，並且實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖16所示的CPU或算術邏輯單元的結構為核心，設置多個該核心並使其並行工作。另外，在CPU的內部算術邏輯單元或資料通路中能處理的位數例如為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193且被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器 控制器1197、時序控制器1195根據被解碼的指令而進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態而從暫存器1196讀出資料或對暫存器1196寫入資料。
另外，時序控制器1195生成控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1生成內部時脈信號CLK2的內部時脈生成部，將該內部時脈信號CLK2供應到上述各種電路。
在圖16所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用在上述實施方式中示出的電晶體。
在圖16所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇利用正反器保持資料還是利用電容元件保持資料。當選擇利用正反器保持資料時，對暫存器1196中的記憶單元供應電源電壓。當選擇利用電容元件保持資料時，改寫電容元件的資料，而可以停止對暫存器1196內 的記憶單元供應電源電壓。
圖17示出可用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件700包括當電源關閉時丟失儲存資料的電路701、當電源關閉時不丟失儲存資料的電路702、開關703、開關704、邏輯元件706、電容元件707以及具有選擇功能的電路720。電路702包括電容元件708、電晶體709、電晶體710及電晶體711。另外，記憶元件700根據需要還可以包括其他元件，例如二極體、電阻元件或電感器等。
在此，電路702可以使用在實施方式1中說明的記憶體裝置。在停止對記憶元件700供應電源電壓之後，接地電位(0V)或使電晶體709成為關閉狀態的電位繼續輸入到電路702中的電晶體709的閘極。例如，電晶體709的閘極藉由電阻器等負載接地。
在此示出如下例子：開關703使用具有一導電型(例如，n通道型)的電晶體713構成，而開關704使用具有與此不同導電型(例如，p通道型)的電晶體714構成。這裡，開關703的第一端子對應於電晶體713的源極和汲極中的一個，開關703的第二端子對應於電晶體713的源極和汲極中的另一個，並且開關703的第一端子與第二端子之間的導通或非導通(即，電晶體713的導通狀態或關閉狀態)由輸入到電晶體713的閘極中的控制信號RD選擇。開關704的第一端子對應於電晶體714的源極和汲極中的一個，開關704的第二端子對應於電晶體 714的源極和汲極中的另一個，並且開關704的第一端子與第二端子之間的導通或非導通(即，電晶體714的導通狀態或關閉狀態)由輸入到電晶體714的閘極中的控制信號RD選擇。
電晶體709及電晶體711的源極和汲極中的一個電連接到電容元件708的一對電極中的一個，電晶體711的源極和汲極中的另一個電連接到電晶體710的閘極。在此，將電晶體709、電晶體711及電容元件708的連接部分稱為節點M2。電晶體710的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關703的第一端子(電晶體713的源極和汲極中的一個)。
開關703的第二端子(電晶體713的源極和汲極中的另一個)電連接到開關704的第一端子(電晶體714的源極和汲極中的一個)。開關704的第二端子(電晶體714的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關703的第二端子(電晶體713的源極和汲極中的另一個)、開關704的第一端子(電晶體714的源極和汲極中的一個)、邏輯元件706的輸入端子和電容元件707的一對電極中的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件707的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件707的一對電極中的另一個電連接到能夠供應低電源電位 的佈線(例如，GND線)。可以對電容元件708的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件708的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件707及電容元件708。
控制信號WE被輸入到電晶體709的第一閘極(第一閘極電極層)。開關703及開關704的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間成為導通狀態時，另一個開關的第一端子與第二端子之間成為非導通狀態。
對應於保持在電路701中的資料的信號被輸入到電晶體709的源極和汲極中的另一個。圖17示出從電路701輸出的信號輸入到電晶體709的源極和汲極中的另一個的例子。由邏輯元件706使從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號的邏輯值反轉而形成反轉信號，將其經由電路720輸入到電路701。
另外，雖然圖17示出從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號藉由邏輯元件706及電路720被輸入到電路701的例子，但是本發明的一個方式不侷限於此。也可以不使從開關703的 第二端子(電晶體713的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路701。例如，當在電路701內設置有節點並在該節點中保持使從輸入端子輸入的信號的邏輯值反轉的信號時，可以將從開關703的第二端子(電晶體713的源極和汲極中的另一個)輸出的信號輸入到該節點。
電晶體709相當於在實施方式1中說明的半導體裝置中的第一電晶體110。另外，圖17示出具有第二閘極(背閘極)的結構。可以對第一閘極輸入控制信號WE並對第二閘極輸入控制信號WE2。控制信號WE2可以是具有固定電位的信號。該固定電位例如可以選自接地電位GND和低於電晶體709的源極電位的電位等。此時，控制信號WE2為具有用來控制電晶體709的臨界電壓的電位信號，能夠進一步降低電晶體709的Icut。控制信號WE2也可以是與控制信號WE相同的電位信號。另外，電晶體709也可以使用不具有第二閘極的電晶體。
另外，電晶體711相當於在實施方式1中說明的半導體裝置中的第三電晶體130。另外，圖17示出具有第二閘極(背閘極)的結構。可以對第一閘極輸入控制信號WE3並對第二閘極輸入控制信號WE4。控制信號WE4可以是具有固定電位的信號。該固定電位例如可以選自接地電位GND和低於電晶體711的源極電位的電位等。此時，控制信號WE4為具有用來控制電晶體711的臨界電壓的電位信號，能夠進一步降低電晶體711的 Icut。控制信號WE4也可以是與控制信號WE3相同的電位信號。另外，電晶體711也可以使用不具有第二閘極的電晶體。
在圖17所示的用於記憶元件700的電晶體中，電晶體709及電晶體711以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。例如，如在實施方式1中說明的第二電晶體120那樣，可以使用其通道形成在矽層或矽基板中的電晶體。或者，也可以作為用於記憶元件700的所有的電晶體使用其通道形成在氧化物半導體層中的電晶體。或者，記憶元件700也可以包括電晶體709及電晶體711以外的其通道形成在氧化物半導體層中的電晶體，並且作為剩下的電晶體使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖17所示的電路701例如可以使用正反器電路。另外，邏輯元件706例如可以使用反相器或時脈反相器等。
在本發明的一個方式的半導體裝置中，在不對記憶元件700供應電源電壓的期間，可以由設置在電路702中的電容元件708保持儲存在電路701中的資料。
另外，其通道形成在氧化物半導體層中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體層中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流小得多。因此，藉由將這種電晶體 用作電晶體709及電晶體711，即使在不對記憶元件700供應電源電壓的期間中也可以長期間地保持節點M2中的信號。因此，記憶元件700在停止供應電源電壓的期間也可以保持儲存資料(資料)。
另外，藉由設置開關703及開關704，能夠使節點M1進行預充電工作，因此可以縮短直到在再次開始供應電源電壓之後電路701保持原來的資料為止的時間。
另外，在電路702中，由電容元件708保持的信號被輸入到電晶體710的閘極。因此，在再次開始對記憶元件700供應電源電壓之後，可以將由電容元件708保持的信號轉換為電晶體710的狀態(導通狀態或關閉狀態)，並從電路702讀出。因此，即使在對應於保持在電容元件708中的信號的電位有些變動的情況下，也可以準確地讀出原來的信號。
藉由將這種記憶元件700用於處理單元所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理單元整體或構成處理單元的一個或多個邏輯電路中在短時間內也可以停止供應電源而抑制功耗。
在本實施方式中，說明了將記憶元件700用於CPU的例子，但是也可以將記憶元件700應用於DSP(Digital Signal Processor：數位訊號處理器)、定製 LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等的LSI、RF-ID(Radio Frequency Identification：射頻識別)。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在本實施方式中，說明可以使用在上述實施方式中說明的記憶體裝置、電晶體或CPU等(包括DSP、定製LSI、PLD、RF-ID)的電子裝置的例子。
在上述實施方式中說明的電晶體、記憶體裝置或CPU等可以應用於各種各樣的電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、個人電腦、文字處理機、影像再現裝置、可攜式音訊播放機、收音機、磁帶錄音機、音響、電話機、無線電話、行動電話機、車載電話、步話機、無線設備、遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、IC晶片、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、輻射計數器(radiation counters)、透析裝置、X射線診斷裝置等醫療設備等。另外，也可以舉出感煙探測器、感熱探測器、氣體警報裝 置、防盜警報裝置等警報裝置。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、電梯、自動扶梯、工業機器人、蓄電系統等。另外，利用使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替上述汽車的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖18A至圖18C示出這些電子裝置的具體例子。
在圖18A所示的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。包括本發明的一個方式的電晶體的記憶體裝置可以用於使顯示部8002工作的驅動電路。
此外，電視機8000也可以具備用來進行資訊通信的CPU8004、記憶體等。可以將包括本發明的一個方式的CPU或記憶體裝置用於CPU8004或記憶體。
圖18A所示的警報裝置8100是住宅用火災警報器，其包括感煙或感熱檢測部8102和微型電腦8101。微型電腦8101是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU的電子裝置的一個例子。
另外，圖18A所示的包括室內機8200和室外機8204的空調器是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，室內機8200具有外殼8201、出風口8202、CPU8203等。在圖18A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，在室內機8200和室外機8204的兩者中設置有CPU8203。藉由將在上述實施方式中示出的電晶體用於空調器的CPU，可以實現低功耗化。
另外，圖18A所示的電冷藏冷凍箱8300是包括在上述實施方式中示出的電晶體、記憶體裝置或CPU等的電子裝置的一個例子。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖18A中，CPU8304設置在外殼8301的內部。藉由將在上述實施方式中示出的電晶體用於電冷藏冷凍箱8300的CPU8304，可以實現低功耗化。
圖18B和圖18C例示出電子裝置的一個例子的電動汽車。電動汽車9700安裝有二次電池9701。由電路9702調整二次電池9701的電力的輸出，而該電力被供應到驅動裝置9703。電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將在上述實施方式中示出的電晶體用於電動汽車9700的CPU，可以實現低功耗化。
驅動裝置9703包括直流電動機或交流電動 機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的操作資料(加速、減速、停止等)、行車資料(爬坡、下坡等資料，或者車輪所受到的負載資料等)等的輸入資料，向電路9702輸出控制信號。電路9702根據處理裝置9704的控制信號而調整從二次電池9701供應的電能並控制驅動裝置9703的輸出。當安裝交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。

Claims (14)

  1. 一種半導體裝置，包括：記憶體單元，包括：第一電晶體；第二電晶體；第三電晶體；以及電容元件，其中該第一電晶體的源極電極和汲極電極中的一個電連接於該第三電晶體的源極電極和汲極電極中的一個以及該電容元件的一個電極，並且其中該第二電晶體的閘極電極僅直接連接於該第三電晶體的該源極電極和該汲極電極中的另一個。
  2. 一種半導體裝置，包括：記憶體單元，包括：第一電晶體；第二電晶體；第三電晶體；以及電容元件，其中該第一電晶體的源極電極和汲極電極中的一個電連接於該第三電晶體的源極電極和汲極電極中的一個以及該電容元件的第一電極，其中該第二電晶體的閘極電極僅直接連接於該第三電晶體的該源極電極和該汲極電極中的另一個，其中該第一電晶體的該源極電極和該汲極電極中的另一個電連接於第一佈線，其中該第一電晶體的閘極電極電連接於第二佈線，其中該第二電晶體的源極電極和汲極電極中的一個電連接於第三佈線，其中該第二電晶體的該源極電極和該汲極電極中的另一個電連接於第四佈線，其中該第三電晶體的閘極電極電連接於第五佈線，並且其中該電容元件的第二電極電連接於第六佈線。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該第一電晶體及該第三電晶體的通道形成區各包括氧化物半導體層。
  4. 根據申請專利範圍第3項之半導體裝置，其中該氧化物半導體層包含：第一氧化物半導體層；該第一氧化物半導體層上的第二氧化物半導體層；以及該第二氧化物半導體層上的第三氧化物半導體層。
  5. 根據申請專利範圍第4項之半導體裝置，其中該第一電晶體的該源極電極的邊緣及該汲極電極的邊緣在該第一電晶體的該第二氧化物半導體層上且與該第一電晶體的該第二氧化物半導體層接觸，其中該第一電晶體的該第三氧化物半導體層在該源極電極的該邊緣及該汲極電極的該邊緣上且與該源極電極的該邊緣及該汲極電極的該邊緣接觸，其中該第一電晶體的該源極電極的該邊緣與該第一電晶體的該閘極電極互相重疊，並且其中該第一電晶體的該汲極電極的該邊緣與該第一電晶體的該閘極電極互相重疊。
  6. 根據申請專利範圍第4項之半導體裝置，其中該第三氧化物半導體層接觸於該第一氧化物半導體層的側面以及該第二氧化物半導體層的側面。
  7. 根據申請專利範圍第3項之半導體裝置，其中該第一電晶體在絕緣膜上，其中該絕緣膜包含第一區域及第二區域，且該絕緣膜的該第一區域與該氧化物半導體層互相重疊，並且其中該第一區域的厚度比該第二區域的厚度大。
  8. 根據申請專利範圍第4項之半導體裝置，其中該第一氧化物半導體層及該第三氧化物半導體層之各者的導帶底的能量比該第二氧化物半導體層的導帶底的能量更接近真空能階0.05eV以上且2eV以下。
  9. 根據申請專利範圍第4項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層都包含In-M-Zn氧化物，其中M是Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的一個，並且其中該第一氧化物半導體層及該第三氧化物半導體層中的相對於In的M原子個數比各比該第二氧化物半導體層中的相對於In的M原子個數比大。
  10. 根據申請專利範圍第2項之半導體裝置，其中該第二電晶體的該源極電極和該汲極電極中的該一個電連接於開關的第一電極，並且其中該開關的第二電極電連接於該第三佈線。
  11. 根據申請專利範圍第2項之半導體裝置，其中該第一佈線電連接於該第三佈線。
  12. 根據申請專利範圍第2項之半導體裝置，其中該第四佈線電連接於該第六佈線。
  13. 根據申請專利範圍第3項之半導體裝置，其中該第二電晶體的通道形成區包括矽。
  14. 根據申請專利範圍第1或2項之半導體裝置，其中該半導體裝置被用於暫存器、快取記憶體、CPU、定製LSI、LSI、可程式邏輯裝置、及射頻識別中的一個。
TW103118828A 2013-06-13 2014-05-29 半導體裝置 TWI641112B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013124508 2013-06-13
JP2013-124508 2013-06-13

Publications (2)

Publication Number Publication Date
TW201507110A TW201507110A (zh) 2015-02-16
TWI641112B true TWI641112B (zh) 2018-11-11

Family

ID=52018460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118828A TWI641112B (zh) 2013-06-13 2014-05-29 半導體裝置

Country Status (4)

Country Link
US (1) US9721959B2 (zh)
JP (1) JP6381308B2 (zh)
KR (3) KR102282108B1 (zh)
TW (1) TWI641112B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6516978B2 (ja) * 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP2015172991A (ja) 2014-02-21 2015-10-01 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
WO2015136413A1 (en) * 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
US10091563B2 (en) * 2015-03-02 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Environmental sensor or semiconductor device
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US9935633B2 (en) * 2015-06-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
JP2017108397A (ja) * 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 信号処理回路、及び該信号処理回路を有する半導体装置
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10014325B2 (en) * 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10109633B2 (en) * 2016-04-27 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and authentication system
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20200006567A1 (en) * 2017-02-15 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI648825B (zh) * 2017-03-16 2019-01-21 日商東芝記憶體股份有限公司 半導體記憶體
JP2018206456A (ja) * 2017-06-07 2018-12-27 株式会社半導体エネルギー研究所 記憶装置
US11074881B2 (en) * 2017-07-07 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving a display device
KR102502201B1 (ko) * 2017-11-17 2023-02-22 삼성디스플레이 주식회사 지문 센서 및 이를 포함한 표시 장치
JP7344904B2 (ja) * 2018-12-21 2023-09-14 株式会社半導体エネルギー研究所 半導体装置
TWI713980B (zh) * 2019-01-21 2020-12-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
JP7123860B2 (ja) 2019-06-17 2022-08-23 株式会社東芝 演算装置
US11916121B2 (en) * 2020-06-29 2024-02-27 Taiwan Semiconductor Manufacturing Company Limited Tri-gate orthogonal channel transistor and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244085A (en) * 2011-01-13 2012-11-01 Semiconductor Energy Lab Semiconductor device and semiconductor memory device
TW201250863A (en) * 2009-12-28 2012-12-16 Semiconductor Energy Lab Method for manufacturing semiconductor device

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6198652B1 (en) 1998-04-13 2001-03-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor integrated memory device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052488A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
CN102612741B (zh) 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8890860B2 (en) * 2010-09-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Stereoscopic EL display device with driving method and eyeglasses
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9230683B2 (en) 2012-04-25 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI638519B (zh) 2013-05-17 2018-10-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250863A (en) * 2009-12-28 2012-12-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201244085A (en) * 2011-01-13 2012-11-01 Semiconductor Energy Lab Semiconductor device and semiconductor memory device

Also Published As

Publication number Publication date
KR20140145547A (ko) 2014-12-23
KR102490420B1 (ko) 2023-01-18
JP6381308B2 (ja) 2018-08-29
KR20220038629A (ko) 2022-03-29
US9721959B2 (en) 2017-08-01
JP2015018594A (ja) 2015-01-29
US20140367673A1 (en) 2014-12-18
KR102282108B1 (ko) 2021-07-26
KR20210093217A (ko) 2021-07-27
KR102376259B1 (ko) 2022-03-17
TW201507110A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
TWI641112B (zh) 半導體裝置
JP7075975B2 (ja) 半導体装置
JP6790205B2 (ja) 半導体装置
JP6894963B2 (ja) 半導体装置
JP6866455B2 (ja) 半導体装置
JP6606219B2 (ja) 半導体装置
TWI628798B (zh) 半導體裝置及其製造方法
JP6186166B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees