KR101779349B1 - 반도체 장치 및 그 제작 방법 - Google Patents

반도체 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR101779349B1
KR101779349B1 KR1020167032283A KR20167032283A KR101779349B1 KR 101779349 B1 KR101779349 B1 KR 101779349B1 KR 1020167032283 A KR1020167032283 A KR 1020167032283A KR 20167032283 A KR20167032283 A KR 20167032283A KR 101779349 B1 KR101779349 B1 KR 101779349B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
transistor
oxide
oxide semiconductor
Prior art date
Application number
KR1020167032283A
Other languages
English (en)
Other versions
KR20160137654A (ko
Inventor
순페이 야마자키
준이치로 사카타
켄고 아키모토
고세이 노다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160137654A publication Critical patent/KR20160137654A/ko
Application granted granted Critical
Publication of KR101779349B1 publication Critical patent/KR101779349B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

스위칭 소자로서 양호한 전기 특성과 높은 신뢰성을 갖는 트랜지스터를 사용하여 달성되는, 높은 신뢰성의 반도체 장치 및 그 제작 방법이 개시된다. 상기 반도체 장치는 기판 위에 구동 회로부 및 화소부를 포함하고, 상기 화소부는 투광성 보텀 게이트 트랜지스터를 포함한다. 상기 투광성 보텀 게이트 트랜지스터는: 투명 게이트 전극층; 상기 게이트 전극층 위의 산화물 반도체층으로서, 상기 산화물 반도체층의 표층은 나노 결정들의 미결정군을 포함하는, 상기 산화물 반도체층; 및 상기 산화물 반도체층 위의 소스 및 드레인 전극층들로서, 상기 소스 및 드레인 전극층들은 투광성 산화물 도전층을 포함한다.

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 산화물 반도체를 포함하는 반도체 장치에 관한 것이다.
본 명세서에서, 반도체 장치는 반도체 특성을 사용함으로써 기능할 수 있는 임의의 장치를 지칭하고, 액정 표시 장치 또는 발광 장치, 반도체 회로, 및 전자 기기는 모두 반도체 장치이다.
최근, 절연 표면을 갖는 기판 위에 형성된 반도체 박막(수 nm 내지 수백 nm의 두께를 갖는)을 사용하여 트랜지스터를 형성하는 기술이 주목받고 있다. 트랜지스터들은 IC 및 전기 광학 장치와 같은 전자 디바이스들에 광범위하게 응용되고, 특히 화상 표시 장치들의 스위칭 소자로서 개발이 재촉된다.
금속 산화물들이 반도체 특성을 갖는 재료로서 공지되어 있다. 이러한 반도체 특성을 갖는 금속 산화물들의 예는 산화 텅스텐, 산화 주석, 산화 인듐, 산화 아연, 등을 들 수 있다. 채널 형성 영역이 이러한 반도체 특성을 갖는 금속 산화물을 사용하여 형성된 트랜지스터가 공지되어 있다(예를 들어, 특허 문헌 1 및 특허 문헌 2 참조).
산화물 반도체들이 적용된 트랜지스터들은 비교적 높은 전계 효과 이동도를 갖는다. 따라서, 표시 장치 등을 위한 구동 회로는 상기 산화물 반도체들을 포함하는 트랜지스터를 사용하여 형성될 수 있다.
일본 공개 특허 출원 번호 2007-123861호 일본 공개 특허 출원 번호 2007-096055호
화소 회로(또한 화소부라고도 함) 및 구동 회로와 같은 복수의 상이한 회로들이 절연 표면 위에 형성될 때, 상기 화소부에 사용된 트랜지스터에 대해 높은 온-오프비와 같은 우수한 스위칭 특성이 요구되고, 상기 구동 회로에 사용된 트랜지스터에 대해 높은 동작 속도가 요구된다. 특히, 표시부의 해상도가 증가될수록, 표시 화상의 기록 시간은 감소될 필요가 있다. 따라서, 상기 구동 회로에 사용된 트랜지스터가 고속으로 동작하는 것이 바람직하다. 게다가, 고정세화됨에 따라 감소되는 개구율을 증가시킴으로써 표시 품질이 또한 향상될 수 있다.
따라서, 본 발명의 목적은 상기한 문제들을 해결하는 것이다. 구체적으로, 본 발명의 목적은 우수한 스위칭 특성들을 갖고, 고속으로 동작하고, 표시부가 고정세화되어도 개구율을 저감하지 않는 반도체 장치를 제공하는 것이다.
본 발명의 일 실시형태는, 하나의 기판 위에 트랜지스터를 사용하여 형성된 구동 회로부 및 화소부를 포함하는 반도체 장치 및 그 제작 방법이다. 상기 트랜지스터는 소스 영역 및 드레인 영역에 산화물 도전체 및 산화물 반도체를 사용하여 형성된 반도체층을 포함한다.
본 발명의 일 실시형태는, 하나의 기판 위에 제 1 트랜지스터를 포함하는 화소부 및 제 2 트랜지스터를 포함하는 구동 회로부를 포함한다. 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 게이트 전극층; 상기 게이트 전극층 위의 게이트 절연층; 상기 게이트 절연층 위의 산화물 반도체층으로서, 상기 산화물 반도체층의 표층은 나노 결정들의 미결정군을 포함하는, 상기 산화물 반도체층; 상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위의 산화물 절연층으로서, 상기 산화물 절연층은 상기 산화물 반도체층과 접하는, 상기 산화물 절연층을 포함한다. 상기 제 1 트랜지스터의 게이트 전극층, 소스 전극층, 및 드레인 전극층은 비정질 산화물 도전층을 사용하여 형성되고, 상기 제 2 트랜지스터의 게이트 전극층, 소스 전극층, 및 드레인 전극층은 금속을 사용하여 형성된다.
본 명세서에 있어서, "제 1" 및 "제 2"로서 첨부되는 서수사는 편의상 사용하는 것이며, 공정순 또는 적층순을 나타내는 것이 아니다는 것을 주의한다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 고유의 명칭을 나타내는 것이 아니다.
상기 구성에 있어서, 상기 제 1 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층은 투광성 재료를 사용하여 형성될 수 있어서, 개구율을 높게 할 수 있다.
상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층은, Ti, Mo, W, Al, Cr, Cu, Ta로부터 선택된 원소를 주성분으로하는 단일 막 또는 임의의 이들 원소들을 포함하는 합금막, 또는 임의의 상기 막들을 포함하는 적층 막일 수 있다.
상기 제 2 트랜지스터의 상기 소스 전극층과 상기 산화물 반도체층의 사이 및 상기 제 2 트랜지스터의 상기 드레인 전극층과 상기 산화물 반도체층의 사이에는 산화물 도전층이 형성될 수 있다. 이 구성으로 함으로써 접촉저항을 저감할 수 있고, 고속동작이 가능한 트랜지스터가 실현된다.
상기 제 1 및 제 2 트랜지스터 각각의 상기 산화물 반도체층 위에 형성된 상기 산화물 절연층은 산화 규소막, 질화산화 규소막, 산화 알루미늄막, 산화질화 알루미늄막 등을 사용하여 형성될 수 있다.
본 발명의 일 실시형태인 트랜지스터를 사용하고, 구동 회로부 및 화소 회로부를 하나의 기판 위에 형성하고, EL 소자, 액정소자, 전기영동소자 등을 사용하여 반도체 장치를 제작할 수 있다.
본 발명의 다른 일 형태는, 절연 표면을 포함하는 기판 위에 제 1 게이트 전극층과 제 2 게이트 전극층을 형성하는 단계; 상기 제 1 게이트 전극층 및 상기 제 2 게이트 전극층 위에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 위에 제 1 산화물 반도체층과 제 2 산화물 반도체층을 형성하는 단계; 가열 처리에 의해 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층의 표층에 나노 결정으로 이루어지는 미결정군을 형성하는 단계; 상기 게이트 절연층, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층 위에 산화물 도전층을 형성하는 단계; 상기 산화물 도전층 위에 금속층을 형성하는 단계; 상기 금속층 및 상기 산화물 도전층을 선택적으로 에칭하는 단계로서, 상기 제 1 산화물 반도체층의 일부와 겹치도록 상기 산화물 도전층을 포함하는 제 1 소스 전극층 및 제 1 드레인 전극층이 각각 형성되고, 상기 제 2 산화물 반도체층의 일부와 겹치도록 상기 산화물 도전층과 상기 금속층의 적층을 포함하는 제 2 소스 전극층과 제 2 드레인 전극층을 각각 형성하는 단계; 및 상기 제 1 산화물 반도체층, 상기 제 2 산화물 반도체층, 상기 제 1 소스 전극층, 상기 제 1 드레인 전극층, 상기 제 2 소스 전극층 및 상기 제 2 드레인 전극층 위에 산화물 절연층을 형성하는 단계를 포함하는, 반도체 장치의 제작 방법이다.
본 발명의 일 실시형태는 역스태거형의 보텀 게이트 트랜지스터이다. 상기 산화물 도전층의 일부를 에칭함으로써 상기 소스 전극층, 상기 드레인 전극층 및 채널 영역이 형성된다. 이 때, 상기 산화물 도전층과 표층에 나노 결정들로 형성된 미결정군을 포함하는 상기 산화물 반도체층에 대하여 높은 에칭 선택비를 포함하는 인산, 아세트산 및 초산을 포함하는 혼합된 산을 사용하는 것이 양호하다. 상기 혼합된 산을 사용함으로써 상기 산화물 도전층 하부의 상기 산화물 반도체층의 표층의 나노 결정으로 이루어지는 미결정군의 대부분은 에칭되지 않는 상태로 남겨진다.
상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층의 가열 처리는 RTA(rapid thermal annealing)법으로 행하는 것이 바람직하다.
본 발명의 일 실시형태에 따라, 양호한 전기 특성을 갖는 높은 신뢰성의 트랜지스터를 제작할 수 있고, 높은 표시 품질을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 형태를 나타내는 단면공정도.
도 2는 본 발명의 일 형태를 나타내는 단면도.
도 3은 본 발명의 일 형태를 나타내는 단면도.
도 4a1 및 도 4a2는 반도체 장치를 설명하는 평면도이고 도 4b는 반도체 장치의 단면도.
도 5는 반도체 장치를 설명하는 단면도.
도 6a는 반도체 장치를 설명하는 평면도이도 도 6b는 반도체 장치의 단면도.
도 7a 및 도 7b는 본 발명의 일 형태를 나타내는 단면도.
도 8은 반도체 장치를 설명하는 단면도.
도 9a 및 도 9b는 전자기기를 도시한 도면.
도 10은 전자기기를 도시한 도면.
도 11a 및 도 11b는 전자기기를 도시한 도면.
도 12a 및 도 12b는 전자기기를 도시한 도면.
도 13a 및 도 13b는 전자기기를 도시한 도면.
이하에서는, 본 발명의 실시형태에 대해서 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 또한, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 본 명세서 중의 도면에 있어서, 동일부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 첨부하고, 그 설명은 생략할 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일형태인 반도체 장치 및 그 제작 방법을 설명한다.
도 1e는 하나의 기판 위에 제작된 다른 구조를 갖는 2개의 트랜지스터의 단면구조를 나타낸다. 상기 트랜지스터(440 및 460)는 역스태거형이라고 불리는 보텀 게이트 구조의 하나다.
화소에 제공되는 상기 트랜지스터(460)는 절연 표면을 포함하는 기판(400) 위에 게이트 전극층(451a), 게이트 절연층(402), 산화물 반도체층(405), 소스 전극층(455a) 및 드레인 전극층(455b)을 포함한다. 또한, 상기 트랜지스터(460)를 덮고, 상기 산화물 반도체층(405)의 측면에 접하는 산화물 절연층(426), 및 상기 트랜지스터(460)를 덮고, 상기 산화물 반도체층(405)의 윗면에 접하는 산화물 절연층(427)이 제공된다. 상기 산화물 절연층(426)을 반드시 형성할 필요는 없다는 것을 주의한다.
상기 화소에 제공되는 상기 트랜지스터(460)는 일례로서 싱글 게이트 구조의 트랜지스터를 도시했지만, 복수의 채널 형성 영역을 포함하는 멀티 게이트 구조의 트랜지스터라도 된다.
상기 트랜지스터(460)에서, 상기 게이트 전극층(451a)과 상기 게이트 절연층(402) 및 상기 산화물 반도체층(405)이 중첩되고, 상기 산화물 반도체층(405)과 상기 소스 전극층(455a) 및 상기 드레인 전극층(455b)의 일부가 중첩되어 형성된다. 상기 트랜지스터(460)의 채널 형성 영역은, 서로 마주 보는 소스 전극층(455a)의 측면과 드레인 전극층(455b)의 측면 사이의 산화물 반도체층(405)의 영역, 즉, 상기 게이트 절연층(402)과 접하고, 동시에 상기 게이트 전극층(451a)와 중첩하는 영역이다.
고개구율을 갖는 반도체 장치를 실현하기 위해, 상기 트랜지스터(460)의 상기 게이트 전극층(451a), 상기 소스 전극층(455a) 및 상기 드레인 전극층(455b)은 투광성 도전막으로 형성된다.
상기 투광성 도전막의 재료로서, 가시광을 투과하는 도전 재료, 예를 들면 In-Sn-O계 산화물 도전 재료, In-Sn-Zn-O계 산화물 도전 재료, In-Al-Zn-O계 산화물 도전 재료, Sn-Ga-Zn-O계 산화물 도전 재료, Al-Ga-Zn-O계 산화물 도전 재료, Sn-Al-Zn-O계 산화물 도전 재료, In-Zn-O계 산화물 도전 재료, Sn-Zn-O계 산화물 도전 재료, Al-Zn-O계 산화물 도전 재료, In-O계 산화물 도전 재료, Sn-O계 산화물 도전 재료, Zn-O계의 산화물 도전 재료를 사용할 수 있다. 투광성 도전막의 형성에 스퍼터링법을 사용하는 경우에는, 산화 규소를 2중량% 이상 10중량% 이하 포함하는 타겟을 사용하여 성막을 행하고, 투광성 도전막에 SiOx(X>0)을 포함시켜, 비정질의 상태로 할 수 있다는 것을 주의한다.
상기 구동 회로부에 제공되는 트랜지스터(440)는 절연 표면을 포함하는 상기 기판(400) 위에 게이트 전극층(421a), 게이트 절연층(402), 산화물 반도체층(404), 산화물 도전층(446a 및 446b), 소스 전극층(445a) 및 드레인 전극층(445b)을 포함한다. 또한, 상기 채널 형성 영역(443), 상기 소스 전극층(445a) 및 상기 드레인 전극층(445b) 위에 절연층(427) 및 보호 절연층(428)이 제공된다.
상기 트랜지스터(440)의 상기 게이트 전극층(421a), 상기 소스 전극층(445a) 및 상기 드레인 전극층(445b)은 Ti, Mo, W, Al, Cr, Cu, Ta로부터 선택된 원소를 주성분으로 하는 단일막 또는 임의의 이들 원소들을 함유하는 합금막, 또는 임의의 상기 막들을 포함하는 적층막일 수 있다. 또한, 상기 소스 전극층(445a)과 상기 산화물 반도체층(404)의 사이 및 상기 드레인 전극층(445b)과 상기 산화물 반도체층(404)의 사이에는 각각 상기 산화물 도전층(446a 및 446b)이 형성된다. 이러한 구성으로, 접촉저항을 저감할 수 있고, 고속동작이 가능한 트랜지스터가 실현된다. 상기 산화물 도전층(446a 및 446b)은 상기 트랜지스터(460)의 상기 소스 전극층(455a) 및 상기 드레인 전극층(455b)으로 동일한 재료를 사용하여 형성된다는 것을 주의한다.
상기 산화물 절연층(426)과 중첩하는 상기 산화물 반도체층(404)의 제 1 영역(444c), 제 2 영역(444d)는 상기 채널 형성 영역(443)과 같은 산소 과잉 상태이며, 리크 전류의 저감 및 기생 용량을 저감할 수 있다.
상기 산화물 반도체층(404 및 405)의 재료로서, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 금속 산화수분이나, 3원계 금속 산화물인 In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화수분이나, 2원계 금속 산화물인 In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-O계 금속 산화물, Sn-Mg-O계 금속 산화물, In-Mg-0계 금속 산화수분이나, In-0계 금속 산화물, Sn-0계 금속 산화물, Zn-O계 금속 산화물 등의 산화물 반도체를 사용할 수 있다. 또한, 상기 산화물 반도체에 산화 규소를 포함할 수 있다.
상기 산화물 반도체층(404 및 405)로서, InMO3(ZnO)m(m>0)으로 표기되는 박막을 사용할 수 있다는 것을 주의한다. 여기에서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면 M으로서, Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등이 있다. InMO3(ZnO)m(m>0)으로 표기되는 상기 산화물 반도체막 중, M으로서 Ga를 포함하는 구조의 산화물 반도체막을 In-Ga-Zn-O 산화물 반도체막이라고 하고, 상기 In-Ga-Zn-O 산화물 반도체막의 박막을 In-Ga-Zn-O막이라고 한다.
상기 산화물 반도체층(404 및 405) 각각은 RTA법 등으로 고온 단시간의 탈수화 또는 탈수소화 처리를 받는다. 탈수화 또는 탈수소화 처리는, 불활성 가스 분위기 하에서 저항 가열이나 램프 조사 등으로, 500℃ 이상 750℃ 이하(또는 유리 기판의 변형점 이하의 온도)로 1분 이상 10분 이하, 바람직하게는 650℃, 3분 이상 6분 이하의 가열 처리로 행할 수 있다. RTA법을 사용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있기 때문에, 유리 기판의 변형점을 초과하는 온도에서도 처리가 수행될 수 있다.
상기 산화물 반도체층(404 및 405)은 상기 산화물 반도체층(404 및 405)가 성막되는 단계에서는 많은 댕글링 본드를 포함하는 비정질이다. 상기 탈수화 또는 탈수소화 처리의 가열 공정을 통해 근거리의 댕글링 본드끼리가 서로 결합해 질서화된 비정질구조를 가질 수 있다. 질서화가 진행함에 따라, 상기 산화물 반도체층(404 및 405)은 비정질 영역 중에 미결정이 점재한 비정질 산화물 반도체와 미결정 산화물 반도체의 혼합물 또는 미결정군으로 형성될 수 있다. 여기에서, 미결정은 입자 사이즈 1nm 이상 20nm 이하의 소위 나노 크리스탈이며, 일반적으로 마이크로 크리스탈이라고 불리는 미결정입자보다도 작은 사이즈이다.
상기 가열 공정을 통해 결정 영역이 되는 상기 산화물 반도체층(404 및 405)의 표층부는 상기 층의 표면에 대하여 수직인 방향으로 c축 배향을 한 나노 사이즈의 미결정이 형성된다. 이 경우, 결정의 장축은 c축 방향이고, 단축 방향의 크기는 1nm 이상 20nm 이하가 된다.
따라서, 상기 산화물 반도체층(404 및 405)의 표층부는 나노 결정을 포함하는 미결정군(404a 및 405a)을 포함하는 조밀한 결정 영역이 존재하여, n형화, 표층부를 통한 수분의 침입이나, 산소의 탈리로 인해 전기 특성이 열화하는 것을 방지할 수 있다. 또한, 상기 산화물 반도체층(404 및 405)의 표층부는 백 채널 측이며, 상기 산화물 반도체층(404 및 405)의 n형화 방지는 기생 채널 생성 억제에도 효과가 있다. 또한, 결정 영역으로 인해 도전율이 향상된 상기 표층부와 소스 전극층(445a 및 455a) 또는 드레인 전극층(445b 및 455b)과의 접촉저항을 감소시킬 수 있다.
여기에서, 결정 성장에 의해 용 이하게 획득되는, In-Ga-Zn-O막의 결정 구조는 금속 산화물 타겟에 의존한다. 예를 들면, 몰수비가 In2O3:Ga2O3:ZnO=1:1:1이 되는 In, Ga, 및 Zn을 포함하는 금속 산화물 타겟을 사용하여 In-Ga-Zn-O막을 성막하고, 가열 공정을 통해 결정화가 수행되는 경우, In 산화물층들 사이에 끼워져 있는 영역은 Ga와 Zn을 포함하는 1층 또는 2층의 산화물층이 혼재하는 육방정계에 속하는 적층 화합물 결정구조가 되기 쉽다. 또한, 몰수비가 In2O3:Ga2O3:ZnO=1:1:2인 타겟을 사용하여 성막하고, 가열 공정을 통해 결정화가 수행되는 경우에는, In 산화물층들 사이에 끼워져 있는 Ga와 Zn을 함유하는 산화물층은 2층 구조가 되기 쉽다. 2층 구조를 갖는 후자의 Ga와 Zn을 함유하는 상기 산화물층의 결정 구조는 안정하고, 결정성장도 일어나기 쉽다. 몰수비가 In2O3:Ga2O3:ZnO=1:1:2인 타겟을 사용하여 성막하고, 가열 공정을 통해 결정화가 수행되는 경우에는, Ga와 Zn을 함유하는 상기 산화물층의 외층으로부터 게이트 절연막과 Ga와 Zn을 함유하는 상기 산화물층 간의 계면으로 연속한 결정이 형성된다. 또한, 몰수비는 산화물층 중의 원자수비로 참조될 수 있다.
공정의 순서에 따라 상기 산화물 반도체층의 측면부에 결정 영역이 형성되지 않고, 따라서, 상기 결정 영역은 상층부뿐에만 형성된다는 것을 주의한다. 다만, 측면부의 면적은 작아지고, 따라서, 전기 특성의 열화 및 기생 채널 생성에 대한 상기 효과가 유지된다.
이하, 도 1a 내지 도 1e를 참조하여, 하나의 기판 위에 상기 트랜지스터들(440 및 460)을 제작하는 공정을 설명한다.
우선, 절연 표면을 갖는 상기 기판(400) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정 및 에칭 공정에 의해 상기 게이트 전극층(421a 및 421b)이 형성된다.
레지스트 마스크를 잉크젯법으로 형성할 수 있다는 것을 주의한다. 상기 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크가 필요하지 않아, 제작 비용을 저감할 수 있다. 물론, 제 1 포토리소그래피 공정뿐만 아니라, 다른 포토리소그래피 공정에도 잉크젯법을 적용할 수 있다.
상기 게이트 전극층들(421a 및 421b)의 각각을 형성하는 도전막으로서, Ti, Mo, W, Al, Cr, Cu, Ta로부터 선택된 원소를 주성분으로 하는 단일막, 또는 임의의 이들 원소들을 함유하는 합금막, 상기 임의의 막들을 포함하는 적층막등을 들 수 있다.
상기 기판(400)으로서, 나중의 가열 처리의 온도가 높을 경우에는, 변형점이 730℃ 이상인 유리 기판을 사용하면 양호하다. 또한, 유리 기판으로서, 예를 들면, 알루미노실리케이트유리, 알루미노보로실리케이트유리, 또는 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 또한, 일반적으로 산화 붕소보다 많은 양의 산화바륨(BaO)을 포함함으로써 보다 실용적인 내열 유리가 획득된다는 것을 주의한다. 이 때문에, B2O3보다 많은 양의 BaO를 포함하는 유리 기판을 사용하는 것이 바람직하다.
상기 유리 기판 대신에, 세라믹 기판, 석영기판, 사파이어 기판 등의 절연체로 형성되는 기판을 사용할 수 있다는 것을 주의한다. 그 밖에도, 결정화 유리 등을 사용할 수 있다.
또한, 하지막으로 기능하는 절연층을 상기 기판(400)과 상기 게이트 전극층들(421a 및 421b) 사이에 형성할 수 있다. 상기 하지막은 상기 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능이 있어, 하나 이상의 질화 규소막, 산화 규소막, 질화산화 규소막, 및 산화질화 규소막을 사용하여 단층 또는 적층 구조로 형성될 수 있다.
계속해서, 상기 게이트 전극층(421a 및 421b)을 덮도록 투광성 산화물 도전층을 성막한 후, 제 2 포토리소그래피 공정 및 에칭 공정에 의해 상기 게이트 전극층들(451a 및 451b)을 형성한다. 본 실시형태에서는, 배선 저항을 저감하기 위해서, 상기 화소부에 배치되는 게이트 배선은 상기 게이트 전극층(421b)과 동일한 금속막으로 형성된다.
상기 투광성 산화물 도전층의 재료로서, 가시광을 투과하는 도전 재료이며, 예를 들면 In-Sn-O계 산화물 도전 재료, In-Sn-Zn-O계 산화물 도전 재료, In-Al-Zn-O계 산화물 도전 재료, Sn-Ga-Zn-O계 산화물 도전 재료, Al-Ga-Zn-O계 산화물 도전 재료, Sn-Al-Zn-O계 산화물 도전 재료, In-Zn-O계 산화물 도전 재료, Sn-Zn-O계 산화물 도전 재료, Al-Zn-O계 산화물 도전 재료, In-O계 산화물 도전 재료, Sn-O계 산화물 도전 재료, Zn-O계의 산화물 도전 재료가 적용될 수 있다. 스퍼터링법을 사용하는 경우에는, 산화 규소를 2중량% 이상 10중량% 이하 포함하는 타겟을 사용하여 성막을 행하여, 투광성 도전막에 SiOx(X>0)을 포함시켜 비정질의 상태가 된다. 본 실시형태에서는 산화 규소를 함유하는 인듐주석산화물을 사용한다.
계속해서, 상기 게이트 전극층들(421a, 421b, 451a 및 451b) 위에 상기 게이트 절연층(402)을 형성한다.
본 실시형태에 있어서, 상기 게이트 절연층(402)은 고밀도 플라즈마 장치에 의해 형성된다. 여기에서, 상기 고밀도 플라즈마 장치는 1×1011/㎤ 이상의 플라즈마 밀도를 달성할 수 있는 장치이다. 예를 들면, 3kW 이상 6kW 이하의 마이크로파전력을 인가하여 플라즈마를 발생시켜서 절연막의 성막을 행한다.
챔버에 재료 가스로서 모노실란 가스(SiH4)와 아산화질소(N2O) 및 희가스를 도입하고, 10Pa 이상 30Pa 이하의 압력 하에서 고밀도 플라즈마를 발생시켜서 유리 기판과 같은 절연 표면을 포함하는 기판 위에 절연막을 형성한다. 그 후에 모노실란 가스의 공급을 정지하고, 기판을 대기에 노출하지 않고 아산화질소(N2O)와 희가스를 도입해서 절연막 표면에 플라즈마 처리를 행해도 된다. 상기 절차를 통해 형성된 절연막은 두께가 100nm 미만이어도 고 신뢰성을 갖는 반도체 장치 형성에 기여한다.
상기 게이트 절연층(402)의 형성 시, 상기 챔버에 도입하는 모노실란 가스(SiH4)와 아산화질소(N2O)의 유량비는 1:10 내지 1:200의 범위이다. 또한, 상기 챔버에 도입하는 희가스로서는, 헬륨, 아르곤, 크립톤, 크세논 등이 사용될 수 있다. 특히, 저렴한 아르곤을 사용하는 것이 바람직하다.
상기 고밀도 플라즈마 장치에 의해 형성된 상기 절연막은 일정한 두께를 갖기 때문에, 상기 절연막은 표면의 단차를 커버할 수 있는 우수한 능력을 갖는다. 또한, 상기 고밀도 플라즈마 장치를 사용함으로써, 상기 절연막의 두께를 정밀하게 제어할 수 있다.
많은 점에서 종래의 평행 평판형의 PCVD 장치를 사용하여 형성된 상기 절연막과는 달리, 상기 프로세스 순서를 통해 형성된 상기 절연막은, 같은 에천트를 사용하여 에칭 레이트가 비교되는 경우에 있어서, 종래의 평행 평판형의 PCVD 장치를 사용하여 형성된 절연막보다 10% 이상 또는 20% 이상 낮은 에칭 레이트를 갖는다. 상기 고밀도 플라즈마 장치에 의해 획득된 상기 절연막은 조밀한 막일 수 있다.
본 실시형태에서는, 상기 게이트 절연층(402)으로서 상기 고밀도 플라즈마 장치를 사용하여 형성된 두께 100nm의 산화질화 규소막(SiOxNy라고도 하고, x>y>0)을 사용한다.
다른 방법으로서 상기 게이트 절연층(402)은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 형성될 수 있다. 이 경우, 상기 게이트 절연층(402)은 산화 규소층, 질화 규소층, 산화질화 규소층 또는 질화산화 규소층의 단층, 또는 그것들의 적층으로 형성될 수 있다. 예를 들면, 성막 가스로서, SiH4, 산소 및 질소를 사용하여 플라즈마 CVD법에 의해 산화질화 규소층을 형성할 수 있다. 상기 게이트 절연층(402)의 두께는 100nm 이상 500nm 이하이고; 적층의 경우에는, 예를 들면, 두께 50nm 이상 200nm 이하의 제 1 게이트 절연층 위에 두께 5nm 이상 300nm 이하의 제 2 게이트 절연층이 적층된다.
계속해서, 제 3 포토리소그래피 공정 및 에칭 공정에 의해, 상기 게이트 전극층(421b)에 이르는 콘택트홀을 상기 게이트 절연층(402)에 형성한다. 산화물 반도체막을 성막, 에칭한 후에 상기 산화물 반도체층 위에 레지스트 마스크를 형성하고, 상기 게이트 전극층(421b)에 이르는 콘택트홀을 형성할 수 있다는 것을 주의한다. 그 경우에는 역스퍼터를 행하여, 상기 산화물 반도체층 및 상기 게이트 절연층(402)의 표면으로부터 레지스트 잔사 등을 제거하는 것이 바람직하다.
본 실시형태에서는, 제 3 포토리소그래피 공정 및 에칭 공정에 의해 상기 게이트 전극층(421b)에 이르는 콘택트홀을 형성하여, 상기 콘택트홀 형성 후에, 불활성 가스 분위기(예를 들어, 질소, 헬륨, 네온, 또는 아르곤)에서 가열 처리(400℃ 이상 기판의 변형점 미만)을 행하여, 상기 게이트 절연층(402)에 포함되는 수소 및 수분 등의 불순물을 제거하고 상기 산화물 반도체막을 성막하는 것이 바람직하다.
계속해서, 상기 게이트 절연층(402) 위에, 두께 5nm 이상 200nm 이하, 바람직하게는 10nm 이상 20nm 이하의 산화물 반도체막(403)이 형성된다(도 1a 참조).
상기 산화물 반도체막(403)은 4원계 금속 산화물인 In-Sn-Ga-Zn-O계; 3원계 금속 산화물인 In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물; 2원계 금속 산화물인 In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-0계 금속 산화물, Sn-Mg-0계 금속 산화물, In-Mg-O계 금속 산화물; In-O계 금속 산화물, Sn-O계 금속 산화물, Zn-O계 금속 산화물 등을 사용할 수 있다. 또한, 상기 산화물 반도체막에 산화 규소를 포함할 수 있다. 또한, 상기 산화물 반도체막(403)은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스(대표적으로는 아르곤) 및 산소를 포함하는 분위기 하에서 스퍼터링법에 의해 형성할 수 있다.
본 실시형태에서는, In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(몰수비가 In2O3:Ga2O3:ZnO=1:1:1, 또는 In2O3:Ga2O3:ZnO=1:1:2을 사용하고, 기판과 타겟의 사이와의 거리를 100mm, 압력 0.6Pa, 직류(DC)전원 0.5kW, 산소(산소 유량비100%) 분위기 하에서 성막한다. 또한, 펄스 직류(DC)전원을 사용하면, 성막시에 발생하는 분상물질(파티클, 먼지라고도 함)을 경감할 수 있고, 두께 분포도 균일하게 할 수 있어서 바람직하다. 본 실시형태에서는, 상기 산화물 반도체막(403)로서, In-Ga-Zn-O계 금속 산화물 타겟을 사용하여 스퍼터링법에 의해 두께 15nm의 In-Ga-Zn-O막을 성막한다.
스퍼터링법에는 스퍼터용 전원으로 고주파전원을 사용하는 RF스퍼터링법과, DC스퍼터링법, 펄스식으로 바이어스를 주는 펄스 DC스퍼터링법도 있다. RF 스퍼터링법은 주로 절연층을 성막할 경우에 사용할 수 있고, DC 스퍼터링법은 주로 도전층을 성막할 경우에 사용할 수 있다.
또한, 상이한 재료의 복수의 타겟을 설치할 수 있는 다원 스퍼터링 장치도 있다. 상기 다원 스퍼터링 장치로 동일한 챔버에서 다른 재료막을 적층 성막하거나 동일한 챔버에서 복수 종류의 재료를 동시에 방전시켜서 성막할 수도 있다.
또한, 챔버 내부에 자석기구를 구비한 마그네트론(magnetron) 스퍼터링법을 사용하는 스퍼터링 장치, 글로 방전을 사용하지 않고 마이크로파를 사용하여 발생된 플라즈마를 사용하는 ECR 스퍼터링법을 사용하는 스퍼터링 장치가 있다.
또한, 성막 중에 타겟 물질과 스퍼터링 가스를 화학반응시켜서 그것들의 화합물 박막을 형성하는 반응성 스퍼터링법이나, 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
또한, 산화물 반도체막을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입해서 플라즈마를 발생시키는 역 스퍼터링에 의해, 상기 게이트 절연층(402)의 표면의 먼지를 제거하는 것이 바람직하다. 역 스퍼터링은 아르곤 분위기 하에서 기판측에 RF전원을 사용하여 전압을 인가하고, 이온화한 아르곤을 기판에 충돌시켜서 표면을 개질하는 것이다. 또한, 아르곤 대신에 질소, 헬륨, 산소 등을 사용해도 된다.
또한, 상기 산화물 반도체막의 성막 전에, 불활성 가스 분위기(질소, 헬륨, 네온, 또는 아르곤 등) 하에서 가열 처리를 행하여, 상기 게이트 절연층(402)에 포함되는 수소 및 물 등의 불순물을 제거할 수 있다.
계속해서, 상기 산화물 반도체막(403)을 제 4 포토리소그래피 공정 및 에칭 공정에 의해 상기 섬 형상의 산화물 반도체층(404 및 405)으로 가공된다.
계속해서, 상기 산화물 반도체층(404 및 405)이 탈수화 또는 탈수소화된다. 상기 탈수화 또는 탈수소화를 위한 제 1 가열 처리는, 불활성 가스 분위기 하에서 저항 가열이나 램프 조사 등을 사용하여, 500℃ 이상 750℃ 이하(또는 유리 기판의 변형점 이하의 온도)로 1분 이상 10분 이하, 바람직하게는 650℃, 3분 이상 6분 이하로 행할 수 있다. RTA법을 사용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있어서, 유리 기판의 변형점을 초과하는 온도라도 처리가 수행될 수 있다. 또한, 제 1 가열 처리는, 이 타이밍에 한정되지 않고, 포토리소그래피 공정 또는 성막 공정 전후 등에서 복수회 행할 수 있다.
본 명세서에서는, 산화물 반도체층에 대한 질소 또는 희가스와 같은 불활성 가스 분위기 하에서의 가열 처리는 탈수화 또는 탈수소화를 위한 가열 처리라는 것을 주의한다. 본 명세서에서는, 탈수소화는 가열 처리에 의한 H2의 탈리만을 언급하는 것은 아니고, 탈수화 또는 탈수소화는 편의상 H, OH 등을 탈리하는 것을 또한 포함하는 것으로 한다.
상기 탈수화 또는 탈수소화된 산화물 반도체층은 대기에 노출되지 않고, 상기 산화물 반도체층에 물 또는 수소를 다시 혼입되는 것을 방지하는 것이 중요하다. 탈수화 또는 탈수소화에 의해, 산화물 반도체층을 n형(n-, n+ 등 ) 산화물 반도체층, 즉 저저항화된 산화물 반도체층이 되게 한 후, i형 산화물 반도체층으로 고저항화된 산화물 반도체층을 사용한 트랜지스터는 임계값 전압값이 양(positive)이며, 소위 노멀리 오프 특성을 나타낸다. 표시 장치에 사용하는 트랜지스터는 상기 게이트 전압이 0V에 가능한 한 가까운 양의 임계값 전압인 것이 바람직하다. 액티브 매트릭스 표시 장치에 있어서는, 회로를 구성하는 트랜지스터의 전기 특성이 중요해서, 이 전기 특성이 표시 장치의 성능을 좌우한다. 특히, 상기 트랜지스터의 임계값 전압이 중요하다. 상기 트랜지스터의 임계값 전압값이 음(negative)이라면, 상기 트랜지스터는 노멀리 온 상태가 되고; 즉 상기 게이트 전압이 0V일 때도 상기 소스 전극과 상기 드레인 전극 사이에 전류가 흐른다. 따라서 상기 트랜지스터를 포함한 회로를 제어하는 것이 어렵다. 또한, 상기 임계값 전압값이 양이어도, 그 절대값이 높은 경우에는, 구동 전압이 상승되고 스위칭 동작을 수행할 수 없다. n 채널형의 트랜지스터의 경우에는, 상기 게이트 전압에 양의 전압이 인가된 후 채널이 형성되어, 드레인 전류가 흐르기 시작하는 것이 바람직하다. 구동 전압을 높게 하지 않으면 채널이 형성되지 않는 트랜지스터 및 음의 전압에서도 채널이 형성되어서 드레인 전류가 흐르는 트랜지스터는 회로에 사용되는 트랜지스터로서는 적합하지 않다.
상기 탈수화 또는 탈수소화 후의 산화물 반도체층의 냉각은 탈수화 또는 탈수소화 분위기와 다른 분위기로 행해도 된다. 예를 들면, 탈수화 또는 탈수소화를 행한 노를 사용하여 대기에 노출되지 않고, 노를 고순도의 산소 가스 또는 고순도의 N2O 가스, 건조 가스(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하)로 충전시켜서 냉각될 수 있다.
제 1 가열 처리에 있어서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 수분이나 수소 등이 포함되지 않는 것이 바람직하다는 것을 주의한다. 여기에서, 상기 가열 처리장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도는 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상으로 하는 것이 바람직하다.
상기 불활성 가스 분위기 하에서 제 1 가열 처리를 행했을 경우, 산화물 반도체층은 제 1 가열 처리에 의해 산소결핍형 산화물 반도체층이 되어, n형(n-형) 산화물 반도체층, 즉 저저항 산화물 반도체층이 된다. 그 후에 상기 산화물 반도체층에 접하는 산화물 절연층을 형성함으로써 산화물 반도체층을 산소 과잉 상태로 함으로써 고저항 산화물 반도체층, 즉 i형 산화물 반도체층이 될 수 있다. 따라서, 전기 특성이 양호한 고신뢰성의 트랜지스터를 제작할 수 있다.
TDS(Thermal Desorption Spectroscopy)으로 제 1 가열 처리되지 않은 산화물 반도체층을 분석하면, 수분의 탈리를 나타내는 2개의 피크가 스펙트럼중에 450℃까지 검출된다. 한편, 상기 조건으로 탈수화 또는 탈수소화를 충분하게 행한 상기 산화물 반도체층은 상기 2개의 피크 중 적어도 250℃ 내지 300℃에 나타나는 하나의 피크는 검출되지 않는다.
본 실시형태에서는, RTA장치에 상기 기판을 도입하고, 상기 산화물 반도체층(404 및 405)에 대하여 질소 분위기 하에서 650℃에서 6분 동안 가열 처리를 행한다. 이 때, 상기 산화물 반도체층(404 및 405)은 탈수화 또는 탈수소화뿐만 아니라, 상기 산화물 반도체층(404 및 405)의 표층은 결정화되어, 나노 결정을 포함하는 미결정군(404a 및 405a)이 형성된(도 1b 참조).
제 1 가열 처리후의 상기 산화물 반도체층은 산소결핍형 산화물 반도체층이 되어서 성막 직후보다도 캐리어 농도가 높아지고, 상기 산화물 반도체층(404 및 405)은 1×1018/㎤ 이상의 캐리어 농도로 저저항화된다. 또한, 제 1 가열 처리의 조건 및 상기 산화물 반도체층의 재료에 따라서는, 막 전체가 결정화되어 미결정 또는 다결정이 될 수 있다.
또한, 제 1 가열 처리의 조건 및 재료에 따라, 상기 게이트 전극층(451a 및 451b)도 미결정 또는 다결정이 되도록 결정화될 수 있다. 예를 들면, 상기 게이트 전극층(451a 및 451b)으로서 인듐주석산화물을 사용하는 경우에는 450℃에서 1시간의 제 1 가열 처리로 결정화되지만, 산화 규소를 포함하는 인듐주석산화물이 상기 게이트 전극층(451a 및 451b)으로서 사용되는 경우에는 결정화가 일어나기 어렵다.
상기 산화물 반도체층의 제 1 가열 처리는 상기 섬 형상의 산화물 반도체층으로 가공되기 전에 상기 산화물 반도체막(403)에 수행될 수 있다.
계속해서, 상기 게이트 절연층(402) 및 상기 산화물 반도체층(404 및 405) 위에 산화물 절연층이 스퍼터링법으로 형성된다. 그 후, 제 5 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 선택적으로 에칭을 행해서 산화물 절연층(426)을 형성한다. 그 후, 레지스트 마스크가 제거된다. 이 단계에서 상기 산화물 반도체층(404 및 405)의 가장자리 및 측면은 상기 산화물 절연층(426)으로 덮인다. 상기 산화물 절연층(426)은 반드시 제공될 필요는 없다는 것을 주의한다. 다음에, 제 5 포토리소그래피 공정 및 에칭 공정에 의해 상기 게이트 전극층(421b)에 이르는 콘택트홀이 형성된다.
상기 산화물 절연층(426)은 적어도 1nm의 두께로 상기 산화물 절연층에 수분 또는 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 사용하여 형성 될 수 있다. 본 실시형태에서는, 산화물 절연층(426)으로서 산화 규소막을 스퍼터링법으로 성막한다. 성막시의 상기 기판 온도는 실온 이상 300℃ 이하일 수 있다. 본 실시형태에서는, 성막시 상기 기판의 온도는 100℃로 한다. 성막시에 수분 또는 수소 등의 불순물을 혼입시키지 않도록, 상기 기판을 대기에 노출하지 않고 성막 전에 감압 하에서 150℃ 이상 350℃ 이하의 온도로 2분 이상 10분 동안 프리-베이크를 수행하는 것이 바람직하다. 상기 산화 규소막의 스퍼터링법에 의한 성막은 희가스(대표적으로는 아르곤) 및 산소, 또는 희가스(대표적으로는 아르곤) 및 산소가 혼합된 분위기 하에서 수행될 수 있다. 또한, 성막용 타겟으로서 산화 규소 타겟 또는 규소 타겟을 사용할 수 있다. 예를 들면, 규소 타겟을 사용하고, 산소 및 희가스 분위기 하에서 스퍼터링법에 의해 산화 규소막을 형성할 수 있다. 저저항화된 상기 산화물 반도체층(404 및 405)에 접하여 형성된 상기 산화물 절연층(426)으로서, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고, 이들이 외부에서 침입하는 것을 차단하는 무기 절연막이 사용된다. 구체적으로는 산화 규소막, 질화산화 규소막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등을 사용한다.
본 실시형태에서는, 순도가 6N이며, 주상(柱狀) 다결정 붕소-도핑된 규소 타겟(저항 0.01Ωcm)을 사용하고, 상기 기판과 상기 타겟의 사이와의 거리(T-S 거리)를 89mm, 압력 0.4Pa, 직류(DC) 전원 6kW, 산소(산소 유량비 100%) 분위기 하에서 펄스 DC 스퍼터링법에 의해 성막한다. 막 두께는 300nm으로 한다.
계속해서, 상기 게이트 절연층(402), 상기 산화물 절연층(426), 및 상기 산화물 반도체층(404 및 405) 위에 산화물 도전층과 금속층의 적층을 형성한다. 스퍼터링법을 사용하면, 상기 산화물 도전층과 상기 금속층의 적층을 대기에 노출하지 않고 연속적으로 성막을 행할 수 있다(도 1c 참조).
상기 산화물 도전층으로서, 전술한 상기 게이트 전극층(451a 및 451b)에 적용하는 가시광에 대하여 투광성을 갖는 도전 재료를 사용하는 것이 바람직하다. 본 실시형태에서는 산화 규소를 포함하는 인듐주석산화물을 사용한다.
금속막으로서, Ti, Mo, W, Al, Cr, Cu, Ta로부터 선택된 원소, 또는 상기 원소를 성분으로 함유하는 합금, 상기 원소들을 조합한 합금 등을 사용한다. 또한, 상기 원소를 포함하는 단층에 한정되지 않고, 2층 이상의 적층을 사용할 수 있다. 상기 금속막의 성막 방법은, 상기 스퍼터링법 뿐만아니라, 진공 증착법(전자빔 증착법 등)이나, 아크방전 이온 플레이팅법이나, 스프레이법 등도 사용할 수 있다. 본 실시형태에서는 스퍼터링법으로 형성된 티타늄 막을 사용한다.
계속해서, 제 6 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 상기 금속막을 선택적으로 에칭하여 구동 회로부에 제공되는 상기 소스 전극층(445a), 상기 드레인 전극층(445b)과 상기 트랜지스터의 접속 전극층(449)을 형성한다. 그 후, 상기 레지스트 마스크를 제거한다. 이 때, 화소부에 제공되는 상기 트랜지스터(460) 위의 상기 금속막이 에칭에 의해 제거된다.
계속해서, 제 7 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 상기 산화물 도전층을 선택적으로 에칭하여 상기 구동 회로부에 제공되는 상기 트랜지스터(440)의 상기 소스 전극층(445a)과 중첩하는 상기 산화물 도전층(446a), 상기 구동 회로부에 제공되는 상기 트랜지스터(440)의 상기 드레인 전극층(445b)과 중첩하는 상기 산화물 도전층(446b), 상기 화소부에 제공되는 상기 소스 전극층(455a), 상기 화소부에 제공되는 상기 드레인 전극층(455b) 및 상기 접속 전극층(448 및 449)을 형성한다. 그 후, 상기 레지스트 마스크를 제거한다(도 1d 참조).
여기에서, 상기 산화물 도전층의 에칭에는 인산, 아세트산 및 초산을 포함하는 혼합산을 사용한다. 예를 들면, 인산 72.3%, 아세트산 9.8%, 초산 2.0%, 물 15.9%로 구성된 혼합산을 사용할 수 있다. 상기 산화물 도전층과 상기 산화물 반도체층은 조성이 서로 유사하기 때문에, 많은 경우에서 에칭 선택비가 작다. 그렇지만, 본 실시형태에서 사용하고 있는 상기 산화물 도전층(산화 규소를 포함하는 인듐주석산화물)은 비정질이며, 산화물 반도체층(In-Ga-Zn-O막)(404 및 405)의 표층에는 나노 결정의 미결정군이 형성되어, 비교적 큰 에칭 선택비가 얻어진다. 상기 혼합산을 사용했을 경우, 상기 산화물 도전층의 에칭 레이트는 18.6nm/sec이고, 나노 결정으로 이루어지는 미결정군이 형성되어 있는 상기 산화물 반도체층의 에칭 레이트는 4.0nm/sec이었다. 따라서, 상기 산화물 도전층은 에칭 시간을 제어함으로써 상기 혼합산을 사용하여 에칭되어, 상기 산화물 반도체층(404 및 405)의 표층에 있는 나노 결정의 미결정군 대부분이 에칭되지 않고 남는다.
또한, 상기 산화물 반도체층(404)과 상기 소스 전극층(445a) 및 상기 드레인 전극층(445b) 각각의 사이에 상기 산화물 도전층(446a 및 446b)을 설치함으로써 접촉저항이 감소되고, 고속동작이 가능한 트랜지스터가 실현된다. 본 실시형태에서는, 상기 구동 회로부에 설치되는 상기 트랜지스터(440)의 상기 소스 전극층(445a)과 상기 산화물 반도체층(404)의 사이에 제공된 상기 산화물 도전층(446a)은 소스 영역으로서 기능하고, 상기 드레인 전극층(445b)과 상기 산화물 반도체층(404)의 사이에 제공된 상기 산화물 도전층(446b)은 드레인 영역으로서 기능한다. 상기 산화물 도전층(446a 및 446b)은 예를 들면, 주변 회로(구동 회로)의 주파수 특성의 향상에 유효하다.
한편, 상기 화소부에 설치되는 상기 트랜지스터(460)의 상기 소스 전극층(455a) 및 상기 드레인 전극층(455b)은 투광성 산화물 도전층으로 형성되어, 광이 투과될 수 있고, 따라서 각 화소의 개구율을 향상시킬 수 있다.
계속해서, 상기 산화물 절연층(426), 상기 화소부에 설치되는 상기 트랜지스터(460)의 상기 소스 전극층(455a) 및 상기 드레인 전극층(455b), 상기 구동 회로부에 제공되는 상기 트랜지스터(440)의 상기 소스 전극층(445a) 및 상기 드레인 전극층(445b) 및 상기 접속 전극층(449) 위에 상기 절연층(427)이 형성된다(도 1e참조). 상기 절연층(427)으로서는, 전술한 산화물 절연층(426)과 같이 산화 규소막, 질화산화 규소막, 산화 알루미늄막, 또는 산화질화 알루미늄막등을 사용할 수 있다. 본 실시형태에서는, 상기 절연층(427)으로서 RF스퍼터링법을 사용하여 형성된 산화 규소막을 사용한다.
계속해서, 질소 가스 등의 불활성 가스 분위기 하, 200℃ 이상 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 제 2 가열 처리를 행한다. 예를 들면, 질소 분위기 하에서 250℃, 1시간 동안 가열 처리를 행한다. 또는, 상기 제 1 가열 처리와 같이 고온 단시간의 RTA처리를 행해도 된다.
상기 제 2 가열 처리에서는, 산화물인 상기 절연층(427)과 상기 산화물 반도체층들(404 및 405)의 일부가 접한 상태로 가열된다. 이 때문에, 상기 제 1 가열 처리로 저저항화된 상기 산화물 반도체층들(404 및 405)은 상기 절연층(427)으로부터 산소가 공급되어서 상기 산화물 반도체층들(404 및 405)이 산소 과잉한 상태가 되고, 고저항화(i형화)된다.
본 실시형태에서는, 상기 절연층(427) 성막 후에 상기 제 2 가열 처리를 행했지만 이러한 타이밍으로 한정되는 것은 아니다. 상기 제 2 가열 처리는 상기 절연층(427)의 성막 후 아무때나 수행될 수 있다. 또한, 상기 제 2 가열 처리는 복수 회 수행될 수 있다.
계속해서, 제 8 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 상기 절연층(427)에 상기 드레인 전극층(455b)에 이르는 콘택트홀을 형성하고, 나중의 공정에서 화소 전극층과 접속되는 접속 전극층(442)을 형성한다. 상기 접속 전극층(442)은 Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 주성분으로 하는 단일막, 또는 임의의 이들 원소들을 함유하는 합금막, 임의의 상기 막들의 적층막을 사용할 수 있다. 상기 드레인 전극층(455b)과 상기 화소 전극층이 직접 접속되는 경우 상기 접속 전극층(442)은 생략될 수 있다는 것을 주의한다.
계속해서, 상기 절연층(427) 위에 상기 보호 절연층(428)이 형성된다(도 1e 참조). 상기 보호 절연층(428)으로서는, 질화 규소막, 질화산화 규소막, 또는 질화 알루미늄막 등을 사용한다. 본 실시형태에서는, RF스퍼터링법을 사용하여 질화 규소막이 상기 보호 절연층(428)으로서 형성된다.
도시되지 않지만, 상기 화소부에 있어서 상기 절연층(427)과 상기 보호 절연층(428)의 사이에 평탄화 절연층을 형성해도 된다. 상기 평탄화 절연층으로서, 아크릴 수지, 폴리이미드, 벤조사이클로부텐계 수지, 폴리아미드, 또는 에폭시 수지 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또 상기 유기재료 이외에, 저유전율재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 사용할 수 있다. 이들 재료를 사용하여 형성되는 절연막을 복수 적층시켜 상기 평탄화 절연층을 형성할 수 있다는 것을 주의한다. 또한, 컬러필터층이 평탄화 절연층으로서 사용될 수 있다.
이상으로, 본 실시형태에서는 하나의 기판 위에 고속동작이 가능한 구동 회로부와 개구율이 향상된 화소부를 갖는 반도체 장치의 제작 방법을 제공할 수 있다.
본 실시형태는 임의의 다른 실시형태와 자유롭게 조합될 수 있다는 것을 주의한다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 기술된 트랜지스터를 사용하여 하나의 기판 위에 화소부와 구동 회로부를 형성하고, 액티브 매트릭스형의 액정 표시 장치 및 발광 장치를 제작하는 일 예를 기술한다.
액티브 매트릭스 기판으로서 액정 표시 장치의 단면구조의 일례를 도 2에 나타낸다.
본 실시형태에서는, 하나의 기판 위에 구동 회로부 및 화소부를 포함하는 구성에 대해서, 상기 구동 회로부용의 트랜지스터(440), 상기 화소부용의 트랜지스터(460), 게이트 배선 콘택트부, 저장 용량 소자, 게이트 배선, 소스 배선 및 그 교차부, 화소 전극 등을 도시해서 설명한다. 상기 저장 용량 소자, 상기 게이트 배선, 상기 소스 배선은, 실시형태 1에 나타내는 상기 트랜지스터의 제작 공정과 동일한 공정으로 형성할 수 있고, 포토마스크 매수의 증가나, 공정수를 증가시키지 않고 제작할 수 있다.
도 2에 있어서, 상기 트랜지스터(440)는 상기 구동 회로부에 제공된 트랜지스터이며, 화소 전극층(457a)과 전기적으로 접속하는 상기 트랜지스터(460)는 상기 화소부에 제공되는 트랜지스터이다.
본 실시형태에 있어서, 기판(400) 위에 형성되는 상기 트랜지스터(460)는 실시형태 1의 트랜지스터와 같은 구조를 갖는다.
상기 트랜지스터(460)의 게이트 전극층과 동일한 재료 및 동일한 공정으로 형성되는 용량 배선층(430)은 유전체로서 기능하는 게이트 절연층(402)과 용량 전극층(431)과 중첩되고, 따라서 저장 용량 소자가 형성된다. 또한, 상기 용량 전극층(431)은 상기 트랜지스터(460)의 소스 전극층(455a) 또는 드레인 전극층(455b)과 동일한 재료 및 동일한 공정으로 형성된다.
상기 저장 용량 소자는 상기 화소 전극층(457a)의 하방에 제공되어 상기 용량 전극층(431)이 상기 화소 전극층(457a)과 전기적으로 접속된다는 것을 주의한다.
본 실시형태에서는, 상기 용량 전극층(431) 및 상기 용량 배선층(430)을 사용하여 상기 저장 용량 소자를 형성하는 예를 나타냈지만, 상기 저장 용량 소자를 형성하는 구조에 관해서는 특별하게 한정되지 않는다. 예를 들면, 상기 저장 용량 소자를 형성하기 위해 게이트 배선, 평탄화 절연층, 보호 절연층, 게이트 절연층, 및 상기 화소 전극층(457a)을 서로 중첩할 수 있다.
또한, 복수의 게이트 배선들, 소스 배선들, 및 용량 배선층들이 화소 밀도에 따라 제공된다. 단자부에 있어서는, 상기 게이트 배선들과 동전위의 복수의 제 1 단자 전극들, 상기 소스 배선들과 동전위의 복수의 제 2 단자 전극들, 상기 용량 배선층들과 동전위의 복수의 제 3 단자 전극들 등이 배치된다. 각각의 상기 단자 전극들의 수는 실시자에 의해 적절하게 결정된 임의의 수일 수 있다.
상기 게이트 배선 콘택트부에 있어서, 게이트 전극층(421b)은 저저항의 금속재료로 형성될 수 있다. 상기 게이트 전극층(421b)은 상기 게이트 배선에 이르는 콘택트홀을 통해 상기 게이트 배선과 전기적으로 접속된다.
여기에서, 상기 산화물 반도체층의 성막 후, 상기 산화물 반도체층 위에 상기 산화물 도전층이 적층된 후, 또는 상기 소스 전극 및 상기 드레인 전극 위에 패시베이션 막이 형성된 후, 상기 산화물 반도체층에 대한 탈수화 또는 탈수소화를 위한 가열처리가 수행된다.
상기 구동 회로부의 상기 트랜지스터(440)의 상기 게이트 전극층(421a)은 상기 산화물 반도체층의 상방에 제공된 도전층(417)과 전기적으로 접속된다.
또한, 상기 배선 교차부에 있어서, 도 2에 도시된 바와 같이 기생 용량을 저감하기 위해서, 게이트 배선층(421c)과 소스 배선층(422)의 사이에는 상기 게이트 절연층(402) 및 산화물 절연층(426)이 적층된다.
액티브 매트릭스형의 액정 표시 장치를 제작할 때, 액티브 매트릭스 기판과 대향전극이 제공된 대향기판의 사이의 액정층으로 고정된다. 상기 대향기판에 제공된 상기 대향전극과 전기적으로 접속하는 공통 전극을 상기 액티브 매트릭스 기판 위에 설치하고, 상기 공통 전극과 전기적으로 접속하는 제 4 단자 전극을 상기 단자부에 설치된다는 것을 주의한다. 상기 제 4 단자 전극은 상기 공통 전극을 고정 전위, 예를 들면 GND, 0V 등으로 설정하기 위한 단자이다. 상기 제 4 단자 전극은 상기 화소 전극층(457a)과 같이 동일한 투광성을 갖는 재료로 형성할 수 있다.
상기 게이트 전극층, 상기 소스 전극층, 상기 드레인 전극층, 상기 화소 전극층, 다른 전극층들, 및 다른 배선층에 동일한 재료를 사용하면, 원재료나 제작 장치를 공용할 수 있어, 제작 비용을 삭감할 수 있다.
도 2의 구조에 있어서, 평탄화 절연층(456)으로서 감광성의 수지 재료를 사용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
도 3은 액티브 매트릭스형 발광 장치로서, 제 1 전극(화소 전극) 위에 EL층을 형성하기 전의 기판의 상태를 나타내는 단면도를 도시한다.
도 3에서, 역스태거형의 트랜지스터가 도시되고, 실시형태 1과 같은 구조의 트랜지스터를 사용할 수 있다. 또한, 하기에 나타내는 화소부의 구성 외에는 전술한 액정 표시 장치와 유사한 구성으로 할 수 있다.
도 3에 도시된 바와 같이, 절연층(427)이 형성된 후, 컬러필터층(453)이 형성된다. 컬러 필터층의 색은 적색, 녹색, 및 청색이다. 적색, 녹색, 및 청색의 컬러 필터층들이 인쇄법, 잉크젯법, 포토리소그래피 기술을 사용한 에칭 방법 등으로 각각 순차 형성된다. 상기 컬러필터층(453)을 상기 기판(400)측에 설치함으로써, 상기 컬러필터층(453)과 발광 소자의 발광 영역과의 얼라인먼트가 생략될 수 있다.
계속해서, 상기 컬러필터층(453)을 덮는 오버코트층(458)을 형성한다. 상기 오버코트층(458)은 투광성을 갖는 수지를 사용하여 형성된다.
여기에서는 적색, 녹색, 및 청색의 3색의 컬러필터층들을 사용하여 풀컬러 표시가 수행되는 예를 나타냈지만, 특별하게 한정되지 않는다. 대안적으로, 시안, 마젠타, 황색, 또는 백색의 컬러필터층을 더해서 풀컬러 표시를 행할 수 있다.
계속해서, 상기 오버코트층(458) 및 상기 절연층(427)을 덮는 보호 절연층(428)을 형성한다. 상기 보호 절연층(428)은 질화 규소막, 질화 알루미늄막, 질화산화 규소막, 또는 산화질화 알루미늄막 등과 같은 무기절연막이 사용된다.
계속해서, 포토리소그래피 공정에 의해 상기 보호 절연층(428)을 선택적으로 에칭하여 접속 전극층(452)에 이르는 콘택트홀을 형성한다. 또한, 이 포토리소그래피 공정에 의해, 단자 전극의 일부를 노출하도록 단자부의 상기 보호 절연층(428) 및 상기 절연층(427)이 선택적으로 에칭된다. 또한, 나중에 형성되는 발광 소자의 제 2 전극과 공통 전위선을 접속하기 위해서, 상기 공통 전위선에 도달하는 콘택트홀도 형성한다.
계속해서, 투광성 도전막을 형성하고, 포토리소그래피 공정 및 에칭 공정에 의해 상기 접속 전극층(452)과 전기적으로 접속하는 제 1 전극(457b)을 형성한다.
계속해서, 상기 제 1 전극(457b)의 주연부를 덮도록 격벽(459)을 형성한다. 상기 격벽(459)은 폴리이미드, 아크릴 수지, 폴리아미드, 에폭시 수지 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성한다. 상기 격벽(459)은 상기 제 1 전극(457b) 위에 개구부를 갖도록 형성되어 측벽이 곡률을 갖는 경사면으로 형성되는 것이 바람직하다. 이러한 개구는 상기 격벽(459)을 감광성의 수지재료를 사용하여 형성함으로써 용이하게 형성될 수 있다.
이상의 공정을 통해, 도 3에 도시된 기판의 상태를 획득할 수 있다. 이후의 공정은 상기 제 1 전극(457b) 위에 EL층을 형성하고, 상기 EL층 위에 제 2 전극을 형성하여 발광 소자를 형성한다. 또한, 상기 제 2 전극은 공통 전위선과 전기적으로 접속한다.
도 3에 도시된 상기 구동 회로부의 상기 트랜지스터(440)의 상기 산화물 반도체층의 상방에 도전층(417)이 형성될 수 있다. 상기 도전층(417)은 상기 화소 전극층(457a) 또는 상기 제 1 전극(457b)과 동일한 재료, 동일한 공정으로 형성할 수 있다.
상기 도전층(417)을 상기 산화물 반도체층의 채널 형성 영역(443)과 중첩하도록 설치함으로써, 상기 트랜지스터(440)의 임계값 전압의 시간에 따른 변화량을 저감할 수 있다. 또한, 상기 도전층(417)은 상기 게이트 전극층(421a)과 동전위에 함으로써, 상기 도전층(417)은 제 2 게이트 전극층으로서 기능할 수 있다. 또한, 상기 도전층(417)은 상기 게이트 전극층(421a)과 다른 전위를 가질 수 있다. 또한, 상기 도전층(417)의 전위는 GND, 0V, 또는 상기 도전층(417)은 플로팅 상태일 수 있다.
트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 상기 화소부와 상기 구동 회로부와 동일한 기판 위에 보호 회로를 설치하는 것이 바람직하다. 상기 보호 회로는 산화물 반도체층을 포함한 비선형소자로 형성하는 것이 바람직하다. 예를 들면, 보호 회로는 상기 화소부와 주사선 입력 단자 사이 및 상기 화소부와 신호선 입력 단자 사이에 설치된다. 본 실시형태에서는 주사선, 신호선 및 용량 버스선에 정전기 등으로 인한 서지 전압이 인가될 때 화소 트랜지스터 등이 파괴되지 않도록 복수의 보호 회로들이 제공된다. 그 때문에 상기 보호 회로에 서지 전압이 인가될 때, 공통 배선에 전하를 방출하도록 상기 보호 회로가 형성된다. 또한, 상기 보호 회로는 상기 주사선에 대하여 병렬로 배치된 비선형소자를 포함한다. 상기 비선형소자는 다이오드의 같은 2단자 소자 또는 트랜지스터와 같은 3단자 소자를 포함한다. 예를 들면, 상기 화소부의 상기 트랜지스터(460)와 동일한 공정으로 형성될 수 있고, 예를 들면 상기 비선형소자의 게이트 단자와 드레인 단자를 접속함으로써 다이오드와 같은 특성을 갖게 할 수 있다.
본 실시형태에서는, 실시형태 1의 상기 트랜지스터와 같은 구조가 사용된다는 것을 주의한다. 상기 트랜지스터(460)의 상기 게이트 전극층(451a), 상기 소스 전극층(455a), 상기 드레인 전극층(455b), 상기 저장 용량 소자부의 상기 용량 배선층(430), 및 상기 용량 전극층(431)은 투광성 산화물 도전층으로 형성된다. 따라서, 상기 화소부의 상기 트랜지스터(460) 및 상기 저장 용량 소자부는 투광성을 갖고, 개구율을 향상시킬 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합될 수 있다는 것을 주의한다.
(실시형태 3)
실시형태 1에 기술된 상기 트랜지스터를 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로부 및 상기 화소부를 하나의 기판 위에 형성하여, 시스템-온-패널이 획득될 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정소자(액정 표시 소자라고도 함), 전자 잉크와 같은 전기적 효과에 의해 콘트라스트가 변화되는 표시 매체도 채용될 수 있다.
본 명세서 중의 표시 장치는 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치를 포함)을 의미한다는 것을 주의한다. 또한, 상기 표시 장치는 FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프를 포함하는 모듈, 단부에 프린트 배선판이 제공된 TAB 테이프를 포함하는 모듈, 또는 COG(Chip On Glass) 방식에 의해 표시 소자 상에 IC(집적회로)가 직접 설치된 모듈도 모두 포함한다.
반도체 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대해서, 도 4를 사용하여 설명한다. 도 4a1 및 도 4a2는 트랜지스터(4010 및 4011) 및 액정소자(4013)를 제 1 기판(4001)과 제 2 기판(4006)의 사이에 씰재(4005)에 의해 밀봉한 패널의 상면도이다. 도 4b는 도 4a1 및 도 4a2의 M-N에 따른 단면도에 상당한다.
상기 제 1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로부(4004)를 둘러싸도록 씰재(4005)가 제공된다. 상기 화소부(4002) 및 상기 주사선 구동 회로부(4004) 위에 상기 제 2 기판(4006)이 제공된다. 따라서 상기 화소부(4002) 및 주사선 구동 회로부(4004)는 상기 제 1 기판(4001)과 씰재(4005) 및 상기 제 2 기판(4006)에 의하여 액정층(4008)과 함께 밀봉된다. 또한, 상기 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸여져 있는 영역과는 다른 영역에 단결정 반도체 또는 다결정 반도체로 신호선 구동 회로부(4003)가 형성된다.
또한, 상기 신호선 구동 회로부(4003)의 접속 방법은 특별하게 한정 되는 것이 아니고, COG 방법, 와이어본딩 방법, 또는 TAB 방법 등이 사용될 수 있다는 것을 주의한다. 도 4a1은 COG 방법에 의해 상기 신호선 구동 회로부(4003)를 실장하는 예이며, 도 4a2는 TAB 방법에 의해 상기 신호선 구동 회로부(4003)를 실장하는 예이다.
상기 제 1 기판(4001) 위에 제공된 상기 화소부(4002) 및 상기 주사선 구동 회로부(4004)는 각각 복수의 트랜지스터를 포함한다. 도 4b는 예로서 상기 화소부(4002)에 포함되는 트랜지스터(4010) 및 상기 주사선 구동 회로부(4004)에 포함되는 트랜지스터(4011)를 예시한다. 상기 트랜지스터들(4010 및 4011) 위에 절연층들(4041, 4020, 및 4021)이 제공된다.
실시형태 1에 기술된 상기 산화물 반도체층을 포함하는 고신뢰성의 트랜지스터가 상기 트랜지스터(4010 및 4011)로서 사용될 수 있다. 본 실시형태에 있어서, 상기 트랜지스터(4010 및 4011)는 n채널형 트랜지스터이다.
상기 구동 회로용의 상기 트랜지스터(4011)의 상기 산화물 반도체층의 채널 형성 영역과 중첩하도록 상기 절연층(4021)의 일부 위에 도전층(4040)이 제공된다. 상기 도전층(4040)을 상기 산화물 반도체층의 상기 채널 형성 영역과 중첩하도록 제공함으로써, 상기 트랜지스터(4011)의 임계값 전압의 변화량을 저감할 수 있다. 또한, 상기 도전층(4040)의 전위는 상기 트랜지스터(4011)의 게이트 전극층과 같거나 다를 수 있다. 상기 도전층(4040)은 또한 제 2 게이트 전극층으로서 기능할 수 있다. 또한, 상기 도전층(4040)의 전위는 GND, 0V, 또는 상기 도전층(4040)은 플로팅 상태일 수 있다.
상기 액정소자(4013)에 포함된 화소 전극(4030)은 상기 트랜지스터(4010)에 전기적으로 접속된다. 상기 액정소자(4013)의 대향전극(4031)은 상기 제 2 기판(4006) 상에 형성된다. 상기 화소 전극(4030), 상기 대향전극(4031) 및 상기 액정층(4008)이 서로 중첩하는 부분은 상기 액정소자(4013)에 상당한다. 또한, 상기 화소 전극(4030) 및 상기 대향전극(4031)은 각각 배향막으로서 기능하는 절연층(4032) 및 절연층(4033)이 제공된다.
투광성 기판이 상기 제 1 기판(4001) 및 상기 제 2 기판(4006)으로서 사용될 수 있고, 유리, 세라믹스, 또는 플라스틱이 사용될 수 있다는 것을 주의한다. 플라스틱으로서, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플루오라이드)필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 사용할 수 있다.
절연층을 선택적으로 에칭함으로써 획득되는 스페이서(4035)는 상기 화소 전극(4030)과 상기 대향전극(4031) 사이의 거리(셀 갭)를 제어하기 위해 제공된다. 대안적으로, 구상의 스페이서가 사용될 수 있다. 상기 대향전극(4031)은 상기 트랜지스터(4010)와 동일한 기판 위에 제공된 공통 전위선과 전기적으로 접속된다. 공통 접속부를 사용하여, 한 쌍의 기판간에 배치되는 도전성 입자를 통해 상기 대향전극(4031)과 상기 공통 전위선을 전기적으로 접속할 수 있다. 상기 도전성 입자는 상기 씰재(4005)에 함유된다는 것을 주의한다.
대안적으로, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용할 수 있다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온하면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 상기 블루상은 좁은 온도 범위에서 밖에 발현되지 않기 때문에, 온도 범위를 개선하기 위해서 5중량% 이상의 키랄제를 함유한 액정 조성물이 상기 액정층(4008)에 사용된다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.
액정 표시 장치의 예는 상기 기판의 외측 표면(시인측)에 편광판을 설치하고, 상기 기판의 내측 표면에 착색층 및 표시 소자로 사용하는 전극층을 설치하는 예가 기술되지만, 상기 편광판은 상기 기판의 내측 표면에 형성해도 된다. 상기 편광판과 상기 착색층의 적층 구조는 본 실시형태에 한정되지 않고, 상기 편광판 및 상기 착색층의 재료나 제작 공정 조건에 의해 적절히 설정될 수 있다.
상기 트랜지스터(4011)에서, 상기 채널 형성 영역을 포함하는 상기 반도체층에 접하여 상기 절연층(4041)이 형성된다. 상기 절연층(4041)은 실시형태 1에서 기술된 상기 절연층(427)과 동일한 재료 및 방법으로 형성될 수 있다. 또한, 상기 트랜지스터로 인한 표면 요철을 저감하기 위해서, 상기 절연층(4041)은 평탄화 절연층으로서 기능하는 상기 절연층(4021)으로 덮힌다. 여기에서는, 상기 절연층(4041)으로서, 실시형태 1과 유사한 스퍼터링법에 의해 산화 규소막을 형성한다.
또한, 상기 절연층(4041) 위에 상기 보호 절연층(4020)이 형성된다. 상기 보호 절연층(4020)은 실시형태 1에서 기술된 상기 보호 절연층(428)과 동일한 재료 및 방법으로 형성할 수 있다. 여기에서는, 상기 보호 절연층(4020)으로서 PCVD법에 의해 질화 규소막을 형성한다.
상기 평탄화 절연층으로서 상기 절연층(4021)이 형성된다. 상기 절연층(4021)으로서, 아크릴 수지, 폴리이미드, 벤조사이클로부텐계 수지, 폴리아미드, 에폭시 수지 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 사용할 수 있다. 이들 재료로 형성되는 복수의 절연층을 적층함으로써, 상기 절연층(4021)이 형성될 수 있다는 것을 주의한다.
실록산계 수지는 실록산계 재료를 출발 재료로서 형성된 Si-0-Si 결합을 포함하는 수지에 상당한다. 상기 실록산계 수지는 치환기로서 유기기(예를 들면 알킬기나 아릴기)나 플루오르기를 포함할 수 있다. 또한, 상기 유기기는 플루오르기를 포함할 수 있다.
상기 절연층(4021)의 형성법은 특별하게 한정되지 않고, 재료에 따라, 스퍼터링법, SOG법, 스핀 코트법, 딥법, 스프레이 도포법, 액적토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 상기 절연층(4021)의 소성 공정은 또한 상기 산화물 반도체층의 어닐링으로 기능하여 효율적으로 반도체 장치를 제작할 수 있다.
상기 화소 전극(4030) 및 상기 대향전극(4031)은 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐 아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성 도전성 재료를 사용하여 형성될 수 있다.
대안적으로, 상기 화소 전극(4030) 및 상기 대향전극(4031)은 도전성 고분자(도전성 중합체라고도 함)를 포함하는 도전성 조성물을 사용하여 형성될 수 있다. 상기 도전성 조성물을 사용하여 형성된 상기 화소 전극은 시트 저항이 10000Ω/□ 이하, 파장 550nm에서 광 투과율이 70% 이상인 것이 바람직하다. 또한, 상기 도전성 조성물에 포함되는 상기 도전성 고분자의 저항율이 0.1 Ω·cm 이하인 것이 바람직하다.
상기 도전성 고분자로서는, 소위 π 전자공액계 도전성 고분자가 사용될 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
또한 별도로 형성된 상기 신호선 구동 회로부(4003), 상기 주사선 구동 회로부(4004) 및 상기 화소부(4002)에 공급되는 각종 신호 및 전위는 FPC(4018)를 통해 공급된다.
접속 단자 전극(4015)은 상기 액정소자(4013)에 포함된 상기 화소 전극(4030)과 같은 도전막으로 형성된다. 단자 전극(4016)은 상기 트랜지스터(4010 및 4011)에 포함된 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
상기 접속 단자 전극(4015)은 이방성도전막(4019)을 통해 FPC(4018)에 포함된 단자에 전기적으로 접속된다.
도 4a1, 도 4a2 및 도 4b는 상기 신호선 구동 회로부(4003)를 별도로 형성하고 상기 제 1 기판(4001) 상에 실장하는 예를 나타내고 있지만 이 구성에 한정되지 않는다. 상기 신호선 구동 회로부(4003)를 상기 제 1 기판(4001)위에 형성할 수 있다.
도 5는 본 명세서에 개시하는 제작 방법에 의해 제작되는 트랜지스터를 포함하는 기판을 사용하여 액정 표시 모듈을 구성하는 일 예를 도시한다.
도 5는 액정 표시 모듈의 일례이며, 트랜지스터를 포함하는 기판(2600)과 대향기판(2601)이 씰재(2602)에 의해 고정되어, 트랜지스터 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 제공된다. 상기 착색층(2605)은 컬러 표시를 행할 필요가 있다. RGB 시스템의 경우에는, 적색, 녹색, 청색 각각에 대응한 착색층이 화소에 제공된다. 트랜지스터들을 포함하는 상기 기판(2600)과 상기 대향기판(2601)의 외측에는 편광판(2606 및 2607) 및 확산판(2613)이 설치된다. 광원은 냉음극관(2610)과 반사판(2611)을 포함한다. 회로기판(2612)은 플렉시블 배선 기판(2609)을 통해 트랜지스터들을 포함하는 상기 기판(2600)의 배선 회로부(2608)와 접속된다. 상기 회로기판(2612)은 컨트롤 회로 또는 전원 회로와 같은 외부회로를 포함한다. 상기 편광판 및 상기 액정층은 위상차판을 개재하여 적층될 수 있다.
액정 표시 모듈은 TN(Twisted Nematic)모드, IPS(In-Plane-Switching)모드, FFS(Fringe Field Switching)모드, MVA(Multi-domain Vertical Alignment)모드, PVA(Patterned Vertical Alignment)모드, ASM(Axially Symmetric aligned Micro-cell)모드, 0CB(0ptical Compensated Birefringence)모드, FLC(Ferroelectric Liquid Crystal)모드, AFLC(Antiferroelectric Liquid Crystal) 등을 사용할 수 있다.
이상의 공정에 의해, 반도체 장치로서 고신뢰성의 액정 표시 패널을 제작할 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합시킬 수 있다는 것을 주의한다.
(실시형태 4)
본 실시형태에서는, 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서 도 6a 및 도 6b를 사용하여 설명한다. 도 6a 및 도 6b는 제 1 기판 위에 형성된 트랜지스터들 및 발광 소자를 상기 제 1 기판과 제 2 기판의 사이에 씰재에 의해 밀봉한 패널의 상면도이다. 도 6b는 도 6a의 H-I에 따른 단면도에 상당한다.
제 1 기판(4501) 위에 제공된 화소부(4502), 신호선 구동 회로부(4503a 및 4503b), 및 주사선 구동 회로부(4504a 및 4504b)을 둘러싸도록 씰재(4505)가 제공된다. 또 상기 화소부(4502), 상기 신호선 구동 회로부(4503a 및 4503b), 및 상기 주사선 구동 회로부(4504a 및 4504b) 위에 제 2 기판(4506)이 제공된다.
따라서, 상기 화소부(4502), 상기 신호선 구동 회로부(4503a 및 4503b), 및 상기 주사선 구동 회로부(4504a 및 4504b)는 상기 제 1 기판(4501), 씰재(4505), 및 상기 제 2 기판(4506)에 의하여, 충전재(4507)로 밀봉된다. 또한 상기 표시 장치가 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름 또는 자외선 경화 수지 필름과 같은)이나 커버재로 패키징(밀봉)되는 것이 바람직하다.
상기 제 1 기판(4501) 위에 제공된 상기 화소부(4502), 상기 신호선 구동 회로부(4503a 및 4503b), 및 상기 주사선 구동 회로부(4504a 및 4504b)는 복수의 트랜지스터를 포함하고, 도 6b에 상기 화소부(4502)에 포함되는 트랜지스터(4510) 및 상기 신호선 구동 회로부(4503a)에 포함되는 트랜지스터(4509)를 예시하고 있다.
상기 트랜지스터들(4509 및 4510)에 대해, 실시형태 1에 기술된 상기 산화물 반도체층을 포함하는 고신뢰성의 트랜지스터가 채용될 수 있다. 본 실시형태에서, 상기 트랜지스터들(4509 및 4510)은 n-채널 트랜지스터들이다.
상기 구동회로부에 대해 상기 트랜지스터(4509)의 상기 산화물 반도체층의 채널 형성 영역과 중첩하도록 절연층(4544)의 일부 위에 도전층(4540)이 제공된다. 상기 산화물 반도체층의 상기 채널 형성 영역과 중첩하도록 상기 도전층(4540)이 제공되어, 상기 트랜지스터(4509)의 임계값 전압의 변화량이 감소될 수 있다. 상기 도전층(4540)의 전위는 상기 트랜지스터(4509)의 게이트 전극층과 동일하여, 상기 도전층(4540)은 또한 제 2 게이트 전극층으로서 기능할 수 있다. 상기 도전층(4540)은 상기 트랜지스터(4509)의 게이트 전극과 상이한 전위를 가질 수 있다. 대안적으로, 상기 도전층(4540)의 전위는 GND 또는 0V일 수 있고, 또는 상기 도전층(4540)은 플로팅 상태일 수 있다.
상기 트랜지스터(4509)에서, 상기 산화물 반도체층의 주연부(측면을 포함하는)를 덮는 산화물 절연층(4541)이 형성된다.
또한, 상기 트랜지스터(4510)는 접속 전극층(4548)을 통해 제 1 전극(4517)에 접속된다. 또한, 상기 트랜지스터(4510)의 상기 산화물 반도체층의 주연부(측면을 포함하는)를 덮는 산화물 절연층(4542)이 형성된다.
상기 산화물 절연층들(4541 및 4542) 각각은 실시형태 1에 기술된 상기 산화물 절연층(426)과 유사한 재료 및 방법을 사용하여 형성될 수 있다. 또한, 상기 절연층(4544)은 상기 산화물 절연층들(4541 및 4542)을 덮도록 형성된다. 상기 절연층(4544)은 실시형태 1에 기술된 상기 보호 절연층(428)과 유사한 재료 및 방법으로 형성된다.
발광 소자(4511)의 발광 영역과 중첩하도록 상기 트랜지스터(4510) 위에 컬러필터층(4545)이 형성된다.
상기 컬러필터층(4545)로 인한 표면 거칠기를 저감하기 위해, 상기 컬러필터층(4545)은 평탄화 절연층으로 기능하는 오버코트층(4543)으로 덮힌다.
또한, 상기 오버코트층(4543) 위에 절연층(4546)이 형성된다. 상기 절연층(4546)은 실시형태 1에서 기술된 상기 보호 절연층(428)과 유사한 재료 및 방법을 사용하여 형성될 수 있다.
또한, 상기 발광 소자(4511)에 포함된 화소 전극인 상기 제 1 전극(4517)은 상기 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된다. 상기 발광 소자(4511)의 구조는 상기 제 1 전극(4517), 전계발광층(4512) 및 제 2 전극(4513)의 적층된 구조로 한정되지 않는다는 것을 주의한다. 상기 발광 소자(4511)의 구조는 상기 발광 소자(4511)로부터 광이 추출되는 방향 등에 따라 적절하게 변경될 수 있다.
격벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성된다. 측벽이 곡률을 갖는 경사면이 되도록 개구부를 상기 제 1 전극(4517) 위에 포함하도록 상기 격벽(4520)을 형성하는 것이 바람직하다. 이러한 개구는 상기 격벽(4520)을 감광성의 수지 재료를 사용하여 형성함으로써 용이하게 형성할 수 있다.
상기 전계발광층(4512)은 단층 또는 복수의 층의 적층으로 형성될 수 있다.
상기 발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 상기 제 2 전극(4513) 및 상기 격벽(4520) 위에 보호막을 형성할 수 있다. 상기 보호막으로서, 질화 규소막, 질화산화 규소막, DLC막 등을 형성할 수 있다.
상기 신호선 구동 회로부(4503a 및 4503b), 상기 주사선 구동 회로부(4504a 및 4504b), 또는 상기 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a 및 4518b)를 통해 공급된다.
접속 단자 전극(4515)은 상기 발광 소자(4511)에 포함되는 상기 제 1 전극(4517)과 같은 동일한 도전막으로부터 형성되고, 단자 전극(4516)은 상기 트랜지스터(4509)의 상기 소스 및 드레인 전극층들과 동일한 도전막으로부터 형성된다.
상기 접속 단자 전극(4515)은 이방성도전막(4519)을 통해 FPC(4518a)에 포함되는 단자와 전기적으로 접속된다.
상기 발광 소자(4511)로부터 광이 추출되는 방향에 위치하는 상기 제 1 기판은 투광성을 가져야 한다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
상기 충전재(4507)로서 질소나 아르곤 등의 불활성 가스 외에, 자외선경화 수지 또는 열경화 수지를 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드), 아크릴 수지, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌과 비닐 아세테이트의 공중합체)을 사용할 수 있다.
필요하다면, 상기 발광 소자의 사출면에 편광판, 또는 원편광판(타원편광판을 포함하는), 위상차판(λ/4판, λ/2판) 등의 광학 필름을 적절히 형성할 수 있다. 또한, 편광판 또는 원편광판에 반사 방지막을 형성할 수 있다. 예를 들면, 표면의 요철에 의해 반사광을 확산하여, 눈부심을 저감할 수 있는 안티글레어 처리를 실시할 수 있다.
상기 신호선 구동 회로부의 일부 및 상기 주사선 구동 회로부의 일부를 별도로 형성 및 실장할 수 있다. 본 실시형태는 도 6a 및 도 6b의 구성에 한정되지 않는다.
이상의 공정에 의해, 고신뢰성의 발광 표시 장치(표시 패널)를 제작할 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합될 수 있다는 것을 주의한다.
(실시형태 5)
본 실시형태에서는, 저장 용량 소자의 구성에 대해서, 실시형태 2와 다른 예를 도 7a 및 도 7b에 도시한다. 도 7a는 저장 용량 소자의 구성을 제외하고 도 2 및 도 3와 동일하여 동일한 개소에는 동일한 참조 번호를 사용하고, 동일한 개소의 상세한 설명은 생략한다. 도 7a는 상기 화소부의 트랜지스터(460)와 상기 저장 용량 소자의 단면 구조를 도시한다.
도 7a는 유전체로서 절연층(427), 보호 절연층(428) 및 평탄화 절연층(456)을 사용하고 전극으로서 화소 전극층(457) 및 상기 화소 전극층(457)과 중첩하는 용량 배선층(432)을 사용하여 저장 용량 소자를 형성하는 예를 도시한다. 상기 용량 배선층(432)은 상기 화소부의 상기 트랜지스터(460)의 상기 소스 전극층과 상기 드레인 전극층과 같이 투광성을 갖는 재료 및 동일한 공정으로 형성되어, 상기 트랜지스터(460)의 상기 소스 배선층과 겹치지 않도록 배치된다.
도 7a에 도시된 상기 저장 용량 소자는 한 쌍의 전극 및 유전체가 투광성을 갖고 있어, 상기 저장 용량 소자 전체가 투광성을 가진다.
도 7b는 도 7a와 다른 구성을 갖는 저장 용량 소자의 예를 도시한다. 도 7b도 저장 용량 소자의 구성을 제외하고 도 2 및 도 3과 같기 때문에 동일한 개소에는 동일한 부호를 사용하고, 동일한 개소의 상세한 설명은 생략한다.
도 7b는 유전체로서 기능하는 게이트 절연층(402)과 용량 배선층(430)과 상기 용량 배선층(430)과 중첩하는 산화물 반도체층(405)과 용량 전극층(431)의 적층을 사용하여 상기 저장 용량 소자를 형성하는 예를 도시한다. 상기 용량 전극층(431)은 상기 산화물 반도체층(405) 위에서 접하여 적층되어, 상기 저장 용량 소자의 일 전극으로서 기능한다. 또한, 상기 용량 전극층(431)은 상기 트랜지스터(460)의 상기 소스 전극층과 상기 드레인 전극층과 같은 투광성을 갖는 재료, 동일한 공정으로 형성한다. 또한, 상기 용량 배선층(430)은 상기 트랜지스터(460)의 상기 게이트 전극층과 같은 투광성을 갖는 재료, 동일한 공정으로 형성되어, 상기 트랜지스터(460)의 게이트 배선층과 겹치지 않도록 배치된다.
또한, 상기 용량 전극층(431)은 상기 화소 전극층(457)과 전기적으로 접속된다.
도 7b에 도시된 상기 저장 용량 소자도 한 쌍의 전극 및 유전체가 투광성을 갖고 있어, 상기 저장 용량 소자 전체가 투광성을 가진다.
도 7a 및 도 7b에 도시된 상기 저장 용량 소자는 각각 투광성을 갖고 있어, 게이트 배선의 개수를 증가시켜 표시 화상의 고선명화를 실현하기 위해서, 화소의 크기가 감소되어도, 충분한 용량 및 높은 개구율을 획득할 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합될 수 있다.
(실시형태 6)
본 실시형태에서는, 실시형태 1에 도시된 상기 트랜지스터를 적용한 반도체 장치로서 전자 페이퍼의 예를 도시한다.
도 8은 반도체 장치의 예로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 상기 반도체 장치에 사용할 수 있는 트랜지스터(581)로서 실시형태 1에서 기술된 트랜지스터를 사용할 수 있다.
도 8의 전자 페이퍼는 트위스트 볼 표시 시스템을 사용한 표시 장치의 예이다. 상기 트위스트 볼 표시 시스템은 각각 백색과 흑색이 칠해진 구형입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형입자의 방향을 제어하여, 표시를 행하는 방법이다.
제 1 기판(580) 위에 형성된 상기 트랜지스터(581)는 보텀 게이트 구조의 트랜지스터이며, 소스 전극층 또는 드레인 전극층은 절연층(585)에 형성된 개구를 통해 제 1 전극층(587)과 접하여, 상기 트랜지스터(581)가 상기 제 1 전극층(587)에 전기적으로 접속된다. 상기 제 1 전극층(587)과 제 2 기판(596)에 제공된 제 2 전극층(588)의 사이에는 구형입자(589)가 제공된다. 상기 구형입자(589)의 주위는 수지 등의 충전재(595)로 충전된다. 상기 구형입자(589) 안의 캐비티(594)는 액체로 채워지고, 또한 흑색영역(590a) 및 백색영역(590b)을 갖는 입자를 포함한다. 본 실시형태에 있어서는, 상기 제 1 전극층(587)이 화소 전극에 상당하고, 상기 제 2 전극층(588)이 공통 전극(대향전극)에 상당한다. 상기 제 2 전극층(588)은 상기 트랜지스터(581)와 동일한 기판 위에 제공된 공통 전위선과 전기적으로 접속된다. 실시형태 1에 기술된 임의의 공통 접속부를 사용하여, 상기 제 2 전극층(588)은 한 쌍의 기판 사이에 제공된 도전성 입자를 통해 상기 공통 전위선과 전기적으로 접속할 수 있다.
또한, 상기 트위스트 볼의 대신에, 전기영동소자를 사용할 수 있다. 투명한 액체와, 양으로 대전된 백색 미립자와 음으로 대전된 검은 미립자를 봉입한 직경 10μm 이상 200μm 이하의 마이크로캡슐을 사용한다. 상기 제 1 전극층과 상기 제 2 전극층의 사이에 제공된 상기 마이크로캡슐은 상기 제 1 전극층과 상기 제 2 전극층에 의해 전계가 인가되면, 상기 백색 미립자와 상기 검은 미립자가 반대의 방향으로 이동하여, 백색 또는 흑색을 표시할 수 있다. 이 원리를 이용한 표시 소자가 전기영동 표시 소자이며, 일반적으로 전자 페이퍼라고 한다. 전기영동 표시 소자는 액정 표시 소자에 비교해서 반사율이 높기 때문에, 보조 라이트가 필요하지 않다. 또한 소비 전력이 작아지고, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 상기 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 화상을 유지하는 것이 가능하다. 따라서, 전원으로부터 표시 기능을 갖는 반도체 장치(단지 표시 장치 또는 표시 장치를 구비하는 반도체 장치라고도 함)가 절단될 경우에도 표시된 화상을 저장할 수 있다.
이상의 공정에 의해, 반도체 장치로서 고신뢰성의 전자 페이퍼를 제작할 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합될 수 있다는 것을 주의한다.
(실시형태 7)
실시형태 1에 기술된 상기 트랜지스터를 적용한 반도체 장치는 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는 정보를 표시하는 것이면 다양한 분야의 전자기기에 사용할 수 있다. 예를 들면, 전자 페이퍼는 전자서적(전자 책), 포스터, 기차 등의 차량의 차내 광고, 크레디트 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자기기의 일례를 도 9a, 도 9b 및 도 10에 도시한다.
도 9a는 전자 페이퍼로 만들어진 포스터(2631)를 도시한다. 광고매체가 종이 인쇄물일 경우에는, 광고의 교환은 사람의 손에 의해 실시되지만, 전자 페이퍼를 사용하면 포스터(2631) 자체를 교환하지 않고 광고의 표시를 바꿀 수 있다. 또한, 표시 결함이 없는 안정된 화상이 획득된다. 또한, 상기 포스터는 무선으로 정보를 송수신할 수 있는 구성을 가질 수 있다는 것을 주의한다.
도 9b는 기차 등의 차량의 차내광고(2632)를 도시한다. 광고 매체가 종이 인쇄물일 경우에는, 광고의 교환은 사람의 손에 의해 실시되지만, 전자 페이퍼를 사용하면 많은 인력을 필요로 하지 않고 포스터(2631) 자체를 교환하지 않고 광고의 표시를 바꿀 수 있다. 또한, 표시 결함이 없는 안정된 화상이 획득된다. 차내광고는 무선으로 정보를 송수신할 수 있는 구성으로 가질 수 있다는 것을 주의한다.
도 10은 전자서적의 일 예를 도시한다. 예를 들면, 전자서적(2700)은 하우징(2701) 및 하우징(2703)의 2개의 하우징을 포함한다. 상기 하우징(2701) 및 상기 하우징(2703)은 축부(2711)에 의해 고정되어, 상기 전자서적(2700)이 개폐 될 수 있다. 이러한 구성에 의해, 종이 서적과 같이 취급될 수 있다.
상기 하우징(2701) 및 상기 하우징(2703)에는 표시부(2705) 및 표시부(2707)가 각각 내장된다. 상기 표시부(2705) 및 상기 표시부(2707)는 하나의 화상 또는 다른 화상을 표시할 수 있다. 다른 표시부들에 다른 화상을 표시하는 구성으로 함으로써, 예를 들면 오른쪽의 표시부(도 10에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 10에서는 표시부(2707))에 화상을 표시할 수 있다.
도 10은 하우징(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들면, 하우징(2701)에 전원 스위치(2721), 조작키(2723), 스피커(2725) 등을 구비하고 있다. 상기 조작키(2723)에 의해 페이지를 넘길 수 있다. 하우징의 표시부와 동일면에 키보드, 포인팅 디바이스 등을 구비할 수 있다는 것을 주의한다. 또한, 상기 하우징들(2701 및 2727)의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 전원 케이블이나 다른 신호 케이블 등의 각종 케이블과 접속가능한 단자 등), 기록 매체 삽입부 등을 구비할 수 있다. 또한, 상기 전자서적(2700)은 전자사전으로서의 기능을 가질 수 있다.
상기 전자서적(2700)은 무선으로 정보를 송수신할 수 있는 구성을 가질 수 있다. 무선 통신을 통해, 전자서적 서버로부터 원하는 서적 데이터 등을 구입하고 다운로드할 수 있다.
본 실시형태에 기술된 구성은 다른 실시형태에 기술된 구성을 적절히 조합할 수 있다는 것을 주의한다.
(실시형태 8)
실시형태 1에 기술된 상기 트랜지스터를 사용한 반도체 장치는 다양한 전자기기(게임기도 포함)에 적용될 수 있다. 전자기기의 예는 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 하는), 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향재생장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.
도 11a는 텔레비전 장치의 일 예를 도시한다. 텔레비전 장치(9600)에서, 하우징(9601)에 표시부(9603)가 내장된다. 상기 표시부(9603)가 화상을 표시할 수 있다. 여기에서는, 스탠드(9605)에 의해 하우징(9601)이 지지된다.
상기 텔레비전 장치(9600)는 하우징(9601)의 조작 스위치 또는 별체의 리모트 컨트롤러(9610)에 의해 조작될 수 있다. 상기 리모트 컨트롤러(9610)의 조작키(9609)에 의해 채널의 스위칭 또는 볼륨이 제어될 수 있어 상기 표시부(9603)에 표시되는 화상이 제어될 수 있다. 또한, 상기 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력된 정보를 표시하는 표시부(9607)가 구비될 수 있다.
상기 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비할 수 있다는 것을 주의한다. 상기 수신기에 의해 일반 텔레비전 방송을 수신할 수 있다. 또한, 상기 표시 장치가 모뎀을 통해 유선 또는 무선으로 통신 네트워크에 접속될 때, 일방향(송신자로부터 수신자로) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이 등)의 정보통신을 수행할 수 있다.
도 11b는 디지털 포토 프레임의 일 예를 도시한다. 예를 들면, 디지털 포토 프레임(9700)에서 하우징(9701)에 표시부(9703)가 내장된다. 상기 표시부(9703)는 각종 화상을 표시할 수 있다. 예를 들면, 상기 표시부(9703)는 디지털 카메라 등으로 촬영한 화상 데이터를 표시하는 등의 통상의 사진 액자와 같이 기능할 수 있다.
상기 디지털 포토 프레임(9700)은 조작부, 외부 접속용 단자(예를 들어, USB 단자), 외부 메모리 슬롯 등을 구비할 수 있다는 것을 주의한다. 이들의 구성 부재들은 표시부와 동일면에 구비될 수 있지만, 상기 디지털 포토 프레임(9700)의 디자인성을 위해 측면이나 이면에 구비하는 것이 바람직하다. 예를 들면, 디지털 포토 프레임의 외부 메모리 슬롯에 디지털 카메라로 촬영한 화상 데이터를 저장한 메모리를 삽입하여 화상 데이터가 전송되고, 상기 표시부(9703)에 표시될 수 있다.
상기 디지털 포토 프레임(9700)은 무선으로 정보를 송수신하도록 구성될 수 있다. 표시될 화상 데이터가 무선으로 전송되는 구성이 채용될 수 있다.
도 12a는 하우징(9881) 및 하우징(9891)의 2개의 하우징을 포함하는 휴대용 게임기이다. 상기 하우징들(9881 및 9891)은 개폐 가능하게 연결부(9893)로 연결된다. 상기 하우징들(9881 및 9891)에는 표시부(9882) 및 표시부(9883)가 각각 내장된다. 또한, 도 12a에 도시된 휴대용 게임기는 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것), 마이크로폰(9889)) 등을 구비하고 있다. 물론, 상기 휴대용 게임기의 구성은 상기한 것으로 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 구성이면 다른 구성이 채용될 수 있다. 상기 휴대용 게임기는 기타 부속 설비를 적절히 포함할 수 있다. 도 12a에 도시된 휴대용 게임기는 기록 매체에 저장된 프로그램 또는 데이터를 판독하여 상기 표시부에 표시하는 기능이나, 다른 휴대용 게임기와 무선 통신에 의해 정보를 공유하는 기능을 가진다. 도 12a에 도시된 상기 휴대용 게임기는 상기한 것으로 한정되지 않고, 상기 휴대용 게임기는 다양한 기능을 가질 수 있다.
도 12b는 대형 게임기인 슬롯머신의 일 예를 도시한다. 슬롯머신(9900)에서 하우징(9901)에 표시부(9903)가 내장된다. 또한, 상기 슬롯머신(9900)은 스타트 레버나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비하고 있다. 물론, 상기 슬롯머신(9900)의 구성은 상기한 것에 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 다른 구성이 채용될 수 있다. 상기 슬롯머신(9900)은 기타 부속 설비를 적절히 포함할 수 있다.
도 13a는 휴대 전화기의 일 예를 도시한다. 휴대 전화기(1000)는 하우징(1001)에 내장된 표시부(1002), 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비하고 있다.
도 13a에 도시된 상기 휴대 전화기(1000)의 상기 표시부(1002)를 손가락 등으로 접촉함으로써 상기 휴대 전화기(1000)에 정보를 입력할 수 있다. 또한, 전화를 걸거나 메일의 송수신 등의 조작은 상기 표시부(1002)를 손가락 등으로 접촉하는 것에 의해 수행될 수 있다.
상기 표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시를 주로 하는 표시 모드이다. 제 2 모드는 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3 모드는 표시 모드 및 입력 모드 2개의 모드가 혼합된 표시+입력 모드이다.
예를 들면, 전화를 걸거나 메일 메시지를 작성하는 경우에는, 상기 표시부(1002)를 문자의 입력을 주로 하는 문자 입력 모드가 선택되어 화면에 표시된 문자가 입력될 수 있다. 이 경우, 상기 표시부(1002)의 화면의 대부분에 키보드 또는 숫자 버튼을 표시시키는 것이 바람직하다.
자이로스코프 또는 가속도 센서와 같은 기울기를 검출하는 센서를 포함하는 검출 장치가 상기 휴대 전화기(1000) 내부에 설치될 때, 상기 휴대 전화기(1000)의 설치 방향(상기 휴대 전화기(1000)가 수직 또는 수평으로 놓여있는지)을 결정함으로써 상기 표시부(1002)의 화면 표시를 자동으로 스위칭할 수 있다.
화면 모드는 상기 표시부(1002)를 터치함으로써 또는 상기 하우징(1001)의 상기 조작 버튼(1003)을 사용함으로써 변경될 수 있다. 또한, 상기 표시부(1002)에 표시되는 화상의 종류에 따라 화면 모드가 스위칭될 수 있다. 예를 들면, 상기 표시부에 표시된 화상 신호가 동영상의 데이터이면 표시 모드로 상기 화면 모드가 스위칭된다. 상기 신호가 텍스트 데이터라면 상기 화면 모드는 입력 모드로 스위칭된다.
또한, 입력 모드에 있어서, 상기 표시부(1002)의 광센서에서 검출되는 신호를 검지하고, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없을 경우에는, 상기 화면 모드는 입력 모드로부터 표시 모드로 스위칭하도록 제어된다.
상기 표시부(1002)는 이미지 센서로서 기능할 수 있다. 예를 들면, 상기 표시부(1002)를 손바닥이나 손가락을 접촉함으로써 장문, 지문 등을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 상기 표시부에 근적외광을 발광하는 백라이트 또는 센싱용 광원을 구비함으로써, 손가락 정맥, 손바닥 정맥 등을 촬상할 수 있다.
도 13b는 휴대 전화기의 일례다. 도 13b의 휴대 전화기는 하우징(9411)에 표시부(9412) 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와 하우징(9401)에 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시에 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 포함한다. 표시 기능을 갖는 상기 표시 장치(9410)는 전화 기능을 갖는 상기 통신 장치(9400)와 화살표로 표시된 바와 같이 2방향으로 탈착가능하다. 따라서, 상기 표시 장치(9410)와 상기 통신 장치(9400)의 단축끼리를 부착하고, 상기 표시 장치(9410)와 상기 통신 장치(9400)의 장축끼리를 부착할 수도 있다. 또한, 표시 기능만을 필요로 할 경우, 상기 통신 장치(9400)로부터 상기 표시 장치(9410)을 떼어, 상기 표시 장치(9410)를 단독으로 사용할 수도 있다. 상기 통신 장치(9400)와 상기 표시 장치(9410)는 무선통신 또는 유선통신에 의해 화상 또는 입력 정보를 송수신할 수 있고, 상기 통신 장치(9400)와 상기 표시 장치(9410)는 각각 충전가능한 배터리를 가진다.
본 실시형태는 다른 실시형태와 자유롭게 조합될 수 있다는 것을 주의한다.
본 출원은 2009년 10월 14일 일본 특허청에 출원된 일본 특허 출원 번호 2009-236780호에 기초하고, 전체를 참조로서 통합한다.
400; 기판 402; 게이트 절연층
404; 산화물 반도체층 405; 산화물 반도체층
417; 도전층 422; 소스 배선층
426; 산화물 절연층 427; 절연층
428; 보호 절연층 430; 용량 배선층
431; 용량 배선층 432; 용량 배선층
440; 트랜지스터 442; 접속 전극층
443; 채널 형성 영역 448; 접속 전극층
449; 접속 전극층 452; 접속 전극층
453; 컬러 필터층 456; 평탄화 절연층
457; 화소 전극층 458; 오버코트층
459; 격벽 460; 트랜지스터
404a; 미결정군 405a; 미결정군
421a; 게이트 전극층 421b; 게이트 전극층
421c; 게이트 전극층 444c; 영역
444d; 영역 445a; 소스 전극층
445b; 드레인 전극층 446a; 산화물 도전층
446b; 산화물 도전층 451a; 게이트 전극층
451b; 게이트 전극층 455a; 소스 전극층
455b; 드레인 전극층 457a; 화소 전극층
457b; 전극 580; 제 1 기판
581; 트랜지스터 585; 절연층
587; 전극층 588; 전극층
589; 구형입자 590a; 흑색 영역
590b; 백색 영역 594; 캐비티
595; 충전재 596; 제 2 기판
1000; 휴대 전화기 1001; 하우징
1002; 표시부 1003; 조작 버튼
1004; 외부 접속 포트 1005; 스피커
1006; 마이크 2600; 기판
2601; 대향 기판 2602; 씰재
2603; 화소부 2604; 표시 소자
2605; 착색층 2606; 편광판
2607; 편광판 2608; 배선 회로부
2609; 플렉시블 배선 기판 2610; 냉음극관
2611; 반사판 2612; 회로 기판
2613; 확산판 2631; 포스터
2700; 전자 서적 2701; 하우징
2703; 하우징 2705; 표시부
2707; 표시부 2711; 축부
2721; 전원 2723; 조작키
2725; 스피커 4001; 제 1 기판
4002; 화소부 4003; 신호선 구동 회로부
4004; 주사선 구동 회로부 4005; 씰재
4006; 제 2 기판 4008; 액정층
4010; 트랜지스터 4011; 트랜지스터
4013; 액정 소자 4015; 접속 단자 전극
4016; 단자 전극 4018; FPC
4019; 이방성 도전막 4020; 보호 절연층
4021; 절연층 4030; 화소 전극
4031; 대향 전극 4032; 절연층
4033; 절연층 4035; 스페이서
4040; 도전층 4041; 절연층
4501; 제 1 기판 4502; 화소부
4505; 씰재 4506; 제 2 기판
4507; 충전재 4509; 트랜지스터
4510; 트랜지스터 4511; 발광 소자
4512; 전계 발광층 4513; 전극
4515; 접속 단자 전극 4516; 단자 전극
4517; 전극 4519; 이방성 도전막
4520; 격벽 4540; 도전층
4541; 산화물 절연층 4542; 산화물 절연층
4543; 오버코트층 4544; 절연층
4545; 컬러필터층 4546; 절연층
4548; 접속 전극층 4503a; 신호선 구동 회로
4503b; 신호선 구동 회로 4504a; 주사선 구동 회로부
4504b; 주사선 구동 회로 4518a; FPC
4518b; FPC 9400; 통신 장치
9401; 하우징 9402; 조작 버튼
9403; 외부 입력 단자 9404; 마이크
9405; 스피커 9406; 발광부
9410; 표시 장치 9411; 하우징
9412; 표시부 9413; 조작 버튼
9600; 텔레비전 장치 9601; 하우징
9603; 표시부 9605; 스탠드
9607; 표시부 9609; 조작키
9610; 리모콘 조작기 9700; 디지털 포토 프레임
9701; 하우징 9703; 표시부
9881; 하우징 9882; 표시부
9883; 표시부 9884; 스피커부
9885; 조작키 9886; 기록 매체 삽입부
9887; 접속 단자 9888; 센서
9889; 마이크로폰 9890; LED 램프
9891; 하우징 9893; 연결부
9900; 슬롯머신 9901; 하우징
9903; 표시부

Claims (16)

  1. 반도체 장치에 있어서,
    제 1 트랜지스터를 포함하는 화소부 및 제 2 트랜지스터를 포함하는 구동 회로부를 포함하고, 상기 화소부 및 상기 구동 회로부는 기판 위에 제공되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은:
    게이트 전극층;
    상기 게이트 전극층 위의 게이트 절연층;
    상기 게이트 절연층 위에 있고 표층이 나노 결정들의 미결정군을 포함하는 산화물 반도체층;
    상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 및
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 있고 상기 산화물 반도체층과 접하는 산화물 절연층을 포함하고,
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층은 산화물 도전층을 포함하고,
    상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층, 및 상기 드레인 전극층은 금속층을 포함하고,
    상기 제 2 트랜지스터는 상기 산화물 반도체층과 상기 소스 전극층 사이의 제 1 산화물 도전층 및 상기 산화물 반도체층과 상기 드레인 전극층 사이의 제 2 산화물 도전층을 더 포함하고,
    상기 나노 결정들은 상기 산화물 반도체층의 표면에 대하여 수직인 방향으로 c축 배향되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 화소부에 저장 용량 소자를 더 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 유전체 위의 용량 전극층으로 형성되고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 재료를 포함하고,
    상기 유전체는 상기 제 1 트랜지스터의 상기 게이트 절연층과 동일한 재료를 포함하고,
    상기 용량 전극층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 재료를 포함하는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 화소부에 있고 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층 중 하나에 전기적으로 접속되는 화소 전극층; 및
    상기 화소부에 저장 용량 소자를 더 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 화소 전극층으로 형성되고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 재료를 포함하고,
    상기 유전체는 상기 제 1 트랜지스터의 상기 산화물 절연층과 동일한 재료를 포함하는, 반도체 장치.
  4. 반도체 장치에 있어서,
    제 1 트랜지스터를 포함하는 화소부 및 제 2 트랜지스터를 포함하는 구동 회로부로서, 상기 화소부 및 상기 구동 회로부는 기판 위에 제공되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은:
    게이트 전극층;
    상기 게이트 전극층 위의 게이트 절연층;
    상기 게이트 절연층 위에 있고 표층이 나노 결정들의 미결정군을 포함하는 산화물 반도체층;
    상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 및
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 있고 상기 산화물 반도체층과 접하는 산화물 절연층을 포함하는, 상기 화소부 및 상기 구동 회로부;
    상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 1 게이트 배선;
    상기 제 2 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 2 게이트 배선; 및
    상기 제 2 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성되고 상기 제 2 게이트 배선을 통해 상기 제 1 게이트 배선과 전기적으로 접하는 접속 배선을 포함하고,
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층은 산화물 도전층을 포함하고,
    상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층, 및 상기 드레인 전극층은 금속층을 포함하고,
    상기 제 2 트랜지스터는 상기 산화물 반도체층과 상기 소스 전극층 사이의 제 1 산화물 도전층 및 상기 산화물 반도체층과 상기 드레인 전극층 사이의 제 2 산화물 도전층을 더 포함하고,
    상기 나노 결정들은 상기 산화물 반도체층의 표면에 대하여 수직인 방향으로 c축 배향되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 화소부에 저장 용량 소자를 더 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 유전체 위의 용량 전극층으로 형성되고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성된 층을 포함하고,
    상기 유전체는 상기 제 1 트랜지스터의 상기 게이트 절연층과 동일한 층으로 형성된 층을 포함하고,
    상기 용량 전극층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성된 층을 포함하고,
    상기 제 1 트랜지스터의 상기 산화물 반도체층과 동일한 층으로 형성된 층이 상기 유전체 및 상기 용량 전극층 사이에 개재되는, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 화소부에 있고 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층 중 하나에 전기적으로 접속되는 화소 전극층;
    상기 화소 전극층 및 상기 제 1 트랜지스터 사이에 개재되는 평탄화 절연층; 및
    상기 화소부에 저장 용량소자를 더 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 화소 전극층으로 형성되고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성된 층을 포함하고,
    상기 유전체는 상기 평탄화 절연층과 동일한 층으로 형성된 층을 포함하는, 반도체 장치.
  7. 반도체 장치에 있어서,
    기판 위에 있고 제 1 트랜지스터 및 저장 용량 소자를 포함하는 화소부; 및
    상기 기판 위에 있고 제 2 트랜지스터를 포함하는 구동 회로부를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은:
    게이트 전극층;
    상기 게이트 전극층 위의 게이트 절연층;
    상기 게이트 절연층 위에 있고 표층이 나노 결정들의 미결정군을 포함하는 산화물 반도체층;
    상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 및
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 있고 상기 산화물 반도체층과 접하는 산화물 절연층을 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 유전체 위의 용량 전극층으로 형성되고,
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층은 산화물 도전층을 포함하고,
    상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층, 및 상기 드레인 전극층은 금속층을 포함하고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 재료를 포함하고,
    상기 유전체는 상기 제 1 트랜지스터의 상기 게이트 절연층과 동일한 재료를 포함하고,
    상기 용량 전극층은 상기 제 1 트랜지스터의 상기 산화물 반도체층과 동일한 재료를 포함하고,
    상기 제 2 트랜지스터는 상기 산화물 반도체층과 상기 소스 전극층 사이의 제 1 산화물 도전층 및 상기 산화물 반도체층과 상기 드레인 전극층 사이의 제 2 산화물 도전층을 더 포함하고,
    상기 나노 결정들은 상기 산화물 반도체층의 표면에 대하여 수직인 방향으로 c축 배향되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  8. 반도체 장치에 있어서,
    기판 위에 있고 제 1 트랜지스터 및 저장 용량 소자를 포함하는 화소부; 및
    상기 기판 위에 있고 제 2 트랜지스터를 포함하는 구동 회로부로서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은:
    게이트 전극층;
    상기 게이트 전극층 위의 게이트 절연층;
    상기 게이트 절연층 위에 있고 표층이 나노 결정들의 미결정군을 포함하는 산화물 반도체층;
    상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 및
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 있고 상기 산화물 반도체층과 접하는 산화물 절연층을 포함하는, 상기 화소부 및 상기 구동 회로부;
    상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 1 게이트 배선;
    상기 제 2 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 2 게이트 배선; 및
    상기 제 2 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성되고 상기 제 2 게이트 배선을 통해 상기 제 1 게이트 배선과 전기적으로 접하는 접속 배선을 포함하고,
    상기 저장 용량 소자는 용량 배선층, 상기 용량 배선층 위의 유전체, 및 상기 유전체 위의 용량 전극층으로 형성되고,
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층은 산화물 도전층을 포함하고,
    상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층, 및 상기 드레인 전극층은 금속층을 포함하고,
    상기 용량 배선층은 상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성된 층을 포함하고,
    상기 유전체는 상기 제 1 트랜지스터의 상기 게이트 절연층과 동일한 층으로 형성된 층을 포함하고,
    상기 용량 전극층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성된 층을 포함하고,
    상기 제 2 트랜지스터는 상기 산화물 반도체층과 상기 소스 전극층 사이의 제 1 산화물 도전층 및 상기 산화물 반도체층과 상기 드레인 전극층 사이의 제 2 산화물 도전층을 더 포함하고,
    상기 나노 결정들은 상기 산화물 반도체층의 표면에 대하여 수직인 방향으로 c축 배향되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  9. 반도체 장치에 있어서,
    제 1 트랜지스터를 포함하는 화소부 및 제 2 트랜지스터를 포함하는 구동 회로부로서, 상기 화소부 및 상기 구동 회로부는 기판 위에 제공되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은:
    게이트 전극층;
    상기 게이트 전극층 위의 게이트 절연층;
    상기 게이트 절연층 위에 있고 표층이 나노 결정들의 미결정군을 포함하는 산화물 반도체층;
    상기 산화물 반도체층 위의 소스 전극층 및 드레인 전극층; 및
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 있고 상기 산화물 반도체층과 접하는 산화물 절연층을 포함하는, 상기 화소부 및 상기 구동 회로부;
    상기 제 1 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 1 게이트 배선;
    상기 제 2 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 2 게이트 배선;
    상기 제 2 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성되고 상기 제 2 게이트 배선을 통해 상기 제 1 게이트 배선과 전기적으로 접하는 접속 배선;
    상기 제 2 트랜지스터의 상기 게이트 전극층과 동일한 층으로 형성되는 제 3 게이트 배선;
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층과 동일한 층으로 형성되고 상기 제 3 게이트 배선과 겹치는 소스 배선; 및
    상기 게이트 절연층 및 상기 산화물 반도체층 위의 추가적인 산화물 절연층을 포함하고,
    상기 게이트 절연층 및 상기 추가적인 산화물 절연층은 상기 제 3 게이트 배선 및 상기 소스 배선 사이에 개재되고,
    상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층은 산화물 도전층을 포함하고,
    상기 제 2 트랜지스터의 상기 게이트 전극층, 상기 소스 전극층, 및 상기 드레인 전극층은 금속층을 포함하고,
    상기 제 2 트랜지스터는 상기 산화물 반도체층과 상기 소스 전극층 사이의 제 1 산화물 도전층 및 상기 산화물 반도체층과 상기 드레인 전극층 사이의 제 2 산화물 도전층을 더 포함하고,
    상기 나노 결정들은 상기 산화물 반도체층의 표면에 대하여 수직인 방향으로 c축 배향되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  10. 제 1 항에 있어서,
    상기 산화물 도전층은 투광성을 갖는, 반도체 장치.
  11. 제 1 항에 있어서,
    상기 금속층은 Ti, Mo, W, Al, Cr, Cu, 및 Ta로부터 선택된 원소를 포함하는, 반도체 장치.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 산화물 절연층은 산화 규소, 질화 산화 규소, 산화 알루미늄, 또는 산화 질화 알루미늄을 포함하는, 반도체 장치.
  14. 제 1 항에 있어서,
    상기 제 2 트랜지스터는 상기 산화물 절연층 위에 도전층을 더 포함하고,
    상기 도전층은 상기 게이트 전극층과 중첩하는, 반도체 장치.
  15. 제 1 항에 있어서,
    상기 산화물 절연층은 상기 제 1 트랜지스터의 상기 소스 전극층 및 상기 드레인 전극층, 상기 제 1 산화물 도전층 및 상기 제 2 산화물 도전층과 접하는, 반도체 장치.
  16. 제 1 항, 제 4 항, 제 7 항, 제 8 항, 및 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터의 상기 게이트 전극층은 산화물 도전층을 포함하는, 반도체 장치.
KR1020167032283A 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법 KR101779349B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-236780 2009-10-14
JP2009236780 2009-10-14
PCT/JP2010/065997 WO2011046003A1 (en) 2009-10-14 2010-09-09 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011757A Division KR101680047B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177025536A Division KR101832698B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20160137654A KR20160137654A (ko) 2016-11-30
KR101779349B1 true KR101779349B1 (ko) 2017-09-18

Family

ID=43854119

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167032283A KR101779349B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법
KR1020127011757A KR101680047B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법
KR1020177025536A KR101832698B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020127011757A KR101680047B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법
KR1020177025536A KR101832698B1 (ko) 2009-10-14 2010-09-09 반도체 장치 및 그 제작 방법

Country Status (5)

Country Link
US (1) US8324621B2 (ko)
JP (6) JP5701003B2 (ko)
KR (3) KR101779349B1 (ko)
TW (2) TWI460860B (ko)
WO (1) WO2011046003A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643835B1 (ko) * 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN102598282B (zh) 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130090405A (ko) 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI426334B (zh) * 2010-12-27 2014-02-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6019330B2 (ja) * 2012-02-09 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
KR102034911B1 (ko) 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
CN104641285B (zh) * 2012-09-21 2018-06-15 夏普株式会社 半导体装置和显示装置
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI809474B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102108121B1 (ko) 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP2016131062A (ja) * 2015-01-13 2016-07-21 日立アプライアンス株式会社 誘導加熱調理器
CN104932137B (zh) * 2015-07-03 2018-06-05 京东方科技集团股份有限公司 一种彩膜基板、阵列基板、显示面板及显示装置
JP6668455B2 (ja) * 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
CN106098699B (zh) * 2016-06-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN107818991B (zh) * 2017-10-23 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695186B2 (ja) * 1986-03-05 1994-11-24 松下電器産業株式会社 薄膜トランジスタアレイ
JP2714016B2 (ja) * 1988-08-05 1998-02-16 株式会社東芝 表示装置
JPH05326953A (ja) * 1991-04-26 1993-12-10 Tonen Corp アクティブマトリックス型画像表示パネルの製造方法
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000231124A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4183990B2 (ja) * 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
WO2005102523A1 (en) * 2004-04-27 2005-11-03 Toyota Jidosha Kabushiki Kaisha Process for producing metal oxide particle and exhaust gas purifying catalyst
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP2005208678A (ja) * 2005-03-28 2005-08-04 Hitachi Ltd 液晶表示装置
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2457256B1 (en) * 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101932407B1 (ko) * 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
JP7150097B2 (ja) 2022-10-07
JP2011103452A (ja) 2011-05-26
TW201131766A (en) 2011-09-16
JP2021168385A (ja) 2021-10-21
JP2023002549A (ja) 2023-01-10
US8324621B2 (en) 2012-12-04
KR101680047B1 (ko) 2016-11-28
JP6271677B2 (ja) 2018-01-31
KR20170106652A (ko) 2017-09-21
TWI460860B (zh) 2014-11-11
JP2019186566A (ja) 2019-10-24
JP2015135973A (ja) 2015-07-27
KR20160137654A (ko) 2016-11-30
KR101832698B1 (ko) 2018-02-28
KR20120084756A (ko) 2012-07-30
WO2011046003A1 (en) 2011-04-21
JP6553704B2 (ja) 2019-07-31
TWI529945B (zh) 2016-04-11
JP2017017367A (ja) 2017-01-19
JP2018085527A (ja) 2018-05-31
TW201445744A (zh) 2014-12-01
US20110084271A1 (en) 2011-04-14
JP5701003B2 (ja) 2015-04-15
JP6889208B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
JP7150097B2 (ja) 半導体装置
JP6329303B2 (ja) 半導体装置
KR101847656B1 (ko) 반도체 장치 및 그 제조 방법
KR102246529B1 (ko) 반도체 장치
KR102246127B1 (ko) 반도체 장치
TWI570869B (zh) 顯示裝置
TW202025500A (zh) 半導體裝置和其製造方法
WO2011043164A1 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2011043162A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP7497399B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant