JPH0695186B2 - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPH0695186B2 JPH0695186B2 JP61047835A JP4783586A JPH0695186B2 JP H0695186 B2 JPH0695186 B2 JP H0695186B2 JP 61047835 A JP61047835 A JP 61047835A JP 4783586 A JP4783586 A JP 4783586A JP H0695186 B2 JPH0695186 B2 JP H0695186B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- silicon compound
- crystal silicon
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Description
【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタアレイに関し、特に非晶質シ
リコンなどの非単結晶シリコン化合物半導体膜を用いた
薄膜トランジスタ（以降TFTと略す）をマトリックスな
どに配列させた薄膜トランジスタアレイに関するもので
ある。これらの薄膜トランジスタアレイは、液晶、EL、
ECDなどを用いた画像表示装置を構成するスイッチング
アレイなどへの応用が有望である。
リコンなどの非単結晶シリコン化合物半導体膜を用いた
薄膜トランジスタ（以降TFTと略す）をマトリックスな
どに配列させた薄膜トランジスタアレイに関するもので
ある。これらの薄膜トランジスタアレイは、液晶、EL、
ECDなどを用いた画像表示装置を構成するスイッチング
アレイなどへの応用が有望である。
従来の技術 第４図（ａ）および第５図は、従来開発された非単結晶
シリコン化合半導体によるTFTアレイの部分平面図およ
びそのＡ−Ｂ線上の工程概略断面図を示す。また第４図
（ｂ）は、第４図（ａ）に相当する回路を示している。
シリコン化合半導体によるTFTアレイの部分平面図およ
びそのＡ−Ｂ線上の工程概略断面図を示す。また第４図
（ｂ）は、第４図（ａ）に相当する回路を示している。
まず、第５図（ａ）に示すように、絶縁性基板１上に、
ゲート電極およびゲート配線となる第１の導電層２を選
択的に形成する。次いで、第１の絶縁層３、半導体層と
して非単結晶シリコン化合物半導体層４、第２の絶縁層
５を順次被着する。次に第４図（ａ）および第５図
（ｂ）に示すように、TFT完成後チャネルとなる所にだ
け残るように第２の絶縁層105を選択形成して非単結晶
シリコン化合物半導体層４を露出させた後、不純物（Ｐ
など）を含む非単結晶シリコン化合物層６を被着する。
その後、第５図（ｃ）に示すように不純物を含む非単結
晶シリコン化合物層６および非単結晶シリコン化合物半
導体層４を順次選択的に除去して、第２の絶縁層105を
残した部分を含む島状の非単結晶シリコン化合物半導体
層104および非単結晶シリコン化合物層106を形成する。
ゲート電極およびゲート配線となる第１の導電層２を選
択的に形成する。次いで、第１の絶縁層３、半導体層と
して非単結晶シリコン化合物半導体層４、第２の絶縁層
５を順次被着する。次に第４図（ａ）および第５図
（ｂ）に示すように、TFT完成後チャネルとなる所にだ
け残るように第２の絶縁層105を選択形成して非単結晶
シリコン化合物半導体層４を露出させた後、不純物（Ｐ
など）を含む非単結晶シリコン化合物層６を被着する。
その後、第５図（ｃ）に示すように不純物を含む非単結
晶シリコン化合物層６および非単結晶シリコン化合物半
導体層４を順次選択的に除去して、第２の絶縁層105を
残した部分を含む島状の非単結晶シリコン化合物半導体
層104および非単結晶シリコン化合物層106を形成する。
次に、透明薄電膜７を、第４図（ａ）に示すようにゲー
ト配線に重なることなく選択形成する。そして、第５図
（ｄ）に示すように、第２の導電層を以下の箇所に少な
くとも選択形成する。すなわち、オフセット・ゲート構
造とならぬように一対のドレイン電極８（透明導電膜７
に一部重なる）とソース電極９になるところ、およびソ
ース配線9aになる所に選択形成する。また、マトリック
スアレイの１つ前のゲート配線に重なり、かつドレイン
電極８につながるように透明導電膜７と重なるように、
第２の導電層10を選択形成する（これにより、第４図
（ｂ）に示すコンデンサ（Cadd）が構成される）。
ト配線に重なることなく選択形成する。そして、第５図
（ｄ）に示すように、第２の導電層を以下の箇所に少な
くとも選択形成する。すなわち、オフセット・ゲート構
造とならぬように一対のドレイン電極８（透明導電膜７
に一部重なる）とソース電極９になるところ、およびソ
ース配線9aになる所に選択形成する。また、マトリック
スアレイの１つ前のゲート配線に重なり、かつドレイン
電極８につながるように透明導電膜７と重なるように、
第２の導電層10を選択形成する（これにより、第４図
（ｂ）に示すコンデンサ（Cadd）が構成される）。
最後にドレイン・ソース両電極8,9をマスクとして、第
２の絶縁層105上の不純物を含む非単結晶シリコン化合
物層106を除去して、第５図（ｄ）に示すような従来のT
FTが完成する。
２の絶縁層105上の不純物を含む非単結晶シリコン化合
物層106を除去して、第５図（ｄ）に示すような従来のT
FTが完成する。
発明が解決しようとする問題点 従来は、第４図（ｂ）におけるコンデンサ（Cadd）を構
成している一方の電極である第２の導電層10および画像
表示出力用透明導電膜７をも含めたドレイン電極80（以
後、広義の意味でのドレイン電極と言う）が、ゲート配
線２と重なり合う部分、およびゲート配線２附近の段差
を生じる所に、第４図（ａ）に示すように第２の導電層
が使用されていた。
成している一方の電極である第２の導電層10および画像
表示出力用透明導電膜７をも含めたドレイン電極80（以
後、広義の意味でのドレイン電極と言う）が、ゲート配
線２と重なり合う部分、およびゲート配線２附近の段差
を生じる所に、第４図（ａ）に示すように第２の導電層
が使用されていた。
一般に、第２の導電層は、基板１上の段差部（第５図
（ｄ）（ｘ））による断線を防ぐために厚く形成されて
おり、0.5〜１μｍ以上の厚さがある。液晶駆動用とし
てTFTアレイを用いる場合には、この段差部（第５図
（ｄ）（ｙ））によるラビング不十分が原因となり、こ
の段差附近0.7〜2.0μｍの大きくて広い領域で液晶パネ
ル用の一様配向ができず、それがためにコントラストな
ど画質を低下させていた。
（ｄ）（ｘ））による断線を防ぐために厚く形成されて
おり、0.5〜１μｍ以上の厚さがある。液晶駆動用とし
てTFTアレイを用いる場合には、この段差部（第５図
（ｄ）（ｙ））によるラビング不十分が原因となり、こ
の段差附近0.7〜2.0μｍの大きくて広い領域で液晶パネ
ル用の一様配向ができず、それがためにコントラストな
ど画質を低下させていた。
またゲートと重なり合うコンデンサ（Cadd）部分も透明
導電膜一層で形成する方法も考えられるが、透明導電膜
７厚さが300〜1500Åの場合は、ゲート配線の段差や層
間絶縁膜などの段差がある所で、広義の意味でのドレイ
ン電極80が断線したり、あるいは電気的につながってい
ても必要な抵抗値以上に抵抗が高くなったりすると、液
晶パネルの場合などでは、フリッカなど画像点欠陥とな
ってしまう。
導電膜一層で形成する方法も考えられるが、透明導電膜
７厚さが300〜1500Åの場合は、ゲート配線の段差や層
間絶縁膜などの段差がある所で、広義の意味でのドレイ
ン電極80が断線したり、あるいは電気的につながってい
ても必要な抵抗値以上に抵抗が高くなったりすると、液
晶パネルの場合などでは、フリッカなど画像点欠陥とな
ってしまう。
また第２の導電層10が厚いため、その上にくる液晶層や
EL層などで隔てて形成されている導電層と電気的短絡を
起こしたり、降伏電圧が低かったりする。
EL層などで隔てて形成されている導電層と電気的短絡を
起こしたり、降伏電圧が低かったりする。
また第２の導電層10は一般的には不透明であり、画像表
示用アレイの用い方によっては、開口率（有効利用面積
率）を下げている。従来例では、少なくとも透明導電膜
７と第２の導電層10との重なり部は、開口率を下げてい
る。
示用アレイの用い方によっては、開口率（有効利用面積
率）を下げている。従来例では、少なくとも透明導電膜
７と第２の導電層10との重なり部は、開口率を下げてい
る。
そこで本発明はこのような問題点を解決し、上述の段差
部において発生する不都合を解消することを目的とす
る。
部において発生する不都合を解消することを目的とす
る。
問題点を解決するための手段 上記問題点を解決するため第１の本発明は、絶縁性基板
上にゲート電極およびゲート配線となる第１の導電層を
選択的に形成し、第１の絶縁層を介して第１の導電層を
含む前記絶縁層基板上に非単結晶シリコン化合物半導体
層を選択的に形成し、前記非単結晶シリコン化合物半導
体層上で第１の導電層と重ならないことのないように第
２の導電層をソース電極、ドレイン電極として形成し、
前記ドレイン電極を構成する第２の導電層に少なくとも
透明導電膜を含むか、または少なくとも透明導電膜を電
気的に接続し、前記透明導電膜を前記第１の導電層であ
るゲート配線と重なり合わせ、この重なり合う附近の段
差部の一部に前記第２の導電層を形成したものである。
上にゲート電極およびゲート配線となる第１の導電層を
選択的に形成し、第１の絶縁層を介して第１の導電層を
含む前記絶縁層基板上に非単結晶シリコン化合物半導体
層を選択的に形成し、前記非単結晶シリコン化合物半導
体層上で第１の導電層と重ならないことのないように第
２の導電層をソース電極、ドレイン電極として形成し、
前記ドレイン電極を構成する第２の導電層に少なくとも
透明導電膜を含むか、または少なくとも透明導電膜を電
気的に接続し、前記透明導電膜を前記第１の導電層であ
るゲート配線と重なり合わせ、この重なり合う附近の段
差部の一部に前記第２の導電層を形成したものである。
また、第２の本発明は、絶縁性基板上にゲート電極およ
びゲート配線となる第１の導電層を選択的に形成し、第
１の絶縁層を介して第１の導電層を含む前記絶縁性基板
上に非単結晶シリコン化合物半導体層を選択的に形成
し、前記非単結晶シリコン化合物半導体層上で第１の導
電層と一部重ならないことのないように一対の不純物を
含む非単結晶シリコン化合物層と第２の導電層との２層
をソース電極、ドレイン電極として形成し、薄膜トラン
ジスタのチャネル部となる部分の非単結晶シリコン化合
物半導体層上に少なくとも第２の絶縁層を形成し、前記
ドレイン電極を構成する第２の導電層に少なくとも透明
導電膜を含むか、または少なくとも透明導電膜を電気的
に接続し、前記透明導電膜を前記第１の導電層であるゲ
ート配線と重なり合わせ、この重なり合う附近の段差部
の一部に前記第２の導電層を形成したものである。
びゲート配線となる第１の導電層を選択的に形成し、第
１の絶縁層を介して第１の導電層を含む前記絶縁性基板
上に非単結晶シリコン化合物半導体層を選択的に形成
し、前記非単結晶シリコン化合物半導体層上で第１の導
電層と一部重ならないことのないように一対の不純物を
含む非単結晶シリコン化合物層と第２の導電層との２層
をソース電極、ドレイン電極として形成し、薄膜トラン
ジスタのチャネル部となる部分の非単結晶シリコン化合
物半導体層上に少なくとも第２の絶縁層を形成し、前記
ドレイン電極を構成する第２の導電層に少なくとも透明
導電膜を含むか、または少なくとも透明導電膜を電気的
に接続し、前記透明導電膜を前記第１の導電層であるゲ
ート配線と重なり合わせ、この重なり合う附近の段差部
の一部に前記第２の導電層を形成したものである。
作用 このようなものであると、透明導電膜がゲート配線と重
なり合い、その重なり合う部分の段差部の一部分に第２
の導電層が形成されることになるため、透明導電膜がゲ
ート配線と重なり合う附近の段差部で断線していても、
この透明導電膜より低抵抗で、しかもより膜厚の厚い第
２の導電層が電気的な接続を保つ。また段差部の一部に
第２の導電層を形成したため、この段差部における第２
の導電層の占める領域を小さくすることで、その周辺に
できる配向ムラとなる領域を小さくすることができる。
また、透明導電膜がゲート配線と重なり合う部分および
その周辺を透明導電膜で形成しているで、ゲート配線部
および前記段差部の第２導電層を除いた部分は、少なく
とも従来より開口率が上がる。かつ、ゲート配線を透明
導電膜で形成すれば、さらに開口率が上がる。
なり合い、その重なり合う部分の段差部の一部分に第２
の導電層が形成されることになるため、透明導電膜がゲ
ート配線と重なり合う附近の段差部で断線していても、
この透明導電膜より低抵抗で、しかもより膜厚の厚い第
２の導電層が電気的な接続を保つ。また段差部の一部に
第２の導電層を形成したため、この段差部における第２
の導電層の占める領域を小さくすることで、その周辺に
できる配向ムラとなる領域を小さくすることができる。
また、透明導電膜がゲート配線と重なり合う部分および
その周辺を透明導電膜で形成しているで、ゲート配線部
および前記段差部の第２導電層を除いた部分は、少なく
とも従来より開口率が上がる。かつ、ゲート配線を透明
導電膜で形成すれば、さらに開口率が上がる。
実施例 以下、ゲート配線が横に走り、ソース配線が縦に走る碁
盤の目状になったTFTアレイについて説明する。なお、
同一機能の各部については同一番号を附す。
盤の目状になったTFTアレイについて説明する。なお、
同一機能の各部については同一番号を附す。
まず第２図（ａ）および第３図（ａ）に示すように、絶
縁性基板１上にゲート電極およびゲート配線となる第１
の導電層２を選択的に形成する（たとえば、NiCr/Au,Cr
/MoSix,W,Ti,Ta,Al,ITO、低抵抗ポリシリコンなど）。
続いて第１の絶縁層３（たとえば、SiOx,SiNx,SiOxNx,T
aOx,TiOx,TiNx,WOx,AlOxなど）を被着し、半導体層とし
て非単結晶シリコン化合物半導体層４（たとえば、水素
化非晶質シリコン、水素化微結晶シリコン、多結晶シリ
コン、シリコンゲルマニウム化合物、シリコンスズ化合
物、シリコンフッ素化合物、シリコン塩素化合物、シリ
コン炭化物、または、これらの膜にほんのわずかなＢや
ＰやＮやＯなどの不純物を含んだものなど）を被着し、
かつ第２の絶縁層５を被着する。
縁性基板１上にゲート電極およびゲート配線となる第１
の導電層２を選択的に形成する（たとえば、NiCr/Au,Cr
/MoSix,W,Ti,Ta,Al,ITO、低抵抗ポリシリコンなど）。
続いて第１の絶縁層３（たとえば、SiOx,SiNx,SiOxNx,T
aOx,TiOx,TiNx,WOx,AlOxなど）を被着し、半導体層とし
て非単結晶シリコン化合物半導体層４（たとえば、水素
化非晶質シリコン、水素化微結晶シリコン、多結晶シリ
コン、シリコンゲルマニウム化合物、シリコンスズ化合
物、シリコンフッ素化合物、シリコン塩素化合物、シリ
コン炭化物、または、これらの膜にほんのわずかなＢや
ＰやＮやＯなどの不純物を含んだものなど）を被着し、
かつ第２の絶縁層５を被着する。
次に、第２図（ａ）および第３図（ｂ）に示すように、
TFT完成後チャネルとなる所、および第２図（ｂ）にお
けるコンデンサ（Cadd）を構成する一方の電極となる部
分ゲート配線の上方の２箇所に第２の絶縁層105と115を
選択形成して、非単結晶シリコン化合物半導体層４を露
出させた後、不純物（P,B,As,Alなど）を含む非単結晶
シリコン化合物層６を被着する。その後、第３図（ｃ）
に示したように、前記不純物を含む非単結晶シリコン化
合物層６および非単結晶シリコン化合物半導体層４をフ
ッ酸・硝酸などの混合液を用いて順次選択的に除去し
て、前記第２の絶縁層105と115を残した部分を含む島状
の非単結晶シリコン化合物半導体層104,114および非単
結晶シリコン化合物層106と116を少なくとも形成する。
TFT完成後チャネルとなる所、および第２図（ｂ）にお
けるコンデンサ（Cadd）を構成する一方の電極となる部
分ゲート配線の上方の２箇所に第２の絶縁層105と115を
選択形成して、非単結晶シリコン化合物半導体層４を露
出させた後、不純物（P,B,As,Alなど）を含む非単結晶
シリコン化合物層６を被着する。その後、第３図（ｃ）
に示したように、前記不純物を含む非単結晶シリコン化
合物層６および非単結晶シリコン化合物半導体層４をフ
ッ酸・硝酸などの混合液を用いて順次選択的に除去し
て、前記第２の絶縁層105と115を残した部分を含む島状
の非単結晶シリコン化合物半導体層104,114および非単
結晶シリコン化合物層106と116を少なくとも形成する。
ここで、上記フッ酸・硝酸などの混合液で不純物を含む
非単結晶シリコン化合物層６および非単結晶シリコン化
合物半導体層４をエッチングする間に、第２の絶縁層は
完全には消失しないので、第２図（ｂ）におけるコンデ
ンサ（Cadd）を構成する一方の電極となる部分のゲート
配線の上方をレジストでおおうことなくTFT部の層104,1
06を形成すれば、第３図（ｅ）のように形成できる。
非単結晶シリコン化合物層６および非単結晶シリコン化
合物半導体層４をエッチングする間に、第２の絶縁層は
完全には消失しないので、第２図（ｂ）におけるコンデ
ンサ（Cadd）を構成する一方の電極となる部分のゲート
配線の上方をレジストでおおうことなくTFT部の層104,1
06を形成すれば、第３図（ｅ）のように形成できる。
また、ここで第３図（ａ）において第２の絶縁層５を被
着する工程と第３図（ｂ）において第２の絶縁層105と1
15を選択形成する工程を省けば、第３図（ｆ）のように
形成できる。
着する工程と第３図（ｂ）において第２の絶縁層105と1
15を選択形成する工程を省けば、第３図（ｆ）のように
形成できる。
次に、第２図（ａ）および第３図（ｃ）に示すように、
透明導電膜７（たとえばITO,SnO2,InO3,Auなど）をゲー
ト配線をまたいで選択形成することにより、第２図
（ｂ）におけるコンデンサ（Cadd）が作製できる、次
に、図には示していないが、ゲート配線２を外部に取り
出すべく開口部を形成する。
透明導電膜７（たとえばITO,SnO2,InO3,Auなど）をゲー
ト配線をまたいで選択形成することにより、第２図
（ｂ）におけるコンデンサ（Cadd）が作製できる、次
に、図には示していないが、ゲート配線２を外部に取り
出すべく開口部を形成する。
第３図（ｄ）に示すように、透明導電膜７がゲート配線
２と重なり合う附近では、段差部（ｚ）が大きい。具体
的には、ゲート配線２（1000〜2000Å）、非単結晶シリ
コン化合物半導体層114（100〜3000Å）、第２の絶縁層
115（500〜3000Å）、非単結晶シリコン化合物層116（1
00〜1000Å）の四層で、総計2000〜9000Åの段差にな
る。一方、透明導電膜７の厚さは、面抵抗から考える
と、液晶駆動用アレイの場合などには、100〜500Å以上
であれば充分である。透過率および材料コストを考えれ
ば薄いものが良く、そうすると前記2000〜9000Åの段差
をカバーしきれない。また数十万〜数百万絵素のアレイ
を作製する場合、すべての絵素で、この段差部（ｚ）で
の断切れが起きてはいけないという以上２点の観点か
ら、この段差の少なくとも一部分に、第２の導電層10を
厚さ3000Å〜１μｍほど選択形成する。同時に、TFT部
では、オフセット・ゲート構造とならぬように、一対の
ドレイン電極８、ソース電極９およびソース配線9aとな
るよう第２の導電層を選択形成する。以上のように、第
２の導電層10の膜厚は透明導電膜７の数倍〜数百倍にあ
り、また第２の導電層10の面抵抗も必要性から透明導電
膜７の数千倍上低いので、この第２の導電層10を、コン
デンサ（Cadd）を形成する附近の段差部に残すことは、
きわめて有効である。
２と重なり合う附近では、段差部（ｚ）が大きい。具体
的には、ゲート配線２（1000〜2000Å）、非単結晶シリ
コン化合物半導体層114（100〜3000Å）、第２の絶縁層
115（500〜3000Å）、非単結晶シリコン化合物層116（1
00〜1000Å）の四層で、総計2000〜9000Åの段差にな
る。一方、透明導電膜７の厚さは、面抵抗から考える
と、液晶駆動用アレイの場合などには、100〜500Å以上
であれば充分である。透過率および材料コストを考えれ
ば薄いものが良く、そうすると前記2000〜9000Åの段差
をカバーしきれない。また数十万〜数百万絵素のアレイ
を作製する場合、すべての絵素で、この段差部（ｚ）で
の断切れが起きてはいけないという以上２点の観点か
ら、この段差の少なくとも一部分に、第２の導電層10を
厚さ3000Å〜１μｍほど選択形成する。同時に、TFT部
では、オフセット・ゲート構造とならぬように、一対の
ドレイン電極８、ソース電極９およびソース配線9aとな
るよう第２の導電層を選択形成する。以上のように、第
２の導電層10の膜厚は透明導電膜７の数倍〜数百倍にあ
り、また第２の導電層10の面抵抗も必要性から透明導電
膜７の数千倍上低いので、この第２の導電層10を、コン
デンサ（Cadd）を形成する附近の段差部に残すことは、
きわめて有効である。
この後、ドレイン電極８、ソース電極９およびソース配
線9aそれに第２の絶縁層105をマスクとして、TFTチャネ
ル部およびその他の露出している不純物を含む非単結晶
シリコン化合物層106を除去し、層126と136を形成する
と、第３図（ｄ）に示すものができる。
線9aそれに第２の絶縁層105をマスクとして、TFTチャネ
ル部およびその他の露出している不純物を含む非単結晶
シリコン化合物層106を除去し、層126と136を形成する
と、第３図（ｄ）に示すものができる。
ここで、第２の導電層10の選択形成として、第２図
（ｃ）に示すものや第２図（ｄ）に示すものなど、いろ
いろ考えられる。
（ｃ）に示すものや第２図（ｄ）に示すものなど、いろ
いろ考えられる。
なお、本実施例の第２の絶縁層は必ずしもTFTの作製に
は必要ではなく、第３図（ａ）に示す第２の絶縁層５の
形成および第３図（ｂ）に示す第２の絶縁層105,115の
選択形成の工程を省けば、第１図に示す概略断面図のも
のが完成する。
は必要ではなく、第３図（ａ）に示す第２の絶縁層５の
形成および第３図（ｂ）に示す第２の絶縁層105,115の
選択形成の工程を省けば、第１図に示す概略断面図のも
のが完成する。
また、本実施例に記した各層は、数層または複数の種類
よりなる数層で形成されていてもよい。
よりなる数層で形成されていてもよい。
発明の効果 従来、ラビング不十分などの問題点を改善するために、
コンデンサを構成する一方の電極を透明導電膜のみで作
製すると、ゲート配線の段差や層間絶縁膜などの段差が
ある所で、断線したり、1MΩ以上の抵抗値を示したりし
て、液晶パネルに組み立ててみると、フリッカなど画像
点欠陥となる欠点があったが、本発明にもとづく単位絵
素は現在数万個あり、今後数十万個、数百万個と単位絵
素が増加していけば、本発明の効果は工業的にみてきわ
めて大きい。なぜならば、このような画像点欠陥は、パ
ネル内に存在してはいけないものであるためである。
コンデンサを構成する一方の電極を透明導電膜のみで作
製すると、ゲート配線の段差や層間絶縁膜などの段差が
ある所で、断線したり、1MΩ以上の抵抗値を示したりし
て、液晶パネルに組み立ててみると、フリッカなど画像
点欠陥となる欠点があったが、本発明にもとづく単位絵
素は現在数万個あり、今後数十万個、数百万個と単位絵
素が増加していけば、本発明の効果は工業的にみてきわ
めて大きい。なぜならば、このような画像点欠陥は、パ
ネル内に存在してはいけないものであるためである。
たとえば約５万個の単位絵素を有するTFTアレイを組ん
だ液晶パネルにおいて、コンデンサを構成する一方の電
極を透明導電膜のみで作製した場合は、十数個の単位絵
素の群で、数十箇所にフリッカが観察され、分解して同
じ場所の電気測定を行なうと上記問題点が原因であっ
た。ところが本発明によるものでは、透明導電膜の膜厚
が300Åぐらいのものでも、点欠陥のない液晶パネルを
得ることが可能となる。
だ液晶パネルにおいて、コンデンサを構成する一方の電
極を透明導電膜のみで作製した場合は、十数個の単位絵
素の群で、数十箇所にフリッカが観察され、分解して同
じ場所の電気測定を行なうと上記問題点が原因であっ
た。ところが本発明によるものでは、透明導電膜の膜厚
が300Åぐらいのものでも、点欠陥のない液晶パネルを
得ることが可能となる。
以上のことを考えると、本発明によれば、生産における
歩留りがきわめて向上し、したがってコストをかなり低
減できることが予想される。
歩留りがきわめて向上し、したがってコストをかなり低
減できることが予想される。
第１図は本発明の一実施例の断面図、第２図〜第３図は
本発明の他の実施例を示す図、第４図〜第５図は従来例
を示す図である。 １……絶縁性基板、２……第１の導電層（ゲート電極、
ゲート配線）、３……第１の絶縁層、４……非単結晶シ
リコン化合物半導体層、６……不純物を含む非単結晶シ
リコン化合物層、７……透明導電膜、８……ドレイン電
極（第２の導電層）、９……ソース電極（第２の導電
層）、10……第２の導電層
本発明の他の実施例を示す図、第４図〜第５図は従来例
を示す図である。 １……絶縁性基板、２……第１の導電層（ゲート電極、
ゲート配線）、３……第１の絶縁層、４……非単結晶シ
リコン化合物半導体層、６……不純物を含む非単結晶シ
リコン化合物層、７……透明導電膜、８……ドレイン電
極（第２の導電層）、９……ソース電極（第２の導電
層）、10……第２の導電層
Claims (2)
- 【請求項１】絶縁性基板上にゲート電極およびゲート配
線となる第１の導電層を選択的に形成し、第１の絶縁層
を介して第１の導電層を含む前記絶縁性基板上に非単結
晶シリコン化合物半導体層を選択的に形成し、前記非単
結晶シリコン化合物半導体層上で第１の導電層と重なら
ないことのないように第２の導電層をソース電極、ドレ
イン電極として形成し、前記ドレイン電極を構成する第
２の導電層に少なくとも透明導電膜を含むか、または少
なくとも透明導電膜を電気的に接続し、前記透明導電膜
を前記第１の導電層であるゲート配線と重なり合わせ、
この重なり合う附近の段差部の一部に前記第２の導電層
を形成したことを特徴とする薄膜トランジスタアレイ。 - 【請求項２】絶縁性基板上にゲート電極およびゲート配
線となる第１の導電層を選択的に形成し、第１の絶縁層
を介して第１の導電層を含む前記絶縁性基板上に非単結
晶シリコン化合物半導体層を選択的に形成し、前記非単
結晶シリコン化合物半導体層上で第１の導電層と一部重
ならないことのないように一対の不純物を含む非単結晶
シリコン化合物層と第２の導電層との２層をソース電
極、ドレイン電極として形成し、薄膜トランジスタのチ
ャネル部となる部分の非単結晶シリコン化合物半導体層
上に少なくとも第２の絶縁層を形成し、前記ドレイン電
極を構成する第２の導電層に少なくとも透明導電膜を含
むか、または少なくとも透明導電膜を電気的に接続し、
前記透明導電膜を前記第１の導電層であるゲート配線と
重なり合わせ、この重なり合う附近の段差部の一部に前
記第２の導電層を形成したことを特徴とする薄膜トラン
ジスタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047835A JPH0695186B2 (ja) | 1986-03-05 | 1986-03-05 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047835A JPH0695186B2 (ja) | 1986-03-05 | 1986-03-05 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204568A JPS62204568A (ja) | 1987-09-09 |
| JPH0695186B2 true JPH0695186B2 (ja) | 1994-11-24 |
Family
ID=12786417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61047835A Expired - Lifetime JPH0695186B2 (ja) | 1986-03-05 | 1986-03-05 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695186B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| JP2602255B2 (ja) * | 1987-11-27 | 1997-04-23 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
| JPH01219824A (ja) * | 1988-02-29 | 1989-09-01 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板 |
| JPH0251128A (ja) * | 1988-08-12 | 1990-02-21 | Seikosha Co Ltd | シリコン薄膜トランジスタアレイの保持容量 |
| JP2714270B2 (ja) * | 1991-05-29 | 1998-02-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPH07175084A (ja) | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JPH09230388A (ja) * | 1997-03-12 | 1997-09-05 | Hitachi Ltd | 液晶表示装置 |
| JP4334045B2 (ja) * | 1999-02-09 | 2009-09-16 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
| KR101832698B1 (ko) * | 2009-10-14 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
-
1986
- 1986-03-05 JP JP61047835A patent/JPH0695186B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62204568A (ja) | 1987-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| US20010013910A1 (en) | Array substrate for use in LCD device | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| JPH0695186B2 (ja) | 薄膜トランジスタアレイ | |
| US7348197B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JPS61249078A (ja) | マトリクス型表示装置 | |
| KR101946927B1 (ko) | 액정표시장치용 어레이기판 및 이의 제조방법 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| US20210200008A1 (en) | Liquid crystal display device and manufacturing method of the same | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| JPH04305627A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JPH0586870B2 (ja) | ||
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0618922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |