JPH04305627A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH04305627A JPH04305627A JP3071206A JP7120691A JPH04305627A JP H04305627 A JPH04305627 A JP H04305627A JP 3071206 A JP3071206 A JP 3071206A JP 7120691 A JP7120691 A JP 7120691A JP H04305627 A JPH04305627 A JP H04305627A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- substrate
- active matrix
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000011159 matrix material Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000002848 electrochemical method Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 10
- 239000003792 electrolyte Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000008151 electrolyte solution Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶等の表示媒体と組
み合わせてマトリクス型の表示装置を構成するためのア
クティブマトリクス基板の製造方法に関する。
み合わせてマトリクス型の表示装置を構成するためのア
クティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】アクティブマトリクス型表示装置は、高
いコントラストを有し、絵素数が制約されない等の利点
がある。そのため、アクティブマトリクス表示装置に用
いられるアクティブマトリクス基板に関する研究が盛ん
に行われている。しかし、アクティブマトリクス基板の
構造は複雑であり、光の利用効率（開口率）が低く、表
示画面が暗いという欠点がある。
いコントラストを有し、絵素数が制約されない等の利点
がある。そのため、アクティブマトリクス表示装置に用
いられるアクティブマトリクス基板に関する研究が盛ん
に行われている。しかし、アクティブマトリクス基板の
構造は複雑であり、光の利用効率（開口率）が低く、表
示画面が暗いという欠点がある。
【０００３】
【発明が解決しようとする課題】このような欠点を解決
したアクティブマトリクス基板の部分平面図を図４に、
図４のＡ−Ａ線に沿った断面図を図５に示す。このアク
ティブマトリクス基板２０は、ガラス等の絶縁性基板１
と、基板１上に形成された薄膜トランジスタ（以下「Ｔ
ＦＴ」という）１３とを有している。図４に示すように
、ＴＦＴ１３のゲート電極２はゲートバス配線３に接続
され、ＴＦＴ１３のソース電極６はソースバス配線７に
接続されている。図５に示すように、ＴＦＴ１３を覆っ
て基板１上の全面に、層間絶縁膜１０が形成されている
（図５）。ＴＦＴ１３のドレイン電極８に対応する層間
絶縁膜１０の部分には、コンタクトホール１２が形成さ
れている。絵素電極１１は層間絶縁膜１０上に形成され
ている。絵素電極１１はコンタクトホール１２内に設け
られた金属層１４を介してＴＦＴ１３のドレイン電極８
に接続されている。また、絵素電極１１は、図４に示す
ように、ゲートバス配線３の一部及びソースバス配線７
の一部に重畳されるように形成されている。
したアクティブマトリクス基板の部分平面図を図４に、
図４のＡ−Ａ線に沿った断面図を図５に示す。このアク
ティブマトリクス基板２０は、ガラス等の絶縁性基板１
と、基板１上に形成された薄膜トランジスタ（以下「Ｔ
ＦＴ」という）１３とを有している。図４に示すように
、ＴＦＴ１３のゲート電極２はゲートバス配線３に接続
され、ＴＦＴ１３のソース電極６はソースバス配線７に
接続されている。図５に示すように、ＴＦＴ１３を覆っ
て基板１上の全面に、層間絶縁膜１０が形成されている
（図５）。ＴＦＴ１３のドレイン電極８に対応する層間
絶縁膜１０の部分には、コンタクトホール１２が形成さ
れている。絵素電極１１は層間絶縁膜１０上に形成され
ている。絵素電極１１はコンタクトホール１２内に設け
られた金属層１４を介してＴＦＴ１３のドレイン電極８
に接続されている。また、絵素電極１１は、図４に示す
ように、ゲートバス配線３の一部及びソースバス配線７
の一部に重畳されるように形成されている。
【０００４】このように、絵素電極１１がゲートバス配
線３及びソースバス配線７に重畳して形成されているア
クティブマトリクス基板の構成は、特に反射型表示装置
の開口率を増大させるのに有効である。
線３及びソースバス配線７に重畳して形成されているア
クティブマトリクス基板の構成は、特に反射型表示装置
の開口率を増大させるのに有効である。
【０００５】図４及び図５に示すアクティブマトリクス
基板の製造方法を図６〜図９に示す。まず、ガラス等の
絶縁性基板１上に、Ｔａ、Ｃｒ等からなるゲートバス配
線３及びゲート電極２を形成する。次に、ＳｉＮｘ、Ｓ
ｉＯｘ等からなるゲート絶縁膜４、ｎ＋型のアモルファ
スシリコン（以下では「ａ−Ｓｉ」という）層からなる
コンタクト層９、９、及びａ−Ｓｉ層からなる半導体層
５を形成する。次に、Ｍｏ、Ｔｉ、Ａｌ等からなるソー
ス電極６、ドレイン電極８、及びソースバス配線７を形
成する（図６）。以上により、ＴＦＴ１３が完成する。
基板の製造方法を図６〜図９に示す。まず、ガラス等の
絶縁性基板１上に、Ｔａ、Ｃｒ等からなるゲートバス配
線３及びゲート電極２を形成する。次に、ＳｉＮｘ、Ｓ
ｉＯｘ等からなるゲート絶縁膜４、ｎ＋型のアモルファ
スシリコン（以下では「ａ−Ｓｉ」という）層からなる
コンタクト層９、９、及びａ−Ｓｉ層からなる半導体層
５を形成する。次に、Ｍｏ、Ｔｉ、Ａｌ等からなるソー
ス電極６、ドレイン電極８、及びソースバス配線７を形
成する（図６）。以上により、ＴＦＴ１３が完成する。
【０００６】次に、ＳｉＮｘ、ＳｉＯｘ等からなる層間
絶縁膜１０を基板１上の全面に形成し、ドレイン電極８
に対応する層間絶縁膜１０の部分にコンタクトホール１
２を形成する（図７）。更に、Ｔａ、Ａｌ等からなる金
属膜１５を基板１上の全面に形成し、更に金属膜１５上
にレジスト１６を形成する（図８）。次に、レジスト１
６と金属膜１５とのエッチング速度が等しい条件で、レ
ジスト１６と金属膜１５とをドライエッチングによりエ
ッチングバックする。これにより、コンタクトホール１
２内に金属層１４が残される（図９）。更に、ＩＴＯ（
Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜を基板１上
の全面に形成しパターニングを行って、絵素電極１１を
得る（図５）。これにより、絵素電極１１はコンタクト
ホール１２内の金属層１４を介してＴＦＴ１３のドレイ
ン電極８に電気的に接続される。金属層１４はコンタク
トホール１２による段差を低減するために設けられてい
る。
絶縁膜１０を基板１上の全面に形成し、ドレイン電極８
に対応する層間絶縁膜１０の部分にコンタクトホール１
２を形成する（図７）。更に、Ｔａ、Ａｌ等からなる金
属膜１５を基板１上の全面に形成し、更に金属膜１５上
にレジスト１６を形成する（図８）。次に、レジスト１
６と金属膜１５とのエッチング速度が等しい条件で、レ
ジスト１６と金属膜１５とをドライエッチングによりエ
ッチングバックする。これにより、コンタクトホール１
２内に金属層１４が残される（図９）。更に、ＩＴＯ（
Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜を基板１上
の全面に形成しパターニングを行って、絵素電極１１を
得る（図５）。これにより、絵素電極１１はコンタクト
ホール１２内の金属層１４を介してＴＦＴ１３のドレイ
ン電極８に電気的に接続される。金属層１４はコンタク
トホール１２による段差を低減するために設けられてい
る。
【０００７】上述のような従来の製造方法では、金属膜
１５及びレジスト１６の形成、金属膜１５及びレジスト
１６のドライエッチング等が必要なため、工程が複雑と
なっている。また、コンタクトホール１２以外に段差の
大きい部分があると、エッチングバックによりコンタク
トホール１２以外の部分の金属膜１５を除去している間
に、コンタクトホール１２内の金属膜が薄くなってしま
う。そのため、金属層１４の層厚が小さくなり、金属層
１４による段差低減の効果が小さくなってしまうことに
なる。この金属層１４とコンタクトホール１２とによる
段差により、絵素電極１１が切断され、絵素電極１１と
ドレイン電極８とが電気的に接続されなくなる場合が生
じるという問題点がある。また、この段差による液晶層
内の液晶分子の配向が乱れるという問題点がある。
１５及びレジスト１６の形成、金属膜１５及びレジスト
１６のドライエッチング等が必要なため、工程が複雑と
なっている。また、コンタクトホール１２以外に段差の
大きい部分があると、エッチングバックによりコンタク
トホール１２以外の部分の金属膜１５を除去している間
に、コンタクトホール１２内の金属膜が薄くなってしま
う。そのため、金属層１４の層厚が小さくなり、金属層
１４による段差低減の効果が小さくなってしまうことに
なる。この金属層１４とコンタクトホール１２とによる
段差により、絵素電極１１が切断され、絵素電極１１と
ドレイン電極８とが電気的に接続されなくなる場合が生
じるという問題点がある。また、この段差による液晶層
内の液晶分子の配向が乱れるという問題点がある。
【０００８】本発明はこのような問題点を解決するもの
であり、本発明の目的は、層間絶縁膜に形成されたコン
タクトホールによる段差を効果的に低減し、簡略化され
た工程で作製し得るアクティブマトリクス基板の製造工
程を提供することである。
であり、本発明の目的は、層間絶縁膜に形成されたコン
タクトホールによる段差を効果的に低減し、簡略化され
た工程で作製し得るアクティブマトリクス基板の製造工
程を提供することである。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絶縁性基板上に薄膜トランジ
スタを形成する工程と、該薄膜トランジスタを覆って該
絶縁性基板上の全面に層間絶縁膜を形成する工程と、該
薄膜トランジスタのドレイン電極に対応する該層間絶縁
膜の部分にコンタクトホールを形成する工程と、該コン
タクトホール内の該ドレイン電極上に金属層を電気化学
的方法によって選択的に形成する工程と、該層間絶縁膜
及び該金属層上に絵素電極をパターン形成する工程と、
を包含しており、そのことによって上記目的が達成され
る。
リクス基板の製造方法は、絶縁性基板上に薄膜トランジ
スタを形成する工程と、該薄膜トランジスタを覆って該
絶縁性基板上の全面に層間絶縁膜を形成する工程と、該
薄膜トランジスタのドレイン電極に対応する該層間絶縁
膜の部分にコンタクトホールを形成する工程と、該コン
タクトホール内の該ドレイン電極上に金属層を電気化学
的方法によって選択的に形成する工程と、該層間絶縁膜
及び該金属層上に絵素電極をパターン形成する工程と、
を包含しており、そのことによって上記目的が達成され
る。
【００１０】
【作用】本発明のアクティブマトリクス基板の製造方法
では、層間絶縁膜のドレイン電極に対応する部分にコン
タクトホールが形成された後、このコンタクトホール内
のドレイン電極上に、電気化学的方法によって金属層が
選択的に形成される。即ち、コンタクトホールが形成さ
れた基板を電解液に浸す。次に、ゲートバス配線のそれ
ぞれにＴＦＴのオン信号を印加してＴＦＴをオン状態と
し、ソースバス配線に負電圧を印加し、電着液内でコン
タクトホール内のドレイン電極に金属を電着させる。こ
のとき、電着時間等の条件を適切に設定することにより
、コンタクトホール内に段差を生ずることなく金属層が
形成される。
では、層間絶縁膜のドレイン電極に対応する部分にコン
タクトホールが形成された後、このコンタクトホール内
のドレイン電極上に、電気化学的方法によって金属層が
選択的に形成される。即ち、コンタクトホールが形成さ
れた基板を電解液に浸す。次に、ゲートバス配線のそれ
ぞれにＴＦＴのオン信号を印加してＴＦＴをオン状態と
し、ソースバス配線に負電圧を印加し、電着液内でコン
タクトホール内のドレイン電極に金属を電着させる。こ
のとき、電着時間等の条件を適切に設定することにより
、コンタクトホール内に段差を生ずることなく金属層が
形成される。
【００１１】
【実施例】本発明の実施例について以下に説明する。本
実施例によて作製されるアクティブマトリクス基板の一
例の断面図を図１に示す。図１のアクティブマトリクス
基板の部分平面図は、図４に示すものと同様である。こ
のアクティブマトリクス基板２０は、ガラス等の絶縁性
基板１と、基板１上に形成されたスイッチング素子とし
て機能するＴＦＴ１３とを有している。ＴＦＴ１３の入
力端子として機能するソース電極６には、信号線として
機能するソースバス配線７が接続されている。ＴＦＴ１
３及びソースバス配線７を覆って基板１上の全面に層間
絶縁膜１０が形成されている。ＴＦＴ１３の出力端子と
して機能するドレイン電極８に対応する層間絶縁膜１０
の部分には、コンタクトホール１２が形成されている。 絵素電極１１は層間絶縁膜１０上に形成され、且つコン
タクトホール１２内に形成された金属層１４を介してＴ
ＦＴ１３のドレイン電極８に接続されている。また、絵
素電極１１は、図１に示すように、ゲートバス配線３の
一部及びソースバス配線７の一部に重畳されるように形
成されている。従って、このアクティブマトリクス基板
を用いた表示装置の開口率を向上させることができる。
実施例によて作製されるアクティブマトリクス基板の一
例の断面図を図１に示す。図１のアクティブマトリクス
基板の部分平面図は、図４に示すものと同様である。こ
のアクティブマトリクス基板２０は、ガラス等の絶縁性
基板１と、基板１上に形成されたスイッチング素子とし
て機能するＴＦＴ１３とを有している。ＴＦＴ１３の入
力端子として機能するソース電極６には、信号線として
機能するソースバス配線７が接続されている。ＴＦＴ１
３及びソースバス配線７を覆って基板１上の全面に層間
絶縁膜１０が形成されている。ＴＦＴ１３の出力端子と
して機能するドレイン電極８に対応する層間絶縁膜１０
の部分には、コンタクトホール１２が形成されている。 絵素電極１１は層間絶縁膜１０上に形成され、且つコン
タクトホール１２内に形成された金属層１４を介してＴ
ＦＴ１３のドレイン電極８に接続されている。また、絵
素電極１１は、図１に示すように、ゲートバス配線３の
一部及びソースバス配線７の一部に重畳されるように形
成されている。従って、このアクティブマトリクス基板
を用いた表示装置の開口率を向上させることができる。
【００１２】図１のアクティブマトリクス基板の製造工
程を図２（ａ）〜（ｃ）に示す。図２（ａ）〜（ｃ）に
従って本実施例のアクティブマトリクス基板の製造方法
を説明する。まず、ガラスからなる絶縁性基板１上に、
スパッタリング法により３００ｎｍの厚さのＴａ金属膜
を形成し、この金属膜をフォトリソグラフィ法及びエッ
チングによりパターニングして、ゲートバス配線３及び
ゲート電極２を形成する。次に、プラズマＣＶＤ法によ
り、４００ｎｍの厚さのＳｉＮｘからなるゲート絶縁膜
４と、後に半導体層５となる厚さ５０ｎｍのａ−Ｓｉ層
と、後にコンタクト層９、９となる厚さ４０ｎｍのｎ＋
型ａ−Ｓｉ層とをこの順で連続的に形成する。次に、ｎ
＋型ａ−Ｓｉ層とａ−Ｓｉ層のパターニングを行って、
コンタクト層９、９及び半導体層５を形成する。次に、
この基板上の全面に、厚さ２００ｎｍのＭｏ金属層をス
パッタリング法によって形成し、このＭｏ金属層のパタ
ーニングを行って、ソース電極６、ドレイン電極８、及
びソースバス配線７を形成する（図２（ａ））。以上に
より、ＴＦＴ１３が完成する。
程を図２（ａ）〜（ｃ）に示す。図２（ａ）〜（ｃ）に
従って本実施例のアクティブマトリクス基板の製造方法
を説明する。まず、ガラスからなる絶縁性基板１上に、
スパッタリング法により３００ｎｍの厚さのＴａ金属膜
を形成し、この金属膜をフォトリソグラフィ法及びエッ
チングによりパターニングして、ゲートバス配線３及び
ゲート電極２を形成する。次に、プラズマＣＶＤ法によ
り、４００ｎｍの厚さのＳｉＮｘからなるゲート絶縁膜
４と、後に半導体層５となる厚さ５０ｎｍのａ−Ｓｉ層
と、後にコンタクト層９、９となる厚さ４０ｎｍのｎ＋
型ａ−Ｓｉ層とをこの順で連続的に形成する。次に、ｎ
＋型ａ−Ｓｉ層とａ−Ｓｉ層のパターニングを行って、
コンタクト層９、９及び半導体層５を形成する。次に、
この基板上の全面に、厚さ２００ｎｍのＭｏ金属層をス
パッタリング法によって形成し、このＭｏ金属層のパタ
ーニングを行って、ソース電極６、ドレイン電極８、及
びソースバス配線７を形成する（図２（ａ））。以上に
より、ＴＦＴ１３が完成する。
【００１３】次に、ＴＦＴ１３を形成した基板１上の全
面にＳｉＮｘからなる層間絶縁膜１０を１μｍの厚さに
堆積させる。次に、ホトリソグラフィ法及びエッチング
により、層間絶縁膜１０のドレイン電極８に対応する部
分にコンタクトホール１２を形成する（図２（ｂ））。
面にＳｉＮｘからなる層間絶縁膜１０を１μｍの厚さに
堆積させる。次に、ホトリソグラフィ法及びエッチング
により、層間絶縁膜１０のドレイン電極８に対応する部
分にコンタクトホール１２を形成する（図２（ｂ））。
【００１４】次に、コンタクトホール１２内のドレイン
電極８上に金属層１４を形成する。金属層１４は、以下
に示す電気化学的方法によって形成される。図３に示す
ように、図２（ｂ）のアクティブマトリクス基板２０を
電解槽２５内の電解液２４に浸す。電解液２４として、
２５％ＣｒＯ３硫酸酸性水溶液を用いた。次に、アクテ
ィブマトリクス基板２０上の各ゲートバス配線３に接続
されたゲート共通電極２６に電源２３から１０Ｖのゲー
トオン信号を入力する。同時に、基板２０上の各ソース
バス配線７に接続されたソース共通電極２７と、対向電
極２１との間に、電源２２によって−１０Ｖの電圧を印
加する。これにより、コンタクトホール１２内のドレイ
ン電極８上にＣｒ金属層１４が選択的に電着形成される
。電着は、金属層１４がコンタクトホール１２を埋めて
、金属層１４の上面と層間絶縁膜１０の上面とがほぼ一
致し、コンタクトホール１２による段差がなくなるまで
行われる。
電極８上に金属層１４を形成する。金属層１４は、以下
に示す電気化学的方法によって形成される。図３に示す
ように、図２（ｂ）のアクティブマトリクス基板２０を
電解槽２５内の電解液２４に浸す。電解液２４として、
２５％ＣｒＯ３硫酸酸性水溶液を用いた。次に、アクテ
ィブマトリクス基板２０上の各ゲートバス配線３に接続
されたゲート共通電極２６に電源２３から１０Ｖのゲー
トオン信号を入力する。同時に、基板２０上の各ソース
バス配線７に接続されたソース共通電極２７と、対向電
極２１との間に、電源２２によって−１０Ｖの電圧を印
加する。これにより、コンタクトホール１２内のドレイ
ン電極８上にＣｒ金属層１４が選択的に電着形成される
。電着は、金属層１４がコンタクトホール１２を埋めて
、金属層１４の上面と層間絶縁膜１０の上面とがほぼ一
致し、コンタクトホール１２による段差がなくなるまで
行われる。
【００１５】更に、層間絶縁膜１０上の全面にＩＴＯ膜
を形成し、パターニングを行って絵素電極１１を形成す
る（図１）。これにより、絵素電極１１は層間絶縁膜１
０に形成されたコンタクトホール１２内の金属層１４を
介してＴＦＴ１３のドレイン電極８に接続される。
を形成し、パターニングを行って絵素電極１１を形成す
る（図１）。これにより、絵素電極１１は層間絶縁膜１
０に形成されたコンタクトホール１２内の金属層１４を
介してＴＦＴ１３のドレイン電極８に接続される。
【００１６】本実施例のアクティブマトリクス基板の製
造方法によれば、金属層１４は、コンタクトホール１２
を埋めて金属層１４の上面と層間絶縁膜１０の上面とが
ほぼ一致する厚さに形成される。従って、コンタクトホ
ール１２及び金属層１４による段差は生じない。従って
、層間絶縁膜１０及び金属層１４上に形成される絵素電
極１１が切断されることはない。
造方法によれば、金属層１４は、コンタクトホール１２
を埋めて金属層１４の上面と層間絶縁膜１０の上面とが
ほぼ一致する厚さに形成される。従って、コンタクトホ
ール１２及び金属層１４による段差は生じない。従って
、層間絶縁膜１０及び金属層１４上に形成される絵素電
極１１が切断されることはない。
【００１７】本実施例ではスイッチング素子としてＴＦ
Ｔを用いた場合について説明したが、他の例えば、ＭＩ
Ｍ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素
子、ダイオード、バリスタ等を用いたアクティブマトリ
クス基板にも適用することができる。また、本実施例で
は金属層１４としてＣｒを用いたが、例えばＣｕ、Ｎｉ
等を用いることができる。また、電解液の組成も本実施
例に限定されない。
Ｔを用いた場合について説明したが、他の例えば、ＭＩ
Ｍ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素
子、ダイオード、バリスタ等を用いたアクティブマトリ
クス基板にも適用することができる。また、本実施例で
は金属層１４としてＣｒを用いたが、例えばＣｕ、Ｎｉ
等を用いることができる。また、電解液の組成も本実施
例に限定されない。
【００１８】
【発明の効果】本発明のアクティブマトリクス基板の製
造方法では、コンタクトホール内のドレイン電極上に形
成される金属層の層厚を任意に設定することができるの
で、層間絶縁膜の上面と金属層の上面とを一致させるこ
とができる。従って、層間絶縁膜及び金属層上に形成さ
れる絵素電極が切断されることはない。また、この段差
による液晶分子の配向の乱れも生じない。従って、本発
明の製造方法によればアクティブマトリクス基板の歩留
りが向上し、アクティブマトリクス基板のコスト低減に
寄与することができる。
造方法では、コンタクトホール内のドレイン電極上に形
成される金属層の層厚を任意に設定することができるの
で、層間絶縁膜の上面と金属層の上面とを一致させるこ
とができる。従って、層間絶縁膜及び金属層上に形成さ
れる絵素電極が切断されることはない。また、この段差
による液晶分子の配向の乱れも生じない。従って、本発
明の製造方法によればアクティブマトリクス基板の歩留
りが向上し、アクティブマトリクス基板のコスト低減に
寄与することができる。
【図１】本発明のアクティブマトリクス基板の製造方法
によって得られるアクティブマトリクス基板の一例の断
面図である。
によって得られるアクティブマトリクス基板の一例の断
面図である。
【図２】（ａ）〜（ｃ）は図１のアクティブマトリクス
基板の製造方法を示す工程図である。
基板の製造方法を示す工程図である。
【図３】コンタクトホール内の金属層を形成するための
電着工程を示す図である。
電着工程を示す図である。
【図４】図１及び従来のアクティブマトリクス基板を示
す平面図である。
す平面図である。
【図５】従来のアクティブマトリクス基板の断面図であ
る。
る。
【図６】従来のアクティブマトリクス基板の製造工程を
示す図である。
示す図である。
【図７】従来のアクティブマトリクス基板の製造工程を
示す図である。
示す図である。
【図８】従来のアクティブマトリクス基板の製造工程を
示す図である。
示す図である。
【図９】従来のアクティブマトリクス基板の製造工程を
示す図である。
示す図である。
１ 絶縁性基板
２ ゲート電極
３ ゲートバス配線
４ ゲート絶縁膜
５ 半導体層
６ ソース電極
８ ドレイン電極
９ コンタクト層
１０ 層間絶縁膜
１１ 絵素電極
１２ コンタクトホール
１３ ＴＦＴ
１４ 金属層
１５ 金属膜
１６ レジスト
２０ アクティブマトリクス基板
２１ 対向基板
２２，２３ 電源
２４ 電解液
２５ 電解槽
２６ ゲート共通電極
２７ ソース共通電極
Claims (1)
- 【請求項１】絶縁性基板上に薄膜トランジスタを形成す
る工程と、該薄膜トランジスタを覆って該絶縁性基板上
の全面に層間絶縁膜を形成する工程と、該薄膜トランジ
スタのドレイン電極に対応する該層間絶縁膜の部分にコ
ンタクトホールを形成する工程と、該コンタクトホール
内の該ドレイン電極上に金属層を電気化学的方法によっ
て選択的に形成する工程と、該層間絶縁膜及び該金属層
上に絵素電極をパターン形成する工程と、を包含するア
クティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071206A JPH04305627A (ja) | 1991-04-03 | 1991-04-03 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071206A JPH04305627A (ja) | 1991-04-03 | 1991-04-03 | アクティブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04305627A true JPH04305627A (ja) | 1992-10-28 |
Family
ID=13453977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071206A Pending JPH04305627A (ja) | 1991-04-03 | 1991-04-03 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04305627A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN1040914C (zh) * | 1992-11-07 | 1998-11-25 | 株式会社金星社 | 薄膜晶体管液晶显示器用的信号线装置及其制造的方法 |
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO1999044094A1 (fr) * | 1998-02-25 | 1999-09-02 | Matsushita Electric Industrial Co., Ltd. | Substrat a matrice active et affichage a cristaux liquides comprenant ce substrat |
| WO2005057530A1 (ja) * | 2003-11-28 | 2005-06-23 | Zeon Corporation | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| JP2008015460A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法及び液晶表示装置 |
| US7362398B2 (en) | 1998-06-16 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Camera and personal computer having a reflection type liquid crystal device with particular dielectric multi-layer film and interlayer insulating films |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468727A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPH02223924A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 表示パネルの製造方法 |
-
1991
- 1991-04-03 JP JP3071206A patent/JPH04305627A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468727A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPH02223924A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 表示パネルの製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1040914C (zh) * | 1992-11-07 | 1998-11-25 | 株式会社金星社 | 薄膜晶体管液晶显示器用的信号线装置及其制造的方法 |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO1999044094A1 (fr) * | 1998-02-25 | 1999-09-02 | Matsushita Electric Industrial Co., Ltd. | Substrat a matrice active et affichage a cristaux liquides comprenant ce substrat |
| US6356326B1 (en) | 1998-02-25 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate of a liquid crystal display comprising an insulating layer being made of solid solution of SiOx /SINy |
| US7362398B2 (en) | 1998-06-16 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Camera and personal computer having a reflection type liquid crystal device with particular dielectric multi-layer film and interlayer insulating films |
| JPWO2005057530A1 (ja) * | 2003-11-28 | 2007-12-13 | 大見 忠弘 | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| WO2005057530A1 (ja) * | 2003-11-28 | 2005-06-23 | Zeon Corporation | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| US8064003B2 (en) | 2003-11-28 | 2011-11-22 | Tadahiro Ohmi | Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same |
| JP5174322B2 (ja) * | 2003-11-28 | 2013-04-03 | 日本ゼオン株式会社 | アクティブマトリクス表示装置の製造方法 |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8507111B2 (en) | 2004-03-09 | 2013-08-13 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8773628B2 (en) | 2004-03-09 | 2014-07-08 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| JP2008015460A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法及び液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20020001867A1 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| KR20050067934A (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| US10096686B2 (en) | Thin film transistor, fabrication method thereof, repair method thereof and array substrate | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04305627A (ja) | アクティブマトリクス基板の製造方法 | |
| US6160598A (en) | Liquid crystal display and a method for fabricating thereof | |
| JPH0695186B2 (ja) | 薄膜トランジスタアレイ | |
| JP2004013003A (ja) | 液晶表示装置 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| JPH05323380A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100867471B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0334045B2 (ja) | ||
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| KR100466392B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970424 |