JPH11202368A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH11202368A JPH11202368A JP10018050A JP1805098A JPH11202368A JP H11202368 A JPH11202368 A JP H11202368A JP 10018050 A JP10018050 A JP 10018050A JP 1805098 A JP1805098 A JP 1805098A JP H11202368 A JPH11202368 A JP H11202368A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- oxide
- layer
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
現する。 【解決手段】 第1の導電層101上に絶縁層102を
設け、当該絶縁層102に対して開孔部103を形成す
る。次に、酸化物導電層104を形成した後、エッチバ
ック法等の手段により酸化物導電層104を後退させ
る。そして開孔部103が酸化物導電層104で充填さ
れた状態を実現する。こうすることで平坦性を確保した
まま第1の導電層101と画素電極105とを電気的に
接続することができる。
Description
体装置において、導電性薄膜相互の電気的接続をとるた
めの接続配線の構成に関する。
置(以下、AMLCDと呼ぶ)の画素領域において、ス
イッチング素子と画素電極とを電気的に接続するための
接続配線の構成に関する。
は半導体特性を利用して機能する全ての装置の総称であ
り、AMLCDに代表される電気光学装置やマイクロプ
ロセッサ等の半導体回路も半導体装置の範疇に含む。さ
らに、その様な電気光学装置や半導体回路を構造に含む
電子機器も半導体装置の範疇に含むものとする。
製する技術が急速に発達してきている。その理由は、A
MLCD(Active Matrix Liquid Crystal Display)の
需要が高まったことにある。
十〜数百万個もの各画素のそれぞれにスイッチング素子
として薄膜トランジスタ(TFT)を配置し、各画素電
極に出入りする電荷をTFTのスイッチング機能により
制御するものである。
み込まれ、一種のコンデンサを形成している。従って、
TFTによりこのコンデンサへの電荷の出入りを制御す
ることで液晶の電気光学特性を変化させ、液晶パネルを
透過する光を制御して画像表示を行うことができる。
象としてディスクリネーションと呼ばれる現象がある。
液晶は画素電極と対向電極との間にある規則性をもった
配向性をもって配列しているが、電極表面の凹凸に起因
するラビング不良によって配向性が乱れる場合がある。
この場合、その部分では正常な光シャッタとしての機能
が失われ、光漏れなどの表示不良を起こす。
るためにTFTを平坦化膜で覆う構成などの工夫が施さ
れたが、現状では必ずしも抜本的な解決策とはなってい
ない。なぜならば、如何に平坦化膜を利用しても最終的
に形成される画素電極のコンタクト部の段差は平坦化が
不可能だからである。
を鑑みてなされたものであり、完全に平坦な導電層を形
成するためのコンタクト部の構成に関する技術を提供す
る。
し、コンタクト部の段差に起因するディスクリネーショ
ンの発生を防止することを目的とする。そして、必要な
ブラックマスクの面積を低減することで有効画素面積を
拡大し、高精細かつ高コントラストのAMLCDを実現
する。
の構成は、異なる層に形成された二層の導電層と、当該
二層の導電層に挟まれた絶縁層とを有する半導体装置で
あって、前記二層の導電層は前記絶縁層に設けられた開
孔部を埋め込む様に形成された酸化物導電層を介して互
いに電気的に接続された構造を有していることを特徴と
する。
された二層の導電層と、当該二層の導電層に挟まれた絶
縁層とを有する半導体装置であって、前記二層の導電層
は前記絶縁層に設けられた開孔部を埋め込む様に形成さ
れた酸化物導電層を介して互いに電気的に接続された構
造を有し、前記開孔部の形状と当該開孔部に埋め込まれ
た前記酸化物導電層の形状とが概略一致していることを
特徴とする。
された二層の導電層と、当該二層の導電層に挟まれた絶
縁層とを有する半導体装置であって、前記二層の導電層
は前記絶縁層に設けられた開孔部を埋め込む様に形成さ
れた酸化物導電層を介して互いに電気的に接続された構
造を有し、前記酸化物導電層によって形成された平坦面
上に前記二層の導電層の一方が形成されていることを特
徴とする。
形成する工程と、前記第1の導電層上に絶縁層を形成す
る工程と、前記絶縁層に開孔部を形成し、当該開孔部の
底部において前記第1の導電層を露呈させる工程と、前
記絶縁層及び開孔部を覆って酸化物導電層をスピンコー
ト法により形成する工程と、前記酸化物導電層をエッチ
ング又は研磨し、前記開孔部のみが当該酸化物導電層で
充填された状態とする工程と、前記絶縁層及び前記酸化
物導電層上に第2の導電層を形成する工程と、を含むこ
とを特徴とする。
形成する工程と、前記第1の導電層上に絶縁層を形成す
る工程と、前記絶縁層に開孔部を形成し、当該開孔部の
底部において前記第1の導電層を露呈させる工程と、前
記絶縁層及び開孔部を覆って酸化物導電層をスピンコー
ト法により形成する工程と、前記酸化物導電層上に第2
の導電層を形成する工程と、前記第2の導電層を所望の
形状にパターニングする工程と、前記第2の導電層をマ
スクとして自己整合的に前記酸化物導電層をエッチング
する工程と、を含むことを特徴とする。
で埋め込むことでその上に形成される第2の導電層(特
に画素マトリクス回路における画素電極)の平坦性を向
上させることを目的とする。
込むために好適な材料として、溶液塗布系導電膜を選択
し、その代表的な材料として溶液塗布系のITO(イン
ジウム・ティン・オキサイド)膜に注目した。
工業株式会社製アデカITO塗布液を用いた薄膜などが
挙げられる。このITO塗布液はキシレン溶媒中にイン
ジウム・スズ有機化合物を溶解させたものであるが、溶
媒・溶質を変えればその他の酸化物導電層を形成するこ
とも可能である。
に形成されるので効率良く凹凸を埋め込み、平坦化する
には好適な材料である。勿論、塗布回数は1度に限らず
数度の重ね塗りを行って平坦性を高めると効果的であ
る。
1を用いて説明する。図1(A)において、100は下
地膜であり、絶縁層、半導体層又は導電層の如何なる場
合もありうる。その上には第1の導電層101がパター
ン形成されている。
層)102によって覆われる。絶縁層102としては、
酸化珪素、窒化珪素、酸化窒化珪素等の珪素を含む絶縁
膜や有機樹脂膜を単層又は積層で用いる。
より開孔部(コンタクトホール)103を形成する。エ
ッチングの方法はウェットエッチング法でもドライエッ
チング法でも良い。また、開孔部103の断面形状をテ
ーパー状にすることで、次に成膜する薄膜のカバレッジ
を改善することも有効である。
物導電層104を形成する。酸化物導電層104として
は溶液塗布系のITO膜を用いる。この様な膜はキシレ
ン等の有機溶媒中にインジウム・スズ有機化合物を溶か
した溶液を絶縁層102上へ塗布し、スピンドライによ
り余分な溶液を飛ばして薄膜を形成する。この様な技術
はスピンコート法とも呼ばれる。
を形成したら、 150〜170 ℃の乾燥工程と 300℃以上の
焼成工程とを行い、その後必要に応じてアニール工程を
施して膜質を向上させる。勿論、膜質を向上させるため
のキュア工程はこの条件に限定されず、実施者が実験に
よって最適な条件を求めても良い。
が非常に簡易であること、被覆性が高いこと、である。
即ち、成膜段階では溶液であるため、微細な凹凸の被覆
形状が非常に良好であり、コンタクトホール等の微細な
開孔部の埋め込みには非常に適している。本願発明は、
その様な溶液塗布系材料の被覆性の良さに着目した技術
である。
膜の基となる溶液にカーボン系材料や顔料を分散させて
黒色に着色することも可能である。こうすることでコン
タクトホール内の遮光性を高めることができる。
(A)の状態が得られる。この状態が得られたら、次
に、ドライエッチング法により酸化物導電層104をエ
ッチバック処理して開孔部103のみを充填する様な状
態とする。(図1(B))
る場合、このエッチバック工程におけるエッチング方法
はウェット処理、ドライ処理のどちらの方法を用いるこ
ともできる。
エッチャントが市販されているのでそちらを用いれば良
い。また、ドライ処理を行う場合にはエッチングガスと
してHBr(臭化水素)、HI(ヨウ化水素)、CH4
(メタン)を用いることができる。特に、HBrは加工
性と汎用性の点で好ましい。
第2の導電層105をパターン形成する。この様にし
て、絶縁層102で絶縁分離された異なる二層の導電層
(第1の導電層101と第2の導電層105)とが、酸
化物導電層104を介して電気的に接続された状態を得
る。この時、第2の導電層105はコンタクト部106
においても完全に平坦性を維持することができる。
に記載する実施例でもって詳細な説明を行なうこととす
る。
駆動するアクティブマトリクス型液晶表示装置(AML
CD)の画素マトリクス回路を構成する単位画素(単位
絵素)の作製方法について図2を用いて説明する。
板201を用意する。本実施例では後に 900〜1100℃の
熱処理が行われるので耐熱性の高い材料を用いる必要が
ある。他にも下地膜を設けた結晶化ガラス(ガラスセラ
ミクス)や熱酸化膜を設けたシリコン基板等を用いるこ
ともできる。
成し、この非晶質珪素膜202を特開平8−78329
号公報記載の技術を用いて結晶化する。同公報記載の技
術は結晶化を助長する触媒元素を用いて選択的な結晶化
を行う技術である。
的に触媒元素(本実施例ではニッケル)を添加するため
にマスク絶縁膜203を形成する。また、マスク絶縁膜
203には開口部204が設けられている。
有したニッケル酢酸塩溶液をスピンコート法により塗布
し、触媒元素含有層205を形成する。
450 ℃1時間の水素出し工程の後、570 ℃14時間の加熱
処理を窒素雰囲気中で施し、横成長領域206を得る。
こうして結晶化工程が終了したら、マスク絶縁膜203
をそのままマスクとしてリンの添加工程を行う。この工
程によりリン添加領域207が形成される。
次に 600℃12時間の加熱処理を行い、横成長領域206
に残留していたニッケルをリン添加領域207にゲッタ
リングさせる。こうしてニッケル濃度が 5×1017atoms/
cm3 以下にまで低減された領域(被ゲッタリング領域と
呼ぶ)208が得られる。(図2(C))
領域208のみで構成される活性層209、210を形
成する。そして、 120nm厚のゲイト絶縁膜211を形成
する。ゲイト絶縁膜211としては、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜或いはそれらの積層膜で構成さ
れる。
ら、酸素雰囲気中において 950℃30分の加熱処理を行
い、活性層/ゲイト絶縁膜界面に熱酸化膜を形成する。
こうすることで界面特性を大幅に向上させることができ
る。
0が酸化されて薄膜化される。本実施例では最終的な活
性層膜厚が50nmとなる様に調節する。即ち、出発膜(非
晶質珪素膜)が65nmであったので、15nmの酸化が行わ
れ、30nmの熱酸化膜が形成されることになる(ゲイト絶
縁膜211はトータルで 150nm厚となる) 。
アルミニウム膜(図示せず)を成膜し、パターニングに
よりゲイト電極の原型となる島状パターンを形成する。
島状パターンを形成したら、特開平7−135318号
公報に記載された技術を利用する。なお、詳細は同公報
を参考にすると良い。
で使用したレジストマスクを残したまま、3%のシュウ
酸水溶液中で陽極酸化を行う。この時、白金電極を陰極
として2〜3mVの化成電流を流し、到達電圧は8Vと
する。こうして、多孔性陽極酸化膜212、213が形
成される。
%の酒石酸のエチレングリコール溶液をアンモニア水で
中和した溶液中で陽極酸化を行う。この時、化成電流は
5〜6mVとし、到達電圧は100Vとすれば良い。こ
うして、緻密な無孔性陽極酸化膜214、215が形成
される。
6、217が画定する。なお、画素マトリクス回路では
ゲイト電極の形成と同時に1ライン毎に各ゲイト電極を
接続するゲイト線も形成されている。(図3(A))
としてゲイト絶縁膜211をエッチングする。エッチン
グはCF4 ガスを用いたドライエッチング法により行
う。これにより218、219で示される様な形状のゲ
イト絶縁膜が形成される。
純物イオンをイオン注入法またはプラズマドーピング法
により添加する。この場合、画素マトリクス回路をN型
TFTで構成するならばP(リン)イオンを、P型TF
Tで構成するならばB(ボロン)イオンを添加すれば良
い。
に分けて行う。1度目は80keV程度の高加速電圧で
行い、ゲイト絶縁膜218、219の端部(突出部)の
下に不純物イオンのピークがくる様に調節する。そし
て、2度目は5keV程度の低加速電圧で行い、ゲイト
絶縁膜218、219の端部(突出部)の下には不純物
イオンが添加されない様に調節する。
1、ドレイン領域222、223、低濃度不純物領域
(LDD領域とも呼ばれる)224、225、チャネル
形成領域226、227が形成される。(図3(B))
0 Ω/□のシート抵抗が得られる程度に不純物イオンを
添加することが好ましい。また、低濃度不純物領域はT
FTの性能に合わせて最適化を行う必要がある。また、
不純物イオンの添加工程が終了したら熱処理を行い、不
純物イオンの活性化を行う。
珪素膜を 400nmの厚さに形成し、その上にソース電極2
29、230、ドレイン電極231、232を形成す
る。なお、本実施例ではドレイン電極231、232を
画素内に広げて形成する。
極として用いるため、可能な限り大きい容量を確保する
ための工夫である。本実施例は反射型の例であるため、
後に画素電極が配置される領域の下も開口率を気にせず
自由に使える。
ソース/ドレイン電極を覆って50nm厚の窒化珪素膜23
3を形成する。そして、その上に第1の金属膜(本実施
例ではチタン)を形成する。本実施例では窒化珪素膜2
33を誘電体としてドレイン電極231と第1の金属膜
234との間で補助容量を形成している。
μm厚のポリイミド膜を形成する。勿論、ポリイミド以
外にもアクリル等の有機性樹脂膜を用いても良い。そし
て、第2の層間絶縁膜235の上に第2の金属膜236
を形成する。
ての機能も持っているが、主に電界遮蔽膜として役割を
果たす。即ち、ソース/ドレイン配線から生じる電界が
後に形成する画素電極に影響するのを防ぐ効果を持つ。
第3の層間絶縁膜237として再び1μm厚のポリイミ
ド膜を設け、それに対して開孔部238、239を形成
する。そして、第3の層間絶縁膜237及び開孔部23
8、239を被覆する様にして酸化物導電層240を形
成する。(図4(A))
度が10〜30cPs の塗布系ITO膜(旭電化工業株式会社
製)を用いる。溶液をスピンコート法により塗布したら
窒素中で 150〜200 ℃5〜10分の乾燥工程、 300〜400
℃1〜2時間の焼成工程を行い、膜質を向上させる。た
だしこの膜質向上のための処理は本実施例に限定される
ものではない。
ニールを行うことも有効である。ただし、電極材料等の
耐熱性を考慮する必要があり、全体を高温アニールする
ことを避けるのであれば、ランプアニール等の手段を用
いることが好ましい。
で酸化物導電層240の抵抗値は1kΩ/□以下にな
る。ミクロンオーダー以下の電気的な接続をとるためな
らば、この程度の抵抗値で十分と考えられる。
厚は溶液の粘度、スピンコート時の回転数や回転時間等
で制御することができる。コンタクトホールの径(開口
面積)に応じて膜厚を変化させる必要があるが、 100〜
500nm (代表的には 150〜300nm )の範囲で調節すれ
ば、コンタクトホール内を十分に埋め込むことが可能で
ある。
エッチングガスをAr(アルゴン)で希釈してドライエ
ッチング法によるエッチバック工程を行う。本実施例で
は、HBrを用いる。こうして開孔部238、239が
酸化物導電層241、242で充填された状態を実現す
る。(図4(B))
って完全に平坦化された第3の層間絶縁膜237上にア
ルミニウムを主成分とする材料でなる画素電極243、
244を形成する。この時、コンタクトホール(開孔
部)の内部は酸化物導電層241、242で充填されて
いるので、段差を生じることなくドレイン電極との電気
的な接続が実現される。
向膜(図示せず)を形成すれば液晶表示装置の一方の基
板であるアクティブマトリクス基板が完成する。その後
は公知の手段によって対向基板を用意し、セル組み工程
を施してアクティブマトリクス型液晶表示装置が完成す
る。
に対してエッチバック処理を行って開孔部の充填を行っ
ているが、エッチバック処理の代わりに研磨処理を行う
ことも可能である。代表的にはCMP(ケミカルメカニ
カルポリッシング)と呼ばれる技術を採用することもで
きる。
必要があるが、この技術を用いれば第3の層間絶縁膜と
酸化物導電層が異なる材料で構成されている様な場合に
おいても優れた平坦性を確保することができる。
層間絶縁膜としてポリイミド膜を用いていたが、酸化珪
素膜や酸化窒化珪素膜を用いることも有効である。
ので、酸化物導電層の焼成温度やその後のアニール温度
に制限がある。しかしながら、酸化珪素膜等で層間絶縁
膜を形成しておけば、さらに高い温度でのアニールが可
能となり、膜質の良い膜を得ることができる。
ドレイン電極としてアルミニウムを主成分とする材料を
用いているので、その耐熱性も考慮する必要がある。し
かし、電極材料として耐熱性の高い材料を用いれば、 5
00℃を超える様な高い温度でアニール処理も可能とな
る。
る耐熱性の高い材料としては、タンタル、タングステ
ン、モリブデン又は導電性を持たせたシリコン膜等を挙
げることができる。
構成とを組み合わせても良い。
異なる構成で反射型のAMLCDを作製する技術につい
て図5を用いて説明する。
(A)の状態を得る。図5(A)において、237は第
3の層間絶縁膜、240は酸化物導電層である。
ムを主成分とする材料でなる画素電極501、502を
形成する。この時、画素電極501、502は開孔部5
03、504によって物理的に絶縁されている。(図5
(B))
して酸化物導電層240をエッチングし、画素電極と同
一形状にパターニングされた酸化物導電層505、50
6を形成する。これにより酸化物導電層505、506
も物理的に絶縁されるので、画素電極の一部として機能
することになる。
501、502を絶縁分離する開孔部(503、504
に相当)は1μm以上の深さとなるが、この部分はソー
ス電極(ソース配線)の上方であるので遮光され、問題
とはならない。さらに、この部分はディスクリネーショ
ンを集中させるので、画素内の必要な領域にディスクリ
ネーションが広がるのを防ぐ効果(ピン止め効果)も期
待できる。
ことも可能である。
ト構造(ここではプレーナ型)のTFTを例にとって説
明したが、本願発明はボトムゲイト構造(代表的には逆
スタガ型)のTFTに対しても容易に適用することがで
きる。
シリコンウェハ上に形成されたMOSFETの配線接続
にも活用することが可能である。
れた配線同士を接続する必要性の生じる構造であれば、
如何なる構造のデバイス素子に対しても適用することが
可能である。
示した構成のアクティブマトリクス基板(素子形成側基
板)を用いてAMLCDを構成した場合の例について説
明する。ここで本実施例のAMLCDの外観を図6に示
す。
マトリクス基板であり、画素マトリクス回路602、ソ
ース側駆動回路603、ゲイト側駆動回路604が形成
されている。駆動回路はN型TFTとP型TFTとを相
補的に組み合わせたCMOS回路で構成することが好ま
しい。また、605は対向基板である。
マトリクス基板601と対向基板605とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板605を取り除き、露出したアクティブマトリクス基
板に対してFPC(フレキシブル・プリント・サーキッ
ト)606を接続してある。このFPC606によって
外部信号を回路内部へと伝達する。
してICチップ607、608が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図6(A)では2個取り付けられているが、1個で
も良いし、さらに複数個であっても良い。
図6(B)において図6(A)と同一の部分は同じ符号
を付してある。ここでは図6(A)でICチップが行っ
ていた信号処理を、同一基板上にTFTでもって形成さ
れたロジック回路609によって行う例を示している。
この場合、ロジック回路609も駆動回路603、60
4と同様にCMOS回路を基本として構成される。
スクをアクティブマトリクス基板に設ける構成(BM o
n TFT)を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
技術の様に、マイクロレンズアレイを用いる構成にして
も良い。
D以外にも他の様々な電気光学装置や半導体回路に適用
することができる。
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等を挙げることができる。
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール(MMIC
など)が挙げられる。
する全ての半導体装置に対して適用することが可能であ
る。
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、アクティブマト
リクス型液晶表示装置を搭載した製品と定義する。
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図7に示す。
1、音声出力部2002、音声入力部2003、表示装
置2004、操作スイッチ2005、アンテナ2006
で構成される。本願発明は表示装置2004等に適用す
ることができる。
101、表示装置2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明は表示装置2102に適用す
ることができる。
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
装置2205で構成される。本願発明は表示装置220
5等に適用できる。
であり、本体2301、表示装置2302、バンド部2
303で構成される。本発明は表示装置2302に適用
することができる。
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
あり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
回路を構成する各画素において、完全に平坦な画素電極
を実現するための技術である。本願発明の構成は、特に
画素電極全面が有効表示領域となる反射型AMLCDに
対して有効である。
生するディスクリネーションが効果的に防止され、有効
表示領域が大幅に拡大する。従って、より高精細なLC
Dディスプレイにおいても高いコントラストを実現する
ことが可能となる。
Claims (8)
- 【請求項1】異なる層に形成された二層の導電層と、当
該二層の導電層に挟まれた絶縁層とを有する半導体装置
であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
め込む様に形成された酸化物導電層を介して互いに電気
的に接続された構造を有していることを特徴とする半導
体装置。 - 【請求項2】異なる層に形成された二層の導電層と、当
該二層の導電層に挟まれた絶縁層とを有する半導体装置
であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
め込む様に形成された酸化物導電層を介して互いに電気
的に接続された構造を有し、 前記開孔部の形状と当該開孔部に埋め込まれた前記酸化
物導電層の形状とが概略一致していることを特徴とする
半導体装置。 - 【請求項3】異なる層に形成された二層の導電層と、当
該二層の導電層に挟まれた絶縁層とを有する半導体装置
であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
め込む様に形成された酸化物導電層を介して互いに電気
的に接続された構造を有し、 前記酸化物導電層によって形成された平坦面上に前記二
層の導電層の一方が形成されていることを特徴とする半
導体装置。 - 【請求項4】請求項1乃至請求項3において、前記酸化
物導電層とはITO膜からなることを特徴とする半導体
装置。 - 【請求項5】請求項1乃至請求項3において、前記二層
の導電層の一方は配向膜と接していることを特徴とする
半導体装置。 - 【請求項6】第1の導電層を形成する工程と、 前記第1の導電層上に絶縁層を形成する工程と、 前記絶縁層に開孔部を形成し、当該開孔部の底部におい
て前記第1の導電層を露呈させる工程と、 前記絶縁層及び開孔部を覆って酸化物導電層をスピンコ
ート法により形成する工程と、 前記酸化物導電層をエッチング又は研磨し、前記開孔部
のみが当該酸化物導電層で充填された状態とする工程
と、 前記絶縁層及び前記酸化物導電層上に第2の導電層を形
成する工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項7】第1の導電層を形成する工程と、 前記第1の導電層上に絶縁層を形成する工程と、 前記絶縁層に開孔部を形成し、当該開孔部の底部におい
て前記第1の導電層を露呈させる工程と、 前記絶縁層及び開孔部を覆って酸化物導電層をスピンコ
ート法により形成する工程と、 前記酸化物導電層上に第2の導電層を形成する工程と、 前記第2の導電層を所望の形状にパターニングする工程
と、 前記第2の導電層をマスクとして自己整合的に前記酸化
物導電層をエッチングする工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項8】請求項6または請求項7において、前記酸
化物導電層とはITO膜からなることを特徴とする半導
体装置の作製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1805098A JP3934236B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその作製方法 |
US09/197,767 US7202497B2 (en) | 1997-11-27 | 1998-11-23 | Semiconductor device |
US09/550,598 US7192865B1 (en) | 1997-11-27 | 2000-04-17 | Semiconductor device and process for producing the same |
US11/713,619 US8440509B2 (en) | 1997-11-27 | 2007-03-05 | Method for producing a semiconductor device by etch back process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1805098A JP3934236B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11202368A true JPH11202368A (ja) | 1999-07-30 |
JP3934236B2 JP3934236B2 (ja) | 2007-06-20 |
Family
ID=11960878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1805098A Expired - Fee Related JP3934236B2 (ja) | 1997-11-27 | 1998-01-14 | 半導体装置およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934236B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709901B1 (en) | 2000-03-13 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
US6762082B2 (en) | 2000-03-06 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6855957B1 (en) | 2000-03-13 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2005115153A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 液晶表示素子の製造方法及びそれを用いた液晶表示素子並びに液晶プロジェクタ |
US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
US6909487B2 (en) | 2002-05-22 | 2005-06-21 | Seiko Epson Corporation | Electro-optical device and semiconductor device |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
US8164718B2 (en) | 2006-12-26 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101422164B1 (ko) * | 2007-01-10 | 2014-07-22 | 소니 주식회사 | 반도체 장치 및 표시 장치 |
US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720778A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Ind Co Ltd | Image display unit |
JPH04220625A (ja) * | 1990-12-21 | 1992-08-11 | Sharp Corp | アクティブマトリクス液晶表示装置の製造方法 |
JPH04305627A (ja) * | 1991-04-03 | 1992-10-28 | Sharp Corp | アクティブマトリクス基板の製造方法 |
JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
JPH0798452A (ja) * | 1993-09-28 | 1995-04-11 | Toppan Printing Co Ltd | 反射型液晶表示装置 |
JPH0876145A (ja) * | 1994-09-02 | 1996-03-22 | Canon Inc | 液晶表示素子 |
JPH08101385A (ja) * | 1994-09-29 | 1996-04-16 | Toppan Printing Co Ltd | 反射型液晶表示装置とその製造方法 |
JPH08340120A (ja) * | 1995-04-10 | 1996-12-24 | Canon Inc | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
JPH0980464A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | 液晶表示装置 |
JPH09230806A (ja) * | 1995-03-22 | 1997-09-05 | Toppan Printing Co Ltd | 電極板およびこれを用いた液晶表示装置 |
JPH11125831A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-01-14 JP JP1805098A patent/JP3934236B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720778A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Ind Co Ltd | Image display unit |
JPH04220625A (ja) * | 1990-12-21 | 1992-08-11 | Sharp Corp | アクティブマトリクス液晶表示装置の製造方法 |
JPH04305627A (ja) * | 1991-04-03 | 1992-10-28 | Sharp Corp | アクティブマトリクス基板の製造方法 |
JPH05335424A (ja) * | 1992-05-28 | 1993-12-17 | Alps Electric Co Ltd | 絶縁層を介した上部電極と下部電極の導通方法及びその構造 |
JPH0798452A (ja) * | 1993-09-28 | 1995-04-11 | Toppan Printing Co Ltd | 反射型液晶表示装置 |
JPH0876145A (ja) * | 1994-09-02 | 1996-03-22 | Canon Inc | 液晶表示素子 |
JPH08101385A (ja) * | 1994-09-29 | 1996-04-16 | Toppan Printing Co Ltd | 反射型液晶表示装置とその製造方法 |
JPH09230806A (ja) * | 1995-03-22 | 1997-09-05 | Toppan Printing Co Ltd | 電極板およびこれを用いた液晶表示装置 |
JPH08340120A (ja) * | 1995-04-10 | 1996-12-24 | Canon Inc | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
JPH0980464A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | 液晶表示装置 |
JPH11125831A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762082B2 (en) | 2000-03-06 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6806495B1 (en) * | 2000-03-06 | 2004-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7995183B2 (en) | 2000-03-13 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
US6806499B2 (en) | 2000-03-13 | 2004-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
US6855957B1 (en) | 2000-03-13 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6709901B1 (en) | 2000-03-13 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
US8934066B2 (en) | 2000-03-13 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
US9298056B2 (en) | 2000-03-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
US7323715B2 (en) | 2000-05-09 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9429807B2 (en) | 2000-05-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101253485B1 (ko) * | 2000-05-09 | 2013-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그의 제조 방법 |
US7102165B2 (en) | 2000-05-09 | 2006-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7420209B2 (en) | 2001-03-06 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
US6909487B2 (en) | 2002-05-22 | 2005-06-21 | Seiko Epson Corporation | Electro-optical device and semiconductor device |
JP2005115153A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 液晶表示素子の製造方法及びそれを用いた液晶表示素子並びに液晶プロジェクタ |
US8164718B2 (en) | 2006-12-26 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US8400590B2 (en) | 2006-12-26 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101422164B1 (ko) * | 2007-01-10 | 2014-07-22 | 소니 주식회사 | 반도체 장치 및 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3934236B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8440509B2 (en) | Method for producing a semiconductor device by etch back process | |
JP4014710B2 (ja) | 液晶表示装置 | |
US6396470B1 (en) | Liquid crystal display apparatus | |
US7859604B2 (en) | Pad area and method of fabricating the same | |
US6115094A (en) | Reflection type display device and electronic device | |
US7567328B2 (en) | Liquid-crystal display device and method of fabricating the same | |
US6639244B1 (en) | Semiconductor device and method of fabricating the same | |
US20050042798A1 (en) | Method of fabricating display device | |
US7569436B2 (en) | Manufacturing method of semiconductor device | |
JP4967631B2 (ja) | 表示装置 | |
JPH10268335A (ja) | コンタクト構造 | |
JP3454340B2 (ja) | 液晶表示装置 | |
JP3934236B2 (ja) | 半導体装置およびその作製方法 | |
JPH11330478A (ja) | 半導体装置の作製方法 | |
JP4202454B2 (ja) | 半導体装置およびその作製方法 | |
JPH10282522A (ja) | 表示装置 | |
JP2004272272A (ja) | コンタクト構造およびアクティブマトリクス型表示装置 | |
JP2004157210A (ja) | 半導体装置及びその作製方法 | |
JP2004234022A (ja) | アクティブマトリクス型表示装置 | |
JP2003043950A (ja) | 半導体装置の作製方法 | |
JP4447584B2 (ja) | 表示装置および電子デバイス | |
JPH11177105A (ja) | 半導体装置およびその作製方法 | |
JP2006119667A (ja) | 表示装置 | |
JP2010050495A (ja) | 表示装置及び電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |