JPH11177105A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH11177105A
JPH11177105A JP36344497A JP36344497A JPH11177105A JP H11177105 A JPH11177105 A JP H11177105A JP 36344497 A JP36344497 A JP 36344497A JP 36344497 A JP36344497 A JP 36344497A JP H11177105 A JPH11177105 A JP H11177105A
Authority
JP
Japan
Prior art keywords
layer
aluminum
tantalum
semiconductor device
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP36344497A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP36344497A priority Critical patent/JPH11177105A/ja
Priority to US09/210,781 priority patent/US6369410B1/en
Publication of JPH11177105A publication Critical patent/JPH11177105A/ja
Priority to US10/101,830 priority patent/US6613614B2/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲイト電極としてアルミ材料を用いたTFT
を高い歩留りで実現するための技術を提供する。 【解決手段】 活性層103、ゲイト絶縁膜104の上
に設けられたゲイト電極をタンタル層110とアルミニ
ウム層105との積層膜で構成する。この構造ではタン
タル層110がストッパーとなり、アルミニウム層10
5の成分物質がゲイト絶縁膜中へ侵入するのを防ぐこと
ができる。また、タンタル層110の端部はタンタルオ
キサイド112となり、LDD領域を形成する上でゲイ
ト絶縁膜へのイオン注入ダメージを低減する効果を持
つ。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本願発明は半導体薄膜を利用
した薄膜トランジスタ(以下、TFTと略記する)のゲ
イト電極構造に関する技術である。
【0002】
【従来の技術】近年、ガラス基板または石英基板上に形
成されたTFTでもって画素マトリクス回路及び駆動回
路を構成したアクティブマトリクス型液晶表示装置(以
下、AMLCDと略記する)が注目を浴びている。
【0003】この様なAMLCDは 0.5〜2インチ程度
のプロジェクター向けのものから10〜20インチ程度のノ
ートパソコン向けのものまであり、主に小型から中型ま
での表示ディスプレイとして利用されている。
【0004】AMLCDが中型化すると画像表示部とな
る画素マトリクス回路の面積は大きくなり、マトリクス
状に配列されたソース線及びゲイト線は大きな付加容量
を有する様になる。
【0005】そのため、配線としてアルミニウムまたは
アルミニウムを主成分とする材料(以下、アルミ材料と
略記する)を用いることが有力視されている。
【0006】しかしながら、本発明者らが動作不良を起
こしたTFTを不良解析した結果、ゲイト電極/チャネ
ル間においてショート(短絡)が生じている可能性があ
ることが判明した。
【0007】これはゲイト絶縁膜で絶縁されているにも
拘らず何らかの原因でゲイト電極とチャネルがショート
しまい、TFTが動作不良を起こしたものと予想され
る。この要因としては以下の三つが考えられる。
【0008】(1)アルミ原子がゲイト絶縁膜中に拡散
し、ゲイト絶縁膜を介して接するチャネルへ到達してし
まった。 (2)アルミ材料から生ずるヒロック、ウィスカー等の
突起物がゲイト絶縁膜を突き抜けてチャネルへ到達して
しまった。 (3)ゲイト絶縁膜にピンホールが存在し、熱処理の際
にアルミ原子が流動してピンホール内に入り込み、チャ
ネルへ到達してしまった。
【0009】以上の様な要因が考えられるが、現状では
明確なメカニズムは不明である。しかし、ゲイト電極/
チャネル間でのショートが原因であることはほぼ間違い
なく、上記三つのいずれかが原因となっている可能性が
高い。
【0010】
【発明が解決しようとする課題】本願発明はゲイト電極
としてアルミ材料を用いたTFTを高い歩留りで実現す
るための技術を提供することを課題とする。
【0011】そのために、ゲイト電極とチャネル(活性
層)とのショートを防ぐための技術を提供することを課
題とする。また、同時にLDD領域の新規な形成方法を
提供することを課題とする。
【0012】
【課題を解決するための手段】本明細書で開示する発明
の構成は、同一基板上に形成された複数のTFTで構成
される半導体回路を構成に含む半導体装置であって、前
記TFTは活性層、ゲイト絶縁膜並びにタンタル層とア
ルミニウムまたはアルミニウムを主成分とする材料層と
を積層してなるゲイト電極を有し、前記タンタル層は、
前記アルミニウムまたはアルミニウムを主成分とする材
料層の構成元素が前記ゲイト絶縁膜中へ侵入するのを防
ぐブロッキング層として機能しうる膜厚を有することを
特徴とする。
【0013】本願発明の主旨は、従来アルミ材料のみで
構成されていたゲイト電極をタンタル/アルミ積層膜
(タンタルが下層)とすることでアルミ成分がゲイト絶
縁膜中へと侵入するのを防ぐことにある。即ち、下層に
設けられたタンタル層をアルミ成分のブロッキング層と
して利用するのである。
【0014】従って、タンタル層の膜厚はアルミ成分の
移動に対して十分に障壁として機能しうる程度に厚くな
ければならない。本発明者らの知見では5nm厚以上のタ
ンタル層が必要である。これ以下ではブロッキング効果
を期待できない。
【0015】また、上限としては 200nm程度と考えてい
る。これ以上ではゲイト電極のトータル膜厚を抑える
(段差低減のため)ためにアルミ材料を薄くしなければ
ならず、アルミニウムの低抵抗性という特徴を活かすこ
とができない。
【0016】以上の事からタンタル層の膜厚は5〜200
nm(好ましくは10〜100 nm、さらに好ましくは20〜50 n
m )の範囲から選択することが好ましいと言える。
【0017】なお、タンタル膜はアルミニウム膜と同じ
電解溶液で陽極酸化処理を行いやすいという特徴があ
り、さらに陽極酸化層の形成形態(酸化層の形成過程の
進行方向など)もアルミニウム膜のそれに近いことから
本願発明に用いるに好適な材料である。
【0018】また、他の発明の構成は、同一基板上に形
成された複数のTFTで構成される半導体回路を構成に
含む半導体装置であって、前記TFTは活性層、ゲイト
絶縁膜並びにタンタル層とアルミニウムまたはアルミニ
ウムを主成分とする材料層とを積層してなるゲイト電極
を有し、前記タンタル層のうち、前記アルミニウムまた
はアルミニウムを主成分とする材料層と重ならない領域
にはタンタルオキサイド層が形成されていることを特徴
とする。
【0019】また、他の発明の構成は、同一基板上に形
成された複数のTFTで構成される半導体回路を構成に
含む半導体装置であって、前記TFTは活性層、ゲイト
絶縁膜並びにタンタル層とアルミニウムまたはアルミニ
ウムを主成分とする材料層とを積層してなるゲイト電極
を有し、前記タンタル層の端部は前記アルミニウムまた
はアルミニウムを主成分とする材料層の外側に突出して
おり、当該突出した端部にはタンタルオキサイド層が形
成されていることを特徴とする。
【0020】また、他の発明の構成は、同一基板上に形
成された複数のTFTで構成される半導体回路を構成に
含む半導体装置であって、前記TFTは活性層、ゲイト
絶縁膜並びにタンタル層とアルミニウムまたはアルミニ
ウムを主成分とする材料層とを積層してなるゲイト電極
を有し、前記タンタル層の端部は前記アルミニウムまた
はアルミニウムを主成分とする材料層の外側に突出して
おり、前記活性層に含まれるソース又はドレイン接合部
の位置は、当該突出した端部によって画定されているこ
とを特徴とする。
【0021】本願発明の特徴の一つとして、タンタル層
の一部を陽極酸化して得られたタンタルオキサイド層
を、LDD領域を形成する際のマスクとして利用する点
が挙げられる。即ち、活性層に対してタンタルオキサイ
ド層を介したスルードーピングを行い、タンタルオキサ
イド層の下にLDD領域を形成する。
【0022】そのため、活性層に設けられたLDD領域
の上には概略同一の形状でタンタルオキサイド層が形成
されているという構造の特徴がある。
【0023】また、他の発明の構成は、同一基板上に形
成された複数のTFTで構成される半導体回路を構成に
含む半導体装置の作製方法であって、活性層及びゲイト
絶縁膜を形成する第1の工程と、タンタル層とアルミニ
ウムまたはアルミニウムを主成分とする材料層とを順次
積層形成してなるゲイト電極を形成する第2の工程と、
前記アルミニウムまたはアルミニウムを主成分とする材
料層のみを選択的に陽極酸化して多孔質状アルミナ層を
形成する第3の工程と、再度の陽極酸化により前記アル
ミニウムまたはアルミニウムを主成分とする材料層の表
面に無孔質状アルミナ層を形成すると同時に、前記多孔
質状アルミナ層の下に位置するタンタル層の全部又は一
部をタンタルオキサイド層に変成させる第4の工程と、
を有することを特徴とする。
【0024】また、他の発明の構成は、同一基板上に形
成された複数のTFTで構成される半導体回路を構成に
含む半導体装置の作製方法であって、活性層及びゲイト
絶縁膜を形成する第1の工程と、タンタル層とアルミニ
ウムまたはアルミニウムを主成分とする材料層とを順次
積層形成してなるゲイト電極を形成する第2の工程と、
前記アルミニウムまたはアルミニウムを主成分とする材
料層のみを選択的に陽極酸化して多孔質状アルミナ層を
形成する第3の工程と、再度の陽極酸化により前記アル
ミニウムまたはアルミニウムを主成分とする材料層の表
面に無孔質状アルミナ層を形成すると同時に、前記多孔
質状アルミナ層の下に位置するタンタル層の全部又は一
部をタンタルオキサイド層に変成させる第4の工程と、
前記無孔質状アルミナ層及び前記多孔質状アルミナ層を
マスクとしてゲイト絶縁膜をエッチングする第5の工程
と、前記ゲイト電極、タンタルオキサイド層及びゲイト
絶縁膜をマスクとしてN型またはP型を付与する不純物
を添加する第6の工程と、を有することを特徴とする。
【0025】なお、上記構成において第3の工程はシュ
ウ酸を主成分とする溶液中で行われる。この様な溶液中
ではアルミ材料のみが選択的に陽極酸化され、タンタル
層はそのまま残る。
【0026】また、第4の工程は酒石酸を主成分とする
溶液中で行われる。この溶液中ではアルミ材料とタンタ
ル層との両方が陽極酸化される。この処理によりアルミ
材料は緻密な無孔質状アルミナ層で覆われ、タンタル層
の一部(溶液と接する部分)がタンタルオキサイド層に
変成する。
【0027】
【発明の実施の形態】本願発明の実施形態について図1
を用いて説明する。図1(A)は本願発明を利用したチ
ャネル方向(キャリアが移動する方向)に沿った断面図
である。ただし、ゲイト電極を覆う層間絶縁膜やソース
/ドレイン電極等は省略してある。
【0028】図1(A)において、101は基板、10
2は下地膜(絶縁性珪素膜)である。下地膜を設ける場
合、基板101はガラス(結晶化ガラスも含む)、シリ
コンウェハ、セラミックス、石英などを用いることがで
きる。石英を用いる場合には下地膜がなくても構わな
い。
【0029】また、103は活性層であり、半導体薄膜
(代表的には多結晶ポリシリコン膜)を島状にパターン
形成して得られる。本願発明は活性層103としてどの
様な半導体薄膜を用いても構わない。
【0030】例えば、スマートカット法を利用したSO
I基板(UNIBOND)またはSIMOX基板を用い
ることができる。その場合、活性層を単結晶シリコンで
形成できるので非常に動作性能の高いTFTが実現でき
る。
【0031】活性層103の上にはゲイト絶縁膜104
を介してゲイト電極が配置されている。ゲイト電極はア
ルミ層105を主として構成され、アルミ材料の低抵抗
性を活かして信号遅延の小さいTFTが実現される。
【0032】ここで106で示される点線で囲まれた領
域の拡大図を図1(B)に示す。図1(B)に示す様
に、活性層103はチャネル形成領域107、LDD
(Lightly Doped Drain )領域108、ドレイン(又は
ソース)領域109で構成され、チャネル形成領域10
7及びLDD領域108上にゲイト絶縁膜104が設け
られている。
【0033】なお、ゲイト絶縁膜は酸化珪素膜、窒化珪
素膜、酸化窒化珪素膜(SiO x N yで表される)または
それらの積層膜で構成される。
【0034】特に、窒化珪素膜はイオンブロッキング効
果が高いのでゲイト絶縁膜の一部として用いることは有
効である。また、酸化窒化珪素膜は酸化珪素膜と窒化珪
素膜の両者の物性を併せ持つためゲイト絶縁膜として適
している。
【0035】また、積層構造は二層に限らず複数層でも
構わない。例えば、酸化珪素/窒化珪素/酸化珪素の三
層構造からなる積層膜(ONO膜と呼ばれる)は信頼性
が高いので本願発明のゲイト絶縁膜として好適である。
【0036】また、ゲイト電極はタンタル層110、ア
ルミ層105の順に積層され、陽極酸化処理によってア
ルミ層105の一部は無孔質状アルミナ層111とな
り、タンタル層110の一部はタンタルオキサイド層1
12となっている。
【0037】なお、上述の陽極酸化の際、アルミ層10
5及び無孔質状アルミナ層111と重ならないタンタル
層のみが陽極酸化され、図1(B)に示す様に、アルミ
層105の外側に突出した様な形でタンタルオキサイド
層が形成される。
【0038】また、ソース/ドレイン領域を形成する際
はタンタルオキサイド層112をマスクとして利用して
その下の不純物濃度を意図的に低くし、LDD領域10
8を形成することができる。従って、ドレイン(又はソ
ース)領域109とLDD領域108との接合部(ソー
ス又はドレイン接合部)の位置は、タンタルオキサイド
の端部(突出した端部)によって自己整合的に画定され
る。
【0039】以上の構成からなる本願発明の構成につい
て、以下に記載する実施例でもって詳細な説明を行うこ
ととする。
【0040】
【実施例】〔実施例1〕本願発明を利用したTFTの作
製工程について図2を用いて説明する。なお、本願発明
はゲイト電極の形成からソース/ドレイン領域の形成ま
でに特徴があり、その他の部分は公知の技術を利用でき
る。従って、本願発明は本実施例の作製工程に限定され
るものではない。
【0041】まず、基板201としてガラス基板を用意
し、その上に下地膜202として酸化珪素(酸化シリコ
ン)膜を 200nm厚に形成する。そして、その上に公知の
手段により活性層203を形成する。活性層203の膜
厚は10〜100 nm(好ましくは15〜75nm、さらに好ましく
は20〜45nm)とする。(図2(A))
【0042】活性層203は単結晶シリコン膜、多結晶
シリコン膜(ポリシリコン膜)、非晶質シリコン膜(ア
モルファスシリコン膜)のいずれを用いても良いが、動
作速度を上げるためには単結晶シリコンか多結晶シリコ
ンを用いた方が良い。
【0043】前述の様に単結晶シリコン膜を用いるなら
ばスマートカット法を利用したUNIBOND基板、酸
素イオン注入法を用いたSIMOX基板等を用いること
が望ましい。この場合、シリコン基板と下地膜とが一体
化して得られるので改めて下地膜を設ける必要はない。
【0044】また、多結晶シリコン膜を用いるならば直
接成膜か非晶質シリコン膜を結晶化して得ることができ
る。結晶化手段はエキシマレーザー光照射によるレーザ
ーアニール、赤外または紫外光照射によるランプアニー
ル、或いは電熱炉を利用したファーネスアニールを用い
れば良い。さらに、本発明者らによる特開平7-130652号
公報記載の技術を併用しても良い。
【0045】こうして図2(A)の状態が得られたら酸
化窒化珪素膜からなるゲイト絶縁膜204を形成し、さ
らに50nm厚のタンタル層205、 350nm厚のアルミニウ
ム層206を順次積層形成する。なお、本実施例ではア
ルミニウム層206として2wt% のスカンジウムを含有
させたアルミニウム層を利用する。
【0046】また、タンタル層205、アルミニウム層
206は気相法(代表的にはスパッタリング法)で形成
すれば良い。( 図2(B))
【0047】次に、タンタル層205及びアルミニウム
層206をドライエッチング法またはウェットエッチン
グ法によりエッチングして後のゲイト電極の原型となる
積層パターン207を形成する。
【0048】ドライエッチング用のエッチングガスとし
てはアルミニウム層のエッチングには塩素系ガス、タン
タル層のエッチングにはフッ素系ガスという様に使い分
ければ連続的に処理することが可能である。なお、タン
タル層が50nm程度と薄い場合には塩素系ガスでアルミニ
ウム層とタンタル層とを一括でエッチングできることが
確認されている。(図2(C))
【0049】なお、積層パターン207のパターニング
にはレジストマスク(図示せず)を利用しているが、レ
ジストマスクを形成する前にアルミニウム層の表面を薄
い陽極酸化膜で覆っておくと密着性が向上する。
【0050】次に、レジストマスクを残したまま3%シ
ュウ酸水溶液中で到達電圧8Vの陽極酸化処理を行い、
600〜800 nm厚の多孔質状アルミナ層208を形成す
る。この溶液中ではタンタル層は陽極酸化されずに残
り、アルミニウム層のみが選択的に陽極酸化される。
(図2(D))
【0051】さらに、図示しないレジストマスクを除去
した後、3%の酒石酸を含むエチレングリコール溶液中
で到達電圧80Vの陽極酸化処理を行う。この処理ではア
ルミニウム層とタンタル層との両方が陽極酸化される。
(図2(E))
【0052】タンタル層205の方は多孔質状アルミナ
層208に接する部分だけが陽極酸化されてタンタルオ
キサイド層209を形成する。これはその部分だけが多
孔質状アルミナ層208の内部を浸透してきた電解溶液
に触れるためである。
【0053】また、アルミニウム層206の方はその表
面(多孔質状アルミナ層の内側)に100〜120 nm厚の無
孔質状アルミナ層210が形成される。無孔質状アルミ
ナ層210の膜厚は到達電圧によって決定される。
【0054】ここで、図2(E)に示す状態を示すSE
M写真を図10(A)に示す。なお、図10(A)は図
2(E)の構造を実験的に再現したサンプルを4万倍に
拡大したSEM写真であり、多孔質状アルミナ層付近の
様子を示している。
【0055】また、図10(A)の模式図を図10
(B)に示す。図10(B)において、10は酸化珪素
膜でなる下地、11はタンタル層、12はアルミニウム
層、13はタンタルオキサイド層、14は無孔質状アル
ミナ層、15は多孔質状アルミナ層である。
【0056】図10(B)に示す様に、アルミニウム層
12の表面は無孔質状アルミナ層14で覆われ、その外
側に多孔質状アルミナ層15が形成されている。そし
て、タンタル層11の端部(多孔質状アルミナ層の下)
にはタンタルオキサイド層13が形成されている。
【0057】なお、図10(A)に示す写真で見る限
り、タンタル層は陽極酸化処理によってタンタルオキサ
イド層に変成する際に約2倍程度に体積が膨張して、膜
厚が2〜4倍(代表的には3倍)程度に厚くなる様であ
る。
【0058】この様な構造が得られたら、次にゲイト電
極及び多孔質状アルミナ層をマスクとしてドライエッチ
ング法によりゲイト絶縁膜204のエッチングを行う。
エッチングガスとしてはCHF3 ガスを55sccmの流量で
用い、圧力55mTorr 、供給電力 800Wの条件で行う。
【0059】この工程によりゲイト絶縁膜204が自己
整合的にエッチングされ、211で示される様な島状の
パターンに加工される。この時、ゲイト絶縁膜の端部
(GI端部)212はゲイト電極よりも外側に突出した
様な形で残る。また、後にソース/ドレイン領域となる
活性層が露出した状態となる。
【0060】このエッチング工程が終了したら、マスク
として利用した多孔質状アルミナ層208を45℃に保温
したアルミ混酸(リン酸、酢酸、硝酸、水の混合液)溶
液を用いて除去する。
【0061】この時、多孔質状アルミナ層208とタン
タルオキサイド層209の選択比が大きいので、タンタ
ルオキサイド層209はエッチングされない。この様子
は図11に示すSEM写真からも明らかである。
【0062】図11に示すSEM写真は、図10(A)
に示す状態から多孔質状アルミナ層15のみを除去した
状態を示している。この写真からはタンタルオキサイド
層がひさし状に残っていることが確認できる。
【0063】こうして図3(A)の状態が得られたら、
1回目の不純物イオン注入工程をイオンインプランテー
ション法またはプラズマドーピング法によって行う。ま
ず、1回目は加速電圧を70〜85keV と高くして行う。
(図3(B))
【0064】なお、Nチャネル型TFT(NTFT)を
作製するならP(リン)またはAs(砒素)を選び、P
チャネル型TFT(PTFT)を作製するならB(ボロ
ン)を選べばよい。本実施例はリンを例にとって説明す
る。
【0065】この工程は加速電圧が高いためタンタルオ
キサイド層209とGI端部212を通過して不純物イ
オンが注入される。即ち、GI端部等で覆われた領域の
下にも不純物が添加される。
【0066】そして、この工程においてGI端部212
の下に打ち込まれた不純物は後にLDD領域の不純物濃
度を決定することになる。従って、イオン注入時のドー
ズ量はLDD領域が所望の濃度の不純物を含む様に実施
者が最適値を設定する必要がある。本実施例ではGI端
部212の下に 1×1017〜 1×1018atoms/cm3 の濃度で
リンが添加される様に調節する。
【0067】以上に示した様な不純物イオン注入工程を
行うことで、低濃度不純物領域213、214が形成さ
れる。
【0068】この時、GI端部212の上にはタンタル
オキサイド層209が存在するため、イオン注入時のダ
メージが直接ゲイト絶縁膜に到達しないという利点があ
る。即ち、ゲイト絶縁膜中に余計なトラップ準位が発生
するのを抑制できる。
【0069】次に、5〜10keV と低い加速電圧で2回目
のイオン注入工程を行う。この工程では加速電圧が低い
ためGI端部212が完全にマスクとして機能する(タ
ンタルオキサイド層も存在するため特開平7-135318号公
報記載の技術よりもマスク効果が向上している)。
【0070】そのため、この工程では215、216で
示される領域(ソース又はドレイン領域)のみに不純物
イオンが添加される。本実施例では 1×1020〜 1×1021
atoms/cm3 の濃度でリンが添加される様に調節する。
【0071】また同時に、GI端部212の下には1回
目のイオン注入工程で形成された不純物領域がそのまま
残り、LDD領域217となる。従って、ソース又はド
レイン領域215、216とLDD領域217との接合
部はGI端部(タンタルオキサイド層の端部)によって
画定する。
【0072】さらに、1回目と2回目の不純物イオン注
入工程において全く不純物が注入されなかった領域21
8は、後にキャリアの移動経路となる真性または実質的
に真性なチャネル形成領域となる。
【0073】なお、真性とは電子と正孔が完全に釣り合
って完全に中性な領域を指し、実質的に真性な領域と
は、しきい値制御が可能な濃度範囲( 1×1015〜 1×10
17atoms/cm3 )でN型またはP型を付与する不純物を含
む領域、または意図的に逆導電型不純物を添加すること
により導電型を相殺させた領域を指す。
【0074】以上の様にして活性層への不純物イオンの
注入が終了したら、レーザーアニール、ランプアニール
またはファーネスアニールによって不純物の活性化を行
う。また、同時にイオン注入時のダメージを回復させ
る。
【0075】次に、層間絶縁膜219を形成する。層間
絶縁膜219としては酸化珪素膜、窒化珪素膜、酸化窒
化珪素膜、有機性樹脂膜またはそれらの積層膜を用いる
ことができる。なお、有機性樹脂膜としてはポリイミ
ド、ポリアミド、ポリイミドアミド、アクリル等が挙げ
られる。
【0076】層間絶縁膜219を形成したら、コンタク
トホールを形成してソース電極220、ドレイン電極2
21を形成する。本実施例ではこれら電極材料としてチ
タン/アルミ/チタンからなる積層導電層を用いる。
【0077】最後に水素雰囲気中において 350℃2時間
程度の水素化処理を行い、TFT全体の水素終端処理を
行う。こうして図3(D)に示す様な構造のTFTが完
成する。こうして作製されたTFTは、ゲイト電極とゲ
イト絶縁膜との間にタンタル層が存在するため、作製途
中の熱処理によって両者間でショートする様なことを防
ぐことができる。
【0078】そのため、非常に高い歩留りでTFTを作
製することが可能となり、同一基板上に百万個以上もの
TFTを作製するAMLCDを作製においても高い良品
率を確保することができる。そして、それに伴って液晶
モジュールやそれを搭載した製品(電子機器)の製造コ
ストを低減することが可能である。
【0079】〔実施例2〕実施例1ではNTFTを作製
する場合を例にとって説明したが、本願発明をPTFT
に対して適用できることは言うまでもない。また、公知
のCMOS技術を用いれば、NTFTとPTFTとを相
補的に組み合わせたCMOS回路を構成することも容易
である。
【0080】本実施例では同一基板上にCMOS回路で
構成された駆動回路とNTFTで構成された画素マトリ
クス回路とを形成したアクティブマトリクス基板を作製
した例を図4に示す。
【0081】図4において、NTFT401、PTFT
402はCMOS回路403を構成している。前述の様
に公知のCMOS技術を用いれば実施例1とほぼ同様の
工程で容易に実現できる。
【0082】また、画素マトリクス回路を構成する画素
TFT(本実施例ではNTFT)404は実施例1で説
明した作製工程に多少の工程を足せば実現できる。
【0083】まず、実施例1の工程に従って図3(D)
の構造を得る。次に、図4に示す様に第1の平坦化膜4
0を形成する。本実施例では窒化珪素(50nm)/酸化珪
素(25nm)/アクリル(1μm)の積層構造を第1の平
坦化膜として利用する。
【0084】なお、アクリルやポリイミドといった有機
性樹脂膜はスピンコート法で形成する溶液塗布型絶縁膜
なので厚い膜を容易に形成できる上、非常に平坦な面を
得ることが可能である。そのため、1μm程度の膜厚を
高いスループットで形成することが可能であり、良好な
平坦面が得られる。
【0085】次に、第1の平坦化膜40上に遮光性導電
膜でなるブラックマスク41を形成する。また、ブラッ
クマスク41を形成するに先立って、第1の平坦化膜4
0をエッチングして、最下層の窒化珪素膜のみを残した
凹部を形成しておく。
【0086】この様にしておくことで、凹部を形成した
部分ではドレイン電極とブラックマスクとが窒化珪素膜
のみを介して近接し、そこで補助容量42を形成する。
窒化珪素は比誘電率が高く、しかも膜厚が薄いので大容
量を確保しやすい。
【0087】こうしてブラックマスク41を形成すると
同時に補助容量42を形成したら、第2の平坦化膜43
を 1.5μm厚のアクリルで形成する。補助容量42を形
成した部分は大きな段差を生じるが、その様な段差も十
分に平坦化できる。
【0088】最後に、第1の平坦化膜40及び第2の平
坦化膜43にコンタクトホールを形成し、透明導電膜
(代表的にはITO)からなる画素電極44を形成す
る。こうして図4に示す様な画素TFT404を作製す
ることができる。
【0089】なお、画素電極として反射性の高い導電
膜、代表的にはアルミニウムまたはアルミニウムを主成
分とする材料を用いれば、反射型AMLCD用のアクテ
ィブマトリクス基板を作製することもできる。
【0090】また、図4では画素TFTのゲイト電極を
ダブルゲイト構造としているが、シングルゲイト構造で
も良いし、トリプルゲイト構造等のマルチゲイト構造と
しても構わない。
【0091】また、アクティブマトリクス基板の構造は
本実施例の構造に限定されるものではない。本願発明の
特徴はゲイト電極の構成にあるので、それ以外の構成に
ついては実施者が適宜決定すれば良い。
【0092】〔実施例3〕本実施例では、実施例1と異
なる工程でLDD領域を形成する場合の例について図5
を用いて説明する。なお、本実施例の構成を実施例2の
構成に利用することは可能である。
【0093】まず、実施例1と同様の工程に従って図2
(E)の状態を得る。そして、多孔質状アルミナ層20
8を選択的に除去して図5(A)の状態を得る。この状
態ではタンタルオキサイド層209が露出する。
【0094】次に、高加速電圧による不純物イオンの注
入工程を行う。この工程は実施例1で説明した様に後の
LDD領域を形成するための工程である。従って、低濃
度不純物領域501、502の不純物濃度は 1×1017
1×1018atoms/cm3 程度となる様に調節する。
【0095】なお、実施例1で説明した図3(B)に示
す工程と図5(B)に示す工程とは後のソース/ドレイ
ン領域上におけるゲイト絶縁膜の有無が異なる。本実施
例の場合、活性層には全てゲイト絶縁膜を介したスルー
ドープによって不純物イオンが注入される。
【0096】スルードープの利点としては工程の短縮化
(ゲイト絶縁膜のエッチング工程を省略できる)と活性
層に直接イオン注入時のダメージを与えない点にある。
【0097】次に、図5(C)に示す様に低加速電圧に
よる不純物イオンの注入工程を行う。この工程ではタン
タルオキサイド層209の存在する領域がマスクとして
機能するのでその下には前述の低濃度不純物領域が残
る。
【0098】その結果、ソース領域503、ドレイン領
域504、LDD領域505、チャネル形成領域506
が形成される。この場合もLDD領域505の上にはタ
ンタルオキサイド層209が存在するため、その部分で
はGIの受けるイオン注入時のダメージが低減される。
【0099】その後は、実施例1と同様に不純物の活性
化を行い、層間絶縁膜507、ソース電極508、ドレ
イン電極509を形成して、最後に水素化工程を行うこ
とで図5(D)に示す様なTFTが完成する。
【0100】〔実施例4〕本実施例では実施例1におい
て、LDD領域の代わりにオフセット領域を設ける場合
の例について図6を用いて説明する。
【0101】まず、実施例1の工程に従って図3(A)
の状態を得る。そして、実施例1に示した1回目の不純
物イオン注入工程は行わず、図3(C)を用いて説明し
た様な低加速電圧によるイオン注入工程を行う。(図6
(A))
【0102】この注入工程ではタンタルオキサイド層及
びゲイト絶縁膜がマスクとして機能するので 1×1020
1×1021atoms/cm3 の濃度の不純物を含むソース領域6
01、ドレイン領域602が形成される。
【0103】また、603で示される領域は不純物イオ
ンが添加されないので真性または実質的に真性な状態を
保持し、且つ、ゲイト電圧が印加されないので単なる高
抵抗領域として機能する。この様な領域603をオフセ
ット領域と呼ぶ。
【0104】実施例1〜3で示したLDD領域がドレイ
ン接合部における電界緩和に効果があるのに対し、オフ
セット領域はむしろオフ電流(TFTがオフ時に流れる
電流)またはリーク電流の低減に効果がある。
【0105】この場合においてもタンタルオキサイド層
209がゲイト絶縁膜がイオン注入時に受けるダメージ
の低減という効果を有している。
【0106】また、図6(B)に示す様な構成も可能で
ある。図6(B)ではゲイト絶縁膜を活性層全面に残し
てスルードープによってソース領域604、ドレイン領
域605を形成しているが、この場合にもタンタルオキ
サイド層209のマスク機能によりオフセット領域60
6を形成できる。
【0107】なお、本実施例を実施例2の構成に適用す
ることは容易である。
【0108】〔実施例5〕本実施例では、タンタル層の
成膜時に膜厚を厚くした場合の構成について図7を用い
て説明する。
【0109】図7(A)は実施例1の工程に従って多孔
質状アルミナ層の除去までを行った時点を示している。
図7(A)において701はタンタル層であり、本実施
例では膜厚を 150〜200 nmと厚めに設定している。
【0110】また、702はタンタルオキサイド層であ
るが、タンタル層701の膜厚が形成されたタンタルオ
キサイド層702よりも厚いため、その下に数百nmのタ
ンタル層703が残っている。
【0111】本実施例の場合、この状態で不純物イオン
の注入工程を行うことになるが、突出したタンタル層7
03は加速電圧によらずほぼ完全にマスクとして機能す
るためその下方にはオフセット領域が形成される。
【0112】この場合、イオン注入時においてゲイト絶
縁膜704に達するダメージをほぼ完全に防ぐことがで
きるため、ゲイト絶縁膜704に余計なトラップ準位等
を発生させることがない。そのため、より劣化の少ない
信頼性の高いTFTを実現することができる。
【0113】なお、図7(B)に示す様に、ゲイト絶縁
膜705を完全に残してスルードープを行う場合におい
ても、同様の効果を得ることができる。
【0114】なお、本実施例を実施例2の構成に適用す
ることは容易である。
【0115】〔実施例6〕本実施例では実施例1〜5に
示した構成を含むアクティブマトリクス基板(素子形成
側基板)を用いてAMLCDを構成した場合の例につい
て説明する。ここで本実施例のAMLCDの外観を図8
に示す。
【0116】図8(A)において、801はアクティブ
マトリクス基板であり、画素マトリクス回路802、ソ
ース側駆動回路803、ゲイト側駆動回路804が形成
されている。駆動回路はN型TFTとP型TFTとを相
補的に組み合わせたCMOS回路で構成することが好ま
しい。また、805は対向基板である。
【0117】図8(A)に示すAMLCDはアクティブ
マトリクス基板801と対向基板805とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板805を取り除き、露出したアクティブマトリクス基
板に対してFPC(フレキシブル・プリント・サーキッ
ト)806を接続してある。このFPC806によって
外部信号を回路内部へと伝達する。
【0118】また、FPC806を取り付ける面を利用
してICチップ807、808が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図8(A)では2個取り付けられているが、1個で
も良いし、さらに複数個であっても良い。
【0119】また、図8(B)の様な構成もとりうる。
図8(B)において図8(A)と同一の部分は同じ符号
を付してある。ここでは図8(A)でICチップが行っ
ていた信号処理を、同一基板上にTFTでもって形成さ
れたロジック回路809によって行う例を示している。
この場合、ロジック回路809も駆動回路803、80
4と同様にCMOS回路を基本として構成される。
【0120】また、本実施例のAMLCDはブラックマ
スクをアクティブマトリクス基板に設ける構成(BM o
n TFT)を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。
【0121】また、カラーフィルターを用いてカラー表
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
【0122】また、特開昭8-15686 号公報に記載された
技術の様に、マイクロレンズアレイを用いる構成にして
も良い。
【0123】〔実施例7〕本願発明の構成は、AMLC
D以外にも他の様々な電気光学装置や半導体回路に適用
することができる。
【0124】AMLCD以外の電気光学装置としてはE
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等を挙げることができる。
【0125】また、半導体回路としては、ICチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール(MMIC
など)が挙げられる。
【0126】この様に本願発明は絶縁ゲイト型TFTで
構成される回路によって機能する全ての半導体装置に対
して適用することが可能である。
【0127】〔実施例8〕実施例6に示したAMLCD
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、アクティブマト
リクス型液晶表示装置を搭載した製品と定義する。
【0128】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図9に示す。
【0129】図9(A)は携帯電話であり、本体200
1、音声出力部2002、音声入力部2003、表示装
置2004、操作スイッチ2005、アンテナ2006
で構成される。本願発明は音声出力部2002、音声入
力部2003、表示装置2004等に適用することがで
きる。
【0130】図9(B)はビデオカメラであり、本体2
101、表示装置2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明は表示装置2102、音声入
力部2103、受像部2106に適用することができ
る。
【0131】図9(C)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
装置2205で構成される。本願発明は受像部220
3、表示装置2205等に適用できる。
【0132】図9(D)はヘッドマウントディスプレイ
であり、本体2301、表示装置2302、バンド部2
303で構成される。本発明は表示装置2302に適用
することができる。
【0133】図9(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
【0134】図9(F)はフロント型プロジェクターで
あり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
【0135】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
【0136】
【発明の効果】本願発明を利用することでゲイト電極と
してアルミニウムまたはアルミニウムを主成分とする材
料を用いるTFTにおいても、ゲイト電極と活性層との
間で生じるショートなどの不良を防止することができ
る。
【0137】また、ゲイト絶縁膜に余計なダメージを与
えることなくLDD領域やオフセット領域を形成できる
ため、TFTの長期信頼性も向上する。
【0138】従って、高い歩留りで信頼性の高いTFT
を作製することができ、その様なTFTで構成される半
導体回路で機能する電気光学装置並びにその様な半導体
回路や電気光学装置を搭載した電子機器の歩留り向上が
実現する。
【図面の簡単な説明】
【図1】 TFTのゲイト電極付近の構成を示す図。
【図2】 TFTの作製工程を示す図。
【図3】 TFTの作製工程を示す図。
【図4】 アクティブマトリクス基板の構成を示す
図。
【図5】 TFTの作製工程を示す図。
【図6】 TFTの作製工程を示す図。
【図7】 TFTのゲイト電極付近の構成を示す図。
【図8】 AMLCDの構成を示す図。
【図9】 電子機器の構成を示す図。
【図10】 ゲイト電極付近の構造を示すSEM写真。
【図11】 ゲイト電極付近の構造を示すSEM写真。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】同一基板上に形成された複数のTFTで構
    成される半導体回路を構成に含む半導体装置であって、 前記TFTは活性層、ゲイト絶縁膜並びにタンタル層と
    アルミニウムまたはアルミニウムを主成分とする材料層
    とを積層してなるゲイト電極を有し、 前記タンタル層は、前記アルミニウムまたはアルミニウ
    ムを主成分とする材料層の構成元素が前記ゲイト絶縁膜
    中へ侵入するのを防ぐブロッキング層として機能しうる
    膜厚を有することを特徴とする半導体装置。
  2. 【請求項2】請求項1において、前記タンタル層の膜厚
    は5〜200 nmであることを特徴とする半導体装置。
  3. 【請求項3】同一基板上に形成された複数のTFTで構
    成される半導体回路を構成に含む半導体装置であって、 前記TFTは活性層、ゲイト絶縁膜並びにタンタル層と
    アルミニウムまたはアルミニウムを主成分とする材料層
    とを積層してなるゲイト電極を有し、 前記タンタル層のうち、前記アルミニウムまたはアルミ
    ニウムを主成分とする材料層と重ならない領域にはタン
    タルオキサイド層が形成されていることを特徴とする半
    導体装置。
  4. 【請求項4】同一基板上に形成された複数のTFTで構
    成される半導体回路を構成に含む半導体装置であって、 前記TFTは活性層、ゲイト絶縁膜並びにタンタル層と
    アルミニウムまたはアルミニウムを主成分とする材料層
    とを積層してなるゲイト電極を有し、 前記タンタル層の端部は前記アルミニウムまたはアルミ
    ニウムを主成分とする材料層の外側に突出しており、当
    該突出した端部にはタンタルオキサイド層が形成されて
    いることを特徴とする半導体装置。
  5. 【請求項5】請求項3または請求項4において、前記タ
    ンタルオキサイド層は前記タンタル層の一部を陽極酸化
    して得られた層であることを特徴とする半導体装置。
  6. 【請求項6】請求項3または請求項4において、前記タ
    ンタルオキサイド層は前記タンタル層の膜厚の2〜4倍
    の膜厚を有することを特徴とする半導体装置。
  7. 【請求項7】同一基板上に形成された複数のTFTで構
    成される半導体回路を構成に含む半導体装置であって、 前記TFTは活性層、ゲイト絶縁膜並びにタンタル層と
    アルミニウムまたはアルミニウムを主成分とする材料層
    とを積層してなるゲイト電極を有し、 前記タンタル層の端部は前記アルミニウムまたはアルミ
    ニウムを主成分とする材料層の外側に突出しており、 前記活性層に含まれるソース又はドレイン接合部の位置
    は、当該突出した端部によって画定されていることを特
    徴とする半導体装置。
  8. 【請求項8】請求項1乃至請求項7において、前記アル
    ミニウムまたはアルミニウムを主成分とする材料層の表
    面には無孔質状アルミナ層が形成されていることを特徴
    とする半導体装置。
  9. 【請求項9】請求項1乃至請求項7において、前記活性
    層にはLDD領域が設けられ、当該LDD領域の上には
    概略同一の形状でタンタルオキサイド層が形成されてい
    ることを特徴とする半導体装置。
  10. 【請求項10】請求項9において、前記タンタルオキサ
    イド層は前記タンタル層の膜厚の2〜4倍の膜厚を有す
    ることを特徴とする半導体装置。
  11. 【請求項11】同一基板上に形成された複数のTFTで
    構成される半導体回路を構成に含む半導体装置の作製方
    法であって、 活性層及びゲイト絶縁膜を形成する第1の工程と、 タンタル層とアルミニウムまたはアルミニウムを主成分
    とする材料層とを順次積層形成してなるゲイト電極を形
    成する第2の工程と、 前記アルミニウムまたはアルミニウムを主成分とする材
    料層のみを選択的に陽極酸化して多孔質状アルミナ層を
    形成する第3の工程と、 再度の陽極酸化により前記アルミニウムまたはアルミニ
    ウムを主成分とする材料層の表面に無孔質状アルミナ層
    を形成すると同時に、前記多孔質状アルミナ層の下に位
    置するタンタル層の全部又は一部をタンタルオキサイド
    層に変成させる第4の工程と、 を有することを特徴とする半導体装置の作製方法。
  12. 【請求項12】同一基板上に形成された複数のTFTで
    構成される半導体回路を構成に含む半導体装置の作製方
    法であって、 活性層及びゲイト絶縁膜を形成する第1の工程と、 タンタル層とアルミニウムまたはアルミニウムを主成分
    とする材料層とを順次積層形成してなるゲイト電極を形
    成する第2の工程と、 前記アルミニウムまたはアルミニウムを主成分とする材
    料層のみを選択的に陽極酸化して多孔質状アルミナ層を
    形成する第3の工程と、 再度の陽極酸化により前記アルミニウムまたはアルミニ
    ウムを主成分とする材料層の表面に無孔質状アルミナ層
    を形成すると同時に、前記多孔質状アルミナ層の下に位
    置するタンタル層の全部又は一部をタンタルオキサイド
    層に変成させる第4の工程と、 前記無孔質状アルミナ層及び前記多孔質状アルミナ層を
    マスクとしてゲイト絶縁膜をエッチングする第5の工程
    と、 前記ゲイト電極、タンタルオキサイド層及びゲイト絶縁
    膜をマスクとしてN型またはP型を付与する不純物を添
    加する第6の工程と、 を有することを特徴とする半導体装置の作製方法。
  13. 【請求項13】請求項11または請求項12において、
    前記第3の工程はシュウ酸を主成分とする溶液中で行わ
    れることを特徴とする半導体装置の作製方法。
  14. 【請求項14】請求項11または請求項12において、
    前記第4の工程は酒石酸を主成分とする溶液中で行われ
    ることを特徴とする半導体装置の作製方法。
JP36344497A 1997-12-15 1997-12-15 半導体装置およびその作製方法 Withdrawn JPH11177105A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36344497A JPH11177105A (ja) 1997-12-15 1997-12-15 半導体装置およびその作製方法
US09/210,781 US6369410B1 (en) 1997-12-15 1998-12-15 Semiconductor device and method of manufacturing the semiconductor device
US10/101,830 US6613614B2 (en) 1997-12-15 2002-03-21 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36344497A JPH11177105A (ja) 1997-12-15 1997-12-15 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007069775A Division JP4153015B2 (ja) 2007-03-19 2007-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH11177105A true JPH11177105A (ja) 1999-07-02

Family

ID=18479327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36344497A Withdrawn JPH11177105A (ja) 1997-12-15 1997-12-15 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH11177105A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005141213A (ja) * 2000-01-25 2005-06-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2012198558A (ja) * 1999-10-29 2012-10-18 Semiconductor Energy Lab Co Ltd 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198558A (ja) * 1999-10-29 2012-10-18 Semiconductor Energy Lab Co Ltd 電子装置
JP2005141213A (ja) * 2000-01-25 2005-06-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Similar Documents

Publication Publication Date Title
US6639244B1 (en) Semiconductor device and method of fabricating the same
JP4700156B2 (ja) 半導体装置
KR100654927B1 (ko) 반도체 장치 및 그의 제작방법
US9035314B2 (en) Method for manufacturing an electrooptical device
US8928081B2 (en) Semiconductor device having display device
US7244962B2 (en) Method of manufacturing semiconductor devices
JP5478566B2 (ja) 半導体装置及びその作製方法
US6906347B2 (en) Semiconductor device and manufacturing method thereof
US6590227B2 (en) Active matrix display device
US20050056837A1 (en) Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
JP2000349301A (ja) 半導体装置およびその作製方法
JP4896314B2 (ja) 表示装置
JP4907003B2 (ja) アクティブマトリクス型表示装置およびそれを用いた電気器具
JP2000223714A (ja) 半導体装置
JP2003084687A (ja) 半導体装置およびその作製方法
JPH11261075A (ja) 半導体装置およびその作製方法
JP4860021B2 (ja) 半導体装置の作製方法
JP4558121B2 (ja) 半導体装置及びその作製方法
JPH11202368A (ja) 半導体装置およびその作製方法
JP4739510B2 (ja) 半導体装置およびその作製方法
JP2000252473A (ja) 配線およびその作製方法、半導体装置およびその作製方法
JPH11261076A (ja) 半導体装置およびその作製方法
JPH11177105A (ja) 半導体装置およびその作製方法
JP4153015B2 (ja) 半導体装置
JP4558707B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

A621 Written request for application examination

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070123

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20070319

Free format text: JAPANESE INTERMEDIATE CODE: A761