JPH0876145A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0876145A JPH0876145A JP23254694A JP23254694A JPH0876145A JP H0876145 A JPH0876145 A JP H0876145A JP 23254694 A JP23254694 A JP 23254694A JP 23254694 A JP23254694 A JP 23254694A JP H0876145 A JPH0876145 A JP H0876145A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- tensile stress
- thin film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 薄膜の液晶表示素子において、液晶セルギャ
ップを均一に保ち、且つ歩留、信頼性を向上する。 【構成】 ＳＯＩ基板にトランジスタの拡散層１３、ゲ
ート電極１６、配線１８等を作り込んだ後、絶縁膜９を
堆積してＡｌ等金属膜１０を設け、更にパッシベーショ
ン膜１１を介して遮光膜１２を形成し、配線１８にコン
タクトをとる画素電極１３、更には配向膜を設けてなる
薄膜基板１４と、対向電極を有する対向基板とを貼り合
わせて液晶を挟持する。
ップを均一に保ち、且つ歩留、信頼性を向上する。 【構成】 ＳＯＩ基板にトランジスタの拡散層１３、ゲ
ート電極１６、配線１８等を作り込んだ後、絶縁膜９を
堆積してＡｌ等金属膜１０を設け、更にパッシベーショ
ン膜１１を介して遮光膜１２を形成し、配線１８にコン
タクトをとる画素電極１３、更には配向膜を設けてなる
薄膜基板１４と、対向電極を有する対向基板とを貼り合
わせて液晶を挟持する。
Description
【０００１】
【産業上の利用分野】本発明は画像や映像等を表示する
液晶表示素子に関し、特に薄膜の基板を用いて形成した
液晶表示素子に関する。
液晶表示素子に関し、特に薄膜の基板を用いて形成した
液晶表示素子に関する。
【０００２】
【従来の技術】従来、液晶を挟持する一方の基板を薄膜
で形成した液晶セル構成は公知である。この構成では、
セルギャップを均一化するために、かなり大きな張力で
上記薄膜を引張る必要があるが、その実現は困難であっ
た。以下に具体的に説明する。
で形成した液晶セル構成は公知である。この構成では、
セルギャップを均一化するために、かなり大きな張力で
上記薄膜を引張る必要があるが、その実現は困難であっ
た。以下に具体的に説明する。
【０００３】図３及び図４に従来の液晶パネルの薄膜基
板の一例を示す。図３はその平面模式図であり、図４は
図３中のＡ−Ａ’断面図である。
板の一例を示す。図３はその平面模式図であり、図４は
図３中のＡ−Ａ’断面図である。
【０００４】図３及び図４中、１は埋め込み酸化膜、２
はＳｉのエピタキシャル層、３は拡散層、４はＬＯＣＯ
Ｓ酸化膜、５はゲート酸化膜、６はゲート電極、７はＳ
ｉＮ膜、８は配線、９は絶縁膜、１２は遮光膜、１３は
画素電極、１４は薄膜基板である。本構成は通常のＩＣ
プロセス（例えばＳｉゲートＬＯＣＯＳプロセス）で得
られるものであり、薄膜基板１４の厚みは３μｍであ
る。尚、簡略化するため、図３では遮光膜１２を省略し
ている。
はＳｉのエピタキシャル層、３は拡散層、４はＬＯＣＯ
Ｓ酸化膜、５はゲート酸化膜、６はゲート電極、７はＳ
ｉＮ膜、８は配線、９は絶縁膜、１２は遮光膜、１３は
画素電極、１４は薄膜基板である。本構成は通常のＩＣ
プロセス（例えばＳｉゲートＬＯＣＯＳプロセス）で得
られるものであり、薄膜基板１４の厚みは３μｍであ
る。尚、簡略化するため、図３では遮光膜１２を省略し
ている。
【０００５】例えば、ビデオカメラに搭載されているＥ
ＶＦ（Ｅｌｅｃｔｒｉｃａｌ Ｖｉｅｗ Ｆｉｎｄｅ
ｒ）パネルは対角長が０．５５インチ以下である。一辺
が１．５ｃｍ程度の薄膜を、例えばギャップ精度０．１
μｍで保持するためには、膜厚３μｍの薄膜を９×１０
9 ｄｙｎｅ／ｃｍ2 程度の応力で引っ張らなければなら
ない。図３、４に示した液晶パネルでは、上記応力は主
に層間絶縁膜として形成されたＳｉＮ膜７によって発生
させている。
ＶＦ（Ｅｌｅｃｔｒｉｃａｌ Ｖｉｅｗ Ｆｉｎｄｅ
ｒ）パネルは対角長が０．５５インチ以下である。一辺
が１．５ｃｍ程度の薄膜を、例えばギャップ精度０．１
μｍで保持するためには、膜厚３μｍの薄膜を９×１０
9 ｄｙｎｅ／ｃｍ2 程度の応力で引っ張らなければなら
ない。図３、４に示した液晶パネルでは、上記応力は主
に層間絶縁膜として形成されたＳｉＮ膜７によって発生
させている。
【０００６】
【発明が解決しようとする課題】ＳｉＮ膜７の破壊強度
は大略６×１０9 ｄｙｎｅ／ｃｍ2 程度である。従って
要求される引張応力の方が該破壊強度よりも高いため当
該ＳｉＮ膜７にはマイクロクラックが多数発生し、液晶
パネルの電気的特性を劣化させ、歩留、信頼性を低下さ
せる原因となっている。また、ＳｉＮ膜の破壊を防止し
ようとすると、必要な引張応力が得られず、セルギャッ
プを均一に保つことができなくなる。
は大略６×１０9 ｄｙｎｅ／ｃｍ2 程度である。従って
要求される引張応力の方が該破壊強度よりも高いため当
該ＳｉＮ膜７にはマイクロクラックが多数発生し、液晶
パネルの電気的特性を劣化させ、歩留、信頼性を低下さ
せる原因となっている。また、ＳｉＮ膜の破壊を防止し
ようとすると、必要な引張応力が得られず、セルギャッ
プを均一に保つことができなくなる。
【０００７】
【課題を解決するための手段及び作用】本発明の液晶表
示素子は、少なくとも一方の電極基板が薄膜である一対
の電極基板間に液晶を挟持してなる液晶素子であって、
上記薄膜電極基板中に、引張応力を示す金属層を設けた
ことを特徴とする。
示素子は、少なくとも一方の電極基板が薄膜である一対
の電極基板間に液晶を挟持してなる液晶素子であって、
上記薄膜電極基板中に、引張応力を示す金属層を設けた
ことを特徴とする。
【０００８】本発明では、上記薄膜基板に必要な引張応
力を、従来のＳｉＮの代わりに、破壊強度の高い金属層
により付与するものである。本発明においては、薄膜基
板の厚みにもよるが、該金属層の引張応力は、前記ギャ
ップ精度を出すためには１０9 ｄｙｎｅ／ｃｍ2 以上が
望ましい。
力を、従来のＳｉＮの代わりに、破壊強度の高い金属層
により付与するものである。本発明においては、薄膜基
板の厚みにもよるが、該金属層の引張応力は、前記ギャ
ップ精度を出すためには１０9 ｄｙｎｅ／ｃｍ2 以上が
望ましい。
【０００９】また、該引張応力Ｔは膜厚ｔに反比例し、
下記（Ｉ）式のように表すことができる。
下記（Ｉ）式のように表すことができる。
【００１０】 Ｔ＝２．７×１０10・１／ｔ （ｄｙｎｅ・μｍ／ｃｍ2 ） （Ｉ）
【００１１】従って、薄膜基板においては、膜厚を厚く
することによって必要とされる引張応力を小さくするこ
とができる。本発明では、好ましくは上記金属層と絶縁
層を交互に組合せることによって膜厚を稼ぎ、上記引張
応力を各構成膜の破壊限界内に保つことによって高収
率、高信頼性を確保することができる。
することによって必要とされる引張応力を小さくするこ
とができる。本発明では、好ましくは上記金属層と絶縁
層を交互に組合せることによって膜厚を稼ぎ、上記引張
応力を各構成膜の破壊限界内に保つことによって高収
率、高信頼性を確保することができる。
【００１２】
［実施例１］図１に本発明の第１の実施例の液晶表示素
子の断面図を示す。図中、１０は引張応力を発生させる
厚さ１．５μｍのＡｌ膜、１１はパッシベーション膜で
あり、その他前記図３と同じ部位には同じ符号を付し
た。Ａｌ膜１０は画素の開口部以外の領域に堆積されて
いる。
子の断面図を示す。図中、１０は引張応力を発生させる
厚さ１．５μｍのＡｌ膜、１１はパッシベーション膜で
あり、その他前記図３と同じ部位には同じ符号を付し
た。Ａｌ膜１０は画素の開口部以外の領域に堆積されて
いる。
【００１３】本実施例の液晶表示素子は、シリコンＳＯ
Ｉ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒｏｎ Ｉｎｓｕｌａｔ
ｏｒ）基板を用いて図１の構成を形成し、更に不図示の
配向膜を設けた後、ダイシングしてシリコンチップと
し、対向基板である電極基板と貼り合わせて液晶セルを
形成し、その間隙に液晶が注入される。該液晶セルを封
口後、前記ＳＯＩ基板の裏面シリコンをエッチング除去
して完成する。本液晶表示素子は、引張応力を示すＳｉ
Ｎ膜７、Ａｌ膜１０が存在するため、引張性（テンシル
性）の内部応力を示し、垂れることなく、均一なセルギ
ャップを維持できる。
Ｉ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒｏｎ Ｉｎｓｕｌａｔ
ｏｒ）基板を用いて図１の構成を形成し、更に不図示の
配向膜を設けた後、ダイシングしてシリコンチップと
し、対向基板である電極基板と貼り合わせて液晶セルを
形成し、その間隙に液晶が注入される。該液晶セルを封
口後、前記ＳＯＩ基板の裏面シリコンをエッチング除去
して完成する。本液晶表示素子は、引張応力を示すＳｉ
Ｎ膜７、Ａｌ膜１０が存在するため、引張性（テンシル
性）の内部応力を示し、垂れることなく、均一なセルギ
ャップを維持できる。
【００１４】本実施例によれば、Ａｌ膜１０は約４５０
℃で形成され、しかも熱膨張率が２．５×１０-5Ｋ-1と
大きいため、室温で１０10ｄｙｎｅ／ｃｍ2 近い引張応
力を示す。この大きな応力は公知のように各種アニール
によって制御することができる。本実施例によれば、膜
厚自体はＡｌ膜１０が加わったことで１．５μｍ厚くな
り、前記（Ｉ）式より薄膜基板を引っ張るために必要な
内部応力も低くなり、ＳｉＮ膜７の破壊強度以下の６×
１０9 ｄｙｎｅ／ｃｍ2 の応力で十分である。従ってＳ
ｉＮ膜７のクラックも防止され、歩留、信頼性が向上す
る。
℃で形成され、しかも熱膨張率が２．５×１０-5Ｋ-1と
大きいため、室温で１０10ｄｙｎｅ／ｃｍ2 近い引張応
力を示す。この大きな応力は公知のように各種アニール
によって制御することができる。本実施例によれば、膜
厚自体はＡｌ膜１０が加わったことで１．５μｍ厚くな
り、前記（Ｉ）式より薄膜基板を引っ張るために必要な
内部応力も低くなり、ＳｉＮ膜７の破壊強度以下の６×
１０9 ｄｙｎｅ／ｃｍ2 の応力で十分である。従ってＳ
ｉＮ膜７のクラックも防止され、歩留、信頼性が向上す
る。
【００１５】また、前記Ａｌ膜１０をＭＯＳＦＥＴ等、
光により誤動作する素子を覆う遮光膜として用いること
も可能である。
光により誤動作する素子を覆う遮光膜として用いること
も可能である。
【００１６】また一般にＳＯＩ基板は単結晶基板等に比
べて熱伝導性が悪いが、本実施例においては、Ａｌ膜１
０により熱の流入・流出が容易となり、局部的な温度上
昇により電気的特性に変化が生じることがない。
べて熱伝導性が悪いが、本実施例においては、Ａｌ膜１
０により熱の流入・流出が容易となり、局部的な温度上
昇により電気的特性に変化が生じることがない。
【００１７】また、本実施例のように、Ａｌ膜１０を上
方に設けることによって、外部に引き出すワイヤボンデ
ィングパッドに用いることができる。
方に設けることによって、外部に引き出すワイヤボンデ
ィングパッドに用いることができる。
【００１８】また更に、本発明のような薄膜液晶基板の
特徴の一つとして、薄膜を通して外部から液晶層への気
体の侵入が挙げられる。特に、Ｈ2 、Ｈｅ等の軽いガス
の侵入が著しく、Ｈ2 Ｏ等の侵入もある。本発明におい
ては、これらのガスの侵入もＡｌ膜１０により軽微に抑
えることができ、液晶層内での気泡の発生、液晶の抵抗
率の低下といった不良を防止することができる。
特徴の一つとして、薄膜を通して外部から液晶層への気
体の侵入が挙げられる。特に、Ｈ2 、Ｈｅ等の軽いガス
の侵入が著しく、Ｈ2 Ｏ等の侵入もある。本発明におい
ては、これらのガスの侵入もＡｌ膜１０により軽微に抑
えることができ、液晶層内での気泡の発生、液晶の抵抗
率の低下といった不良を防止することができる。
【００１９】［実施例２］実施例１において、更に引張
応力を稼ぐためにはＡｌ膜の膜厚を厚くすることが考え
られるが、公知のストレスマイグレーションの存在等に
より、該膜厚には上限がある。そこで本実施例において
はＡｌ膜を多層にしたものである。多層Ａｌ膜には、応
力の緩衝材となるような物質を添加するのが好ましい。
応力を稼ぐためにはＡｌ膜の膜厚を厚くすることが考え
られるが、公知のストレスマイグレーションの存在等に
より、該膜厚には上限がある。そこで本実施例において
はＡｌ膜を多層にしたものである。多層Ａｌ膜には、応
力の緩衝材となるような物質を添加するのが好ましい。
【００２０】図２は本実施例の液晶表示素子の断面図で
あり、１０、１５が厚さ各１．０μｍのＡｌ膜、９、１
６が厚みを稼ぐための絶縁膜である。これら絶縁膜の発
生する応力はＡｌ膜１０、１５に比べると無視できる程
小さい。
あり、１０、１５が厚さ各１．０μｍのＡｌ膜、９、１
６が厚みを稼ぐための絶縁膜である。これら絶縁膜の発
生する応力はＡｌ膜１０、１５に比べると無視できる程
小さい。
【００２１】本実施例の多層Ａｌ膜は多層配線として用
いることもできる。但し、微細な配線パターンでは引張
応力が極端に低下するため、パターンや配線幅には制約
がある。
いることもできる。但し、微細な配線パターンでは引張
応力が極端に低下するため、パターンや配線幅には制約
がある。
【００２２】尚、本実施例及び実施例１では金属層の素
材としてＡｌを用いたが、特にこれに限定されるもので
はなく、熱膨張率が大きく強度に富む金属であれば好ま
しく用いることができる。
材としてＡｌを用いたが、特にこれに限定されるもので
はなく、熱膨張率が大きく強度に富む金属であれば好ま
しく用いることができる。
【００２３】
【発明の効果】以上説明したように、本発明では金属層
を設けることにより、薄膜の液晶表示素子に必要な引張
応力を発生させることができ、均一なセルギャップを保
って、高画質な表示が実現する。また、絶縁層を組合せ
て膜厚を稼ぐことにより、必要な引張応力を低下せし
め、薄膜の破壊を防止し、歩留、信頼性を向上させるこ
とができる。
を設けることにより、薄膜の液晶表示素子に必要な引張
応力を発生させることができ、均一なセルギャップを保
って、高画質な表示が実現する。また、絶縁層を組合せ
て膜厚を稼ぐことにより、必要な引張応力を低下せし
め、薄膜の破壊を防止し、歩留、信頼性を向上させるこ
とができる。
【図１】本発明第１の実施例の断面図である。
【図２】本発明第２の実施例の断面図である。
【図３】従来の液晶表示素子の断面図である。
１ 埋込酸化膜 ２ エピタキシャル層 ３ 拡散層 ４ ＬＯＣＯＳ酸化膜 ５ ゲート酸化膜 ６ ゲート電極 ７ ＳｉＮ膜 ８ 配線 ９ 絶縁膜 １０ Ａｌ膜 １１ パッシベーション膜 １２ 遮光膜 １３ 画素電極 １４ 薄膜 １５ Ａｌ膜 １６ 絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１２月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明第１の実施例の断面図である。
【図２】本発明第２の実施例の断面図である。
【図３】従来の液晶表示素子の平面模式図である。
【図４】図３の液晶表示素子の部分断面図である。
【符号の説明】 １ 埋込酸化膜 ２ エピタキシャル層 ３ 拡散層 ４ ＬＯＣＯＳ酸化膜 ５ ゲート酸化膜 ６ ゲート電極 ７ ＳｉＮ膜 ８ 配線 ９ 絶縁膜 １０ Ａｌ膜 １１ パッシベーション膜 １２ 遮光膜 １３ 画素電極 １４ 薄膜 １５ Ａｌ膜 １６ 絶縁膜
Claims (3)
- 【請求項１】 少なくとも一方の電極基板が薄膜である
一対の電極基板間に液晶を挟持してなる液晶表示素子で
あって、上記薄膜電極基板中に、引張応力を示す金属層
を設けたことを特徴とする液晶表示素子。 - 【請求項２】 上記金属層の引張応力が１０9 ｄｙｎｅ
／ｃｍ2 以上であることを特徴とする請求項１記載の液
晶表示素子。 - 【請求項３】 上記金属層と絶縁層との組合せを少なく
とも１組以上有することを特徴とする請求項１又は２の
液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254694A JPH0876145A (ja) | 1994-09-02 | 1994-09-02 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254694A JPH0876145A (ja) | 1994-09-02 | 1994-09-02 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0876145A true JPH0876145A (ja) | 1996-03-22 |
Family
ID=16941022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23254694A Withdrawn JPH0876145A (ja) | 1994-09-02 | 1994-09-02 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0876145A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7142273B1 (en) | 1996-06-25 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel with a laminating structure containing a semiconductor layer located under the seal |
| US7298447B1 (en) | 1996-06-25 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
-
1994
- 1994-09-02 JP JP23254694A patent/JPH0876145A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7142273B1 (en) | 1996-06-25 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel with a laminating structure containing a semiconductor layer located under the seal |
| US7298447B1 (en) | 1996-06-25 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US7667817B2 (en) | 1996-06-25 | 2010-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US7990514B2 (en) | 1996-06-25 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US8334964B2 (en) | 1996-06-25 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100238640B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100311340B1 (ko) | 광밸브장치 및 그 제조방법과 이를 이용한 화상프로젝션 시스템 | |
| US9281403B2 (en) | Peeling method and method of manufacturing semiconductor device | |
| KR101049003B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| JPS62299993A (ja) | マトリクス型画像表示装置 | |
| JPH0876145A (ja) | 液晶表示素子 | |
| JPH11153788A (ja) | 液晶駆動用基板及びその製造方法 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| KR100188099B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 | |
| JPH06347830A (ja) | 光透過型半導体装置及びその製造方法 | |
| JP2835580B2 (ja) | 平板型光弁駆動用半導体装置 | |
| JPS5958468A (ja) | 表示装置 | |
| JPH03248569A (ja) | 薄膜トランジスタ | |
| JPS5862622A (ja) | 液晶表示パネル | |
| JP2543150B2 (ja) | 配線パタ―ン | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JPS5961964A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59111679A (ja) | 表示素子 | |
| KR100292974B1 (ko) | 반도체장치와그제조방법 | |
| TW588186B (en) | Method and structure of low reflection liquid crystal display unit | |
| JPH02159766A (ja) | 薄膜トランジスタ | |
| JPS59939A (ja) | 半導体装置 | |
| JPH09258200A (ja) | 液晶表示装置、およびその製造方法 | |
| JPH05249491A (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |