JPS62172758A - 薄膜トランジスタの構造 - Google Patents
薄膜トランジスタの構造Info
- Publication number
- JPS62172758A JPS62172758A JP61013921A JP1392186A JPS62172758A JP S62172758 A JPS62172758 A JP S62172758A JP 61013921 A JP61013921 A JP 61013921A JP 1392186 A JP1392186 A JP 1392186A JP S62172758 A JPS62172758 A JP S62172758A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light shielding
- shielding film
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 239000010408 film Substances 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、アクティブマトリックス形液晶表示装置のア
クティブ素子に用いるアモルファスシリコン薄膜トラン
ジスタにおいて、光が照射された時にオフ電流が増加し
たり、ソース電位がドレイン電極の影響を受けるのを解
決することを目的としたもので、遮光膜の影響によるソ
ース、ドレイン電極間における容量結合を小さくするこ
とにより目的の達成を図っている。
クティブ素子に用いるアモルファスシリコン薄膜トラン
ジスタにおいて、光が照射された時にオフ電流が増加し
たり、ソース電位がドレイン電極の影響を受けるのを解
決することを目的としたもので、遮光膜の影響によるソ
ース、ドレイン電極間における容量結合を小さくするこ
とにより目的の達成を図っている。
本発明はアモルファスシリコン薄膜トランジスタＣａ
５ｉＴＰＴ）の構造に関するものである。
５ｉＴＰＴ）の構造に関するものである。
ａＳｔＴＰＴはアクティブマトリックス形液晶表示装置
のアクティブ素子として使用されるが、この場合、該ａ
Ｓ！ＴＰＴの表面には、光照射時におけるオフ電流
の増加等をさけるために遮光膜が設けられている。
のアクティブ素子として使用されるが、この場合、該ａ
Ｓ！ＴＰＴの表面には、光照射時におけるオフ電流
の増加等をさけるために遮光膜が設けられている。
この種の従来のａ−３，ＴＰＴの構造を第２図に示す。
図中、１はａ−３，ＴＦＴで、該ａ−３１７ＦＴ１は、
絶縁性基板２上に、ゲート電極３と、ゲート絶縁膜４と
、動作半導体層としてのアモルファスシリコン膜（ａ−
３ｔ膜）５と、ソース電極６及びドレイン電極７と、保
護膜８と、遮光膜（金属膜）９とを形成して構成されて
いる。
絶縁性基板２上に、ゲート電極３と、ゲート絶縁膜４と
、動作半導体層としてのアモルファスシリコン膜（ａ−
３ｔ膜）５と、ソース電極６及びドレイン電極７と、保
護膜８と、遮光膜（金属膜）９とを形成して構成されて
いる。
ところが、このような従来のａ−３，ＴＰＴの場合は、
遮光膜が金属であるため、交流駆動させるとソース、ド
レイン電極間に遮光膜を介して容量結合が生じる。
遮光膜が金属であるため、交流駆動させるとソース、ド
レイン電極間に遮光膜を介して容量結合が生じる。
本発明は上述の問題点を解決することのできる薄膜トラ
ンジスタの構造を提供するもので、そのための手段とし
て、第１図に示すように、遮光膜材料にａ−３，Ｓ、ｌ
：Ｈを採用している。
ンジスタの構造を提供するもので、そのための手段とし
て、第１図に示すように、遮光膜材料にａ−３，Ｓ、ｌ
：Ｈを採用している。
ａ−３，Ｓ、：Ｈは光吸収性を有しており、遮光膜の役
割を果たす。また、ａ−３，Ｓｎ ：Ｈは高抵抗である
ため、従来問題となっていた遮光膜を介してソース、ド
レイン電極間の容量結合を小さくすることができる。
割を果たす。また、ａ−３，Ｓｎ ：Ｈは高抵抗である
ため、従来問題となっていた遮光膜を介してソース、ド
レイン電極間の容量結合を小さくすることができる。
以下、第１図に関連して本発明の詳細な説明する。
第１図は本発明に係る薄膜トランジスタの構造を示す断
面図で、ａ−３＝ ＴＦＴ２１は、絶縁性基板２２上に
、ゲート電極２３と、ゲート絶縁膜２４と、動作半導体
層としてのａ−３ｌ膜２５と、ソース電極２６及びドレ
イン電極２７とを形成してなり、その表面には保８Ｗ膜
２８．遮光膜２９が設けられている。
面図で、ａ−３＝ ＴＦＴ２１は、絶縁性基板２２上に
、ゲート電極２３と、ゲート絶縁膜２４と、動作半導体
層としてのａ−３ｌ膜２５と、ソース電極２６及びドレ
イン電極２７とを形成してなり、その表面には保８Ｗ膜
２８．遮光膜２９が設けられている。
遮光膜２９は、本発明の特徴となるものであって、ａ−
３ｔ Ｓ＋１ ： Ｈの薄膜で構成されており、光吸収
性を有している。すなわち、遮光膜２９はＴＰＴを遮光
する。また、この遮光膜２９を構成するａ−３ＬＳ、：
Ｈは高抵抗であるため、遮光膜２９は、遮光膜を介して
のソース、ドレイン電極間の容量結合を低減できる。従
って、光照射時においてもＴＰＴのオフ電流の増加が避
けられかつソース電位がドレイン電流の影響を受けない
ので、アクティブマトリックス液晶表示パネルの階調表
示が可能になる。
３ｔ Ｓ＋１ ： Ｈの薄膜で構成されており、光吸収
性を有している。すなわち、遮光膜２９はＴＰＴを遮光
する。また、この遮光膜２９を構成するａ−３ＬＳ、：
Ｈは高抵抗であるため、遮光膜２９は、遮光膜を介して
のソース、ドレイン電極間の容量結合を低減できる。従
って、光照射時においてもＴＰＴのオフ電流の増加が避
けられかつソース電位がドレイン電流の影響を受けない
ので、アクティブマトリックス液晶表示パネルの階調表
示が可能になる。
なお、遮光膜の抵抗値、及び光学ギャップの値はａ−３
ｔ ｓａ ：ＨのＳｉとＳｌｌの成分比を変えること
により調整可能で、Ｓ直に比しＳ７が多くなると抵抗値
、光学ギャップが小さくなり、Ｓ７が少なくなると抵抗
値、光学ギャップが太きくなる。そして、このＳ、とＳ
ｆｉの成分比を最適化することによって、抵抗値が〜ｌ
Ｘｌ０−’（Ω・ｃｍ）””以上で、光学ギャップが１
．４ｅＶ以下の条件を満たす膜が得られる。膜厚を１μ
ｍ程度にすることにより、十分な絶縁性、遮光性をも２
遮光膜が得られる。
ｔ ｓａ ：ＨのＳｉとＳｌｌの成分比を変えること
により調整可能で、Ｓ直に比しＳ７が多くなると抵抗値
、光学ギャップが小さくなり、Ｓ７が少なくなると抵抗
値、光学ギャップが太きくなる。そして、このＳ、とＳ
ｆｉの成分比を最適化することによって、抵抗値が〜ｌ
Ｘｌ０−’（Ω・ｃｍ）””以上で、光学ギャップが１
．４ｅＶ以下の条件を満たす膜が得られる。膜厚を１μ
ｍ程度にすることにより、十分な絶縁性、遮光性をも２
遮光膜が得られる。
以上述べたように、本発明によれば、容量結合のない遮
光膜を構成することができるので、交流ノイズのないＴ
ＰＴを得ることができ、品質の良い液晶表示が実現され
る。
光膜を構成することができるので、交流ノイズのないＴ
ＰＴを得ることができ、品質の良い液晶表示が実現され
る。
第１図は本発明の実施例のａ−３ｔＴＰＴの構造を示す
断面図、 第２図は従来のａ−ｓｔ ＴＦＴの構造を示す断面図で
、 図中、 ２１ハａ−３ｔ ＴＰＴ （アモルファスシリコン薄膜
トランジスタ）、 ２２は絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのａ−３Ｌ膜（アモルファス
シリコン膜）、 ２６はソース電極、 ２７はドレイン電極、 ２８は保護膜、 ２９は遮光膜（ａ−３ＩＳ１１ ：Ｈ薄膜）である。
断面図、 第２図は従来のａ−ｓｔ ＴＦＴの構造を示す断面図で
、 図中、 ２１ハａ−３ｔ ＴＰＴ （アモルファスシリコン薄膜
トランジスタ）、 ２２は絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのａ−３Ｌ膜（アモルファス
シリコン膜）、 ２６はソース電極、 ２７はドレイン電極、 ２８は保護膜、 ２９は遮光膜（ａ−３ＩＳ１１ ：Ｈ薄膜）である。
Claims (1)
- 【特許請求の範囲】 絶縁性基板上に、ゲート電極、ゲート絶縁膜、動作半導
体層としてのアモルファスシリコン膜、ソース及びドレ
イン電極を形成してなり、表面に保護膜及び遮光膜が形
成されたアモルファスシリコン薄膜トランジスタにおい
て、 前記遮光膜が、ａ−Ｓ＿ｉＳ＿ｎ：Ｈ薄膜で構成された
ことを特徴とする薄膜トランジスタの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61013921A JPS62172758A (ja) | 1986-01-27 | 1986-01-27 | 薄膜トランジスタの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61013921A JPS62172758A (ja) | 1986-01-27 | 1986-01-27 | 薄膜トランジスタの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172758A true JPS62172758A (ja) | 1987-07-29 |
Family
ID=11846638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61013921A Pending JPS62172758A (ja) | 1986-01-27 | 1986-01-27 | 薄膜トランジスタの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172758A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010248A1 (en) * | 1989-03-01 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Thin-film transistor |
| US5245453A (en) * | 1989-08-11 | 1993-09-14 | Sharp Kabushiki Kaisha | Liquid crystal modulator having a photoconductor and/or a dielectric mirror composed of hydrogenated amorphous silicon carbide |
| EP0691565A1 (en) | 1994-06-28 | 1996-01-10 | Nec Corporation | Active matrix liquid-crystal display apparatus |
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
-
1986
- 1986-01-27 JP JP61013921A patent/JPS62172758A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010248A1 (en) * | 1989-03-01 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Thin-film transistor |
| US5245453A (en) * | 1989-08-11 | 1993-09-14 | Sharp Kabushiki Kaisha | Liquid crystal modulator having a photoconductor and/or a dielectric mirror composed of hydrogenated amorphous silicon carbide |
| EP0691565A1 (en) | 1994-06-28 | 1996-01-10 | Nec Corporation | Active matrix liquid-crystal display apparatus |
| US5745194A (en) * | 1994-06-28 | 1998-04-28 | Nec Corporation | Active matrix LCD apparatus with compensating capacitor having a particular feature |
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59204274A (ja) | 薄膜トランジスタ | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH0926603A (ja) | 表示装置 | |
| JP2004151546A (ja) | アクティブマトリクス基板および表示装置 | |
| JPH0777264B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPS62219665A (ja) | 超格子薄膜トランジスタ | |
| EP0125666A3 (en) | An improved method of manufacturing flat panel backplanes, display transistors and displays made thereby | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP2002141509A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JP2546982B2 (ja) | 薄膜トランジスタ | |
| JPS59108360A (ja) | 半導体装置 | |
| JPH10133227A (ja) | 液晶表示装置およびその製造方法 | |
| JPS567480A (en) | Film transistor | |
| JPS58134476A (ja) | 薄膜トランジスタ | |
| JPS60117690A (ja) | 半導体装置 | |
| JPH0990409A (ja) | 液晶表示素子 | |
| JPH06130416A (ja) | 液晶表示装置 | |
| JPH05341323A (ja) | 液晶表示装置 | |
| JPS6064379A (ja) | 液晶表示装置 | |
| JPS59117267A (ja) | 薄膜トランジスタ | |
| JPS61174673A (ja) | 薄膜トランジスタ | |
| JPS5916378A (ja) | 半導体装置 | |
| JPS60157260A (ja) | 縦型薄膜トランジスタ |