JPH06347830A - 光透過型半導体装置及びその製造方法 - Google Patents
光透過型半導体装置及びその製造方法Info
- Publication number
- JPH06347830A JPH06347830A JP16001993A JP16001993A JPH06347830A JP H06347830 A JPH06347830 A JP H06347830A JP 16001993 A JP16001993 A JP 16001993A JP 16001993 A JP16001993 A JP 16001993A JP H06347830 A JPH06347830 A JP H06347830A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- semiconductor device
- film
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明の目的は、ＳＯＩ基板上に形成された
素子を、Ｓｉ基板エッチングによって薄膜化し、光透過
可能とする際、基板応力による皺や、破れ、配線の断線
等の欠陥のない光透過型半導体装置を実現することにあ
る。 【構成】 絶縁物１０１，１０２上に単結晶半導体層１
１０を有する光透過型半導体装置の製造方法において、
前記基体の内部応力を引っ張り応力とする応力調節層１
０４を含む多層膜構造を形成する工程と、前記工程後、
前記基体下部の前記絶縁物領域１０１を除去して光透過
性基体とする工程とを、含むことを特徴とする光透過型
半導体装置の製造方法及びそれによる光透過型半導体装
置であり、前記応力調節層として、ＬＰ−ＳｉＮｘ膜を
形成することを特徴とする。
素子を、Ｓｉ基板エッチングによって薄膜化し、光透過
可能とする際、基板応力による皺や、破れ、配線の断線
等の欠陥のない光透過型半導体装置を実現することにあ
る。 【構成】 絶縁物１０１，１０２上に単結晶半導体層１
１０を有する光透過型半導体装置の製造方法において、
前記基体の内部応力を引っ張り応力とする応力調節層１
０４を含む多層膜構造を形成する工程と、前記工程後、
前記基体下部の前記絶縁物領域１０１を除去して光透過
性基体とする工程とを、含むことを特徴とする光透過型
半導体装置の製造方法及びそれによる光透過型半導体装
置であり、前記応力調節層として、ＬＰ−ＳｉＮｘ膜を
形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｅｒ構造の基板（ＳＯＩ基板）上の単
結晶シリコン層に半導体集積回路を作成し、素子を作り
込んでいないシリコン基板側の一部を絶縁層までエッチ
ングすることによって光透過性を持たせた光透過型半導
体装置を作製する方法に関し、特に基体応力を相殺する
ための単結晶シリコン層上の多層膜構造の形成方法に関
するものである。
Ｉｎｓｕｌａｔｅｒ構造の基板（ＳＯＩ基板）上の単
結晶シリコン層に半導体集積回路を作成し、素子を作り
込んでいないシリコン基板側の一部を絶縁層までエッチ
ングすることによって光透過性を持たせた光透過型半導
体装置を作製する方法に関し、特に基体応力を相殺する
ための単結晶シリコン層上の多層膜構造の形成方法に関
するものである。
【０００２】
【従来の技術】従来、光透過型半導体装置の第１の例と
しては、液晶駆動用半導体集積回路がある。
しては、液晶駆動用半導体集積回路がある。
【０００３】この液晶駆動用半導体集積回路の例として
は、ガラス等の透明基板を用い、その基板上に堆積され
たアモルファスシリコンや多結晶シリコンＴＦＴを挙げ
ることができる。これはガラス基板上にポリシリコン等
の半導体を堆積させ、液晶表示素子の画素スイッチ、シ
フトレジスタを構成するものである。
は、ガラス等の透明基板を用い、その基板上に堆積され
たアモルファスシリコンや多結晶シリコンＴＦＴを挙げ
ることができる。これはガラス基板上にポリシリコン等
の半導体を堆積させ、液晶表示素子の画素スイッチ、シ
フトレジスタを構成するものである。
【０００４】しかしながら、これらの単結晶ではない多
結晶を用いたＴＦＴは、単結晶上に作成されたＴＦＴに
較べて駆動能力が小さいために、トランジスタサイズを
大きくしたり、回路上複雑な工夫が必要になったり、あ
るいは周辺回路として、ＩＣチップを外装するといった
ことが必要となる。
結晶を用いたＴＦＴは、単結晶上に作成されたＴＦＴに
較べて駆動能力が小さいために、トランジスタサイズを
大きくしたり、回路上複雑な工夫が必要になったり、あ
るいは周辺回路として、ＩＣチップを外装するといった
ことが必要となる。
【０００５】また、光透過型半導体装置の第２の例とし
ては、不透明基板の一部をエッチングによって光透過性
の基板とするタイプである圧力センサ等がある。このよ
うな圧力センサの構成は、「Ｓｔｅｖｅ Ｔ．Ｃｈｏｅ
ｔａｌ ｅｔ ａｌ ＩＥＥＥ ｔｒａｎｓ＆ａｃｔｉ
ｏｎ ｏｎ Ｅｌｅｃｔｒｏｎｄｅｖｉｃｅｓ ３９，
Ｎｏ．４（１９９２）８３６」に記載されているよう
に、シリコン基板上に引っ張り応力のＳｉＮｘ膜を成膜
時に応力をコントロールした膜として堆積させ、その上
にポリシリコン等の半導体を堆積させ、その半導体上に
集積回路を作製する構成である。
ては、不透明基板の一部をエッチングによって光透過性
の基板とするタイプである圧力センサ等がある。このよ
うな圧力センサの構成は、「Ｓｔｅｖｅ Ｔ．Ｃｈｏｅ
ｔａｌ ｅｔ ａｌ ＩＥＥＥ ｔｒａｎｓ＆ａｃｔｉ
ｏｎ ｏｎ Ｅｌｅｃｔｒｏｎｄｅｖｉｃｅｓ ３９，
Ｎｏ．４（１９９２）８３６」に記載されているよう
に、シリコン基板上に引っ張り応力のＳｉＮｘ膜を成膜
時に応力をコントロールした膜として堆積させ、その上
にポリシリコン等の半導体を堆積させ、その半導体上に
集積回路を作製する構成である。
【０００６】上述した従来の光透過型半導体装置は、ど
ちらのタイプも半導体素子としてポリシリコンなどの単
結晶ではない半導体を用いることが特徴的である。
ちらのタイプも半導体素子としてポリシリコンなどの単
結晶ではない半導体を用いることが特徴的である。
【０００７】
【発明が解決しようとしている課題】透明基板上、ある
いはＳｉＮｘ膜上に半導体集積回路を作成しようとした
場合、前述したようにアモルファスシリコン、多結晶シ
リコンといった結晶欠陥が多数存在するシリコンによる
デバイスしか作成することができない。
いはＳｉＮｘ膜上に半導体集積回路を作成しようとした
場合、前述したようにアモルファスシリコン、多結晶シ
リコンといった結晶欠陥が多数存在するシリコンによる
デバイスしか作成することができない。
【０００８】アモルファス、多結晶シリコンは、その多
数の結晶欠陥のために半導体の電子（あるいはホール）
移動度が結晶シリコンに較べて一桁程度劣るために半導
体素子の高集積化、高速度化の点で結晶シリコンに較べ
て劣る。そのため、素子の高集積化、高速度化といった
高性能化が求められる液晶表示用周辺駆動回路素子など
の場合には、アモルファス、多結晶シリコンによる素子
では要求を満たすことが難しく、きわめて結晶性の優れ
た半導体単結晶層上にそれらの素子が作成されることが
必須である。
数の結晶欠陥のために半導体の電子（あるいはホール）
移動度が結晶シリコンに較べて一桁程度劣るために半導
体素子の高集積化、高速度化の点で結晶シリコンに較べ
て劣る。そのため、素子の高集積化、高速度化といった
高性能化が求められる液晶表示用周辺駆動回路素子など
の場合には、アモルファス、多結晶シリコンによる素子
では要求を満たすことが難しく、きわめて結晶性の優れ
た半導体単結晶層上にそれらの素子が作成されることが
必須である。
【０００９】液晶駆動素子への応用を考えた場合、アモ
ルファス、多結晶シリコンによる素子の場合には画素を
駆動させるシフトレジスタ部を外部に他のＩＣとして取
り付ける、または多段化する必要が生じる。外部に取り
付けた場合には、高集積化つまり、画素数を増やした場
合にワイヤボンディングが困難になるという問題や、全
体の面積が増加するといった問題が生じる。多段化した
場合でもシフトレジスタを幾つもつくらなくてはならな
いために大面積が必要である。
ルファス、多結晶シリコンによる素子の場合には画素を
駆動させるシフトレジスタ部を外部に他のＩＣとして取
り付ける、または多段化する必要が生じる。外部に取り
付けた場合には、高集積化つまり、画素数を増やした場
合にワイヤボンディングが困難になるという問題や、全
体の面積が増加するといった問題が生じる。多段化した
場合でもシフトレジスタを幾つもつくらなくてはならな
いために大面積が必要である。
【００１０】以上の問題点はＳＯＩ基板上単結晶シリコ
ン層に半導体集積回路を作成し、素子を作り込んでいな
いシリコン基板側の一部を絶縁層までエッチングするこ
とによって素子を薄膜透明化するという手法によって解
決する。
ン層に半導体集積回路を作成し、素子を作り込んでいな
いシリコン基板側の一部を絶縁層までエッチングするこ
とによって素子を薄膜透明化するという手法によって解
決する。
【００１１】しかしながら、ＳＯＩ上に作り込んだ集積
回路透明化を基板エッチングによって実現しようとした
場合、薄膜に皺、あるいは破れ、配線の断線が起こるこ
とがあり、光学的素子として使用不可能となるという解
決すべき課題がある。
回路透明化を基板エッチングによって実現しようとした
場合、薄膜に皺、あるいは破れ、配線の断線が起こるこ
とがあり、光学的素子として使用不可能となるという解
決すべき課題がある。
【００１２】［発明の目的］本発明の目的は、ＳＯＩ基
板上に形成された素子をＳｉ基板エッチングによって薄
膜化し、光透過可能とする際、基板応力による皺や、破
れ、配線の断線等の欠陥のない光透過型半導体装置を実
現することにある。
板上に形成された素子をＳｉ基板エッチングによって薄
膜化し、光透過可能とする際、基板応力による皺や、破
れ、配線の断線等の欠陥のない光透過型半導体装置を実
現することにある。
【００１３】
【課題を解決するための手段】本発明は、上記課題を解
決するために、次のような手段を用いた。
決するために、次のような手段を用いた。
【００１４】本発明は、ＳＯＩ基板上に集積回路を作り
込み、光学的素子として使用する部分の素子が作り込ま
れた層、及び絶縁層以外の部分はエッチングによって除
去し光の透過を可能にする作製方法において、エッチン
グによって残された薄膜部分に皺がよらないようにする
ために、積層する膜の膜厚、および単層膜の時の応力を
考慮し、多層膜全体の応力を調節する層、あるいは前記
応力調節層と半導体集積回路作成時の絶縁層等他の役割
を兼ねた層を設けることを特徴とする。
込み、光学的素子として使用する部分の素子が作り込ま
れた層、及び絶縁層以外の部分はエッチングによって除
去し光の透過を可能にする作製方法において、エッチン
グによって残された薄膜部分に皺がよらないようにする
ために、積層する膜の膜厚、および単層膜の時の応力を
考慮し、多層膜全体の応力を調節する層、あるいは前記
応力調節層と半導体集積回路作成時の絶縁層等他の役割
を兼ねた層を設けることを特徴とする。
【００１５】
【作用】本発明によれば、このような構成をとることに
よって、絶縁層下部の不透明基板をエッチングにより除
去した場合に、基板に生じる応力は、応力調節層を含む
多層膜構造により、引っ張り応力とされるため、半導体
集積回路部分が作り込まれた多層膜に皺がよることがな
くなる。
よって、絶縁層下部の不透明基板をエッチングにより除
去した場合に、基板に生じる応力は、応力調節層を含む
多層膜構造により、引っ張り応力とされるため、半導体
集積回路部分が作り込まれた多層膜に皺がよることがな
くなる。
【００１６】また、本発明の方法によれば、半導体集積
回路作成の際の堆積、パターニング、エッチング等に
は、公知である半導体集積回路作成の工程によって作成
することができるため、実現性が容易である。
回路作成の際の堆積、パターニング、エッチング等に
は、公知である半導体集積回路作成の工程によって作成
することができるため、実現性が容易である。
【００１７】
［実施例１］図１は本発明の特徴を最もよく表す図面で
あり、絶縁層上の単結晶シリコン薄膜に作り込まれた光
透過型半導体集積回路の多層膜構成を示す断面模式図で
ある。また図１は液晶駆動用の半導体装置の製造工程を
示す図であり、（ａ）は透明化される前の構成であり、
（ｂ）は基板１０１がエッチング除去されて透明化され
た状態の構造を示す。
あり、絶縁層上の単結晶シリコン薄膜に作り込まれた光
透過型半導体集積回路の多層膜構成を示す断面模式図で
ある。また図１は液晶駆動用の半導体装置の製造工程を
示す図であり、（ａ）は透明化される前の構成であり、
（ｂ）は基板１０１がエッチング除去されて透明化され
た状態の構造を示す。
【００１８】同図に於いて、１０１はＳｉ基板、１０
２，１０３はＳｉＯ2 層、１１０は液晶駆動用ＭＯＳト
ランジスタが形成される活性領域を示す。ＳｉＯ2 層１
０２の膜厚は望ましくは４００ｎｍ程度、ＳｉＯ2 層１
０３の膜厚は望ましくは１１００ｎｍ程度である。１０
４は本実施例における応力調節層としてのＬＰ−ＳｉＮ
ｘ膜、１０５は層間絶縁膜であり、１１２はＡｌ配線、
１１１はポリシリコンゲート配線である。また、１１３
は平滑性、絶縁性を高めるためのＢＰＳＧ膜であり、１
０６，１０８に示すＩＴＯ膜によって、１０７のＰＳＧ
膜もしくはプラズマＣＶＤにより成膜されたＳｉＮｘ膜
（ｐ−ＳｉＮｘ膜）を挟み込み、液晶保持容量を形成す
る。１０９はパシベーション膜であり、ｐ−ＳｉＮｘ、
ＰＳＧ、ポリイミド等により形成される。
２，１０３はＳｉＯ2 層、１１０は液晶駆動用ＭＯＳト
ランジスタが形成される活性領域を示す。ＳｉＯ2 層１
０２の膜厚は望ましくは４００ｎｍ程度、ＳｉＯ2 層１
０３の膜厚は望ましくは１１００ｎｍ程度である。１０
４は本実施例における応力調節層としてのＬＰ−ＳｉＮ
ｘ膜、１０５は層間絶縁膜であり、１１２はＡｌ配線、
１１１はポリシリコンゲート配線である。また、１１３
は平滑性、絶縁性を高めるためのＢＰＳＧ膜であり、１
０６，１０８に示すＩＴＯ膜によって、１０７のＰＳＧ
膜もしくはプラズマＣＶＤにより成膜されたＳｉＮｘ膜
（ｐ−ＳｉＮｘ膜）を挟み込み、液晶保持容量を形成す
る。１０９はパシベーション膜であり、ｐ−ＳｉＮｘ、
ＰＳＧ、ポリイミド等により形成される。
【００１９】本実施例においては、ＬＰ−ＳｉＮｘ膜１
０４が半導体集積回路が作り込まれた多層膜全体の応力
調節層となっている。膜厚は、望ましくは６００ｎｍ程
度である。
０４が半導体集積回路が作り込まれた多層膜全体の応力
調節層となっている。膜厚は、望ましくは６００ｎｍ程
度である。
【００２０】尚、各膜の成膜方法等については、公知の
半導体集積回路の製造技術を用いた。
半導体集積回路の製造技術を用いた。
【００２１】次に、カバーガラスにブラックマトリック
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後、両者を組み
立て、液晶を注入した。この液晶に関する諸工程は公知
の液晶表示装置製造技術を適用した。
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後、両者を組み
立て、液晶を注入した。この液晶に関する諸工程は公知
の液晶表示装置製造技術を適用した。
【００２２】この後、Ｓｉ基板側に液晶画像表示部の直
下を除いて、耐塩基性ゴムを被覆し、テトラメチルアン
モニウムハイドロオキサイド（ＴＭＡＨ）溶液を用い
て、絶縁層までシリコン基板１０１を部分的に除去し、
更に信頼性向上のため除去された凹部に透明樹脂を充填
することにより光透過性とし、投射型液晶画像表示装置
を完成した。
下を除いて、耐塩基性ゴムを被覆し、テトラメチルアン
モニウムハイドロオキサイド（ＴＭＡＨ）溶液を用い
て、絶縁層までシリコン基板１０１を部分的に除去し、
更に信頼性向上のため除去された凹部に透明樹脂を充填
することにより光透過性とし、投射型液晶画像表示装置
を完成した。
【００２３】図５は、このようにして作製された本実施
例の液晶画像表示装置を示す図であり、同図において、
１０１はＳｉ基板、５０１は液晶駆動素子層、５０２は
透明樹脂層、５０３は接着剤、５０４は液晶、５０５は
カバーガラスである。
例の液晶画像表示装置を示す図であり、同図において、
１０１はＳｉ基板、５０１は液晶駆動素子層、５０２は
透明樹脂層、５０３は接着剤、５０４は液晶、５０５は
カバーガラスである。
【００２４】図４は、以上の構成における透明化された
多層膜の、各層を積層させるにしたがって変化した応力
の様子をウエハの反りに換算して示したものである。
多層膜の、各層を積層させるにしたがって変化した応力
の様子をウエハの反りに換算して示したものである。
【００２５】多層化した膜の大部分が皺の原因となる圧
縮応力膜である。しかしながら、１０４のＬＰ−ＳｉＮ
ｘ膜によって多層膜全体の応力は引っ張り応力へと変化
しており、本発明による応力調節層としてのＬＰ−Ｓｉ
Ｎｘ層１０４が有効に作用していることがわかる。
縮応力膜である。しかしながら、１０４のＬＰ−ＳｉＮ
ｘ膜によって多層膜全体の応力は引っ張り応力へと変化
しており、本発明による応力調節層としてのＬＰ−Ｓｉ
Ｎｘ層１０４が有効に作用していることがわかる。
【００２６】また、表１は、ＬＰ−ＳｉＮｘ膜１０４の
膜厚を０から８００ｎｍまで変化させたときの、多層膜
の応力をウエハの反りに換算して表したものである。多
層膜全体の応力は、ウエハの反りに換算して０から１０
０μｍ引っ張り応力の時には、Ｓｉ基板１０１をエッチ
ングによって、ＳｉＯ2 層１０２下部まで除去すること
により、ＳｉＯ2 層１０２上部の半導体集積回路部分の
透明化が達成された後、液晶表示素子として使用可能な
均一な平面が達成された。しかし、多層膜全体の応力が
圧縮応力側の時には皺が発生し、また、多層膜全体の応
力がウエハの反りに換算して１００μｍ以上の引っ張り
応力であるときには強度の引っ張りによる割れが発生し
た。
膜厚を０から８００ｎｍまで変化させたときの、多層膜
の応力をウエハの反りに換算して表したものである。多
層膜全体の応力は、ウエハの反りに換算して０から１０
０μｍ引っ張り応力の時には、Ｓｉ基板１０１をエッチ
ングによって、ＳｉＯ2 層１０２下部まで除去すること
により、ＳｉＯ2 層１０２上部の半導体集積回路部分の
透明化が達成された後、液晶表示素子として使用可能な
均一な平面が達成された。しかし、多層膜全体の応力が
圧縮応力側の時には皺が発生し、また、多層膜全体の応
力がウエハの反りに換算して１００μｍ以上の引っ張り
応力であるときには強度の引っ張りによる割れが発生し
た。
【００２７】図６は、実施例１において応力調節層を設
けなかった場合の液晶画像表示装置において、液晶駆動
素子層５０１がたわんでしまった例を示す図である。
けなかった場合の液晶画像表示装置において、液晶駆動
素子層５０１がたわんでしまった例を示す図である。
【００２８】［実施例２］図２は、本発明の実施例２の
液晶駆動用の半導体装置の製造工程を示す図であり、
（ａ）は透明化される前の構成であり、（ｂ）は基板１
０１がエッチング除去されて透明化された状態の構造を
示す。
液晶駆動用の半導体装置の製造工程を示す図であり、
（ａ）は透明化される前の構成であり、（ｂ）は基板１
０１がエッチング除去されて透明化された状態の構造を
示す。
【００２９】同図に於いて１０１はＳｉ基板、２０２は
ＬＰ−ＳｉＮｘ層である。
ＬＰ−ＳｉＮｘ層である。
【００３０】本実施例においては、２０２のＬＰ−Ｓｉ
Ｎｘ層が半導体集積回路が作り込まれた多層膜全体の応
力調節層となっており、その膜厚は、望ましくは２００
〜４００ｎｍ程度である。また、活性層の安定化のため
にＳｉＯ2 層２０３を設けてもよい。
Ｎｘ層が半導体集積回路が作り込まれた多層膜全体の応
力調節層となっており、その膜厚は、望ましくは２００
〜４００ｎｍ程度である。また、活性層の安定化のため
にＳｉＯ2 層２０３を設けてもよい。
【００３１】１０３はＳｉＯ2 層であり、ＳｉＯ2 層１
０３の膜厚は、望ましくは１１００ｎｍ程度である。ま
た、１１０は液晶駆動用ＭＯＳトランジスタが形成され
る活性領域を示す。１０４は１１２のＡｌ配線と１１１
のポリシリコンゲート配線の層間絶縁膜である。１１３
は平滑性、絶縁性を高めるためのＢＰＳＧ膜である。１
０６，１０８に示すＩＴＯ膜によって１０７のＰＳＧ膜
もしくはｐ−ＳｉＮｘ膜を挟み込み、液晶保持容量を形
成する。１０９はパシベーション膜であり、ｐ−ＳｉＮ
ｘ、ＰＳＧ、ポリイミド等により形成される。
０３の膜厚は、望ましくは１１００ｎｍ程度である。ま
た、１１０は液晶駆動用ＭＯＳトランジスタが形成され
る活性領域を示す。１０４は１１２のＡｌ配線と１１１
のポリシリコンゲート配線の層間絶縁膜である。１１３
は平滑性、絶縁性を高めるためのＢＰＳＧ膜である。１
０６，１０８に示すＩＴＯ膜によって１０７のＰＳＧ膜
もしくはｐ−ＳｉＮｘ膜を挟み込み、液晶保持容量を形
成する。１０９はパシベーション膜であり、ｐ−ＳｉＮ
ｘ、ＰＳＧ、ポリイミド等により形成される。
【００３２】尚、各膜の成膜方法については、公知の半
導体集積回路技術を用いた。
導体集積回路技術を用いた。
【００３３】次に、カバーガラスにブラックマトリック
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後両者を組み立
て、液晶を注入した。この液晶に関する諸工程は公知の
液晶表示装置製造技術を適用した。
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後両者を組み立
て、液晶を注入した。この液晶に関する諸工程は公知の
液晶表示装置製造技術を適用した。
【００３４】この後、Ｓｉ基板側に液晶画像表示部の直
下を除いて、耐塩基性ゴムを被覆し、テトラメチルアン
モニウムハイドロオキサイド（ＴＭＡＨ）溶液を用い
て、絶縁層までシリコン基板１０１を部分的に除去し、
更に信頼性向上のため除去された凹部に透明樹脂を充填
して光透過性を持たせ、投射型液晶画像表示装置を完成
した。
下を除いて、耐塩基性ゴムを被覆し、テトラメチルアン
モニウムハイドロオキサイド（ＴＭＡＨ）溶液を用い
て、絶縁層までシリコン基板１０１を部分的に除去し、
更に信頼性向上のため除去された凹部に透明樹脂を充填
して光透過性を持たせ、投射型液晶画像表示装置を完成
した。
【００３５】多層膜全体の応力は、ウエハの反りに換算
して０から１００μｍ引っ張り応力の時には、１０１の
Ｓｉ基板をエッチングによって２０２のＬＰ−ＳｉＮｘ
層下部まで除去することにより、２０２のＬＰ−ＳｉＮ
ｘ層上部の半導体集積回路部分の透明化が達成された
後、液晶表示素子として使用可能な均一な平面が達成さ
れた。しかし、多層膜全体の応力が圧縮応力側の時には
皺が発生し、また、多層膜全体の応力がウエハの反りに
換算して１００μｍ以上の引っ張り応力であるときには
強度の引っ張りによる割れが発生した。
して０から１００μｍ引っ張り応力の時には、１０１の
Ｓｉ基板をエッチングによって２０２のＬＰ−ＳｉＮｘ
層下部まで除去することにより、２０２のＬＰ−ＳｉＮ
ｘ層上部の半導体集積回路部分の透明化が達成された
後、液晶表示素子として使用可能な均一な平面が達成さ
れた。しかし、多層膜全体の応力が圧縮応力側の時には
皺が発生し、また、多層膜全体の応力がウエハの反りに
換算して１００μｍ以上の引っ張り応力であるときには
強度の引っ張りによる割れが発生した。
【００３６】［実施例３］図３は、本発明の実施例３の
液晶駆動用の半導体装置の製造工程を示す図であり、
（ａ）は透明化される前の構成であり、（ｂ）は基板１
０１がエッチング除去されて透明化された状態の構造を
示す。
液晶駆動用の半導体装置の製造工程を示す図であり、
（ａ）は透明化される前の構成であり、（ｂ）は基板１
０１がエッチング除去されて透明化された状態の構造を
示す。
【００３７】同図に於いて１０１はＳｉ基板、１０２，
１０３はＳｉＯ2 層、１１０は液晶駆動用ＭＯＳトラン
ジスタが形成される活性領域を示す。１０２の膜厚は望
ましくは４００ｎｍ程度、１０３の膜厚は望ましくは１
１００ｎｍ程度である。１０４は１１２によるＡｌ配線
と３１１によるポリシリコンゲート配線の層間絶縁膜で
ある。
１０３はＳｉＯ2 層、１１０は液晶駆動用ＭＯＳトラン
ジスタが形成される活性領域を示す。１０２の膜厚は望
ましくは４００ｎｍ程度、１０３の膜厚は望ましくは１
１００ｎｍ程度である。１０４は１１２によるＡｌ配線
と３１１によるポリシリコンゲート配線の層間絶縁膜で
ある。
【００３８】本実施例においては、層間絶縁膜３０４が
半導体集積回路が作り込まれた多層膜全体の応力調節層
となっている。層間絶縁膜３０４はＴＥＯＳを原料ガス
とした気相合成法によるシリコン酸化膜によって構成さ
れ、膜厚は、望ましくは１μｍ程度である。
半導体集積回路が作り込まれた多層膜全体の応力調節層
となっている。層間絶縁膜３０４はＴＥＯＳを原料ガス
とした気相合成法によるシリコン酸化膜によって構成さ
れ、膜厚は、望ましくは１μｍ程度である。
【００３９】１０６，１０８に示すＩＴＯ膜によって１
０７のＰＳＧ膜もしくはｐ−ＳｉＮｘ膜を挟み込み、液
晶保持容量を形成する。１０９はパシベーション膜であ
り、ｐ−ＳｉＮｘ、ＰＳＧ、ポリイミド等により形成さ
れる。
０７のＰＳＧ膜もしくはｐ−ＳｉＮｘ膜を挟み込み、液
晶保持容量を形成する。１０９はパシベーション膜であ
り、ｐ−ＳｉＮｘ、ＰＳＧ、ポリイミド等により形成さ
れる。
【００４０】尚、各膜の成膜方法については、公知の半
導体集積回路技術を用いた。
導体集積回路技術を用いた。
【００４１】次に、カバーガラスにブラックマトリック
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後両者を組み立
て、液晶を注入した。この液晶に関する諸工程は公知の
液晶表示装置製造技術を適用した。
ス及びカラーフィルターを形成した後、共通電極を形成
し、配向処理した。上記半導体集積回路を作成した基板
に配向処理を施し、シール材を印刷した後両者を組み立
て、液晶を注入した。この液晶に関する諸工程は公知の
液晶表示装置製造技術を適用した。
【００４２】この後、Ｓｉ基板側に液晶画像表示部の直
下を除いて、耐酸耐塩基性ゴムを被覆し、テトラメチル
アンモニウムハイドロオキサイド（ＴＭＡＨ）溶液を用
いて、絶縁層までシリコン基板１０１を部分的に除去
し、更に信頼性向上のため除去された凹部に透明樹脂を
充填して透明化し、光透過による投射型液晶画像表示装
置を完成した。
下を除いて、耐酸耐塩基性ゴムを被覆し、テトラメチル
アンモニウムハイドロオキサイド（ＴＭＡＨ）溶液を用
いて、絶縁層までシリコン基板１０１を部分的に除去
し、更に信頼性向上のため除去された凹部に透明樹脂を
充填して透明化し、光透過による投射型液晶画像表示装
置を完成した。
【００４３】多層膜全体の応力は、ウエハの反りに換算
して０から１００μｍ引っ張り応力の時には、１０１の
Ｓｉ基板をエッチングによって１０２のＳｉＯ2 層下部
まで除去することにより、１０２のＳｉＯ2 層上部の半
導体集積回路部分の透明化が達成された後、液晶表示素
子として使用可能な均一な平面が達成された。
して０から１００μｍ引っ張り応力の時には、１０１の
Ｓｉ基板をエッチングによって１０２のＳｉＯ2 層下部
まで除去することにより、１０２のＳｉＯ2 層上部の半
導体集積回路部分の透明化が達成された後、液晶表示素
子として使用可能な均一な平面が達成された。
【００４４】しかし、多層膜全体の応力が圧縮応力側の
時には皺が発生し、また、多層膜全体の応力がウエハの
反りに換算して１００μｍ以上の引っ張り応力であると
きには強度の引っ張りによる割れが発生した。
時には皺が発生し、また、多層膜全体の応力がウエハの
反りに換算して１００μｍ以上の引っ張り応力であると
きには強度の引っ張りによる割れが発生した。
【００４５】
【表１】
【００４６】
【発明の効果】以上に示したように、ＬＰ−ＳｉＮｘ膜
のように引っ張り応力膜を多層膜中に配し、多層膜全体
の応力をコントロールすることにより、下部のシリコン
基板を除去して透明化しても内部応力による基体の皺
や、割れの発生等を防止することが可能となった。その
結果、単結晶をデバイスに用いた高品質な光透過型半導
体装置が実現された。
のように引っ張り応力膜を多層膜中に配し、多層膜全体
の応力をコントロールすることにより、下部のシリコン
基板を除去して透明化しても内部応力による基体の皺
や、割れの発生等を防止することが可能となった。その
結果、単結晶をデバイスに用いた高品質な光透過型半導
体装置が実現された。
【図１】本発明の実施例１の光透過型半導体装置の構成
及び工程を示す断面模式図。
及び工程を示す断面模式図。
【図２】本発明の実施例２の光透過型半導体装置の構成
及び工程を示す断面模式図。
及び工程を示す断面模式図。
【図３】本発明の実施例３の光透過型半導体装置の構成
及び工程を示す断面模式図。
及び工程を示す断面模式図。
【図４】実施例１の多層膜の各層を積層した場合の基板
の反り量との関係を示す図。
の反り量との関係を示す図。
【図５】本発明の実施例１による液晶画像表示装置の断
面模式図。
面模式図。
【図６】実施例１において、応力調節層１０４を設けな
かった場合の液晶画像表示装置の断面模式図。
かった場合の液晶画像表示装置の断面模式図。
１０１ Ｓｉ基板、 １０２，１０３，２０３ ＳｉＯ2 層、 １０４ 応力調節層としてのＬＰ−ＳｉＮｘ膜 １０５，２０４ 層間絶縁膜 １０６，１０８ ＩＴＯ膜、 １０７ ＰＳＧ膜もしくはｐ−ＳｉＮｘ膜 １０９ パシベーション膜 １１０ 液晶駆動用ＭＯＳトランジスタが形成される活
性領域 １１１ ポリシリコンゲート配線 １１２ Ａｌ配線、 １１３ 平滑性、絶縁性を高めるためのＢＰＳＧ膜 ２０２ 応力調節層としてのはＬＰ−ＳｉＮｘ層 ３０４ 応力調節層としての、ＴＥＯＳを原料ガスとし
た気相合成法によるシリコン酸化膜 ５０１ 液晶駆動素子層 ５０２ 透明樹脂 ５０３ 接着剤 ５０４ 液晶 ５０５ カバーガラス
性領域 １１１ ポリシリコンゲート配線 １１２ Ａｌ配線、 １１３ 平滑性、絶縁性を高めるためのＢＰＳＧ膜 ２０２ 応力調節層としてのはＬＰ−ＳｉＮｘ層 ３０４ 応力調節層としての、ＴＥＯＳを原料ガスとし
た気相合成法によるシリコン酸化膜 ５０１ 液晶駆動素子層 ５０２ 透明樹脂 ５０３ 接着剤 ５０４ 液晶 ５０５ カバーガラス
Claims (8)
- 【請求項１】 絶縁物上に単結晶半導体層を有する光透
過型半導体装置の製造方法において、 前記基体の内部応力を引っ張り応力とする応力調節層を
含む多層膜構造を形成する工程と、 前記工程後、前記基体下部の前記絶縁物領域を除去して
光透過性基体とする工程とを、含むことを特徴とする光
透過型半導体装置の製造方法。 - 【請求項２】 前記応力調節層として、低圧気相合成法
によるＳｉＮｘ（ＬＰ−ＳｉＮｘ）膜を前記多層膜中に
配し、多層膜全体の応力を引っ張り応力とすることを特
徴とする請求項１に記載の光透過型半導体装置の製造方
法。 - 【請求項３】 前記応力調節層を、配線工程前に堆積さ
せることを特徴とする請求項１に記載の光透過型半導体
装置の製造方法。 - 【請求項４】 前記応力調節層を、前記絶縁物基体中に
配することを特徴とする請求項１に記載の光透過型半導
体装置の製造方法。 - 【請求項５】 前記応力調節層として、気相合成法によ
るシリコン酸化膜を前記多層膜中に配し、該多層膜全体
の応力を引っ張り応力としたことを特徴とする請求項１
に記載の光透過型半導体装置の製造方法。 - 【請求項６】 前記多層膜構造が、透明化される前記多
層膜部分の作り込まれたウエハに対する応力が、前記多
層膜に対しウエハの裏面の膜は除去し、パターニングは
施さない状態で、Ｓｉ（１００）面方位、５インチ、厚
さ６２５μｍのウエハの反り量に換算したときに０〜１
００μｍ引っ張り応力側であるような多層膜構造である
ことを特徴とする請求項１に記載の光透過型半導体装置
の製造方法。 - 【請求項７】 前記光透過型半導体装置が液晶駆動素子
であることを特徴とする請求項１に記載の光透過型半導
体装置の製造方法。 - 【請求項８】 透光性絶縁物上に、半導体素子領域とし
ての単結晶シリコン層と、基体の内部応力を引っ張り応
力とする応力調節層を具備したことを特徴とする光透過
型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16001993A JPH06347830A (ja) | 1993-06-07 | 1993-06-07 | 光透過型半導体装置及びその製造方法 |
| DE69329545T DE69329545T2 (de) | 1992-12-25 | 1993-12-23 | Halbleitervorrichtung für Flüssigkristall-Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| EP93310476A EP0604231B8 (en) | 1992-12-25 | 1993-12-23 | Semiconductor device applicable for liquid crystal display device, and process for its fabrication |
| US08/851,269 US6128052A (en) | 1992-12-25 | 1997-05-05 | Semiconductor device applicable for liquid crystal display device, and process for its fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16001993A JPH06347830A (ja) | 1993-06-07 | 1993-06-07 | 光透過型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06347830A true JPH06347830A (ja) | 1994-12-22 |
Family
ID=15706224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16001993A Pending JPH06347830A (ja) | 1992-12-25 | 1993-06-07 | 光透過型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06347830A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352042A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7008552B2 (en) | 2002-07-04 | 2006-03-07 | Canon Kabushiki Kaisha | Method for making through-hole and ink-jet printer head fabricated using the method |
| JP2008026430A (ja) * | 2006-07-19 | 2008-02-07 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2011253178A (ja) * | 2010-06-03 | 2011-12-15 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
| JP2017009636A (ja) * | 2015-06-17 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1993
- 1993-06-07 JP JP16001993A patent/JPH06347830A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352042A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7008552B2 (en) | 2002-07-04 | 2006-03-07 | Canon Kabushiki Kaisha | Method for making through-hole and ink-jet printer head fabricated using the method |
| JP2008026430A (ja) * | 2006-07-19 | 2008-02-07 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2011253178A (ja) * | 2010-06-03 | 2011-12-15 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
| JP2017009636A (ja) * | 2015-06-17 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187605B1 (en) | Method of forming a semiconductor device for a light valve | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP4722118B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1124108A (ja) | 薄膜トランジスタ型液晶表示素子とその製造方法 | |
| KR20180116118A (ko) | 플렉시블 디스플레이 패널, 이를 갖는 플렉시블 디스플레이 장치, 및 그 제조 방법 | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2001188252A (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JPH06347830A (ja) | 光透過型半導体装置及びその製造方法 | |
| US5633176A (en) | Method of producing a semiconductor device for a light valve | |
| JP2004226890A (ja) | 液晶表示装置とその製造方法 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| EP0604231B1 (en) | Semiconductor device applicable for liquid crystal display device, and process for its fabrication | |
| JP2824818B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH06250222A (ja) | 液晶表示装置 | |
| KR100272556B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| CN109859623B (zh) | 阵列基板及其制备方法及显示屏 | |
| KR19990050745A (ko) | 액정 표시 장치용 기판 및 그 제조 방법 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP3044771B2 (ja) | マトリクス基板及びその製造方法 | |
| JP3323631B2 (ja) | 液晶表示素子の形成方法 | |
| JPH1010505A (ja) | 平面型表示装置の製造方法 | |
| JP3111568B2 (ja) | アクティブマトリックス基板とその製造方法 | |
| JP3002087B2 (ja) | 液晶表示素子の製造方法 |