JP4722118B2 - 液晶表示装置及びその製造方法 - Google Patents

Description

本発明は液晶表示装置に関し、より詳細には、マスク数を減少させることにより製造工程を単純化して製造効率を向上させると共に、４マスク工程で発生し得るウェーブノイズ（ｗａｖｙ ｎｏｉｓｅ）不良を低減した高開口率の液晶表示装置及びその製造方法に関する。

近年、携帯電話、ＰＤＡ、コンピュータ、大型テレビなどの各種電子機器が発展するにつれて、これらの機器に適用できるフラットパネルディスプレイ装置に対する要求が次第に増大している。

このようなフラットパネルディスプレイ装置として、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、ＶＦＤ（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）などが活発に研究されているが、量産化技術、駆動手段の容易性、高画質の実現という理由により、現在は液晶表示素子(ＬＣＤ)が脚光を浴びている。

一般的な液晶表示装置は液晶パネルを含み、液晶パネルは、アレイ基板と、アレイ基板と所定間隔をおいて貼り合わせられたカラーフィルタ基板と、アレイ基板とカラーフィルタ基板との間に形成された液晶層とから構成される。

液晶層を形成する液晶は、光学的異方性を有する物質であり、印加される電圧によって配向性が異なるので光透過率を調節できる。従って、液晶層の光透過率に応じて静止画像や動画像が液晶表示装置上に表示される。

図６は一般的な液晶表示装置を概略的に示す斜視図である。
図６に示すように、一般的な液晶表示装置１は、カラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とから構成される。

カラーフィルタ基板５は、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の色を表示する複数のサブカラーフィルタ７から構成されたカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。

また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、各画素領域Ｐに形成された画素電極１８とからなる。

このように構成されたカラーフィルタ基板５とアレイ基板１０とは、画像表示領域の外周に形成されたシーラント（図示せず）により対向して貼り合わせられて液晶パネルを構成するが、このようなカラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー（ａｔｔａｃｈｍｅｎｔ ｋｅｙ、図示せず）を用いて行う。

図７Ａ〜図７Ｄは、図６の液晶表示装置のアレイ基板の製造工程を順次示す断面図である。
まず、図７Ａに示すように、第１マスク工程（第１フォトリソグラフィ工程）により、基板１０上に導電性物質で構成されたゲート電極２１を形成する。

次に、図７Ｂに示すように、ゲート電極２１が形成された基板１０の全面に、ゲート絶縁膜１５Ａ、非晶質シリコン薄膜２４、ｎ＋非晶質シリコン薄膜２５、及び導電性金属物質２６を順次蒸着する。

その後、データラインに該当する部分は光が完全に遮断され、薄膜トランジスタのチャネル領域に該当する部分は光が所定量照射されるように、ハーフトーンマスクを利用して第２マスク工程を行うことにより、非晶質シリコン薄膜２４、ｎ＋非晶質シリコン薄膜２５、及び導電性金属物質２６を選択的にパターニングする。

これにより、図７Ｃに示すように、非晶質シリコン薄膜が露出して、ソース電極２２とドレイン電極２３とが分離され、非晶質シリコン薄膜からなるアクティブ層２４Ｄが形成され、ｎ＋非晶質シリコン薄膜の所定領域が除去されてオーミックコンタクト層２５’が形成される。

その後、ソース電極２２及びドレイン電極２３が形成された基板１０の全面に保護膜１５Ｂを形成し、第３マスク工程によりドレイン電極２３の一部が露出するようにコンタクトホールを形成する。

最後に、図７Ｄに示すように、コンタクトホールを介してドレイン電極２３に接続されるように、基板１０の全面に透明な電極物質を蒸着した後、第４マスク工程でパターニングすることにより画素電極１８を形成する。

前述したフォトリソグラフィ工程を経てアレイ基板を形成した後、アレイ基板とカラーフィルタ基板とを貼り合わせて液晶パネルを形成し、液晶パネルに光を供給するバックライトユニットなどを組み立てて液晶表示装置を完成する。

しかし、アクティブ層は、非晶質シリコン薄膜からなるため、バックライトユニットから光を受光した場合にメタル化する現象が発生する。すなわち、半導体は光と熱とが加えられたときにその伝導性が変化する特性があるが、液晶パネルのアクティブ層も半導体層であるので、バックライトユニットから光を受光すると伝導性が増加してメタル化する。

前述した工程により、アクティブ層はデータライン及びソース／ドレイン電極の線幅よりも広い線幅を有するように形成されるが、バックライトユニットが駆動されると、アクティブ層のメタル化現象により、データラインの線幅よりも幅の広いアクティブ層までデータラインとして駆動されるアクティブテール（ａｃｔｉｖｅ ｔａｉｌ）現象が発生する。

図８は、一般的な４マスク工程を利用した液晶表示装置のデータラインを示す断面図である。
図８に示すように、データライン１７の下部には、ｎ＋非晶質シリコン薄膜２５とアクティブ層２４が形成されており、エッチング工程の特性上、各層はテーパ状に形成される。従って、データライン１７の線幅は、下部に形成されたアクティブ層２４の線幅よりも狭く形成される。しかし、バックライトユニットの駆動によりｎ＋非晶質シリコン薄膜２５とアクティブ層２４がメタル化する場合は、データライン１７とアクティブ層２４との線幅差に該当する領域Ｃもデータラインとして駆動される。

前述のように一般的な４マスク工程を利用した液晶表示装置は、バックライトユニットの駆動時、非晶質シリコン薄膜からなるアクティブ層２４がメタル化することによって、オン／オフによって画面に波状の線が移動し続けるウェーブノイズ現象が発生するという問題があった。

また、従来の発明においては、画素電極１８の縁部領域Ａ、及び画素電極１８とデータライン１７との間の領域Ｂから発生し得る光漏れを防止するために、約５μｍの追加マージンを有してブラックマトリクスＢＭを形成しなければならなかった。このために開口率が低下するという問題もあった。

それだけでなく、液晶表示装置を製造する工程は、複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、工程が複雑になり、コストが上昇するという問題があり、マスク数を減少させる方法が要求されている。

本発明は、このような問題を解決するためになされたもので、データラインのウェーブノイズの発生を防止し、薄膜トランジスタの製造に使用されるマスク数を減少させた液晶表示装置及びその製造方法を提供することを目的とする。

本発明の他の目的は、データライン上に画素電極を形成することにより高い開口率を実現した液晶表示装置及びその製造方法を提供することにある。

上記の目的を達成するために、本発明に係る液晶表示装置の製造方法は、アレイ基板及びこれに対向するカラーフィルタ基板を準備する段階と、第１マスク工程により、前記アレイ基板上に第１導電膜からなるゲート電極及びゲートラインを形成する段階と、前記ゲート電極及びゲートラインが形成されたアレイ基板上に、第１絶縁膜、非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を順次形成する段階と、前記第２導電膜が形成されたアレイ基板上に、不透明フォトアクリルで第１感光膜を塗布する段階と、照射された光を全て透過させる透過領域、光の一部だけ透過させるスリット領域、及び光を全て遮断する遮断領域が設けられたマスクを利用して、前記第１感光膜に光を照射する段階と、前記マスクを介して光が照射された第１感光膜を現像して、前記第２導電膜上に第１感光膜パターン及び前記第１感光膜パターンよりも厚い第２感光膜パターンを形成する段階と、前記第１感光膜パターン及び第２感光膜パターンをマスクにして、前記非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を除去して、前記第１感光膜パターンの下部に第２導電膜パターン及びストレージキャパシタ予備パターンを形成し、前記第２感光膜パターンの下部に前記ゲートラインと実質的に交差して画素領域を定義するようにデータラインを形成する段階と、前記第１感光膜パターン及び第２感光膜パターンをアッシングして前記第１感光膜パターンを除去する段階と、前記データラインを覆うように前記第２感光膜パターンをキュアして不透明絶縁膜を形成する段階と、前記不透明絶縁膜が介在するアレイ基板の全面に透明な第３導電膜を形成する段階と、第３マスク工程により、前記第２導電膜パターン及び前記第３導電膜をパターニングして、ソース電極、前記ソース電極から離隔したドレイン電極、前記ドレイン電極に接触する画素電極、及び前記画素電極の下側の一部領域に接触するストレージキャパシタパターンを形成する段階と、前記アレイ基板と前記カラーフィルタ基板とを貼り合わせる段階とを含む。
また、本発明に係る液晶表示装置は、画素部とパッド部とに区分されるアレイ基板と、前記アレイ基板の画素部に縦横に配列されて画素領域を定義する第１導電膜で形成されたゲートライン及び第２導電膜で形成されたデータラインと、前記ゲートラインとデータラインとの交差領域に形成された薄膜トランジスタと、前記データラインの上面及び側面を覆うように形成された不透明絶縁膜と、その一部が前記データラインと重なるように前記画素領域に形成され、第３導電膜で形成された画素電極と、前記アレイ基板に対向して貼り合わせられるカラーフィルタ基板とを含む。

本発明によれば、データラインのウェーブノイズの発生を防止し、薄膜トランジスタの製造に使用されるマスク数を減少させた液晶表示装置及びその製造方法を提供することができる。

また、本発明によれば、データライン上に画素電極を形成することにより高い開口率を実現した液晶表示装置及びその製造方法を提供することができる。

以下、添付図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施の形態について詳細に説明する。

実施の形態１．
図１は、本発明の実施の形態１による液晶表示装置のアレイ基板の一部を示す平面図であり、ゲートパッド部とデータパッド部とを含んで１つの画素を示す。実際のアレイ基板には、Ｎ個のゲートラインとＭ個のデータラインとが交差してＮ×Ｍ個の画素が存在するが、説明を簡単にするために、図には（ｍ，ｎ）番目の画素を例に示す。

図１に示すように、本発明の実施の形態１による液晶表示装置のアレイ基板１１０上には、縦横に配列されて（ｍ，ｎ）番目の画素領域を定義するｎ番目のゲートライン１１６ｎとｍ番目のデータライン１１７ｍとが形成されている。ｎ番目のゲートライン１１６ｎとｍ番目のデータライン１１７ｍとの交差領域には、スイッチング素子である薄膜トランジスタが形成され、画素領域内には、薄膜トランジスタに接続されてカラーフィルタ基板（図示せず）の共通電極と共に液晶（図示せず）を駆動させる画素電極１１８が形成されている。

ここで、画素電極１１８は、一部がデータライン１１７ｍ、１１７ｍ＋１上に延びて、データライン遮光パターン（図示せず）を介して重なるように形成される。

また、アレイ基板１１０の縁部領域には、ｎ番目のゲートライン１１６ｎとｍ番目のデータライン１１７ｍとにそれぞれ電気的に接続するゲートパッド電極１２６Ｐとデータパッド電極１２７Ｐが形成されており、外部の駆動回路部（図示せず）から供給された走査信号とデータ信号とをそれぞれｎ番目のゲートライン１１６ｎとｍ番目のデータライン１１７ｍに伝達する。

すなわち、ｎ番目のゲートライン１１６ｎとｍ番目のデータライン１１７ｍは、駆動回路部側に延びてそれぞれゲートパッド配線１１６Ｐとデータパッド配線１１７Ｐとに接続され、ゲートパッド配線１１６Ｐとデータパッド配線１１７Ｐとには、これらとそれぞれ電気的に接続されたゲートパッド電極１２６Ｐとデータパッド電極１２７Ｐとを介して、駆動回路部からそれぞれ走査信号とデータ信号が供給される。

薄膜トランジスタは、ｎ番目のゲートライン１１６ｎに接続されたゲート電極１２１と、ｍ番目のデータライン１１７ｍに接続されたソース電極１２２と、画素電極１１８に接続されたドレイン電極１２３とを含む。また、薄膜トランジスタは、ゲート電極１２１とソース／ドレイン電極１２２、１２３との絶縁のための第１絶縁膜（図示せず）と、ゲート電極１２１に印加されるゲート電圧によりソース電極１２２とドレイン電極１２３との間に伝導チャネルを形成するアクティブパターン（図示せず）とをさらに含む。

ここで、ソース電極１２２の一部は、ｍ番目のデータライン１１７ｍに接続されてｍ番目のデータライン１１７ｍの一部を構成し、ドレイン電極１２３の一部は、画素領域側に延びて画素電極１１８に直接電気的に接続する。

一方、前段のゲートラインであるｎ−１番目のゲートライン１１６ｎ−１の一部は、第１絶縁膜を介して、その上部に形成されて画素電極１１８と直接電気的に接続されたストレージキャパシタパターン１３１と重なって、ストレージキャパシタＣｓｔを形成する。ストレージキャパシタＣｓｔは、液晶キャパシタに印加された電圧を次の信号が入力されるまで一定に維持する役割を果たす。

すなわち、アレイ基板１１０の画素電極１１８は、カラーフィルタ基板の共通電極と共に液晶キャパシタを構成するが、一般的に、液晶キャパシタに印加された電圧は次の信号が入力されるまで維持されずに漏洩して消滅してしまう。従って、印加された電圧を維持するためには、ストレージキャパシタＣｓｔを液晶キャパシタに接続して使用しなければならない。

このようなストレージキャパシタＣｓｔは、信号の保持以外にも、階調表示の安定、並びにフリッカ及び残像の減少などの効果を有する。

このように構成された本発明の実施の形態１による液晶表示装置のアレイ基板１１０は、画素電極１１８を形成する過程で透明導電膜を選択的にエッチングすることにより、計３回のマスク工程により製造することができる。

以下、このような本発明の実施の形態１による液晶表示装置のアレイ基板の製造工程についてより詳細に説明する。

図２Ａ〜図２Ｃは、図１のアレイ基板の製造工程を順次示す断面図であり、左側には画素部のアレイ基板を製造する工程を示し、右側には順にゲートパッド部とデータパッド部のアレイ基板を製造する工程を示す。

図２Ａに示すように、ガラスなどの透明な絶縁物質からなるアレイ基板１１０の画素部にゲート電極１２１とｎ−１番目のゲートライン１１６ｎ−１とを形成し、ゲートパッド部にゲートパッド配線１１６Ｐを形成する。ここで、ｎ−１番目のゲートライン１１６ｎ−１とは、該当画素の前段のゲートラインを意味し、該当画素のゲートライン、すなわち、ｎ番目のゲートライン１１６ｎも、ｎ−１番目のゲートライン１１６ｎ−１と同一の方式で形成される。

ゲート電極１２１、ｎ−１番目のゲートライン１１６ｎ−１、及びゲートパッド配線１１６Ｐは、アレイ基板１１０の全面に第１導電膜を蒸着した後、フォトリソグラフィ工程（第１マスク工程）によりパターニングして形成する。

ここで、第１導電膜としては、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの低抵抗不透明導電物質を使用することができる。また、ゲート電極１２１、ｎ−１番目のゲートライン１１６ｎ−１、及びゲートパッド配線１１６Ｐは、低抵抗不透明導電物質が２種以上積層された多層構造で形成することもできる。

次に、図２Ｂに示すように、ゲート電極１２１、ｎ−１番目のゲートライン１１６ｎ−１、及びゲートパッド配線１１６Ｐが形成されたアレイ基板１１０の全面に、第１絶縁膜１１５Ａ、非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を順次蒸着した後、回折マスクと不透明フォトアクリルとを利用したフォトリソグラフィ工程（第２マスク工程）により、非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を選択的にパターニングして、アクティブパターン１２４’、ｍ番目のデータライン１１７ｍ、及びデータパッド配線１１７Ｐを形成する。その後、データラインをキュアして絶縁膜で覆う。次に、アレイ基板１１０の全面に、後で画素電極、及びパッド部の電極として使用される透明な第３導電膜２３０を形成する。

このように、本実施の形態においては、回折露光を利用した１回のマスク工程（第２マスク工程）により、データラインをキュアし、後で画素電極になる透明な第３導電膜を形成するが、以下、第２マスク工程について図を参照して詳細に説明する。

図３Ａ〜図３Ｆは、図２Ｂにおいてキュアされたデータラインなどを形成する工程（第２マスク工程）を順次示す断面図である。

図３Ａに示すように、ゲート電極１２１、ｎ−１番目のゲートライン１１６ｎ−１、及びゲートパッド配線１１６Ｐが形成されたアレイ基板１１０の全面に、第１絶縁膜１１５Ａ、非晶質シリコン薄膜１２４、ｎ＋非晶質シリコン薄膜１２５、及び第２導電膜１３０を順次蒸着する。

その後、アレイ基板１１０の全面に、色の実現が可能なフォトアクリルなどの感光性物質からなる感光膜１７０を形成した後、回折マスク１８０を介して感光膜１７０に選択的に光を照射する。ここで、感光膜１７０は、後でパターニングとキュアとによりデータラインの光漏れを防止する遮光層として作用するように、不透明フォトアクリルで形成される。

ここで、本実施の形態に使用した回折マスク１８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが設けられて光の一部だけ透過させて一部は遮断するスリット領域ＩＩ、及び照射された光を全て遮断する遮断領域ＩＩＩが設けられており、回折マスク１８０を透過した光だけ感光膜１７０に照射される。

次に、回折マスク１８０を利用して露光された感光膜１７０を現像すると、図３Ｂに示すように、遮断領域ＩＩＩにより光が全て遮断された領域、及びスリット領域ＩＩにより光の一部だけ遮断された領域には、所定厚さの第１〜第３感光膜パターン１７０Ａ〜１７０Ｃが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第２導電膜１３０の表面が露出する。

ここで、スリット領域ＩＩに形成された第１感光膜パターン１７０Ａと第３感光膜パターン１７０Ｃとは、遮断領域ＩＩＩに形成された第２感光膜パターン１７０Ｂよりも薄く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。

次に、このように形成された第１〜第３感光膜パターン１７０Ａ〜１７０Ｃをマスクにして、その下部に形成された非晶質シリコン薄膜１２４、ｎ＋非晶質シリコン薄膜１２５、第２導電膜１３０、及び第１絶縁膜１１５Ａを選択的に除去すると、図３Ｃに示すように、ゲートライン１２１の上部の所定領域に非晶質シリコン薄膜１２４からなるアクティブパターン１２４’が形成されると共に、その上部にｎ＋非晶質シリコン薄膜１２５からなるｎ＋非晶質シリコン薄膜パターン１２５’、及び第２導電膜１３０からなる第２導電膜パターン１３０’が、アクティブパターン１２４’と同一の形状にパターニングされて残る。

一方、ｎ−１番目のゲートライン１１６ｎ−１の上部の所定領域には、ストレージキャパシタを形成するために後述する画素電極に電気的に接続されるストレージキャパシタ予備パターン１３０Ｃが形成され、ストレージキャパシタ予備パターン１３０Ｃの下部には、非晶質シリコン薄膜１２４からなる非晶質シリコン薄膜パターン１２４Ｃ、及びｎ＋非晶質シリコン薄膜１２５からなるｎ＋非晶質シリコン薄膜パターン１２５Ｃが、ストレージキャパシタ予備パターン１３０Ｃと同一の形状にパターニングされて残る。

また、アレイ基板１１０の画素部の一側には、第２導電膜１３０からなるｍ番目のデータライン１１７ｍが形成され、ｍ番目のデータライン１１７ｍの下部には、非晶質シリコン薄膜１２４からなる非晶質シリコン薄膜パターン１２４Ｄ、及びｎ＋非晶質シリコン薄膜１２５からなるｎ＋非晶質シリコン薄膜パターン１２５Ｄが、ｍ番目のデータライン１１７ｍと同一の形状にパターニングされて残る。

また、アレイ基板１１０のデータパッド部には、第２導電膜１３０からなるデータパッド配線１１７Ｐが形成され、データパッド配線１１７Ｐの下部には、非晶質シリコン薄膜１２４からなる非晶質シリコン薄膜パターン１２４Ｐ、及びｎ＋非晶質シリコン薄膜１２５からなるｎ＋非晶質シリコン薄膜パターン１２５Ｐが、データパッド配線１１７Ｐと同一の形状にパターニングされて残る。

次に、第１〜第３感光膜パターン１７０Ａ〜１７０Ｃの一部を除去するアッシング工程を行うと、図３Ｄに示すように、ゲート電極１２１の上部の所定領域、ｎ−１番目のゲートライン１１６ｎ−１の上部の所定領域、及びデータパッド配線１１７Ｐの上部、すなわち、回折露光が適用されたスリット領域ＩＩの第１感光膜パターン１７０Ａ及び第３感光膜パターン１７０Ｃが完全に除去されて、第２導電膜パターン１３０’、ストレージキャパシタ予備パターン１３０Ｃ、及びデータパッド配線１１７Ｐの表面が露出する。

ここで、第２感光膜パターン１７０Ｂは、第１感光膜パターン１７０Ａ及び第３感光膜パターン１７０Ｃの厚さだけ除去されて、遮断領域ＩＩＩに対応する所定領域に第４感光膜パターン１７０Ｂ’として残る。

次に、図３Ｅに示すように、ｍ番目のデータライン１１７ｍの上部に残っている第４感光膜パターン１７０Ｂ’を１００〜２００℃でキュアすることにより、ｍ番目のデータライン１１７ｍの上部と側部とを覆うデータライン遮光パターン１７０Ｂ’’を形成する。ここで、データライン遮光パターン１７０Ｂ’’は、不透明フォトアクリルで形成されるので、ｍ番目のデータライン１１７ｍを遮蔽するブラックマトリクスとして作用する。

次に、図３Ｆに示すように、アレイ基板１１０の全面に透明な導電物質で第３導電膜２３０を形成する。

ここで、第３導電膜２３０は、画素電極とパッド部電極とを形成するためのもので、ＩＴＯ又はＩＺＯなどの透過率に優れた透明な導電物質で形成することができる。

次に、図２Ｃに示すように、１回のフォトリソグラフィ工程（第３マスク工程）により、感光膜をマスクにして、アクティブパターン１２４’及び非晶質シリコン薄膜パターン１２４Ｃ、ｎ＋非晶質シリコン薄膜パターン１２５’、１２５Ｃ、第２導電膜パターン１３０’及びストレージキャパシタ予備パターン１３０Ｃ、並びに第３導電膜２３０を選択的にパターニングすることにより、ソース／ドレイン電極１２２、１２３及び画素電極１１８を形成する。

一方、パッド部は、第３マスク工程により、感光膜をマスクにして第３導電膜２３０を選択的にパターニングすることにより、第３導電膜２３０からなるゲートパッド電極１２６Ｐ及びデータパッド電極１２７Ｐを形成する。

その後、露出したチャネル領域を保護するために第２絶縁膜１１５Ｂを形成した後、感光膜をリフトオフ（ｌｉｆｔｉｎｇ ｏｆｆ）する。

このように、本実施の形態においては、１回のフォトリソグラフィ工程（第３マスク工程）により、ソース／ドレイン電極１２２、１２３などを形成するが、以下、第３マスク工程について図を参照して詳細に説明する。

図４Ａ〜図４Ｅは、図２Ｃにおいてソース／ドレイン電極などを同時に形成する工程（第３マスク工程）を順次示す断面図である。

図４Ａに示すように、第３導電膜２３０が形成されたアレイ基板１１０の全面にフォトレジストなどの感光膜２７０を形成した後、マスク２８０を介して感光膜２７０に選択的に光を照射する。

ここで、マスク２８０には、照射された光を全て透過させる透過領域Ｉ、及び照射された光を全て遮断する遮断領域ＩＩＩが設けられており、マスク２８０を透過した光だけ感光膜２７０に照射される。

次に、マスク２８０を利用して露光された感光膜２７０を現像すると、図４Ｂに示すように、遮断領域ＩＩＩにより光が全て遮断された領域には、所定厚さの第１感光膜パターン２７０Ａが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第３導電膜２３０の表面が露出する。ここで、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。

次に、このように形成された第１感光膜パターン２７０Ａをマスクにして、第２導電膜パターン１３０’及び第３導電膜２３０を選択的に除去すると、図４Ｃに示すように、画素部のゲート電極１２１の上部には、非晶質シリコン薄膜からなるアクティブパターン１２４’の所定領域（具体的には、アクティブパターン１２４’のチャネル領域の左右に形成されたソース領域及びドレイン領域）とオーミックコンタクト層１２５’とを介して電気的に接続されるソース電極１２２及びドレイン電極１２３が形成される。

ここで、ドレイン電極１２３の上部からｎ−１番目のゲートライン１１６ｎ−１の上部の所定領域までの第３導電膜２３０は、感光膜パターン２７０により除去されず、画素電極１１８を構成する。

一方、ｎ−１番目のゲートライン１１６ｎ−１の上部の所定領域において、第１感光膜パターン２７０Ａをマスクにして、その下部に形成されたストレージキャパシタ予備パターン１３０Ｃ及び第３導電膜２３０を選択的に除去すると、画素電極１１８に電気的に接続されるストレージキャパシタパターン１３１が形成され、第１絶縁膜１１５Ａを介してｎ−１番目のゲートライン１１６ｎ−１と共にストレージキャパシタＣｓｔを形成する。

ここで、第３導電膜２３０をパターニングする過程はウェットエッチングで行い、パターンがオーバーエッチングされてパターンの大きさが第１感光膜パターン２７０Ａよりも小さくなるアンダーカットが形成されるようにする。

その後、第１感光膜パターン２７０Ａをマスクにして、画素部のゲート電極１２１の上側の一部領域に形成されたｎ＋非晶質シリコン薄膜パターン１２５’及びアクティブパターン１２４’の一部を除去して、ｎ＋非晶質シリコン薄膜パターン１２５’がソース／ドレイン電極１２２、１２３と同一の形状になるようにパターニングすることにより、その下部に形成されたアクティブパターン１２４’の所定領域とソース／ドレイン電極１２２、１２３とをオーミックコンタクトさせるオーミックコンタクト層１２５’を形成する。

このとき、ｎ−１番目のゲートライン１１６ｎ−１上に形成された非晶質シリコン薄膜パターン１２４Ｃ及びｎ＋非晶質シリコン薄膜パターン１２５Ｃの一部も選択的に除去されて、ストレージキャパシタパターン１３１の下部に、ストレージキャパシタパターン１３１と同一の形状を有する非晶質シリコン薄膜パターン１２４Ｃ’及びｎ＋非晶質シリコン薄膜パターン１２５Ｃ’が形成される。

ｎ＋非晶質シリコン薄膜パターン１２５’、１２５Ｃと、アクティブパターン１２４’及び非晶質シリコン薄膜パターン１２４Ｃとを選択的に除去する過程はドライエッチングで行い、ＮＨ３プラズマを利用してエッチングすることができる。

一方、エッチングにより、アレイ基板１１０のゲートパッド部とデータパッド部とには、第３導電膜２３０が選択的に除去されてゲートパッド電極１２６Ｐとデータパッド電極１２７Ｐとが形成されるが、それぞれゲートパッド配線１１６Ｐとデータパッド配線１１７Ｐとの所定領域を覆うように形成されて、ゲートパッド配線１１６Ｐとデータパッド配線１１７Ｐとに電気的に接続される。

次に、図４Ｄに示すように、第１感光膜パターン２７０Ａ上に第２絶縁膜１１５Ｂを所定の厚さで蒸着する。ここで、第２絶縁膜１１５Ｂは、露出したチャネル領域を保護するために形成するもので、酸化窒化シリコン（ＳｉＯＮ）で形成することができ、１０００Å以下の厚さで蒸着することが好ましい。

次に、図４Ｅに示すように、第１感光膜パターン２７０Ａをリフトオフして、望まない部位に形成された第２絶縁膜１１５Ｂを第１感光膜パターン２７０Ａと共に除去する。

ここで、画素部の一部領域に形成された第１感光膜パターン２７０Ａをリフトオフすることによって画素電極１１８が露出し、画素電極１１８はその下部に形成されたドレイン電極１２３の一部に電気的に接続されるが、ここで、ドレイン電極１２３は、別途のコンタクトホールを介することなく、直接その上部に形成された画素電極１１８に電気的に接続される。

また、該当画素電極１１８の一部は、前段のゲートライン１１６ｎ−１と重なるように形成されたストレージキャパシタパターン１３１に電気的に接続される。従って、画素電極１１８に電気的に接続されたストレージキャパシタパターン１３１は、その下部の第１絶縁膜１１５Ａを介して前段のゲートライン１１６ｎ−１と共にストレージキャパシタＣｓｔを形成する。

このように構成されたアレイ基板は、画像表示領域の外周に形成されたシーラントによりカラーフィルタ基板（図示せず）と対向して貼り合わせられるが、ここで、カラーフィルタ基板には、薄膜トランジスタとゲートラインとからの光漏れを防止するブラックマトリクスと、赤、緑、及び青の色を実現するカラーフィルタとが形成されている。

また、カラーフィルタ基板とアレイ基板との貼り合わせは、カラーフィルタ基板又はアレイ基板に形成された貼り合わせキーを用いて行う。

このような本実施の形態は、計３回のマスク工程によりアレイ基板を製造することができ、ここで、データラインの上部に残っている感光膜パターンをキュアすることにより、データラインの上部と側部とを覆う不透明なデータライン遮光パターンを形成するので、データラインの上部にはブラックマトリクスが形成されないが、以下、これについて図を参照して説明する。

図５は、本発明によるデータラインを示す図１のＶＩＩＩ−ＶＩＩＩ’線断面図である。
図５に示すように、ｍ番目のデータライン１１７ｍと、データライン１１７ｍの下部に形成されたｎ＋非晶質シリコンパターン１２５Ｄと、非晶質シリコンパターン１２４Ｄと、第１絶縁膜１１５Ａとの上部及び側面は、データライン遮光パターン１７０Ｂ’’により覆われている。

ここで、データライン遮光パターン１７０Ｂ’’は、不透明フォトアクリルで形成され、キュアにより、データライン１１７ｍと、データライン１１７ｍの下部に形成された非晶質シリコンパターン１２４Ｄなどとを覆うように形成される。従って、データライン１１７ｍ上から発生し得る光漏れを防止して、ウェーブノイズを防止することができる。

また、データライン遮光パターン１７０Ｂ’’の上部の両側面には該当画素電極１１８の一部が延びて重なっているが、画素電極１１８の一部が延びていても、データライン遮光パターン１７０Ｂ’’によりデータライン１１７ｍと画素電極１１８との間が絶縁される。従って、画素電極１１８とデータライン１１７ｍとの間隔はないか又は最小化され、画素電極１１８の縁部での光漏れを防止するための領域Ａ’だけ、データライン遮光パターン１７０Ｂ’’により光が遮断される。これにより、画素領域が増加して開口率が増加する。

本実施の形態では、チャネル層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタを例に説明したが、本発明は、これに限定されるものではなく、チャネル層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタにも適用できる。

以上の説明に多くの事項が具体的に記載されているが、これは発明の範囲を限定するものではなく、好ましい実施の形態の例示として解釈されるべきである。従って、本発明の範囲は、前述した実施の形態によって定められるのでなく、特許請求の範囲とその均等物によって定められなければならない。

本発明の実施の形態１による液晶表示装置のアレイ基板の一部を示す平面図である。 図１のアレイ基板の製造工程を示す図１のＩＩＩａ−ＩＩＩａ’、ＩＩＩｂ−ＩＩＩｂ、及びＩＩＩｃ−ＩＩＩｃ線断面図である。 図２Ａに続く工程の断面図である。 図２Ｂに続く工程の断面図である。 図２Ｂにおいてキュアされたデータラインなどを形成する工程（第２マスク工程）を順次示す断面図である。 図３Ａに続く工程の断面図である。 図３Ｂに続く工程の断面図である。 図３Ｃに続く工程の断面図である。 図３Ｄに続く工程の断面図である。 図３Ｅに続く工程の断面図である。 図２Ｃにおいてソース／ドレイン電極などを同時に形成する工程（第３マスク工程）を示す断面図である。 図４Ａに続く工程の断面図である。 図４Ｂに続く工程の断面図である。 図４Ｃに続く工程の断面図である。 図４Ｄに続く工程の断面図である。 本発明によるデータラインを示す図１のＶＩＩＩ−ＶＩＩＩ’線断面図である。 一般的な液晶表示装置を概略的に示す斜視図である。 図６の液晶表示装置のアレイ基板の製造工程を示す断面図である。 図７Ａに続く工程の断面図である。 図７Ｂに続く工程の断面図である。 図７Ｃに続く工程の断面図である。 一般的な４マスク工程を利用した液晶表示装置のデータラインを示す断面図である。

Claims (17)

1. アレイ基板及びこれに対向するカラーフィルタ基板を準備する段階と、
   第１マスク工程により、前記アレイ基板上に第１導電膜からなるゲート電極及びゲートラインを形成する段階と、
   前記ゲート電極及びゲートラインが形成されたアレイ基板上に、第１絶縁膜、非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を順次形成する段階と、
   前記第２導電膜が形成されたアレイ基板上に、不透明フォトアクリルで第１感光膜を塗布する段階と、
   照射された光を全て透過させる透過領域、光の一部だけ透過させるスリット領域、及び光を全て遮断する遮断領域が設けられたマスクを利用して、前記第１感光膜に光を照射する段階と、
   前記マスクを介して光が照射された第１感光膜を現像して、前記第２導電膜上に第１感光膜パターン及び前記第１感光膜パターンよりも厚い第２感光膜パターンを形成する段階と、
   前記第１感光膜パターン及び第２感光膜パターンをマスクにして、前記非晶質シリコン薄膜、ｎ＋非晶質シリコン薄膜、及び第２導電膜を除去して、前記第１感光膜パターンの下部に第２導電膜パターン及びストレージキャパシタ予備パターンを形成し、前記第２感光膜パターンの下部に前記ゲートラインと実質的に交差して画素領域を定義するようにデータラインを形成する段階と、
   前記第１感光膜パターン及び第２感光膜パターンをアッシングして前記第１感光膜パターンを除去する段階と、
   前記データラインを覆うように前記第２感光膜パターンをキュアして不透明絶縁膜を形成する段階と、
   前記不透明絶縁膜が介在するアレイ基板の全面に透明な第３導電膜を形成する段階と、
   第３マスク工程により、前記第２導電膜パターン及び前記第３導電膜をパターニングして、ソース電極、前記ソース電極から離隔したドレイン電極、前記ドレイン電極に接触する画素電極、及び前記画素電極の下側の一部領域に接触するストレージキャパシタパターンを形成する段階と、
   前記アレイ基板と前記カラーフィルタ基板とを貼り合わせる段階と
   を含むことを特徴とする液晶表示装置の製造方法。
2. 前記第１マスク工程は、前記アレイ基板上に前記第１導電膜を蒸着してパターニングすることにより、ゲート電極及びゲートラインを形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
3. 前記キュアする段階は１００〜２００℃で行うことを特徴とする請求項１に記載の液晶表示装置の製造方法。
4. 前記第３マスク工程は、
   前記第３導電膜が形成されたアレイ基板上に第２感光膜を塗布する段階と、
   照射された光を透過させる透過領域及び光を遮断する遮断領域が設けられたマスクを利用して、前記第２感光膜に光を照射する段階と、
   前記マスクを介して光が照射された第２感光膜を現像して第３感光膜パターンを形成する段階と、
   前記第３感光膜パターンをマスクにして、前記第３導電膜、前記第２導電膜パターン及びストレージキャパシタ予備パターン、並びに前記第２導電膜パターン及びストレージキャパシタ予備パターンの下部に形成されたｎ＋非晶質シリコン薄膜及び非晶質シリコン薄膜の一部を除去して、ソース電極、前記ソース電極から離隔したドレイン電極、前記ドレイン電極に接触する画素電極、及び前記画素電極の下側の一部領域に接触するストレージキャパシタパターンを形成する段階と
   を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
5. 前記第３感光膜パターンをマスクにして、前記第３導電膜、前記第２導電膜パターン、及び前記第２導電膜パターンの下部に形成されたｎ＋非晶質シリコン薄膜及び非晶質シリコン薄膜の一部を除去する段階は、
   前記第３感光膜パターンをマスクにして、前記第３導電膜及び第２導電膜パターンの一部をウェットエッチングによりオーバーエッチングする段階と、
   前記第３感光膜パターンをマスクにして、前記ｎ＋非晶質シリコン薄膜及び非晶質シリコン薄膜の一部をドライエッチングする段階と
   を含むことを特徴とする請求項４に記載の液晶表示装置の製造方法。
6. 前記ドライエッチングする段階は、ＮＨ３プラズマを利用してエッチングすることを特徴とする請求項５に記載の液晶表示装置の製造方法。
7. 前記第３マスク工程は、
   前記ソース電極及びドレイン電極、画素電極、並びにストレージキャパシタパターンを形成する段階の後に、前記第３感光膜パターンが介在するアレイ基板の全面に絶縁膜を形成する段階と、
   前記第３感光膜パターンをリフトオフする段階と
   をさらに含むことを特徴とする請求項４に記載の液晶表示装置の製造方法。
8. 画素部とパッド部とに区分されるアレイ基板と、
   前記アレイ基板の画素部に縦横に配列されて画素領域を定義する第１導電膜で形成されたゲートライン及び第２導電膜で形成されたデータラインと、
   前記ゲートラインとデータラインとの交差領域に形成された薄膜トランジスタと、
   前記データラインの上面及び側面を覆うように形成された不透明絶縁膜と、
   その一部が前記データラインと重なるように前記画素領域に形成され、第３導電膜で形成された画素電極と、
   前記アレイ基板に対向して貼り合わせられるカラーフィルタ基板と
   を含むことを特徴とする液晶表示装置。
9. 前記薄膜トランジスタは、
   前記ゲートラインに接続されるゲート電極と、
   前記アレイ基板上に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成されたアクティブパターンと、
   前記アクティブパターン上に形成され、前記データラインに接続されるソース電極及び前記画素電極に直接電気的に接続されるドレイン電極と
   を含むことを特徴とする請求項８に記載の液晶表示装置。
10. 前記画素電極が、前記データラインと不透明絶縁膜を介して重なることを特徴とする請求項８に記載の液晶表示装置。
11. 前記第１絶縁膜がフォトアクリルであることを特徴とする請求項９に記載の液晶表示装置。
12. 前記第１絶縁膜を介して、前記ゲートラインとストレージキャパシタとを形成するストレージキャパシタパターンをさらに含み、前記画素電極が、前記ゲートラインの上側の一部領域に延びて、前記ストレージキャパシタパターンに直接電気的に接続することを特徴とする請求項９に記載の液晶表示装置。
13. 前記ストレージキャパシタパターンが、前記ソース電極、ドレイン電極、及びデータラインと同一の導電物質からなることを特徴とする請求項１２に記載の液晶表示装置。
14. 前記第１導電膜で形成され、前記アレイ基板のパッド部に形成されたゲートパッド配線をさらに含むことを特徴とする請求項８に記載の液晶表示装置。
15. 前記第２導電膜で形成され、前記アレイ基板のパッド部に形成されたデータパッド配線をさらに含むことを特徴とする請求項１４に記載の液晶表示装置。
16. 前記第３導電膜で形成され、前記ゲートパッド配線に直接電気的に接続するゲートパッド電極と、
    前記データパッド配線に直接電気的に接続するデータパッド電極と
    をさらに含むことを特徴とする請求項１５に記載の液晶表示装置。
17. 前記第３導電膜が、ＩＴＯ又はＩＺＯなどの透明な導電物質で構成されることを特徴とする請求項８に記載の液晶表示装置。

Images