CN102593053B - 像素结构及其制作方法 - Google Patents
像素结构及其制作方法 Download PDFInfo
- Publication number
- CN102593053B CN102593053B CN 201210070663 CN201210070663A CN102593053B CN 102593053 B CN102593053 B CN 102593053B CN 201210070663 CN201210070663 CN 201210070663 CN 201210070663 A CN201210070663 A CN 201210070663A CN 102593053 B CN102593053 B CN 102593053B
- Authority
- CN
- China
- Prior art keywords
- layer
- auxiliary patterns
- conductor layer
- contact section
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种像素结构及其制作方法,制作方法包括以下步骤:于基板上形成扫描线、栅极、氧化物导体层、金属导体层、氧化物半导体层以及绝缘层;该氧化物导体层包括像素电极以及第一辅助图案层,其部分地重迭于栅极所在面积;该第一辅助图案层包括第一金属接触部以及第一半导体接触部;该金属导体层包括数据线、源极以及漏极,该源极连接于数据线,该源极与漏极彼此分离,该漏极接触第一金属接触部并暴露出源极与漏极间的第一半导体接触部,而电性连接像素电极;该氧化物半导体层连接于源极与漏极之间并接触第一半导体接触部;该绝缘层位于栅极与金属导体层之间。
Description
技术领域
本发明涉及一种像素结构及其制作方法,特别是一种具有氧化物半导体层的像素结构及其制作方法。
背景技术
常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子显示器(plasma displays)、有机发光二极管显示器(organic light emitting diode displays)等。以目前最为普及的液晶显示器为例,其主要是由薄膜晶体管数组基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在薄膜晶体管数组基板上,多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换组件。近年来,有许多研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载子迁移率(mobility),而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有较佳的阈值电压(Vth)均匀性。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键组件。
氧化物半导体薄膜晶体管中,与氧化物半导体接触的源极与漏极多是利用金属材料制作的。以现行的制作方法而言,图案化金属材料所采用的蚀刻剂对于氧化物半导体与金属材料的蚀刻选择比不佳。所以,当源极与漏极制作于氧化物半导体上方,则金属材料的图案化过程往往使氧化物半导体也受到蚀刻剂侵蚀,造成氧化物半导体的通道特性不佳。另外,当氧化物半导体制作于源极与漏极上方,则形成氧化物半导体时所使用的氧将会氧化源极与漏极的表面使源极与漏极接触氧化物半导体的接触阻抗增加,不利于组件特性。
发明内容
鉴于现有技术的不足,本发明的目的在于提供一种像素结构及其制作方法,该像素结构具有理想组件特性,该制造方法有助于提升组件特性且不需增加额外的图案化制成或是使用额外的光罩。
为了实现上述目的,本发明的技术方案一是:一种像素结构的制作方法,其包括:于一基板上形成一扫描线以及电性连接于该扫描线的一栅极;于该基板上形成一氧化物导体层,且该氧化物导体层包括一像素电极以及一第一辅助图案层,该第一辅助图案层部分地重迭于该栅极所在面积,其中该第一辅助图案层包括一第一金属接触部以及一第一半导体接触部;于该基板上形成一金属导体层,位于该氧化物导体层远离该基板的一侧,该金属导体层包括一数据线、一源极以及一漏极,该源极连接于该数据线,该源极与该漏极彼此分离,该漏极接触该第一金属接触部并暴露出该第一半导体接触部,而该漏极电性连接该像素电极,其中暴露出来的该第一半导体接触部位于该源极与该漏极之间;形成一氧化物半导体层,该氧化物半导体层连接于该源极与该漏极之间并接触于该金属导体层所暴露出来的该第一半导体接触部;以及形成一绝缘层于该栅极与该金属导体层之间。
进一步地,形成该氧化物导体层的步骤更包括形成一第二辅助图案层,该第一辅助图案层与该第二辅助图案层彼此分离并各自重迭于该栅极,且该第二辅助图案层包括一第二金属接触部以及一第二半导体接触部,而该第二半导体接触部与该第一辅助图案层之间的距离小于该第二金属接触部与该第一辅助图案层之间的距离。
进一步地,形成该金属导体层的步骤更包括使该源极接触于该第二金属接触部且暴露出该第二半导体接触部。
进一步地,形成该氧化物半导体层的步骤更包括让该氧化物半导体层接触该第二半导体接触部。
进一步地,形成该氧化物导体层的步骤包括使该第一辅助图案层与该像素电极直接连接。
进一步地,形成该氧化物导体层的步骤包括使该第一辅助图案层与该像素电极彼此分离且形成该金属导体层的方法更包括使该漏极连接于该像素电极与该第一辅助图案层之间。
进一步地,该像素结构的制作方法更包括形成一保护层,使该扫描线、该栅极、该氧化物导体层、该金属导体层、该氧化物半导体层以及该绝缘层皆位于该保护层与该基板之间。
进一步地,形成该绝缘层的步骤是于形成该氧化物导体层、该金属导体层以及该氧化物半导体层的步骤之后进行,且形成该扫描线与该栅极的步骤是于形成该绝缘层之后进行使该绝缘层位于该栅极与该基板之间。
进一步地,形成该绝缘层的步骤是于形成该氧化物导体层、该金属导体层以及该氧化物半导体层的步骤之前进行,且形成该扫描线与该栅极的步骤是于形成该绝缘层之前进行使该栅极位于该绝缘层与该基板之间。
为了实现上述目的,本发明的技术方案二是:一种像素结构,其包括:一扫描线,配置于一基板上;一栅极,配置于该基板上并电性连接于该扫描线;一氧化物导体层,配置于该基板上,且该氧化物导体层包括一像素电极以及一第一辅助图案层,该第一辅助图案层部分地重迭于该栅极所在面积,其中该第一辅助图案层包括一第一金属接触部以及一第一半导体接触部;一金属导体层,位于该氧化物导体层远离该基板的一侧,该金属导体层包括一数据线、一源极以及一漏极,该源极连接于该数据线,该源极与该漏极彼此分离,该漏极接触该第一金属接触部并暴露出该第一半导体接触部,而该漏极电性连接该像素电极,其中暴露出来的该第一半导体接触部位于该源极与该漏极之间;一氧化物半导体层,连接于该源极与该漏极之间并接触于该金属导体层所暴露出来的该第一半导体接触部;以及一绝缘层,配置于该栅极与该金属导体层之间。
进一步地,该氧化物导体层更包括一第二辅助图案层,该第一辅助图案层与该第二辅助图案层彼此分离并各自重迭于该栅极,且该第二辅助图案层包括一第二金属接触部以及一第二半导体接触部,而该第二半导体接触部与该第一辅助图案层之间的距离小于该第二金属接触部与该第一辅助图案层之间的距离。
进一步地,该源极接触于该第二金属接触部且暴露出该第二半导体接触部。
进一步地,该氧化物半导体层接触该第二半导体接触部。
进一步地,该第一辅助图案层与该像素电极直接连接。
进一步地,该第一辅助图案层与该像素电极彼此分离且该漏极连接于该像素电极与该第一辅助图案层之间。
进一步地,该像素结构更包括一保护层,该扫描线、该栅极、该氧化物导体层、该金属导体层、该氧化物半导体层以及该绝缘层皆位于该保护层与该基板之间。
进一步地,该绝缘层位于该栅极与该基板之间。
进一步地,该栅极位于该绝缘层与该基板之间。
本发明具有以下优点:本发明在制作像素电极的同时制作辅助图案层,使源极与漏极接触辅助图案层并暴露出辅助图案层的一部分。如此一来,于源极与漏极上方所形成的氧化物半导体层与辅助图案层之间接触良好而具有理想的电性连接。换言之,本发明的像素结构具有理想的组件特性。此外,辅助图案层不需藉由额外的制程加以制作而是与像素电极同时制作,所以本发明的像素结构的制作方法不会因为辅助电极的制作而变的复杂。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1D绘示为本发明一实施例的像素结构的制作流程示意图。
图2绘示为本发明另一实施例的像素结构的示意图。
图3绘示为本发明又一实施例的像素结构的示意图。
【主要组件符号说明】
10:基板
100、200、300:像素结构
110:导体材料层
112:扫描线
114:栅极
120:绝缘层
130、330:氧化物导体层
130’:氧化物导体材料层
132、332:像素电极
134、334:第一辅助图案层
134A:第一金属接触部
134B:第一半导体接触部
136、336:第二辅助图案层
136A:第二金属接触部
136B:第二半导体接触部
140:金属导体层
142:数据线
144:漏极
146:源极
150:氧化物半导体层
150’:氧化物半导体材料层
160:保护层
A-A’、B-B’、C-C’:剖线
D:距离
TFT:薄膜晶体管。
具体实施方式
图1A至图1D绘示为本发明一实施例的像素结构的制作流程示意图,其中图1A至图1D各图中右侧部分为上视图而左侧部分为沿A-A’剖线的剖面示意图。请先参照图1A,于一基板10上形成一扫描线112以及电性连接于扫描线112的一栅极114。另外,本实施例更进一步于扫描线112与栅极114上形成一绝缘层120。
扫描线112与栅极114的制作方法实质上包括了(请参照图1A的左侧部分)于基板10上形成一导体材料层110并将导体材料层110图案化以形成扫描线112与栅极114。导体材料层110可以是金属层、金属氧化物层、金属迭层等膜层,而其形成于基板10上的方式包括,但不限定,溅镀、物理气相沉积、化学气相沉积等成膜方法。图案化导体材料层110的方法包括微影蚀刻制程,也就是说,此一步骤可以使用一道光罩来图案化导体材料层110。不过,本发明不以此为限,在其它的实施例中,扫描线112与栅极114可以藉由印刷法制作于基板10上而无需限定为采用上述的成膜及图案化制程。亦即,扫描线112与栅极114的制作方法实质上也可以选择性地不使用光罩。
之后,请参照图1B,于基板10上形成一氧化物导体层130。氧化物导体层130包括一像素电极132、一第一辅助图案层134以及一第二辅助图案层136。氧化物导体层130的制作方法例如是(如图1B的左侧部分所示)先于绝缘层120上形成氧化物导体材料层130',再将氧化物导体材料层130'图案化成氧化物导体层130,其中形成氧化物导体材料层130'的方法包括溅镀、物理气相沉积、化学气相沉积等成膜方法,而此处的图案化方法例如是微影蚀刻制程。因此,氧化物导体层130的制作方法中可以使用一道光罩。
第一辅助图案层134与第二辅助图案层136彼此分离并各自重迭于栅极114。也就是说,第一辅助图案层134的面积与栅极114的面积有所重迭且第二辅助图案层136的面积与栅极114的面积也有所重迭。另外,本实施例是以栅极114由扫描线112的分支所构成以进行说明,因此第一辅助图案层134与第二辅助图案层136是重迭于扫描线112所分岔出来的分支(也就是栅极114)。不过,在其它实施例中,扫描线112可以不具有分支而栅极114的轮廓可以由第一辅助图案层134与第二辅助图案层136重迭于扫描线114的部分来定义。
具体而言,第一辅助图案层134包括一第一金属接触部134A以及一第一半导体接触部134B,且第二辅助图案层136包括一第二金属接触部136A以及一第二半导体接触部136B。第一半导体接触部134B与第二辅助图案层136之间的距离小于第一金属接触部134A与第一辅助图案层136之间的距离。同样地,第二半导体接触部136B与第一辅助图案层134之间的距离小于第二金属接触部136A与第一辅助图案层134之间的距离。也就是说,第一辅助图案层134与第二辅助图案层136彼此相接近的部分在本实施例中可以定义为半导体接触部而彼此相远离的部分在本实施例中可以定义为金属接触部。
另外,本实施例的设计使得第一辅助图案层134直接连接于像素电极132,但在其它实施例中,第一辅助图案层134与像素电极132可以彼此分离。因此,本实施例的氧化物导体层130的图案设计仅是举例说明之用,并非用以限定本发明。值得一提的是,本实施例采用相同的氧化物导体材料层130'制作像素电极132、第一辅助图案层134与第二辅助图案层136。所以,像素电极132、第一辅助图案层134与第二辅助图案层136可以使用同一道光罩制作而不需增加光罩的使用数量。
再者,请参照图1C,于绝缘层120与氧化物导体层130上形成一金属导体层140,其位于氧化物导体层130远离基板10的一侧。金属导体层140的制作方法例如是(如图1C的左侧部分所示)先于绝缘层120与氧化物导体层130上形成金属材料层140',再将金属材料层140'图案化成金属导体层140,其中形成金属材料层140'的方法包括溅镀、物理气相沉积、化学气相沉积等成膜方法,而此处的图案化方法例如是微影蚀刻制程。因此,金属导体层140的制作方法可以使用一道光罩。
具体来说,金属导体层140包括一数据线142、一漏极144以及一源极146。源极146连接于数据线142,源极146与漏极144彼此分离,且漏极144电性连接像素电极132。此外,漏极144接触第一金属接触部134A并暴露出第一半导体接触部134B,而源极146接触第二金属接触部136A并暴露出第二半导体接触部136B。也就是说,第一辅助图案层134与第二辅助图案层136中所谓的金属接触部是指氧化物导体层130中欲与金属构件接触的部分,且金属构件实质上会暴露出半导体接触部。
在此,第一金属接触部134A与第二金属接触部136A被漏极144与源极146直接覆盖而不被暴露出来,而图1C中以箭头表示第一金属接触部134A与第二金属接触部136A的位置。同时,金属导体层140暴露出来的第一半导体接触部134B与第二半导体接触部136B位于源极146与漏极144之间。值得一提的是,漏极144接触第一金属接触部134A且源极146接触第二金属接触部136A。因此,漏极144与第一金属接触部134A电性连接在一起而可以视为复合式漏极,且源极146与第二金属接触部136A电性连接在一起而可以视为复合式源极。
在本实施例中,像素电极132与第一辅助图案层134直接连接在一起,所以金属材料所构成的漏极144可以透过第一辅助图案层134而电性连接于像素电极132。如此一来,像素电极132与漏极144之间没有绝缘层的设置而使得像素电极132与漏极144不需透过贯穿于绝缘层的接触开口来与彼此电性连接。因此,相较于像素电极132与漏极144之间设置有绝缘层的设计而言,本实施例可以无需于绝缘层中制作接触开口而节省至少一道光罩。并且,像素电极132与漏极144之间的接触阻抗也不会受限于接触开口的面积,因而像素电极132与漏极144可以良好的与彼此导通。
接着,请参照图1D,形成一氧化物半导体层150,其连接于源极146与漏极144之间并接触于金属导体层140所暴露出来的第一半导体接触部134B与第二半导体接触部136B。也就是说,在第一辅助图案层134与第二辅助图案层136中,所谓的半导体接触部是指氧化物导体层130中欲与半导体构件接触的部分。
氧化物半导体层150的制作方法例如是(如图1D的左侧部分所示)先于绝缘层120、氧化物导体层130与金属导体层140上形成氧化物半导体材料层150’,再将氧化物半导体材料层150’图案化成氧化物半导体层150,其中形成氧化物半导体材料层150’的方法包括溅镀、物理气相沉积、化学气相沉积等成膜方法,而此处的图案化方法例如是微影蚀刻制程。因此,氧化物半导体层150的制作方法可以使用一道光罩。另外,形成氧化物半导体材料层150’的过程中可以进行掺杂步骤使氧化物半导体层150具有所需的导电或是半导体特性。也就是说,氧化物半导体材料层150’的材质可以是未掺杂的氧化物半导体材料或是掺杂的氧化物半导体材料,其中氧化物半导体材料包括有氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锌(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)等。
另外,本实施例可以选择性地在制作完氧化物半导体层150之后,于基板10上形成一保护层160。此时,扫描线112、栅极114、绝缘层120、氧化物导体层130、金属导体层140以及氧化物半导体层150皆位于保护层160与基板10之间以构成像素结构100。栅极114、氧化物导体层130、金属导体层140、氧化物半导体层150例如共同构成一薄膜晶体管TFT。在一实施例中,保护层160需具备特定图案设计时,可以选择性地以微影蚀刻制程图案化,也就是说,保护层160可以选择性地使用一道光罩加以制作而具有特定的图案。当然,本发明不以此为限。
在本实施例中,形成氧化物半导体层150的过程中可能因为氧元素的存在而使金属导体层140的表面被氧化。如此一来,金属导体层140与氧化物半导体层150之间的接触阻抗将会提升而可能不利于薄膜晶体管TFT的组件特性。不过,本实施例的氧化物半导体层150接触于金属导体层140所暴露出来的第一半导体接触部134B与第二半导体接触部136B。第一半导体接触部134B与第二半导体接触部136B可以作为复合式漏极与复合式源极的一部分,亦即薄膜晶体管TFT的通道宽度例如为第一半导体接触部134B与第二半导体接触部136B之间的距离D。此时,第一半导体接触部134B与第二半导体接触部136B自身为氧化物导体材料所构成,不容易受氧元素的存在而发生变异,所以复合式漏极与复合式源极良好地接触于氧化物半导体层150。也就是说,本实施例的设计有助于使薄膜晶体管TFT具有理想的组件特性。
此外,本实施例将氧化物半导体层150制作于金属导体层140远离于基板10的一侧,也就是氧化物半导体层150制作于后而金属导体层140制作于先。所以,金属导体层140的图案化过程不会造成氧化物半导体层150的表面受到蚀刻,这有助于避免氧化物半导体层150的组件特性变差而使薄膜晶体管TFT具有理想的组件特性。
整体而言,本实施例在制作栅极114与扫描线112的过程、制作氧化物导体层130的过程、制作金属导体层140的过程、制作氧化物半导体层150的过程以及制作保护层160的过程可以分别使用一道光罩。所以,像素结构100可以采用五道光罩加以制作。不过,在其它的实施例中,栅极114与扫描线112可以选择性地以印刷的方式制作而省略一道光罩的使用。另外,保护层160可选择性地不被图案化而再度省略一道光罩的使用。所以,像素结构100的制作方法可以仅在制作氧化物导体层130的过程、制作金属导体层140的过程以及制作氧化物半导体层150的过程使用光罩,也就是仅使用三道光罩就可以完成像素结构100。因此,本实施例的设计非但可以使氧化物半导体薄膜晶体管具有理想的组件特性,更因为使用光罩数的减少而具有简单的制程以及便宜的制作成本。
以上述实施例而言,形成绝缘层120的步骤是于形成氧化物导体层130、金属导体层140以及氧化物半导体层150的步骤之前进行,且形成扫描线112与栅极114的步骤是于形成绝缘层120之前进行。所以,上述实施例是使栅极114位于绝缘层120与基板10之间的底闸型薄膜晶体管TFT。然而,上述制作步骤的顺序并非意图限定本发明的精神。
图2绘示为本发明另一实施例的像素结构的示意图,其中图2中右侧部分为上视图而左侧部分为沿B-B’剖线的剖面示意图。请参照图2,像素结构200与上述实施例的像素结构100相似,且两者的组成构件相同,因此两实施例中相同的组件符号将表示为相同的构件。像素结构200中各个构件的制作步骤可以参照前述图1A至图1D的说明,不过本实施例的扫描线112、栅极114与绝缘层140是制作于氧化物半导体层150远离于基板10的一侧。也就是说,在本实施例中,形成绝缘层120的步骤是于形成氧化物导体层130、金属导体层140以及氧化物半导体层150的步骤之后进行,且形成扫描线112与栅极114的步骤是于形成绝缘层120的步骤之后进行。如此一来,绝缘层120位于栅极114与基板10之间而构成一种顶闸型薄膜晶体管。
与前述实施例相同地,像素结构200可以采用五道光罩或是更少数目的光罩加以制作。另外,氧化物导体层130中第一辅助图案层134与第二辅助图案层136可以作为复合式漏极与复合式源极的一部分,且第一辅助图案层134与第二辅助图案层136都接触氧化物半导体层150以在两者之间定义出组件的信道,所以薄膜晶体管TFT可以具有理想的组件特性。
更进一步而言,前述实施例虽以第一辅助图案层134直接连接于像素电极132来进行说明,但本发明不以此为限。举例而言,图3绘示为本发明又一实施例的像素结构的示意图,其中图3中右侧部分为上视图而左侧部分为沿C-C’剖线的剖面示意图。请参照图3,像素结构300与像素结构100相似,两实施例的主要差异在于氧化物导体层330的图案设计。因此,本实施例除了氧化物导体层330的组件符号外,其余组件符号皆相同于像素结构100而表示为相同的构件。另外,像素结构300的制作方法可以参照于图1A至图1D的说明,而不另赘述。
详言之,本实施例的氧化物导体层330包括像素电极332、第一辅助图案层334以及第二辅助图案层336。与像素结构100不同地,第一辅助图案层334与像素电极332未直接连接在一起而彼此分离。因此,本实施例制作金属导体图案140时可以使漏极144连接于像素电极332与第一辅助图案层334之间以让漏极144电性连接于像素电极332。此时,第一辅助图案层334例如是透过漏极144电性连接至像素电极332。
第一辅助图案层334以及第二辅助图案层336同样地可以局部地被漏极144与源极146所暴露,所以氧化物半导体层150可以直接接触于被暴露的第一辅助图案层334以及第二辅助图案层336。也就是说,本实施例的像素结构300中,薄膜晶体管的通道是定义于第一辅助图案层334以及第二辅助图案层336之间。如此一来,制作氧化物半导体层150的过程即使因为氧元素的存在将金属导体层140的表面氧化也不会影响薄膜晶体管的电性特性。此外,金属导体层140的图案化过程也不会影响氧化物半导体层150的特性使像素结构300具有理想的质量。
上述数个实施例中,虽在制作像素电极132、332的过程中同时制作出第一辅助图案层134、334与第二辅助图案层136、336。不过,在其它的实施例中,在制作像素电极132、332的过程中可选择性地仅制作出第一辅助图案层134、334与第二辅助图案层136、336其中一者。也就是说,在其它实施例中,氧化物导体层130、330除了包括有像素电极132、332外,可以仅包括对应于源极的辅助图案层或是仅包括对应于漏极的辅助图案层。因此,第一辅助图案层134、334与第二辅助图案层136、336无需限定于同时制作在同一个像素结构中。当然,当氧化物导体层130、330包括有对应于漏极的辅助图案层时,这个对应于漏极的辅助图案层可选择性地直接连接像素电极或是透过金属所制作的漏极与像素电极连接。
综上所述,本发明在制作氧化物半导体层之前先制作像素电极以及对应于源极或漏极的辅助图案层。并且,在接续以金属材料制作源极与漏极的过程中使得源极与漏极暴露出辅助图案层。如此一来,在辅助图案层上制作氧化物半导体层就可以利用金属源极与金属漏极暴露出来的辅助图案层定义出薄膜晶体管的信道,其中辅助图案层不容易因为氧化物半导体层的制作而变质而使本发明的像素结构具有理想的组件特性。另外,本发明不需以额外的制程步骤或是光罩来制作辅助图案层因而不会增加制作成本的增加。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围以权利要求书为准。
Claims (18)
1.一种像素结构的制作方法,其特征在于,包括:
于一基板上形成一扫描线以及电性连接于该扫描线的一栅极;
于该基板上形成一氧化物导体层,且该氧化物导体层包括一像素电极以及一第一辅助图案层,该第一辅助图案层部分地重迭于该栅极所在面积,其中该第一辅助图案层包括一第一金属接触部以及一第一半导体接触部;
于该基板上形成一金属导体层,位于该氧化物导体层远离该基板的一侧,该金属导体层包括一数据线、一源极以及一漏极,该源极连接于该数据线,该源极与该漏极彼此分离,该漏极接触该第一金属接触部并暴露出该第一半导体接触部,而该漏极电性连接该像素电极,其中暴露出来的该第一半导体接触部位于该源极与该漏极之间;
形成一氧化物半导体层,该氧化物半导体层连接于该源极与该漏极之间并接触于该金属导体层所暴露出来的该第一半导体接触部;以及
形成一绝缘层于该栅极与该金属导体层之间。
2.根据权利要求1所述的像素结构的制作方法,其特征在于:形成该氧化物导体层的步骤更包括形成一第二辅助图案层,该第一辅助图案层与该第二辅助图案层彼此分离并各自重迭于该栅极,且该第二辅助图案层包括一第二金属接触部以及一第二半导体接触部,而该第二半导体接触部与该第一辅助图案层之间的距离小于该第二金属接触部与该第一辅助图案层之间的距离。
3.根据权利要求2所述的像素结构的制作方法,其特征在于:形成该金属导体层的步骤更包括使该源极接触于该第二金属接触部且暴露出该第二半导体接触部。
4.根据权利要求2所述的像素结构的制作方法,其特征在于:形成该氧化物半导体层的步骤更包括让该氧化物半导体层接触该第二半导体接触部。
5.根据权利要求1所述的像素结构的制作方法,其特征在于:形成该氧化物导体层的步骤包括使该第一辅助图案层与该像素电极直接连接。
6.根据权利要求1所述的像素结构的制作方法,其特征在于:形成该氧化物导体层的步骤包括使该第一辅助图案层与该像素电极彼此分离且形成该金属导体层的方法更包括使该漏极连接于该像素电极与该第一辅助图案层之间。
7.根据权利要求1所述的像素结构的制作方法,其特征在于:更包括形成一保护层,使该扫描线、该栅极、该氧化物导体层、该金属导体层、该氧化物半导体层以及该绝缘层皆位于该保护层与该基板之间。
8.根据权利要求1所述的像素结构的制作方法,其特征在于:形成该绝缘层的步骤是于形成该氧化物导体层、该金属导体层以及该氧化物半导体层的步骤之后进行,且形成该扫描线与该栅极的步骤是于形成该绝缘层之后进行使该绝缘层位于该栅极与该基板之间。
9.根据权利要求1所述的像素结构的制作方法,其特征在于:形成该绝缘层的步骤是于形成该氧化物导体层、该金属导体层以及该氧化物半导体层的步骤之前进行,且形成该扫描线与该栅极的步骤是于形成该绝缘层之前进行使该栅极位于该绝缘层与该基板之间。
10.一种像素结构,其特征在于,包括:
一扫描线,配置于一基板上;
一栅极,配置于该基板上并电性连接于该扫描线;
一氧化物导体层,配置于该基板上,且该氧化物导体层包括一像素电极以及一第一辅助图案层,该第一辅助图案层部分地重迭于该栅极所在面积,其中该第一辅助图案层包括一第一金属接触部以及一第一半导体接触部;
一金属导体层,位于该氧化物导体层远离该基板的一侧,该金属导体层包括一数据线、一源极以及一漏极,该源极连接于该数据线,该源极与该漏极彼此分离,该漏极接触该第一金属接触部并暴露出该第一半导体接触部,而该漏极电性连接该像素电极,其中暴露出来的该第一半导体接触部位于该源极与该漏极之间;
一氧化物半导体层,连接于该源极与该漏极之间并接触于该金属导体层所暴露出来的该第一半导体接触部;以及
一绝缘层,配置于该栅极与该金属导体层之间。
11.根据权利要求10所述的像素结构,其特征在于:该氧化物导体层更包括一第二辅助图案层,该第一辅助图案层与该第二辅助图案层彼此分离并各自重迭于该栅极,且该第二辅助图案层包括一第二金属接触部以及一第二半导体接触部,而该第二半导体接触部与该第一辅助图案层之间的距离小于该第二金属接触部与该第一辅助图案层之间的距离。
12.根据权利要求11所述的像素结构,其特征在于:该源极接触于该第二金属接触部且暴露出该第二半导体接触部。
13.根据权利要求11所述的像素结构,其特征在于:该氧化物半导体层接触该第二半导体接触部。
14.根据权利要求10所述的像素结构,其特征在于:该第一辅助图案层与该像素电极直接连接。
15.根据权利要求10所述的像素结构,其特征在于:该第一辅助图案层与该像素电极彼此分离且该漏极连接于该像素电极与该第一辅助图案层之间。
16.根据权利要求10所述的像素结构,其特征在于:更包括一保护层,该扫描线、该栅极、该氧化物导体层、该金属导体层、该氧化物半导体层以及该绝缘层皆位于该保护层与该基板之间。
17.根据权利要求10所述的像素结构,其特征在于:该绝缘层位于该栅极与该基板之间。
18.根据权利要求10所述的像素结构,其特征在于:该栅极位于该绝缘层与该基板之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201210070663 CN102593053B (zh) | 2012-03-19 | 2012-03-19 | 像素结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201210070663 CN102593053B (zh) | 2012-03-19 | 2012-03-19 | 像素结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102593053A CN102593053A (zh) | 2012-07-18 |
CN102593053B true CN102593053B (zh) | 2013-12-25 |
Family
ID=46481510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201210070663 Active CN102593053B (zh) | 2012-03-19 | 2012-03-19 | 像素结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102593053B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104241299B (zh) * | 2014-09-02 | 2017-02-15 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100978265B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2012
- 2012-03-19 CN CN 201210070663 patent/CN102593053B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102593053A (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US7473926B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
CN102270604B (zh) | 阵列基板的结构及其制造方法 | |
CN104022076A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104022077A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102856364A (zh) | 薄膜晶体管及其制造方法 | |
CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
CN104576747A (zh) | 薄膜晶体管、具有其的显示面板及其制造方法 | |
CN102636927A (zh) | 阵列基板及其制造方法 | |
CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US20150034943A1 (en) | Thin film transistor array substrate | |
CN102629612B (zh) | 像素结构及其制造方法 | |
CN104345511A (zh) | 像素结构及其制造方法、显示面板 | |
CN104698661A (zh) | 显示面板及其制造方法 | |
CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
CN103762244A (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 | |
CN103578984A (zh) | 半导体元件及其制造方法 | |
CN100590854C (zh) | 像素结构及其制造方法 | |
CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
CN104637872A (zh) | 氧化物半导体薄膜晶体管阵列基板的制作方法 | |
CN102593053B (zh) | 像素结构及其制作方法 | |
CN113629070B (zh) | 阵列基板、阵列基板的制作方法及显示面板 | |
JP5543538B2 (ja) | ピクセル構造の製造方法及びピクセル構造 | |
CN103713435A (zh) | 像素结构及其制造方法以及显示面板 | |
CN102184865B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |