CN109884830B - 阵列基板及其制作方法、显示装置、掩模板 - Google Patents

阵列基板及其制作方法、显示装置、掩模板 Download PDF

Info

Publication number
CN109884830B
CN109884830B CN201910152883.0A CN201910152883A CN109884830B CN 109884830 B CN109884830 B CN 109884830B CN 201910152883 A CN201910152883 A CN 201910152883A CN 109884830 B CN109884830 B CN 109884830B
Authority
CN
China
Prior art keywords
opening
layer
array substrate
organic layer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910152883.0A
Other languages
English (en)
Other versions
CN109884830A (zh
Inventor
王小元
方琰
王武
白雅杰
毕瑞琳
吴胜学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910152883.0A priority Critical patent/CN109884830B/zh
Publication of CN109884830A publication Critical patent/CN109884830A/zh
Priority to PCT/CN2019/125128 priority patent/WO2020173178A1/zh
Priority to US16/966,215 priority patent/US20210233939A1/en
Application granted granted Critical
Publication of CN109884830B publication Critical patent/CN109884830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Abstract

一种阵列基板及其制作方法、显示装置和掩模板。该阵列基板包括衬底基板；第一导电层，位于衬底基板上；绝缘层，位于第一导电层远离衬底基板的一侧；以及有机层，位于绝缘层远离第一导电层的一侧，周边区包括至少一个绑定区，在各绑定区，第一导电层包括间隔设置的多个引线，有机层包括暴露多个引线的第一开口，第一开口包括与引线的延伸方向相交的边缘，有机层还包括与边缘相连的锯齿形凹槽，在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度，锯齿形凹槽在平行于衬底基板的平面上的正投影为锯齿形。由此，该阵列基板可避免造成绑定区短路。

Description

阵列基板及其制作方法、显示装置、掩模板
技术领域
本公开的实施例涉及一种阵列基板及其制作方法、显示装置、掩模板。
背景技术
随着显示技术的不断发展，液晶显示装置(Liquid Crystal Display)已经成为市场上的主流显示装置。COA(Color Filter On Array)技术是一种将彩色滤光片和阵列基板集成在一起的技术，通过将彩色滤光材料涂布在已经完成的阵列基板上以形成彩色滤光层，可以提高液晶显示装置的开口率。并且，COA技术可降低阵列基板和彩膜基板的对准工艺的难度，从而可提高产品良率、降低生产成本。
发明内容
本公开实施例提供一种阵列基板及其制作方法、显示装置和掩模板。该阵列基板包括衬底基板，包括显示区和位于显示区周边的周边区；第一导电层，位于衬底基板上；以及有机层，位于第一导电层远离衬底基板的一侧，周边区包括至少一个绑定区，在各绑定区，第一导电层包括间隔设置的多个引线，有机层包括暴露多个引线的第一开口，第一开口包括与引线的延伸方向相交的边缘，有机层还包括与边缘相连的锯齿形凹槽，在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度，锯齿形凹槽在平行于衬底基板的平面上的正投影为锯齿形。由此，该阵列基板通过锯齿形凹槽降低了第一开口的边缘的坡度角，避免在第一开口的边缘形成用于图案化后续的导电层的光刻胶残留，从而可以避免造成绑定区短路。
本公开至少一个实施例提供一种阵列基板，其包括：衬底基板，包括显示区和位于所述显示区周边的周边区；第一导电层，位于所述衬底基板上；以及有机层，位于所述第一导电层远离所述衬底基板的一侧，所述周边区包括至少一个绑定区，在各所述绑定区，所述第一导电层包括间隔设置的多个引线，所述有机层包括暴露所述多个引线的第一开口，所述第一开口包括与所述引线的延伸方向相交的边缘，所述有机层还包括与所述边缘相连的锯齿形凹槽，在沿垂直于所述衬底基板的方向上，所述锯齿形凹槽的深度小于所述有机层的厚度，所述锯齿形凹槽在平行于所述衬底基板的平面上的正投影为锯齿形。
例如，在本公开一实施例提供的阵列基板中，所述锯齿形凹槽包括沿所述边缘排列的多个锯齿部，任意相邻两个所述锯齿部在靠近所述边缘的一侧的部分之间的距离小于曝光机的分辨率。
例如，本公开一实施例提供的阵列基板还包括：绝缘层，位于所述第一导电层和所述有机层之间，所述绝缘层包括第二开口，所述第二开口和所述第一开口共同暴露所述多个引线，
例如，本公开一实施例提供的阵列基板还包括：第二导电层，位于所述有机层远离所述第一导电层的一侧，在各所述绑定区，所述第二导电层包括间隔设置的多个电极条，所述多个电极条通过所述第二开口和所述第一开口与所述多个引线分别电性相连。
例如，在本公开一实施例提供的阵列基板中，所述电极条覆盖至少部分所述锯齿形凹槽，并在所述引线的延伸方向上延伸超过所述锯齿形凹槽远离所述第一开口的一端。
例如，在本公开一实施例提供的阵列基板中，在所述引线的延伸方向上，所述电极条延伸超过所述锯齿形凹槽远离所述第一开口的一端的长度大于10微米。
例如，在本公开一实施例提供的阵列基板中，所述边缘与所述引线的延伸方向垂直。
例如，在本公开一实施例提供的阵列基板中，所述锯齿形凹槽包括依次并排设置的多个三角形凹槽，各所述三角形凹槽包括底边和与所述底边相对的顶角，所述底边与所述边缘重叠，所述顶角位于所述底边远离所述第一开口的一侧。
例如，在本公开一实施例提供的阵列基板中，所述三角形凹槽沿所述引线的延伸方向上的高度大于等于50微米。
例如，在本公开一实施例提供的阵列基板中，各所述引线的宽度为D1，相邻的两个所述引线的距离为D2，所述底边的长度为(D1+D2)/2。
例如，在本公开一实施例提供的阵列基板中，所述有机层包括位于相邻的两个所述三角形凹槽之间的三角形区域，相邻的两个所述引线之间设置有所述三角形区域。
例如，在本公开一实施例提供的阵列基板中，从所述三角形凹槽的所述底边到所述三角形凹槽的所述顶角的方向上，各所述三角形凹槽沿垂直于所述衬底基板的方向上的深度逐渐减小。
例如，在本公开一实施例提供的阵列基板中，所述锯齿形凹槽包括依次并排设置的多个梯形凹槽，各所述梯形凹槽包括长底边和与所述长底边相对的短底边，所述长底边与所述边缘重叠，所述短底边位于所述长底边远离所述第一开口的一侧。
例如，在本公开一实施例提供的阵列基板中，所述长底边的长度大于曝光机的分辨率，所述短底边的长度小于曝光机的分辨率。
例如，在本公开一实施例提供的阵列基板中，所述锯齿形凹槽包括间隔设置的多个矩形凹槽，各所述矩形凹槽的一边与所述边缘重叠，相邻所述矩形凹槽的间隔在垂直于所述引线的延伸方向的方向上的宽度小于曝光机的分辨率。
例如，在本公开一实施例提供的阵列基板中，所述绝缘层包括栅绝缘层和钝化层，所述有机层包括光刻胶。
例如，在本公开一实施例提供的阵列基板中，所述第一导电层的材料包括金属，所述第二导电层的材料包括透明金属氧化物。
本公开至少一个实施例还提供一种显示装置，包括上述任一项所述的阵列基板。
本公开至少一个实施例还提供一种阵列基板的制作方法，其包括：
在衬底基板上形成第一导电层；在所述第一导电层远离所述衬底基板的一侧形成有机材料层；以及图案化所述有机材料层以形成有机层，所述衬底基板包括显示区和位于所述显示区周边的周边区，所述周边区包括至少一个绑定区，在各所述绑定区，所述第一导电层包括间隔设置的多个引线，所述有机层包括第一开口，所述第一开口暴露所述多个引线，所述第一开口包括与所述引线的延伸方向相交的边缘，所述有机层还包括与所述边缘相连的锯齿形凹槽，在沿垂直于所述衬底基板的方向上，所述锯齿形凹槽的深度小于所述有机层的厚度，所述锯齿形凹槽在平行于所述衬底基板的平面上的正投影为锯齿形。
例如，在本公开一实施例提供的阵列基板的制作方法中，在形成所述有机材料层之前，还包括：在第一导电层远离所述衬底基板的一侧形成绝缘材料层，图案化所述有机材料层以形成有机层包括采用一次掩模工艺图案化所述绝缘材料层和所述有机材料层以形成绝缘层和所述有机层，所述绝缘层包括第二开口，所述第一开口和所述第二开口共同暴露所述多个引线。
例如，本公开一实施例提供的阵列基板的制作方法还包括：在所述有机层远离所述第一导电层的一侧形成第二导电层，在各所述绑定区，所述第二导电层包括间隔设置的多个电极条，所述多个电极条通过所述第二开口和所述第一开口与所述多个引线分别电性相连。
例如，在本公开一实施例提供的阵列基板的制作方法中，采用一次掩模工艺图案化所述绝缘材料层和所述有机材料层以形成绝缘层和所述有机层包括：使用掩模板对所述有机材料层进行曝光、显影以在所述有机层中形成位于所述绑定区的所述第一开口和所述锯齿形凹槽；以及以包括所述第一开口的所述有机层作为掩膜对所述绝缘材料层进行刻蚀，以在所述绝缘层中形成位于所述绑定区的所述第二开口。
本公开至少一个实施例还提供一种掩模板，用于制作上述任一项所述的阵列基板，其中，所述掩模板包括图案部分，所述图案部分包括与所述第一开口对应的部分和与所述锯齿形凹槽对应的部分。
例如，在本公开一实施例提供的掩模板中，所述有机层的材料包括负性光刻胶，所述图案部分为不透光部分。
例如，在本公开一实施例提供的掩模板中，所述有机层的材料包括正性光刻胶，所述图案部分为透光部分。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种阵列基板的平面示意图；
图2A为一种阵列基板上绑定区的平面示意图；
图2B为图2A所示的绑定区沿AA方向的剖面示意图；
图3A为另一种阵列基板上绑定区的平面示意图；
图3B为图3A所示的绑定区沿BB方向的剖面示意图；
图4为一种有机层的开口的边缘的聚焦离子束(FIB)图；
图5A为一种阵列基板绑定区短路的显微镜图；
图5B为一种阵列基板绑定区短路的扫描电镜图；
图6A为根据本公开一实施例提供的阵列基板的平面示意图；
图6B为图6A所示的阵列基板沿CC方向的剖面示意图；
图7A为根据本公开一实施例提供的阵列基板中的有机层的平面扫描电镜图；
图7B为根据本公开一实施例提供的阵列基板中的有机层的剖面扫描电镜图；
图8为根据本公开一实施例提供的阵列基板中的有机层的平面示意图；
图9为根据本公开一实施例提供的阵列基板的有机层的平面示意图；
图10为根据本公开一实施例提供的一种显示装置；
图11为根据本公开一实施例提供的一种阵列基板的制作方法；以及
图12为根据本公开一实施例提供的一种掩模板的平面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
目前，采用COA技术的显示装置通过将彩色滤光片制备在阵列基板上，一方面可提高像素开口率，另一方面可节省工艺步骤，降低工艺难度。尤其是，当应用于曲面产品上时，COA技术的显示装置还可避免漏光不良，具有更好的产品竞争力。通常，采用COA技术的显示装置需要采用有机层(ORG)平坦有机层下方的段差，从而提高阵列基板的平坦度，并降低产品负载。
图1为一种阵列基板的平面示意图。如图1所示，该阵列基板10包括显示区11和显示区11周边的周边区12；显示区11设置有彩色滤光层20，在图1中，彩色滤光层20还设置在围绕显示区11的部分周边区12中。如图1所示，周边区12包括至少一个绑定区13，绑定区13用于将显示区11中的各种信号线引出，并与外接的驱动电路连接。
在采用COA技术的显示装置中，阵列基板的引线上设置绝缘层，绝缘层上设置有有机层，有机层上设置有导电层；由于有机层的厚度较大(一般大于2微米)，如果要通过在有机层中制作过孔，然后通过过孔实现导电层与引线的电连接，则有机层中的过孔需要制作得很大(直径大约20微米)，而通常引线的宽度小于20微米，因此无法有效地进行开孔。另一方面，如果有机层中的过孔很深，由于有机层的材质较软，在后续进行绑定的工艺中，容易出现有机层的过孔变形等问题。因此，无法通过形成过孔的方式来实现导电层与引线的电连接。所以，在制作采用COA技术的阵列基板时，通常采用以下两种方式来实现与导电层和引线的电连接。
方式一
图2A为一种阵列基板上绑定区的平面示意图；图2B为图2A所示的绑定区沿AA方向的剖面示意图。如图2A和2B所示，绑定区13包括引线31、栅绝缘层32、钝化层33、有机层34以及导电层35。引线31可为栅金属层，导电层35可为氧化铟锡(ITO)层。如图2A和2B所示，首先可采用一张掩模板对有机层35进行图案化，将整个绑定区13的有机层35去除，以形成与绑定区13形状相同的开口39；然后再采用另一张掩模板对栅绝缘层32和钝化层33进行图案化，以在栅绝缘层32和钝化层33中形成过孔36，从而使得导电层35可通过栅绝缘层32和钝化层33中的过孔36与引线31相连，由此，通过将导电层35与外接电路相连，可使得外接电路可将驱动信号写入引线31，进而驱动显示区中的像素单元进行显示。然而，上述的工艺需要增加一次掩模工艺，从而导致成本上升，影响产能。另外，使用两张掩模板对有机层和钝化层进行图案化，容易导致显示区内的过孔出现过切(undercut)等不良，从而影响产品良率。
方式二
图3A为另一种阵列基板上绑定区的平面示意图；图3B为图3A所示的绑定区沿BB方向的剖面示意图。如图3A和3B所示，可通过一张掩模板将整个绑定区13的有机层34去掉，以形成与绑定区13形状相同的开口39，然后直接对栅绝缘层32和钝化层33进行刻蚀，从而将引线31暴露，从而可使得引线31可与导电层35直接相连。虽然，上述工艺省去了一次掩模工艺，但是由于有机层34形成的开口39的边缘坡度角较大，容易导致导电层在图案化的过程中因曝光量不足而在开口39的边缘残留有导电材料，从而出现短路问题。
图4为一种有机层的开口的边缘的聚焦离子束(FIB)图。如图4所示，由于有机层34的厚度较大，因此有机层34中的开口的边缘坡度角较大。例如，该边缘坡度角为60度。通常，在有机层上形成导电层的步骤包括：形成覆盖有机层及其开口的导电材料层；在导电材料层上涂覆光刻胶；采用掩模板对光刻胶进行曝光以形成光刻胶图案；以及以该光刻胶图案为掩膜对导电材料层进行刻蚀以形成导电层。由于开口的边缘坡度角较大，在对光刻胶进行曝光时，开口边缘的光刻胶的曝光量小于开口中间的光刻胶的曝光量，从而在开口边缘形成光刻胶残留；然后，在以光刻胶图案对导电材料层进行刻蚀的过程中，导电材料层也容易在开口边缘形成残留，从而将不同的引线电连接而造成短路。图5A为一种阵列基板绑定区短路的显微镜图；图5B为一种阵列基板绑定区短路的扫描电镜图。如图5A和5B所示，用于形成导电层35的导电材料在开口边缘形成残留350，从而将不同的引线电连接而造成短路。
对此，本公开实施例提供一种阵列基板及其制作方法、显示装置和掩模板。该阵列基板包括衬底基板，包括显示区和位于所述显示区周边的周边区；第一导电层，位于所述衬底基板上；以及有机层，位于所述绝缘层远离所述第一导电层的一侧，所述周边区包括至少一个绑定区，在各所述绑定区，所述第一导电层包括间隔设置的多个引线，所述有机层包括第一开口，所述第一开口暴露所述多个引线，所述第一开口包括与所述引线的延伸方向相交的边缘，所述有机层还包括与所述边缘相连的锯齿形凹槽，在沿垂直于所述衬底基板的方向上，所述锯齿形凹槽的深度小于所述有机层的厚度，所述锯齿形凹槽在平行于所述衬底基板的平面上的正投影为锯齿形。由此，该阵列基板通过锯齿形凹槽降低了第一开口的边缘的坡度角，避免在第一开口的边缘形成用于图案化后续导电层的光刻胶残留，从而可以避免造成绑定区短路，进而可提高该阵列基板的产品良率和产品品质。
下面，结合附图对本公开实施例提供的阵列基板及其制作方法、显示装置和掩模板进行详细的说明。
本公开一实施例提供一种阵列基板。图6A为根据本公开一实施例提供的阵列基板的平面示意图；图6B为图6A所示的阵列基板沿CC方向的剖面示意图。如图6A和6B所示，该阵列基板100包括衬底基板110、第一导电层120、和有机层140。衬底基板110包括显示区和位于显示区周边的周边区112；第一导电层120位于衬底基板110上；有机层140位于第一导电层120远离衬底基板110的一侧。周边区112包括至少一个绑定区113，绑定区113的具体数量可根据阵列基板的尺寸、类型、分辨率等参数确定。在各绑定区113，第一导电层120包括间隔设置的多个引线122，有机层140包括第一开口142，第一开口142暴露多个引线122，第一开口142包括与引线122的延伸方向相交的边缘1420，有机层140还包括与边缘1420相连的锯齿形凹槽143，在沿垂直于衬底基板110的方向上，锯齿形凹槽143的深度小于有机层140的厚度，锯齿形凹槽143在平行于衬底基板110的平面上的正投影为锯齿形。需要说明的是，上述的引线用于实现阵列基板的显示区中的信号线(例如，栅线、数据线等)与外接驱动电路的电连接；“锯齿形凹槽的深度小于有机层的厚度”是指锯齿形凹槽没有穿透有机层。
在本公开实施例提供的阵列基板中，有机层还包括与边缘相连的锯齿形凹槽，锯齿形凹槽的深度小于有机层的厚度，锯齿形凹槽可有效地降低第一开口的边缘的坡度角，避免在第一开口的边缘形成光刻胶残留，可避免后续形成第二导电层(例如，氧化铟锡(ITO)层)在第一开口的边缘形成残留，从而避免第二导电层的残留将不同的引线电连接。由此，该阵列基板可避免发生绑定区的短路现象，进而可提高该阵列基板的产品良率和产品品质。
例如，在一些示例中，第一开口142在边缘1420位置处的坡度角小于30度，从而可在曝光工艺中有效地避免在第一开口的边缘形成光刻胶残留，可避免后续形成第二导电层(例如，氧化铟锡(ITO)层在第一开口的边缘形成残留，从而避免第二导电层的残留将不同的引线电连接。例如，引线122可与栅极或栅线通过同一导电层形成。也就是说，在显示区111，第一导电层120可包括栅极和栅线。当然，本公开实施例包括但不限于此，引线122也可与数据线或其他信号线通过同一导电层形成。
例如，在一些示例中，绝缘层可包括栅极绝缘层和钝化层。需要说明的是，由于栅极绝缘层和钝化层被有机层覆盖，并且在绑定区被去除，因此图6A和图6B没有示出栅极绝缘层和钝化层，栅极绝缘层和钝化层的位置可参见图2B中绝缘层的位置。
例如，在一些示例中，有机层的材料包括光刻胶，从而使得有机层可仅通过曝光、显影工艺实现图案化，而无需采用刻蚀工艺，从而可节省工艺，降低成本。当有机层采用光刻胶材料制作时，在有机层中形成第一开口之后，可利用具有第一开口的有机层作为掩膜，对有机层下方的绝缘层进行刻蚀，例如利用湿法刻蚀工艺在绝缘层中形成与第一开口形状相同的第二开口，从而可节省一次掩模板工艺。
例如，在一些示例中，锯齿形凹槽143包括沿边缘1420排列的多个锯齿部1430，任意相邻两个锯齿部1430在靠近边缘1420的一侧的部分(例如，如图6A中的虚线框1438所标示的部分)之间的距离小于曝光机的分辨率。因此，在采用曝光工艺形成上述的锯齿形凹槽时(有机层可采用光刻胶材料制作)，可利用掩模板上与相邻两个锯齿部在靠近边缘的一侧的部分(例如，如图6A中的虚线框1438所标示的部分)所对应的图案部分通过光的衍射，来实现对第一开口的边缘进行衍射补偿曝光。由此，一方面，可形成上述的锯齿形凹槽，并且在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度；另一方面，可通过上述的衍射补偿曝光增加第一开口的边缘的曝光量，降低第一开口的边缘的坡度角。
例如，在一些示例中，阵列基板还包括：位于第一导电层120和有机层140之间的绝缘层，绝缘层包括第二开口132，第二开口132和第一开口142共同暴露多个引线122，绝缘层位于第一导电层120远离衬底基板110的一侧(即位于有机层140下方)。需要说明的是，由于绝缘层被有机层覆盖，并且在绑定区被去除，因此图6A和图6B没有示出绝缘层，绝缘层的位置可参见图2B中绝缘层的位置。
例如，在一些示例中，如图6A和6B所示，该阵列基板100还包括：第二导电层150，位于有机层140远离第一导电层120的一侧，在各绑定区113，第二导电层150包括间隔设置的多个电极条152，多个电极条152通过第二开口132和第一开口142与多个引线122分别电性相连。由此，可通过将多个电极条与外接电路相连来实现多个引线与外接电路的电连接。例如，外接电路可为驱动电路。
例如，在一些示例中，第一导电层120的材料包括金属，第二导电层150的材料包括透明金属氧化物，例如，氧化铟锡(ITO)。
例如，在一些示例中，如图6A和6B所示，电极条152覆盖引线122和至少部分锯齿形凹槽143，并在引线122的延伸方向上延伸超过锯齿形凹槽143远离第一开口142的一端。由此，由于电极条152覆盖引线122和至少部分锯齿形凹槽143，电极条152可完全覆盖第一开口142中的引线122，从而可对引线122起到保护作用，防止水氧进入引线122并腐蚀引线122。另外，在阵列基板的制作工艺中，在形成第二导电层之后会经过一次或多次烘烤工艺，有机层容易产生热胀冷缩，从而容易导致电极条与有机层的接触性变差，导致水氧浸入引线并腐蚀引线；此时，在引线的延伸方向上，由于电极条延伸超过锯齿形凹槽远离第一开口的一端，从而在有机层收缩时，依然可保证电极条和有机层之间良好的接触性，从而可进一步防止水氧浸入引线并腐蚀引线。需要说明的是，本示例仅限定电极条在引线的延伸方向上覆盖第一开口和锯齿形凹槽，并不限定电极条在与引线的延伸方向垂直的方向上也覆盖第一开口和锯齿形凹槽。当然，如图6A和6B所示，为了对引线进行保护，电极条在与引线的延伸方向垂直的方向上也覆盖引线。
例如，在一些示例中，如图6A和6B所示，在引线122的延伸方向上，电极条152延伸超过锯齿形凹槽143远离第一开口142的一端的长度L大于10微米。
例如，在一些示例中，如图6A和6B所示，边缘1420与引线122的延伸方向垂直。当然，本公开实施例包括但不限于此，边缘1420也可与引线122呈锐角或钝角。
例如，如图6A和6B所示，第二开口132和第一开口142的形状均为矩形。此时，第一开口142包括与引线122的延伸方向相交的两个边缘1420，因此，有机层140还包括与两个边缘1420相连的两个锯齿形凹槽143。当然，本公开实施例包括但不限于此，有机层140也可仅在两个边缘1420中一个设置锯齿形凹槽143，而另一个不设置锯齿形凹槽143。
例如，如图6A和6B所示，第二开口132在衬底基板110上的正投影与第一开口142在衬底基板110上的正投影重合。也就是说，第二开口和第一开口的形状和位置相同。需要说明的是，由于在刻蚀工艺中，刻蚀液的流动会产生一定的误差，上述的“重合”也包括大致重合的情况。
例如，如图6A和6B所示，锯齿形凹槽143包括依次并排设置的多个三角形凹槽1432，各三角形凹槽1432包括底边14321和与底边14321相对的顶角14322，底边14321与边缘1420重叠，顶角14322位于底边14321远离第一开口142的一侧。
例如，如图6A和6B所示，三角形凹槽1432沿引线122的延伸方向上的高度大于等于50微米。
例如，如图6A和6B所示，各引线122的宽度为D1，相邻的两个引线122的距离为D2，三角形凹槽1432的底边14321的长度为(D1+D2)/2。当然，本公开实施例包括但不限于此，三角形凹槽的底边的长度可根据图案大小和工艺能力进行调整，可小于也可大于(D1+D2)/2。
例如，如图6A和6B所示，有机层140包括位于相邻的两个三角形凹槽1432之间的三角形区域1433，相邻的两个引线122之间设置有三角形区域1433。由此，三角形区域1433可起到隔离相邻的两个引线122的作用，从而可进一步避免绑定区发生短路现象。
例如，在一些示例中，从三角形凹槽1432的底边14321到三角形凹槽1432的顶角14322的方向上，随着曝光量的减小，各三角形凹槽1432沿垂直于衬底基板110的方向上的深度逐渐减小。
需要说明的是，虽然图6A和图6B示出的三角形凹槽1432的形状为等腰三角形，但本公开实施例包括但不限于此，该三角形凹槽的形状也可为不等腰的三角形。
图7A为根据本公开一实施例提供的阵列基板中的有机层的平面扫描电镜图；图7B为根据本公开一实施例提供的阵列基板中的有机层的剖面扫描电镜图。如图7A所示，有机层140上形成为锯齿形凹槽143；如图7B所示，经过实测，第一开口142的边缘坡度角下降到了13.84度。需要说明的是，虽然第一开口的边缘对应三角形凹槽和三角形区域的部分的坡度角并不相同，然而由于三角形凹槽并排设置且在衬底基板上的正投影为三角形，因此沿着第一开口的边缘，曝光量是逐渐变化的，因此，最终形成的第一开口的边缘的坡度角也是连续变化的，从而可较好地防止用于图案化第二导电层的光刻胶残留。
图8为根据本公开一实施例提供的阵列基板中的有机层的平面示意图。如图8所示，锯齿形凹槽143包括依次并排设置的多个梯形凹槽1434，各梯形凹槽1434包括长底边14341和与长底边14341相对的短底边14342，长底边14341与边缘1420重叠，短底边14342位于长底边14341远离第一开口142的一侧。
例如，在一些示例中，如图8所示，长底边14341的长度大于曝光机的分辨率，短底边14342的长度小于曝光机的分辨率。
值得注意的是，上述的锯齿形凹槽的锯齿部还可为阶梯形状，即宽度逐渐减小的多个矩形叠加之后的形状。
图9为根据本公开一实施例提供的阵列基板的有机层的平面示意图。如图9所示，锯齿形凹槽143包括间隔设置的多个矩形凹槽1435，各矩形凹槽1435的一边与边缘1420重叠，相邻矩形凹槽1435的间隔在垂直于引线122的延伸方向的方向上的宽度小于曝光机的分辨率。因此，在采用曝光工艺形成上述的锯齿形凹槽时(有机层可采用光刻胶材料制作)，可利用掩模板上与相邻矩形凹槽的间隔所对应的图案部分通过光的衍射，来实现对第一开口的边缘进行衍射补偿曝光。由此，一方面，可形成上述的锯齿形凹槽，在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度；另一方面，可通过上述的衍射补偿曝光增加第一开口的边缘的曝光量，降低第一开口的边缘的坡度角。
本公开至少一个实施例还提供一种显示装置。图10为根据本公开一实施例提供的一种显示装置。如图10所示，显示装置200包括阵列基板100，该阵列基板100可为上述实施例中任意一种阵列基板。由此，该显示装置同样具有与其包括的阵列基板相同或相似的有益效果，具体可参见上述实施例中的具体描述，本公开实施例在此不再赘述。
例如，在一些示例中，该显示装置可以为智能手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
例如，在一些示例中，该显示装置可为曲面显示装置。当该显示装置应用于曲面显示装置时，在具有较高开口率的同时还不容易发生漏光现象。
本公开至少一个实施例还提供一种阵列基板的制作方法。图11为根据本公开一实施例提供的一种阵列基板的制作方法。如图11所示，该阵列基板的制作方法包括以下步骤：
S101：在衬底基板上形成第一导电层。
例如，衬底基板可为玻璃基板、石英基板、塑料基板等透明基板；第一导电层可为栅极金属层，也就是说，在该阵列基板的显示区，第一导电层可包括栅线和栅极。当然，本公开实施例包括但不限于此，衬底基板也可采用其他基板，第一导电层也可为其他导电层。
S102：在第一导电层远离衬底基板的一侧形成有机材料层。
例如，可采用涂覆工艺在第一导电层远离衬底基板的一侧涂覆有机材料层。有机材料层可用于平坦其下方膜层的段差，提高阵列基板的平坦度。
S103：图案化有机材料层以形成有机层，衬底基板包括显示区和位于显示区周边的周边区，周边区包括至少一个绑定区，在各绑定区，第一导电层包括间隔设置的多个引线，有机层包括第一开口，第一开口暴露多个引线，第一开口包括与引线的延伸方向相交的边缘，有机层还包括与边缘相连的锯齿形凹槽，在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度，锯齿形凹槽在平行于衬底基板的平面上的正投影为锯齿形。
在本公开实施例提供的阵列基板的制作方法中，有机层还包括与边缘相连的锯齿形凹槽，锯齿形凹槽可降低第一开口的边缘的坡度角，避免在第一开口的边缘形成光刻胶残留，可避免后续形成第二导电层(例如，氧化铟锡(ITO)层在第一开口的边缘形成残留，从而避免第二导电层的残留将不同的引线电连接。由此，该阵列基板可避免发生绑定区的短路现象。
例如，当图案化有机材料层以形成有机层时，所使用的掩模板与第一开口对应的部分可将光完全遮挡，其下方的有机材料层在后续的显影工艺中可被完全去除，从而形成第一开口；而在所使用的掩模板与锯齿形凹槽对应的部分中，相邻的两个三角形部分的底部之间的距离小于曝光机的分辨率，从而会发生衍射现象，使得被这两个三角形部分遮挡的有机层被部分曝光，因此在后续的显影工艺中被部分去除，从而在有机层中形成锯齿形凹槽。此时，一方面，锯齿形凹槽降低了第一开口的边缘的有机层的高度，从而可降低第一开口的边缘坡度角；另一方面，在相邻的两个三角形部分的底部之间的间隔发生的衍射现象也会对第一开口的边缘进行曝光补偿，进一步降低第一开口的边缘坡度角。
例如，在一些示例中，在形成有机材料层之前，还包括：在第一导电层远离衬底基板的一侧形成绝缘材料层。此时，图案化有机材料层以形成有机层包括采用一次掩模工艺图案化绝缘材料层和有机材料层以形成绝缘层和有机层，绝缘层包括第二开口，第一开口和第二开口共同暴露所述多个引线。
例如，绝缘材料层可用于形成栅极绝缘层、钝化层等。
例如，绝缘材料层和钝化层的材料可采用氮化硅、氧化硅或氮氧化硅。
例如，在一些示例中，该阵列基板的制作方法还包括：在有机层远离所述第一导电层的一侧形成第二导电层，在各绑定区，第二导电层包括间隔设置的多个电极条，多个电极条通过第二开口和第一开口与多个引线分别电性相连。由此，可通过将多个电极条与外接电路相连来实现多个引线与外接电路的电连接。例如，外接电路可为驱动电路。
例如，在有机层远离第一导电层的一侧形成第二导电层可包括：在有机层远离第一导电层的一侧形成第二导电材料层，例如通过溅射的方法在有机层远离第一导电层的一侧形成一层导电材料层，即第二导电材料层，此时，第二导电材料会覆盖有机层未被去除的部分、第一开口和锯齿形凹槽；在第二导电层远离有机层的一侧涂覆光刻胶；图案化光刻胶以形成光刻胶图案；然后利用该光刻胶图案为掩膜对第二导电材料层进行刻蚀，此时由于第一开口边缘的坡度角较小，第二导电材料层位于第一开口的边缘，且需要被刻蚀掉的部分可被充分地刻蚀，不会形成导电的残留，从而可避免将不同的电极条电性相连，造成短路。
例如，在一些示例中，第一导电层的材料包括金属，第二导电层的材料包括透明金属氧化物，例如，氧化铟锡(ITO)。
例如，在一些示例中，采用一次掩模工艺图案化绝缘材料层和有机材料层以形成绝缘层和有机层包括：使用掩模板对有机材料层进行曝光、显影以在有机层中形成位于绑定区的第一开口和锯齿形凹槽；以及以包括第一开口的有机层作为掩膜对绝缘材料层进行刻蚀，以在绝缘层中形成位于绑定区的第二开口。由此，该阵列基板的制作方法可仅同一次掩模板工艺就可形成第二开口和第一开口，从而可节省工艺步骤，降低制作成本。需要说明的是，上述的掩模板还可包括与显示区中的过孔对应的图案，从而可在制作第二开口和第一开口的同时在显示区形成有机层和绝缘层的过孔。并且，由于第二开口和显示区中的绝缘层中的过孔是以有机层作为掩膜进行刻蚀形成的，因此不会产生显示区中绝缘层中过孔与有机层中的过孔对位精度不高的问题。
例如，在一些示例中，在形成有机材料层之间，该阵列基板的制作方法还包括形成彩色滤光层。彩色滤光层可包括多种颜色的彩色滤光片，与阵列基板上形成子像素一一对应，从而使得该阵列基板可进行彩色显示。由此，该阵列基板的制作方法可降低彩色滤光片与子像素的对准难度，从而可降低制作成本。
本公开至少一个实施例还提供一种掩摸板。图12为根据本公开一实施例提供的一种掩模板的平面示意图。如图12所示，该掩摸板500包括图案部分510，图案部分510包括与第一开口对应的部分512和与锯齿形凹槽对应的部分513。由此，该掩摸板可用于形成有机层中的第一开口和锯齿形凹槽。
例如，在一些示例中，锯齿形凹槽包括沿边缘排列的多个锯齿部，由于任意相邻两个锯齿部在靠近边缘的一侧的部分之间的距离小于曝光机的分辨率。因此，掩模板上与相邻两个锯齿部在靠近边缘的一侧的部分所对应的图案部分之间的距离也小于曝光机的分辨率。在采用上述掩模板进行曝光工艺以形成上述的锯齿形凹槽时(有机层可采用光刻胶材料制作)，可利用掩模板上与相邻两个锯齿部在靠近边缘的一侧的部分所对应的图案部分通过光的衍射，来实现对第一开口的边缘进行衍射补偿曝光。由此，一方面，可形成在沿垂直于衬底基板的方向上，锯齿形凹槽的深度小于有机层的厚度的锯齿形凹槽；另一方面，可通过上述的衍射补偿曝光增加第一开口的边缘的曝光量，降低第一开口的边缘的坡度角。
例如，在一些示例中，有机层的材料包括负性光刻胶，图案部分为不透光部分。当使用该掩模板图案化有机材料层以形成有机层时，与第一开口对应的部分可将光完全遮挡，其下方的有机材料层在后续的显影工艺中可被完全去除，从而形成第一开口；而在与锯齿形凹槽对应的部分中，相邻的两个三角形部分的底部之间的距离小于曝光机的分辨率，从而会发生衍射现象，使得被这两个三角形部分遮挡的有机层被部分曝光，因此在后续的显影工艺中被部分去除，从而在有机层中形成锯齿形凹槽。此时，一方面，锯齿形凹槽降低了第一开口的边缘的有机层的高度，从而可降低第一开口的边缘坡度角；另一方面，在相邻的两个三角形部分的底部之间的间隔发生的衍射现象也会对第一开口的边缘进行曝光补偿，进一步降低第一开口的边缘坡度角。
例如，在一些示例中，有机层的材料包括正性光刻胶，图案部分为透光部分。具体使用该掩模板图案化有机材料层以形成有机层的过程可参见上述的描述，在此不再赘述。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (25)

1.一种阵列基板，包括：
衬底基板，包括显示区和位于所述显示区周边的周边区；
第一导电层，位于所述衬底基板上；以及
有机层，位于所述第一导电层远离所述衬底基板的一侧，
其中，所述周边区包括至少一个绑定区，在各所述绑定区，所述第一导电层包括间隔设置的多个引线，所述有机层包括暴露所述多个引线的第一开口，
所述第一开口包括与所述引线的延伸方向相交的边缘，所述有机层还包括与所述边缘相连的、沿垂直于所述衬底基板的方向朝向所述衬底基板形成并且在平行于所述衬底基板的方向上远离所述边缘延伸的锯齿形凹槽，在沿垂直于所述衬底基板的方向上，所述锯齿形凹槽的深度小于所述有机层的厚度，所述锯齿形凹槽在平行于所述衬底基板的平面上的正投影为锯齿形。
2.根据权利要求1所述的阵列基板，其中，所述锯齿形凹槽包括沿所述边缘排列的多个锯齿部，任意相邻两个所述锯齿部在靠近所述边缘的一侧的部分之间的距离小于曝光机的分辨率。
3.根据权利要求1所述的阵列基板，还包括：
绝缘层，位于所述第一导电层和所述有机层之间，
其中，所述绝缘层包括第二开口，所述第二开口和所述第一开口共同暴露所述多个引线。
4.根据权利要求3所述的阵列基板，还包括：
第二导电层，位于所述有机层远离所述第一导电层的一侧，
其中，在各所述绑定区，所述第二导电层包括间隔设置的多个电极条，所述多个电极条通过所述第二开口和所述第一开口与所述多个引线分别电性相连。
5.根据权利要求4所述的阵列基板，其中，所述电极条覆盖至少部分所述锯齿形凹槽，并在所述引线的延伸方向上延伸超过所述锯齿形凹槽远离所述第一开口的一端。
6.根据权利要求5所述的阵列基板，其中，在所述引线的延伸方向上，所述电极条延伸超过所述锯齿形凹槽远离所述第一开口的一端的长度大于10微米。
7.根据权利要求1-6中任一项所述的阵列基板，其中，所述边缘与所述引线的延伸方向垂直。
8.根据权利要求1-6中任一项所述的阵列基板，其中，所述锯齿形凹槽包括依次并排设置的多个三角形凹槽，各所述三角形凹槽包括底边和与所述底边相对的顶角，
所述底边与所述边缘重叠，所述顶角位于所述底边远离所述第一开口的一侧。
9.根据权利要求8所述的阵列基板，其中，所述三角形凹槽沿所述引线的延伸方向上的高度大于等于50微米。
10.根据权利要求8所述的阵列基板，其中，各所述引线的宽度为D1，相邻的两个所述引线的距离为D2，所述底边的长度为(D1+D2)/2。
11.根据权利要求8所述的阵列基板，其中，所述有机层包括位于相邻的两个所述三角形凹槽之间的三角形区域，相邻的两个所述引线之间设置有所述三角形区域。
12.根据权利要求8所述的阵列基板，其中，从所述三角形凹槽的所述底边到所述三角形凹槽的所述顶角的方向上，各所述三角形凹槽沿垂直于所述衬底基板的方向上的深度逐渐减小。
13.根据权利要求1-6中任一项所述的阵列基板，其中，所述锯齿形凹槽包括依次并排设置的多个梯形凹槽，各所述梯形凹槽包括长底边和与所述长底边相对的短底边，
所述长底边与所述边缘重叠，所述短底边位于所述长底边远离所述第一开口的一侧。
14.根据权利要求13所述的阵列基板，其中，所述长底边的长度大于曝光机的分辨率，所述短底边的长度小于曝光机的分辨率。
15.根据权利要求1-6中任一项所述的阵列基板，其中，所述锯齿形凹槽包括间隔设置的多个矩形凹槽，各所述矩形凹槽的一边与所述边缘重叠，相邻所述矩形凹槽的间隔在垂直于所述引线的延伸方向的方向上的宽度小于曝光机的分辨率。
16.根据权利要求3-6中任一项所述的阵列基板，其中，所述绝缘层包括栅绝缘层和钝化层，所述有机层包括光刻胶。
17.根据权利要求4-6中任一项所述的阵列基板，其中，所述第一导电层的材料包括金属，所述第二导电层的材料包括透明金属氧化物。
18.一种显示装置，包括根据权利要求1-17中任一项所述的阵列基板。
19.一种阵列基板的制作方法，包括：
在衬底基板上形成第一导电层；
在所述第一导电层远离所述衬底基板的一侧形成有机材料层；以及
图案化所述有机材料层以形成有机层，
其中，所述衬底基板包括显示区和位于所述显示区周边的周边区，所述周边区包括至少一个绑定区，在各所述绑定区，所述第一导电层包括间隔设置的多个引线，所述有机层包括第一开口，所述第一开口暴露所述多个引线，
所述第一开口包括与所述引线的延伸方向相交的边缘，所述有机层还包括与所述边缘相连的、沿垂直于所述衬底基板的方向朝向所述衬底基板形成并且在平行于所述衬底基板的方向上远离所述边缘延伸的锯齿形凹槽，在沿垂直于所述衬底基板的方向上，所述锯齿形凹槽的深度小于所述有机层的厚度，所述锯齿形凹槽在平行于所述衬底基板的平面上的正投影为锯齿形。
20.根据权利要求19所述的阵列基板的制作方法，在形成所述有机材料层之前，还包括：在第一导电层远离所述衬底基板的一侧形成绝缘材料层，
其中，图案化所述有机材料层以形成有机层包括采用一次掩模工艺图案化所述绝缘材料层和所述有机材料层以形成绝缘层和所述有机层，所述绝缘层包括第二开口，所述第一开口和所述第二开口共同暴露所述多个引线。
21.根据权利要求20所述的阵列基板的制作方法，还包括：
在所述有机层远离所述第一导电层的一侧形成第二导电层，
其中，在各所述绑定区，所述第二导电层包括间隔设置的多个电极条，所述多个电极条通过所述第二开口和所述第一开口与所述多个引线分别电性相连。
22.根据权利要求20或21所述的阵列基板的制作方法，其中，采用一次掩模工艺图案化所述绝缘材料层和所述有机材料层以形成绝缘层和所述有机层包括：
使用掩模板对所述有机材料层进行曝光、显影以在所述有机层中形成位于所述绑定区的所述第一开口和所述锯齿形凹槽；以及
以包括所述第一开口的所述有机层作为掩膜对所述绝缘材料层进行刻蚀，以在所述绝缘层中形成位于所述绑定区的所述第二开口。
23.一种掩模板，用于制作根据权利要求1-17中任一项所述的阵列基板，其中，所述掩模板包括图案部分，
其中，所述图案部分包括与所述第一开口对应的部分和与所述锯齿形凹槽对应的部分。
24.根据权利要求23所述的掩模板，其中，所述有机层的材料包括负性光刻胶，所述图案部分为不透光部分。
25.根据权利要求23所述的掩模板，其中，所述有机层的材料包括正性光刻胶，所述图案部分为透光部分。
CN201910152883.0A 2019-02-28 2019-02-28 阵列基板及其制作方法、显示装置、掩模板 Active CN109884830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910152883.0A CN109884830B (zh) 2019-02-28 2019-02-28 阵列基板及其制作方法、显示装置、掩模板
PCT/CN2019/125128 WO2020173178A1 (zh) 2019-02-28 2019-12-13 阵列基板及其制作方法、显示装置、掩模板
US16/966,215 US20210233939A1 (en) 2019-02-28 2019-12-13 Array substrate and manufacturing method thereof, display device, and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910152883.0A CN109884830B (zh) 2019-02-28 2019-02-28 阵列基板及其制作方法、显示装置、掩模板

Publications (2)

Publication Number Publication Date
CN109884830A CN109884830A (zh) 2019-06-14
CN109884830B true CN109884830B (zh) 2021-09-21

Family

ID=66930115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910152883.0A Active CN109884830B (zh) 2019-02-28 2019-02-28 阵列基板及其制作方法、显示装置、掩模板

Country Status (3)

Country Link
US (1) US20210233939A1 (zh)
CN (1) CN109884830B (zh)
WO (1) WO2020173178A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111338139B (zh) * 2020-02-18 2023-11-24 合肥鑫晟光电科技有限公司 显示基板及显示装置
CN111666005A (zh) * 2020-06-22 2020-09-15 南昌欧菲显示科技有限公司 触控组件及其制备方法
CN111740013B (zh) * 2020-06-24 2024-02-23 合肥维信诺科技有限公司 掩模板、显示面板及显示面板的制作方法
CN212648246U (zh) * 2020-09-17 2021-03-02 京东方科技集团股份有限公司 阵列基板及其显示装置
CN112255849A (zh) * 2020-11-10 2021-01-22 合肥京东方光电科技有限公司 显示基板、电子装置
CN112634759B (zh) * 2020-12-22 2022-09-13 昆山国显光电有限公司 显示面板、显示面板制备方法及显示装置
CN113160703B (zh) * 2021-02-26 2022-05-17 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN113867025B (zh) * 2021-09-23 2024-01-23 武汉华星光电技术有限公司 显示面板及移动终端
CN117043673A (zh) * 2022-01-25 2023-11-10 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085333A (zh) * 2017-07-06 2017-08-22 上海天马微电子有限公司 一种阵列基板及显示面板
CN108231692A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板及显示装置
CN108845465A (zh) * 2018-07-02 2018-11-20 深圳市华星光电半导体显示技术有限公司 显示面板扇出走线结构及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
CN100544004C (zh) * 2006-04-21 2009-09-23 北京京东方光电科技有限公司 一种tft lcd阵列基板及其制造方法
KR100978265B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101264723B1 (ko) * 2007-10-29 2013-05-15 엘지디스플레이 주식회사 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법
CN101894756B (zh) * 2009-05-22 2012-07-18 中芯国际集成电路制造(北京)有限公司 形成沟槽的方法、形成金属连线的方法、光刻方法及设备
JP6132503B2 (ja) * 2012-10-02 2017-05-24 株式会社ジャパンディスプレイ 液晶表示装置
CN104885007B (zh) * 2012-12-27 2017-11-21 夏普株式会社 显示元件和显示装置
KR102085961B1 (ko) * 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
CN104062786B (zh) * 2014-07-01 2017-07-28 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
WO2016083934A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Display module and method for manufacturing display module
CN104714363A (zh) * 2015-03-26 2015-06-17 南京中电熊猫液晶显示科技有限公司 一种灰阶掩膜版及利用其制造液晶显示器的方法
CN105137709B (zh) * 2015-10-08 2019-11-26 京东方科技集团股份有限公司 掩膜版及其制造方法、制造装置、掩膜版的使用方法
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
US9638859B1 (en) * 2016-01-12 2017-05-02 Elenion Technologies, Llc Optical fiber alignment device
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN114460809A (zh) * 2016-03-18 2022-05-10 东丽株式会社 负型感光性树脂组合物、固化膜、具备固化膜的显示装置、及其制造方法
CN106842647A (zh) * 2017-03-20 2017-06-13 武汉华星光电技术有限公司 一种显示装置、绑定结构及其制备方法
CN107247386A (zh) * 2017-06-14 2017-10-13 京东方科技集团股份有限公司 掩膜版、过孔及显示基板的形成方法、显示基板及装置
CN109283758B (zh) * 2017-07-21 2021-09-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107238962A (zh) * 2017-07-27 2017-10-10 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN107683020A (zh) * 2017-10-17 2018-02-09 京东方科技集团股份有限公司 一种显示面板、其检测方法、柔性电路板及显示装置
CN107706156A (zh) * 2017-11-13 2018-02-16 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
CN207780747U (zh) * 2018-01-18 2018-08-28 昆山龙腾光电有限公司 触控面板及显示装置
CN108389868A (zh) * 2018-02-26 2018-08-10 武汉华星光电技术有限公司 阵列基板及显示面板
CN108538856B (zh) * 2018-03-30 2020-12-25 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN109003543A (zh) * 2018-07-24 2018-12-14 武汉华星光电技术有限公司 一种柔性基板以及柔性面板
CN109164654B (zh) * 2018-09-27 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109239994A (zh) * 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085333A (zh) * 2017-07-06 2017-08-22 上海天马微电子有限公司 一种阵列基板及显示面板
CN108231692A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板及显示装置
CN108845465A (zh) * 2018-07-02 2018-11-20 深圳市华星光电半导体显示技术有限公司 显示面板扇出走线结构及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Drop Simulation and Cushioning Package Analysis of 19-Inch LCD;Jie Yang;《Applied Mechanics and Materials》;20121231;582-585 *
Nanosecond-Pulsed Laser bonding with aa built-in mask for MEMS Packaging Applicatiuons;Cheng Luo;《Transducers "01 Eurosensors XV》;20011231;214-217 *

Also Published As

Publication number Publication date
US20210233939A1 (en) 2021-07-29
WO2020173178A1 (zh) 2020-09-03
CN109884830A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
CN109884830B (zh) 阵列基板及其制作方法、显示装置、掩模板
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US20160306241A1 (en) Array substrate and its manufacturing method and display device
JP4442684B2 (ja) 液晶表示装置及びその製造方法
JP4959631B2 (ja) グレースケールマスク
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070066070A (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
EP3657241B1 (en) Array substrate and manufacturing method thereof, and display device
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
CN102227678B (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
CN211043942U (zh) 一种掩膜板、显示面板及显示装置
JP2002107744A (ja) 電極形成方法、画素電極形成方法、及び液晶表示装置
KR100679516B1 (ko) 액정 표시 장치 및 그의 제조 방법
CN112838052A (zh) 薄膜晶体管阵列基板及其制作方法
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20080038599A (ko) 고개구율 액정표시장치 및 그 제조방법
CN113219749B (zh) 主动元件阵列基板以及显示面板
KR101041890B1 (ko) 액정표시장치용 어레이 기판 제조방법
JP3521490B2 (ja) 液晶表示素子およびその製造方法
US10497725B2 (en) Method of producing display panel board
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070072182A (ko) 액정표시소자 제조방법
CN115704978B (zh) 阵列基板及其制备方法、显示面板和显示装置
CN111968993B (zh) 主动元件基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant