CN115704978B - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN115704978B CN115704978B CN202110902258.0A CN202110902258A CN115704978B CN 115704978 B CN115704978 B CN 115704978B CN 202110902258 A CN202110902258 A CN 202110902258A CN 115704978 B CN115704978 B CN 115704978B
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- reflective
- electrode
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 149
- 238000002360 preparation method Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 22
- 125000006850 spacer group Chemical group 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种阵列基板,包括:第一基底、多条栅线和多条数据线,多条栅线与多条数据线限定出多个子像素区,子像素区包括:反射区和透射区,反射区内设置反射电极,透射区内设置有透射电极;在第一方向上相邻的两个反射电极之间形成有第一间隔区域,第一间隔区域包括预设子区域;数据线包括:位于预设子区域内的第一部分,第一部分在第一方向上的宽度小于预设子区域在第一方向上的宽度;阵列基板还包括:与第一部分相对设置的第一遮光图形,第一遮光图形与栅线同层设置,第一遮光图形在第一基底上的正投影完全覆盖预设子区域在第一基底上的正投影。
Description
技术领域
本公开涉及显示领域,特别涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
近些年,显示技术呈现多元化发展趋势,液晶显示(Liquid Crystal Display,简称LCD)行业面临着巨大挑战,各大厂商都在寻求各个方向的不同可能性。半透半反显示装置融合了透射式和反射式显示屏的特点,在强光环境中依靠反射电极反光实现显示,在弱光环境中依靠背光实现显示;即可根据光照强度调整背光亮度,在实现了更优异的显示效果的同时也更加节能环保,在近些年来被大量应用。
发明内容
第一方面,本公开实施例提供了一种阵列基板,包括:第一基底、多条栅线和多条数据线,所述栅线沿第一方向延伸,所述数据线沿第二方向延伸,多条所述栅线与多条所述数据线限定出多个子像素区,所述子像素区包括:反射区和透射区,所述反射区内设置反射电极,所述透射区内设置有透射电极,所述反射电极与所述透射电极电连接;
在所述第一方向上相邻的两个所述反射电极之间形成有第一间隔区域,所述第一间隔区域沿所述第二方向延伸,所述第一间隔区域包括:预设子区域,所述预设子区域在所述第一方向上相对设置的两侧边缘,分别与跟所述预设子区域相邻的两个所述反射电极的对应边缘重叠;
所述数据线包括:位于所述预设子区域内的第一部分,所述第一部分在所述第一方向上的宽度小于所述预设子区域在所述第一方向上的宽度;
所述阵列基板还包括:与所述第一部分相对设置的第一遮光图形,所述第一遮光图形与所述栅线同层设置,所述第一遮光图形在所述第一基底上的正投影完全覆盖所述预设子区域在所述第一基底上的正投影。
在一些实施例中,所述第一间隔区域还包括:除所述第一子区域之外的其他子区域,所述数据线还包括:除所述第一部分之外的其他部分;
所述第一遮光图形和所述数据线在所述第一基底上的整体正投影完全覆盖所述第一间隔区域在所述第一基底上的正投影。
在一些实施例中,所述其他部分包括:与所述栅线相交的第二部分、连接在所述第二部分的第一端与所述第一部分的第二端之间的第三部分以及连接在所述第二部分的第二端与所述第一部分的第一端之间的第四部分;
所述第一部分在所述第一方向上的宽度为w1,所述第三部分在所述第一方向上的宽度为w3;
其中,w3>w1。
在一些实施例中,所述其他子区域包括:第二子区域,所述第二子区域与所述预设子区域沿所述第二方向排布,所述第三部分在所述第一基底上的正投影完全覆盖所述第二子区域在所述第一基底上的正投影。
在一些实施例中,所述第二部分在所述第一方向上的宽度为w2;
其中,w2<w3。
在一些实施例中,所述第四部分在所述第一方向上的最小宽度为w4;
其中,w4>w1。
在一些实施例中,所述第四部分上与所述第二部分的第二端相连的一端为所述第四部分的第一端,所述第四部分上与所述第一部分的第一端相连的一端为所述第四部分的第二端;
在由所述第四部分的第一端指向所述第四部分的第二端的方向上,所述第四部分在所述第一方向上的宽度单调递减。
在一些实施例中,所述阵列基板还包括:多条公共电压线,所述公共电压线与所述栅线同层设置且沿所述第一方向延伸,所述第一遮光图形与所述公共电压线之间绝缘;
对于任一所述子像素区,所述子像素区所对应的栅线位于所述子像素区所对应的公共电压线的第二侧;
所述第一间隔区域被对应的所述公共电压线划分为第一子区域和第二子区域,所述第一子区域位于对应所述公共电压线的第一侧,所述第二子区域位于对应所述公共电压线的第二侧,所述第一侧和所述第二侧为在所述第二方向上的相对两侧;
所述预设子区域位于所述第一子区域内,所述第一部分上远离所述第二子区域的一端为所述第一部分的第一端,所述第一部分上靠近所述第二子区域的一端为所述第一部分的第二端。
在一些实施例中,所述反射区内还设置有晶体管和存储电容,
所述晶体管的栅极与对应的栅线电连接,所述晶体管的第一极与所述反射电极电连接,所述晶体管的第二极与对应的数据线电连接;
所述存储电容包括相对设置的第一导电板和第二导电板,所述第一导电板与所述栅线同层设置且与对应的一条所述公共电压线相连,所述第二导电板与所述数据线同层设置且与所述晶体管的第一极相连;
所述反射电极位于所述第二导电板远离所述第一基底的一侧,所述反射电极与所述第二导电板通过过孔相连。
在一些实施例中,所述第二导电板远离所述第一基底的一侧设置有平坦化层,所述平坦化层上形成有第一过孔,所述平坦化层远离所述第一基底的一侧设置有钝化层,所述钝化层在所述第一过孔所处区域内形成有第二过孔;
所述反射电极位于所述钝化层远离所述第一基底的一侧,所述反射电极通过所述第二过孔与所述第二导电板相连;
所述第一过孔在所述第一方向上的长度小于所述第一过孔在所述第二方向上的长度。
在一些实施例中,所述第一过孔在所述第一方向上的长度为L1,所述第一过孔在所述第二方向上的长度为L2;
其中,5.5μm≤L1≤6.5μm;
9μm≤L2≤11μm。
在一些实施例中,所述第二过孔在所述第一方向上的长度小于所述第一过孔在所述第一方向上的长度;
所述第二过孔在所述第二方向上的长度与所述第二过孔在所述第一方向上的长度一致。
在一些实施例中,所述第一过孔在所述第一方向上的长度为L1,所述第一过孔在所述第二方向上的长度为L2,所述第二过孔在所述第一方向上的长度为L3,所述第二过孔在所述第二方向上的长度为L4;
其中,5.5μm≤L1≤6.5μm;
9μm≤L2≤11μm;
4μm≤L3≤5μm;
4μm≤L4≤5μm。
在一些实施例中,所述第一导电板包括位于对应所述公共电压线的第一侧的第一导电图形,所述第二导电板包括位于对应所述公共电压线的第一侧的第二导电图形;
在所述第一方向上相邻的两个所述第一导电图形在所述第一方向上的间距为s1,在所述第一方向上相邻的两个所述第二导电图形在所述第一方向上的间距为s2,所述第一间隔区域在所述第一方向上的宽度为s0,所述第一遮光图形在所述第一方向上的宽度为w0;
其中,s0≤w0<s1、s0≤w1<s2且s1>s2。
在一些实施例中,所述第一间隔区域在所述第一方向上的宽度为s0,所述第一遮光图形在所述第一方向上的宽度为w0,第一部分在所述第一方向上的宽度为w1;
其中,6μm≤s0≤7μm;
9μm≤w0≤12μm;
2μm≤w1≤4μm。
在一些实施例中,所述第一间隔区域在所述第一方向上的宽度为s0,所述第一遮光图形在所述第一方向上的宽度为w0,所述第二部分在所述第一方向上的宽度为w2,所述第四部分在所述第一方向上的最小宽度为w4;
其中,6μm≤s0≤7μm;
9μm≤w0≤12μm;
2μm≤w1≤4μm;
2μm≤w2≤4μm;
9μm≤w3≤12μm;
9μm≤w4≤12μm。
在一些实施例中,在所述第二方向上相邻的两个所述反射电极之间形成有第二间隔区域,所述第二间隔区域沿所述第二方向延伸;
所述栅线包括:依次交替设置的第五部分和第六部分,所述第五部分与所述数据线相交,所述第六部分与相邻的所述第五部分相连;
所述第六部分在所述第一基底上的正投影完全覆盖所述第二间隔区域在所述第一基底上的正投影。
在一些实施例中,所述第五部分在所述第二方向上的宽度为w5,所述第六部分在所述第二方向上的宽度为w6;
其中,w5<w6。
在一些实施例中,所述第二间隔区域在所述第二方向上的宽度为s3,所述第五部分在所述第二方向上的宽度为w5,所述第六部分在所述第二方向上的宽度为w6;
其中,6μm≤s3≤7μm;
4μm≤w5≤6μm;
9μm≤w6≤12μm。
在一些实施例中,所述反射区内还设置有晶体管,所述晶体管的栅极与对应的栅线相连,所述晶体管的第一极与所述反射电极相连,所述晶体管的第二极与对应的数据线相连;
所述晶体管远离所述第一基底的一侧设置有平坦化层,所述平坦化层上形成有透射孔,所述平坦化层远离所述第一基底的一侧设置有钝化层;
所述反射电极位于所述钝化层远离所述第一基底的一侧,所述反射电极在所述透射孔所处区域内形成有第三过孔,所述透射电极位于所述反射电极远离所述第一基底的一侧且完全覆盖所述第三过孔,所述第三过孔所处区域为所述透射区。
第二方面,本公开实施例还提供了一种显示面板,其特征在于,包括:如上述第一方面中提供的所述阵列基板。
在一些实施例中,所述显示面板还包括:与所述阵列基板相对设置的对盒基板,所述阵列基板与所述对盒基板之间设置有液晶层。
在一些实施例中,所述阵列基板与所述对盒基板之间设置有多个隔垫物;
所述对盒基板包括:第二基底以及位于所述第二基底靠近所述阵列基板一侧的第二遮光图形;
所述第二遮光图形在所述第二基底上的正投影完全覆盖所述隔垫物在所述第二基底上的正投影,且所述第二遮光图形在所述第二基底上的正投影与所述第一间隔区域在所述第二基底上的正投影不交叠。
在一些实施例中,所述第二遮光图形在所述第二基底上的正投影与所述第二间隔区域在所述第二基底上的正投影不交叠。
在一些实施例中,在所述栅线与所述数据线相交的位置配置有隔垫物放置区,所述隔垫物和所述第二遮光图形均位于所述隔垫物放置区内。
在一些实施例中,所述第二遮光图形的形状为正八边形。
第三方面,本公开实施例还提供了一种显示装置,包括:如上述第二方面中提供的所述显示面板。
第四方面,本公开实施例还提供了一种阵列基板的制备方法,所述阵列基板为第一方面中提供的所述阵列基板,所述制备方法包括:
在第一基底的一侧形成多条栅线、多条数据线和多个第一遮光图形,所述栅线沿第一方向延伸,所述数据线沿着第二方向延伸,多条所述栅线与多条所述数据线限定出多个子像素区,所述子像素区包括:反射区和透射区,所述数据线包括第一部分,所述遮光图形与所述栅线同层设置且与所述第一部分相对设置;
在所述反射区内形成反射电极以及在所述透射区内形成透射电极,所述反射电极与所述透射电极电连接,在所述第一方向上相邻的两个所述反射电极之间形成有第一间隔区域,所述第一间隔区域沿所述第二方向延伸,所述第一间隔区域包括:预设子区域,所述预设子区域在所述第一方向上相对设置的两侧边缘,分别与跟所述预设子区域相邻的两个所述反射电极的对应边缘重叠;
其中,所述第一部分位于所述预设子区域内且所述第一部分在所述第一方向上的宽度小于所述预设子区域在所述第一方向上的宽度,所述第一遮光图形在所述第一基底上的正投影完全覆盖所述预设子区域在所述第一基底上的正投影。
在一些实施例中,所述第一遮光图形与所述栅线基于同一材料薄膜的图形化工艺而制得。
在一些实施例中,形成反射电极的步骤包括:
形成反射金属材料薄膜;
在所述反射金属材料薄膜远离所述基底的一侧涂覆光刻胶,并通过预设掩膜版对光刻胶进行曝光,以及对曝光后的光刻胶进行显影,所述光刻胶上位于待形成反射电极的区域的部分被保留,所述光刻胶上除位于待形成反射电极的区域之外的其他部分被去除以形成暴露区;
对所述暴露区内的反射金属材料进行第一次湿法刻蚀;
对所述暴露区内有机残留物进行干法刻蚀;
对所述暴露区内残留的反射金属材料进行第二次湿法刻蚀。
在一些实施例中,所述阵列基板为权利要求18中所述阵列基板,在形成数据线之后且在形成反射电极的步骤之前还包括:
依次形成平坦化层和钝化层,所述平坦化层上形成有透射孔;
在制备反射电极的过程中,以所制得的所述平坦化层的实际位置作为参考进行对位。
附图说明
图1为本公开实施例所提供的阵列基板的一种局部俯视示意图;
图2为本公开实施例中一个像素区的一种俯视示意图;
图3为图2中A-A’向的一种截面示意图;
图4为本公开实施例中B-B'区域的一种截面示意图;
图5为本公开实施例中P区域的局部放大示意图;
图6为图5中C-C’向的一种截面示意图;
图7为本公开实施例中Q区域的局部放大示意图;
图8为本公开实施例中D-D'向的一种截面示意图;
图9为本公开实施例中栅线所处结构层的一种俯视示意图;
图10为本公开实施例中数据线所处结构层的一种俯视示意图;
图11为本公开实施例中反射电极所处结构层的一种俯视示意图;
图12为本公开实施例中栅线所处结构层与数据线所处结构层层叠放置时的一种俯视示意图;
图13为本公开实施例中平坦化层上的第一过孔与钝化层上的第二过孔的一种俯视示意图;
图14为本公开实施例所提供的显示面板的一种局部俯视示意图;
图15为本公开实施例中对盒基板上第二遮光图形的一种分布示意图;
图16为本公开实施例提供的一种阵列基板的制备方法的流程图;
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。并且在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
在相关技术中,半透半反液晶显示面板由阵列基板与对盒基板通过对盒来构成,在阵列基板上对应各子像素区内设置有反射电极(位于反射区)和透射电极(位于透射区),由于制备工艺、对位偏差等因素影响,使得相邻的反射电极之间需要有一定的间隔区域,该间隔区域的宽度一般大于或等于6.5μm;为了避免该间隔区域处出现透光,会在对盒基板上与间隔区域相对的位置设置黑矩阵以对该间隔区域进行遮挡。
在阵列基板和对盒基板在进行对盒过程中,黑矩阵与间隔区域的对位会存在一定的对位偏差(一般在4.5μm左右),为保证在存在对位偏差的情况下对盒后的黑矩阵仍能够对间隔区域进行有效遮挡,因此在对黑矩阵的线宽进行预先设计时会考虑到上述对位偏差的影响,使得黑矩阵的线宽会设计的较大。然而,黑矩阵的线宽过大势必会侵入至像素区并导致像素区的开口率偏低。
为有效改善相关技术中存在的至少之一的技术问题,本公开提供了相应的解决方案,下面将结合具体实施例来对本公开提供的阵列基板及其制备方法、显示面板和显示装置进行详细描述。
图1为本公开实施例所提供的阵列基板的一种局部俯视示意图,图2为本公开实施例中一个像素区的一种俯视示意图,图3为图2中A-A’向的一种截面示意图,图4为本公开实施例中B-B'区域的一种截面示意图,图5为本公开实施例中P区域的局部放大示意图,图6为图5中C-C’向的一种截面示意图,图7为本公开实施例中Q区域的局部放大示意图,图8为本公开实施例中D-D'向的一种截面示意图,图9为本公开实施例中栅线所处结构层的一种俯视示意图,图10为本公开实施例中数据线所处结构层的一种俯视示意图,图11为本公开实施例中反射电极所处结构层的一种俯视示意图,图12为本公开实施例中栅线所处结构层与数据线所处结构层层叠放置时的一种俯视示意图。如图1至图12所示,本公开所提供的阵列基板包括:第一基底1、多条栅线2和多条数据线3,栅线2沿第一方向X延伸,数据线3沿第二方向Y延伸,多条栅线2与多条数据线3限定出多个子像素区,子像素区包括:反射区和透射区,反射区内设置反射电极4,透射区内设置有透射电极5,反射电极4与透射电极5电连接。
在第一方向X上相邻的两个反射电极4之间形成有第一间隔区域Z1(相应地,第一间隔区域Z1的边缘与反射电极4的对应边缘重叠),第一间隔区域Z1沿第二方向Y延伸,第一间隔区域Z1包括:预设子区域Z100,预设子区域Z100在第一方向X上相对设置的两侧边缘,分别与跟所述预设子区域Z100相邻的两个反射电极4的对应边缘重叠。
数据线3包括:位于预设子区域Z100内的第一部分301,第一部分301在第一方向X上的宽度小于预设子区域Z100在第一方向X上的宽度。也就是说,预设子区域Z100在第二方向Y上的长度大于或等于第一部分301在第二方向上的长度。
阵列基板还包括:与第一部分301相对设置的第一遮光图形6,第一遮光图形6与栅线2同层设置,第一遮光图形在第一基底上的正投影完全覆盖预设子区域Z100在第一基底1上的正投影。也就是说,第一遮光图形6在第一方向X上的宽度大于第一部分301在第一方向X上的宽度,第一遮光图形6在第二方向Y上的长度大于或等于第一部分301在第二方向Y上的长度。
在本公开实施例中,以第一方向X为图1中的行方向、第二方向Y为图1中的列方式为例,进行示例性描述。
在本公开实施例中,通过在阵列基板上设置第一遮光图形6,第一遮光图形能够对在第一方向X上相邻的两个反射电极4之间所形成的第一间隔区域Z1内的预设子区域Z100进行遮挡,此时在对盒基板上用于与预设子区域Z100相对设置的位置无需再设置遮光用的黑矩阵图形,从而能够有效改善相关技术中因需在对盒基板上与预设子区域Z100相对的位置设置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题;与此同时,相较于相关技术,本公开中设置于对盒基板上的遮光用的黑矩阵图形的面积减小(至少在与预设子区域Z100相对设置的位置无需再设置黑矩阵图形),因此对盒基板与阵列基板的对位偏差也更小;由此可见,本公开所提供的阵列基板可以在一定程度上改善像素区的开口率。
另外,在本公开中数据线3上的第一部分301位于预设子区域Z100内,也就是说第一部分301与反射电极4在垂直于第一基底1的方向上不存在交叠,可有效降低数据线3与反射电极4之间的耦合电容,从而能有效降低数据线3中不断变化的电压信号对反射电极4上所加载信号的串扰,以保证子像素区的稳定显示。需要说明的是,虽然本公开中的第一遮光图形6完全覆盖预设子区域Z100势必会导致第一遮光图形6与反射电极4在垂直于第一基底1的方向上存在交叠,但是第一遮光图形6与反射电极4在垂直于第一基底1的方向上的距离较远,第一遮光图形6与反射电极4之间的耦合电容较小,因此第一遮光图形6基本不会对反射电极上的信号产生串扰。此外,还可以将第一遮光图形6设计处于浮接状态,即第一遮光图形6不与其他导电结构相连且第一遮光图形6上未加载信号,可以消除第一遮光图形6对反射电极4上所加载信号的影响。
在一些实施例中,第一间隔区域Z1还包括:除预设子区域Z100之外的其他子区域,数据线3还包括:除第一部分301之外的其他部分;第一遮光图形6和数据线3在第一基底1上的整体正投影完全覆盖第一间隔区域Z1在第一基底1上的正投影。在本实施例中,通过第一遮光图形6与数据线3进行配合,以对在第一方向X上相邻的两个反射电极4之间所形成的第一间隔区域Z1进行完全覆盖,此时在对盒基板上用于与第一间隔区域Z1相对设置的位置无需再设置遮光用的黑矩阵图形,从而能够有效改善相关技术中因需在对盒基板上与第一间隔区域相对的位置设置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题。
在一些实施例中,上述数据线3的其他部分包括:与栅线2相交的第二部分302、连接在第二部分302的第一端与第一部分301的第二端之间的第三部分303以及连接在第二部分302的第二端与第一部分301的第一端之间的第四部分304,第一部分301在第一方向X上的宽度为w1,第三部分303在第一方向X上的宽度为w3,w3>w1。
上述第一间隔区域Z1的其他子区域包括:第二子区域Z102,第二子区域Z102与预设子区域Z100沿所述第二方向Y排布,第三部分303在第一基底1上的正投影完全覆盖第二子区域Z102在第一基底1上的正投影。
在本公开实施例中,由于第一遮光图形6与第一部分301相对设置且第一遮光图形6在第一方向X上的宽度w0大于第一部分301在第一方向X上的宽度w1,所以对第一间隔区域Z1(包含第一子区域Z101和第二子区域Z102,第一子区域Z101包含预设子区域Z100)的覆盖实际是由第一遮光图形6和数据线3上的第三部分303来实现,此时数据线3上的第一部分301在第一方向X上的宽度w1不会对遮挡效果产生实质影响。因此,在保证数据线3的整体电阻满足信号传递要求的情况下,第一部分301在第一方向X上的宽度w1可以设计的相对较小;例如,第一部分301在第一方向X上的宽度w1小于第一间隔区域Z1在第一方向X上的宽度s0,以避免第一部分301侵入至像素区内而导致像素区内其他电学结构(例如,后续所涉及到的存储电容的第二导电板)的尺寸缩小,以及减小第一部分301与反射电极4之间的耦合电容。与此同时,数据线3上第三部分303在第一方向X上的宽度w3可以设计的相对大一些,具体地,第三部分303在第一方向X上的宽度w3大于第一间隔区域Z1在第一方向X上的宽度s0。
在一些实施例中,第二部分302在第一方向X上的宽度为w2,w2<w3。由于第二部分302与栅线2相交,为尽可能的减小数据线3与栅线2之间的耦合电容,因此在保证数据线3的整体电阻满足信号传递要求的情况下,第二部分302在第一方向X上的宽度w1可以设计的相对较小。
在一些实施例中,第四部分304在第一方向X上的最小宽度为w4,w4>w1。考虑到第四部分304是位于栅线2与数据线3相交位置的附近,该区域一般用作隔垫物放置区,而隔垫物放置区需要使用黑矩阵进行遮挡以防止透光。在不会对像素区的开口率造成实质影响的情况下,通过增大第四部分304的尺寸,其一方面可以降低数据线3的整体电阻,另一方面也能够在黑矩阵与隔垫物放置区出现较大对位偏差时对隔垫物放置区进行一定的覆盖,以降低隔垫物放置区的透光风险。
在一些实施例中,第四部分304上与第二部分302的第二端相连的一端为第四部分304的第一端,第四部分304上与第一部分301的第一端相连的一端为第四部分304的第二端;在由第四部分304的第一端指向第四部分304的第二端的方向上,第四部分304在第一方向X上的宽度单调递减。通过该设计,可在实现第四部分304对隔垫物放置区进行一定覆盖的同时,降低第四部分304对像素区开口率的影响。
在一些实施例中,阵列基板还包括:多条公共电压线16,公共电压线16与栅线2同层设置且沿第一方向X延伸,第一遮光图形6与公共电压线16之间绝缘;对于任一子像素区,子像素区所对应的栅线2位于子像素区所对应的公共电压线16的第二侧;第一间隔区域Z1被对应的公共电压线16划分为第一子区域Z101和第二子区域102,第一子区域Z101位于对应公共电压线16的第一侧,第二子区域Z102位于对应公共电压线16的第二侧,第一侧和第二侧为在第二方向Y上的相对两侧;预设子区域Z100位于第一子区域Z101内,第一部分301上远离第二子区域的一端为第一部分301的第一端,第一部分301上靠近第二子区域Z102的一端为第一部分301的第二端。
由于第一遮光图形6与公共电压线16之间绝缘,因此在第一子区域Z101内势必会包含未被第一遮光图形6所覆盖的区域;故,可利用数据线3中的第三部分303不但对第二子区域Z102进行完全覆盖,还可对第一子区域Z101中未被第一遮光图形6所覆盖的区域进行覆盖,从而实现利用第一遮光图形6和数据线3的第三部分303以对第一子区域Z101和第二子区域Z102进行完全覆盖。
在一些实施例中,反射区内还设置有晶体管和存储电容,晶体管的栅极10与对应的栅线2电连接,晶体管的第一极12a与反射电极4电连接,晶体管的第二极12b与对应的数据线3电连接;存储电容包括相对设置的第一导电板和第二导电板,第一导电板与栅线2同层设置且与对应的一条公共电压线16相连,第二导电板与数据线3同层设置且与晶体管的第一极12a相连;反射电极4位于第二导电板远离第一基底1的一侧,反射电极4与第二导电板通过过孔相连。
其中,晶体管的第一极12a和第二极12b中之一为晶体管的源极,另一为晶体管的漏极。晶体管还包括有源层13,第一极12a和第二极12b均与有源层13电连接,在栅极10与有源层13之间还设置有栅绝缘层9。
图13为本公开实施例中平坦化层上的第一过孔与钝化层上的第二过孔的一种俯视示意图。如图13所示,在一些实施例中,第二导电板远离第一基底1的一侧设置有平坦化层7,平坦化层7上形成有第一过孔7b,平坦化层7远离第一基底1的一侧设置有钝化层8,钝化层8在第一过孔7b所处区域内形成有第二过孔8a;反射电极4位于钝化层8远离第一基底1的一侧,反射电极4通过第二过孔8a与第二导电板相连;第一过孔7b在第一方向X上的长度小于第一过孔7b在第二方向Y上的长度。
在相关技术中,位于平坦化层7上的第一过孔7b一般为横截面(与第一基底1平行)呈正方形的过孔,由于后续还需在第一过孔7b所处区域内形成第二过孔8a,为保证出现对位偏差时仍包裹足够,一般会将平坦化层7上的第一过孔7b的尺寸沿着行方向和列方向均进行增大,例如将第一过孔7b的尺寸由6μm×6μm增大至10μm×10μm,以保持第一过孔7b的仍呈正方形。然而,由于反射电极4位于第一过孔7b侧壁以及位于第一过孔7b内的部分无法满足盒厚匹配,所以该部分无法用作反射显示,即该部分不作为反射区。由此可见,第一过孔7b的尺寸越大,则会导致像素区内的反射区面积越小。
区别于相关技术,在本公开中,在阵列基板的设计阶段将位于平坦化层7上的第一过孔7b沿着第二方向Y进行单向增大,而第一过孔7b在第一方向X上的长度保持不边(第一过孔7b的横截面呈长方形),在保证出现对位偏差仍包裹足够的同时,尽可能减小第一过孔7b尺寸,优化反射区面积。在一些实施例中,第一过孔7b在第一方向X上的长度为L1,其中5.5μm≤L1≤6.5μm,例如L1可取值为6μm。第一过孔7b在第二方向Y上的长度为L2,其中9μm≤L2≤11μm,例如L2可取值为10μm。示例性地,第一过孔7b的尺寸最终设计为6μm×10μm。
在一些实施例中,第二过孔8a在第一方向X上的长度L3小于第一过孔7b在第一方向X上的长度L1;第二过孔8a在第二方向Y上的长度L4与第二过孔8a在第一方向X上的长度L3一致。长度L4与长度L3一致是指,长度L4与长度L3长度相等或近似相等。也就是说,第二过孔8a的横截面呈正方形或近似正方形。在一些实施例中,4μm≤L3≤5μm,4μm≤L3≤5μm,例如L3和L4均可取值为4.5。
在一些实施例中,第一导电板包括位于对应公共电压线16的第一侧的第一导电图形11,第二导电板包括位于对应公共电压线16的第一侧的第二导电图形14,第一导电图形11和第二导电图形14相对设置以构成存储电容的一部分。在第一方向X上相邻的两个第一导电图形11在第一方向X上的间距为s1,在第一方向X上相邻的两个第二导电图形14在第一方向X上的间距为s2,第一间隔区域Z1在第一方向X上的宽度为s0,第一遮光图形6在第一方向X上的宽度为w0;其中,s0≤w0<s1、s0≤w1<s2且s1>s2。
在本公开中,由于第一遮光图形6与第一导电图形11同层设置且第一遮光图形6位于在第一方向X上相邻的两个第一导电图形11之间,数据线3的第一部分301与第二导电图形14同层设置且数据线3的第一部分301位于在第一方向X上相邻的两个第二导电图形14之间,且第一遮光图形6在第一方向X上的宽度w0大于数据线3的第一部分301在第一方向X上的宽度w1,因此在第一方向X上相邻的两个第一导电图形11在第一方向X上的间距s1可设计的大于在第一方向X上相邻的两个第二导电图形14在第一方向X上的间距s2。
在一些实施例中,第一间隔区域Z1在第一方向X上的宽度为s0,第一遮光图形6在第一方向X上的宽度为w0,第一部分301在第一方向X上的宽度为w1;其中,6μm≤s0≤7μm、9μm≤w0≤12μm、2μm≤w1≤4μm。
作为本公开实施例中的一种具体可选实施方案,第一间隔区域Z1在第一方向X上的宽度s0设计为6μm≤s0≤7μm,例如s0可取值为6.5μm;第一遮光图形6在第一方向X上的宽度w0设计为9μm≤w0≤12μm,例如w0可取值为10μm;数据线3上的第一部分301在第一方向X上的宽度w1设计为2μm≤w1≤4μm,例如w1可取值为3μm;数据线3上的第二部分302在第一方向X上的宽度w2设计为2μm≤w2≤4μm,例如w2可取值为3μm;数据线3上的第三部分303在第一方向X上的宽度w3设计为9μm≤w3≤12μm,例如w3可取值为11μm;第四部分304在第一方向X上的最小宽度w4设计为9μm≤w4≤12μm,例如w4可取值为11μm。
在一些实施例中,在第二方向Y上相邻的两个反射电极4之间形成有第二间隔区域Z2,第二间隔区域Z2沿第二方向Y延伸;栅线2包括:依次交替设置的第五部分201和第六部分202,第五部分201与数据线3相交,第六部分202与相邻的第五部分201相连;第六部分202在第一基底1上的正投影完全覆盖第二间隔区域Z2在第一基底1上的正投影。
在本公开实施例中,通过在阵列基板上增大栅线2上第五部分201的线宽,第五部分201可对在第二方向Y上相邻的两个反射电极4之间所形成的第二间隔区域Z2进行遮挡,此时在对盒基板上用于与第二间隔区域Z2相对设置的位置无需再设置遮光用的黑矩阵图形,从而能够有效改善相关技术中因在对盒基板上用于与第二间隔区域Z2相对设置的位置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题;由此可见,通过使用栅线2的第五部分201来对第二间隔区域Z2进行遮挡,可以进一步改善像素区的开口率。
在一些实施例中,栅线2的第五部分201在第二方向Y上的宽度为w5,栅线2的第六部分202在第二方向Y上的宽度为w6;其中,w5<w6。由于第五部分201与数据线3相交,为尽可能的减小栅线2与数据线3之间的耦合电容,因此在保证栅线2的整体电阻满足信号传递要求的情况下,第五部分201在第一方向X上的宽度w5可以设计的相对较小。
在一些实施例中,第二间隔区域Z2在第二方向Y上的宽度s3设计为6μm≤s3≤7μm,例如s3可取值为6.5μm;第五部分201在第二方向Y上的宽度w5设计为4μm≤w5≤6μm,例如w5可取值为5μm,第六部分202在第二方向Y上的宽度w6设计为9μm≤w6≤12μm,例如w6可取值为10μm。
在一些实施例中,反射区内还设置有晶体管,晶体管的栅极10与对应的栅线2相连,晶体管的第一极12a与反射电极4相连,晶体管的第二极12b与对应的数据线3相连;晶体管远离第一基底1的一侧设置有平坦化层7,平坦化层7上形成有透射孔7a,平坦化层7远离第一基底1的一侧设置有钝化层8;反射电极4位于钝化层8远离第一基底1的一侧,反射电极4在透射孔7a所处区域内形成有第三过孔4a,透射电极5位于反射电极4远离第一基底1的一侧且完全覆盖第三过孔4a,第三过孔4a所处区域为透射区。
需要说明的是,在一些实施例中在晶体管与平坦化层7之间还可以设置一缓冲层(材料可选用氧化硅和/或氮化硅),可有效增加平坦化层7与下方膜层之间的结合牢固度。
基于同一发明构思,本公开实施例还提供了一种显示面板。图14为本公开实施例所提供的显示面板的一种局部俯视示意图,图15为本公开实施例中对盒基板上第二遮光图形的一种分布示意图。如图14和图15所示,该显示面板包括阵列基板,该阵列基板为前面实施例所提供的阵列基板,对于该阵列基板的描述可参见前面实施例中的内容,此处不再赘述。
在本公开实施例中,通过在阵列基板上设置第一遮光图形,第一遮光图形能够对在第一方向上相邻的两个反射电极之间所形成的第一间隔区域内的预设子区域进行遮挡,此时在对盒基板上用于与预设子区域相对设置的位置无需再设置遮光用的黑矩阵图形,从而能够有效改善相关技术中因需在对盒基板上与预设子区域相对的位置设置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题;由此可见,本公开所提供的阵列基板可以在一定程度上改善像素区的开口率。
本公开实施例所提供的显示面板为半透半反式液晶显示面板,该显示面板还包括:与阵列基板相对设置的对盒基板,阵列基板与对盒基板之间设置有液晶层;可选地,反射区处的液晶盒厚为透射区处的液晶盒厚的一半。
在一些实施例中,阵列基板与对盒基板之间设置有多个隔垫物;对盒基板包括:第二基底以及位于第二基底靠近阵列基板一侧的第二遮光图形15;第二遮光图形15在第二基底上的正投影完全覆盖隔垫物在第二基底上的正投影,且第二遮光图形15在第二基底上的正投影与第一间隔区域Z1在第二基底上的正投影不交叠。也就是说,在对盒基板上用于与第一间隔区域Z1相对设置的位置处未设置遮光材料,从而能够有效改善相关技术中因在对盒基板上用于与第一间隔区域Z1相对设置的位置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题,故该设计可以在一定程度上提升像素区的开口率。
其中,第二遮光图形15的材料可以与传统黑矩阵所使用的材料相同,具体可以包括树脂材料。
第二遮光图形15在第二基底上的正投影与第二间隔区域Z2在第二基底上的正投影不交叠。也就是说,在对盒基板上用于与第二间隔区域Z2相对设置的位置处未设置遮光材料,从而能够有效改善相关技术中因在对盒基板上用于与第二间隔区域Z2相对设置的位置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题,故该设计可以在一定程度上进一步提升像素区的开口率。
在一些实施例中,在栅线2与数据线3相交的位置配置有隔垫物放置区,隔垫物和第二遮光图形15均位于隔垫物放置区内。也就是说,第二遮光图形15仅对栅线2与数据线3相交位置处的一定范围进行覆盖。
进一步可选地,第二遮光图形15的形状为正八边形;通过该设计,可在实现第二遮光图形15对隔垫物放置区进行一定覆盖的同时,降低第二遮光图形15对像素区开口率的影响。
基于同一发明构思,本公开实施例还提供了一种显示装置,该显示装置包括显示面板,该显示面板为前面实施例所提供的显示面板,对于该显示面板的描述可参见前面实施例中的内容,此处不再赘述。
本公开实施例所提供的显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、电子展示柜等任何具有显示功能的产品或部件。
基于同一发明构思,本公开实施例还提供了一种阵列基板的制备方法,该制备方法可用于制备前面实施例所提供的阵列基板。图16为本公开实施例提供的一种阵列基板的制备方法的流程图。如图16所示,该制备方法包括:
步骤S1、在第一基底的一侧形成多条栅线、多条数据线和多个第一遮光图形。
其中,栅线沿第一方向延伸,数据线沿着第二方向延伸,多条栅线与多条数据线限定出多个子像素区,子像素区包括:反射区和透射区,数据线包括第一部分,第一遮光图形与栅线同层设置且与第一部分相对设置,第一遮光图形在第一方向上的宽度大于第一部分在第一方向上的宽度,第一遮光图形在第二方向上的长度大于或等于第一部分在第二方向上的长度。
在一些实施例中,第一遮光图形与栅线基于同一材料薄膜的图形化工艺而制得。也就是说,第一遮光图形也基于现有的制备栅线的工序进行同时制备,因而无需为第一遮光图形的制备而额外增设工序。
需要说明的是,步骤S1可基于常规的阵列(Array)工艺来实现,具体工艺过程为本领域的常规技术,此处不再赘述。
步骤S2、在反射区内形成反射电极以及在透射区内形成透射电极。
其中,反射电极与透射电极电连接,在第一方向上相邻的两个反射电极之间形成有第一间隔区域,第一间隔区域沿第二方向延伸,第一间隔区域包括:预设子区域,预设子区域在第一方向上相对设置的两侧边缘,分别与跟所述预设子区域相邻的两个反射电极的对应边缘重叠;
第一部分位于预设子区域内且第一部分在第一方向上的宽度小于预设子区域在第一方向上的宽度,第一遮光图形在第一基底上的正投影完全覆盖预设子区域在第一基底上的正投影。
在本公开实施例中,通过在阵列基板上设置第一遮光图形,第一遮光图形能够对在第一方向上相邻的两个反射电极之间所形成的第一间隔区域内的预设子区域进行遮挡,此时在对盒基板上用于与预设子区域相对设置的位置无需再设置遮光用的黑矩阵图形,从而能够有效改善相关技术中因需在对盒基板上与预设子区域相对的位置设置线宽较大的黑矩阵图形而导致像素区的开口率偏低的问题;由此可见,本公开所提供的阵列基板可以在一定程度上改善像素区的开口率。
常规形成反射电极的步骤一般为:首先,形成反射金属材料薄膜;然后,在反射金属材料薄膜上方涂覆光刻胶,并对光刻胶进行曝光和显影,光刻胶上位于待形成反射电极的区域的部分被保留,光刻胶上除位于待形成反射电极的区域之外的其他部分被去除以形成暴露区;接着,对反射金属材料薄膜位于暴露区的部分进行一次湿法刻蚀,以制得反射电极的图形。然而,在实际应用中发现,有机光刻胶材料容易与下方的反射金属材料发生混合而难以被显影液溶解,在完成显影工艺后暴露区内会存在有机残留物(光刻胶与反射金属材料混合形成的混合物)。在对反射金属材料薄膜位于暴露区的部分进行湿法刻蚀时,由于有机残留物的存在,会导致在暴露区内且位于有机残留物下方反射金属材料未被刻蚀,即暴露区内有反射金属材料残留,进而引发不良(例如线路短接)。为解决上述问题,相关技术中会在进行湿法刻蚀工艺过程中采用“过刻蚀”,即增长刻蚀时间,使得在暴露区内且位于有机残留物下方反射金属材料能够被刻蚀液横向刻蚀掉。然而,虽然过刻蚀工艺可对在暴露区内且位于有机残留物下方反射金属材料进行刻蚀,但也会对位于暴露区四周的反射金属材料产生横向刻蚀,从而导致相连反射电极之间的具有较大的间距(一般在7.5μm以上);相应地,反射电极的尺寸减小,反射区面积减小,不利于像素开口率的提升。
为解决相关技术中存在的上述问题,在本公开对步骤S2内形成反射电极的过程进行了改进;具体地,首先,形成反射金属材料薄膜,例如银材料薄膜;然后,在反射金属材料薄膜远离基底的一侧涂覆光刻胶,并通过预设掩膜版对光刻胶进行曝光,以及对曝光后的光刻胶进行显影,光刻胶上位于待形成反射电极的区域的部分被保留,光刻胶上除位于待形成反射电极的区域之外的其他部分被去除以形成暴露区;再然后,对暴露区内的反射金属材料进行第一次湿法刻蚀;接着,对暴露区内的有机残留物进行干法刻蚀;对暴露区内残留的反射金属材料进行第二次湿法刻蚀。
也就是说,在完全对光刻胶的曝光和显影之后,会对暴露区依次进行第一次湿法刻蚀、干法刻蚀以及第二次湿法刻蚀。需要说明的是,本公开实施例中第一次湿法刻蚀与第二次湿法刻蚀的总时长远小于相关技术中进行湿法过刻蚀的工艺时长,故在光刻胶上暴露区尺寸相同的情况下,本公开所制得的相邻反射电极之间的间距(相邻反射电极之间的偏差可以在1.25μm左右,相邻反射电极之间的间距可以在6.5μm左右)要小于相关技术采用湿法过刻蚀的工艺所制得的相邻反射电极之间的间距。
随着相邻反射电极之间的间距的减小,所制得的反射电极的尺寸相应增大,反射区面积增大,有利于利于像素开口率的提升。
在一些实施例中,在形成数据线之后且在形成反射电极的步骤之前还包括:依次形成平坦化层和钝化层的步骤;其中,平坦化层上形成有透射孔。在制备反射电极的过程中,以所制得的平坦化层的实际位置作为参考进行对位。
在相关技术制备阵列基板的各结构层时,一般是以第一基底上位于第一层的结构层(即栅线所处结构层)作为基准进行对位,此时容易导致越靠后的工序其对位偏差越大。具体地,反射电极上所形成的第三过孔与平坦化层上的透射孔存在较大的对位偏差,即第三过孔难以精准的形成于透射孔所处区域内。
为解决上述技术问题,在本公开实施例中,在制备反射电极的过程中,以所制得的平坦化层的实际位置作为基准进行对位,可有效减小反射电极上所形成的第三过孔与平坦化层上的透射孔的对位偏差,以使得第三过孔能够精准的形成于透射孔所处区域内。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。
Claims (3)
1.一种阵列基板的制备方法,其特征在于,所述制备方法包括:
在第一基底的一侧形成多条栅线、多条数据线和多个第一遮光图形,所述栅线沿第一方向延伸,所述数据线沿着第二方向延伸,多条所述栅线与多条所述数据线限定出多个子像素区,所述子像素区包括:反射区和透射区,所述数据线包括第一部分,所述遮光图形与所述栅线同层设置且与所述第一部分相对设置;
在所述反射区内形成反射电极以及在所述透射区内形成透射电极,所述反射电极与所述透射电极电连接,在所述第一方向上相邻的两个所述反射电极之间形成有第一间隔区域,所述第一间隔区域沿所述第二方向延伸,所述第一间隔区域包括:预设子区域,所述预设子区域在所述第一方向上相对设置的两侧边缘,分别与跟所述预设子区域相邻的两个所述反射电极的对应边缘重叠;
其中,所述第一部分位于所述预设子区域内且所述第一部分在所述第一方向上的宽度小于所述预设子区域在所述第一方向上的宽度,所述第一遮光图形在所述第一基底上的正投影完全覆盖所述预设子区域在所述第一基底上的正投影;
形成反射电极的步骤包括:
形成反射金属材料薄膜;
在所述反射金属材料薄膜远离所述基底的一侧涂覆光刻胶,并通过预设掩膜版对光刻胶进行曝光,以及对曝光后的光刻胶进行显影,所述光刻胶上位于待形成反射电极的区域的部分被保留,所述光刻胶上除位于待形成反射电极的区域之外的其他部分被去除以形成暴露区;
对所述暴露区内的反射金属材料进行第一次湿法刻蚀;
对所述暴露区内有机残留物进行干法刻蚀;
对所述暴露区内残留的反射金属材料进行第二次湿法刻蚀。
2.根据权利要求1所述的制备方法,其特征在于,所述第一遮光图形与所述栅线基于同一材料薄膜的图形化工艺而制得。
3.根据权利要求1或2所述的制备方法,其特征在于,所述反射区内还形成有晶体管,所述晶体管的栅极与对应的栅线相连,所述晶体管的第一极与所述反射电极相连,所述晶体管的第二极与对应的数据线相连;
在形成所述数据线之后且在形成所述反射电极的步骤之前还包括:
在所述晶体管的远离所述第一基底的一侧依次形成平坦化层和钝化层,所述平坦化层上形成有透射孔;
在制备所述反射电极的过程中,以所制得的所述平坦化层的实际位置作为参考进行对位;
所述反射电极位于所述钝化层远离所述第一基底的一侧,所述反射电极在所述透射孔所处区域内形成有第三过孔,所述透射电极位于所述反射电极远离所述第一基底的一侧且完全覆盖所述第三过孔,所述第三过孔所处区域为所述透射区。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110902258.0A CN115704978B (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
CN202410034030.8A CN117806085A (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
PCT/CN2022/109338 WO2023011389A1 (zh) | 2021-08-06 | 2022-08-01 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110902258.0A CN115704978B (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410034030.8A Division CN117806085A (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115704978A CN115704978A (zh) | 2023-02-17 |
CN115704978B true CN115704978B (zh) | 2024-04-02 |
Family
ID=85154410
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110902258.0A Active CN115704978B (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
CN202410034030.8A Pending CN117806085A (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410034030.8A Pending CN117806085A (zh) | 2021-08-06 | 2021-08-06 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN115704978B (zh) |
WO (1) | WO2023011389A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005091819A (ja) * | 2003-09-18 | 2005-04-07 | Sharp Corp | 液晶表示装置 |
CN1914547A (zh) * | 2004-07-20 | 2007-02-14 | 夏普株式会社 | 液晶显示装置 |
CN101460890A (zh) * | 2006-05-31 | 2009-06-17 | Nec液晶技术株式会社 | 半透过型液晶显示装置 |
CN102749773A (zh) * | 2011-04-21 | 2012-10-24 | 乐金显示有限公司 | 液晶显示装置 |
CN103676333A (zh) * | 2012-09-26 | 2014-03-26 | 乐金显示有限公司 | 滤色器基板和包括该滤色器基板的液晶显示装置 |
CN105446039A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN206258658U (zh) * | 2016-12-21 | 2017-06-16 | 信利半导体有限公司 | 一种tft阵列基板和半透半反液晶显示器 |
-
2021
- 2021-08-06 CN CN202110902258.0A patent/CN115704978B/zh active Active
- 2021-08-06 CN CN202410034030.8A patent/CN117806085A/zh active Pending
-
2022
- 2022-08-01 WO PCT/CN2022/109338 patent/WO2023011389A1/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005091819A (ja) * | 2003-09-18 | 2005-04-07 | Sharp Corp | 液晶表示装置 |
CN1914547A (zh) * | 2004-07-20 | 2007-02-14 | 夏普株式会社 | 液晶显示装置 |
CN101460890A (zh) * | 2006-05-31 | 2009-06-17 | Nec液晶技术株式会社 | 半透过型液晶显示装置 |
CN102749773A (zh) * | 2011-04-21 | 2012-10-24 | 乐金显示有限公司 | 液晶显示装置 |
CN103676333A (zh) * | 2012-09-26 | 2014-03-26 | 乐金显示有限公司 | 滤色器基板和包括该滤色器基板的液晶显示装置 |
CN105446039A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN206258658U (zh) * | 2016-12-21 | 2017-06-16 | 信利半导体有限公司 | 一种tft阵列基板和半透半反液晶显示器 |
Also Published As
Publication number | Publication date |
---|---|
WO2023011389A9 (zh) | 2023-03-30 |
CN115704978A (zh) | 2023-02-17 |
WO2023011389A1 (zh) | 2023-02-09 |
CN117806085A (zh) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
US9678400B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
CN109884830B (zh) | 阵列基板及其制作方法、显示装置、掩模板 | |
JP4499481B2 (ja) | 液晶表示装置及びその製造方法 | |
US11189641B2 (en) | Method for manufacturing array substrate, array substrate and display apparatus | |
CN100489629C (zh) | 布线结构和电光装置的制造方法、电光装置和电子设备 | |
KR100978265B1 (ko) | 액정표시장치 및 그 제조방법 | |
CN103534643B (zh) | 液晶显示装置以及其制造方法 | |
US20210191181A1 (en) | Array substrate, fabrication method thereof and display device | |
CN111489647A (zh) | 显示模组及其制造方法、显示装置 | |
JP5109520B2 (ja) | 光学素子、液晶装置、液晶装置用マザー基板、及び電子機器、並びにワイヤグリッド偏光素子 | |
CN111897168A (zh) | 阵列基板及其制备方法、显示装置 | |
KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
CN115704978B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
CN114667481B (zh) | 显示基板及其制作方法、显示装置 | |
KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
CN111490055A (zh) | 像素阵列基板 | |
CN106292109B (zh) | 阵列基板、显示面板及其制造方法、显示装置 | |
KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR100309213B1 (ko) | 회절노광기술을이용한액정표시장치제조방법 | |
CN215183963U (zh) | 阵列基板、显示面板和显示装置 | |
US20240153968A1 (en) | Display substrate, method for manufacturing the same, and display device | |
KR20110018577A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
CN107402485B (zh) | 阵列基板及其制作方法、液晶显示设备及其制作方法 | |
KR20070069388A (ko) | 액정표시장치용 어레이 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |