CN215183963U - 阵列基板、显示面板和显示装置 - Google Patents
阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN215183963U CN215183963U CN202120740439.3U CN202120740439U CN215183963U CN 215183963 U CN215183963 U CN 215183963U CN 202120740439 U CN202120740439 U CN 202120740439U CN 215183963 U CN215183963 U CN 215183963U
- Authority
- CN
- China
- Prior art keywords
- array substrate
- electrode
- line
- common electrode
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型涉及显示技术领域,具体而言,涉及一种阵列基板、显示面板和显示装置。阵列基板包括过孔区和搭接金属线,所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔,所述搭接金属线的两端分别伸入两个过孔区内的第一过孔,所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层、钝化层和像素电极,所述搭接金属线位于所述有源层和钝化层之间。阵列基板结构简单、易于实现,在不增加生产工序及成本的条件下,可以提高过孔区的膜层厚度,增加了搭接金属线与公共电极的距离,同时可以缩小孔洞处两者的正对面积,有效解决了过孔易发生异常放电的难题,提高了产品的良率。
Description
技术领域
本实用新型涉及显示技术领域,具体而言,涉及一种阵列基板、显示面板和显示装置。
背景技术
随着TFT产业的进步和工艺的改善,液晶显示器发展迅猛。ADS作为TFT-LCD显示区结构的一种模式,具有宽视角、高开口率、低色差、低响应时间等优点,已被应用到越来越多的产品当中,包括手机、电脑及液晶电视等。通常ADS阵列一般采用栅金属层来制作公共电极线,采用透明导电层作为公共电极,并将栅电极线两侧公共电极通过设置在像素区域的搭接过孔(COM孔)及搭接金属线连接起来。
在现有的ADS阵列基板中,搭接金属线与公共电极有交叠区,在钝化层上对光刻胶进行曝光、显影工艺,在公共电极上方包含交叠区的区域形成开口,然后刻蚀制成COM孔,由于干刻化学刻蚀的影响,在搭接金属线的一端与公共电极正对的区域的绝缘层被刻蚀掉,导致下方存在孔洞。同时,搭接金属线与公共电极之间垂直距离仅为绝缘层的厚度,间距较小,极易引起搭接金属线和公共电极发生异常放电,会造成器件大面积烧毁,而且8K高清显示产品等的像素密度较大,COM孔较多,良率损失严重。
实用新型内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本实用新型实施例提供了一种阵列基板、显示面板和显示装置。
为了实现上述目的,根据本实用新型实施例的第一个方面,提供了一种阵列基板。
根据本实用新型实施例的阵列基板,其包括过孔区和搭接金属线,所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔,所述搭接金属线的两端分别伸入两个过孔区内的第一过孔,所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层和钝化层,所述搭接金属线位于所述第一有源层和钝化层之间。
进一步地,所述阵列基板还包括栅电极线,所述栅电极线将所述公共电极分隔为两部分,所述过孔区分布在所述栅电极的两侧,所述搭接金属线用于连接分布在所述栅电极线两侧的过孔区。
进一步地,所述第一过孔内填充有导电介质,用于实现所述搭接金属线与所述公共电极的电性连接。
进一步地,所述阵列基板还包括公共电极线,位于所述栅电极线同侧公共电极之间通过所述公共电极线串联。
进一步地,所述阵列基板还包括第二有源层、源电极和漏电极,所述源电极和所述漏电极连接所述第二有源层。
进一步地,所述阵列基板还包括像素电极和数据线,所述源电极与所述数据线电性连接,所述漏电极与所述像素电极电性连接。
为了实现上述目的,根据本实用新型实施例的第二个方面,还提供了一种显示面板,其包括本实用新型实施例第一方面所提供的阵列基板。
为了实现上述目的,根据本实用新型实施例的第三个方面,还提供了一种显示装置,其包括本实用新型实施例第二方面所提供的显示面板。
本实用新型实施例所提供的阵列基板结构简单、易于实现,在不增加生产工序及成本的条件下,可以提高过孔区的膜层厚度,增加了搭接金属线与公共电极的距离,同时可以缩小孔洞处两者的正对面积,有效解决了过孔易发生异常放电的难题,提高了产品的良率。
附图说明
构成本实用新型的一部分的附图用来提供对本实用新型的进一步理解,使得本实用新型的其它特征、目的和优点变得更明显。本实用新型的示意性实施例附图及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1为本实用新型实施例展示的一种阵列基板的结构示意图及其局部放大图;
图2为图1中(去除像素电极后)的A-A′结构剖视图;
图3为本实用新型实施例提供的另一种阵列基板的结构示意图及其局部放大图;
图4为图3中(去除像素电极后)的B-B′结构剖视图;以及
图5为图3所示阵列基板在制备过程的半成品结构示意图。
图中:
1、衬底基板;2、栅电极线;3、公共电极线;4、公共电极;5、栅极绝缘层;6、有源层;7、数据线;8、源电极;9、漏电极;10、钝化层;11、像素电极;12、第一过孔;13、搭接金属线;14、有源区;15、过孔区;16、交叠区;17、第一有源层;18、第二有源层;19、第二过孔。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实用新型中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本实用新型及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。
并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本实用新型中的具体含义。
此外,术语“设置”、“连接”、“固定”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面将参照附图对本实用新型的示例性实施方式作详细说明。在部分图中,为了方便说明,放大了层的厚度和区域的面积,所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸,但是它们还是完整的反映了区域和组成结构之间的相互位置,特别是组成结构之间的上下和相邻关系。参考图是本实用新型的理想化实施例的示意图,本实用新型所示的实施例不应该被认为仅限于图中所示区域的特定形状,而是包括所得到的形状,并应考虑到制造引起的偏差。同时在下面的描述中,所使用的术语衬底基板可以理解为包括正在工艺加工中的半导体或玻璃衬底,可能包括在其上所制备的其它薄膜层。
如图1和2所示的一种阵列基板,其包括有衬底基板1、栅电极线2、公共电极线3、公共电极4、栅极绝缘层5、有源层6、数据线7、源电极8、漏电极9、钝化层10、像素电极11、第一过孔12和搭接金属线13,其中采用栅金属层来制作的公共电极线3,采用透明导电层形成公共电极4,并将栅电极线2两侧的公共电极4通过设置在像素区域的第一过孔12及搭接金属线13连接起来。如图2所示,搭接金属线13与公共电极4有交叠区16,通过在钝化层10上对光刻胶进行曝光、显影工艺,可以在公共电极4上方包含交叠区16的区域形成开口,然后刻蚀制成第一过孔12,由于干刻化学刻蚀的影响,在搭接金属线13的一端与公共电极4正对的区域的栅极绝缘层5会被刻蚀掉,导致搭接金属线13端部的下方存在孔洞,并且后续的导电介质填充工艺依然无法消除该孔洞。同时,搭接金属线13与公共电极4之间垂直距离仅为栅极绝缘层5的厚度,其间距较小,极易引起搭接金属线13和公共电极4发生异常放电,造成大面积烧毁,良率损失严重。
为了进一步对图1和图2中的阵列基板进行改良,技术人员通过创造性劳动获得了如图3-5所示的一种改进型的阵列基板结构。如图所示,该阵列基板包括有过孔区15和搭接金属线13,所述过孔区15至少设置有两个且所述过孔区15内均形成有第一过孔12,所述搭接金属线13的两端分别伸入两个过孔区15内的第一过孔12,所述过孔区15在所述阵列基板的厚度方向包括依次层叠设置的衬底基板1、公共电极4、栅极绝缘层5、第一有源层17和钝化层10,所述搭接金属线13位于所述有源层和钝化层10之间。
在上面的实施例中,阵列基板的结构简单,在搭接金属线13和公共电极4之间具有栅极绝缘层5和第一有源层17两层膜结构,提高了过孔区15的膜层厚度,增加了搭接金属线13与公共电极4之间的距离,进而使得在干法刻蚀形成第一过孔12时,可以在搭接金属线13端头与公共电极4之间获得相对较小的正对面积,有效解决了第一过孔12处易发生异常放电的难题,提高了产品的良率。
在上述实施例的基础上,所述栅极绝缘层5的厚度优选为所述第一有源层17的厚度优选为这样可以使得搭接金属线13与公共电极4之间的距离在的范围内,技术人员通过测试得到,在上述距离范围内,可以消除搭接金属线13与公共电极4之间产生的异常放电现象。
在一些实施例中,所述阵列基板还包括有栅电极线2和公共电极线3,所述栅电极线2将所述公共电极4分隔为两部分,所述过孔区15分布在所述栅电极的两侧,所述搭接金属线13用于连接分布在所述栅电极线2两侧的过孔区15,位于所述栅电极线2同侧公共电极4之间通过所述公共电极线3串联。
在一些实施例中,所述第一过孔12内填充有导电介质,用于实现所述搭接金属线13与所述公共电极4的电性连接。
在一些实施例中,所述阵列基板还包括第二有源层18、源电极8和漏电极9、像素电极11和数据线7,所述源电极8和所述漏电极9连接所述第二有源层18,所述源电极8与所述数据线7电性连接,所述漏电极9与所述像素电极11电性连接。
根据上述实施例的阵列基板还可以包括其他的必要组件或结构,并且对应的布置位置和连接关系均可参考现有技术中的阵列基板,各未述及结构的连接关系、操作及工作原理对于本领域的普通技术人员来说是可知的,在此不再详细描述。
本实用新型实施例还对应提供了一种可选的阵列基板制备工艺,其用于制备上述实施例阵列基板,该阵列基板制备工艺包括以下的步骤。
步骤1:于一衬底基板1上依次形成所述公共电极4和栅极绝缘层5。
首先提供一衬底基板1,该衬底基板1可以选择玻璃基板、石英基板等基于无机材料的衬底基板1,也可以是采用有机材料的衬底基板1;在基板上沉积一层导电薄膜,该导电薄膜的材料可以是氧化铟锡(ITO)、氧化铟锌(IZO,Indium Zinc Oxide)等;然后导电薄膜上涂覆光刻胶,采用掩膜板对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全剥离区域的光刻胶图案,光刻胶完全保留区域对应于公共电极4、栅电极线2和公共电极线3等的图案,通过刻蚀光刻胶完全剥离区域的导电薄膜,形成公共电极4、栅电极线2和公共电极线3等;在剥离光刻胶完全保留区域的光刻胶后,沉积一层栅极绝缘层5。
步骤2:于所述栅极绝缘层5上方形成一层有源层,通过曝光、显影工艺保留所述过孔区15的所述有源层,形成所述第一有源层17。
在步骤1形成的结构上沉积一层半导体层薄膜,即为有源层,在半导体层薄膜上涂覆光刻胶,采用掩膜板对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全剥离区域的光刻胶图案,刻蚀光刻胶完全剥离区域的半导体层薄膜,形成包括过孔区15的图案,最后剥离光刻胶完全保留区域的光刻胶,得到过孔区15保留下来的半导体薄膜,即为第一有源层17。
需要说明的是,该步骤中的光刻胶完全保留区域还可以包含有有源区14,该有源区14部分的半导体薄膜保留下来形成第二有源层18,基于该第二有源层18可以进一步配置源电极8和漏电极9,以形成完善的有源区14,源电极8和漏电极9的制备工艺适用于现有技术,不再赘述。
在本步骤中,有源层的材质优选为氧化物半导体材料,其包括但不限于In-Ga-Zn-O、In-Ga-O、Ga-Zn-O、In-Hf-Zn-O、In-Sn-Zn-O、In-Sn-O、In-Zn-O、Zn-Sn-O和In-Al-Zn-O等氧化物半导体材料中的一种。
步骤3:形成两端分别位于两个第一有源层17上方的搭接金属线13;
在步骤2形成的结构上方形成一层金属层,通过进一步的掩模工艺形成各种金属线,其中至少包括搭接金属线13,在本步骤中还可以同时形成其他区域的金属线,例如沟道处的金属线等,本领域技术人员可以根据需要进行相应的图案设计。
步骤4:形成覆盖所述搭接金属线13及所述第一有源层17的钝化层10,并在所述过孔区15形成所述第一过孔12。在本步骤中,钝化层10为在步骤3所形成的结构最上面形成的整层绝缘保护层,形成钝化层10的材料可以采用SiOx、SiNx以及SiNOx等。通过在钝化层10上对光刻胶进行曝光、显影工艺,可以得到过孔区15内的第一过孔12,当然还可以在有源区14附近形成第二过孔19。
步骤5:在步骤4形成的结构上方形成一整层的导电介质,作为像素电极11,且在该步骤中,导电材质会填充第一过孔12和第二过孔19内,第一过孔12内填充的导电介质用于实现公共电极4与搭接金属线13之间的电性连接,从而实现栅电极线2两侧的公共电极4之间的电性连接;第二过孔19内填充的导电介质可以用于实现沟道里面的金属线与像素电极11之间的电性。其中,导电介质优选为ITO。
以上为本实用新型实施例关于阵列基板及其制备方法的示例性描述和说明,阵列基板的其他构成以及其制备方法的其他操作对于本领域的普通技术人员来说是可知的,在此不再详细描述,本领域技术人员可以参考现有技术的记载进行理解和应用。
需要注意的是,以上各个实施例中涉及的薄膜的形成部分以沉积为例进行说明,但并非对本实用新型实施方法的限定。在上述各个实施例中涉及的薄膜的形成可以包括:沉积、涂覆、溅射、打印等方法;所涉及的构图工艺包括但不限于涂覆光刻胶、溅射、蒸镀、曝光显影、刻蚀、灰化和去除光刻胶等操作。
本实用新型实施例还提供了一种显示面板,其包括本实用新型上述实施例提供的阵列基板。本实用新型实施例所公开的显示面板由于包括上述实施例提供的阵列基板,因此具有该阵列基板的显示面板也具有上述所有的技术效果,在此不再一一赘述。
本实用新型实施例还提供了一种显示装置,其包括本实用新型上述实施例提供的显示面板。该显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。本实用新型实施例所公开的显示装置由于包括上述实施例提供的显示面板,因此具有该显示面板的显示装置也具有上述所有的技术效果,在此不再一一赘述。
显示面板和显示装置的其他构成、原理以及制备方法对于本领域的普通技术人员来说是可知的,在此不再详细描述。
本说明书中部分实施例采用递进或并列的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
以上仅是本实用新型的具体实施方式,使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本将不会被限制于本文所示的这些实施例,而是要符合与本文所实用新型的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种阵列基板,其特征在于,包括过孔区和搭接金属线,所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔,所述搭接金属线的两端分别伸入两个过孔区内的第一过孔,所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层和钝化层,所述搭接金属线位于所述第一有源层和钝化层之间。
4.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括栅电极线,所述栅电极线将所述公共电极分隔为两部分,所述过孔区分布在所述栅电极的两侧,所述搭接金属线用于连接分布在所述栅电极线两侧的过孔区。
5.根据权利要求1所述的阵列基板,其特征在于,所述第一过孔内填充有导电介质,用于实现所述搭接金属线与所述公共电极的电性连接。
6.根据权利要求4所述的阵列基板,其特征在于,所述阵列基板还包括公共电极线,位于所述栅电极线同侧公共电极之间通过所述公共电极线串联。
7.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括第二有源层、源电极和漏电极,所述源电极和所述漏电极连接所述第二有源层。
8.根据权利要求7所述的阵列基板,其特征在于,所述阵列基板还包括像素电极和数据线,所述源电极与所述数据线电性连接,所述漏电极与所述像素电极电性连接。
9.一种显示面板,其特征在于,包括如权利要求1-8任一项所述的阵列基板。
10.一种显示装置,其特征在于,包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120740439.3U CN215183963U (zh) | 2021-04-12 | 2021-04-12 | 阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120740439.3U CN215183963U (zh) | 2021-04-12 | 2021-04-12 | 阵列基板、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215183963U true CN215183963U (zh) | 2021-12-14 |
Family
ID=79356761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120740439.3U Active CN215183963U (zh) | 2021-04-12 | 2021-04-12 | 阵列基板、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215183963U (zh) |
-
2021
- 2021-04-12 CN CN202120740439.3U patent/CN215183963U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
CN108351572B (zh) | 阵列基板及其修复方法 | |
US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
WO2014190727A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
WO2019100502A1 (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
WO2014206015A1 (zh) | 阵列基板、其制备方法及显示装置 | |
WO2016029601A1 (zh) | 阵列基板及其制备方法、显示装置 | |
KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
WO2015027632A1 (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
US9791755B2 (en) | Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate | |
JP2012003266A (ja) | マザーボード及びアレイ基板の製造方法 | |
WO2016177213A1 (zh) | 阵列基板及其制造方法、显示装置 | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
CN111679517A (zh) | 一种显示面板及其制造方法,显示装置 | |
WO2015021720A1 (zh) | 一种阵列基板及其制备方法及显示装置 | |
WO2015180302A1 (zh) | 阵列基板及其制备方法、显示装置 | |
CN108493194B (zh) | 一种阵列基板、显示面板 | |
KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
CN107329338A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
US20210116744A1 (en) | Array substrate, fabrication method thereof, liquid crystal display panel and display device | |
CN215183963U (zh) | 阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |