CN109164654B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109164654B
CN109164654B CN201811130873.9A CN201811130873A CN109164654B CN 109164654 B CN109164654 B CN 109164654B CN 201811130873 A CN201811130873 A CN 201811130873A CN 109164654 B CN109164654 B CN 109164654B
Authority
CN
China
Prior art keywords
maintenance
pattern
array substrate
pixel electrode
target pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811130873.9A
Other languages
English (en)
Other versions
CN109164654A (zh
Inventor
白雅杰
王武
王小元
许卓
毕瑞琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811130873.9A priority Critical patent/CN109164654B/zh
Publication of CN109164654A publication Critical patent/CN109164654A/zh
Priority to US16/408,838 priority patent/US10930682B2/en
Application granted granted Critical
Publication of CN109164654B publication Critical patent/CN109164654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种阵列基板及其制作方法、显示装置，涉及显示技术领域，为解决现有技术中的一些阵列基板，无法通过灭点化处理来维修的问题。所述阵列基板包括：由栅线和数据线交叉限定的多个像素单元，每个像素单元包括像素电极和薄膜晶体管，所述阵列基板还包括：与所述像素电极中的目标像素电极一一对应的多个维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线连通或绝缘。本发明提供的阵列基板用于制作显示面板。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
在液晶显示器技术领域中，薄膜晶体管液晶显示器(英文：Thin Film TransistorLiquid Crystal Display，以下简称TFT-LCD)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势广泛应用于电视机、电脑、手机等领域。
TFT-LCD中的显示面板一般由制作完成的阵列基板和彩膜基板对盒组装并灌注液晶而成，在阵列基板的制作过程中，如果其中的TFT元件(每个TFT元件均包括栅极、半导体层、源极与漏极)发生损坏，例如出现栅极与源极发生短路(DGS)等问题，就会导致该损坏的TFT元件所在像素区域会透射出比其他正常TFT元件所在像素区域明亮得多的光，即产生亮点像素瑕疵(Bright Pixel Defect)现象，严重影响显示面板品质。
为解决上述问题，现有技术中一般对该损坏的TFT元件所在像素区域进行灭点化处理，该处理过程一般是将损坏的TFT元件所在像素区域内的像素电极与阵列基板中的信号线焊接在一起，以将该像素区域内的像素电极的电位控制在较低的恒定值，避免产生亮点像素瑕疵现象；但是，这种处理方式仅适用于像素电极与信号线在垂直于衬底的方向上存在交叠区域的像素结构，而对于不具有这种像素结构的阵列基板，则无法通过上述灭点化处理来维修。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于解决现有技术中的一些阵列基板，无法通过灭点化处理来维修的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种阵列基板，包括：由栅线和数据线交叉限定的多个像素单元，每个像素单元包括像素电极和薄膜晶体管，所述阵列基板还包括：
与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线连通。
进一步地，所述维修单元包括层叠设置的第一维修图形和第二维修图形，以及位于所述第一维修图形和所述第二维修图形之间的绝缘层；其中所述第一维修图形与对应的所述目标像素电极连接，所述第二维修图形与对应的所述目标信号线连接，所述第一维修图形和所述第二维修图形在垂直于所述阵列基板的衬底基板的方向存在交叠区域，位于所述交叠区域的绝缘层被熔接，使得所述第一维修图形和所述第二维修图形在所述交叠区域连通。
本发明的第二方面提供一种阵列基板，包括：由栅线和数据线交叉限定的多个像素单元，每个像素单元包括像素电极和薄膜晶体管，所述阵列基板还包括：
与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线绝缘。
进一步地，所述维修单元包括层叠设置的第一维修图形和第二维修图形，以及位于所述第一维修图形和所述第二维修图形之间的绝缘层；其中所述第一维修图形与对应的所述目标像素电极连接，所述第二维修图形与对应的所述目标信号线连接，所述第一维修图形在所述阵列基板的衬底基板上的正投影与所述第二维修图形在所述衬底基板上的正投影至少部分重叠。
进一步地，所述第一维修图形在所述衬底基板上的正投影与所述第二维修图形在所述衬底基板上的正投影的重叠区域的面积至少为9μm2。
进一步地，所述第一维修图形在所述衬底基板上的正投影位于所述阵列基板中黑矩阵在所述衬底基板上的正投影的内部；和/或，所述第二维修图形在所述衬底基板上的正投影位于所述阵列基板中黑矩阵在所述衬底基板上的正投影的内部。
进一步地，所述第一维修图形与所述薄膜晶体管中的栅极层同层同材料设置，所述第二维修图形与所述薄膜晶体管中的源漏层同层同材料设置。
进一步地，所述薄膜晶体管通过连接部与对应的所述像素电极连接；
与所述目标像素电极对应的连接部在所述阵列基板的衬底基板上的正投影，与所述目标信号线在所述衬底基板上的正投影不重叠。
进一步地，所述阵列基板还包括位于所述像素电极背向所述衬底基板的一侧的狭缝结构的公共电极；
所述目标信号线包括与所述公共电极连接的公共电极线。
基于上述阵列基板的技术方案，本发明的第三方面提供一种显示装置，包括上述阵列基板。
基于上述阵列基板的技术方案，本发明的第四方面提供一种阵列基板的制作方法，用于制作上述阵列基板，所述制作方法包括：
制作栅线和数据线，并在由所述栅线和所述数据线交叉限定的多个区域内一一对应制作像素单元，所述像素单元包括像素电极和薄膜晶体管；
制作与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线绝缘。
进一步地，当所述阵列基板包括公共电极，所述目标信号线包括公共电极线，所述维修单元包括第一维修图形、第二维修图形和绝缘层时，制作所述维修单元的步骤具体包括：
通过一次构图工艺制作所述第一维修图形和所述薄膜晶体管中的栅极层；
通过一次构图工艺制作所述第二维修图形、所述公共电极线和所述薄膜晶体管中的源漏层。
进一步地，所述制作方法还包括：
将要维修的所述目标像素电极与对应的薄膜晶体管之间断开连接；
通过与所述目标像素电极对应的维修单元，将该目标像素电极与目标信号线连通。
进一步地，所述通过与所述目标像素电极对应的维修单元，将该目标像素电极与目标信号线连通的步骤具体包括：
对所述第一维修图形和所述第二维修图形在垂直于衬底基板的方向上的交叠区域进行熔接，以将所述第一维修图形和所述第二维修图形电连接在一起。
本发明提供的技术方案中，设置了与目标像素电极一一对应的维修单元，该维修单元分别与对应的目标像素电极和目标信号线连接，能够在目标像素电极处于正常的工作状态时，控制目标像素电极与目标信号线不连通，在目标像素电极处于维修状态时，将目标像素电极与目标信号线连接，实现对目标像素电极对应的子像素的维修。因此，本发明提供的技术方案中，无论阵列基板设置何种像素结构，均能够通过维修单元实现对子像素的灭点化处理。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为ADS显示模式的阵列基板的俯视示意图；
图2为I-ADS显示模式的阵列基板的俯视示意图；
图3为本发明实施例提供的阵列基板的俯视示意图。
附图标记：
1-公共电极， 2-栅极层，
3-横向公共电极线， 3'-纵向公共电极线，
4-源极层， 5-漏极层，
6-数据线， 7-像素电极，
8-维修单元， 81-第一维修图形，
82-绝缘层， 83-第二维修图形，
10-栅线。
具体实施方式
为了进一步说明本发明实施例提供的阵列基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
目前TFT-LCD中的显示面板中的数据线和子像素单元之间常常采用列反转结合像素之字型(Z-inversion)设计的连接方式，这种方式能够实现较低的功耗以及较优的画质，同时为了提升显示面板的透过率会采用不同的显示模式。常用的显示模式有高级超维场转换技术(英文：Advanced Super Dimension Switch，以下简称ADS)显示模式，以及ADS显示模式改进后的高透过率的I-ADS(英文：Inverse Advanced Super Dimension Switch)显示模式，I-ADS显示模式与ADS显示模式的区别在于包括的两层ITO(氧化铟锡)层的作用相反。
ADS显示模式的阵列基板的工艺流程如下：
如图1所示，先在衬底基板上制作1ITO层，形成公共电极1，然后采用金属材料继续在形成1ITO层的衬底基板上制作栅极层2、金属的横向公共电极线3、栅线10以及其它信号线，然后形成覆盖1ITO层、栅极层2、金属的横向公共电极线3、栅线10和其它信号线的绝缘层，接着在绝缘层上形成有源层，再采用金属材料在有源层上继续形成源极层4、漏极层5、数据线6和金属的纵向公共电极线3'，然后继续形成钝化层，该钝化层覆盖已经形成在衬底基板上的全部膜层，接着在钝化层上制作2ITO层，形成像素电极7。
上述ADS显示模式的阵列基板的主要特征为：
1、1ITO层为公共电极1，2ITO层为像素电极7，且2ITO层采用狭缝设计，与公共电极1形成边缘电场，控制显示面板中的液晶分子偏转。
2、可以制作与栅极层2同层的金属的横向公共电极线3，且该金属的横向公共电极线3能够被阵列基板中的黑矩阵覆盖，以保证了显示面板的开口率不变，透过率不变。
对于ADS显示模式的阵列基板，像素电极或公共电极的四周为封闭结构，四周无法形成有效电场，使得四周的液晶分子无法正常偏转，在L255灰阶时仍为暗区，导致影响像素单元的有效开口率和光效，增加显示面板的背光功耗。
I-ADS显示模式的阵列基板的工艺流程如下：
如图2所示，先在衬底基板上制作1ITO层，形成像素电极层，该像素电极层包括多个像素电极7，像素电极7与子像素一一对应，且各像素电极7相互独立，然后采用金属材料继续在形成1ITO层的衬底基板上制作栅极层2、栅线10以及其它信号线，然后形成覆盖1ITO层、栅极层2、栅线10和其它信号线的绝缘层，接着在绝缘层上形成有源层，再采用金属材料在有源层上继续形成源极层4、漏极层5和金属的纵向公共电极线3'，然后继续形成钝化层，该钝化层覆盖已经形成在衬底基板上的全部膜层，接着在钝化层上制作2ITO层，形成公共电极1和横向公共电极线3。
上述I-ADS显示模式的阵列基板的主要特征为：
1、1ITO层为像素电极7，2ITO层为公共电极1，且2ITO层采用狭缝设计，公共电极1大量延伸至显示面板中的黑矩阵下方，充分利用与像素电极7形成的边缘电场，控制液晶分子偏转，增大光效。
2、2ITO层同时形成了公共电极1和横向公共电极线3，即公共电极1和横向公共电极线3同层设置，且连接在一起。
通过对比上述ADS显示模式的阵列基板和I-ADS显示模式的阵列基板可知，I-ADS显示模式的阵列基板改变了两层ITO层的功能，使1ITO层作为像素电极层，2ITO层作为公共电极层，且采用狭缝设计，同时2ITO层可大量延伸至显示面板中的黑矩阵下方，有效减小电场盲区，提升显示面板的光效。
TFT-LCD中的显示面板在制作过程中，由于颗粒等原因容易导致薄膜晶体管(TFT)发生DGS，而当发生DGS时，对于ADS显示模式的阵列基板的维修方法主要包括：如图1所示，由于ADS显示模式的显示面板中，各像素电极7在阵列基板中的衬底基板上的正投影均与金属的横向公共电极线3在衬底基板上的正投影至少部分重叠，因此维修时可先将发生DGS的TFT断开与像素电极和显示面板中的信号线的连接(如图中的箭头所指)，以将该TFT独立，避免其对阵列基板产生不良的影响，然后将该TFT对应的像素电极7与金属的横向公共电极线3熔接在一起(如图1中的两个虚线框)，将该TFT对应的像素电极7的电位拉至公共电极1的电位。可见，由于ADS显示模式的阵列基板的结构中，每个像素电极7均能够与金属的横向公共电极线3在垂直于衬底基板的方向上至少部分重叠，因此，当阵列基板中与像素电极7对应的任意一个TFT损坏时，对应的像素电极所在的子像素均能够维修。
而在I-ADS显示模式的阵列基板中，没有与栅极层2同层同材料的横向公共电极线3，如图2所示，I-ADS显示模式的阵列基板中当有TFT发生DGS时，只有一部分像素电极7(如图2中右侧的像素电极7)能够通过将与该像素电极7连接的连接线A与阵列基板中纵向公共电极线3'熔接(如图2中虚线框处)，来实现对该像素电极所在的子像素进行维修，而另一部分像素电极7(如图2中左侧的像素电极7)是通过连接线A'与对应的TFT连接，而该连接线A'在垂直于衬底基板的方向上与纵向公共电极线3'没有交叠，因此对于这部分像素电极7无法维修，导致显示面板的良率降低。以B855UHD Dual Gate WRGB为例，不可维修的亮点不良占比在2％～2.5％之间，以15K大板/月预估，每月将损失2250Pcs Panel，造成不小的经济损失。
基于上述分析，本发明提供了一种技术方案，以实现对任意像素结构和显示模式的显示面板均能够实现对其产生的像素亮点进行维修。
请参阅图3，本发明实施例提供了一种阵列基板，包括：由栅线10和数据线6交叉限定的多个像素单元，每个像素单元包括像素电极7和薄膜晶体管，该阵列基板还包括：与像素电极7中的目标像素电极一一对应的多个维修单元8，维修单元8分别与对应的目标像素电极和目标信号线连接，维修单元8被配置为与该维修单元8连接的目标像素电极与目标信号线绝缘。
本发明实施例还提供了一种阵列基板，包括：由栅线10和数据线6交叉限定的多个像素单元，每个像素单元包括像素电极7和薄膜晶体管，该阵列基板还包括：与像素电极7中的目标像素电极一一对应的多个维修单元8，维修单元8分别与对应的目标像素电极和目标信号线连接，维修单元8被配置为与维修单元8连接的目标像素电极与目标信号线连通。
具体地，上述两个实施例提供的阵列基板中均包括公共电极线、多条栅线10和多条数据线6，且该多条栅线10和多条数据线6交叉设置，限定出多个像素单元，每个像素单元均包括像素电极7和薄膜晶体管，该薄膜晶体管与像素电极7连接，用于为像素电极7提供信号。
上述两个实施例提供的阵列基板的像素结构多种多样，示例性的，上述两个实施例提供的阵列基板中的像素电极7通过连接部与薄膜晶体管一一对应连接，这些像素电极7中，一部分像素电极7对应的连接部A(可与栅极层2同层同材料制作)能够与纵向公共电极线3'在垂直于衬底基板的方向上部分交叠(如图3中的虚线框处)，另一部分像素电极7对应的连接部A'(可与源极层4和漏极层5同层同材料制作)不能够与纵向公共电极线3'在垂直于衬底基板的方向上部分交叠。将上述的另一部分像素电极定义为目标像素电极，并将上述纵向公共电极线3'定义为目标信号线，可在阵列基板上设置与目标像素电极一一对应的多个维修单元8，并设置维修单元8分别与目标信号线和对应的目标像素电极连接。需要说明，上述目标信号线不仅限于纵向公共电极线3'，也可以为其它信号线，例如：阵列基板中的基准信号线等。
实际应用时，当阵列基板中的目标像素电极处于正常的工作状态时，对应的维修单元8被配置为与维修单元8连接的目标像素电极与目标信号线绝缘，当阵列基板中的目标像素电极处于维修状态时，例如：与目标像素电极连接的薄膜晶体管异常，导致目标像素单元上的电压异常时，对应的维修单元8被配置为与维修单元8连接的目标像素电极与目标信号线连通，从而将该目标像素电极的电位拉至与目标信号线相同的电位，对该目标像素电极对应的子像素进行灭点化处理，实现对该目标像素电极对应的子像素的维修。
根据上述阵列基板的具体结构和维修方式可知，本发明实施例提供的阵列基板中，设置了与目标像素电极一一对应的维修单元8，该维修单元8分别与对应的目标像素电极和目标信号线连接，能够在目标像素电极处于正常的工作状态时，控制目标像素电极与目标信号线不连通，在目标像素电极处于维修状态时，将目标像素电极与目标信号线连接，实现对目标像素电极对应的子像素的维修。因此，本发明实施例提供的阵列基板中，无论设置何种像素结构，均能够通过维修单元8实现对子像素的灭点化处理，很好的提升了阵列基板的产品良率。
上述维修单元8的具体结构多种多样，在一些实施例中，上述维修单元包括层叠设置的第一维修图形81和第二维修图形83，以及位于第一维修图形81和第二维修图形83之间的绝缘层82；其中第一维修图形81与对应的目标像素电极连接，第二维修图形83与对应的目标信号线连接。
当维修单元8被配置为与维修单元连接的所述目标像素电极与目标信号线连通时，第一维修图形81和第二维修图形82在垂直于阵列基板的衬底基板的方向存在交叠区域，位于交叠区域的绝缘层83被熔接，使得第一维修图形81和第二维修图形83在交叠区域连通。
当维修单元8被配置为与维修单元连接的所述目标像素电极与目标信号线绝缘时，第一维修图形81在阵列基板的衬底基板上的正投影与第二维修图形83在衬底基板上的正投影至少部分重叠，且第一维修图形81和第二维修图形83之间绝缘。
具体地，将维修单元8设置成上述结构时，当目标像素电极处于正常的工作状态时，维修单元8中的第一维修图形81和第二维修图形83之间通过绝缘层82绝缘，从而使得与第一维修图形81连接的目标像素电极和与第二维修图形83连接的目标信号线之间彼此绝缘，目标像素电极仍然由与其对应的薄膜晶体管提供电压。当目标像素电极对应的薄膜晶体管异常，导致该目标像素电极上的电位异常时，可先将异常的薄膜晶体管切断(如图3中箭头指向的虚线处)，再将位于第一维修图形81与第二维修图形83在垂直于衬底基板的方向上的交叠区域的第一维修图形81与第二维修图形83熔接在一起，从而使得与第一维修图形81连接的目标像素电极和与第二维修图形83连接的目标信号线之间连通，将目标像素电极的电位拉至与目标信号线上的电位相同，实现将与该目标像素电极对应的子像素显示为可接受的像素暗点。
将维修单元8设置成上述结构使得当目标像素电极处于正常的工作状态时，维修单元8不会对目标像素单元的正常工作产生影响，保证了目标像素电极的正常工作，而当目标像素电极处于异常的待维修的状态时，只需将第一维修图形81和第二维修图形83熔接在一起，即可实现对像素电极的维修，维修方法简单易行，且不会对目标像素电极产生不良影响。另外，设置上述结构的维修单元8还使得维修单元8的制作工艺简单，即只需采用现有的构图工艺制作第一维修图形81、绝缘层82和第二维修图形83即可。
进一步地，可设置上述维修单元8中的第一维修图形81在衬底基板上的正投影与第二维修图形83在衬底基板上的正投影的重叠区域的面积至少为9μm2。
具体地，在对目标像素电极进行维修时，需要将第一维修图形81和第二维修图形83熔接在一起，而熔接的位置需要选在第一维修图形81和第二维修图形83在垂直于衬底基板的方向上的交叠区域，为了保证第一维修图形81和第二维修图形83能够具有良好的熔接效果，可设置第一维修图形81在衬底基板上的正投影与第二维修图形83在衬底基板上的正投影的重叠区域的面积至少为9μm2，而且，更为优先的，将该重叠区域的形状设置为矩形，例如：3×3μm2、5×5μm2等，这样更有利于第一维修图形81和第二维修图形83的熔接效果。
进一步地，可设置上述维修单元8中的第一维修图形81在衬底基板上的正投影位于阵列基板中黑矩阵在衬底基板上的正投影的内部；和/或，第二维修图形83在衬底基板上的正投影位于阵列基板中黑矩阵在衬底基板上的正投影的内部。
具体地，上述设置方式能够通过阵列基板中原有的黑矩阵对第一维修图形81和/或第二维修图形83进行遮挡，使得设置的维修单元8不会对阵列基板的开口率和透过率产生影响，具有较优的技术效果和适用性。
进一步地，上述实施例提供的阵列基板中，薄膜晶体管通过连接部与对应的像素电极连接，用于向对应的像素电极传输电压信号；与目标像素电极(如图3中左侧的像素电极)对应的连接部(如图3中连接部A')在衬底基板上的正投影，与目标信号线(如图3中的纵向公共电极线3')在衬底基板上的正投影不重叠；像素电极中还包括非目标像素电极(如图3中右侧的像素电极)，与非目标像素电极对应的连接部(如图3中连接部A)在衬底基板上的正投影，与目标信号线(如图3中的纵向公共电极线3')在衬底基板上的正投影至少部分重叠。
具体地，阵列基板中包括目标像素电极和非目标像素电极，其中每个目标像素电极均对应一个维修单元8，当目标像素电极处于待维修状态时，可先将与该目标像素电极对应的薄膜晶体管切断，再通过对应的维修单元8来对其进行维修。当非目标像素电极处于待维修状态时，可将与该非目标像素电极对应的薄膜晶体管切断，再将非目标像素电极对应的连接部与目标信号线熔接在一起(如图3中的虚线框处)，使得该非目标像素电极的电位被拉至与目标信号线相同的电位，从而实现对该非目标像素电极的维修。
可见，本发明实施例提供的阵列基板中，可根据实际的像素结构，仅针对目标像素电极设置维修单元8，而并非对每一个像素电极均设置维修单元8，在保证了对阵列基板中的像素电极的维修效果的同时，最大限度的降低了生产成本。
进一步地，阵列基板还包括位于像素电极背向衬底基板的一侧的狭缝结构的公共电极1；目标信号线包括与公共电极1连接的公共电极线。
具体地，如图3所示，可设置阵列基板采用I-ADS显示模式，即将阵列基板中公共电极1设置在像素电极7背向衬底基板的一侧，且设置为狭缝结构。这种结构的阵列基板中包括设置在像素电极7和公共电极1之间的纵向公共电极线3'，可将该公纵向公共电极线3'作为目标信号线，将需要维修的像素电极7与该纵向公共电极线3'电连接，实现维修。
进一步地，上述维修单元8中的第一维修图形81与薄膜晶体管中的栅极层2同层同材料设置，第二维修图形83和公共电极线与薄膜晶体管中的源漏层(包括源极层4和漏极层5)同层同材料设置。
具体地，将第一维修图形81与薄膜晶体管中的栅极层2同层同材料设置，可实现通过一次构图工艺同时制作栅极层2和第一维修图形81；将第二维修图形83和公共电极线与薄膜晶体管中的源漏层同层同材料设置，可实现通过一次构图工艺同时制作源漏层、第二维修图形83和公共电极线；从而避免了为了制作第一维修图形81和第二维修图形83而增加额外的制作工艺。需要说明，以阵列基板采用I-ADS显示模式为例，上述公共电极线可选为纵向公共电极线3'。另外，上述源漏层可选为源漏金属层，但不仅限于此。
值得注意，上述维修单元8中包括的绝缘层82也可以与阵列基板中包括的其它绝缘层同层同材料设置，这样维修单元8中包括的绝缘层82也可与阵列基板中的其它绝缘层在同一次工艺中形成，不需要增加额外的制作工艺。
本发明实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。
上述实施例提供的阵列基板设置了维修单元8，使得无论阵列基板中包括何种像素结构均能够实现灭点化处理，因此，本发明实施例提供的显示装置在包括上述阵列基板时，同样具有上述阵列基板所具有的全部效果，此处不再赘述。
本发明实施例还提供了一种阵列基板的制作方法，用于制作上述实施例提供的阵列基板，该制作方法包括：
制作栅线10和数据线6，并在由栅线10和数据线6交叉限定的多个区域内一一对应制作像素单元，像素单元包括像素电极7和薄膜晶体管；
制作与像素电极7中的目标像素电极一一对应的多个维修单元8，维修单元8分别与对应的目标像素电极和多条信号线中的目标信号线连接，维修单元8被配置为与维修单元8连接的目标像素电极与目标信号线绝缘。
具体地，在衬底基板上制作多条栅线10和多条数据线6，多条栅线10和多条数据线6交叉设置限定出多个区域，在多个区域内一一对应制作像素单元，每个像素单元均包括像素电极7和薄膜晶体管，该薄膜晶体管与像素电极7连接，用于为像素电极7提供信号；制作与像素电极7中的目标像素电极一一对应的多个维修单元，每个维修单元8分别与对应的目标像素电极和多条信号线中的目标信号线连接。
进一步地，上述实施例提供的制作方法还包括：
将要维修的目标像素电极与对应的薄膜晶体管之间断开连接；
通过与目标像素电极对应的维修单元8，将该目标像素电极与目标信号线连通。
具体地，上述制作的阵列基板在实际应用时，当目标像素电极处于正常的工作状态时，对应的维修单元8将该目标像素电极与目标信号线绝缘，当目标像素电极处于维修状态时，可通过控制对应的维修单元8将目标像素电极与目标信号线连通，从而将该目标像素电极的电位拉至与目标信号线相同的电位，对该目标像素电极对应的子像素进行灭点化处理，实现对该目标像素电极对应的子像素的维修。
采用本发明实施例提供的制作方法制作的阵列基板中，包括与目标像素电极一一对应的维修单元8，该维修单元8分别与对应的目标像素电极和目标信号线连接，能够在目标像素电极处于正常的工作状态时，控制目标像素电极与目标信号线不连通，在目标像素电极处于维修状态时，将目标像素电极与目标信号线连接，实现对目标像素电极对应的子像素的维修。因此，采用本发明实施例提供的制作方法制作的阵列基板，无论设置何种像素结构，均能够通过维修单元8实现对子像素的灭点化处理。
进一步地，当阵列基板包括公共电极1，目标信号线包括公共电极线，维修单元8包括第一维修图形81、第二维修图形83和绝缘层时，制作维修单元8的步骤具体包括：
通过一次构图工艺制作第一维修图形81和薄膜晶体管中的栅极层2；
通过一次构图工艺制作第二维修图形83、公共电极线和薄膜晶体管中的源漏层。
具体地，当维修单元8包括第一维修图形81、第二维修图形83和绝缘层82时，可通过一次构图工艺制作第一维修图形81和薄膜晶体管中的栅极层2，并通过一次构图工艺制作第二维修图形83、公共电极线和薄膜晶体管中的源漏层，从而避免了为了制作第一维修图形81和第二维修图形83而增加额外的制作工艺。需要说明，以阵列基板采用I-ADS显示模式为例，上述公共电极线可选为纵向公共电极线3'。
另外，上述维修单元8中包括的绝缘层82也可以与阵列基板中包括的其它绝缘层同层同材料设置，这样维修单元8中包括的绝缘层82也可与阵列基板中的其它绝缘层在同一次工艺中形成，不需要增加额外的制作工艺。
进一步地，当维修单元8包括第一维修图形81、第二维修图形83和绝缘层82时，上述通过与目标像素电极对应的维修单元8，将该目标像素电极与目标信号线连通的步骤具体包括：
对第一维修图形81和第二维修图形83在垂直于衬底基板的方向上的交叠区域进行熔接，以将第一维修图形81和第二维修图形83电连接在一起。
具体地，可通过激光照射等方法，对第一维修图形81和第二维修图形83在垂直于衬底基板的方向上的交叠区域进行熔接，以将第一维修图形81和第二维修图形83电连接在一起，实现对目标像素电极对应的子像素的维修。此外，在熔接的过程中，可在上述交叠区域增加钨粉等金属，从而更好的提升熔接效果。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括：由栅线和数据线交叉限定的多个像素单元，每个像素单元包括像素电极和薄膜晶体管，其特征在于，所述阵列基板还包括：
与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线连通；
所述维修单元包括层叠设置的第一维修图形和第二维修图形，以及位于所述第一维修图形和所述第二维修图形之间的绝缘层；其中所述第一维修图形与对应的所述目标像素电极连接，所述第二维修图形与对应的所述目标信号线连接，所述第一维修图形和所述第二维修图形在垂直于所述阵列基板的衬底基板的方向存在交叠区域，位于所述交叠区域的绝缘层被熔接，使所述第一维修图形和所述第二维修图形在所述交叠区域连通。
2.一种阵列基板，包括：由栅线和数据线交叉限定的多个像素单元，每个像素单元包括像素电极和薄膜晶体管，其特征在于，所述阵列基板还包括：
与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线绝缘；
所述维修单元包括层叠设置的第一维修图形和第二维修图形，以及位于所述第一维修图形和所述第二维修图形之间的绝缘层；其中所述第一维修图形与对应的所述目标像素电极连接，所述第二维修图形与对应的所述目标信号线连接，所述第一维修图形在所述阵列基板的衬底基板上的正投影与所述第二维修图形在所述衬底基板上的正投影至少部分重叠。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一维修图形在所述衬底基板上的正投影与所述第二维修图形在所述衬底基板上的正投影的重叠区域的面积至少为9μm2。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一维修图形在所述衬底基板上的正投影位于所述阵列基板中黑矩阵在所述衬底基板上的正投影的内部；和/或，所述第二维修图形在所述衬底基板上的正投影位于所述阵列基板中黑矩阵在所述衬底基板上的正投影的内部。
5.根据权利要求2所述的阵列基板，其特征在于，所述第一维修图形与所述薄膜晶体管中的栅极层同层同材料设置，所述第二维修图形与所述薄膜晶体管中的源漏层同层同材料设置。
6.根据权利要求2～5中任一项所述的阵列基板，其特征在于，所述薄膜晶体管通过连接部与对应的所述像素电极连接；
与所述目标像素电极对应的连接部在所述阵列基板的衬底基板上的正投影，与所述目标信号线在所述衬底基板上的正投影不重叠。
7.根据权利要求2～5中任一项所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述像素电极背向所述阵列基板的衬底基板的一侧的狭缝结构的公共电极；
所述目标信号线包括与所述公共电极连接的公共电极线。
8.一种显示装置，其特征在于，包括如权利要求1～7中任一项所述的阵列基板。
9.一种阵列基板的制作方法，其特征在于，用于制作如权利要求1～7中任一项所述的阵列基板，所述制作方法包括：
制作栅线和数据线，并在由所述栅线和所述数据线交叉限定的多个区域内一一对应制作像素单元，所述像素单元包括像素电极和薄膜晶体管；
制作与所述像素电极中的目标像素电极一一对应的维修单元，所述维修单元分别与对应的所述目标像素电极和目标信号线连接，所述维修单元被配置为与所述维修单元连接的所述目标像素电极与所述目标信号线绝缘；
当所述阵列基板包括公共电极，所述目标信号线包括公共电极线，所述维修单元包括第一维修图形、第二维修图形和绝缘层时，所述第一维修图形和所述第二维修图形层叠设置，所述绝缘层位于所述第一维修图形和所述第二维修图形之间；其中所述第一维修图形与对应的所述目标像素电极连接，所述第二维修图形与对应的所述目标信号线连接，所述第一维修图形在所述阵列基板的衬底基板上的正投影与所述第二维修图形在所述衬底基板上的正投影至少部分重叠；制作所述维修单元的步骤具体包括：
通过一次构图工艺制作所述第一维修图形和所述薄膜晶体管中的栅极层；
通过一次构图工艺制作所述第二维修图形、所述公共电极线和所述薄膜晶体管中的源漏层。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
将要维修的所述目标像素电极与对应的薄膜晶体管之间断开连接；
通过与所述目标像素电极对应的维修单元，将该目标像素电极与目标信号线连通。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述通过与所述目标像素电极对应的维修单元，将该目标像素电极与目标信号线连通的步骤具体包括：
对所述第一维修图形和所述第二维修图形在垂直于衬底基板的方向上的交叠区域进行熔接，以将所述第一维修图形和所述第二维修图形电连接在一起。
CN201811130873.9A 2018-09-27 2018-09-27 一种阵列基板及其制作方法、显示装置 Active CN109164654B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811130873.9A CN109164654B (zh) 2018-09-27 2018-09-27 一种阵列基板及其制作方法、显示装置
US16/408,838 US10930682B2 (en) 2018-09-27 2019-05-10 Array substrate, method for manufacturing the same and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811130873.9A CN109164654B (zh) 2018-09-27 2018-09-27 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109164654A CN109164654A (zh) 2019-01-08
CN109164654B true CN109164654B (zh) 2021-10-22

Family

ID=64892614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811130873.9A Active CN109164654B (zh) 2018-09-27 2018-09-27 一种阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US10930682B2 (zh)
CN (1) CN109164654B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407433B (zh) * 2018-11-14 2021-04-02 惠科股份有限公司 一种阵列基板和显示面板
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111198463A (zh) * 2020-03-04 2020-05-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其缺陷修补方法
CN113219746A (zh) * 2021-04-21 2021-08-06 惠科股份有限公司 一种阵列基板、显示面板和暗点化处理方法
CN113325643B (zh) * 2021-05-28 2023-02-03 京东方科技集团股份有限公司 阵列基板和显示装置
WO2023184426A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629050A (zh) * 2011-08-02 2012-08-08 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及其修复断线的方法
CN108287442A (zh) * 2018-02-06 2018-07-17 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287296B (en) * 2005-06-23 2007-09-21 Au Optronics Corp Active device matrix substrate and repair method of pixel unit thereof
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP6512834B2 (ja) * 2015-01-19 2019-05-15 三菱電機株式会社 表示装置、および表示装置を製造するための表示装置用部材
JP6558990B2 (ja) * 2015-07-17 2019-08-14 三菱電機株式会社 電子装置およびその製造方法とリペア方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629050A (zh) * 2011-08-02 2012-08-08 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及其修复断线的方法
CN108287442A (zh) * 2018-02-06 2018-07-17 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板

Also Published As

Publication number Publication date
CN109164654A (zh) 2019-01-08
US20200105791A1 (en) 2020-04-02
US10930682B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
CN109164654B (zh) 一种阵列基板及其制作方法、显示装置
US6441401B1 (en) Thin film transistor array panel for liquid crystal display and method for repairing the same
JP4841438B2 (ja) 液晶表示装置および液晶表示装置の欠陥修正方法
CN100365497C (zh) 显示装置及其制造方法
JP4636820B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
US7764330B2 (en) Liquid crystal display device having spare transistor with normal transistor separable from data signal line and pixel electrode
US7417692B2 (en) Laser repair structure and method for TFT-LCD
CN204595382U (zh) 阵列基板及液晶显示面板及装置及已修复阵列基板
US20080088761A1 (en) Thin film transistor array substrate and repair method thereof
US9419017B2 (en) Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate
CN102859430B (zh) 液晶显示面板和液晶显示装置
US20070046883A1 (en) In-plane-switching liquied crystal display
CN103792747B (zh) 一种阵列基板及其制作方法、修复方法及显示装置
KR20110081675A (ko) 액정 표시 장치 및 이의 리페어 방법
KR20140051677A (ko) 평판 표시 장치 및 이의 제조 방법
KR20020005505A (ko) 매트릭스 어레이기판
JP2010145875A (ja) 液晶表示装置及びその製造方法
CN105093744A (zh) 显示基板及其制作方法、显示器件
CN110703515A (zh) 显示面板及其制作方法
TWI387810B (zh) 液晶顯示器修補結構與方法
CN109449166A (zh) 一种阵列基板及其制备方法和显示面板
KR100919192B1 (ko) 리페어 배선을 포함하는 액정표시장치와 그 제조방법
CN106918958A (zh) 边缘场切换型液晶显示器
CN101726936B (zh) 像素结构及其修补方法
KR20050105591A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant