CN113219746A - 一种阵列基板、显示面板和暗点化处理方法 - Google Patents

Abstract

本申请公开了一种阵列基板、显示面板和暗点化处理方法，包括阵列衬底、以及设置于所述阵列衬底上的：多条扫描线、多条数据线和导电线，多条所述扫描线与多条所述数据线交错排布围设出多个像素；每个像素均设有像素电极和薄膜晶体管，所述薄膜晶体管分别与所述扫描线、数据线和像素电极连接；所述像素电极与所述扫描线部分重叠形成存储电容；所述导电线用于接入公共电极信号，所述导电线与所述像素电极之间设有连接部，所述连接部为熔融连接所述导电线和像素电极的预设熔接点；在需要修复时，可以将所述连接部熔融，则所述导电线和所述像素电极导通，并将所述像素电极的电位拉到所述公共电极信号的电位，增大像素修复率。

Description

一种阵列基板、显示面板和暗点化处理方法

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板和暗点化处理方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)具有体积小，功耗低，无辐射等特点，近年来得到迅速发展，在当前的平板显示器市场中占据主导地位，而实际生产中由于金属残留、异物等因素可能会导致薄膜晶体管的沟道短路，使其失去开关功能，导致像素显示为亮点，这时通常需要对像素进行暗点化处理，一般是通过将阵列基板上公共线与像素电极短接，使像素电极具有公共电压，如此像素电极与彩膜基板侧的公共电极的电压差为零，电场为零，使液晶不偏转，光无法通过，使像素暗点化；目前有一些显示器，为了增加像素开口率产品，采用栅极存储电容架构的显示架构，即在阵列基板侧不设置公共线，而通过像素电极和栅线部分重叠形成存储电容。

但是这样的存储电容设计由于是像素电极直接与下一行扫描线交叠形成存储电容的，因此，当像素出现异常时，无法采用像素电极与公共线短接的方式来实现暗点化，严重降低了产品良率和像素修复率。

发明内容

本申请的目的是提供一种阵列基板、显示面板和暗点化处理方法，提高像素修复率。

本申请公开了一种阵列基板，包括阵列衬底、以及设置于所述阵列衬底上的多条扫描线、多条数据线和导电线，多条所述扫描线与多条所述数据线交错排布围设出多个像素区域；每个所述像素包括像素电极和薄膜晶体管，所述薄膜晶体管分别与所述扫描线、数据线和像素电极连接，控制所述像素电极的充电；所述像素电极与所述扫描线部分重叠形成存储电容；所述导电线用于接入公共电极信号，所述导电线与所述像素电极之间设有连接部，所述连接部为熔融连接所述导电线和像素电极的预设熔接点。

可选的，所述导电线位于所述数据线的上方，所述导电线的宽度比所述数据线的宽度宽，且所述导电线在所述阵列基板上的投影完全覆盖所述数据线。

可选的，所述导电线与所述像素电极同层设置，所述连接部包括浮接金属线，所述浮接金属线与所述导电线和像素电极不同层，所述浮接金属线的第一端与所述像素电极部分重叠，第二端与所述导电线部分重叠。

可选的，所述连接部还包括所述导电线的第一延伸部，所述第一延伸部为所述导电线向所述像素电极的方向延伸的延伸部，所述第一延伸部与所述像素电极不重叠，所述浮接金属线的第二端与所述第一延伸部部分重叠。

可选的，所述连接部包括所述像素电极向所述导电线延伸的第二延伸部，所述第二延伸部为所述像素电极向所述导电线的方向延伸的延伸部，所述第二延伸部与所述导电线不重叠，所述桥接金属线的第一端与所述第二延伸部部分重叠。

可选的，所述浮接金属线与所述扫描线或所述数据线同层设置。

可选的，所述导电线与所述像素电极不同层设置，所述连接部包括第三延伸部，所述第三延伸部与所述导电线同层形成，所述第三延伸部的一端连接于所述导电线，另一端从所述导电线向所述像素电极方向延伸，并与所述像素电极部分重叠，所述第三延伸部与所述像素电极之间设有绝缘层。

可选的，所述连接部包括所述像素电极向所述导电线延伸的第四延伸部，所述第四延伸部为所述像素电极向所述导电线延伸的延伸部，所述第四延伸部与所述导电线之间设有绝缘层，所述第四延伸部与所述第导电线部分重叠。

可选的，所述阵列基板对应所述扫描线设置有遮光层，对应所述数据线不设置遮光层。

可选的，所述薄膜晶体管和像素电极连接于当前行所述扫描线；所述存储电容由当前行所述扫描线连接的所述像素电极与下一行所述扫描线部分重叠形成；所述导电线与所述像素电极同层设置；所述连接部包括浮接金属线和第一延伸部，所述第一延伸部为所述导电线向所述像素电极的方向延伸的延伸部，所述第一延伸部与所述像素电极不重叠，所述浮接金属线与所述导电线和像素电极不同层，所述浮接金属线的第一端与所述像素电极部分重叠，第二端与所述第一延伸部部分重叠；所述导电线的宽度比所述数据线的宽度宽，且所述导电线在所述阵列基板上的投影完全覆盖所述数据线。

本申请还公开了一种暗点化处理方法，应用于本申请公开的任意一项所述的阵列基板，所述暗点化处理方法包括步骤：

检测并确定亮点像素；

切断亮点像素对应的薄膜晶体管和像素电极的连接；

以及对连接部进行熔融处理，将亮点像素的像素电极和导电线导通。

本申请还公开了一种显示面板，包括采用本申请公开的任意一种阵列基板，以及和所述阵列基板对盒设置的彩膜基板；

所述阵列基板包括至少一个修复像素，所述修复像素包括熔融连接部，所述修复像素的像素电极与对应的所述薄膜晶体管不导通，所述熔融连接部将所述修复像素的像素电极与所述导电线导通，并将所述修复像素的像素电极的电位拉到所述公共电极信号的电位；

其中，所述修复像素为出现亮点问题并被暗点化处理的所述像素，所述熔融连接部为完成熔融处理后的所述连接部。

本申请通过在阵列基板上设置的导电线，和在导电线115与所述像素电极之间的设置的连接部，而该导电线则通入公共电极信号(该公共电极信号同时也是彩膜基板侧的公共电极连接的信号)；在将连接部熔融之前，导电线与像素电极不导通；当当像素出现亮点问题，特别是检测到所述薄膜晶体管发生短路时，断开所述薄膜晶体管与所述像素电极的连接，并在所述连接部进行熔融处理，熔接并导通所述导电线和所述像素电极，从而将所述像素电极的电位拉到所述公共电极信号的电位，使得阵列基板的像素电极与彩膜基板侧的公共电极之间的电压差为0，液晶不偏转，光无法通过，使出现亮点问题的像素实现暗点化。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的一实施例的显示面板的示意图；

图2是本申请第一实施例的阵列基板的示意图；

图3是本申请第二实施例的阵列基板的示意图；

图4是本申请第三实施例的阵列基板的示意图；

图5是本申请第四实施例的阵列基板的示意图；

图6是本申请第五实施例的阵列基板的示意图；

图7是本申请实施例的暗点化处理方法的流程图；

图8是本申请实施例的一种显示面板的示意图。

其中，100、显示面板；110、阵列基板；111、阵列衬底；112、扫描线；113、数据线；114、存储电容；115、导电线；120、像素；121、薄膜晶体管；122、像素电极；123、第一金属层；124、第一绝缘层；125、半导体层；126、第二金属层；127、源极；128、漏极；129、钝化层；130、连接部；131、第一延伸部；132、第二延伸部；133、第三延伸部；134、浮接金属线；135、第一端；136、第二端；135、第四延伸部；140、彩膜基板；141、彩膜衬底；142、公共电极；1201、修复像素；1341、熔融连接部。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

图1是本申请的一实施例的显示面板的示意图，其中该阵列基板仅显出一个薄膜晶体管的结构，但本示意图这样画只是为了更清晰的展示薄膜晶体管的结构，并不代表该阵列基板仅包括一个薄膜晶体管。

如图1所示，作为本申请的一实施例，公开了一种显示面板100，包括阵列基板110和彩膜基板140；所述彩膜基板140上包括彩膜衬底141和公共电极142，所述公共电极142设置在所述彩膜衬底141上，所述阵列基板110包括阵列衬底111和薄膜晶体管121，所述薄膜晶体管121设置在所述彩膜衬底141上，所述薄膜晶体管121包括层叠设置在所述阵列衬底111上的第一金属层123、第一绝缘层124、半导体层125、第二金属层126、钝化层129和像素电极122；其中，所述第一金属层123为栅极，所述第二金属层126包括源极127和漏极128。本申请的主要发明点在于阵列基板，具体如下：

图2是本申请第一实施例的阵列基板的示意图，其中该阵列基板仅显出一个像素的结构，但本示意图这样画只是为了更清晰的展示像素的结构，以及本申请的关键发明点，并不代表该阵列基板仅包括一个像素。

如图2所示，所述阵列基板110包括阵列衬底111，以及设置于所述阵列衬底111上的多条扫描线112、多条数据线113和导电线115，多条所述扫描线112与多条所述数据线113交错排布围设出多个像素120；每个所述像素120包括像素电极122和薄膜晶体管121，所述薄膜晶体管121分别与所述扫描线112、数据线113和像素电极122连接，以控制所述像素电极122的充电；

其中，所述像素电极122与所述扫描线112部分重叠形成存储电容114；所述导电线115用于接入公共电极信号，所述导电线115与所述像素电极122之间设有连接部130；所述连接部为熔融连接所述导电线和像素电极的预设熔接点。其中，本申请中的导电线115是额外增设的，不与像素电极122相对重叠而形成存储电容114，与现有技术的公共线不同。其中，该导电线接入的公共电极信号的电位可以是0V，也可以是7V，当然也可以是其他电位，根据显示面板的需求不同而定。

本申请通过在数据线113上设置的导电线115，和在导电线115与所述像素电极122之间的设置的连接部130，而该导电线115则通入公共电极信号(该公共电极信号同时也是彩膜基板140侧的公共电极连接的信号)；在将连接部熔融之前，导电线与像素电极不导通；当像素出现亮点问题，特别是检测到所述薄膜晶体管121发生短路时，则断开所述薄膜晶体管121与所述像素电极122的连接，并在所述连接部130进行熔融处理，熔接并导通所述导电线115和所述像素电极122，从而将所述像素电极122拉到所述公共电极信号的电位，使得阵列基板110的像素电极与彩膜基板140侧公共电极的之间电压差为0，液晶不偏转，光无法通过，使出现亮点问题的像素实现暗点化。

本申请采用栅极型存储电容架构设计，虽然因为像素电极122直接与下一行扫描线112交叠形成存储电容114，不存在公共线，因而像素120出现亮点问题时，无法通过像素电极122直接与公共线143短接的方式实现暗点化，但是导电线115的存在，使得当像素120出现异常时，可以通过将像素电极122短接于导电线115以实现暗点化，为本领域技术人员提供了一种全新的暗点化处理方法。

具体的，如图2所示，所述导电线115与所述像素电极122同层设置，所述连接部130包括浮接金属线134，所述浮接金属线134与所述导电线115和像素电极122不同层，所述浮接金属线134的第一端135与所述像素电极122部分重叠，第二端136与所述导电线115部分重叠；在所述浮接金属线134熔融之前，所述导电线115与所述像素电极122不导通；当出现亮点问题时，需要切断薄膜晶体管121和像素电极122的连接，并在所述浮接金属线134的第一端135与所述像素电极122进行熔融处理，将第一端135和像素电极122熔接导通，同时，在所述浮接金属线134的第二端136与所述导电线115进行熔融处理，将第二端136和导电线115熔接导通，将公共电极信号接入所述像素电极122，将所述像素电极122的电位拉到所述公共电极信号的电位，将出现亮点问题的像素实现暗点化；

而该导电线115设置在数据线113的上方，则可以减少导电线115的空间占用，而且一定程度上对数据线有屏蔽作用，避免传输电压高频率变化的数据信号的数据线与公共电极142产生紊乱电场，造成液晶偏转紊乱，从而避免了显示不均匀，提高了产品良率和像素120修复率。

为了使得遮光效果更好：所述导电线115在所述阵列基板上的投影完全覆盖所述数据线113；本方案中，显示面板100在实际使用中，数据线113与公共电极之间也存在电场，这是数据线113需要对应设置遮光层的原因，导电线115完全覆盖在数据线113上，具体的，导电线115的宽度可以和数据线113宽度一致，也可以设置宽度比数据线113的宽度宽，则导电线115对数据线113和公共电极之间的电场起到了屏蔽作用，数据线113周边的电场紊乱情况得到改善，显示不均的问题得到改善。

另外，如果像素电极122还连接有其他电路，在进行暗点化处理时，需要一并切断，例如若是阵列基板的像素采用主像素电极+辅像素电极的架构的话，其中，辅像素电极不止连接于薄膜晶体管，还可能通过放电电容连接到扫描线等，此时，若像素出现亮点问题，需要进行暗点化处理时，除了需要切断薄膜晶体管和主像素电极以及辅像素电极的连接之外，还需要切断辅像素电极与扫描线的连接；并需要对应主像素电极的连接部，以及辅像素电极的连接部进行熔融处理，以将主像素电极和辅像素电极的电位拉低至公共电极信号的电位，从而实现暗点化处理。

本申请的导电线可以包括第一导电线和第二导电线，该第一导电线采用图2的架构，而第二导电线则可以与扫描线同层设置，并且与像素电极122部分重叠，此时该第二导电线与像素电极形成第二存储电容(图中未示出)；该第二导电线可以设置在扫描线靠近像素电极的一侧，也可以设置在数据线靠近像素电极的一侧。

在一实施例中，所述阵列基板110对应所述扫描线设置有遮光层(图中未示出)，对应所述数据线113则不额外设置遮光层；本方案中，不管像素是否短路正常与否，导电线115都与公共电极连接，具有公共电极的信号，因此，导电线115与公共电极的电压差为0，电场为0，液晶不偏转，光不通过，一直处于暗态，相当于遮光层而使得数据线113上方无需额外设置遮光层结构即可避免显示不均匀的问题的产生。

该浮接金属线与扫描线112或数据线113同层设置；但不管设置在哪里，该浮接金属线在进行像素修复之前，在完成熔融处理之前，不能导通导电线和像素电极，且在需要进行像素修复时，可以熔接像素电极和导电线即可。

图3是本申请第二实施例的阵列基板的示意图，如图3所示，与图2所示的实施例相比，本实施例主要的区别点在于：

所述连接部130还包括第一延伸部131，所述第一延伸部131为所述导电线115向所述像素电极122的方向延伸的延伸部，所述第一延伸部与所述像素电极不重叠，所述浮接金属线134的第二端136与所述第一延伸部131部分重叠。本方案中，此处的浮接金属线134和导电线115的第一延伸部131，第一延伸部131向所述像素电极122延伸，本方案中，将浮接金属线134直接连接到导电线115本体处，熔接导电线115和浮接金属线134时，容易出现熔接失误，而导致导电线115与数据线113或扫描线112短接，损坏显示面板100的问题，因此，特设一个第一延伸部131，将第一延伸部131向外延伸，使得浮接金属线134在像素电极122和数据线113的间隔处与第一延伸部131部分充电，在熔接的时远离数据线113和扫描线112，避免熔接失误造成短路等问题，同时也不用增加制程和工艺难度。

图4是本申请第三实施例的阵列基板的示意图，如图4所示，与图2所示的实施例相比，本实施例主要的区别点在于：

所述连接部130包括由所述像素电极122向所述导电线115延伸的第二延伸部132，所述第二延伸部132为所述像素电极122向所述导电线115的方向延伸的延伸部，所述第二延伸部132与所述导电线115不重叠，所述桥接金属线的第一端135与所述第二延伸部132部分重叠。

图5是本申请第四实施例的阵列基板的示意图，如图5所示，与图2所示的实施例相比，本实施例主要的区别点在于：

所述导电线115与所述像素电极122不同层设置，所述连接部130包括第三延伸部133，所述第三延伸部与所述导电线同层形成，所述第三延伸部133为所述导电线115向所述像素电极122延伸的延伸部，所述第三延伸部133的一端连接于所述导电线115，另一端从所述导电线向所述像素电极122方向延伸，并与所述像素电极122部分重叠，所述第三延伸部与所述像素电极之间设有绝缘层；在所述第三延伸部133熔融之前，所述导电线115与所述像素电极122不导通在所述第三延伸部133和所述像素电极122熔接之后，所述导电线115和所述像素电极122导通，并将所述像素电极122的电位拉到所述公共电极信号的电位，本方案中，第三延伸部133的设置，使得在熔接导电线115和像素电极122时，熔接点位于像素电极和第三延伸部的重叠处，而不在数据线的处，避免熔接过度导致的数据线113短接或熔断等问题。

除了上述区别以外，在不相冲突的情况下，该图4所示的实施例中公开的技术特征，均可以结合应用于本实施例中。

图6是本申请第四实施例的阵列基板的示意图，如图6所示，与图5所示的实施例相比，本实施例主要的区别点在于：

所述连接部130包括由所述像素电极122向所述导电线115延伸的第四延伸部135，所述第四延伸部135为所述像素电极122向所述导电线115延伸的延伸部，所述第四延伸部135与所述导电线115之间设有绝缘层，所述第四延伸部135与所述导电线115部分重叠；本方案中，当发生短路时，通过第四延伸部135和导电线115的熔接实现暗点化处理，可以修复亮点问题。

图7是本申请实施例的暗点化处理方法的流程图，如图7所示，结合图1-6可知，本申请的公开了一种暗点化处理方法，应用于本申请公开的任意一种阵列基板和显示面板，所述暗点化处理方法包括步骤：

S101：检测并确定亮点像素；

S102：切断亮点像素对应的薄膜晶体管和像素电极的连接；

S103：以及对连接部进行熔融处理，将亮点像素的像素电极和导电线导通。本实施例的暗点化处理方法可以应用到本申请公开的任意一种阵列基板。另外，本申请的暗点化处理方法主要适用于薄膜晶体管短路等造成的亮点问题。

图8是本申请实施例的显示面板的示意图，如图8所示，结合图1-7可知，本申请还公开了一种显示面板，包括采用本申请公开的所述的暗点化处理方法进行修复的阵列基板，以及和所述阵列基板对盒设置的彩膜基板；

所述阵列基板包括至少一个修复像素，所述修复像素包括熔融连接部，所述修复像素的像素电极与对应的所述薄膜晶体管不导通，所述熔融连接部将所述修复像素的像素电极与所述导电线导通，并将所述修复像素的像素电极的电位拉到所述公共电极信号的电位；

其中，所述修复像素为出现亮点问题并被暗点化处理的所述像素，所述熔融连接部为完成熔融处理后的所述连接部。

其中，所述修复像素1201为暗点化处理的像素120，所述熔融连接部1341为完成熔融处理后的所述连接部134。其中，当出现亮点问题的像素需要进行修复时，亮点像素对应的像素电极与薄膜晶体管的连接需要被切断从而不导通(例如因为薄膜晶体管短路而导致亮点问题时，则需要激光切断像素电极和薄膜晶体管的连接)，避免无法将像素电极的电位拉到公共电压信号的电位，具体可以采用激光熔融以将像素电极和导电线导通，采用激光熔断将像素电极和薄膜晶体管断开连接。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

另外，本案涉及到的实施例和技术特征，在不相冲突的前提下可以进行结合应用，例如，不同位置的像素可以根据不同需求，采用不同的连接部设计。

本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括阵列衬底、以及设置于所述阵列衬底上的：

多条扫描线；

多条数据线，多条所述扫描线与多条所述数据线交错排布围设出多个像素；每个所述像素包括像素电极和薄膜晶体管，所述薄膜晶体管分别与所述扫描线、数据线和像素电极连接；所述像素电极与所述扫描线部分重叠形成存储电容；

以及导电线，用于接入公共电极信号，所述导电线与所述像素电极之间设有连接部，所述连接部为熔融连接所述导电线和像素电极的预设熔接点。

2.权利要求1所述的一种阵列基板，其特征在于，所述导电线位于所述数据线的上方，所述数据线和导电线之间设置有绝缘层，所述导电线在所述阵列基板上的投影完全覆盖所述数据线。

3.权利要求1所述的一种阵列基板，其特征在于，所述导电线与所述像素电极同层设置，所述连接部包括浮接金属线，所述浮接金属线与所述导电线和像素电极不同层，所述浮接金属线的第一端与所述像素电极部分重叠，第二端与所述导电线部分重叠。

4.如权利要求3所述的一种阵列基板，其特征在于，所述连接部还包括第一延伸部，所述第一延伸部为所述导电线向所述像素电极的方向延伸的延伸部，所述第一延伸部与所述像素电极不重叠，所述浮接金属线的第二端与所述第一延伸部部分重叠。

5.如权利要求3所述的一种阵列基板，其特征在于，所述浮接金属线与所述扫描线或所述数据线同层设置。

6.权利要求1所述的一种阵列基板，其特征在于，所述导电线与所述像素电极不同层设置，所述连接部包括第三延伸部，所述第三延伸部与所述导电线同层形成，所述第三延伸部的一端连接于所述导电线，另一端从所述导电线向所述像素电极方向延伸，并与所述像素电极部分重叠，所述第三延伸部与所述像素电极之间设有绝缘层。

7.权利要求1所述的一种阵列基板，其特征在于，所述阵列基板对应所述扫描线设置有遮光层，对应所述数据线不设置遮光层。

8.权利要求1所述的一种阵列基板，其特征在于，包括：

所述薄膜晶体管和像素电极连接于当前行所述扫描线；所述存储电容由当前行所述扫描线连接的所述像素电极与下一行所述扫描线部分重叠形成；

所述导电线与所述像素电极同层设置；

所述连接部包括浮接金属线和第一延伸部，所述第一延伸部为所述导电线向所述像素电极的方向延伸的延伸部，所述第一延伸部与所述像素电极不重叠，所述浮接金属线与所述导电线和像素电极不同层，所述浮接金属线的第一端与所述像素电极部分重叠，第二端与所述第一延伸部部分重叠；

所述导电线的宽度比所述数据线的宽度宽，且所述导电线在所述阵列基板上的投影完全覆盖所述数据线。

9.一种暗点化处理方法，应用于如权利要求1-8任意一项所述的阵列基板，其特征在于，所述暗点化处理方法包括步骤：

检测并确定亮点像素；

切断亮点像素对应的薄膜晶体管和像素电极的连接；

以及对连接部进行熔融处理，将亮点像素的像素电极和导电线导通。

10.一种显示面板，其特征在于，包括采用如权利要求1-9任意一项所述阵列基板，以及和所述阵列基板对盒设置的彩膜基板；

所述阵列基板包括至少一个修复像素，所述修复像素包括熔融连接部，所述修复像素的像素电极与对应的所述薄膜晶体管不导通，所述熔融连接部将所述修复像素的像素电极与所述导电线导通，并将所述修复像素的像素电极的电位拉到所述公共电极信号的电位；

其中，所述修复像素为出现亮点问题并被暗点化处理的所述像素，所述熔融连接部为完成熔融处理后的所述连接部。

Images