KR20010090547A - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR20010090547A KR20010090547A KR1020010015306A KR20010015306A KR20010090547A KR 20010090547 A KR20010090547 A KR 20010090547A KR 1020010015306 A KR1020010015306 A KR 1020010015306A KR 20010015306 A KR20010015306 A KR 20010015306A KR 20010090547 A KR20010090547 A KR 20010090547A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- signal line
- pixel
- wiring
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정표시장치로서, 양산성이 향상된 광시야각, 고화질이며, 신뢰성이 높은 액정표시장치에 관한 것이다.
광시야각을 가지는 IPS 방식의 액정표시장치는 통전하여 표시를 계속하고 있으면, 검은 불균일 스폿패턴(불균일 스폿오염)이 발생한다. 또, IPS 방식에서는, 비저항이 낮은 액정을 이용하기 때문에, 액정속의 불순물이, 표시중에 유동하고, 불정형의 검은얼룩이 되거나, 표시패턴의 끝부분에 잔상(스티킹)이 발생한다.
이것을 방지하기 위해서, 한쌍의 기판에 협지된 액정층과, 기판의 한쪽의 측에 매트릭스상으로 복수의 화소가 형성된 액정표시장치에서, 복수의 화소가 형성되는 측의 기판에는 영상을 표시하기 위한 제 1 전극군 및 배선군이 형성되고, 액정측과 제 1 전극군 및 배선군 사이에는 보호막이 형성되고, 상기 보호막과 상기 기판의 다른쪽 기판 사이에 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 제 2 전극 또는 배선이 상기 복수의 화소내에 적어도 1개 형성되어 이루어지는 것을 특징으로 하는 액정표시장치를 제공한다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 액티브 ·매트릭스형 액정표시장치에 관한 것이다.
박막트랜지스터(TFT)로 대표되는 액티브소자를 이용한 액티브매트릭스형 액정표시장치는 얇고, 가볍다는 특징과 브라운관에 필적하는 고화질이라는 점에서, OA기기 등의 표시단말로서 널리 보급되기 시작하고 있다.
이 액정표시장치의 표시방식에는, 크게 다음과 같이 2 가지로 대별할 수 있다. 하나는, 투명전극이 구성된 2개의 기판에 의해 액정을 끼워넣고, 투명전극에 인가된 전압으로 동작시키고, 액정에 입사된 빛을 변조하여 표시하는 방식으로 , 현재, 보급하고 있는 제품의 거의 대부분이 이 방식을 채용하고 있다. 또 하나는, 동일기판 위에 구성한 2개의 전극 사이의 기판면에 거의 평행한 전계의 의해 액정을 동작시키고, 액정에 입사한 빛을 변조하여 표시하는 방식으로, 시야각이 현저하게 넓다는 특징을 가지며, 주로 액정모니터제품의 일부에 채용되고 있다.
후자의 방식의 특징에 관해서는, 예를 들면, 특허출원공표평 5- 505247 혹은 특공소63 - 21907, 특개평 6 - 160878, 특개평 9 - 15650, 특개평 7 - 225388, 특개평 7 - 306417, 미국특허 5,754,266, 미국특허 2,701,698, 미국특허 5,910, 271 등의 문헌에 기재되어 있다.
또, 전자의 방식 가운데서 보호막 위에 전극을 설치하는 것으로서는, 특개평 5 - 165059, 특개평 5 - 323373, 미국특허 5,334,859가 있다.
그러나, 이와 같은 구성으로 이루어지는 후자의 액정표시장치는, 통전하여 표시를 계속하고 있으면, 여기저기에 검은 불균일 스폿패턴(이하, 불균일 스폿패턴오염 이라 칭한다)이 발생한다는 것이 확인되고 있다. 이 불균일 스폿패턴 오염은, 특히, 특개평 7 - 225388, 특개평 7 - 306417에 기재되어 있는 것과 같은, 시아노기를 가지는 액정을 이용한 것에 발생하기 쉽다는 사실이, 확인되고 있다.
또, 다른 과제로서, 후자의 방식에서는, 특개평 7 - 306417에 기재되어 있는 바와 같이, 비저항이 낮은 액정을 이용하는 것이 가능하지만, 이와 같은 액정은 불순물을 끌어 들이기 쉬운 경향이 있기 때문에, 액정속의 불순물이 표시중에 유동하고, 불정형의 검은얼룩이 되거나, 표시패턴의 끝부분에 고이어, 잔상(스티킹)으로 관측된다는 문제가 있다는 것이 밝혀졌다.
본 발명은, 이와 같은 사정에 의거하여 고안된 것으로서, 그 목적은, 횡전계액정표시장치(IPS : In-Plane Switching mode)의 양산에 특유한 폐해인 불정형의 검은얼룩(불균일 스폿패턴오염) 등을 방지하고, 고시야각, 고화질 또한 고신뢰서을 가지는 액정표시장치를 제공하는데 있다.
도 1 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1 화소를 나타내는 평면도이다.
도 2 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1 화소의 주변을 나타내는 평면도이다.
도 3 은 도 1의 A - A' 절단선의 액정표시스위칭영역부분의 단면도이다.
도 4 는 도 1의 B - B' 절단선의 박막트랜지스터소자(TFT) 부분의 단면도이다.
도 5 는 도 1의 C - C' 절단선의 축적용량(Cstg) 부분의 단면도이다.
도 6 은 도 1의 D - D' 절단선의 전극(ST) 부분의 단면도이다.
도 7 은 표시패널 표시패널 매트릭스주변부의 구성을 설명하기 위한 평면도이다.
도 8 은 게이트단자(GTM)와 게이트배선(GL)의 접속부분 주위를 나타내는 평면도와 평면도이다.
도 9 는 드레인단자(DTM)와 영상신호선(DL)의 접속부 부근을 나타내는 평면도와 단면도이다.
도 10 은 공통전극단자(CTM1), 공통버스라인(CB2) 및 공통전압신호선(CL)의접속부 부근을 나타내는 평면도와 단면도이다.
도 11 은 공통전극단자(CTM2), 공통버스라인(CB2) 및 공통전압신호선(CL)의 접속부 부근을 나타내는 평면도와 단면도이다.
도 12 는 본 발명의 액티크 ·매트릭스형 컬러액정표시장치의 매트릭수부와 그 주변을 포함하는 회로도이다.
도 13 은 본 발명의 한 실시예의 액티브 ·매트릭스형 컬러 액정표시장치의 구동파형을 나타내는 도면이다.
도 14 는 기판(SUB1)측의 공정 A ∼ C의 제조공정을 나타내는 화소부와 게이트단자부의 단면도의 플로우차트이다.
도 15 는 기판(SUB1)측의 공정(D ∼ E)의 제조공정을 나타내는 화소부와 게이트단자부의 단면도의 플로우차트이다.
도 16 은 기판(SUB1)측의 공정(F)의 제조공정을 나타내는 화소부와 게이트단자부의 단면도의 플로우차트이다.
도 17 은 액정표새패널에 주변 구동회로를 실장한 상태를 나타내는 상면도이다.
도 18 은 구동회로를 구성하는 집적회로칩(CH1)가 플렉시블배선기판에 탑재된 테이프캐리어패키지(TCP)의 단면구조를 나타내는 도면이다.
도 19 는 테이프캐리어패키지(TCP)를 액정표시패널(PNL)의 주사신호회로용 단자(GTM)에 접속한 상태를 나타내는 요부단면도이다.
도 20 은 액정표시모듈의 분해사시도이다.
도 21 은 실시예 1의 러빙방향과 편광판의 투과축의 각도를 나타내는 도면이다.
도 22 는 본 발명의 한 실시예의 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 23 은 도 22의 D - D' 절단선의 전극(ST)부분의 단면도이다.
도 24 는 본 발명의 한 실시예의 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 25 는 도 24의 D - D' 절단선의 전극(ST)부분의 단면도이다.
도 26 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 27 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소의 주변을 나타내는 평면도이다.
도 28 은 도 26의 D - D' 절단선의 전극(ST) 부분과 보조용량(Cadd)부분의 단면도이다.
도 29 는 본 발명의 한 실시예의 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 30 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 31 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 32 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 33 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 34 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 35 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 36 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 37 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 38 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 39 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 40 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 41 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 42 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 43 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 44 는 도 43의 E - E' 절단선의 전극(ST)부분을 나타내는 단면도이다.
도 45 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 하변부근(유효표시영역외)의 전극(ST)과 영상시호선의 접속부를 나타내는 평면도이다.
도 46 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 47 은 도 46의 F - F' 절단선의 전극(ST)부분의 단면도이다.
도 48 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 49 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 50 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 51 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 52 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의액정표시부의 1화소를 나타내는 평면도이다.
도 53 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 54 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 55 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 56 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 57 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 58 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 59 는 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 60 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 61 은 본 발명의 한 실시예인 액티브 ·매트릭스형 컬러액정표시장치의 액정표시부의 1화소를 나타내는 평면도이다.
도 62 는 종래예의 1화소를 나타내는 평면도이다.
도 63 은 양극측의 불균일 스폿패턴 발생의 원리는 나타내는 도면이다.
도 64 는 양극측의 불균일 스폿패턴 발생의 원리를 나타내는 도면이다.
도 65 는 시아노계 액정의 분자구조의 한예를 나타내는 도면이다.
도 66 은 시아노계 액정의 환원반응의 한예를 나타내는 도면이다.
도 67 은 양극측에 전극(ST)을 설치한 경우의 불균일 스폿패턴 발생의 억제원리를 나타내는 도면이다.
도 68 은 양극측에 전극(ST)을 설치한 경우의 불균일 스폿패턴 발생의 억제원리를 나타내는 도면이다.
<도면의 주요부분에 대한 부호설명>
CL : 대향전압신호선 Cstg : 축적용량
CT,CT2,CT3 : 전극 DL : 영상신호선
GL : 대향전극신호선 PIXEL : 픽셀
PX,PX2,PX3 : 화소전극 SD1,SD2 : 드레인전극
TH : 스루홀
본 발명에서 개시되는 발명 가운데, 대표적인 개요를 간단하게 설명하면, 이다음과 같다.
즉, 1쌍의 기판의 한쪽에 형성된 패시베이션막의 아래에는 영상을 표시하기 위한 주사신호선, 영상신호선, 화소전극, 대향전극이 형성되고, 이 패시베이션막의 위에는, 양극 또는 음극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선을 형성하고, 상기 영상을 표시하기 위한 전극 또는 배선과, 상기 양극 또는 음극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선을, 스루홀을 통해서 접속한 구성을 가지는 횡전계방식의 액정표시장치이다.
이것에 의해, 각 전극 및 배선 위에 보호막결함이 존재한 경우에 발생하는,스폿패턴의 검은얼룩(불균일 스폿패턴오염)을 억제할 수 있다. 이밖에, 본 발명에서, 음극측의 전극 또는 배선이란 주사선신호를 의미한다. 또, 주사신호선에 대해서 전위가 높은 전극 또는 배선을 양극측의 전극 또는 배선으로 하고, 양극측의 전극 또는 배선과는 영상신호선, 화소전극, 대향전극 등의 영상신호를 표시하기 위해서 필요한 전극 또는 배선을 의미한다.
본 발명의 또 다른 수단, 효과에 대해서는 본 명세서로 확실해질 것이다.
본 발명의 개요를 이하에 나타낸다. 이밖에 실시예의 조합은, 모두 본 발명의 범주이다.
(실시예 1)
《액티브 ·매트릭스 액정표시장치》
이하, 액티브 ·매트릭스 방식의 컬러액정표시장치에 본 발명을 적용한 실시예를 설명한다. 그리고, 이하에서 설명하는 도면에서, 동일기능을 가지는 것은 동일부호를 붙이고, 그 중복설명은 생략한다.
《매트릭스부(화소부)의 평면구성》
도 1은 본 발명의 액티브 ·매트릭스방식의 컬러액정표시장치의 1화소, 도 2는 그 주변의 관계를 나타내는 평면도이다.
도 1, 도 2와 같이, 각 화소(PIXEL)는, 인접하는 2라인의 주사신호선(게이트신호선 또는 수직신호선)(GL)과, 인접하는 2라인의 영상신호선(드레인신호선 또는 수직신호선)(DL) 의 교차영역내(4라인의 신호선으로 둘러쌓인 영역내)에 배치된다. 각 화소(PIXEL)은 박막트랜지스터(TFT), 축적용량(Cstg), 화소전극(PX), 대향전극(CT,CT2) 및 대향전극신호선(CL)을 포함한다. 주사신호선(GL), 대향전압신호선(CL)은 도 1, 도 2에서는 좌우방향으로 연장되고, 상하방향으로 복수라인 배치되어 있다. 영상신호선(DL)은 상항방향으로 연장되고, 좌우방향으로 복수라인 배치되어 있다. 화선전극(PX)은 도전막(d3)로 구성되고, 일체성형된 소스전극(SD1)을 통해서 박막트랜지스터(TFT)와 전기적으로 접속되며, 한편, 대향전극(CT,CT2)은 도전막 (g3)로 형성되고, 영상신호선(DL)과 일체형성되어 있다. 또, 박막트랜지스터(TFT)의 드레인전극(SD2)는 화소전극(PX)와 동일 도전막(d3)으로 형성되고, 영상신호 선(DL)과 일체형성되어 있다. 또, 박막트랜지스터(TFT)의 게이트전극은, 주사신호선(GL)의 일부가 겸용하고 있다. 또, 축적용량(Cstg)은, 대향전극신호선(GL)과 화소전극의 일부(PX2)를 중첩시키는 것에 의해 형성하고 있다.
화소전극(PX)과 대향전극(CT,CT2)은 서로 대향하고, 각 화소전극(PX)와 대향전극(CT,CT2) 사이의 기판면에 거의 평행한 전계 또는, 기판면에 평행한 성분을 갖는 전계에 의해 액정(LC)의 광학적인 상태를 제어하고, 표시를 제어한다. 화소전극(PX)와 대향전극(CT,CT2)은 빗살형으로 구성되고, 각각 도 1, 도 2의 상하방향으로 길고 가는 전극으로 되어 있다.
1화소내의 대향전극(CT)의 라인수(O)(빗살갯수)는, 화소전극(PX)의 라인수(빗살갯수)(P)와 O = P -1의 관계를 반드시 갖도록 구성하고(본 실시예에서는, O = 1, P = 2), 대향전극(CT2)의 라인수는 반드시 2라인으로 한다. 이것은, 대향전극 (CT,CT2)과 화소전극(PX)을 번갈아 배치하고, 또한, 대향전극(CT2)을 영상신호선 (DL)에 반드시 인접시키기 위해서다. 이것에 의해, 대향전극(CT,CT2)과 화소전극(PX) 사이의 전계가, 영상신호선(DL)에서 발생하는 전계로부터 영향을 받지 않도록, 대향전극(CT2)으로 영상신호선(DL)로부터의 전기력선을 실드(차폐)할 수 있다. 대향전극(CT2)은, 대향전압신호선(CL)에 의해 항상 외부에서 전위를 공급받고 있기 때문에, 전위는 안정되어 있다. 이 때문에, 영상신호선(DL)에 인접하여도, 전위의 변동이 거의 없다. 또, 이것에 의해, 화소전극(PX)의 영상신호선(DL)으로부터의 기하학적인 위치가 멀어지므로, 화소전극(PX)과 영상신호선(DL) 사이의 기생용량이 대폭적으로 감소하고, 화소전극전위(Vs)의 영상신호전압에 의한 변동도 억제할 수 있다. 그 결과, 상하방향으로 발생하는 크로스토크(누화)(종스미어라고 불리는 화질불량)를 억제할 수 있다.
화소전극(PX)의 전극폭은, 개구율을 크게하기 때문에 가공정도가 허용하는 한 작게 한다. 또, 대향전극(CT)의 전극폭도, 개구율을 크게 하기 때문에 가공정도가 허용한는 한 작게한다. 본 실시예에서는 화선전극(PX)을 5 ㎛, 대향전극(CT)을 5 ㎛ 으로 했다. 이밖에, 화소전극(PX)와 대향전극(CT)의 전극폭은, 다르게 해도 좋으며, 4 ㎛, 6 ㎛, 7 ㎛, 8 ㎛ 등 화소설계의 사정에 따라서 각각 다르다.
또, 영상신호선(DL)의 전극폭은, 화소전극(PX) 또는 대향전극(CT)의 전극폭과 동일하게 해도 좋지만, 단선을 방지하기 위해서, 화소전극(PX)와 대향전극(CT)에 비교하여 약간 넓게 하는 것이 바람직하다. 본 실시예에서는, 영상신호선(DL)의 전극폭을 8 ㎛으로 했다. 여기서, 영상신호선(DL)의 전극폭은, 인접하는 대향전극 (CT2)의 전극폭의 2배 미만으로 정해져 있는 경우에는, 영상신호선(DL)에 인접하는 대향전극(CT2)의 전극폭을 영상신호선(DL)의 전극폭의 1/2를 넘는 값으로 한다. 이것은 영상신호선(DL)에서 발생하는 전기력선을 각각 양옆의 대향전극(CT2)으로 흡수하기 위해서이고, 어느 전극폭에서 발생하는 전기력선을 흡수하기에는, 이것과 동일 폭이상의 전극폭을 갖는 전극이 필요하다.
따라서, 영상신호선(DL)의 전극의 절반(4 ㎛씩)에서 발생하는 전기력선을 각각 양옆의 대향전극(CT2)이 흡수하면 좋기 때문에, 영상신호선(DL)에 인접하는 대향전극(CT)의 전극폭이 1/2을 넘게한다.
또, 대향전극(CT2)과 화소전극(PX) 사이의 영역의 액정분자를 동작시키기 위해, 대향전극(CT2)은 화소전극(PX)의 전기력선도 흡수하고, 전계를 발생할 필요가 있으므로, 대향전극(CT2)의 전극폭은 화소전극(PX)의 전극폭의 1/2을 넘을 필요가 있다. 따라서, 대향전극(CT2)의 전극폭은, 이들 양쪽을 만족하기 때문에, 영상신호선(DL)의 전극폭의 1/2에 화소전극(PX)의 전극폭의 1/2을 더한 값 이상 필요하다. 본 실시예에서는, 대향전극(CT2)의 전극폭은, 10 ㎛ 으로 했다. 또 전체로서, 화상전극(PX)의 폭의 총합과 영상신호선의 폭을 더한 값이, 대향전극(CT,CT2)의 총합 이하가 되도록 하는 것이 바람직하다.
이것에 의해, 화소전극(PX)과 대향전극(CT,CT2) 사이의 전계를 유효 또는 균일하게 인가할 수 있는 동시에, 영상신호의 영향에 의해, 크로스토크가 발생하는, 특히, 상하방향(종방향의 크로스토크)을 방지할 수 있다.
또, 화소전극(PX), 대향전극(CT,CT2), 영상신호선(DL)의 폭은, 액정층의 두께방향에 대해서, 액정층전체에 충분한 전계를 인가하기 위해서는, 후술하는 액정층 두께보다도 크게하는 것이 바람직하다.
주사신호선(GL)은 단말측의 화소(후술하는 주사전극단자(GTM)의 반대측)의 게이트전극(GT)에 충분하게 주사전압이 인가하는 만큼의 저항치를 만족하도록 전극폭을 설정한다. 또, 대향전극신호선(GL)도 단말측의 화소(후술하는 공통버스라인 (CB1) 및 (CB2)에서 가장 먼 화소 즉 CB1과 CB2 중간화소)의 대향전극(CT)에 충분하게 대향전압이 인가할 수 있는 만큼의 저항치를 만족하도록 전극폭을 설정한다.
한편, 화소전극(PX)과 대향전극(CT,CT2) 사이의 전극간격 및 화소전극(PX)의 라인수와 대향전극(CT)의 라인수는, 화소피치, 액정재료, 특히, 액정재료고유의 구동전압파라미터와 액정신호구동회로(신호측 드라이버)의 내압에 의해서 결정된다. 이것은 액정재료에 의해서 최대투과율을 달성하는 전계강도가 다르기 때문에, 전극간격을 액정재료에 따라서 설정하고, 이용하는 영상신호구동회로(신호측 드라이버)의 내압으로 설정되는 신호전압의 최대진폭의 범위에서, 최대투과율이 얻어지도록 하기 위해서다. 본 실시예에서는, 화소피치를 99 ㎛ 로 했으므로, 후술하는 액정재료의 유전율이방성 △ε과 트위스트탄성정수 K22로 정해지는 구동전압파라미터에서, 전극간격은 13.5 ㎛, 화소전극(PX)의 라인수는 4로 했다.
이밖에, 본 실시예에서 나타낸 구체적인 수치는, 일예이고, 상술의 관계를 만족하는 범위에서는, 임의로 설정하여도, 본 발명과 동일 효과를 얻을 수 있다는 것이 확실하다.
본 발명의 요지가 되고, 가장 중요한 구성요소는, 도 1에 나타나는 전극(ST)이다. 이 전극(ST)에 의해, 원형으로 검고, 칙칙해지는 얼룩(불균일 스폿패턴오염)을 저감시킬 수 있다. 본 실시예에서는 전극(ST)은, 스루홀(TH)을 통해서, 화소전극의 일부(PX3)에 접속되어 있다. 상세한 내용은 이하와 같다.
《전극(ST)》
본 발명의 요지인 전극(ST)은, 원형으로 통전시간과 함께 검고, 칙칙해지는 스폿패턴의 얼룩(불균일 스폿패턴오염)을 저감시킬 수 있다.
도 62은, 종래예의 1화소의 평면도를 나타낸 것이다. 도 62의 화소에는, 보호막(PSV) 위에는, 전극은 없고, 각 전극 및 각 배선은, 보호막(PSV)에서, 액적은, 완전하게 절연되어 있다. 불균일 스폿패턴오염은, 액정속에 직류전류가 흐르는 것에 희한 전극반응으로 액정의 유지율이 저하하여, 발생하는 것이다. 그 원리를 이하에 나타낸다.
종래의 화소에서, 액정에 전류가 흐르기 위해서는, 전위가 다른 전극이, 2개 모두 보호막(PSV) 위로 노출하고, 그 사이를 리크전류를 흐르게 하는 것을 생각할 수 있었다. 그렇지만, 불균일 스폿패턴오염부의 현미경관찰에서는, 불균일 스폿패턴오염부에는 절연막의 결함이, 대부분에서 1개밖에 관측할 수 없었다. 이 점에서, 노출한 전극에서, 다른 전극의 보호막용량으로의 충전에 의한 전류에 의한 메커니즘이 추측되었다. 이 경우는, 보호막결함이 1개인 경우라도, 충전전류가 흐르고, 불균일 스폿패턴오염이 발생한다.
여기서, 고의로 보호막(PSV) 및 절연막(GI)에 결함을 생성한 시작품을 제작하고, 불균일 스포패턴오염의 상태를 확인했다. 그 결과, 1개의 전극 위에밖에 결함을 만들지 않은 영역에서도 불균일 스폿패턴오염이 발생하고 있고, 또, 다른 전위를 가진 2개의 전극의 각각에 결함이 생성한 영역에서도, 2개의 불균일 스폿패턴오염이 관측되고, 각각의 결함부에서 발생하고 있는 것이 분명해졌다. 이 사실로부터도, 후자의 보호막용량에 대한 충전에 의한 전극반응으로 불균일 스폿패턴오염이 발생하고 있다는 사실이 증명되고 있다.
도 63, 도 64에 그 상세한 메커니즘을 나타낸다. 도 63과 같이, 예를 들면, 전위가 높은 양극측의 전극 위에서는, 보호막결함을 불러 이르킨 금속제의 이물 또는 전극자체가 산화되어, 양이온이 되고, 다른 전극의 보호막용량을, 양극측의 전위에 충전해 간다. 이 충전전류는, 주변 화소용량으로도 흐르고, 양극측의 전위가 높아져서, 액정의 비저항이 저하하고, 액정에 걸리는 전압의 유지율이 저하한다. 그 결과, 전압 무인가로 검정을 얻는 정상블랙모드에서는, 보호막결함의 주변화소는, 그 주변보다도 어둡게 되어, 검은 스폿패턴의 불균일 휘도로서 관측된다.
또, 도 64와 같이, 전위가 낮은 양극측의 전극 위에서는, 액정분자가 환원, 분해되어, 음이온이 되고, 다른 전극의 보호막용량을, 음극측의 전위에 충전해 간다. 이 충전전류는, 주변의 화소용량으로도 흐르며, 음극측의 전위에 충전된 영역이 확대한다. 충전된 영역은, 음이온의 증가로, 이온농도가 높아지고, 액정의 비저항이 저하하고, 액정에 걸리는 전압의 유지율이 저하한다. 그 결과, 양극의 경우와 동일하게, 보호막결함의 주변 화소는, 그 주변보다도 어두어지고, 검은 스폿패턴의 불균일 휘도로서 관측된다.
여기서 도의 XY은 액정분자를 표시하며, X, Y-는 그 분해후의 상태를 나타낸다. 또, α+, β-는, 액정속의 불순물이온 또는 도우펀트(불순물, dopant)가 해리한 상태를 나타내고, Z+는, 이물 또는 전극이 용해하여 이온화한 상태를 나타낸다.
특히, 기판면에 평행한 전계를 거는 방식(In-Plane Swithcing 방식)에서는, 비저항이 낮고, 트위스트 네마틱방식의 TFT-LCD 에서는 사용할 수 없지만, 고속응답으로, 저전압구동이 가능한 시아노를 가지는 시아노계 액정을 이용하는 것이 유리하다. 도 65에, 시안계의 액정분자구조의 일예를 나타낸다. 이밖에 도에는, 분자구조의 일부만을 나태나고 있다.
이와 같은 액정분자는, 음극에서, 예를 들면, 도 66과 같은 환원반응을 하여, 중성의 모체부분과, 시아노이온으로 분해된다. 이와 같이, 종래의 화소에서는, 보호막결함이 하나라도 있으면, 검은 스폿패턴의 얼룩(불균일 스폿패턴오염)이 발생한다.
이 불균일 스폿패턴오염은, 초기상태에서는 반응이 일어나지 않으므로, 확인되지 않지만, 통전을 계속하면 반응이 진행하고, 확인할 수 있는 레벨이 되어, 표시불량을 불러 일으킨다.
여기서, 본 발명에서는, 보호막 위에 고의로 전위가 가해진 전극 또는 반도체를 설치한다. 환언하면, 전위가 가해진 전극 또는 반도체를 보호막 위 또는 배향막 아래에 형성한다. 이것에 의해, 보호막용량에, 사전에 충전을 시켜두는 것에 의해, 보호막결함이 발생하고, 전극이 노출하여도, 충전전류가 흐르기 어려워진다.
이것에 의해, 음극 또는 양극에서의 전류반응(전기화확반응)이 제어된 금속이온의 용해, 액정분자의 환원이 억제된다. 환언하면, 전극반응은 전류가 흘러서 비로서 일어나는 현상이며, 전류가 흐르지 않으면 일어나지 않으므로 불균일 스폿패턴의 발생이 억제된다. 그 결과, 액정분자에 걸리는 전압의 유지율저하를 방지하므로, 불균일 스폿패턴오염은 경감된다. 도 67에 양극측에 전극(ST)을 설치한 경우, 도 68에 음극측에 설치한 경우를 나타냈다.
본 실시예에서는, 전극(ST)은, 금속막(금속원자를 포함하는 층)(i1)로 형성되어 있고, 스루홀(TH)를 통해서, 화소전극의 일부(PX3)에 접속되어 있다. 게다가, 이 전극(ST)은, 외부에서 반드시 전위가 공급되어 있는 것이 필요하며, 부동전극에서는 효과가 없기 때문에, 도 1, 도 6과 같이 보호막(PSV)에 스루홀(TH)를 열어서, 다른 전극에 접속되어 있다. 본 실시예에서는 화소전극(PX)과 일체형성된 화소전극의 일부(PX3)에 접속시켰다.
또, 화소전극의 일부(PX3)는 스루홀이나 전극(ST)이 제조상의 불균일한 가공이 있어도 반드시, 콘택이 되도록, 도 1과 같은 화소전극(PX)보다 큰 대좌를, 화소전극의 스루홀(TH)에 합쳐지는 부분에, 화소전극(PX)과 일체적으로 설치했다.
이와 같이, 본 실시예에서, 화소전극에 전기적으로 접속한 전극(ST)을 보호막(PAS) 위에 형성했다. 이것에 의해, 화소전극(PX) 및 대향전극(CT,CT2)과 액정 사이에 결과적으로 형성되는, 보호막(PSV) 또는 보호막(PSV1) 및 절연막(GI)을 유전체로 한 용량(보호막용량)에, 전극(ST)에 의해 정상적으로 충전되고, 전극(ST)과 직류적으로 거의 같은 전위(교류의 경우는 그 직류성분이 같은전위)를 갖는 전극이 이물질 등으로, 액정층에 노출하여도, 충전전류가 흐르는 일은 없다. 따라서, 노출한 전극부근에서의 전기화학반응(전극반응)은 일어나지 않는다. 즉, 전극(ST)을 보호막(PSV) 위에 형성하는 것에 의해, 전극위의 보호막결합에 의한 다른 전극의 보호막용량에 대한 충전전류를 억제하여, 불균일 스폿패턴의 발생이 억제된다.
특히, 본 발명에서는, 음극측의 전극 또는 배선으로 게이트(GT) 또는 주사신호선(GL)이 정의된다. 또, 게이트전극(GT) 또는 주사신호선(GL)에 대해서 전위가 높은 전극 또는 배선을 양극측의 전극 또는 배선으로 정의하고, 양극측의 전극 또는 배선으로서는 소스전극(SD1), 드레인전극(SD2), 영상신호선(DL), 화소전극(PX), 대향전극(CT,CT2), 대향전압신호선(CL)이 있다. 상술한 바와 같이, 본 실시예에서는, 양극측의 전극 또는 배선의 일례로서 전극(ST)이 화소전극(PX)에 전기적으로 접속되어 있지만, 전극(ST)에는 전극과 양극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선에 접속되어도 좋다. 이들 조합 및 그 특유한 효과에 대해서는, 다른 실시예로서 후술한다.
또, 본 실시예에서는, 전극(ST)에 금속막(금속원자를 포함하는 층)을 이용하고 있지만, ITO, IZO를 이용해도 좋다. 또, 알루미늄, 알루미늄합금 등의 자기산화막을 형성하는 금속을 이용해도 좋다. ITO, IZO, 알루미늄, 알루미늄합금 등의 자기산화금속은 산화물이기 때문에, 전극(ST)의 형성후에, 산화반응이 다른 금속막에 비교해서 발생하기 어렵기 때문이다. 특히, 전극(ST)은 보호막(PSV) 위에 설치하기 때문에, 산화반응이 생기면 전자 또는 정공이 유출하고, 액정재료속으로 금속이온이 녹을 염려가 있기 때문에, 상술한 산화막을 이용하는 것이 바람직하다. 단, 그와 같은 염려가 없는 경우는 산화물이 아닌 금속재료를 이용해도 좋다.
이밖에, 전극(ST)은 상술한 상세 메커니즘에 의거하여 복수의 화소내에 적어도 1개 있으면 좋다. 한편, 후술하는 실시예 7 및 8과 같이, 1화소내에 복수의 전극(ST)을 형성해도 좋다. 더욱이 본 실시예와 같이 1화소내에 1개의 전극(ST)을 설치해도 좋다는 것은 말할 필요도 없다.
《매트릭스부(화소부)의 단면구성》
도 3은, 도 1의 A - A' 절단선의 단면을 나타내는 도이고, 도 4는 도 1의 B - B' 절단선의 박막트랜지스터(TFT)의 단면도이고, 도 5는 도 1의 C - C'의 축적용량(Cstg)의 단면을 나타내는 도면이다. 도 3에서 도 5와 같이, 액정층(LC)을 기준으로 하여 하부투명유리기판(SUB1)측에는 박막트랜지스터(TFT), 축적용량(Cstg) 및 전극군이 형성되고, 상부 투명유리기판(SUB2)측에는 컬리필터(F1L), 차광용블랙매트릭스패턴(BM)이 형성되어 있다.
또, 투명유리기판(SUB1,SUB2)의 각각의 내측(액정(LC)측)의 표면에는, 액정의 초기배향을 제어하는 배향막(ORI, ORI2)이 설치되어 있고, 투명유리기판 (SUB1, SUB2)의 각각의 외측표면에는, 편광축이 직교하여 배치된(직교니콜배치) 편광판이 설치되어 있다.
또, 도 6에는, 도1의 D - D' 절단선의 단면도를 나타낸다. 전극(ST)은, 보호막(PSV) 위에 반드시 형성되지 않으면 안된다. 환언하면, 배향막(.ORI1)의 아래에 도점막이 형성되어 있다. 이 도전막은, 체적저항율이고, 1011 시예에서는, 이 전극(ST)의 도전막재료로서, 투명도전판(i1)(Indium-Zn-Oxide ITO: 네사막)을 이용했다. 이 전극(ST)의 재료로서는, 금속도 좋지만, 보호막(PSV) 위에 설치하는 재료는, 액정재료의 오염을 생각하면, 재료로서 안정된 ITO가 바람직하다. IZO(Indium-Zn-Oxide)에서도 마찬가지이다. 또, 금속을 이용하는 경우도 Cr 등의 표준전위가 낮고, 전기화학반응(전극반응)이 일어나기 쉬운 재료보다도, Al(합금도 포함)과 같은 전극반응이 일어나기 어려운 재료쪽이 바람직하다.
또, 이 전극(ST)은, 외부에서 반드시 전위가 공급되고 있어야만 하고, 부동으로는 효과가 없기 때문에, 도 1, 도 6과 같이 보호막(PSV)에 스루홀(TH)를 열고, 다른 전극에 접속하고 있다. 본 실시예에서는 화소전극(PX)과 일체형성된 화소전극의 일부(PX3)에 접속시켰다.
《TFT기판》
이하에서는, 하측 투명유리기판(SUB1)측 (TFT기판)의 구성을 더욱 상세하게 설명한다.
《박막트랜지스터(TFT)》
박막트랜지스터(TFT)는, 주사신호선(GL)의 일부인 게이트전극(GT)에 양의 바이어스를 인가하면, 소스 - 드레인 사이의 채널저항이 작아지고, 바이어스를 영으로 하면, 채널저항은 커지도록 동작한다.
박막트랜지스터(TFT)는, 도 3에 나타내듯이, 게이트전극(GT), 절연막(GI), i형(진성, intrinsic, 반도체결정불순물이 도프되어 있지 않다) 비정질실리콘(Si)으로 이루어지는 i형반도체층(AS), 1쌍의 소스전극(SD1), 드레인전극(SD2)을 가진다. 또, 소스, 드레인은 본래 그 사이의 바이어스극성에 의해서 정해지므로, 이 액정표시장치의 회로에서는 그 극성은 동작중 반전하므로, 소스, 드레인은 동작중 바뀐다고 이해하면 된다. 그러나, 이하의 설명에서는 편의상 한쪽을 소스, 다른쪽을 드레인으로 고정하여 표현한다.
《게이트전극(GT)》
게이트전극(GT)은 주사신호선(GL)과 연속해서 형성되어 있고, 주사신호선 (GL)의 일부의 영역이 게이트전극(GT)가 되도록 구성되어 있다. 게이트전극(GT)은 박막트랜지스터(TFT)의 능동영역을 넘는 부분이다. 본 예에서는 게이트전극(GT)은, 단층의 도전막(g3)으로 형성되어 있다. 도전막(g3)로는 예를들면, 스퍼터로 형성된 크롬 - 몰리브덴합금(Cr - Mo)막이 이용되지만, 이들을 주체로 한 합금이라도 좋다. 저저항화를 꾀한다면, Al, Cu나 이들을 주체로한 합금을 이용하는 것이 바람직하다. 또, 2층 이상의 적층구조에서 적층막으로 형성해도 좋은데, 단면의 테이퍼가공 등에 도움이 되는 경우가 있다. 즉, 부식전위가 다른 적층구조를 이용하는 것에 의해, 엷은 상층은 수직형상 또는 역테이퍼형상이 되지만, 이 상층보다 두꺼운 하층은 순테이퍼형상으로 형성되기 때문에, 배선전체로서 거의 순테이퍼형상이 되고, 이 배선을 덮는 절연막 등의 커버리지가 보상된다. 이밖에, 엷은 상층으로는 Cr - Mo, Cr - W, Cr - Ti, Cr - Ta 등을 이용하고, 두꺼운 하층으로는 Cr을 이용한다. 이것에 의해, 전지반응의 영향으로 상하층의 계면이 에칭속도가 가장 커지고, 하층전체의 측단면은 순테이퍼형상으로 가공되며, 상층의 측단면은 기판의 면과 수직한 형상 또는 약간 순테이퍼형상으로 가공된다.
또, Al을 이용하는 경우는, Al에서 발생하는 힐록을 억제하기 위해서, Nd와의 합금으로 하는 것이 유효하며, 또, 양극화성하여 양극산화막을 표면에 형성하는것도, 다른 전극과의 단락불량을 저감할 수 있어서, 유효하다.
《주사신호선(GL)》
주사신호선(GL)은 도전막(g3)으로 구성되어 있다. 이 주사신호선(GL)의 도전막(g3)은 게이트전(GT)의 도전막(g3)와 동일 제조공정을 형성되며, 또한 일체로 구성되어 있다. 이 주사신호선(GL)에 의해, 외부회로에서 게이트전압(Vg)을 게이트전극(GT)로 공급한다. 또, 영상신호선(DL)과 교차하는 부분은 영상신호선(DL)과의 단락의 효율을 작게 하기 위해서 작게하고, 또, 단락하여도, 레이저트리밍으로 분해할 수 있도록 두갈래로 해도 좋다.
《절연막(GI)》
절연막(GI)은, 박막트랜지스터(TFT)에서, 게이트전극(GT)과 함께 반도체층 (AS)에 전계를 주기 위한 게이트절연막으로서 사용된다. 절연막(GI)은 게이트전극 (GT) 및 주사신호선(GL)의 상층에 형성되어 있다. 절연막(GI)으로는 예를 들면, 플라즈마(CVD)로 형성된 질화실리콘막이 선택되고, 2000 ∼ 5000 Å의 두께(본 실시예에서는, 3500 Å)로 형성된다. 또, 절연막(GI)은 주사신호선(GL) 및 대향전압신호선(GL)과 영상신호선(DL)의 층간절연막으로서도 작용하고, 이들의 전기적 절연에도 기여하고 있다. 또, 게이트절연막은, 산화실리콘막이라도 좋다. 더욱이 이들 2층형성으로 하면, 전극간의 단락방지에 효과가 있다.
《i형 반도체(AS)》
i형 반도체(AS)는, 비정질실리콘으로, 100 ∼ 3000 Å정도의 막두께 (본 실시예에서는 1200 Å정도의 막두께)로 형성된다. 층(d0)은 옴콘택용의 인(P)를 도프한 n(+)형 비정질실시콘반도체층이고, 하측에 i형 반도체층(AS)이 존재하고, 상측에 도전층(d3)이 존재하는 곳 만이 남아 있다.
i형 반도체층(AS) 및 층(d0)은, 주사신호선(GL) 및 대향전압신호선(CL)과 영상신호선(DL)의 교차부(크로스오버부)의 양자 사이에도 설치되어 있다. 이 교차부의 i형 반도체층(AS)은 교차부에서의 주사신호선(GL) 및 대향전압신호선(CL)과 영상신호선(DL)의 단락을 저감한다.
또, i형 반도체층(AS)은 비정질실리콘에 한정된 것이 아니라, 폴리실리콘 또는 단결정실리콘이라도 상관없다. 이밖에, 비정질실리콘을 이용하는 경우는, 광전도에 의한 전압유지불량을 저감하기 위해서, 가능한한 박막화 하는 것이 바람직하다.
《소스전극(SD1), 드레인전극(SD2)》
소스전극(SD1), 드레인전극(SD2)의 각각은, n(+)형 반도체층(d0)에 접촉하는 도전막(d3)으로 구성되어 있다.
도전막(d3)은 스퍼터로 형성한 크롬 - 몰리브덴합금(Cr - Mo)막을 이용하고, 500 ∼3000 Å의 두께(본 실시예에서는, 2000 Å정도)로 형성된다. Cr - Mo 막은 저응력이기 때문에, 비교적 막두께를 두껍게 형성할 수 있어서 배선의 저저항화에 기여한다. 또, Cr - Mo 막은 n(+)형 반도체층(d0)와의 접착성도 양호하다. 도전막 (d3)으로, Cr - Mo 막 이외에 고융점금속(Cr, Mo, Ti, Ta, W)막, 고융점금속실리사이드(MoSi2, TiSi2, TaSi2, WSi2)막을 이용해도 좋으며, 또, Al, Cu나 이들을 주체로 한 합금 등과의 적층구조로 해도 좋다.
도전막(d3)을 마스크패턴으로 패터닝한 후, 도전막(d3)을 마스크로 하여, n(+)형 반도체층(d0)이 제거된다. 즉, i형 반도체층(AS) 위에 남아 있던 n(+)형 반도체 (d0)는 도전막(d3) 이외의 부분이 셀프얼라인으로 제거된다. 이때 n(+)형 반도체 (d0)는 그 두께분은 전부 제거되도록 에칭되기때문에, i형 반도체층(AS)도 약간 그 표면부분이 에칭되지만, 그정도는 에칭시간으로 제어하면 좋다.
이밖에, 본 실시예에서는, 상술한 바와 같은 백채널에치(BCE)방식을 이용하여 채널형성을 하였지만, i형반도체층(AS) 위에도 질화실리콘 등의 절연막을 이용하여 채널을 보호한 채널프로텍션(CHP)방식을 이용해도 좋다.
《영상신호선(DL)》
영상신호선(DL)은 소스전극(SD1), 드레인전극(SD2)과 동일 층의 도전막(d3)으로 구성되어 있다. 또, 영상신호선(DL)은 드레인전극(SD2)과 일체로 형성되어 있다. 이외에는, 소스전극(SD1), 드레인전극(SD2)과 동일하다. 저저항화를 위해서는, Al, Cu 나 이들을 주체로 한 합금 등과의 적층구조로 하는 것이 바람직하다.
《화소전극(PX)》
화소전극(PX)은, 도전층(d3)로 형성되고, 소스전극(SD2)과 화소전극의 일부 (PX2, PX3)와 일체형성되어 있다. 이 화소전극과 후술하는 대향전극 사이에 주어지는 전압에 의해, 액정분자의 동작을 제어하고, 표시를 얻는다.
《대향전극(CT,CT2)》
대향전극(CT,CT2)은 도전층(g3)으로 형성되며, 대향전압신호선(CL)과 일체형성되어 있다. 이 대향전극과 전술한 화소전극 사이에 주어지는 전압에 의해, 액정분자의 동작을 제어하고, 표시를 얻는다.
대향전극(CT)에는 대향전극(Vcom)이 인가되도록 구성되어 있다. 본 실시예에서는, 대향전압(Vcom)은 영상신호선(DL)에 인가되는 최소레벨의 구동전압(Vdmin)과 최대레벨의 구동전압(Vdmax)의 중간직류전위에서, 박막트랜지스터(TFT)를 오프상태로 할 때에 발생하는 관통접속전압 △Vs분 만큼 낮은 전위로 설정되지만, 영상신호구동회로로 사용되는 집적회로의 전원전압을 약 절반으로 저감하고 싶은 경우는, 교류전압을 인가하면 좋다.
《대향전압신호선(CL)》
대향전압신호선(CL)은 도전막(g3)으로 구성되어 있다. 이 대향전압신호선 (CL)의 도전막(g3)은 게이트전극(GT), 주사신호선(GL) 및 대향전극(CT)의 도전막 (g3)과 동일제조공정으로 형성되고, 또한 대향전극(CT)과 전기적으로 접속할 수 있도록 구성되어 있다. 이 대향전압신호선(CL)에 의해, 외부회로에서 대향전압(Vcom)을 대향전극(CT)으로 공급한다. 또, 영상신호선(DL)과 교차하는 부분은 영상신호선 (DL)과의 단락 확율을 작게하게 하기 위해 작게하고, 또, 단락하여도, 레이저트리밍으로 분리할 수 있도록 두갈래로 해도 좋다.
《축적용량(Cstg)》
도전막(d3)은, 박막트랜지스터(TFT)의 소스전극(SD2)부분에서, 대향전압배선 (CL)과 중첩되도록 형성되어 있다. 이 중첩은, 도 5에서도 확실하듯이, 화소전극 (PX)의 일부(PX3)(d3)를 한쪽 전극으로 하고, 대향전압신호(CL)를 다른쪽 전극으로 하는 축적용량(정전용량소자)(Cstg)을 구성한다. 이 축적용량(Cstg)의 유전체막은,박막트랜지스터(TFT)의 게이트절연막으로서 사용되는 절연막(GI)으로 구성되어 있다.
도 1에 나타내듯이, 평면적으로는 축적용량(Ctg)은 대향전압신호선(CL)의 일부분에 형성되어 있다.
《보호막(PSV1)》
박막트랜지스터(TFT) 위에는 보호막(PVS1)이 설치되어 있다. 보호막(PSV1)은 주로 박막트랜지스터(TFT)를 습기 등으로부터 보호하기 위해서 형성되어 있으며, 투명성이 높고, 내습성이 좋은 것을 사용한다. 보호막(PSV1)은 예를들면 플라즈마 (CVD)장치로 형성한 산화실리콘막이나 실리콘막 또는, 아크릭수지나 폴리아미드 등으로 형성되어 있고, 0.1 ∼ 3 ㎛정도의 막두께로 형성한다.
보호막(PSV1)은, 외부접속단자(DTM,GTM)를 노출하도록 제거되어 있다. 보호막(PSV1)과 절연막(GI)의 두께 관계에 관해서는, 전자는 보호효과를 생각하여 두껍게 되고, 후자는 트랜지스터의 상호컨덕턴스(gm)을 얇게 한다. 또 본 실시예에서는 보호막(PSV1)은 절연막(GI)과 동일 포토마스크로 패터닝하고, 일괄적으로 가공했다. 이것에 의해, 공정수가 삭감되고, 스루풋향상을 도모할 수 있다. 또, 화소부에서는, 화소전극의 일부(PX3)와 전극(ST)의 전기적접속을 위해서, 스루홀(TH)를 설치하고 있다. 스루홀(TH)은 d3 으로 블록킹되므로 d3 층까지 구멍이 뚫린다.
《컬러필터기판》
다음에, 도 1, 도 2로 되돌아가서, 상측 투명유리기판(SUB2)측 (컬러필터기판)의 구성을 상세하게 설명한다.
《차광막(BM)》
상부 투명유리기판(SUB2)측에는, 불필요한 간격부(화소전극(PX)와 대향전극 (CT) 사이이외의 간격)으로부터의 투광광이 표시면측으로 출사하여, 콘트라스트비등을 저하시키지 않도록 차광막(BM)(이른바 블랙매트릭스)을 형성하고 있다. 차광막(BM)은, 외부빛 또는 백라이트빛이 i형 반도체층(AS)에 입사하지 않도록 하는 역할도 하고 있다. 즉, 박막트랜지스터(TFT)의 i형 반도체층(AS)는 상하에 있는 차광막(BM) 및 약간 큰 게이트전극(GT)에 의해서 샌드위치되어, 외부의 자연광이나 백라이트빛이 비치지 않게 된다.
도 1에 나타내는 선(BMb)은, 차광막(BM)의 개구부의 경계를 나타내는 선이고, 차광막(BM)은, 박막트랜지스터소자(TFT) 상부와 그 상하방향으로 매트릭스 위에 연장된 구성이다. 이 패턴은, 일예이고, 개구부의 형상 등은 콘트라스트나 다른 광학특성을 희생하지 않은 범위에서, 임으로 설정할 수 있다. 빗살전극단부 등의 전계방향이 흐트러지는 부분에서는, 그분의 표시는, 화소내의 영상정보에 1대 1로 대응하고, 또한 흑의 경우에는 흑, 백의 경우에는 백이 되기 때문에, 표시의 일부로서 이용하는 것이 가능하다.
차광막(BM)은 빛에 대한 차폐성을 가지며, 또한 화소전극(PX)과 대향전극 (CT) 사이의 전계에 영향을 주지않도록 절연성이 높은 막으로 형성되어 있고, 본 실시예에서는 흑색의 안료를 레지스트재로 혼입하고, 1.2 ㎛ 정도의 두께로 형성하고 있다.
차광막(BM)은 각행의 상하좌우방향으로 매트릭스상으로 형성되고, 이 선에서각행 각열의 유효표시영역이 구분되어 있다. 따라서, 각행 각열의 화소의 윤곽이 차광막(BM)에 의해서 뚜렷해진다. 즉, 차광막(BM)은 블랙매트릭스와 i형 반도체층 (AS)에 대한 차광의, 2가지 기능을 갖는다.
차광막(BM)은 주변부에도 액자모양으로 형성되어 있으며, 그 패턴은 도 1에 나타내는 매트릭스부의 패턴과 연속하여 형성되어 있다. 주변부의 차광막(BM)은, 실부(SL)의 외측에 연장되고, PC 등의 실장기에 기인하는 반사광 등의 누출광이 매트릭스부로 들어오는 것을 방지하는 동시에, 백라이트 등의 빛이 표시에리어 밖으로 누출되는 것도 방지하고 있다. 또, 이 차광막(BM)은 기판(SUB2)의 주변보다도 약 0.3 ∼ 1.0 mm 정도 안쪽으로 고정되어있고, 기판(SUB2)의 절단영역을 피해서 형성되어 있다.
《컬러필터(FIL)》
컬러필터(FIL)는 화소에 대향하는 적, 녹, 청의 반복으로 스트라이프형상으로 형성된다. 컬러필터(FIL)은 차광막(BM)의 엣지부분과 중첩되도록 형성되어 있다.
컬러필터(FIL)는 다음과 같이 형성할 수 있다. 우선, 상부투명유리기판 (SUB2)의 표면에 아크릭계 수지 등의 적, 녹, 청의 안료를 혼입한 기재를 형성하고, 포토리소그래피기술로 패터닝하고, 각색(적, 녹, 청)의 필터를 순차형성한다. 색순도를 보다 높게 하기 위해서, 시안 등의 다른 색의 안료를 혼합하는 경우도 있다.
《오버코트막(OC)》
오버코트막(OC)은 컬러필터(FIL)의 염료가 액정(LC)대한 누설방지 및, 컬러필터(FIL), 차광막(BM)에 의한 단차의 평탄화를 위해 설치되어 있다. 오버코트(OC)는 예를 들면, 아크릭숫지, 에폭시수지 등의 투명수지재료로 형성되어 있다.
《액정층 및 편향판》
다음에, 액정층, 배향막, 편광판 등에 대해서 설명한다.
《액정층》
액정재료(LC)로는, 유전율이방성 △ε이 양이고, 그 값이 13.2, 굴절율이방성 △n ·d가 0.075(589nm, 20℃)의 마네틱액정을 이용한다. 액정층의 두께(갭)는, 3.9 ㎛로 하고, 지연 △n ·d 는 0.285로 한다. 이 지연 △n ·d 의 값에 의해, 후술하는 배향막과 편향판을 조합하고, 액정분자가 러빙방향에서 전계방향으로 45˚회전했을 때 최대 투광율을 얻을 수 있으며, 가시광의 범위내에서 파장의존성이 거의 없는 투과광을 얻을 수 있다. 이밖에, 액정층의 두께(갭)은, 폴리머비드로 제어하고 있다. 그리고 액정재료(LC)는 특별히 한정한 것이 아니라, 투과율이방성 △ε은 음이라도 좋다. 또, 유전율이방성 △ε은, 그 값이 큰편이, 구동전압을 저감할 수 있다. 이밖에, 굴절율이방성 △n 은 작은편이, 액정층의 두께(갭)을 두껍게 할 수 있고, 액정의 봉입시간이 단축되며, 또 갭의 불균일을 작게할 수 있다. 특히, 보다 색이 없는 백색표시를 위해서는 지연은 0.25 ∼ 0.32의 범위가 바람직하다.
《배향막》
배향막(ORI)로는, 폴리이미드를 이용한다. 러빙방향(RDR)과 상하기판에서 서로 평행하게 하고, 또 인가전계방향(EDR)과 이루는 각도는 75˚로 한다. 도 21에그 관계를 나타낸다.
또, 러빙방향(RDR)과 인가전계방향(EDR)이 이루는 각도는, 액정재료의 유전율이방성 △ε이 양이라면, 45℃이상 90℃미만, 유전율이방성 △ε이 음이라면, 0˚를 넘고 45˚이하로 하지 않으면 안된다.
《편광판》
편광판(POL)으로는, 하측의 편광판(POL1)의 편광투과축(MAX1)을 러빙방향 (RDR)과 일치시키고, 상측의 편광판(POL2)의 편광투과축(MAX2)을, 여기에 직교시킨다. 도 21에 그 관계를 나타낸다. 이것에 의해 본 발명의 화소에 인가되는 전압(화소전극(PX)과 대향전극(CT,CT2) 사이의 전압)을 증가시키는데 따라서, 투과율이 상승하는 정상 폐쇄(닫힘) 특성을 얻을 수 있고, 또, 전압무인가시에는 양질의 흑색표시가 가능하다.
《매트릭스주변의 구성》
도 7은 상하의 유리기판(SUB1, SUB2)을 포함하는 표시패널(PSL)의 매트릭스 (AR) 주변의 요부평면을 나타내는 도면이다.
이 패널의 제조에서는, 작은 사이즈라면 스루풋향상을 위해 1장의 유리기판으로 복수개분의 디바이스를 동시에 가공하고나서 분할하고, 큰 사이즈라면 제조설비의 공용화를 위해 어떤 품종이라도 표준화된 크기의 유리기판을 가공하고 나서 각품종에 맞는 사이즈로 작게하고, 어느 경우나 통상의 공정을 거치고나서 유리를 절단한다. 도 7은 후자의 예를 나타내는 것으로, 상하기판(SUB1,SUB2)의 절단후를 나타내고 있고, LN은 양기판의 절단전의 가장자리를 나타낸다. 어느경우나, 완성상태에서는 외부접속단자군(Tg, Td) 및 단자(CTM)(첨자생략)가 존재하는(도 7에서 좌변과 상변의) 부분은 이들을 노출하도록 상측기판(SUB2)의 크기가 하측기판(SUB1)보다도 안쪽으로 제한되어 있다. 단자군(Tg, Td)은 각각 후술하는 주사회로접속용단자(GTM), 영상신호회로접속용단자(DTM)와 이들의 인출배선부를 집적회로칩(CHI)이 탑재된 테이프캐리어패키지(TCP)(도 18, 도 19) 단위로 복수라인 정리해서 이름을 붙인 것이다.
각군의 매트릭스부에서 외부접속용단자부에 이르기 까지의 배열피치 및 각 패키지(TCP)에서의 접속단자피치에 표시패널(PNL)의 단자(DTM, GTM)를 합치기 위해서다. 또, 대향전극단자(CTM)는 대항전극(CT1, CT2) 및 대향전압신호선(CL)에 대향전압을 외부회로로부터 제공하기 위한 단자이다. 매트릭스부의 대향전압신호선(CL)은, 주사회로용단자(GTM)측 및 그 반대측(도7에서 좌우)으로 끌어 내고, 각 대향전압신호선을 공통버스라인(CB1, CB2)로 한묶음으로 하여, 대향전극단자(CTM)에 접속하고 있다.
이밖에, 본 실시예에서는, 대향전극단자(CTM)을 외부접속단자군(Tg, Td)과 별도로 설치했지만, 그 안의 일부에 설치해도 좋다. 또, 공통버스라인은 2 라인 설치했지만, 1 라인으로 해도 상관없다. 단, 2 라인 설치하는 편이, 대향전압의 파형일그러짐이 없어지기 때문에, 바람직하다.
또, 본 실시예에서는, TCP를 이용했지만, 유리 위에 직접드라이버(IC)를 실장하는 방식(COG, FCA 등)을 이용해도 좋다.
투명유리기판(SUB1, SUB2) 사이에는 그 가장자리를 따라서, 액정봉입구(INJ)를 제거하고, 액정(LC)을 봉하여 막도록 실패턴(SL)이 형성된다. 실재는 예를들면, 에폭시수지로 이루어진다.
배향막(OPI1, ORI2)의 층은, 실패턴(SL)의 내측에 형성된다. 편향판 (POL1, POL2)은 각각 하부투명유리기판(SUB1), 상부투명유리기판(SUB2)의 외측의 표면에 구성되어 있다. 액정(LC)은 액정분자의 방향을 설정하는 하부배향막(ORI1)과 상부배향막(ORI2) 사이에서 실패턴(SL)로 구분되어진 영역에 봉입되어 있다. 하부배향막(ORI1)은 하부투명유리기판(SUB1) 측의 보호막(PVS1)의 상부에 형성된다.
이 액정표시장치는, 하부투명유리기판(SUB1)측, 상부투명유리기판(SUB2)측에서 개별로 여러층을 겹쳐쌓고, 실패턴(SL)을 기판(SUB2)측으로 형성하고, 하부투명유리기판(SUB1)과 상부투명유리기판(SUB2)를 중첩하여, 실재(SL)의 개구부(INJ)에서 액정(LC)를 주입하고, 주입구(INJ)를 에폭시수지 등으로 봉하여 막고, 상하기판을 절단하는 것에 의해서 조립된다.
이밖에, 본 실시예에서는, 액정봉입구(INJ)를 주사회로용단자(GTM)의 반대측에 설치했지만, 영상신호회로접속용단자(DTM)의 반대측에 설치해도 좋다. 또, 1개가 아니라 2 이상 설치하는 편이 봉입시간이 단축되므로 바람직하다.
《게이트단자부》
도 8은 표시매트릭스의 주사신호선(GL)에서 그 외부접속단자(GTM)까지의 접속구조를 나타내는 도면이고, (A)는 평면도, (B)는 (A)의 B - B' 절단선의 단면을 나타내고 있다. 이밖에, 도 8은 도 7 왼쪽방향 부근에 대응하고, 경사배선 부분은 편의상 일직선상으로 나타냈다. Cr - Mo층(g3)은, 알기쉽게 하기 위해 해치를 설치하고 있다.
게이트단자(GTM)는 Cr - Mo층(g3)과, 그 표면을 보호하고, 또, TCP(Tape Carrier Packete)와의 접속신뢰성을 향상시키기 위한 투명도전층(il)으로 구성되어 있다. 이 투면도전층(il)은 전극(ST)과 동일공정에서 형성된 투명도전막(ITO)을 이용하고 있다.
평면도에서, 절연막(GI) 및 보호막(PVS1)은 그 경계선보다도 우측으로 형성되어 있고, 좌측에 위치하는 단자부(GTM)는 이것들로부터 노출하여 외부회로와의 전기적접촉이 가능하도록 되어 있다. 도 8에서는, 게이트선(GL)과 게이트단자 한쌍만이 표시되어 있지만, 실제는 이와같은 쌍이 상하에 복수라인 늘어선 단자군(Tg)(도7)이 구성되고, 게이트단자의 왼쪽끝은, 제조공정에서는, 기판의 절단영역을 넘어 연장된 배선(SHg)(도시않함)에 의해서 단락된다. 제조공정의 배향막(ORI1)의 러빙시 등의 정전파괴방지에 도움이 된다.
《드레인단자(DTM)》
도 9는 영상신호선(DL)에서 그 외부접속단자(DTM) 까지의 접속을 나타내는 도면이고, (A)는 그 평면을 나타내고, (B)는 (A)의 B - B'절단선의 단면을 나타낸다. 이밖에, 도 9는 도 7 위쪽부근에 대응하고, 도면의 방향은 편의상 바뀌어 있지만, 오른쪽 끝 방향이 기판(SUB1)의 상단부에 해당한다.
TSTd 는 검사단자로서, 여기에는 외부회로는 접속되지 않지만, 프로브침 등을 접촉할 수 있도록 배선부보다 폭이 넓게 되어 있다. 동일하게, 드레인단자(DTM)도 외부회로와의 접속이 가능하도록 배선부보다 폭이 넓게 되어 있다. 외부접속드레인단자(DTM)는 상하방향으로 배열되고, 드레인단자(DTM)는, 도7에 나타내듯이 단자군(Td)(첨자생략)을 구성하여 기판(SUB1)의 절단선을 넘어 더 연장되고, 제조공정중에는 정전파괴방지를 위해 그 전부가 서로 배선(SHd)(도시않함)에 의해서 단락된다. 검사단자(TSTd)는 도9와 같이 1라인 간격의 영상신호선(DL)에 형성된다.
드레인접속단자(DTM)는 투명도전층(il)으로 형성되어 있고, 보호막(PSV1)을 제거한 부분에서 영상신호선(DL)과 접속되어 있다. 이 투명도전막(il)은 게이트단자(GTM) 시와 동일하게 전극(ST)과 동일공정으로 형성된 투명도전막(ITO)을 이용하고 있다. 매트릭스부에서 드레인단자부(DTM)까지의 인출배선은, 영상신호선(DL)과 동일 레벨의 층(d3)이 구성되어 있다.
《대향전극단자(CTM)》
도 10은 대향전압신호선(CL)에서 그 외부접속단다(CTM)까지의 접속을 나타내는 도면이고, (A)는 그 평면도를, (B)는 (A)의 B - B'절단선의 단면을 나타내고 있다. 그리고, 도 10은 도 7의 왼쪽 위 부근에 대응한다.
각 대향전압신호선(CL)은 공통버스라인(CB1)으로 1 묶음으로 하여 대향전극단자(CTM)에 끌어내어져 있다. 공통버스라인(CB1)은 도전층(g3) 위에 도전층(3)을 적층하고, 투명도전층(il)으로 이들을 전기적으로 접속한 구조가 되어 있다. 이것은 공통버스라인(CB1)의 저항을 저감하고, 대향전압이 외부회로에서 각 대향전압신호선(CL)에 충분하게 공급되도록 하기 위해서이다. 본 구조에서는, 특히 새롭게 도전층을 부하하는 일 없이, 공통버스라인의 저항을 낮출 수 있는 것이 특징이다.
대향전극단자(CTM)는, 도전층(g3) 위에 투명도전층(il)이 적층된 구조로 되어 있다. 이 투명도전막(il)은 다른 단자와 마찬가지로 화소전극(PX)와 동일공정에서 형성된 투명도전막(ITO)을 이용하고 있다. 투명도전층(il)에 의해, 그 표면을 보호하고, 전식등을 막기 위해서 내구성이 좋은 투명도전층(il)으로, 도전층(g3)을 덮고 있다. 또, 투명도전층(il)과 도전층(g3) 및 도전층(d3)의 접속은 보호막 (PSV1) 및 절연막(GI)에 스루홀을 형성하여 도통을 취하고 있다.
한편, 도 11은 대향전압신호선(CL)의 다른 한쪽의 단에서 그 외부접속단자 (CM2)까지의 접속을 나타내는 도면이고, (A)는 그 평면을, (B)는 (A)의 B - B' 절단선의 단면을 나타낸다. 그리고, 도 11은 도 7의 왼쪽 위 부근에 대응한다. 여기서, 공통버스라인(CB2)에서는 각 대향전압신호선(CL)의 다른 한쪽의 단(게이트단자 (GTM)측)을 1 묶음으로 하여 대향전극단자(CTM2)에 끌어 내어지고 있다. 공통버스라인 (CB1)과 다른점은, 주사시호선(GL)과는 절연되도록, 도전층(d3)와 투명도전층 (il)으로 형성되어 있는 점이다. 또, 주사신호선(GL)과의 절연은 절연막(GI)으로 이루어지고 있다.
《표시장치전체등가회로》
표시매트릭스부의 등가회로와 그 주변회로의 결선도를 도 12에 나타냈다. 도 12는 회로도이지만, 실제의 기하학적 배치에 대응하여 그린 것이다. AR은 복수의 화소를 2차원상으로 배열한 매트릭스 ·어레이이다. 도에서 X는 영상신호선(DL)을 의미하고, 첨자 G, B 및 R 이 각각 녹, 청 및 적의 화소에 대응하여 부가되어 있다. Y는 주사신호선(GL)을 의미하고, 첨자 1, 2, 3, …, end 는 주사타이밍의 순서에 따라서 부가되어 있다.
주사신호선(첨자생략)은 수직주사회로(V)에 접속되어 있고, 영상신호선(X)(첨자생략)은 영상신호구동회로(H)에 접속되어 있다. SUP는 1개의 전압원에서 복수의 분압한 안정화된 전압원을 얻기 위한 전원회로나 호스트(상위 연산처리장치)로부터의 CRT(음극선관)용의 정보를 TFT액정표시장치용의 정보로 교환하는 회로를 포함하는 회로이다.
《구동방법》
도 13에 본 실시예의 액정표시장치의 구동파형을 나타냈다. 대향전압(Vc)은 일정전압으로 한다. 주사신호(Vg)는 1주사기간별로, 온레벨을 취하고, 기타는 오프레벨을 취한다. 영상신호전압은, 액정층에 인가하고 싶은 전압의 2배의 진폭으로 양극과 음극을 1프레임별로 반전하여 1개의 화소에 전하도록 인가한다. 여기서, 영상신호전압(Vd)는 1열별로 극성을 반전하고, 2행별로도 극성을 반전한다. 이것에 의해, 극성이 반전한 화소가 상하좌우로 이웃하는 구성이 되고, 플리커, 크로스토크(스미어)를 발생하기 어렵게 할 수 있다. 또, 대향전압(Vc)은 영상신호전압의 극성반전의 센터전압에서, 일정량 낮춘 전압으로 설정한다. 이것은, 박막트랜지스터소자가 온에서 오프로 바뀔때에 발생하는 피드스루전압을 보정하기 위한 것으로, 액정에 직류성분이 적은 교류전압을 인가하기 위해서 실시한다(액정은 직류가 인가되면, 잔상, 열화등이 격렬해지기 때문). 따라서, 화소전극의 직류성분의 전위와 대향전극의 전위는 거의 동전위가 된다. 또, 이외에, 대향전압은 교류화함으로서 영상신호전압의 최대진폭을 저감할 수 있고, 영상신호구동회로(신호측드라이버)에 내압이 낮은 것을 이용하는 것도 가능하다.
《축적용량(Cstg)의 작용》
축적용량(Cstg)은, 화소에 기록된(박막트랜지스터(TFT)가 오프한 후의) 영상신호를, 오래 축적하기 위해서 설치한다. 본 발명에서 이용하고 있는 전계를 기판면과 평행으로 인가하는 방식에서는, 전계를 기판면에 수직으로 인가하는 방식과는 다르며, 화소전극과 대향전극으로 구성되는 용량(이른바 액정용량)이 거의 없기 때문에, 축적용량(Cstg)가 없으면 영상정보를 화소에 축적할 수 없다. 따라서, 전계를 기판면과 평행하게 인가하는 방식에서는, 축적용량(Cstg)은 필수 구성요소이다.
또, 축적용량(Cstg)은, 박막트랜지스터(TFT)가 스윗칭할 때, 화소전극단위 (Vs)에 대한 게이트전위변화 △Vg 의 영향을 저감하도록 작용한다.
이 형태를 식으로 나타내면, 다음과 같다.
△Vs = { Cgs / (Cgs + Cstg + Cpix) } ×△Vg
여기서, Cgs는 박막트랜지스터(TFT)의 게이트전극(GT)과 소스전극(SD1) 사이에 형성되는 기생용량, Cipx는 화소전극(PX)와 대향전극(CT,CT2) 사이에 형성되는 용량, △Vs 는 △Vg에 의한 화소전극전위의 변화분 이른바 피드스루전압을 나타낸다. 이 변화분 △Vs 는 액정(LC)에 가해지는 직류성분의 원인이 되지만, 유지용량 (Cstg)을 크게하면 할수록, 그 값을 작게할 수 있다. 액정(LC)에 인가되는 직류성분의 저감은, 액정(LC)의 수명을 향상하고, 액정표시화면의 절환시에 앞 화상의 잔상이 남는 이른바 스티킹을 저감할 수 있다.
상술한 바와 같이, 게이트전극(GT)은 i형 반도체층(AS)을 완전하게 덮도록 크게 되어 있는 만큼, 소스전극(SD1), 드레인전극(SD2)과의 오버랩면적이 늘어나고, 따라서 기생용량(Cgs)이 커지고, 화소전극단위(Vs)는 게이트(주사)신호(Vg)의 영향을 받기 쉽다는 역효과른 낳는다. 그러나, 축적용량(Cstg)을 설정하는 것에 의해, 이 역효과도 해소할 수 있다.
《제조방법》
다음에, 상술한 액정표시장치의 기판(SUB1)측의 제조방법에 대해서 도 14 ∼ 도 16을 참조하면서 설명한다. 그리고 이 도에서, 중앙의 문자는 공정명의 약칭이며, 좌측은 도 3에 나타내는 박막트랜지스터(TFT)부분, 우측은 도 8에 나타내는 게이트단자부근의 단면형상에서 본 가공의 흐름을 나타낸다. 공정B, 공정D를 제외하고 공정A ∼ 공정 I는 각사진처리에 대응하여 구분한 것으로, 각 공정의 모든 단면도도 사진처리후의 가공이 끝나고 포토레지스트를 제거한 단계를 나타내고 있다. 또, 사진처리란, 본 설명에서는 포토레지스트의 도포에서 마스크를 사용한 선택노광을 거쳐 이것을 현상하기까지의 일연의 작업을 나타내는 것으로 하고, 반복설명은 피한다. 이하, 구분한 공정에 따라서 설명한다.
공정 A, 도 14
AN635유리(상품명)로 이루어지는 하부투명유리기판(SUB1) 위에 막두께가 2000 Å의 Cr - Mo 등으로 이루어지는 도전막(g3)을 스퍼터링에 의해 설치한다. 이것에 의해서, 게이트전극(GT), 주사신호선(GL), 대향전압신호선(CL), 게이트단자 (GTM), 공통버스라인(CB1)의 제 1 도전층, 대향전극단자(CTM1)의 제 1 도전층, 게이트단자(GTM)를 접속하는 버스라인(SHg)(도시않함)을 형성한다.
공정 B, 도 14
플라즈마(CVD)장치에 암모니아가스, 시레인가스, 질소가스를 도입하여, 막두께가 3500 Å의 질화Si막을 설치하고, 플라즈마(CVD)장치에 시레인가스, 수소가스를 도입하여, 막두께가 1200 Å의 i형비정질Si막을 설치한 후, 플라즈마(CVD) 장치에 수소가스, 포스핀가스를 도입하여, 막두께가 300 Å의 N(+)형 비정질Si막을 설치한다.
공정 C, 도 14
사진처리후, 드라이에칭가스로 SF6, CC14를 사용하여 N(+)형 비정질Si막, i형 비정질Si막을 선택적으로 에칭하는 것에 의해, i형반도체층(AS)의 섬을 형성한다.
공정 D, 도 15
막두께가 300 Å의 Cr로 이루어지는 도전막(d3)을 스퍼터링에 의해 설치한다. 사진처리후, 도전막(d3)을 공정 A와 동일한 액으로 에칭하고, 영상신호선(DL), 소스전극(SD1), 드레인전극(SD2), 공통버스라인(CB2)의 제 1 도전층, 및 드레인단자(DTM)를 단락하는 버스라인(SHd)(도시않함)을 형성한다. 다음에, 드라이에칭장치에 CC14, SF6을 도입하고, N(+)형 비정질Si막을 에칭하는 것에 의해, 소스와 드레인 사이의 N(+)형 반도체층(d0)을 선택적으로 제거한다.
공정 E, 도 15
플라즈마(CVD)장치에 암모이아가스, 시레인가스, 질소가스를 도입하고, 막두께가 0.4 ㎛의 질화Si막을 설치한다. 사진처리후, 드라이에칭가스로서 SF6을 사용하여 질화Si막을 선택적으로 에칭하는 것에 의해서, 보호막(PSV1) 및 절연막(GI)을패터닝한다.
공정 F, 도 16
막두께가 1400 Å의 ITO막으로 이루어지는 투명도전막(il)을 스퍼터링에 의해 설치한다. 사진처리후, 에칭액으로 염산과 초산의 혼합산액으로 투명도전막(il)을 선택적으로 에칭하는 것에 의해, 게이트단자(GTM)의 최상층, 드레인단자(DTM) 및 대향전극단자(CTM1) 및 (CTM2)의 제 2 도전층을 형성한다.
《표시패널(PNL)과 구동회로기판(PCB1)》
도 17은, 도 7 등에 나타낸 표시패널(PNL)에 영상신호구동회로(H)와 수직주사회로(V)를 접속한 상태를 나타내는 상면도이다.
CHI는 표시패널(PNL)을 구동시키는 구동IC칩(하측의 5개는 수직주사회로측의 구동IC칩, 왼쪽의 10씩은 영상신호구동회로측의 구동IC칩)이다. TCP는 도 18, 도 19에서 후술하듯이 구동용IC칩(CHI)이 테이프자동화접착법(TAB)에 의해 실장된 테이프캐리어패키지, PCB1은 상기 TCP나 컨덴서 등이 실장된 구동회로기판으로, 영상신호구동회로용과 주사신호구동회로용의 2가지로 분할되어 있다. FGP는 프레임접지패드이고, 실드케이스(SHD)에 잘라서 끼워서 설치된 용수철모양의 파면이 납땜되어 있다. FC는 하측의 구동회로기판(PCB1)과 좌측의 구동회로기판(PCB1)을 전기적으로 접속하는 플랫케이블이다. 플랫케이블(FC)로는 도에 나타내듯이, 복수의 리드선(인청동의 소재에 Sn도금을 가한 것)을 스트라이프상의 폴리에틸렌층과 폴리비닐알콜층으로 샌드위치로 지지한 것을 사용한다.
《TCP의 접속구조》
도 18은 주사신호의 신호구동회로(V)나 영상신호구동회로(H)를 구성하는, 집적회로칩(CHI)이 플렉시블배선기판에 탑재된 테이프캐리어패키지(TCP)의 단면구조를 나타내는 도면이고, 도 19는 그것을 액정표시패널의, 본예에서는 주사신호회로용단자(GTM)에 접혹한 상태를 나타내는 요부단면도이다.
이 도에서, TTB는 집적회로(CHI)의 입력단자 ·배선부이고, TTM은 집적회로 (CHI)의 출력단자 ·배선부이며, 예를 들면, Cu로 이루어지고, 각각의 내측의 선단부(통칭 내측리드)에는 집적회로(CHI)의 본딩패드(PAD)가 이른바 페이스다운본딩법에 의해 접속된다. 단자(TTB,TTM)의 외측의 선단부(통칭 외측리드)는 각각 반도체집적회로칩(CHI)의 입력 및 출력에 대응하고, 납땜 등에 의해 CRT/TFT변환회로 ·전원회로(SUP)에, 이방성도전막(ACF)에 의해서 액정표시패널(PNL)에 접속된다. 패키지(TCP)는 그 선단부가 패널(PNL)측의 접속단자(GTM)를 노출한 보호막(PSV1)을 덮도록 패널에 접속되어 있고, 따라서, 외부접속용단자(GTM(DTM))는 보호막(PSV1)이나 패키지(TCP)의 적어도 한쪽으로 덮어지기 때문에 접촉에 대해서 강해진다.
BF1은 폴리이미드 등으로 이루어지는 베이스필름이고, SRS 는 납땜시에 땜납이 불필요한 부분에 붙지 않도록 마스크하기 위한 땜납레지스트막이다. 실패턴(SL)의 외측의 상하유리기판의 틈새는 세정후 에폭시수지(EPX) 등에 의해 보호되고, 패키지(TCP)와 상측기판(SUB2) 사이에는 실리콘수지(SIL)이 더 충전되어 보호가 다중화 되어 있다.
《구동회로기판(PCB2)》
구동회로기판(PCB2)은, IC, 컨덴서, 저항 등의 전자부품이 탑재되어 있다.이 구동회로기판(PCB2)에는, 1개의 전압원으로부터 복수의 분압한 안정화된 전압원을 얻기 위한 전원회로나, 호스트(상위 연산처리장치)로부터의 CRT(음극선관)용 정보를 TFT액정표시장치용의 정보로 교환하는 회로를 포함하는 회로(SUP)가 탑재되어 있다. CJ 는 외부와 접속되는 도시하지 않은 커넥터가 접속되는 커넥터접속부이다. 구동회로기판(PCB1)과 구동회로기판(PCB2)는 플랫케이블(FC)에 의해 전기적으로 접속되어 있다.
《액정모듈의 전체구성》
도 20은, 액정표시모듈(MDL)의 각 구성부품을 나타내는 분해사시도이다.
SHD 는 금속판으로 이루어지는 틀모양의 실드케이스(금속프레임), LCW 그 표시창, PNL은 액정표시패널, SPB는 광확산판, LCB는 반광체, RM 은 반사판, BL은 백라이트형광관, LCA는 백라이트케이스이고, 도에 나타내는 바와 같은 상하의 배치관계에서 각 부재가 겹쳐쌓여져서 모듈(MDL)이 조립된다.
모듈(MDL)은, 실드케이스(SHD)에 설치된 손톱과 훅(갈고리)에 의해서 전체가 고정되도록 되어 있다. 백라이트케이스(LCA)는 백라이트형광관(BL), 광확산판 (SPB), 도광체(LCB), 반사판(RM)을 수납하는 형상으로 되어 있고, 도광체(LCB)의 측면에 배치된 백라이트형광판(BL)의 빛을 도광체(LCB), 반사판(RM), 광확산판 (SPB)에 의해 표시면에서 한결같은 백라이트로 하고, 액정표시패널(PNL)측에 출사한다.
백라이트형광관(BL)에는 인버터회로기판(PCB3)이 접속되어 있고, 백라이트형광관(BL)의 전원이 되어 있다. 또, 본 실시예에서는, 도광체를 이용하여, 형광관을그 측면에 배치한, 이른바 사이드형 백라이트를 이용했지만, 휘도를 올리기 위해서, 형광관을 광확산판 아래에 배치한, 이른바 직하형 백라이트를 이용해도 좋다. 이상, 본 실시예에서는, 화소전극에 전기적으로 접속된 전극(ST)을 새롭게 설치하고, 보호막 위에 형성한다. 환언하면, 배향막의 바로아래에 형성하는 것에 의해, IPS방식의 TFT - LCD에서, 보호막결함이 존재한 경우에 발생하는, 스폿패턴의 검은얼룩(불균일한 스포패턴오염)을 억제할 수 있다. 특히, 본 실시예에서는, 전극(ST)과 거의 동전위(교류의 경우는 그 직류성분이 동전위)인, 화소전극(PX, PX2, PX3), 소스전극(SD1) 위의 보호막결함, 대향전극(CT, CT2), 대향전극신호선(CL) 위의 보호막결함에 의한 불균일 스폿패턴오염은, 거의 완전하게 해소되는 효과가 있다.
또, 본 실시예에서는, 불균일한 스폿패턴오염을 억제하는 동시에, 보호막용량에 새로운 충전전류를 발생시키지 않는 것에 의해, 이온성 불순물의 유동을 억제하고, 불정형의 검은얼룩 발생도 억제할 수 있었다. 마찬가지로, 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일 작용에 의해, 대폭적으로 경감할 수 있다.
(실시예 2)
본 실시예에서는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 22는 본 실시예의 1화소를 나타내는 평면도이다. 또 도 23에는, 도 22의 D - D' 절단선의 단면도을 나타내고 있다. 본 실시예에서는 전극(ST)은, 스루홀 (TH)를 통해서, 대향전극의 일부(CT3)에 접속되어 있다.
대향전극은, 화소전극과는 다르고, 스위칭소자를 통해서 전압을 주고 있지않고, 항상 외부에서 충분한 전압을 인가되고 있기 때문에, 불균일 스폿패턴오염의 각 화소의 보호막용량에 대한 충전이 충분히 빨라진다. 따라서, 점등초기 등, 전극(ST)로부터의 충전이 불충분한 상태에서의 콘트라스트비 저하, 가물거림의 발생 등의 표시불량상태의 시간이 대폭적으로 단축되었다.
본 실시예에서는, 실시예 1의 효과 이외에, 점등초기의 표시불량을 억제할 수 있다.
(실시예 3)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 24는 본 실시예의 1 화소를 나타내는 평면도이다. 또 도 25에는, 도 24의 D - D' 절단선의 단면도를 나타낸다.
본 실시예에서는, 전극(ST)은 스루홀(TH)을 통해서, 영상신호선의 일부(DL3)에 접속되어 있다.
영상신호선은, 다른 전극 및 배선과 비교하여, 직류성분적으로는 가장 높은 전위를 가진다. 따라서, 양극측의 산화반응은, 완전하게 억제되고, 산화반응에 으한 전극의 용해에서 발생하는 단선불량의 발생이 해소된다.
이상, 본 실시예에서는, 전극(ST)과 거의 동전위(교류의 경우는 그 직류성분이 동전위)이기 때문에, 영상신호선(DL) 위의 보호막결함에 의한 불균일 스폿패턴오염은, 거의 완전하게 해소되는 효과가 있다는 것 이외에, 영상신호선의 통전후에 발생하는 단선불량이 완전하게 해소되고 있다. 또, 본 실시예 1과 마찬가지로, 이온성불순물의 유동을 억제하고, 불정형의 검은얼룩 발생도 억제할 수 있다. 마찬가지로, 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일작용에 의해, 대폭적으로 경감할 수 있다.
또, 영상신호선은, 화소전극고는 다르고, 스위칭소자를 통해서 전압을 주지 않고 있고, 항상 외부로부터 충분한 전압을 인가되고 있기 때문에, 불균일 스폿패턴오염의 각 화소의 보호막용량에 대한 충전이 충분히 빨라진다. 따라서, 점등초기 등, 전극(ST)으로부터의 충전이 불출분한 상태에서의 콘트라스트비 저하, 가물거림 발생 등의 표시불량상태의 시간이 대폭적으로 단축되었다.
또, 본 실시예에서는, 시아노계의 액정을 이용하였지만, 불소계의 액정을 이용하면, 음극에서의 환원반응이 억제되기 때문에, 양극측의 전위를 전극(ST)에 가하는 것 만으로, 양극측의 불균일 스폿패턴을 억제할 수 있을 뿐만 아니라, 음극측의 불균일 스포패턴도 억제할 수 있어서, 보다 바람직하다.
(실시예 4)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 26, 도 27은 본 실시예의 1 화소 및 그 주변의 화소를 나타내는 평면도이다. 또 28에는, 도 26의 D - D' 절단선의 단면도를 나타냈다. 본 실시예에서는, 전극(ST)은, 스루홀(TH)를 통해서, 화소전극의 일부(PX3)에 접속되어 있지만, 본 실시예에서는, 전극(ST)을 1행 앞의 주사신호선(게이트선)(GL2) 위에 중첩, 혹은, 내밀도록 형성했다. 이와 같이 형성하는 것에 의해 축적용량(Cstg)에 추가하여 보조용량(Cadd)가 형성되게 된다.
《보조용량(Cadd)의 작용》
보조용량(Cadd)은, 축적용량(Cstg)와 동일하게 화소에 기록된 (박막트랜지스터(TFT)가 오프한 후의) 영상정보를, 오래 축적하는데 효과가 있다. 특히, 축적용량(Cstg)을 설치하지 않은 때는, 보조용량(Cadd)은 필수 구성요소가 된다.
또, 축적용량(Cstg)과 동일하게, 보조용량(Cadd)은, 박막트랜지스터(TFT)가 스위칭할 때, 화소전극전위(Vs)에 대한 게이트전위변화 △Vg 의 영향을 저감하도록 작용한다. 이 모양을 수식으로 나타내면, 다음과 같다.
△Vs = { Cgs / (Cgs + Cstg + Cadd + Cpix) } ×△Vg
이 변화분 △Vs 는 액정(LC)에 가해지는 직류성분의 원인이 되지만, 유지용량(Cadd)을 크게 하면 할 수록, 그 값을 작게할 수 있다. 액정(LC)에 인가되는 직류성분의 저감은, 액정(LC)의 수명을 향상시키고, 액정표시화면의 절환시에 앞의 잔상이 남는 이른바 스티킹을 저감할 수 있다.
본 실시예의 전극(ST)은, 실시예1과 동일하게, 화소전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 핵얼룩은, 거의 완전하게 해소되는 효과를 가지지만, 여기에다가, 게이트선 (GL)위에 이물이 있어서, 게이트절연막(GI) 및 보호막(PSV1)에 결함이 있는 경우에도, 핵얼룩의 발생을 방지 또는 경감하는 효과가 있다.
이것은, 게이트선 위에 보호막결함이 있는 경우라도, 결함 주위를 전극(ST)이 둘러 싸는 구조가 되어, 결함부로부터의 전기력선은, 전극(ST)에 거의 수속하기 때문에, 주변의 보호막용량에 대한 충전전류는, 그다지 흐르지 않는다. 또, 결함부에서 액정속의 이온이 마이너스로 차지업하지만, 주변에 있는 전극(ST)에 곧바로방전하기 때문에, 마이너스이온이, 주변화소에 확산하기 어려워진다. 따라서, 핵얼룩의 크기, 강도 모두를 대폭적으로 경감할 수 있다.
또, 본 실시예에서는, 화소전극과 접속된 전극으로 주사배선을 피복했기 때문에, 예를들면, 이물에 의해, 화소전극과 주사선신호선이 단락하여도, 점결함으로 수습되기 때문에, 수율저하를 초래하지 않는다.
이상, 본 실시예에서는, 실시예 1의 효과이외에, 주사선신호(게이트선)(GL) 위의 보호막결함에 의한 불균일 스폿패턴도, 대폭적으로 경감되는 효과를 가졌다. 또, 주사전극으로부터의 불필요한 전계를 표시영역내로 흐르는 일이 없이, 플리커, 잔상 등의 주사신호선으로부터의 전계에 의한 직류성분에 의한 표시불량이 해소되는 효과도 얻을 수 있다.
(실시예 5)
본 실시예는 하기의 점을 제외하고, 실시예 1, 실시예 2 및 실시예 4와 동일하다.
도 29는 본 실시예의 1 화소를 나타내는 평면도이다.
본 실시예에서는, 실시예 2와 같이, 전극(ST)은, 스루홀(TH)를 통해서, 대향전극의 일부(CT3)에 접속되어 있고, 실시예 4와 같이, 전극(ST)을 1행 앞의 주사신호선(게이트선)(GL2) 위에 중첩, 혹은, 내밀도록 형성했다. 그러나, 본 실시예에서는 보조용량(Cadd)가 형성되는 일은 없다.
이상 본 실시예에서는, 실시예1, 실시예 2 및 실시예 4의 효과를 얻을 수 있다.
(실시예 6)
본 실시예는, 하기의 점을 제외하고, 실시예 1, 실시예 3 및 실시예 4와 동일하다.
도 30은 본 실시예의 1 화소를 나타내는 평면도이다. 또, 본 실시예에서는, 실시예 3과 같이, 전극(ST)은, 스루홀(TH)를 통해서, 영상신호선의 일부(DL3)에 접속되어 있고, 실시예 4와 같이, 전극(ST)을 1행 앞의 주사신호선(게이트선)(GL2) 위에 중첩, 혹은, 내밀도록 형성했다. 그러나, 본 실시예에서는 보조용량(Cadd)이 형성되는 일은 없다.
이상, 본 실시예에서는, 실시예 1, 실시예 3 및 실시예 4의 효과를 얻을 수 있다.
(실시예 7)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 31은 본 실시예의 1 화소를 나타내는 평면도이다. 또 본 실시예에서는 실시예 1과 같이, 전극(ST)은 스루홀(TH)를 통해서, 화소전극의 일부에 접속되어 있다.
또 본 실시예에서는, 전극(ST)을 2개 설치하고, 각각을, 주사신호선(GL)의 옆에 배치했다. 이것에 의해, 실시예 4와 같이, 주사신호선 위의 보호막결함에 의한 불균일 스폿패턴을 경감시킬 수 있는 동시에, 주사전극으로부터의 불필요한 전계를 표시영역 내로 미치게 하는 일이 없이, 플리커, 잔상 등의 주사신호선으로부터의 전계에 의한 직류성분에 의한 표시불량이 해소된다.
이상, 본 실시예에서는 실시예 1 및 실시예 4의 효과를 얻을 수 있다.
(실시예 8)
본 실시예는, 하기의 점을 제외하고 실시예 1, 실시예 2, 실시예 7과 동일하다.
도 32는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 실시예 2와 같이, 전극(ST)은, 스루홀(TH)를 통해서, 주산신호선 위의 보호막결함에 의한 불균일한 스폿패턴을 경감시킬 수 있는 동시에, 주사선신호로부터의 불필요한 전계를 표시영역 내로 미치게 하는 일이 없이, 플리커, 잔상 등의 주사신호선으로부터의 전계에 의한 직류성분에 의한 표시불량이 해소된다.
이상, 본 실시예에서는, 실시예 1, 실시예 2 및 실시예 4의 효과를 얻을 수 있다.
(실시예 9)
본 실시예는 하기의 점을 제외하고, 실시예 1 및 실시예 4와 동일하다.
도 33은 본 실시예의 1 화소를 나타내는 평면도이다.
본 실시예에서는, 실시예 4와 같이, 전극(ST)은 스루홀(TH)를 통해서, 화소전극의 일부에 접속되고, 앞행의 주사신호선에 중첩하도록 구성하고 있다.
또, 본 실시예에서는, 축적용량(Cstg)을 크게하고, 또한 박막트랜지스터소자 (TFT)의 기생용량(Cgs)을 줄이는 것에 의해, TFT 의 스위칭오프시의 피드스루전압 △Vs(도 13에 표시) 를 1V이하로 저감했다. 이것에 의해, 화소전극, 대향전극, 양상신호선의 직류성분의 전위가 거의 동전위가 되기 때문에, 전극(ST)은 화소전극에접속되는 것 만으로, 화소전극, 대향전극, 영상신호선 위의 보호막결함에 의한 충전전류의 발생을 억제할 수 있어서, 불균일한 스폿패턴의 발생을 억제할 수 있다. 불균일한 스폿패턴을 발생하기 위한 전극반응이 일어나기 위한 임계치전압은, 약 0.5 ∼ 1 V 이고, 액정재료 및 전극재료에 의해서 그 값은, 다르지만, 본 실시예에서 구성한 것은, 1 V 였기 때문에, 이 피드스루전압 △Vs 을 1 V 이하로 이루어 지도록, 축적용량(Cstg) 및 박막트랜지스터(TFT)의 기생용량(Cgs)을 설정했다.
또, 본 실시예에서는, 1 V 이하가 되도록 설정하였지만, 재료에 의하지 않도록 하기위해서는 0.5 V 이하로 하는 것이 바람직하다.
이상, 본 실시예에서는, 화소전극과 거의 동전위(교류의 경우는 그 직류성분이 동전위)인, 화소전극(PX,PX2,PX3), 소스전극(SD1) 위의 보호막결함, 대향전극 (CT,CT2), 대향전극신호선(CL) 위의 보호막결함 및 영상신호선(DL), 드레인전극 (SD2) 위의 보호막결함에 의한 불균일 스폿패턴은 거의 완전하게 해소되는 효과가 있다. 또, 실시예 4와 같이, 주사신호선(게이트선)(GL) 위의 보호막결함에 의한 불균일 스폿패턴도 대폭적으로 경감되는 효과가 있다. 또, 주사전극으로부터의 불필요한 전계를 표시영역 내로 미치게 하는 일 없이, 플리커, 잔상 등의 주사신호선으로부터의 전계에 의한 직류성분에 의한 표시불량이 해소되는 효과를 얻을 수 있다.
또, 본 실시예 1과 같이, 이온성불순물의 유동을 억제하고, 불정형의 검은얼룩 발생도 억제할 수 있다. 마찬가지로, 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일작용에 의해, 대폭적으로 경감할 수 있다.
(실시예 10)
본 실시예는, 하기의 점을 제외하고, 실시예 1, 실시예 5 및 실시예 9와 동일하다.
본 실시예에서는, 실시예 5와 같이, 전극(ST)은 스루홀(TH)를 통해서, 대향전극의 일부에 접속되고, 앞행의 주사신호선에 중첩하도록 구성하고 있다.
또, 본 실시예에서는, 실시예 9와 같이, 축적용량(Cstg)을 크게하고, 또한 박막트랜지스터소자(TFT)의 기생용량(Cgs)을 줄이는 것에 의해, TFT 의 스위칭오프시의 피드스루전압 △Vs (도 13에 표시) 을 1V 이하로 저감했다. 이것에 의해, 화소전극, 대향전극, 영산신호선의 직류성분의 전위가 거의 동전위가 되기 때문에, 전극(ST)은 대향전극에 접속되는 것 만으로, 화소전극, 대향전극, 영상신호선 위의 보호막결함에 의한 충전전류의 발생을 억제할 수있어서, 핵얼룩의 발생을 억제할 수 있다. 불균일한 스폿패턴을 발생하기 위한 전극반응이 일어나기 위한 임계치전압은 약 0.5 ∼ 1 V 이고, 액정재료 및 전극재료에 의해서 그 값은, 다르지만, 본 실시예에서 구성한 것에서는, 1 V 였기 때문에, 이 피드스루전압 △Vs 을 1 V 이하로 이루어지도록, 축적용량(Cstg) 및 박막트랜지스터(TFT)의 기생용량(Cgs)를 설정했다.
또, 본 실시예에서는, 1V 이하가 되도록 설정했지만, 재료에 의하지 않도록 하기 위해서는 0.5 V 이하로 하는 것이 바람직하다.
이상, 본 실시예에서는 실시예 9의 효과이외에, 실시예 2 와 같이, 점등초기 등, 전극(ST)으로부터의 충전이 불충분한 상태에서의 콘트라스트비 저하, 가물거림 발생 등의 표시불량상태의 시간이 대폭적으로 단축되는 효과를 얻을 수 있다.
(실시예 11)
본 실시예는, 하기의 점을 제외하고, 실시예 1, 실시예 6 및 실시예 9와 동일하다.
본 실시예에서는, 실시예 6과 같이, 전극(ST)은 스루홀(TH)를 통해서, 영상신호선의 일부에 접속되고, 앞행의 주사신호선에 중첩하도록 구성하고 있다.
또, 본 실시예에서는, 실시예 9와 같이, 축적용량(Cstg)을 크게하고, 또한 박막트랜지스터소자(TFT)의 기생용량(Cgs)을 줄이는 것에 의해, TFT 의 스위칭오프시의 피드스루전압 △Vs (도 13에 표시) 을 1V 이하로 저감했다. 이것에 의해, 화소전극, 대향전극, 영산신호선의 직류성분의 전위가 거의 동전위가 되기 때문에, 전극(ST)은 대향전극에 접속되는 것 만으로, 화소전극, 대향전극, 영상신호선 위의 보호막결함에 의한 충전전류의 발생을 억제할 수있어서, 핵얼룩의 발생을 억제할 수 있다. 불균일한 스폿패턴을 발생하기 위한 전극반응이 일어나기 위한 임계치전압은 약 0.5 ∼ 1 V 이고, 액정재료 및 전극재료에 의해서 그 값은, 다르지만, 본 실시예에서 구성한 것에서는, 1 V 였기 때문에, 이 피드스루전압 △Vs 을 1 V 이하로 이루어지도록, 축적용량(Cstg) 및 박막트랜지스터(TFT)의 기생용량(Cgs)를 설정했다.
또, 본 실시예에서는, 1V 이하가 되도록 설정했지만, 재료에 의하지 않도록 하기 위해서는 0.5 V 이하로 하는 것이 바람직하다.
이상, 본 실시예에서는, 실시예 9의 효과 이외에, 실시예 3의 효과를 얻을 수 있다.
(실시예 12)
본 실시예는 하기의 점을 제외하고, 실시예 4와 동일하다.
본 실시예의 구동파형을 도 34에 나타냈다. 본 실시예에서는 주사전압(Vg)이 3값의 전압을 가진다. 이 3 값의 전압은, 1은 선택전압이고, 박막트랜지스터 (TFT)를 온시키기 위한 전압이고, 나머지 2은 박막트랜지스터(TFT)를 오프상태로 유지하기 위한 전압이다. 주사기간중, 박막트랜지스터(TFT)를 온시키고, 영상신호를 기록한 후, 박막트랜지스터(TFT)를 Vgh 에서 Vg12 로 끌어 낮추고, 박막트랜지스터 (TFT)를 오프상태로 한다. 이때, 피드스루전압 △Vs 가 발생하고, 기록된 전압에서 저전위측으로 시프트한다. 이 피드스루전압은, 양극의 신호를 기록했을 때와, 음극의 전압을 기록했을 때에 약간 다른다. 이후, 박막트랜지스터(TFT)가 충분하게 오프상태가 되도록, 1 주사기간(1H) 기다린 후, 앞행의 주사신호의 비선택전압을, Vg12에서 Vg11 로 끌어 올린다. 이때, 재차 보조용량(Cadd)을 통해서, 화소전극전위에 전압 △Vs' 가 뛰어들어, 화소전압은 고전압측으로 시프트한다. 이 전압 △Vg1, 보조용량(Cadd)을 적정화하고, 피드스루전압 △Vs 에 대해서 이 △Vs' 를 적정화함으로서, 화소전극전압의 직류성분의 전위 및 대향전합과, 영상신호선전위의 직류성분의 전위를 거의 일치시킬 수 있다.
이 피드스루전압 △Vs 와 △Vs' 는 다음 식으로 결정된다.
.......(Eq.1)
..........(Eq.2)
여기서, Cgs(on)은 박막트랜지스터(TFT)가 온시의 게이트 - 소스간 기생용량, Cgs(off)는 박막트랜지스터(TFT)가 오프시의 게이트 - 소스간 기생용량을 나타낸다.
이것에 의해, 전극(ST)은 화소전극, 대향전극, 영상신호선 가운데 하나에 접속되는 것 만으로, 화소전극, 대향전극, 영상신호선 위의 보호막결함에 의한 충전전류의 발생을 억제할 수 있어서, 불균일 스폿패턴의 발생을 억제할 수 있다.
본 실시예에서는, 전극(ST)은, 화소전극에 접속되어 있지만, 대향전극에서도 동등의 효과를 얻을 수 있다.
이상, 본 실시예에서는, 화소전극과 거의 동전위(교류의 경우는 그 직류성분이 동전위)인, 화소전극(PX, PX2, PX3), 소스전극(SD1) 위의 보호막결함, 대향전극 (CT, CT2), 대향전극신호선(CL) 위의 보호막결함 및 영상신호선(DL), 드레인전극 (SD2) 위의 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있다. 또, 실시예 4와 같이, 주사신호선(게이트선)(GL) 위의 보호막결함에 의한 스불균일 스폿패턴도, 대폭적으로 경감되는 효과가 있다. 또, 주사전극으로부터의 불필요한 전계를 표시영역내로 미치게 하는 일 없이, 플리커, 잔상 등의 주사신호선의로부터의 전계에 의한 직류성분에 의한 표시불량이 해소되는 효과도 얻을 수 있다.
또, 본 실시예 1과 같이, 이온성불순물의 유동을 억제하고, 불정형의 검은얼룩 발생도 억제할 수 있다. 마찬가지로, 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일작용에 의해, 대폭적으로 경감할 수 있다.
(실시예 13)
본 실시예는 하기의 점을 제외하고 실시예 1과 동일하다.
도 35는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 전극(ST)은 스루홀(TH)를 통해서, 화소전극의 일부로 접속되고, 영상신호선에 중첩하도록 구성하여 있다. 또, 본 실시예에서는 차열(이웃)의 영상신호선에 중첩시켰지만, 차열의 영상신호선에 충첩시켜도 좋다.
본 실시예의 전극(ST)은 실시예 1과 같이, 화소전극과 동전위이기 때문에, 화소전극상의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 핵얼룩은, 거의 완전하게 해소되는 효과가 있지만, 여기에다, 영상신호선(DL) 위에 이물이 있어서, 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 방지 또는 경감하는 효과가 있다.
이것은, 영상신호선(DL) 위에 보호막결함이 있었던 경우라도, 결함 주위를 전극(ST)이 둘러싸는 구조가 되어, 결함부로부터의 전기력선은, 전극(ST)에 거의 수속되기 때문에, 주위의 보호막용량에 대한 충전전류는, 그다지 흐르지 않는다. 또, 결함부에서 액정속의 이온이 플러스로 차지업하지만, 주위에 있는 전극(ST)에 곧바로 방전하기 때문에, 플러스이온이, 주위의 화소에 확산하기 어려워진다. 따라서, 핵얼룩의 크기, 강도 모두를 대폭적으로 경감할 수 있다. 또, 본 실시예에서는, 화소전극과 접속된 전극으로 영상신호선을 피복하고 있으므로, 예를 들면, 이물에 의해, 화소전극과 영상신호선이 단락하여도, 점결함으로 수습되기 때문에, 수율저하를 초래하지 않는다.
이상, 본 실시예에서는, 실시예 1의 효과 이외에, 영상신호선(드레인선)(DL) 위의 보호막결함에 의한 불균일 스폿패턴도 대폭적으로 경감되는 효과가 있다.
(실시예 14)
본 실시예는 하기의 점을 제외하고, 실시예 1과 같다.
도 36은 본 실시예의 1 화소를 나타내는 평면도이다.
본 실시예에서는, 전극(ST)은 스루홀(TH)을 통해서, 대향전극의 일부에 접속되고, 이웃의 영상신호에 중첩하도록 구성하고 있다. 본 실시예에서는 이웃(차열)의 영상신호선에 중첩시켰지만, 자열(自列)의 영상신호선에 중첩시켜도 좋다.
본 실시예의 전극(ST)은, 실시예 13과 같이, 대향전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호 위의 보호막결함에 의한 핵얼룩은, 거의 완전하게 해소되는 효과가 있지만, 여기에다가, 영상신호선(DL) 위에 이물이 있어서, 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 방지 또는 경감하는 효과가 있다.
또, 본 실시예에서는, 대향전극으로, 드레인선(영상신호선)(DL)을 피복하고 있기 때문에, 영상신호선으로부터의 불필요한 전계을 차단하고, 이것에 의한 종방향으로 줄을 끌어 당기는 현상(종스미어, 크로스토크)을 해소할 수 있다.
이상, 본 실시예에서는, 실시예 13의 효과 이외에, 실시예 2와 같이 초기점등의 표시불량을 경감할 수 있는 동시에, 종방향의 크로스토크가 해소되는 효과가있다.
(실시예 15)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 37은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예서는, 전극(ST1)은 스루홀(TH)을 통해서, 화소전극의 일부에 접속되고, 자열의 영상신호선에 중첩시키고, 또한, 전극(ST2)은, 스루홀(TH)을 통해서, 화소전극의 일부에 접속되고, 주사신호선에 중첩시키도록 구성하고 있다. 본 실시예에서는, ST1 을 자열의 영상신호선에 중첩시켰지만, 이웃(차열)의 영상신호선에 중첩시켜도 좋다.
본 실시예의 전극(ST1, ST2)은, 화소전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호 상의 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있지만, 여기에다가, 영상신호선(DL) 및 주사신호선(GL) 위에 이물이 있어서, 게이트절연막(GI) 및 보호막(PSV1)에 결함이 있는 경우에는, 불균일 스폿패턴 발생을 방지 또는 경감하는 효과가 있다.
이상 본 실시예에서는, 모든 전극 위에 PAS결함(보호막결함)이 있는 경우에도, 불균일 스폿패턴을 억제할 수 있는 효과가 있다. 또, 본 실시예에서는 실시예 1과 같이, 불균일 스폿패턴을 억제하는 동시에, 보호막용량에 새로운 충전전류를 발생시키지 않는 것에 의해, 이온성 불순물의 유동을 억제하고, 불정형의 검은얼룩의 발생도 억제할 수 있는 효과가 있다. 마찬가지로 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일 작용에 의해, 대폭적으로 경감할 수 있는 효과가 있다. 또, 주사전극으로부터의 불필요한 전계를 표시영역내에미치게 하는 일 없이, 플리커, 잔상 등의 주사신호선으로부터의 전계에 의한 직류성분에 의한 표시불량이 해소되는 효과도 얻을 수 있다.
(실시예 16)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 38은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 전극(ST1)은 스루홀(TH)를 통해서, 대향전극의 일부에 접속되고, 자열의 영상신호선에 중첩시키고, 또한, 전극(ST2)은, 스루홀(TH)를 통해서, 대향전극의 일부에 접속되고, 주사신호선에 중첩시키도록 구성하고 있다. 본 실시예에서는, ST1을 이웃(차열)의 영상신호선에 중첩시켰지만, 자열의 영상신호선에 중첩시켜도 좋다. 본 실시예의 전극(ST1, ST2)은, 대향전극과 동전위이기 때문에, 화소전극위의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있지만, 여기에다가, 영상신호선(DL) 및 주사신호선(GL) 위에 이물이 있어서, 게이트절연막(GI) 및 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 방지 또는 경감하는 효과가 있다.
또, 본 실시예에서는, 대향전극으로 드레인선(영상신호선)(GL)을 피복하고 있기 때문에, 영상신호선으로부터의 불필요한 전계를 차단하고, 이것에 의한 줄을 잡아 당기는 현상(종스미어, 크로스토크)을 해소할 수 있다.
이상, 본 실시예에서는, 실시예 15의 효과에다가, 실시예 2와 같이 초기점등의 표시불량을 경감할 수 있는 동시에, 종방향의 크로스토크가 해소되는 효과고 있다.
(실시예 17)
본 실시예는 하기의 점을 제외하고, 실시예 1과 동일하다.
도 39는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 전극(ST1)은 스루홀(TH)를 통해서, 대향전극의 일부에 접속하고, 차열(이웃)의 영상신호선에 중첩을 시키고, 또한, 전극(ST2)는 스루홀(TH)를 통해서, 화소전극의 일부에 접속되고, 주사선신호에 중첩시키도록 구성되어 있다. 본 실시예에서는, ST1을 이웃(차열)의 영상신호선에 중첩시켰지만, 자열의 영상신호선에 중첩시켜도 좋다.
또, 주사신호선에 중첩시키는 전극(ST)을 대향전극에, 영상신호선에 중첩시키는 전극(ST)을 영상신호선에 중첩시켜도 좋지만, 종스미어를 제어하기 위해서는, 영상신호선에 중첩시키고 전극(ST)을 대향전극에 접속하는 것이 바람직하다.
본 실시예의 전극(ST1,ST2)은, 화소전극 및 대향전극(화소전극의 직류성분의 전위와 대향전극의 전위는 거의 동전위)과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전압신호선 위의 보호막결함에 의한 불균일 스폿패턴오염은, 거의 완전하게 해소되는 효과가 있지만, 여기에다가, 영상신호선(DL) 및 주사신호선(GL) 위에 이물이 있어서, 게이트절연막(GI) 및 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 방지 또는 경감하는 효과가 있다.
또 본 실시예에서는, 대향전극으로 드레인선(영상신호선)(GL)을 피복하고 있기 때문에, 영상신호선으로부터의 불필요한 전계를 차단하고, 이것에 의한 종방향으로 줄을 끌어 당기는 현상(종스미어, 크로스토크)을 해소할 수 있다.
또, 실시예 16에서는 주사전극과 대향전극이 이물에 의해 단락하고, 선결함을 일으키는 염려가 있었지만, 본 실시예에서는, 설령, 단락하여도 점결함으로 수습되기 때문에, 수율을 향상시킬 수 있다.
이상, 본 실시예에서는, 실시예 16의 효과 이외에, 실시예 2와 같이 초기점등의 표시불량을 경감할 수 있는 동시에, 종방향의 크로스토크가 해소되는 효과도 있다.
(실시예 18)
본 실시예는, 하기의 점을 제외하고, 실시예 1 및 실시예 4와 동일하다.
도 40은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 전극(ST)은 스루홀(TH)를 통해서, 대향전극의 일부에 접속되고, 주사신호선, 영상신호선 및 박막트랜지스터(TFT)에 중첩시키고, 화소전극과 대향전극의 표시영역이외의 모두에 형성했다.
본 실시예의 전극(ST)은, 대향전극과 동전위이기 때문에, 화소전극위의 보호막결함이나, 대향전극, 대향전극신호 위의 보호막 결함에 의한 불균일 스폿패턴오염은, 거의 완전하게 해소되는 효과가 있지만, 여기에다가, 박막트랜지스터(TFT) 위, 영상신호선(DL) 및 주사신호선(GL) 위에 이물이 있어서, 게이트절연막(GI) 및 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 억제 또는 경감하는 효과가 있다.
이상 본 실시예에서는, 실시예 16의 효과를 얻을 수 있다. 또, 각 배선과 전극(ST) 사이의 용량을 저감하기 위해서, 아크릭수지나, 폴리이미드 등의 유기보호막을 이용하면, 주사신호 및 영상신호의 신호파형의 둔탁함이 경감되어 바람직하다.
(실시예 19)
본 실시예는, 하기의 점을 제외하고 실시예 1 및 실시예 4와 동일하다.
도 41은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는 전극(ST)은 스루홀(TH)를 통해서, 소스전극의 일부에 접속되고, 화소전극과 겸용한다. 본 실시예에서는, 전극(ST)을 투명도전막(ITO)으로 형성했기 때문에, 전극부분의 투과광이 투과율의 향상에 기여한다. 또, 최상층의 전극(ST)로 표시영역의 액정을 구동하기 위해서, 보호막으로의 전압분할이 적어, 낮은 전압으로 최대투과율을 얻을 수 있다. 환언하면, 저전압으로 액정을 구동할 수 있다. 본 실시예의 전극(ST)은 화소전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있다.
이상, 본 실시예에서는, 실시예 4의 효과에다가, 투과율이 향상하는 효과 및 저전압화할 수 있는 효과가 있다.
또, SD3는 주사배선으로부터의 전계 영향이 표시영역내에 파고 들어가지 않도록 한 실드전극이고, 앞행의 주사배선으로부터의 영향은, 대향전극신호선을, 주사신호선과 인접시키는 것에 의해, 주사배선으로부터의 전계영향이 표시영역내로 파고 들어가지 않도록 했다. 이것에 의해, 초기점등 시의 플리커 등의 표시불량을 해소할 수 있는 효과를 얻었다.
단, 다른 실시예와 달리, 보호막에 의한 직류완화현상이 작아지기 때문에, 잔상은 약간 악화한다.
(실시예 20)
본 실시예는 하기의 점을 제외하고, 실시예 1 및 실시예 5와 동일하다.
본 실시예에서는, 전극(ST)은 스르홀(TH)를 통해서, 대향전극신호선(CL)의 일부에 접속되고, 대향전극과 겸용한다. 본 실시예에서는, 전극(ST)을 투명도전막 (ITO)으로 형성했기 때문에, 전극부분의 투과광이 투과율의 향상에 기여한다. 또, 최상층의 전극(ST)로 표시영역의 액정을 구동하고 있기 때문에, 보호막으로의 전압분할이 작아서, 낮은 전압으로 최대투과율을 얻을 수 있다. 환언하면, 저전압으로 액정을 구동할 수 있다. 본 실시예의 전극(ST)은, 대향전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 핵얼룩은, 거의 완전하게 해소되는 효과가 있다.
이상, 본 실시예에서는, 실시예 5의 효과 이외에, 투과율이 향상하는 효과 및 저전압화할 수 있는 효과를 얻었다.
단, 다른 실시예와는 달리, 보호막에 의한 직류완화현상이 적어지기 때문에, 잔상은 약간 악화한다.
(실시예 21)
본 실시예는 하기의 점을 제외하고, 실시예 1 및 실시예 20과 동일하다.
본 실시예에서는, 전극(ST)의 1개는, 스루홀(TH)를 통해서, 대향전극신호선 (CL)의 일부에 접속되고, 대향전극과 겸용한다. 또, 다른 1개의 전극(ST)은스루홀(TH)를 통해서, 소스전극의 일부에 접속되고, 화소전극과 겸용한다. 본 실시예에서는, 전극(ST)을 투명도전막(ITO)로 형성했기 때문에, 전극부분의 투과광이 투과율의 향상에 기여한다. 또, 최상층의 전극(ST)으로 표시영역의 액정을 구동하기 때문에, 보호막으로의 전압분할이 없어서, 낮은 전압으로 최대투과율을 얻을 수 있다. 환언하면, 저전압으로 액정을 구동할 수 있다.
본 실시예의 전극(ST)은, 대향전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나 대향전극, 대향전극신호선 위의 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있다.
이상 본 실시예에서는, 실시예 20의 효과 이외에, 투과율이 향상하는 효과 및 저전압화할 수 있는 효과를 더 얻을 수 있다. 단, 다른 실시예와 달리, 보호막에 의한 직류완화현상이 없기 때문에, 잔상은 대폭적으로 악화한다.
(실시예 22)
본 실시예는 하기의 점을 제외하고 실시예 1과 동일하다.
도 42는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는 전극(ST)은 스루홀(TH)를 통해서, 화소전극의 일부에 접속되고, 일부는, 자열(이웃)의 영상신호선에 중첩되고, 일부는 차열의 영상신호선에 중첩시키고 있다. 본 실시예의 전극(ST)은, 실시예 1과 동일하게, 화소전극과 동전위이기 때문에, 화소전극 위의 보호막결함이나, 대향전극, 대향전극신호선 위의 보호막결함에 의한 불균일 스폿패턴은 거의 완전하게 해소되는 효과는 가지지만, 여기에다가, 영상신호선(DL) 위에 이물이 있어서, 보호막(PSV1)에 결함이 있는 경우에도, 불균일 스폿패턴의 발생을 방지 또는 경감하는 효과가 있다.
또, 본 실시예에서는, 화소전극과 접속된 전극으로 영상신호선을 피복했으므로, 설령, 이물에 의해, 화소전극과 영상신호선이 단락하여도, 점결함으로 수습되기 때문에, 수율저하를 초래하지 않는다.
또, 실시예 13에서는, 전극(ST)와 영상신호선의 용량결합에 의한 전극변동에 의한 종스미어가 발생하지만, 본 실시예에서는, 전극(ST)을 X자(멜빵)모양으로, 드레인선(영상신호선)(DL)에 중첩시켰으므로, 1열별로, 인가하는 신호의 극성을 반전되는, 열별 반전구동이나, 도트반전구동을 이용하면, 전극(ST)와 각각의 영상신호선과의 용량결합에 의한 전극변동이 서로 보상하고, 전극(ST)의 전위는, 거의 변화하지 않는다. 따라서, 이 용량결합의 결과 발생하는 종방향으로 줄을 끌어 당기는 현상(종스미어, 크로스토크)은 억제된다.
이상, 본 실시예에서는, 실시예 1의 효과 이외에, 영상신호선(드레인선)(GL) 위의 보호막려함에 의한 불균일 스폿패턴도, 대폭적으로 경감되는 효과가 있다. 또, 종방향의 크로스토크가 해소되는 효과가 있다.
(실시예 23)
본 실시예는 하기의 점을 제외하고, 실시예 1과 동일하다.
도 43은 본 실시예의 1 화소 및 그 주변을 나타내는 평면도이다. 또, 도 44에는, 도 43의 E - E' 절단선의 단면도를 나타낸다. 또, 도 45에는, 도 7의 하변부근(유효표시영역외)의 전극(ST)과 영상신호선의 접속부를 나타낸다. 본 실시예에서는, 전극(ST)은 유효표시영역외의 부분에서 스루홀(TH)를 통해서, 영상신호선의 일부에 접속되어 있고, 도 43, 도 44에 나타나 듯이, 영상신호선 위에, 영상신호선과 병설하여, 상하방향으로 연장되어 있는, 선모양의 형상을 하고 있다. 도 45에 나타내는 접속부분은, 영상신호선의 상하의 유효표시영역외에 설치되어 있고, 영상신호선(DL)이 1개소 단선했다고 하여도, 전극(ST)에 의해서, 끊어진 영상신호선이 전기적으로 접속된 상태를 유지한다. 환언하면, 영상신호선의 단선불량에 대한 리던던트구조가 된다.
실시예 3과 같이, 영상신호선은 다른 전극 및 배선과 비교하여, 직류성분에는 가장 높은 전위를 갖는다. 따라서, 양극측의 산화반응은 완전하게 억제되고, 산화반응에 의한 전극의 용해로부터 발생하는 단선불량의 발생이 해소되지만, 주사배선이나 대향전극신호선의 교차부에서, 배선이 타고 넘을 때에, 그 단차로 끊어지는 단선이 발생한다. 본 실시예는, 이 단선에 대해서도 효과가 있고, 영상신호선의 단선을 거의 해소할 수 있다.
이상, 본 실시예에서는, 실시예 3의 효과 이외에, 수율을 향상시킬 수 있는 효과를 더 얻을 수 있다.
(실시예 24)
본 실시예는 하기의 점을 제외하고, 실시예 1과 같다.
도 46은 본 실시예의 1 화소 및 그 주변을 나타내는 평면도이다. 또, 도 47에는 도 46의 F - F' 절단선의 단면도를 나타낸다. 본 실시예에서는, 전극(ST)은 유효표시영역내의 부분에서 스루홀을 통해서, 영상신호선의 일부에 접속되어 있고, 도 46에 나타나듯이, 영상신호선 위에, 영상신호선과 병설하여, 상하방향으로 연장되어 있다. 이것에 의해, 영상신호선(DL)이 1 화소내에서 2개소 이상 단선하지 않으면, 영상신호선이 복수개소 단선하여도, 전극(ST)에 의해서, 끊긴 영상신호선이 전기적으로 접속된 상태를 유지한다. 환언하면 영상신호선의 단선불량에 대한 리던던트구조가 된다.
실시예 3과 같이, 영상신호선은, 다른 전극 및 배선과 비교하여, 직류성분적으로는 가장 높은 전위를 갖는다. 따라서, 양극측의 산화반응은, 완전하게 억제되고, 산화반응에 의한 전극의 용해로부터 발생하는 단선불량의 발생이 해소되지만, 주사배선이나 대향전극신호선의 교차부에서, 배선이 타고넘을 때에, 그 단차로 끊겨지는 단선이 발생한다. 본 실시예는, 이 단선에 대해서 실시예 23보다 더 효과가 있고, 영상신호선의 단선을 완전하게 해소할 수 있다.
이상, 본 실시예에서는, 실시예 3의 효과 이외에, 수율을 향상시킬 수 있는 효과를 더 얻을 수 있다.
(실시예 25)
본 실시예는 하기의 점을 제외하고, 실시예 1과 동일하다.
도 48은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는 전극(ST)은 스루홀(TH)를 통해서, 주사신호선의 일부에 접속되어 있다.
주사신호선은, 다른 전극 및 배선과 비교하여, 직류성분적으로는 가장 낮은 전위를 갖는다. 따라서, 음극측의 환원반응은, 완전하게 억제되고, 환원반응에 의한 액정분해의 발생이 해소되었다.
이상, 본 실시예에서는, 전극(ST)와 거의 동전위(교류의 경우는 그 직류성분이 동전위)이기 때문에, 주사신호선(GL)의 보호막결함에 의한 불균일스폿패턴은, 거의 완전하게 해소되는 효과가 있었다. 또, 본 실시예 1과 같이, 이온성불순물의 유동을 억제하고, 불정형의 검은얼룩의 발생도 억제할 수 있다. 마찬가지로, 고정패턴을 장시간표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일작용에 의해, 대폭적으로 경감할 수 있다. 특히, 영상신호선은 화소전극과는 다르고, 스위칭소자를 통해서 전압을 주어지지 않고, 항상 외부로부터 충분한 전압을 인가되고 있기 때문에, 불균일 스폿패턴오염의 각 화소의 보호막용량에 대한 충전이 충분하게 빨라진다. 따라서, 점등초기 등, 전극(ST)로부터의 충전이 불충분한 상태에서의 콘트라스트비 저하, 가물거림 발생등의 표시불량상태의 시간이 대폭적으로 단축되었다.
(실시예 26)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다.
도 49는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는, 전극(ST1)은 스루홀(TH)를 통해서, 화소전극의 일부에 접속되고, 또한 전극(ST2)은 스루홀(TH)를 통해서, 주사신호선의 일부에 접속되어 있다. 양극측의 전극과, 음극측의 전극을 양쪽모두, 보호막 위에 형성하는 것에 의해, 양극측의 전압의 충전 및 음극측의 전압의 충전이 동시에 이루어지고, 다른 부분에서 보호막결함이 있어서, 전극이 노출했다고 하여도, 그 부분으로부터의 충전전류는 거의 발생하지 않는다. 따라서, 양극측, 음극측 모두 전극반응은 일어나지 않으며, 불균일 스폿패턴은 발생하지 않는다.
단, 본 실시예에서는, 영상신호선의 직류성분의 전위가, 화소전극의 직류성분의 전위보다 높기 때문에, 영상신호선 위에 보호막결함이 있으면, 양극측에 산화반응이 일어나서, 불균일 스폿패턴이 발생하지만, 화소전극의 직류성분의 전위와 영상신호선의 직류성분의 전위의 차이는, 실시예 10이나 실시예 12의 방법으로, 거의 없앨 수 있으므로, 이들과의 조합으로 어떤 전극위에 보호막결함이 있다고 하더라도, 핵얼룩이 발생하는 일은 없다.
여기서, 전극(ST1) 및 전극(ST2) 의 배치에 주의할 필요가 있다. 전극(ST1) 및 전극(ST2)는 양쪽모두, 보호막 위에 있고, 화소전극의 직류성분의 전위와 주사신호의 비선택전압에 의한 직류전압이 거의 항상 인가되어 있으므로, 이 직류전압에 의해 액정이 구동되고, 빛누설이 발생하여, 흑 표시가 충분하지 못한, 즉, 콘트라스트비의 저하가 발생한다.
여기서, 본 실시예에서는, 전극(ST1)의 중심고 전극(ST2)의 중심을 연결한 직선이, 러빙방향(RDR)과 거의 일치하도록 한다. 구체적으로는, 전극(ST1)의 중심과 전극(ST2)의 중심을 연결하는 직선과 러빙각도를 이루는 각도 φ를, ±20˚이내, 정확하게는 ±20.5˚이내로 한다. 이것은 콘트라스트비 30 이상을 유지하기 위해서, 전극(ST1)과 전극(ST2) 사이에서 구동되는 액정의 회전각도가 ±10˚이내, 정확하게는 ±10.5˚이내이고, 또, 전계와 액정분자의 장축이 이루는 각도가 10˚이상이 되면 그것 이상으로 회전하기 때문에, 매우 커다란 에너지기 필요해지고, 20 V 이하의 직류전압에서는 회전하지 않게 되기 때문이며, 이들, 양자를 합친 값이다. 단, 바람직하게는, 콘트라스트 비 100 이상을 유지하기 위해서, ±15˚이내,정확하게는 ±15.7˚이내가 되도록 하는 것이 좋다. 또, 전극(ST2)와의 전극(ST1)(최근접한 것 이외의 것도 포함)을 연결하는 직선과 러빙방향이 이루는 각도 φ, φ' 가 상기 범위내에 들어가지 않는 경우, 그 거리(L)를 화소전극과 대향전극 사이의 거리를 충분하게 길게 설정한다. 구체적으로는, 전극(ST1)과 전극(ST2) 사이의 직류성분에 의한 전계가, 화소전극과 대향전극 사이의 전압으로 구동되는 액정의 광학적 임계치전계이하가 되도록 설정한다.
또, 본 실시예에서는, 전극(ST)의 중심을 연결하는 직선과 러빙방향이 이루는 각도를 규정했지만, 전극(ST)의 형상이 가늘고 긴 경우나, 형태가 원모양, 또는 사각모양이 아닌 경우는, 전극(ST)의 단 끼리를 연결하는 직선과 러빙방향이 이루는 각도로 상기를 적응하여도 좋다.
이상, 본 실시예에서는, 주사신호선에 접속된 전극(ST1)과 화소전극에 접속된 전극(ST2), 양쪽 모두, 보호막 위에 형성하는 것에 의해, 전극(ST1)과 전극 (ST2)와 거의 동전위(교류의 경우는 그 직류성분이 동전위)인, 화소전극 (PX, PX2, PX3), 소스전극(SD1) 위의 보호막결함, 대향전극(CT, CT2), 대향전극신호선 (CL) 위의 보호막결함, 주사신호선(GL) 위 보호막결함에 의한 불균일 스폿패턴은, 거의 완전하게 해소되는 효과가 있다. 또, 실시예 10, 실시예 12의 한쪽, 또는 양쪽과 조합하는 것에 의해, 영상신호선(DL) 위의 불균일 스폿패턴오염도 완전하게 해소된다.
(실시예 27)
본 실시예는, 하기의 점을 제외하고, 실시예 1 및 실시예 26과 동일하다.
도 50은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는 전극(ST1)은, 스루홀(TH)를 통해서, 대향전극신호선의 일부에 접속되고, 또한 전극(ST2)는, 스루홀(TH)를 통해서, 주사신호선의 일부에 접속되어 있다.
이상, 본 실시예에서는 주사신호선에 접속된 전극(ST1)과 대향전극에 접속된 전극(ST2), 양쪽모두, 보호막 위에 형성하는 것에 의해, 전극(ST1)과 전극(ST2)은 거의 동전위(교류의 경우는 그 직류성분이 동전위)인, 화소전극(PX, PX2, PX3), 소스전극(SD1) 위의 보호막결함, 대향전극(CT, CT2), 대향전극신호선(CL) 위의 보호막결함, 주사신호선(GL) 위의 보호막결함에 의한 불균일 스폿패턴은 거의 완전하게 해소되는 효과가 있다. 또, 실시예 10, 실시예 12의 한쪽 또는 양쪽과 조합하는 것에 의해, 영상신호선(DL)의 불균일 스폿패턴오염도 완전하게 해소된다.
(실시예 28)
본 실시예는 하기의 점을 제외하고, 실시예 1 및 실시예 26과 동일하다.
도 51은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예에서는 전극(ST1)은 스루홀(TH)를 통해서, 영산신호선의 일부에 접속되고, 또한 전극(ST2)은 스루홀(TH)를 통해서, 주사신호선의 일부에 접속되어 있다.
본 실시예에서는, 음극측의 전극(ST1)을 전위가 가장 낮은 주사신호선(GL)에 접속하고, 또, 양극측의 전극(ST2)을 전위가 가장 높은 영상신호선(DL)에 접속함으로서, 모든 전극 및 배선에 대해서, 음극, 양극의 전위가 충전되고, 그 중간 전위를 가지는 전위에 대해서도, 충전전류가 거의 발생하지 않는다. 따라서, 모든 전극 및 배선위에, 보호막결함이 있었다고 하더라도, 불균일 스폿패턴오염이 발생하는일은 없다.
이상, 본 실시예에서는, 실시예 10 및 실시예 12와 조합하지 않아도, 주사신호선에 접속된 전극(ST1)과 영상신호전극에 접속된 전극(ST2)와, 양쪽모두, 보호막 위에 형성하는 것에 의해, 전극(ST1)과 전극(ST2)가 거의 동전위(교류의 경우는 그 직류성분이 동전위) 및 중간전위이다. 화소전극(PX, PX2, PX3), 소스전극(SD1), 대향전극(CT, CT2), 대향전극신호선(CL), 주사신호선(GL) 및 영상신호선(DL) 위의 보호막결함에 의한 불균일 스폿패턴오염이 완전하게 해소된다.
(실시예 29)
본 실시예는 하기의 점을 제외하고, 실시예 1과 동일하다.
도 52는 본 실시예의 1 화소를 이루는 평면도이다. 본 실시예에서는 화소전극(PX) 및 대향전극(CT, CT2)을 굴곡(CHEVRON)모양의 전극으로 했다. 이것에 의해, 액정분자의 회전방향이, 2 방향이 되고, 다른 회전방식을 가진 영역의 광학특성이, 서로 보상하여, 더 넓은 광시야각을 얻을 수 있다. 이것은, 억각을 기울게 했을 때의 액정분자의 장축방향과 단축방향의 지연의 변화차이로, 회전방향이 일방향밖에 없으면, 어느 일정방향은, 지연이 작아지고, 파란기운이 걸리고, 이것과 직교하는 방향은, 지연이 커지고, 황색이 된다. 이것을 서로 반대방향으로 호전하는 영역을 설치하는 것에 의해, 청과 황색의 보색관계를 이용하여, 색이 드는 것을 해소할 수 있다. 또 동시에, 저계조(어둔 계조)에서의 계조반전도 억제할 수 있다.
또, 굴곡모양이 러빙방향에 대한 각도 θ1, θ2는, 동일한 것이 바람직하지만, 동일하지 않아도 좋다. 또, 굴곡모양 굴곡회수도 일예이다.
본 실시예에서는 실시예 1의 효과 이외에, 더 넓은 광시야각을 얻을 수 있다.
(실시예 30)
본 실시예는, 하기의 점을 제외하고, 실시예 4와 동일하다. 도 53은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 4와 실시예 29의 조합이다.
(실시예 31)
본 실시예는 하기의 점을 제외하고 실시예 18과 동일하다. 도 54는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 18과 실시예 29의 조합이다.
(실시예 32)
본 실시예는, 하기의 점을 제외하고 실시예 19와 동일하다. 도 55는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 19와 실시예 29의 조합이다.
(실시예 33)
본 실시예는 하기의 점을 제외하고, 실시예 24와 동일하다. 도 56은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 24와 실시예 29의 조합이다.
(실시예 34)
본 실시예는, 하기의 점을 제외하고 실시예 26과 동일하다. 도 57은 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 26과 실시예 29의 조합이다.
(실시예 35)
본 실시예는 하기의 점을 제외하고 실시예 28과 동일하다. 도 58는 본 실시예의 1 화소를 나타내는 평면도이다. 본 실시예는 실시예 28고 실시예 29의 조합이다.
(실시예 36)
본 실시예는 하기의 점을 제외하고, 실시예 34와 동일하다. 도 59는 본 실시예의 1화소를 나타내는 화소이다. 본 실시예에서는 전극(ST1)을, 주사신호선 위에, 그것과 평행하게 선모양으로 형성하고, 또, 전극(ST2)을 화소전극에 접속하여, 전극(ST1)과 평행한 방향으로 길고 가는 형상으로 했다.
이것에 의해, 전극(ST1)과 전극(ST2) 사이의 전계는, 거의 대부분의 부분에서, 전계방향이 같아 지기 때문에, 러빙방향과 이루는 각과 거의 대부분의 부분에서 일치시킬 수 있다. 따라서, 이 전계로 액정이 구동되는 일이 없어지게 되므로, 매우 높은 콘트라스트비를 얻을 수 있다. 또, 주사신호선을 전극(ST1)으로 복수의 화소사이에서 연결되어 있기 때문에, 리던던트구조가 되어, 주사신호선의 단선불량이 감소한다.
이상, 본 실시예에서는, 실시예 34의 효과 이외에, 더 높은 고콘트라스트비를 얻을 수 있어서, 수율을 향상하는 효과를 얻었다. 또, 전극(ST2)을 대향전극신호선으로 접속하고, 대향전극신호선과 평행하게 선모양으로 형성해도 좋다. 이 경우는, 대향전극신호선에 접속하고, 대향전극신호선과 평행하게 선 모양으로 형성해도 좋다. 이 경우는 대향전극신호선의 단선불량도 저감할 수 있다.
(실시예 37)
본 실시예는, 하기의 점을 제외하고, 실시예 1과 동일하다. 도 60은 본 실시예의 1 화소의 단면도이다. 본 실시예에서는 전극(ST)을 컬러필터측기판(SUB2)측의 평탄화막(OC) 위의 배향막 바로아래에 설치했다. 또, 평면적으로는, 영상신호선 및 주사신호선에 중첩시키도록 했다.
본 실시예에서는 이 전극(ST)에 유효표시영역의 주변부에서, 대향전압을 공급했다. 여기서 TFT측 기판(SUB1) 위의 구성은, 종래예 그대로이다.
또, IPS방식의 TFT - LCD 에서는, 컬러필터측기판의 뒤측에, 정전기에 의한 표시불량을 해소하기 위해서, ITO를 전면적으로 형성하지 않으면 안되지만, 본 실시예에서는 전극(ST)가 그 역할을 하고 있으므로, 이 뒷면 ITO는 불필요하게 된다. 이상, 본 실시예에서는, 실시예 2의 효과 이외에, 더한층 컬러필터측 기판의 형성공정의 간략화를 꾀했다. 또, 본 실시예에서는 평탄화막 위에 전극(ST)을 설치했지만, 평탄화막이 없는 경우는, 배향막 바로아래의 컬러필터(FIL) 위에 형성해도 좋다.
(실시예 38)
본 실시예는 하기의 점을 제외하고, 실시예 1 및 실시예 26과 동일하다.
도 61은 본 실시예의 1 화소를 나타내는 평면도이다.
본 실시예에서는, 전극(ST1)은 스루홀(HT)를 통해서, 주사신호선의 일부에접속되고, 또한 전극(ST)은 컬러필터측기판(SUB2)의 평탄화막(OC) 위의 배향막 바로아래에 설치했다. 평면적으로는, 도 61에서는, 주사신호선에 중첩시키도록 선모양으로 형성했지만, 영상신호선 위에도 중첩시키고, 매트릭스상의 구성으로 해도 좋다. 본 실시예에서는, 이 전극(ST2)에 유효표시영역외의 주변부에서, 대향전압을 공급했다.
본 실시예에서는 전극(ST1)과 전극(ST2)을 각각 다른 기판 위에 형성했기 때문에, 전극의 형성공정에서의 에칭불량등에 의한 단락불량이 필연적으로 발생하지 않게 된다. 또 전극(ST1)과 전극(ST2)는 평면적으로는 중첩하여 형성할 수 있기 때문에, 기판면에 평행한 전계를 거의 발생하는 일 없어서, 화소전극과 대향전극 사이의 액정을 구동하는 일이 없다. 이상 본 실시예에서는, 주사신호선에 접속된 전극(ST1)과 대향전극에 접속된 전극(ST2) 양쪽모두, 실시예 27의 효과 이외에, 전극(ST1)과 전극(ST2)의 쇼트불량이 경감하는 효과를 얻었다. 또, 더 높은 고콘트라스트비의 특성을 얻을 수있는 효과도 얻었다.
이상, 본 발명에서는, 전극(ST)을 새롭게 설치하여 보호막 위에 형성한다. 또는 평탄화막 위 또는 컬러필터 위에 형성한다. 환언하면, 배향막의 아래에 형성하는 것에 의해, IPS방식의 TFT - LCD 에서, 각 전극 및 배선위에 보호막결함이 존재한 경우에 발생하는, 스폿패턴의 검은얼룩(불균일 스폿패턴오염)을 억제할 수 잇다.
또, 본 실시예에서는 불균일 스폿패턴오염을 억제하는 동시에, 보호막용량에새로운 충전전류를 발생시키지 않는 것에 의해, 이온성 불순물의 유동을 억제하고, 불정형의 검은얼룩의 발생도 억제할 수 있다. 동일하게, 고정패턴을 장시간 표시시킨 경우에 패턴의 끝이 검어지는 잔상(스티킹)도 동일 작용에 의해, 대폭적으로 경감할 수 있다.
또, 전극(ST)에 의해 영상신호선 및 주사신호선, 대향전극신호선을 리던던트구조로 하는 것에 의해, 단선에 대한 수율을 향상시켜서, 횡전계액정표시장치의 양산성을 향상시킬 수 있다.
Claims (42)
- 한쌍의 기판에 협지된 액정층과, 이 기판의 한쪽측에 매트릭스상으로 복수의 화소가 형성된 액정표시장치에 있어서,상기 복수의 화소가 형성되는 측의 기판에는 영상을 표시하기 위한 제 1 전극군 및 배선군이 형성되고,상기 액정층과 상기 제 1 전극군 및 배선군의 사이에는 보호막이 형성되고,상기 보호막 위에 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 제 2 전극 또는 배선이 상기 복수의 화소내에 적어도 1개 형성되고,상기 제 2 전극 또는 배선은, 콘택홀을 통해서 상기 제 1 전극군 및 배선군의 어느 하나에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 기판의 한쪽측에 매트릭스상으로 복수의 화소가 형성된 액정표시장치는,이 복수의 화소별로 박막트랜지스터가 형성되고, 상기 기판의 다른쪽측에는 컬러필터 및 블랙매트릭스가 형성되어 있고,상기 제 1 전극은 적어도 한쌍의 화소전극 또는 대향전극을 포함하고,상기 제 1 배선은 적어도 주사신호선 및 영상신호선을 포함하는 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 콘택홀을 통해서, 상기 음극의 제 2 전극 또는 배선과 접속되는 것은, 상기 주사신호선인 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 콘택홀을 통해서, 상기 양극의 제 2 전극 또는 배선과 접속되는 것은,대향전극 또는 상기 대향전극에 접속된 대향전압신호선의 어느 하나인 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 콘택홀을 통해서, 상기 양극의 제 2 전극 또는 배선과 접속되는 것은,빗살형상으로 형성된 화소전극인 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 주사신호선은 상기 복수의 화소가 형성되는 측의 기판위에 형성되고, 그것들의 위에는 게이트보호막이 피복되고, 이 게이트보호막의 위에는 상기 영산신호선이 형성되고,그것들을 덮어 상기 보호막이 형성되고, 상기 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 제 2 전극 또는 배선이 상기 패시베이션 위에 형성되고,상기 액정층의 배향을 제어하는 배향막이 상기 제 2 전극 또는 배선 위에 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 제 2 전극 또는 배선은,상기 블랙매트릭스에 의해서 덮어져 있는 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 제 2 전극 또는 배선은,매트릭스상으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 1 내지 6 항에 있어서,상기 제 2 전극 또는 배선은 상기 복수의 화소의 각화소별로 적어도 1개 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 1 내지 6 항에 있어서,상기 제 2 전극 또는 배선은 상기 복수의 화소의 각화소별로 복수개 설치되어 있는 것을 특징으로 하는 액정표시장치.
- 한쌍의 기판에 배향막을 통해서 끼워진 액정층과, 이 기판의 한쪽측에 복수의 주사신호선과 영상신호선에 의해서 매트릭스상으로 복수의 화소가 형성된 액정표시장치에 있어서,상기 복수의 각화소는, 상기 한쌍의 기판의 한쪽기판에 형성되고, 상기 주사신호선의 주사신호에 의거하여, 상기 영상신호선의 영상신호가 박막트랜지스터를 통해서 공급되는 화소전극과,상기 한쌍의 기판의 한쪽 기판에 형성되고, 대향전압신호선을 통해서 대향전압이 공급되는 대향전극을 가지고,상기 한쪽 기판과 상기 배향막 사이에 형성된 보호막을 가지고,적어도 상기 영상신호선과 상기 화소전극은 상기 한쪽 기판과 보호막 사이에 형성되고,상기 주사신호선 또는 상기 대향전압신호선 또는 상기 대향전극 가운데 어느 하나는, 상기 배향막과 보호막 사이에 형성되고,상기 배향막과 상기 보호막 사이에 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선이 상기 복수의 화소내에 적어도 1개 형성되고,상기 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선은,콘택홀을 통해서, 상기 한쪽 기판과 보호막 사이에 형성된 어느 하나의 신호선 또는 전극에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 11에 있어서,상기 콘택홀을 통해서 상기 음극의 전극 또는 배선과 접속되는 것은,상기 주사신호선인 것을 특징으로 하는 액정표시장치.
- 한쌍의 기판에 협지된 액정층과, 이 기판의 한쪽 측에 매트릭스상으로 복수의 화소가 형성된 표시영역을 가지고,상기 복수의 화소가 형성되는 측의 기판에는, 주사신호선, 영상신호선, 화소전극, 대향전극, 대향전압신호선 및 박막트랜지스터로 이루어지는 제 1 전극군이 형성되고,상기 액정층과 상기 제 1 전극군의 사이에는 보호막이 형성되고,상기 보호막과 상기 기판의 다른쪽 기판 사이에는 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 제 2 전극군이 상기 표시영역내에 적어도 1개 형성되고,상기 제 2 전극군은 투명전극이고, 전기적으로 접속하는 수단을 통해서, 상기 제 1 전극군의 어느 하나에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 투명전극은 ITO 또는 IZO 로 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 전기적으로 접속하는 수단을 통해서, 상기 제 2 전극군 가운데 음극의전극군과 접속되는 것은,상기 주사신호선인 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 전기적으로 접속하는 수단을 통해서, 상기 제 2 전극군 가운데 양극의 전극군과 접속되는 것은,화소전극 또는 대향전극 또는 대향전압신호선 또는 영상신호선의 어느 하나인 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 기판의 다른쪽 측에는 컬러필터 및 블랙매트릭스가 형성되어 있고,상기 제 2 전극군은 상기 다른쪽 기판의 액정층측에 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 17에 있어서,상기 다른쪽 기판의 액정층측에 형성되는 제 2 전극군은, 상기 표시영역의 밖에서 상기 전기적으로 접속하는 수단을 통해서, 상기 제 1 전극군의 어느하나에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 제 2 전극군은 상기 복수의 화소의 각화소별로 적어도 1개 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 13에 있어서,상기 제 2 전극군은 상기 복수의 화소의 각화소별로 복수개 설치되어 있는 것을 특징으로 하는 액정표시장치.
- 한쌍의 기판면에 형성된 배향막을 통해서 끼워진 액정층과, 이 기판의 한쪽 측에 복수의 주사신호선과 영상신호선에 의해서 매트릭스상으로 복수의 화소가 형성된 액정표시장치에 있어서,상기 복수의 각화소는, 상기 한쌍의 기판의 한쪽 기판에 형성되고,상기 주사신호선의 주사신호에 의거하여, 상기 영상시호선의 영상신호가 박막트랜지스터를 통해서 공급되는 화소전극과,상기 한쌍의 기판의 한쪽 기판에 형성되고, 대향전압신호선을 통해서 대향전압이 공급되는 대향전극을 가지고,상기 한쪽 기판과 상기 배향막 사이에 형성된 보호막을 가지고,적어도 상기 영상신호선과 상기 화소전극은 상기 한쪽 기판과 보호막 사이에 형성되고,상기 주사신호선 또는 상기 대향전압신호선 또는 상기 대향전극 가운데 어느 하나는 상기 배향막과 보호막 사이에 형성되고,상기 배향막과 상기 보호막 사이에 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 ITO 또는 IZO 를 함유하는 부재가 상기 복수의 화소내에 적어도 1개 형성되고,상기 음극과 양극의 한쪽 또는 양쪽으로 이루어지는 전극 또는 배선은,전기적으로 접속하는 수단을 통해서, 상기 한쪽 기판과 보호막 사이에 형성된 어느 하나의 신호선 또는 전극에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 배향막이 피복된 한쌍의 기판과, 상기 한쌍의 기판의 적어도 배향막이 형성된 측에 끼워진 액정층과, 상기 배향막 아래에 형성된 보호막과, 상기 한쌍의 기판의 한쪽과 상기 보호막 사이에 형성되는 복수의 주사신호선과, 상기 한쌍의 기판의 한쪽과 상기 보호막 사이에 형성되고,상기 주사신호선과 매트릭스상에 교차하는 복수의 영상신호선과, 상기 복수의 주사신호선 및 영상신호선으로 둘러쌓인 영역에 형성되는 복수의 화소와,상기 복수의 화소는, 상기 한쌍의 기판의 한쪽과 상기 보호막 사이에 형성되는 적어도 한쌍의 화소전극과 대향전극을 가지는 액정표시장치에 있어서,상기 각화소는, 상기 배향막과 상기 보호막 사이에 금속원자를 포함하는 층이 형성되고,상기 주사신호선, 화소전극, 대향전극, 또는 상기 영상신호선 가운데 어느 하는, 전기적으로 접속하는 수단을 통해서 상기 금속원자를 포함하는 층과 접속되는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 전기적으로 접속하는 수단을 통해서, 상기 금속원자를 포함하는 층과 접속되는 것은,상기 주사신호선인 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 전기적으로 접속하는 수단을 통해서, 상기 금속원자를 포함하는 층과 접속하는 것은,대향전극, 또는 상기 대향전극에 접속되어 상기 대향전극에 대향전압을 인가하는 대향전압신호선 가운데 어느 하나인 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 전기적으로 접속하는 수단을 통해서, 상기 금속원자를 포함하는 층과 접속하는 것은,화소전극인 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 금속원자를 포함하는 층은,상기 주사신호선, 화소전극, 대향전극, 대향전압신호선 또는 영상신호선 가운데 어느 하나와,상기 보호막을 통해서 그 일부 또는 전부가 오버랩하는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 전기적으로 접속하는 수단은,상기 기판의 깊이 방향에 형성된 부분과,상기 기판의 평면방향에 형성된 부분으로 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 보호막은 SiNx 와 SiOx 의 어느하나를 포함하는 무기재료로 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 보호막은 아크릭수지, 에폭시, 폴리이미드의 어느하나를 포함하는 유기재료로 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 금속원자를 포함하는 층은 상기 복수의 화소의 각화소별로 적어도 1개 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 22에 있어서,상기 금속원자를 포함하는 층은 상기 복수의 화소의 각화소별로 복수개 설치되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 1, 11, 13, 21, 22 에 있어서,상기 화소전극이 정보를 유지하고 있는 상태에서,상기 화소전극과 상기 영상신호선의 전압의 직류성분의 전위차이가 1 V 이내인 것을 특징으로 하는 액정표시장치의 구동방법.
- 청구항 1, 11, 13, 21, 22 에 있어서,상기 화소전극이 정보를 유지하고 있는 상태에서,상기 화소전극과 상기 영상신호선의 전압의 직류성분의 전위차이가 0.5 V 이내인 것을 특징으로 하는 액정표시장치의 구동방법.
- 청구항 1, 11, 13, 21, 22 에 있어서,박막트랜지스터에 의해서 화소전극을 구동하는 액정표시장치의 구동방법에서,상기 주사신호선의 주사전압이, 3 값 이상의 전위에 의해서, 구동되는 것을 특징으로 하는 액정표시장치의 구동방법.
- 청구항 34에 있어서,박막트랜지스터에 의해서 화소전극을 구동하는 액정표시장치의 구동방법에서,상기 화소전극에는, 제 1 용량(Cadd)이 부가되어 있고, 상기 화소전극에 신호전압이 공급된 상태가 종료하고, 박막트랜지스터가 오프상태가 된 후에 주사전압을 변화시켜, 상기 제 1 용량(Cadd)에 의한 용량결합에 의해서, 상기 화소전극의 전위를 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 청구항 35에 있어서,상기 화소전극은, 제 2 용량(Cstg)이 더 부가되어 있는 것을 특징으로 하는 액정표시장치의 구동방법.
- 한쌍의 기판에 협지된 액정층을 가지고, 이 기판의 한쪽측에 매트릭스상으로 복수의 화소가 형성된 액정표시장치에 있어서,상기 복수의 화소가 형성되는 측의 기판에는 영상을 표시하기 위한 제 1 전극군 및 배선군이 형성되고,상기 액정층과 상기 제 1 전극군 및 배선군 사이에는 보호막이 형성되고,상기 보호막과 액정층 사이에 음금과 양극으로 이루어지는 제 2 전극쌍 또는 배선쌍이 상기 복수의 화소내에 적어도 한쌍 형성되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 37에 있어서,상기 제 1 전극군 및 배선군은, 콘택홀을 통해서, 상기 음극과 양극으로 이루어지는 제 2 전극쌍 또는 배선쌍과 접속되는 액정표시장치에서,상기 음극의 제 2 전극 또는 배선은, 상기 제 1 전극군 및 배선군 가운데 상기 주사신호선과 접속되고,상기 양극의 제 2 전극 또는 배선은, 상기 제 1 전극군 및 배선 가운데 상기 화소전극 또는 대향전극 또는 대향전압신호선 또는 영상신호선 가운데 어느 하나와 접속되는 것을 특징으로 하는 액정표시장치.
- 한쌍의 기판에 협지된 액정층과,상기 기판의 액정층측에 형성된 배향막과,상기 배향막과 상기 한쌍의 기판의 한쪽 사이에 형성된 보호막과,상기 배향막과 상기 한쌍의 기판의 한쪽 사이에 형성된 제 1 전극군 및 배선군을 가지는 액정표시장치에 있어서,상기 보호막과 상기 배향막 사이에는 제 2 전극 또는 배선이 상기 복수의 화소내에 적어도 1개 형성되고, 또한 상기 보호막과 상기 배향막 사이에는 상기 제 2전극에 인가되는 전압과는 다른 전압이 인가되는 제 3 전극 또는 배선이 상기 복수의 화소내에 적어도 1개 형성되어 이루어지는 것을 특징으로 하는 액정표시장치.
- 청구항 39에 있어서,상기 제 1 전극군 및 배선군은, 주사신호선, 영상신호선, 화소전극, 대향전극, 대향전압신호선이고,상기 제 2 전극 또는 배선은, 스루홀을 통해서 상기 주사신호선에 접속되고,상기 제 3 전극 또는 배선은, 스루홀을 통해서 상기 영상신호선, 상기 화소전극, 상기 대향전극, 상기 대향전압신호선 가운데 어느 하나에 접속되는 것을 특징으로 하는 액정표시장치.
- 청구항 37 또는 청구항 39에 있어서,상기 제 3 전극 또는 배선은 상기 복수의 화소의 각 화소별로 적어도 1개 형성되어 있는 것을 특징으로 하는 액정표시장치.
- 청구항 37 또는 청구항 39에 있어서,상기 제 3 전극 또는 배선은 상기 복수의 화소의 각 화소별로 복수개 설치되어 있는 것을 특징으로 하는 액정표시장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087109A JP2001272697A (ja) | 2000-03-23 | 2000-03-23 | 液晶表示装置 |
JP2000-87109 | 2000-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010090547A true KR20010090547A (ko) | 2001-10-18 |
KR100376016B1 KR100376016B1 (ko) | 2003-03-15 |
Family
ID=18603172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0015306A KR100376016B1 (ko) | 2000-03-23 | 2001-03-23 | 액정표시장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6707523B2 (ko) |
JP (1) | JP2001272697A (ko) |
KR (1) | KR100376016B1 (ko) |
TW (1) | TWI292074B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101330330B1 (ko) * | 2008-12-30 | 2013-11-15 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
US9671661B2 (en) | 2014-07-10 | 2017-06-06 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020008799A1 (en) * | 2000-07-10 | 2002-01-24 | Hitachi, Ltd. | Liquid crystal display unit |
US6731361B2 (en) * | 2001-06-07 | 2004-05-04 | International Business Machines Corporation | High resolution in-plane switching mode TFT-LCD |
KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
JP4074207B2 (ja) * | 2003-03-10 | 2008-04-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP3914913B2 (ja) * | 2003-11-28 | 2007-05-16 | 鹿児島日本電気株式会社 | 液晶表示装置 |
US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
WO2006038575A1 (ja) * | 2004-10-07 | 2006-04-13 | Sharp Kabushiki Kaisha | 透明電極およびこれを備えた液晶表示装置 |
JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
US8416163B2 (en) * | 2005-04-06 | 2013-04-09 | Lg Display Co., Ltd. | Liquid crystal panel and liquid crystal display device having the same |
KR100756362B1 (ko) * | 2005-07-19 | 2007-09-10 | 삼성코닝 주식회사 | 면광원 장치 및 이를 갖는 백라이트 유닛 |
JP4929432B2 (ja) * | 2005-07-29 | 2012-05-09 | Nltテクノロジー株式会社 | 液晶表示装置及びその製造方法 |
JP2007206680A (ja) * | 2006-01-06 | 2007-08-16 | Canon Inc | 液晶表示装置及び制御方法 |
JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
JP5713204B2 (ja) * | 2006-08-11 | 2015-05-07 | Nltテクノロジー株式会社 | 液晶表示装置 |
KR20090031441A (ko) * | 2006-10-16 | 2009-03-25 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 배선용 적층막 및 배선 회로 |
KR101570239B1 (ko) * | 2007-12-07 | 2015-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
KR20100009473A (ko) * | 2008-07-18 | 2010-01-27 | 주식회사 엘지화학 | 편광판 및 액정표시장치 |
WO2011093374A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | 液晶表示装置 |
CN103558717B (zh) * | 2013-11-15 | 2016-01-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
JP2016224297A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社ジャパンディスプレイ | 表示装置 |
CN105044959B (zh) * | 2015-09-14 | 2019-04-05 | 深圳市华星光电技术有限公司 | 一种可实现无缝拼接的多屏显示装置 |
KR20170041929A (ko) * | 2015-10-07 | 2017-04-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US20180182209A1 (en) * | 2016-12-22 | 2018-06-28 | Gamblit Gaming, Llc | Player reviewable wagering system |
TWI754173B (zh) * | 2018-01-05 | 2022-02-01 | 友達光電股份有限公司 | 液晶顯示裝置 |
TWI676066B (zh) * | 2018-01-05 | 2019-11-01 | 友達光電股份有限公司 | 液晶顯示裝置 |
CN113985661A (zh) * | 2021-10-22 | 2022-01-28 | Tcl华星光电技术有限公司 | 显示面板及液晶显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
TW289097B (ko) * | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
US5852485A (en) | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
TW495635B (en) * | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
US20020008799A1 (en) * | 2000-07-10 | 2002-01-24 | Hitachi, Ltd. | Liquid crystal display unit |
JP3050191B2 (ja) | 1997-11-12 | 2000-06-12 | 日本電気株式会社 | 液晶表示装置 |
TW451099B (en) * | 1998-01-23 | 2001-08-21 | Hitachi Ltd | Liquid crystal display device |
-
2000
- 2000-03-23 JP JP2000087109A patent/JP2001272697A/ja active Pending
-
2001
- 2001-03-13 TW TW090105868A patent/TWI292074B/zh not_active IP Right Cessation
- 2001-03-22 US US09/813,983 patent/US6707523B2/en not_active Expired - Lifetime
- 2001-03-23 KR KR10-2001-0015306A patent/KR100376016B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101330330B1 (ko) * | 2008-12-30 | 2013-11-15 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
US9671661B2 (en) | 2014-07-10 | 2017-06-06 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
KR100376016B1 (ko) | 2003-03-15 |
US20010026331A1 (en) | 2001-10-04 |
TWI292074B (ko) | 2008-01-01 |
US6707523B2 (en) | 2004-03-16 |
JP2001272697A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100376016B1 (ko) | 액정표시장치 | |
KR100697903B1 (ko) | 액정표시장치 | |
KR20020005997A (ko) | 액정 표시 장치 | |
JPH10186351A (ja) | 液晶表示装置 | |
JPH11183904A (ja) | 液晶表示装置 | |
JP2708098B2 (ja) | 液晶表示装置 | |
JP2002014374A (ja) | 液晶表示装置 | |
JP2001264809A (ja) | 液晶表示装置 | |
JP3691854B2 (ja) | 開口率向上に適する横電界方式液晶表示装置 | |
JP3340894B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100497691B1 (ko) | 개구율 향상에 적합한 횡전계 방식 액정 표시 장치 | |
JP2005284304A (ja) | アクティブ・マトリクス型液晶表示装置 | |
WO1999045430A1 (fr) | Ecran a cristaux liquides | |
JP4112599B2 (ja) | 液晶表示装置 | |
JPH10186410A (ja) | 液晶表示装置 | |
JP3478709B2 (ja) | 液晶表示装置 | |
JP2804261B2 (ja) | 液晶表示装置 | |
JP2818159B2 (ja) | 液晶表示装置 | |
JP2801591B2 (ja) | 液晶表示装置 | |
JP4055778B2 (ja) | 液晶表示装置 | |
JP3643588B2 (ja) | 液晶表示装置 | |
JP3971782B2 (ja) | 液晶表示装置 | |
JP2005157404A (ja) | 開口率向上に適する横電界方式液晶表示装置 | |
JP3595327B2 (ja) | 液晶表示装置 | |
JP4925474B2 (ja) | 開口率向上に適する横電界方式液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |