JP2804261B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、いわゆる横電界方式と称されるアクティブ・
マトリクス型の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス型の液晶表示装
置は、液晶層を介して互いに対向して配置される透明基
板のうちその一方の透明基板の液晶層側の面に、ｘ
（行）方向に延在されｙ（列）方向に並設される走査信
号線とｙ（列）方向に延在されｘ（行）方向に並設され
る映像信号線とが形成されている。

【０００３】そして、これら走査信号線と映像信号線と
で囲まれた各画素領域にはそれぞれスイッチング素子が
備えられ、このスイッチング素子は、該画素領域を囲む
各走査信号線のうちの一方の走査信号線に供給される走
査信号によってオンされ、このオンされたスイッチング
素子を介して該画素領域を囲む各映像信号線のうちの一
方の映像信号線に供給される映像信号が画素領域内に取
り込まれるようになっている。

【０００４】このうち、特に横電界方式と称される液晶
表示装置は、その各画素領域に、前記スイッチング素子
を介して映像信号が印加される画素電極と、該映像信号
に対して基準となる信号が印加されている対向電極とが
形成され、この画素電極と対向電極との間に発生させる
電界によって前記液晶層を透過する光を変調させるよう
にしているものである。

【０００５】このような液晶表示装置は、その表示面に
対して大きな角度視野から観察しても鮮明な映像を認識
でき、いわゆる角度視野に優れたものとして知られるに
到っている。

【０００６】なお、このような構成からなる液晶表示装
置は、たとえば特許出願公表平５−５０５２４７号公
報、特公昭６３−２１９０７号公報、および特開平６−
１６０８７８号公報に詳述されている。

【０００７】

【発明が解決しようとする課題】このような構成からな
る液晶表示装置は、映像信号線をはさんで隣り合うそれ
ぞれの画素において、対向電極を前記映像信号線の両脇
に隣接して位置づけるようにした技術が本出願人によっ
て提案されている。

【０００８】このようにすることによって、画素電極は
映像信号線との間に前記対向電極を介在させて配置され
ることになり、映像信号線からのノイズが隣接する対向
電極に吸収されて画素電極に悪影響を及ぼすことがない
構成とすることができるようになる。

【０００９】しかし、このようにした場合、画素電極と
対向電極の間以外に、横電界が印加され、液晶がスイッ
チングする領域が多数存在すると共に、電極先端や折れ
曲がっている部分は横電界が一方向に印加されず、液晶
がどのようにスイッチングし、どのように表示されるか
全く不明であった。

【００１０】例えば、映像信号線と対向電極の間の領域
の液晶は、映像信号線と対向電極の間の電界で光学スイ
ッチングに寄与するため、開口率を稼ぐためにブラック
マトリクスによる遮光をしない方が良いとも考えられる
が、実際にはこの領域を遮光しないと、表示をしたとき
に縦方向に筋を引く画質不良が発生することが確認され
た。

【００１１】本発明はこのような事情に基づいてなされ
たものであり、その目的は、光漏れによる表示のコント
ラストの低下を防止した液晶表示装置を提供するにあ
る。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１３】すなわち、液晶組成物を介して配置される
第１の基板と第２の基板と、前記第１の基板と第２の基
板の少なくとも一方に形成されたブラックマトリクス
と、前記第１の基板面と前記液晶組成物層の面との間に
形成された映像信号線と、前記映像信号線をはさんで隣
り合うそれぞれの画素に、前記映像信号線を介して選択
された映像信号が印加される少なくとも一つの画素電極
と、対向電圧が印加される少なくとも一つの対向電極と
が備えられ、前記画素電極と対向電極の間に発生される
前記第１の基板面と平行な電界成分を含む電界によって
前記液晶組成物の光透過率を制御する液晶表示装置であ
って、前記それぞれの画素の対向電極の一つは、前記映
像信号線の両脇に隣接して位置づけられ、かつ、前記ブ
ラックマトリクスは、前記映像信号線と重なって形成さ
れているともに、その輪郭部は前記映像信号線の両脇に
隣接して位置づけられた対向電極にまで及んでいること
を特徴とするものである。

【００１４】このように構成された液晶表示装置は、映
像信号線と対向電極との間に発生する電界によって、そ
の部分から生じる光漏れをブラックマトリクスによって
完全に遮蔽できるようになり、表示のコントラストの低
下を防止させることができるようになる。

【００１５】

【発明の実施の形態】本発明の更に他の目的及び本発明
の更に他の特徴は図面を参照した以下の説明から明らか
となるであろう。

【００１６】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置に本発明を適用した実施例を説明する。なお、以下説
明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００１７】《マトリクス部（画素部）の平面構成》図
１は本発明のアクティブ・マトリクス方式カラー液晶表
示装置の一画素とその周辺を示す平面図である。

【００１８】図１に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃst
g、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは薄膜トランジスタＴＦＴと接続さ
れ、対向電極ＣＴは対向電圧信号線ＣＬと一体になって
いる。

【００１９】映像信号線ＤＬに沿って上下に隣接する２
画素では、図１Ａ線で折曲げたとき、平面構成が重なり
合う構成となっている。これは、対向電圧信号線ＣＬを
映像信号線ＤＬに沿って上下に隣接する２画素で共通化
し、対向電圧信号線ＣＬの電極幅を拡大することによ
り、対向電圧信号線ＣＬの抵抗を低減するためである。
これにより、外部回路から左右方向の各画素の対向電極
ＣＴへ対向電圧を十分に供給するためことが容易にな
る。

【００２０】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御し、表示を制御する。画
素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞ
れ、図の上下方向に長細い電極となっている。

【００２１】１画素内の対向電極ＣＴの本数Ｏ（櫛歯の
本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝
Ｐ＋１の関係を必ず持つように構成する（本実施例で
は、Ｏ＝３、Ｐ＝２）。これは、対向電極ＣＴと画素電
極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号
線ＤＬに必ず隣接させるためである。これにより、対向
電極ＣＴと画素電極ＰＸの間の電界が、映像信号線ＤＬ
から発生する電界から影響を受けないように、対向電極
ＣＴで映像信号線ＤＬからの電気力線をシールドするこ
とができる。対向電極ＣＴは、後述の対向電圧信号線Ｃ
Ｌにより常に外部から電位を供給されているため、電位
は安定している。そのため、映像信号線ＤＬに隣接して
も、電位の変動がほとんどない。また、これにより、画
素電極ＰＸの映像信号線ＤＬからの幾何学的な位置が遠
くなるので、画素電極ＰＸと映像信号線ＤＬの間の寄生
容量が大幅に減少し、画素電極電位Ｖｓの映像信号電圧
による変動も抑制できる。これらにより、上下方向に発
生するクロストーク（縦スミアと呼ばれる画質不良）を
抑制することができる。

【００２２】画素電極ＰＸと対向電極ＣＴの電極幅Wp、
Wcはそれぞれ６μmとし、後述の液晶層の最大設定厚み
を超える４.５μmよりも十分大きく設定する。製造上の
加工ばらつきを考慮すると２０％以上のマージンを持っ
たほうが好ましいので、望ましくは５.４μmよりも十分
大きくしたほうが良い。これにより、液晶層に印加され
る基板面に平行な電界成分が基板面に垂直な方向の電界
成分よりも大きくなり、液晶を駆動する電圧の上昇を抑
制することができる。また、各電極の電極幅Wp、Wcの最
大値は、画素電極ＰＸと対向電極ＣＴの間の間隔Lより
も小さい事が好ましい。これは、電極の間隔が値か大き
すぎると電気力線の湾曲が激しくなり、基板面に平行な
電界成分よりも基板面に垂直な電界成分の方が大きい領
域が増大するため、基板面に平行な電界成分を効率よく
液晶層に印加できないからである。したがって、画素電
極ＰＸと対向電極ＣＴの間の間隔Lはマージンを２０％
とると７.２μmより大きい事が必要である。本実施例で
は、対角１０.４インチ６４０×４８０ドットの解像度
で構成したので、画素ピッチは１１０μmであり、画素
を４分割とすることにより、間隔L＞７.２μmを実現し
た。（画素を８分割以下にすることにより、間隔L＞７.
２μmを満足できる。一方、１０分割以上の時、間隔Lは
７μm以下となり、条件を満足しない。）また、映像信
号線ＤＬの電極幅は断線を防止するために、画素電極Ｐ
Ｘと対向電極ＣＴに比較して若干広く８μmとし、映像
信号線ＤＬと対向電極ＣＴとの間隔は短絡を防止するた
めに１μmの間隔を開けた。ここで、映像信号線ＤＬの
電極幅が、隣接する対向電極ＣＴの電極幅の２倍以下に
なるように設定する。または、映像信号線ＤＬの電極幅
が歩留りの生産性から決まっている場合には、映像信号
線ＤＬに隣接する対向電極ＣＴの電極幅を映像信号線Ｄ
Ｌの電極幅の１／２以上にする。これは、映像信号線Ｄ
Ｌから発生する電気力線をそれぞれ両脇の対向電極ＣＴ
で吸収するためであり、ある電極幅から発生する電気力
線を吸収するには、それと同一幅以上の電極幅を持つ電
極が必要である。したがって、映像信号線ＤＬの電極の
半分（４μmずつ）から発生する電気力線をそれぞれ両
脇の対向電極ＣＴが吸収すればよいため、映像信号線Ｄ
Ｌに隣接する対向電極ＣＴの電極幅が１／２以上とす
る。これにより、映像信号の影響によるクロストーク、
（特に上下方向（縦方向）のクロストーク）を防止す
る。

【００２３】走査信号線ＧＬは末端側の画素（後述の走
査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に
走査電圧が印加するだけの抵抗値を満足するように電極
幅を設定する。また、対向電圧信号線ＣＬも末端側の画
素（後述の共通バスラインＣＢの反対側）の対向電極Ｃ
Ｔに十分に対向電圧が印加できるだけの抵抗値を満足す
るように電極幅を設定する。

【００２４】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。後述の液晶材料を用いると電極間
隔は、１６μmとなる。

【００２５】《マトリクス部（画素部）の断面構成》図
２は図１の３−３切断線における断面を示す図、図３は
図１の４−４切断線における薄膜トランジスタＴＦＴの
断面図、図４は図１の５−５切断線における蓄積容量Ｃ
stgの断面を示す図である。図２〜図４に示すように、
液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側
には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgおよび電
極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカ
ラーフィルタＦＩＬ、遮光用ブラックマトリクスパター
ンＢＭが形成されている。

【００２６】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。

【００２７】《ＴＦＴ基板》まず、下側透明ガラス基板
ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。

【００２８】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２９】薄膜トランジスタＴＦＴは、図３に示すよ
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性、intrinsic、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。

【００３０】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線ＧＬ
の一部の領域がゲート電極ＧＴとなるように構成されて
いる。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動
領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成されてい
る。これにより、ゲート電極ＧＴの役割のほかに、ｉ型
半導体層ＡＳに外光やバックライト光が当たらないよう
に工夫されている。本例では、ゲート電極ＧＴは、単層
の導電膜ｇ１で形成されている。導電膜ｇ１としては例
えばスパッタで形成されたアルミニュウム（Ａｌ）膜が
用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けら
れている。

【００３１】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖgをゲート電極Ｇ
Ｔに供給する。また、走査信号線ＧＬ上にもＡｌの陽極
酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬ
と交差する部分は映像信号線ＤＬとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザートリミ
ングで切り離すことができるように二股にしている。

【００３２】《対向電極ＣＴ》対向電極ＣＴはゲート電
極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成
されている。また、対向電極ＣＴ上にもＡｌの陽極酸化
膜ＡＯＦが設けられている。対向電極ＣＴは、陽極酸化
膜ＡＯＦで完全に覆われていることから、映像信号線と
限りなく近づけても、それらが短絡してしまうことがな
くなる。また、それらを交差させて構成させることもで
きる。対向電極ＣＴには対向電圧Ｖcomが印加されるよ
うに構成されている。本実施例では、対向電圧Ｖcomは
映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄ
minと最大レベルの駆動電圧Ｖｄmaxとの中間直流電位か
ら、薄膜トランジスタ素子ＴＦＴをオフ状態にするとき
に発生するフィードスルー電圧△Ｖs分だけ低い電位に
設定されるが、映像信号駆動回路で使用される集積回路
の電源電圧を約半分に低減したい場合は、交流電圧を印
加すれば良い。

【００３３】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜ｇ１と同一製造工程で形成さ
れ、かつ対向電極ＣＴと一体に構成されている。この対
向電圧信号線ＣＬにより、外部回路から対向電圧Ｖcom
を対向電極ＣＴに供給する。また、対向電圧信号線ＣＬ
上にもＡｌの陽極酸化膜ＡＯＦが設けられている。な
お、映像信号線ＤＬと交差する部分は、走査信号線ＧＬ
と同様に映像信号線ＤＬとの短絡の確率を小さくするた
め細くし、また、短絡しても、レーザートリミングで切
り離すことができるように二股にしている。

【００３４】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２４００
Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス
部ＡＲの全体を囲むように形成され、周辺部は外部接続
端子ＤＴＭ，ＧＴＭを露出するよう除去されている。絶
縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと
映像信号線ＤＬの電気的絶縁にも寄与している。

【００３５】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、２００〜２２００Åの厚さに
（本実施例では、２０００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたＮ(＋)型非晶質シリコン半導体層であり、下側
にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ
２）が存在するところのみに残されている。

【００３６】ｉ型半導体層ＡＳは走査信号線ＧＬおよび
対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロ
スオーバ部）の両者間にも設けられている。この交差部
のｉ型半導体層ＡＳは交差部における走査信号線ＧＬお
よび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低
減する。

【００３７】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１とその
上に形成された導電膜ｄ２とから構成されている。

【００３８】導電膜ｄ１はスパッタで形成したクロム
（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実
施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚
を厚く形成するとストレスが大きくなるので、２０００
Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ２
のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。導電膜ｄ
１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔｉ
Ｓｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００３９】導電膜ｄ２はＡｌのスパッタリングで３０
００〜５０００Åの厚さに（本実施例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。

【００４０】導電膜ｄ１、導電膜ｄ２を同じマスクパタ
ーンでパターニングした後、同じマスクを用いて、ある
いは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ(＋)型
半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ
上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導
電膜ｄ２以外の部分がセルフアラインで除去される。こ
のとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去
されるようエッチングされるので、ｉ型半導体層ＡＳも
若干その表面部分がエッチングされるが、その程度はエ
ッチング時間で制御すればよい。

【００４１】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。また、映像信
号線ＤＬはドレイン電極ＳＤ２と一体に形成されてい
る。

【００４２】《画素電極ＰＸ》画素電極ＰＸはソース電
極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ
２、第３導電膜ｄ３で構成されている。また、画素電極
ＰＸはソース電極ＳＤ１と一体に形成されている。

【００４３】《蓄積容量Ｃstg》画素電極ＰＸは、薄膜
トランジスタＴＦＴと接続される端部と反対側の端部に
おいて、対向電圧信号線ＣＬと重なるように形成されて
いる。この重ね合わせは、図４からも明らかなように、
画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号Ｃ
Ｌを他方の電極ＰＬ１とする蓄積容量（静電容量素子）
Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【００４４】図１に示すように平面的には蓄積容量Ｃst
gは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分
に形成されている。

【００４５】この場合、この蓄積容量Ｃstgは、その絶
縁膜ＧＩに対して下側に位置づけられる電極の材料がＡ
ｌで形成され、かつ、その表面が陽極化成されたもので
あることから、Ａｌのいわゆるホイスカ等が原因する点
欠陥（上側に位置づけられる電極との短絡）による弊害
を発生しにくくする蓄積容量を得ることができる。

【００４６】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は主に薄膜トランジスタＴＦＴを湿気等から保護す
るために形成されており、透明性が高くしかも耐湿性の
良いものを使用する。保護膜ＰＳＶ１はたとえばプラズ
マＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン
膜で形成されており、１μｍ程度の膜厚で形成する。

【００４７】保護膜ＰＳＶ１は、マトリクス部ＡＲの全
体を囲むように形成され、周辺部は外部接続端子ＤＴ
Ｍ，ＧＴＭを露出するよう除去されている。保護膜ＰＳ
Ｖ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は
保護効果を考え厚くされ、後者はトランジスタの相互コ
ンダクタンスｇｍを薄くされる。従って、保護効果の高
い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘っ
て保護するようゲート絶縁膜ＧＩよりも大きく形成され
ている。

【００４８】《カラーフィルタ基板》次に、図１、図２
に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフィル
タ基板）の構成を詳しく説明する。

【００４９】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴ
の間以外の隙間）からの透過光が表示面側に出射して、
コントラスト比等を低下させないように遮光膜ＢＭ（い
わゆるブラックマトリクス）を形成している。遮光膜Ｂ
Ｍは、外部光またはバックライト光がｉ型半導体層ＡＳ
に入射しないようにする役割も果たしている。すなわ
ち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下
にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによっ
てサンドイッチにされ、外部の自然光やバックライト光
が当たらなくなる。

【００５０】図１に示す遮光膜ＢＭの閉じた多角形の輪
郭線は、その内側が遮光膜ＢＭが形成されない開口を示
している。この輪郭線のパターンは、１例であり、より
開口部分を大きくする場合には、図１９の様にすること
もできる。図１９中のＡの領域の液晶分子は光学スイッ
チングに寄与せず電界方向が乱れるが、その部分の表示
は、画素内の映像情報に１対１で対応し、かつ、黒の場
合には黒、白の場合には白になるため、表示の一部とし
て利用することが可能である。また、図の左右方向の境
界線は上下基板の合わせ精度によって決まり、合わせ精
度が映像信号線ＤＬに隣接する対向電極ＣＴの電極幅よ
りも良い場合には、対向電極の幅の間に設定すれば、よ
り開口部を拡大することができる。なお、映像信号線Ｄ
Ｌに隣接する対向電極ＣＴの間の領域の液晶は、映像信
号線ＤＬと対向電極ＣＴの間の電界で光学スイッチング
に寄与するため、開口率を稼ぐために遮光膜ＢＭによる
遮光をしない方が良いとも考えられるが、実際にはこの
領域を遮光しないと、表示をしたときに縦方向に筋を引
く画質不良が発生する。

【００５１】遮光膜ＢＭは光に対する遮蔽性を有し、か
つ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与
えないように絶縁性の高い膜で形成されている。このよ
うにすることにより、基板面に平行な電界が有効に液晶
層に印加され、液晶を駆動する電圧の上昇を抑制でき
る。この遮光膜ＢＭの材料として、たとえば、黒色の顔
料をレジスト材に混入したものを用い、１.２μm程度の
厚さで形成している。また、他の実施例として、パラジ
ウムおよび無電解メッキしたＮｉをレジスト材に混入さ
せたものも使用することができる。

【００５２】そして、このようにした場合、画素電極Ｐ
Ｘと対向電極ＣＴとの間隔をある程度大きくすることが
できるので、開口率の向上が図れるという効果も奏す
る。

【００５３】遮光膜ＢＭは各画素の周囲に格子状に形成
され、この格子で１画素の有効表示領域が仕切られてい
る。従って、各画素の輪郭が遮光膜ＢＭによって明確に
なる。つまり、遮光膜ＢＭはブラックマトリクスとｉ型
半導体層ＡＳに対する遮光との２つの機能をもつ。

【００５４】遮光膜ＢＭは周辺部にも額縁状に形成さ
れ、そのパターンはドット状に複数の開口を設けた図１
に示すマトリクス部のパターンと連続して形成されてい
る。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長
され、パソコン等の実装機に起因する反射光等の漏れ光
がマトリクス部に入り込むのを防いでいる。他方、この
遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０
ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避け
て形成されている。

【００５５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは遮
光膜ＢＭのエッジ部分と重なるように形成されている。

【００５６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００５７】《オーバーコート膜ＯＣ》オーバーコート
膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏
洩の防止、および、カラーフィルタＦＩＬ、遮光膜ＢＭ
による段差の平坦化のために設けられている。オーバー
コート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂等
の透明樹脂材料で形成されている。

【００５８】《液晶層および偏向板》次に、液晶層、配
向膜、偏光板等について説明する。

【００５９】《液晶層》液晶材料ＬＣとしては、誘電率
異方性△εが正でその値が１３．２、屈折率異方性△n
が０．０８１（５８９nm、２０℃）のネマティック液晶
と、誘電率異方性△εが負でその値がー７．３、屈折率
異方性△nが０．０５３（５８９nm、２０℃）のネマテ
ィック液晶を用いた。液晶層の厚み（ギャップ）は、誘
電率異方性△εが正の場合２.８μm超４.５μm未満とし
た。これは、リタデーション△n・dは０.２５μm超０.
３２μm未満の時、可視光の範囲内で波長依存性がほと
んどない透過率特性を得られ、誘電率異方性△εが正を
有する液晶の大部分が複屈折異方性△nが０.０７超０.
０９未満であるためである。一方、誘電率異方性△εが
負の場合は、液晶層の厚み（ギャップ）は、４.２μm超
８.０μm未満とした。これは誘電率異方性△εが正の液
晶と同様に、リタデーション△n・dを０.２５μm超０.
３２μm未満に抑えるためで、誘電率異方性△εが負を
有する液晶の大部分が複屈折異方性△nが０.０４超０.
０６未満であるためである。

【００６０】また、後述の配向膜と偏光板と組み合わせ
により、液晶分子がラビング方向から電界方向に４５°
回転したとき最大透過率を得ることができる。

【００６１】なお、液晶層の厚み（ギャップ）は、ポリ
マビーズで制御している。

【００６２】なお、液晶材料ＬＣは、ネマチック液晶で
あれば、特に限定したものではない。また、誘電率異方
性△εは、その値が大きいほうが、駆動電圧が低減でき
る。また、屈折率異方性△nは小さいほうが、液晶層の
厚み（ギャップ）を厚くでき、液晶の封入時間が短縮さ
れ、かつギャップばらつきを少なくすることができる。

【００６３】《配向膜》配向膜ＯＲＩとしては、ポリイ
ミドを用いる。ラビング方向ＲＤＲは上下基板で互いに
平行にし、かつ印加電界方向ＥＤＲとのなす角度は７５
°とする。図２０にその関係を示す。

【００６４】なお、ラビング方向ＲＤＲと印加電界方向
ＥＤＲとのなす角度は、液晶材料の誘電率異方性△εが
正であれば、４５℃以上９０℃未満、誘電率異方性△ε
が負であれば、０°を超え４５°以下であれば良い。

【００６５】《偏光板》偏光板ＰＯＬとしては、日東電
工社製Ｇ１２２０ＤＵを用い、下側の偏光板ＰＯＬ１の
偏光透過軸ＭＡＸ１をラビング方向ＲＤＲと一致させ、
上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに
直交させる。図２０にその関係を示す。これにより、本
発明の画素に印加される電圧（画素電極ＰＸと対向電極
ＣＴの間の電圧）を増加させるに伴い、透過率が上昇す
るノーマリクローズ特性を得ることができる。

【００６６】《マトリクス周辺の構成》図５は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図６は、左側に走査回路が接続されるべき外部接続
端子ＧＴＭ付近の断面を、右側に外部接続端子が無いと
ころのシール部付近の断面を示す図である。

【００６７】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図５、図６は後者の例を示すも
ので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を表しており、ＬＮは両基板の切断前の縁を
示す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ，Ｔｄおよび端子ＣＴＭが存在する（図で上辺と左辺
の）部分はそれらを露出するように上側基板ＳＵＢ２の
大きさが下側基板ＳＵＢ１よりも内側に制限されてい
る。端子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続
用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれら
の引出配線部を集積回路チップＣＨＩが搭載されたテー
プキャリアパッケージＴＣＰ（図１６、図１７）の単位
に複数本まとめて名付けたものである。各群のマトリク
ス部から外部接続端子部に至るまでの引出配線は、両端
に近づくにつれ傾斜している。これは、パッケージＴＣ
Ｐの配列ピッチ及び各パッケージＴＣＰにおける接続端
子ピッチに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合
わせるためである。また、対向電極端子ＣＴＭは、対向
電極ＣＴに対向電圧を外部回路から与えるための端子で
ある。マトリクス部の対向電極信号線ＣＬは、走査回路
用端子ＧＴＭの反対側（図では右側）に引き出し、各対
向電圧信号線を共通バスラインＣＢで一纏めにして、対
向電極端子ＣＴＭに接続している。

【００６８】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。

【００６９】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に形成される。

【００７０】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００７１】《ゲート端子部》図７は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００７２】ＡＯはホトレジスト直接描画の境界線、言
い換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ１は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。

【００７３】図中ＡＬ層ｇ１は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。

【００７４】ゲート端子ＧＴＭはＡｌ層ｇ１と、更にそ
の表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉ
ｅｒ Ｐａｃｋｅｇｅ）との接続の信頼性を向上させる
ための透明導電層ｇ２とで構成されている。この透明導
電膜ｇ２はスパッタリングで形成された透明導電膜（Ｉ
ｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ ＩＴＯ：ネサ膜）か
らなり、１０００〜２０００Åの厚さに（本実施例で
は、１４００Å程度の膜厚）形成される。またＡｌ層ｇ
１上及びその側面部に形成された導電層ｄ１及びｄ２
は、Ａｌ層と透明導電層ｇ２との接続不良を補うため
に、Ａｌ層と透明導電層ｇ２の両方に接続性の良いＣｒ
層ｄ１を接続し、接続抵抗の低減を図るためのものであ
り、導電層ｄ２は導電層ｄ１と同一マスク形成している
ために残っているものである。

【００７５】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図７に示すように上下に複数本並べられ端子群Ｔｇ（図
５）が構成され、ゲート端子の左端は、製造過程では、
基板の切断領域を越えて延長され配線ＳＨｇ（図示せ
ず）によって短絡される。製造過程におけるこのような
短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１の
ラビング時等の静電破壊防止に役立つ。

【００７６】《ドレイン端子ＤＴＭ》図８は映像信号線
ＤＬからその外部接続端子ＤＴＭまでの接続を示す図で
あり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−
Ｂ切断線における断面を示す。なお、同図は図５右上付
近に対応し、図面の向きは便宜上変えてあるが右端方向
が基板ＳＵＢ１の上端部に該当する。

【００７７】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。外部接続ドレイン端子ＤＴＭは上下方向
に配列され、ドレイン端子ＤＴＭは、図５に示すように
端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線
を越えて更に延長され、製造過程中は静電破壊防止のた
めその全てが互いに配線ＳＨｄ（図示せず）によって短
絡される。検査端子ＴＳＴｄは図８に示すように一本置
きの映像信号線ＤＬに形成される。

【００７８】ドレイン接続端子ＤＴＭは透明導電層ｇ２
単層で形成されており、ゲート絶縁膜ＧＩを除去した部
分で映像信号線ＤＬと接続されている。ゲート絶縁膜Ｇ
Ｉの端部上に形成された半導体層ＡＳはゲート絶縁膜Ｇ
Ｉの縁をテーパ状にエッチングするためのものである。
端子ＤＴＭ上では外部回路との接続を行うため保護膜Ｐ
ＳＶ１は勿論のこと取り除かれている。

【００７９】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は、映像信号線ＤＬと同じレベルの層ｄ
１，ｄ２が保護膜ＰＳＶ１の途中まで構成されており、
保護膜ＰＳＶ１の中で透明導電膜ｇ２と接続されてい
る。これは、電触し易いＡｌ層ｄ２を保護膜ＰＳＶ１や
シールパターンＳＬでできるだけ保護する狙いである。

【００８０】《対向電極端子ＣＴＭ》図９は対向電極信
号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す
図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）の
Ｂ−Ｂ切断線における断面を示す。なお、同図は図５左
上付近に対応する。

【００８１】各対向電圧信号線ＣＬは共通バスラインＣ
Ｂで一纏めして対向電極端子ＣＴＭに引き出されてい
る。共通バスラインＣＢは導電層ｇ１の上に導電層ｄ
１、導電層ｄ２を積層した構造となっている。これは、
共通バスラインＣＢの抵抗を低減し、対向電圧が外部回
路から各対向電圧信号線ＣＬに十分に供給されるように
するためである。これにより、対向電極ＣＴが末端の画
素まで充分に伝達され、これら各対向電極ＣＴの映像信
号線ＤＬに供給される映像信号に応じた歪みによるクロ
ストーク（特に画面の左右方向のクロストーク）の発生
を低減できる。本構造では、特に新たに導電層を負荷す
ることなく、共通バスラインの抵抗を下げられるのが特
徴である。共通バスラインＣＢの導電層ｇ１は導電層ｄ
１、導電層ｄ２と電気的に接続されるように、陽極化成
はされていない。また、ゲート絶縁膜ＧＩからも露出し
ている。

【００８２】対向電極端子ＣＴＭは、導電層ｇ１の上に
透明導電層ｇ２が積層された構造になっている。透明導
電層ｇ２により、その表面を保護し、電触等を防ぐため
に耐久性のよい透明導電層ｇ２で、導電層ｇ１を覆って
いる。

【００８３】なお、上述した実施例では、共通バスライ
ンＣＢ上に導電層ｄ１および導電層ｄ２が積層されてい
る構成としたものであるが、必ずしもこれらの導電層に
限定されることはない。この場合においても共通バスラ
インＣＢの抵抗の低減化が図れるからである。

【００８４】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１０に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００８５】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００８６】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【００８７】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００８８】《駆動方法》図１１に本発明の液晶表示装
置の駆動波形を示す。対向電圧をＶchとＶclの２値の交
流矩型波にし、それに同期させて走査信号Ｖg（i-1）、
Ｖg（i）の非選択電圧を１走査期間ごとに、ＶglhとＶg
llの２値で変化させる。対向電圧の振幅値と非選択電圧
の振幅値は同一にする。映像信号電圧は、液晶層に印加
したい電圧から、対向電圧の振幅の１／２を差し引いた
電圧である。

【００８９】対向電圧は直流でもよいが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。

【００９０】《蓄積容量Ｃstgの働き》蓄積容量Ｃstg
は、画素に書き込まれた（薄膜トランジスタＴＦＴがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃstgが映像情報を
画素に蓄積することができない。したがって、電界を基
板面と平行に印加する方式では、蓄積容量Ｃstgは必須
の構成要素である。

【００９１】また、蓄積容量Ｃstgは、薄膜トランジス
タＴＦＴがスイッチングするとき、画素電極電位Ｖsに
対するゲート電位変化△Ｖgの影響を低減するようにも
働く。この様子を式で表すと、次のようになる。

【００９２】

【数１】 △Ｖs＝{Ｃgs/(Ｃgs+Ｃstg+Ｃpix)}×△Ｖ
g ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは画素電極ＰＸと対向電極ＣＴとの間に形成される
容量、△Ｖsは△Ｖgによる画素電極電位の変化分いわゆ
るフィードスルー電圧を表わす。この変化分△Ｖsは液
晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃst
gを大きくすればする程、その値を小さくすることがで
きる。液晶ＬＣに印加される直流成分の低減は、液晶Ｌ
Ｃの寿命を向上し、液晶表示画面の切り替え時に前の画
像が残るいわゆる焼き付きを低減することができる。

【００９３】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、画素電極
電位Ｖsはゲート（走査）信号Ｖgの影響を受け易くなる
という逆効果が生じる。しかし、蓄積容量Ｃstgを設け
ることによりこのデメリットも解消することができる。

【００９４】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１２〜図１４
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す薄膜トランジス
タＴＦＴ部分、右側は図７に示すゲート端子付近の断面
形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工
程Ａ〜工程Ｉは各写真処理に対応して区分けしたもの
で、各工程のいずれの断面図も写真処理後の加工が終わ
りフォトレジストを除去した段階を示している。なお、
写真処理とは本説明ではフォトレジストの塗布からマス
クを使用した選択露光を経てそれを現像するまでの一連
の作業を示すものとし、繰返しの説明は避ける。以下区
分けした工程に従って、説明する。

【００９５】工程Ａ、図１２ ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が３０００ÅのＡｌ−Ｐｄ、Ａｌ−
Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜
ｇ１をスパッタリングにより設ける。写真処理後、リン
酸と硝酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエ
ッチングする。それによって、ゲート電極ＧＴ、走査信
号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬ、電極Ｐ
Ｌ１、ゲート端子ＧＴＭ、共通バスラインＣＢの第１導
電層、対向電極端子ＣＴＭの第１導電層、ゲート端子Ｇ
ＴＭを接続する陽極酸化バスラインＳＨｇ（図示せず）
および陽極酸化バスラインＳＨｇに接続された陽極酸化
パッド（図示せず）を形成する。

【００９６】工程Ｂ、図１２ 直接描画による陽極酸化マスクＡＯの形成後、３％酒石
酸をアンモニアによりＰＨ６.２５±０.０５に調整した
溶液をエチレングリコール液で１：９に稀釈した液から
なる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密
度が０.５ｍＡ／ｃｍ２になるように調整する（定電流
化成）。次に所定のＡｌ2Ｏ3膜厚が得られるのに必要な
化成電圧１２５Ｖに達するまで陽極酸化を行う。その後
この状態で数１０分保持することが望ましい（定電圧化
成）。これは均一なＡｌ2Ｏ3膜を得る上で大事なことで
ある。それによって、導電膜ｇ１を陽極酸化され、ゲー
ト電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧
信号線ＣＬおよび電極ＰＬ１上に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成される。

【００９７】工程Ｃ、図１２ 膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｇ２を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭの
第２導電層を形成する。

【００９８】工程Ｄ、図１３ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２２００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００９９】工程Ｅ、図１３ 写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【０１００】工程Ｆ、図１３ 写真処理後、ドライエッチングガスとしてＳＦ6を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【０１０１】工程Ｇ、図１４ 膜厚が６００ÅのＣｒからなる導電膜ｄ１をスパッタリ
ングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐ
ｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等から
なる導電膜ｄ２をスパッタリングにより設ける。写真処
理後、導電膜ｄ２を工程Ｂと同様な液でエッチングし、
導電膜ｄ１を工程Ａと同様な液でエッチングし、映像信
号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、画
素電極ＰＸ、電極ＰＬ２、共通バスラインＣＢの第２導
電層、第３導電層およびドレイン端子ＤＴＭを短絡する
バスラインＳＨｄ（図示せず）を形成する。つぎに、ド
ライエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ
(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソー
スとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去
する。

【０１０２】工程Ｈ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ6を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【０１０３】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１５は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す
上面図である。

【０１０４】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣ
チップ、左の１０個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１６、図１７で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサ等が実装された駆動回路基板で、映像信号駆動回路
用と走査信号駆動回路用の２つに分割されている。ＦＧ
Ｐはフレームグランドパッドであり、シールドケースＳ
ＨＤに切り込んで設けられたバネ状の破片が半田付けさ
れる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動
回路基板ＰＣＢ１を電気的に接続するフラットケーブル
である。フラットケーブルＦＣとしては図に示すよう
に、複数のリード線（りん青銅の素材にＳｎ鍍金を施し
たもの）をストライプ状のポリエチレン層とポリビニル
アルコール層とでサンドイッチして支持したものを使用
する。

【０１０５】《ＴＣＰの接続構造》図１６は走査信号駆
動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チ
ップＣＨＩがフレキシブル配線基板に搭載されたテープ
キャリアパッケージＴＣＰの断面構造を示す図であり、
図１７はそれを液晶表示パネルの、本例では走査信号回
路用端子ＧＴＭに接続した状態を示す要部断面図であ
る。

【０１０６】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１０７】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１０８】《駆動回路基板ＰＣＢ２》駆動回路基板Ｐ
ＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載
されている。この駆動回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。Ｃ
Ｊは外部と接続される図示しないコネクタが接続される
コネクタ接続部である。

【０１０９】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣにより電気的に接続され
ている。

【０１１０】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１１１】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、
ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバ
ックライトケースであり、図に示すような上下の配置関
係で各部材が積み重ねられてモジュールＭＤＬが組み立
てられる。

【０１１２】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。

【０１１３】バックライトケースＬＣＡはバックライト
蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、
反射板ＲＭを収納する形状になっており、導光体ＬＣＢ
の側面に配置されたバックライト蛍光管ＢＬの光を、導
光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面
で一様なバックライトにし、液晶表示パネルＰＮＬ側に
出射する。

【０１１４】バックライト蛍光管ＢＬにはインバータ回
路基板ＰＣＢ３が接続されており、バックライト蛍光管
ＢＬの電源となっている。

【０１１５】以上、本発明を前記実施例に基づき具体的
に説明したが、本発明は、前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能であることは勿論である。例えば、前記実施例で
は、アクティブ素子としてアモルファスシリコン薄膜ト
ランジスタＴＦＴを使用しているが、他にポリシリコン
薄膜トランジスタ、シリコンウエハ上のＭＯＳ型トラン
ジスタ、または、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｔｒｉｎｓ
ｉｃ−ｍｅｔａｌ）ダイオード等の２端子素子を用いて
も可能である。また、少なくとも一方は透明な一対の基
板、反射手段、偏光手段とから構成される反射型の液晶
表示装置にも、本発明は適用できる。

【０１１６】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、画素電極と対向電
極の間以外の間隙部の画質不良を生じる光漏れを、開口
率を落さずに完全に遮蔽し、表示のコントラストの低下
の防止を図ることができる。

【図面の簡単な説明】

【図１】本発明のアクティブ・マトリクス型カラー液晶
表示装置の液晶表示部の一画素とその周辺を示す要部平
面図である。

【図２】図１の３−３切断線における画素の断面図であ
る。

【図３】図１の４−４切断線における薄膜トランジスタ
素子ＴＦＴの断面図である。

【図４】図１の５−５切断線における蓄積容量Ｃstgの
断面図である。

【図５】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図６】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近
辺を示す平面と断面の図である。

【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続
部付近を示す平面と断面の図である。

【図９】共通電極端子ＣＴＭ、共通バスラインＣＢおよ
び共通電圧信号線ＣＬの接続部付近を示す平面と断面の
図である。

【図１０】本発明のアクティブ・マトリクス型カラー液
晶表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１１】本発明のアクティブ・マトリクス型カラー液
晶表示装置の駆動波形を示す図である。

【図１２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１３】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｇ〜Ｈの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１６】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１７】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状
態を示す要部断面図である。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】本発明のブラックマトリクスのパターンの１
例を示す図である。

【図２０】印加電界方向、ラビング方向、偏光板透過軸
の関係を示す図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、Ｃ
Ｔ…対向電極、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ
…ｉ型半導体層、ＳＤ…ソース電極またはドレイン電
極、ＰＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦ
Ｔ…薄膜トランジスタ、ｇ，ｄ…導電膜、Ｃstg…蓄積
容量、ＡＯＦ…陽極酸化膜、ＡＯ…陽極酸化マスク、Ｇ
ＴＭ…ゲート端子、ＤＴＭ…ドレイン端子、ＣＢ…共通
バスライン、ＤＴＭ…共通電極端子、ＳＨＤ…シールド
ケース、ＰＮＬ…液晶表示パネル、ＳＰＢ…光拡散板、
ＬＣＢ…導光体、ＢＬ…バックライト蛍光管、ＬＣＡ…
バックライトケース、ＲＭ…反射板、（以上添字省
略）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 康之 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 小川 和宏 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 大江 昌人 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 近藤 克己 茨城県日立市大みか町七丁目１番１号 株式会社日立製作所 日立研究所内 (72)発明者 箭内 雅弘 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (56)参考文献 特開 平９−73101（ＪＰ，Ａ) 特開 平７−36058（ＪＰ，Ａ) 特開 平５−80322（ＪＰ，Ａ) 特開 平１−248135（ＪＰ，Ａ) 特開 平４−251285（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/1343 G02F 1/1335 G02F 1/136 G09F 9/30

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 液晶組成物を介して配置される第１の基
   板と第２の基板と、前記第１の基板と第２の基板の少な
   くとも一方に形成されたブラックマトリクスと、前記第
   １の基板面と前記液晶組成物層の面との間に形成された
   映像信号線と、前記映像信号線をはさんで隣り合うそれ
   ぞれの画素に、前記映像信号線を介して選択された映像
   信号が印加される少なくとも一つの画素電極と、対向電
   圧が印加される少なくとも二つ以上の対向電極とが備え
   られ、 前記画素電極と対向電極の間に発生される前記第１の基
   板面と平行な電界成分を含む電界によって前記液晶組成
   物の光透過率を制御する液晶表示装置であって、 前記
   それぞれの画素の対向電極のうち二つは、前記映像信号
   線の両脇に隣接して位置づけられ、かつ、前記ブラック
   マトリクスは、前記映像信号線を被って形成されている
   とともに、その幅方向の輪郭部は前記映像信号線の両脇
   に隣接する対向電極上に位置づけられていることを特徴
   とする液晶表示装置。
2. 【請求項２】 前記ブラックマトリクスは、前記第２の
   基板に形成されていることを特徴とする請求項１に記載
   の液晶表示装置。
3. 【請求項３】 前記ブラックマトリクスは、絶縁性を有
   することを特徴とする請求項１に記載の液晶表示装置。
4. 【請求項４】 前記ブラックマトリクスは、黒色の顔料
   をレジスト材に混入したものであることを特徴とする請
   求項１に記載の液晶表示装置。
5. 【請求項５】 前記ブラックマトリクスは、パラジウム
   および無電解メッキしたＮｉをレジスト材に混入させた
   ものであることを特徴とする請求項１に記載の液晶表示
   装置。
6. 【請求項６】 前記第１の基板と第２の基板のそれぞれ
   の表面には、偏光軸が直交して配置された偏光板が設け
   られていることを特徴とする請求項１から５に記載のう
   ちいずれか記載の液晶表示装置。
7. 【請求項７】 前記液晶組成物の誘電率異方性の絶対値
   が７．３以上であることを特徴とする請求項１から６に
   記載のうちいずれか記載の液晶表示装置。
8. 【請求項８】 前記液晶組成物は、正の誘電異方性を有
   し、前記液晶組成物層のリタデーションが０．２５を超
   え０．３２未満であることを特徴とする請求項１から７
   に記載のうちいずれか記載の液晶表示装置。
9. 【請求項９】 前記液晶組成物は、負の誘電異方性を有
   し、前記液晶組成物層のリタデーションが０．２５を超
   え０．３２未満であることを特徴とする請求項１から７
   に記載のうちいずれか記載の液晶表示装置。
10. 【請求項１０】 前記液晶組成物は、正の誘電異方性を
    有し、前記液晶組成物層の屈折率異方性が０．０７を超
    え０．０９未満であることを特徴とする請求項１から９
    に記載のうちいずれか記載の液晶表示装置。
11. 【請求項１１】 前記液晶組成物は、負の誘電異方性を
    有し、前記液晶組成物層の屈折率異方性が０．０４を超
    え０．０６未満であることを特徴とする請求項１から９
    に記載のうちいずれか記載の液晶表示装置。
12. 【請求項１２】 前記対向電極には交流電圧が印加され
    ていることを特徴とする請求項１から１１に記載のうち
    いずれか記載の液晶表示装置。
13. 【請求項１３】 前記第１の基板面と前記液晶組成物層
    の面との間に、複数の画素が形成され、マトリクス状に
    配置されていることを特徴とする請求項１から１２に記
    載のうちいずれか記載の液晶表示装置。
14. 【請求項１４】 前記マトリクス状に配置された複数の
    画素は、アクティブマトリクスであることを特徴とする
    請求項１３に記載の液晶表示装置。
15. 【請求項１５】 前記アクティブマトリクスは、薄膜ト
    ランジスタマトリクスであることを特徴とする請求項１
    ４に記載の液晶表示装置。