JP2001264809A

JP2001264809A - 液晶表示装置

Info

Publication number: JP2001264809A
Application number: JP2000077080A
Authority: JP
Inventors: Masuyuki Ota; 益幸太田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-03-17
Filing date: 2000-03-17
Publication date: 2001-09-26

Abstract

(57)【要約】（修正有）【課題】透過率を向上させ、かつ残像の発生の低減を
図る。【解決手段】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の画素領域に、互いに離間され
て形成された一対の電極が備えられ、これら電極の間に
発生させる前記基板と平行な成分の電界によって前記液
晶層の光透過率を制御させるものであって、前記電極は
少なくともその一方が透明電極で形成されているとも
に、前記液晶層の層厚をｄ、前記電極の幅をｗ、各電極
の間隔をＬとした場合に、ｄ≧Ｌ、およびｄ≧ｗの関係
を有するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、いわゆる横電界方式と称される液晶表示装置に関す
るものである。

【０００２】

【従来の技術】横電界方式と称される液晶表示装置は、
液晶を介して対向配置される各透明基板の一方の透明基
板の液晶側の各画素領域に、画素電極とこの画素電極と
の間に透明基板と平行な電界（横電界）を発生せしめる
対向電極とが形成されて構成されている。

【０００３】画素電極と対向電極の間の領域を透過する
光に対して、その量を前記電界が印加された液晶の駆動
によって、制御するようになっている。

【０００４】このような液晶表示装置は、表示面に対し
て斜めの方向から観察しても表示に変化のない、いわゆ
る広視野角特性に優れたものとして知られいる。

【０００５】そして、これまで、前記画素電極と対向電
極は光を透過させることのない導電層で形成されてい
た。

【０００６】しかし、近年、画素領域の周辺を除く領域
の全域に透明電極からなる対向電極を形成し、この対向
電極上に絶縁膜を介して一方向に延在し該一方向に交差
する方向に並設させた透明電極からなる帯状の画素電極
を形成した構成のものが知られるに到った。

【０００７】このような構成の液晶表示装置は、横電界
が画素電極と対向電極との間に発生し、依然として広視
野角特性に優れるとともに、開口率が大幅に向上するよ
うになる。

【０００８】なお、この技術はたとえばＳＩＤ（Societ
y for Information Display）９９ＤＩＧＥＳＴ：
Ｐ２０２〜Ｐ２０５、あるいは特開平１１−２０２３５
６号公報に記載がなされている。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た液晶表示装置は、開口率の減少を憂えることなく、電
極の配置密度を大きくできるようになるが、それによ
り、部分的に電界の集中が起きやすく残像の発生が生じ
易いという不都合が指摘されるようになった。

【００１０】本発明は、このような事情に基づいてなさ
れたもので、その目的は、残像の発生を抑制し、表示品
質の良好な液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、以下のとおりである。

【００１２】すなわち、液晶層を介して対向配置される
各基板のうち一方の基板の液晶側の画素領域に、互いに
離間されて形成された一対の電極が備えられ、これら電
極の間に発生させる前記基板と平行な成分の電界によっ
て前記液晶層の光透過率を制御させるものであって、前
記電極は少なくともその一方が透明電極で形成されてい
るともに、前記液晶層の層厚をｄ、前記電極の幅をｗ、
各電極の間隔をＬとした場合に、ｄ≦Ｌ、およびｄ≧ｗ
の関係を有するように構成されていることを特徴とする
ものである。

【００１３】このように構成された液晶表示装置は、残
像の発生を大幅に抑制させたものを得ることができるよ
うになる。

【００１４】仮に、画素電極と対向電極の間の距離に対
して液晶の層厚を大きくした場合、それら電極が形成さ
れている透明基板側に強力な横電界が発生し易くなり、
該電極が形成されている透明基板側の配向膜のみによっ
て初期配向の状態に復元させなければならないことか
ら、残像が極めて生じ易くなってしまう。

【００１５】また、液晶の層厚に比較して電極の幅を大
きくした場合、それら電極が形成されている透明基板と
対向する他の透明基板側に強力な横電界が発生し易くな
り、該透明基板側の配向膜のみによって初期配向の状態
に復元されなければならないことから、残像が極めて生
じ易くなってしまう。

【００１６】

【発明の実施の形態】本発明の更に他の目的及び本発明
の更に他の特徴は図面を参照した以下の説明から明らか
となるであろう。

【００１７】（実施例１）《アクティブ・マトリクス液晶表示装置》以下、アクテ
ィブ・マトリクス方式のカラー液晶表示装置に本発明を
適用した実施例を説明する。なお、以下説明する図面
で、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１８】《マトリクス部（画素部）の平面構成》図
１は本発明のアクティブ・マトリクス方式カラー液晶表
示装置の一画素とその周辺を示す平面図である（図の斜
線部分は透明導電膜ｇ２を示す）。

【００１９】図１に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃst
g、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは薄膜トランジスタＴＦＴと接続さ
れ、対向電極ＣＴは対向電圧信号線ＣＬと一体になって
いる。

【００２０】映像信号線ＤＬに沿って上下に隣接する２
画素では、図１（ａ）線で折曲げたとき、平面構成が重
なり合う構成となっている。これは、対向電圧信号線Ｃ
Ｌを映像信号線ＤＬに沿って上下に隣接する２画素で共
通化し、対向電圧信号線ＣＬの電極幅を拡大することに
より、対向電圧信号線ＣＬの抵抗を低減するためであ
る。これにより、外部回路から左右方向の各画素の対向
電極ＣＴへ対向電圧を十分に供給することが容易にな
る。

【００２１】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御し、表示を制御する。画
素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞ
れ、図の上下方向に長細い電極となっている。

【００２２】１画素内の対向電極ＣＴ１の本数Ｏ（櫛歯
の本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ
＝Ｐ−１の関係を必ず持つように構成する（本実施例で
は、Ｏ＝１、Ｐ＝２）。これは、対向電極ＣＴと画素電
極ＰＸを交互に配置し、かつ、対向電極ＣＴ２を映像信
号線ＤＬに必ず隣接させるためである。これにより、対
向電極ＣＴと画素電極ＰＸの間の電界が、映像信号線Ｄ
Ｌから発生する電界から影響を受けないように、対向電
極ＣＴ２で映像信号線ＤＬからの電気力線をシールドす
ることができる。対向電極ＣＴ２は、後述の対向電圧信
号線ＣＬにより常に外部から電位を供給されているた
め、電位は安定している。そのため、映像信号線ＤＬに
隣接しても、電位の変動がほとんどない。また、これに
より、画素電極ＰＸの映像信号線ＤＬからの幾何学的な
位置が遠くなるので、画素電極ＰＸと映像信号線ＤＬの
間の寄生容量が大幅に減少し、画素電極電位Ｖｓの映像
信号電圧による変動も抑制できる。これらにより、上下
方向に発生するクロストーク（縦スミアと呼ばれる画質
不良）を抑制することができる。

【００２３】図４１および図４２は、電極の幅Ｗと画素
電極ＰＸと対向電極ＣＴの間の距離（最短距離）Ｌを液
晶の層厚ｄとの関係を示す平面図である。

【００２４】すなわち、Ｌ≧ｄおよびＷ≦ｄの関係とす
るにより、透過率を向上させ、かつ残像の発生を大幅に
抑制できる効果を得ることができる。

【００２５】なお、ここで、液晶の層厚ｄとは、液晶セ
ルの（平均）リタデーションΔｎ・ｄを液晶材料の屈折
率異方性Δｎで割った値として定義する。

【００２６】液晶の層厚ｄに比較して電極の幅Ｗが大き
い場合、図４１（ａ）に示すように、それらの電極上の
電界の横方向成分が少なくなり、電極上の透過光が得ら
れにくくなるためであり、図４３に示すように電極幅Ｗ
の増加にともなって透過率が減少するためである。

【００２７】したがって、図４１（ｂ）に示すように、
Ｗをｄより小さくすることで、電極上の横方向電界を発
生させることで電極上の透過率を向上する。

【００２８】しかしながら、図４２（ａ）、（ｂ）に示
すように、画素電極ＰＸと対向電極ＣＴ１の間の距離Ｌ
に対して液晶の層厚ｄが大きい場合、それら電極が形成
されている透明基板側に強力な横電界が発生しやすくな
り、該電極が形成されている透明基板側の配向膜のみに
よって初期配向の状態に復元させなければならないこと
から、残象が極めて生じ易くなってしまうからである。

【００２９】図４４にｄ＝４μｍの時のＬに対する残像
強度を示す。同図からｄ＝４μｍの場合、Ｗ≦ｄの範囲
では４μｍ以上で残像が落ち着くことがわかる。

【００３０】したがって、液晶の層厚ｄを基準として電
極の幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最
短距離）Ｌを上述のように設定するか、あるいは電極の
幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最短距
離）Ｌを基準として液晶の層厚ｄを上述のように設定す
ることによって、透過率を向上させ、かつ残像の発生を
大幅に低減させることができるようになる。

【００３１】また、図７０は上述した構成においてセル
ギャップ（液晶の層厚）を変動させた場合の液晶分子の
挙動を従来（ＩＰＳ方式）の場合と比較して示してい
る。そして、中間調２０％輝度（真白の輝度を１００％
としたときの２０％の輝度）において、セルギャップ変
動量に対する輝度変動を示したグラフを同図に示してい
る。

【００３２】このグラフから明らかなように、前記一方
の基板に対する他方の基板のギャップの変動が±０．３
μｍに対して、輝度の変動が１０％以下になっているこ
とが確認され、Ｗ＞ｄの時よりも変動が緩やかであり、
むらが少なくなることがわかる。

【００３３】また、映像信号線ＤＬの電極幅は画素電極
ＰＸと対向電極ＣＴ１と同じ幅以上とする。また、断線
を防止するために、画素電極ＰＸと対向電極ＣＴに比較
して若干広くした方が好ましい。

【００３４】ここで、映像信号線ＤＬの電極幅が、隣接
する対向電極ＣＴ２の電極幅の２倍以下になるように設
定する。

【００３５】または、映像信号線ＤＬの電極幅が歩留り
の生産性から決まっている場合には、映像信号線ＤＬに
隣接する対向電極ＣＴ２の電極幅を映像信号線ＤＬの電
極幅の１／２を超えるようにする。これは、映像信号線
ＤＬから発生する電気力線をそれぞれ両脇の対向電極Ｃ
Ｔで吸収するためであり、ある電極幅から発生する電気
力線を吸収するには、それと同一幅以上の電極幅を持つ
電極が必要である。したがって、映像信号線ＤＬの電極
の半分（４μmずつ）から発生する電気力線をそれぞれ
両脇の対向電極ＣＴが吸収すればよい。また、画素電極
ＰＸからの電気力線も終端させる必要があるため、画素
電極の半分（３μｍ）も必要である。したがって、映像
信号線ＤＬに隣接する対向電極ＣＴの電極幅は映像信号
線の１／２に隣接する画素電極の幅の１／２を加えた幅
以上とする。これにより、映像信号の影響により、クロ
ストークが発生する、特に上下方向（縦方向）のクロス
トークを防止する。

【００３６】走査信号線ＧＬは末端側の画素（後述の走
査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に
走査電圧が印加するだけの抵抗値を満足するように電極
幅を設定する。また、対向電圧信号線ＣＬも末端側の画
素（後述の共通バスラインＣＢの反対側）の対向電極Ｃ
Ｔに十分に対向電圧が印加できるだけの抵抗値を満足す
るように電極幅を設定する。

【００３７】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。

【００３８】《マトリクス部（画素部）の断面構成》図
２は図１の３−３切断線における断面を示す図、図３は
図１の４−４切断線における薄膜トランジスタＴＦＴの
断面図、図４は図１の５−５切断線における蓄積容量Ｃ
stgの断面を示す図である。図２〜図４に示すように、
液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側
には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgおよび電
極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカ
ラーフィルタＦＩＬ、遮光用ブラックマトリクスパター
ンＢＭが形成されている。

【００３９】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。

【００４０】《ＴＦＴ基板》まず、下側透明ガラス基板
ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。

【００４１】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００４２】薄膜トランジスタＴＦＴは、図３に示すよ
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性、intrinsic、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。

【００４３】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線ＧＬ
の一部の領域がゲート電極ＧＴとなるように構成されて
いる。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動
領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成されてい
る。これにより、ゲート電極ＧＴの役割のほかに、ｉ型
半導体層ＡＳに外光やバックライト光が当たらないよう
に工夫されている。本例では、ゲート電極ＧＴは、単層
の導電膜ｇ１で形成されている。導電膜ｇ１としては例
えばスパッタで形成されたアルミニュウム（Ａｌ）膜
が、または、クロム（Ｃｒ）膜、Ｔｉ、Ｔａ、Ｗ等およ
びそれらの合金が用いられる。また、Ａｌ等の場合はそ
の表面に陽極酸化膜が形成される場合もある。さらには
二層以上の積層構造にしてもよい。

【００４４】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖgをゲート電極Ｇ
Ｔに供給する。なお、映像信号線ＤＬと交差する部分は
映像信号線ＤＬとの短絡の確率を小さくするため細く
し、また、短絡しても、レーザートリミングで切り離す
ことができるように二股にしている。

【００４５】《対向電極ＣＴ》対向電極ＣＴ２はゲート
電極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構
成されている。また対向電極ＣＴ１は後述の画素電極Ｐ
Ｘと同一工程で形成され、透明導電膜ｇ２で形成されて
おり、また対向電圧信号線ＣＬと接続をゲート絶縁膜Ｇ
ＩのスルホールＰＨを介してとっている。また、画素電
極ＰＸと対向電極ＣＴを同一マスクで同時に形成するこ
とにより、実施例４で２回行っている工程Ｆが１回にな
り、生産性も向上する。対向電極ＣＴには対向電圧Ｖco
mが印加されるように構成されている。本実施例では、
対向電圧Ｖcomは映像信号線ＤＬに印加される最小レベ
ルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxと
の中間直流電位から、薄膜トランジスタ素子ＴＦＴをオ
フ状態にするときに発生するフィードスルー電圧△Ｖs
分だけ低い電位に設定されるが、映像信号駆動回路で使
用される集積回路の電源電圧を約半分に低減したい場合
は、交流電圧を印加すれば良い。

【００４６】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴ２の導電膜ｇ１と同一製造工程で形成
され、かつ対向電極ＣＴ２と一体に構成されている。こ
の対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖ
comを対向電極ＣＴに供給する。なお、映像信号線ＤＬ
と交差する部分は、走査信号線ＧＬと同様に映像信号線
ＤＬとの短絡の確率を小さくするため細くし、また、短
絡しても、レーザートリミングで切り離すことができる
ように二股にしている。対向電圧信号線ＣＬの抵抗を低
減することにより、対向電極間の電圧の伝わりを円滑に
し、電圧の歪を低減することにより、水平方向に発生す
るクロストーク（横スミア）を低減できる。

【００４７】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２４００
Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス
部ＡＲの全体を囲むように形成され、周辺部は外部接続
端子ＤＴＭ，ＧＴＭを露出するよう除去されている。絶
縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと
映像信号線ＤＬの電気的絶縁にも寄与している。

【００４８】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、１００〜３０００Åの厚さに
（本実施例では、２０００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたｎ(＋)型非晶質シリコン半導体層であり、下側
にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ
２）が存在するところのみに残されている。

【００４９】ｉ型半導体層ＡＳは走査信号線ＧＬおよび
対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロ
スオーバ部）の両者間にも設けられている。この交差部
のｉ型半導体層ＡＳは交差部における走査信号線ＧＬお
よび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低
減する。

【００５０】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１とその
上に形成された導電膜ｄ２とから構成されている。

【００５１】導電膜ｄ１はスパッタで形成したクロム
（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実
施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚
を厚く形成するとストレスが大きくなるので、２０００
Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はｎ
(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ２
のＡｌがｎ(＋)型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。導電膜ｄ
１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔｉ
Ｓｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００５２】導電膜ｄ２はＡｌのスパッタリングで３０
００〜５０００Åの厚さに（本実施例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。

【００５３】導電膜ｄ１、導電膜ｄ２を同じマスクパタ
ーンでパターニングした後、同じマスクを用いて、ある
いは導電膜ｄ１、導電膜ｄ２をマスクとして、ｎ(＋)型
半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ
上に残っていたｎ(＋)型半導体層ｄ０は導電膜ｄ１、導
電膜ｄ２以外の部分がセルフアラインで除去される。こ
のとき、ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去
されるようエッチングされるので、ｉ型半導体層ＡＳも
若干その表面部分がエッチングされるが、その程度はエ
ッチング時間で制御すればよい。また、本実施例ではｄ
１、ｄ２の２層構造としたが、ｄ１のみの単層構造とし
てもよいことはもちろんである。

【００５４】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。また、映像信
号線ＤＬはドレイン電極ＳＤ２と一体に形成されてい
る。また、本実施例ではｄ１、ｄ２の２層構造とした
が、ｄ１のみの単層構造としてもよいことはもちろんで
ある。

【００５５】《画素電極ＰＸ》画素電極ＰＸは、透明導
電層ｇ２で形成されている。この透明導電膜ｇ２はスパ
ッタリングで形成された透明導電膜（Indium-Tin-Oxide
ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚
さに（本実施例では、１４００Å程度の膜厚）形成され
る。

【００５６】画素電極ＰＸが本実施例のように透明にな
ることにより、その部分の透過光により、白表示を行う
時の最大透過率が向上するため、画素電極ＰＸが不透明
な場合よりも、より明るい表示を行うことができる。こ
の時、後述するように、電圧無印加時には、液晶分子は
初期の配向状態を保ち、その状態で黒表示をするように
偏向板の配置を構成する（ノーマリブラックモードにす
る）にしているので、画素電極ＰＸを透明にしても、そ
の部分の光を透過することがなく、良質な黒を表示する
ことができる。これにより、最大透過率を向上させ、か
つ充分なコントラスト比を達成することができる。

【００５７】《蓄積容量Ｃstg》画素電極ＰＸは、薄膜
トランジスタＴＦＴと接続される端部と反対側の端部に
おいて、対向電圧信号線ＣＬと重なるように形成されて
いる。この重ね合わせは、図４からも明らかなように、
画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号Ｃ
Ｌを他方の電極ＰＬ１とする蓄積容量（静電容量素子）
Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【００５８】図１に示すように平面的には蓄積容量Ｃst
gは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分
に形成されている。

【００５９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は主に薄膜トランジスタＴＦＴを湿気等から保護す
るために形成されており、透明性が高くしかも耐湿性の
良いものを使用する。保護膜ＰＳＶ１はたとえばプラズ
マＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン
膜で形成されており、０．１〜３μｍ程度の膜厚で形成
する。また、この保護膜ＰＳＶ１として、アクリル樹
脂、ポリイミド等の有機膜およびそれらとの積層構造に
してもよい。

【００６０】保護膜ＰＳＶ１は、マトリクス部ＡＲの全
体を囲むように形成され、周辺部は外部接続端子ＤＴ
Ｍ，ＧＴＭを露出するよう除去されている。保護膜ＰＳ
Ｖ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は
保護効果を考え厚くされ、後者はトランジスタの相互コ
ンダクタンスｇｍを考え薄くされる。従って、保護効果
の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に
亘って保護するようゲート絶縁膜ＧＩよりも大きく形成
されている。

【００６１】《カラーフィルタ基板》次に、図１、図２
に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフィル
タ基板）の構成を詳しく説明する。

【００６２】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴ
の間以外の隙間）からの透過光が表示面側に出射して、
コントラスト比等を低下させないように遮光膜ＢＭ（い
わゆるブラックマトリクス）を形成している。遮光膜Ｂ
Ｍは、外部光またはバックライト光がｉ型半導体層ＡＳ
に入射しないようにする役割も果たしている。すなわ
ち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下
にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによっ
てサンドイッチにされ、外部の自然光やバックライト光
が当たらなくなる。

【００６３】図１に示す遮光膜ＢＭの閉じた多角形の輪
郭線は、その内側が遮光膜ＢＭが形成されない開口を示
している。この輪郭線のパターンは、１例であり、より
開口部分を大きくすることもできる。たとえば電界方向
は乱れるが、その部分の表示は、画素内の映像情報に１
対１で対応し、かつ、黒の場合には黒、白の場合には白
になる領域は、表示の一部として利用することが可能で
ある。また、図の上下方向の境界線は上下基板の合わせ
精度によって決まり、合わせ精度が映像信号線ＤＬに隣
接する対向電極ＣＴの電極幅よりも良い場合には、対向
電極の幅の間に設定すれば、より開口部を拡大すること
ができる。

【００６４】遮光膜ＢＭは光に対する遮蔽性を有し、か
つ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与
えないように絶縁性の高い膜で形成されている。このよ
うにすることにより、基板面に平行な電界が有効に液晶
層に印加され、液晶を駆動する電圧の上昇を抑制でき
る。この遮光膜ＢＭの材料として、たとえば、クロム
（Ｃｒ）等の金属膜や、黒色の顔料をレジスト材に混入
し、１.２μm程度の厚さで形成したものがある。

【００６５】遮光膜ＢＭは各画素の周囲に格子状に形成
され、この格子で１画素の有効表示領域が仕切られてい
る。従って、各画素の輪郭が遮光膜ＢＭによって明確に
なる。つまり、遮光膜ＢＭはブラックマトリクスとｉ型
半導体層ＡＳに対する遮光との２つの機能をもつ。

【００６６】遮光膜ＢＭは周辺部にも額縁状に形成さ
れ、そのパターンはドット状に複数の開口を設けた図１
に示すマトリクス部のパターンと連続して形成されてい
る。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長
され、パソコン等の実装機に起因する反射光等の漏れ光
がマトリクス部に入り込むのを防いでいる。他方、この
遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０
ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避け
て形成されている。

【００６７】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは遮
光膜ＢＭのエッジ部分と重なるように形成されている。

【００６８】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に赤、緑、青のそれぞれの顔料を混入したアクリル
系樹脂を形成し、フォトリソグラフィ技術で縦ストライ
プ状にパターン形成する。

【００６９】《オーバーコート膜ＯＣ》オーバーコート
膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏
洩の防止、および、カラーフィルタＦＩＬ、遮光膜ＢＭ
による段差の平坦化のために設けられている。オーバー
コート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂等
の透明樹脂材料で形成されている。

【００７０】《液晶層および偏向板》次に、液晶層、配
向膜、偏光板等について説明する。

【００７１】《液晶層》液晶材料ＬＣとしては、誘電率
異方性△εが正でその値が１３．２、屈折率異方性△n
が０．０７５（５８９nm、２０℃）のネマティック液晶
を用いる。

【００７２】液晶層の厚み（ギャップ）は、３．９μm
とし、リタデーション△n・dは０．２９３とする。

【００７３】このリタデーション△n・dの値により、後
述の配向膜と偏光板と組合せ、液晶分子がラビング方向
から電界方向に４５°回転したとき最大透過率を得るこ
とができ、可視光の範囲内で波長依存性がほとんどない
透過光を得ることができる。なお、液晶層の厚み（ギャ
ップ）は、ポリマビーズやカラーフィルタ基板、または
ＴＦＴ基板に形成したパターニングスペーサで制御す
る。

【００７４】なお、液晶材料ＬＣは、特に限定したもの
ではなく、誘電率異方性△εは負でもよい。また、誘電
率異方性△εは、その値が大きいほうが、駆動電圧を低
減できる。Δεは１０以上が好ましい。また、屈折異方
性Δｎは小さいほうが、液晶層の厚み（ギャップ）を厚
くでき、液晶の封入時間が短縮され、かつギャップばら
つきを少なくすることができる。Δｎは０．１以下が好
ましい。また、粘度は応答速度を早くするため低いほう
が好ましい。８０ｍｐａ・ｓ以下なら尚よい。

【００７５】また、液晶材料の材料物性と透明導電膜の
対向電極部分あるいは画素電極部分での透過光強度の関
係を調べると、液晶材料のツイスト弾性定数Ｋ₂₂に大き
く依存することが判った。これは電極間の開口部におい
て光透過をもたらす横電界による面内ツイスト変形の、
透明導電膜の電極上部での減衰が、上記の液晶材料のツ
イスト弾性定数Ｋ₂₂に応じた固有の極率で生じるためで
ある。したがって、透明導電膜の電極部分での光透過を
より大きくして、この透明導電膜の電極を含んだ開口部
全体の輝度を向上させるには、ツイスト弾性定数Ｋ₂₂の
小さな液晶材料を用いて、上記の減衰曲率を小さくすれ
ばよい。ツイスト弾性定数Ｋ₂₂の効果については、実施
例１１で更に説明する。

【００７６】本実施例１では、ツイスト弾性定数Ｋ₂₂と
して、室温で、５．１×１０^-12Ｎ（ニュートン）を使
用している。Ｋ₂₂は１×１０^-11Ｎ以下が好ましい。な
お、ツイスト弾性定数Ｋ₂₂の測定方法は、文献として岡
野光治、小林俊介共編液晶・基礎編ｐ２１６〜２
２０（培風館、１９８５年）に記載があり、ツイストし
た液晶セルのしきい値電圧測定から求めることができ
る。

【００７７】《配向膜》配向膜ＯＲＩとしては、ポリイ
ミドを用いる。ラビング方向ＲＤＲは上下基板で互いに
平行にし、かつ印加電界方向ＥＤＲとのなす角度は７５
°とする。図１９にその関係を示す。

【００７８】なお、ラビング方向ＲＤＲと印加電界方向
ＥＤＲとのなす角度は、液晶材料の誘電率異方性△εが
正であれば、４５℃以上９０℃未満、誘電率異方性△ε
が負であれば、０°を超え４５°以下でなければならな
い。

【００７９】さらに、本実施例では、ラビング方向を配
向膜ＯＲ１１、ＯＲ１２で互いに平行とすることで、電
極間及び電極上の表示に寄与する液晶層の上下界面の液
晶分子の初期プレチルト角が、スプレイ状態となり、液
晶分子が互いに光学特性を補償する効果を出し、広い視
野角特性が得られる。

【００８０】また、ラビング方向を配向膜ＯＲ１１、Ｏ
Ｒ１２で互いに反平行とすることで、液晶層の上下界面
の液晶分子のプレチルト角がパラレル状態となり、平均
の液晶層内のチルト角は、より増加するが、１０度以下
にプレチルト角を設定することで、本発明の同様な効果
が得られる。

【００８１】《偏光板》偏光板ＰＯＬとしては、日東電
工社製Ｇ１２２０ＤＵを用い、下側の偏光板ＰＯＬ１の
偏光透過軸ＭＡＸ１をラビング方向ＲＤＲと一致させ、
上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに
直交させる。図１９にその関係を示す。これにより、本
発明の画素に印加される電圧（画素電極ＰＸと対向電極
ＣＴの間の電圧）を増加させるに伴い、透過率が上昇す
るノーマリクローズ特性を得ることができ、また、電圧
無印加時には、良質な黒表示ができる。

【００８２】また、偏光板ＰＯＬ２自体には、外部から
の静電気の影響を防止するため、その比抵抗値を低減す
る目的で、透明導電膜が一面に形成されている。この透
明導電膜は、上基板ＳＵＳ２と上偏光板ＰＯＬ２との間
に形成してもよい。

【００８３】《マトリクス周辺の構成》図５は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図６は、左側に走査回路が接続されるべき外部接続
端子ＧＴＭ付近の断面を、右側に外部接続端子が無いと
ころのシール部付近の断面を示す図である。

【００８４】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図５、図６は後者の例を示すも
ので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を表しており、ＬＮは両基板の切断前の縁を
示す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ，Ｔｄおよび端子ＣＴＭが存在する（図で上辺と左辺
の）部分はそれらを露出するように上側基板ＳＵＢ２の
大きさが下側基板ＳＵＢ１よりも内側に制限されてい
る。端子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続
用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれら
の引出配線部を集積回路チップＣＨＩが搭載されたテー
プキャリアパッケージＴＣＰ（図１６、図１７）の単位
に複数本まとめて名付けたものである。各群のマトリク
ス部から外部接続端子部に至るまでの引出配線は、両端
に近づくにつれ傾斜している。これは、パッケージＴＣ
Ｐの配列ピッチ及び各パッケージＴＣＰにおける接続端
子ピッチに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合
わせるためである。また、対向電極端子ＣＴＭは、対向
電極ＣＴに対向電圧を外部回路から与えるための端子で
ある。マトリクス部の対向電極信号線ＣＬは、走査回路
用端子ＧＴＭの反対側（図では右側）に引き出し、各対
向電圧信号線を共通バスラインＣＢで一纏めにして、対
向電極端子ＣＴＭに接続している。

【００８５】また、対向電圧信号線ＣＬは走査回路用端
子ＣＴＭ側（図では左側）に引出し、同じく共通バスラ
インＣＢで一まとめにして対向電極端子に引き出しても
よい。この場合、共通バスラインＣＢは映像信号線と同
一材料（ｄ１、ｄ２）で構成し、スルホールを介して対
向電圧信号線と接続しなければならない。さらには対向
電圧の供給を充分にするために対向電圧信号線ＣＬを両
側に引き出してもよい。

【００８６】対向電極端子ＣＴＭは独立に形成してもよ
いが、外部接続端子群Ｔｇ、Ｔｄの一部に構成すると端
子ＧＴＭ、ＤＴＭと共に接続がとれ、実装の手間が簡略
される。

【００８７】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。

【００８８】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に形成される。

【００８９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００９０】本実施例では注入口ＩＮＪを走査回路用端
子ＧＴＭの反対側に設けたが、映像信号回路接続用端子
ＤＴＭの反対側に設けてもよい。

【００９１】《ゲート端子部》図７は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（ａ）は平面であり（ｂ）は
（ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００９２】図中導電層ｇ１は、判り易くするためハッ
チを施してあるが、櫛状にパターニングされている。こ
れは、導電層の幅が広いと表面にホイスカが発生するの
で、１本１本の幅は狭くし、それらを複数本並列に束ね
た構成とすることにより、断線の確率や導電率の犠牲を
最低限に押さえる狙いである。

【００９３】ゲート端子ＧＴＭは導電層ｇ１と、更にそ
の表面を保護し、かつ、ＴＣＰ（ＴａｐｅＣａｒｒｉ
ｅｒＰａｃｋｅｇｅ）との接続の信頼性を向上させる
ための透明導電層ｇ２とで構成されている。この透明導
電膜ｇ２はスパッタリングで形成された透明導電膜（Ｉ
ｎｄｉｕｍ−Ｔｉｎ−ＯｘｉｄｅＩＴＯ：ネサ膜）か
らなり、１０００〜２０００Åの厚さに（本実施例で
は、１４００Å程度の膜厚）形成される。また導電層ｇ
１上及びその側面部に形成された導電層ｄ１及びｄ２
は、導電層と透明導電層ｇ２との接続不良を補うため
に、導電層と透明導電層ｇ２の両方に接続性の良いＣｒ
層ｄ１を接続し、接続抵抗の低減を図るためのものであ
り、導電層ｄ２は導電層ｄ１と同一マスク形成している
ために残っているものである。

【００９４】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図７に示すように上下に複数本並べられ端子群Ｔｇ（図
５）が構成され、ゲート端子の左端は、製造過程では、
基板の切断領域を越えて延長され配線ＳＨｇ（図示せ
ず）によって短絡される。製造過程におけるこのような
短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１の
ラビング時等の静電破壊防止に役立つ。

【００９５】《ドレイン端子ＤＴＭ》図８（ａ）は映像
信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示
す平面図を示し、図８（ｂ）は図８（ａ）のＢ−Ｂ切断
線における断面を示す。なお、同図は図５右上付近に対
応し、図面の向きは便宜上変えてあるが右端方向が基板
ＳＵＢ１の上端部に該当する。

【００９６】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。外部接続ドレイン端子ＤＴＭは上下方向
に配列され、ドレイン端子ＤＴＭは、図５に示すように
端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線
を越えて更に延長され、製造過程中は静電破壊防止のた
めその全てが互いに配線ＳＨｄ（図示せず）によって短
絡される。検査端子ＴＳＴｄは図８に示すように一本置
きの映像信号線ＤＬに形成される。

【００９７】ドレイン接続端子ＤＴＭは透明導電層ｇ２
単層で形成されており、ゲート絶縁膜ＧＩを除去した部
分で映像信号線ＤＬと接続されている。ゲート絶縁膜Ｇ
Ｉの端部上に形成された半導体層ＡＳはゲート絶縁膜Ｇ
Ｉの縁をテーパ状にエッチングするためのものである。
端子ＤＴＭ上では外部回路との接続を行うため保護膜Ｐ
ＳＶ１は勿論のこと取り除かれている。

【００９８】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は、映像信号線ＤＬと同じレベルの層ｄ
１，ｄ２が保護膜ＰＳＶ１の途中まで構成されており、
保護膜ＰＳＶ１の中で透明導電膜ｇ２と接続されてい
る。これは、電触し易いＡｌ層ｄ２を保護膜ＰＳＶ１や
シールパターンＳＬでできるだけ保護する狙いである。

【００９９】《対向電極端子ＣＴＭ》図９（ａ）は対向
電極信号線ＣＬからその外部接続端子ＣＴＭまでの接続
を示す平面図を示し、図９（ｂ）は図９（ａ）のＢ−Ｂ
切断線における断面を示す。なお、同図は図５左上付近
に対応する。

【０１００】各対向電圧信号線ＣＬは共通バスラインＣ
Ｂで一纏めして対向電極端子ＣＴＭに引き出されてい
る。共通バスラインＣＢは導電層ｇ１の上に導電層ｄ
１、導電層ｄ２を積層した構造となっている。これは、
共通バスラインＣＢの抵抗を低減し、対向電圧が外部回
路から各対向電圧信号線ＣＬに十分に供給されるように
するためである。これにより、対向電極ＣＴが末端の画
素まで充分に伝達され、これら各対向電極ＣＴの映像信
号線ＤＬに供給される映像信号に応じた歪みによるクロ
ストーク（特に画面の左右方向のクロストーク）の発生
を低減できる。本構造では、特に新たに導電層を負荷す
ることなく、共通バスラインの抵抗を下げられるのが特
徴である。共通バスラインＣＢの導電層ｇ１は導電層ｄ
１、導電層ｄ２と電気的に接続されるように、ゲート絶
縁膜ＧＩからも露出している。

【０１０１】また、対向電圧信号線ＣＬは走査回路用端
子ＣＴＭ側（図では左側）に引出し、同じく共通バスラ
インＣＢで一まとめにして対向電極端子に引き出しても
よい。この場合、共通バスラインＣＢは映像信号線と同
一材料（ｄ１、ｄ２）で構成し、スルホールを介して対
向電圧信号線と接続しなければならない。さらには対向
電圧の供給を充分にするために対向電圧信号線ＣＬを両
側に引き出してもよい。

【０１０２】対向電極端子ＣＴＭは、導電層ｇ１の上に
透明導電層ｇ２が積層された構造になっている。この透
明導電層ｇ２は他の端子の時と同様に画素電極ＰＸと同
一工程で形成された透明導電膜ＩＴＯを用いている。透
明導電層ｇ２により、その表面を保護し、電触等を防ぐ
ために耐久性のよい透明導電層ｇ２で、導電層ｇ１を覆
っている。

【０１０３】対向電極端子ＣＴＭは独立に形成してもよ
いが、外部接続端子群Ｔｇ、Ｔｄの一部に構成すると端
子ＧＴＭ、ＤＴＭと共に接続がとれ、実装の手間が簡略
される。

【０１０４】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１０に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【０１０５】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【０１０６】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【０１０７】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１０８】《駆動方法》図１１に本発明の液晶表示装
置の駆動波形を示す。実施例１では、対向電圧信号線Ｃ
Ｌが、アルミニウムという低抵抗金属の導電膜ｇ１から
形成されているため、負荷インピーダンスが好くなく、
対向電圧の波形変形が少なくなる。このため、対向電圧
を交流化でき、信号線電圧を低減できる利点がある。

【０１０９】すなわち、対向電圧をＶｃｈとＶｃｌの２
値の交流矩形波にし、それに同期させて走査信号Ｖｇ
（ｉ−１）、Ｖｇ（ｉ）の非選択電圧を１走査線ごと
に、ＶｇｌｈとＶｇｌｌの２値で変化させる。対向電圧
の振幅値と非選択電圧の振幅値は同一にする。映像信号
電圧は、液晶層に印加したい電圧から、対向電圧の振幅
の１／２を差し引いた電圧である。

【０１１０】対向電圧は直流でもよいが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。後述する実施例２、３では、対向電圧信
号線ＣＬが、透明導電膜ｇ２から形成されているため、
比較的抵抗が高くなり、対向電圧は直流方式、たとえば
ドッド反転駆動や列毎反転駆動が好ましい。

【０１１１】《蓄積容量Ｃstgの働き》蓄積容量Ｃstg
は、画素に書き込まれた（薄膜トランジスタＴＦＴがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃstgが映像情報を
画素に蓄積することができない。したがって、電界を基
板面と平行に印加する方式では、蓄積容量Ｃstgは必須
の構成要素である。

【０１１２】また、蓄積容量Ｃstgは、薄膜トランジス
タＴＦＴがスイッチングするとき、画素電極電位Ｖsに
対するゲート電位変化△Ｖgの影響を低減するようにも
働く。この様子を式で表すと、次のようになる。

【０１１３】

【数１】 △Ｖs＝{Ｃgs/(Ｃgs+Ｃstg+Ｃpix)}×△Ｖg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは画素電極ＰＸと対向電極ＣＴとの間に形成される
容量、△Ｖsは△Ｖgによる画素電極電位の変化分いわゆ
るフィードスルー電圧を表わす。この変化分△Ｖsは液
晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃst
gを大きくすればする程、その値を小さくすることがで
きる。液晶ＬＣに印加される直流成分の低減は、液晶Ｌ
Ｃの寿命を向上し、液晶表示画面の切り替え時に前の画
像が残るいわゆる焼き付きを低減することができる。

【０１１４】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、画素電極
電位Ｖsはゲート（走査）信号Ｖgの影響を受け易くなる
という逆効果が生じる。しかし、蓄積容量Ｃstgを設け
ることによりこのデメリットも解消することができる。

【０１１５】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１２〜図１４
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す薄膜トランジス
タＴＦＴ部分、右側は図７に示すゲート端子付近の断面
形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工
程Ａ〜工程Ｉは各写真処理に対応して区分けしたもの
で、各工程のいずれの断面図も写真処理後の加工が終わ
りフォトレジストを除去した段階を示している。なお、
写真処理とは本説明ではフォトレジストの塗布からマス
クを使用した選択露光を経てそれを現像するまでの一連
の作業を示すものとし、繰返しの説明は避ける。以下区
分けした工程に従って、説明する。

【０１１６】工程Ａ、図１２ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上にＡｌ、Ｐｄ、Ｓｉ、Ｃｒ、Ｔｉ、Ｔａ、
Ｗ、Ｍｏおよびその合金またはそれらの積層巻くおよび
合金の積層膜や合金との組合せ等からなる導電膜ｇ１を
スパッタリングにより設ける。写真処理後、混酸液で導
電膜ｇ１を選択的にエッチングする。それによって、ゲ
ート電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電
圧信号線ＣＬ、電極ＰＬ１、ゲート端子ＧＴＭ、共通バ
スラインＣＢの第１導電層、対向電極端子ＣＴＭの第１
導電層、Ａｌ、Ｔａの場合は陽極化成し、陽極酸化膜Ａ
ｌ ₂Ｏ₃、ＴａＯｘを表面に形成する場合もある。

【０１１７】工程Ｂ、図１２プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、窒化Ｓｉ膜を設け、プラズマＣＶＤ
装置にシランガス、水素ガスを導入して、ｉ型非晶質Ｓ
ｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホ
スフィンガスを導入して、ｎ(＋)型非晶質Ｓｉ膜を設け
る。

【０１１８】工程Ｃ、図１３写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してｎ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【０１１９】工程Ｄ、図１３写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【０１２０】工程Ｅ、図１３膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｇ２を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層ねドレイン端子ＤＴＭおよび対向電極端子ＣＴＭの
第２導電膜を形成する。

【０１２１】工程Ｆ、図１４Ａｌ、Ｐｄ、Ｓｉ、Ｃｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏおよび
その合金またはそれらの積層膜および合金の積層膜や合
金との組合せ等からなる導電膜ｄ１、ｄ２をスパッタリ
ングにより設ける。写真処理後、導電膜ｄ２を工程Ｂと
同様な液でエッチングし、導電膜ｄ１を工程Ａと同様な
液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ
１、ドレイン電極ＳＤ２、画素電極ＰＸ、電極ＰＬ２、
共通バスラインＣＢの第２導電層、第３導電層およびド
レイン端子ＤＴＭを短絡するバスラインＳＨｄ（図示せ
ず）を形成する。つぎに、ドライエッチング装置にＣＣ
ｌ₄、ＳＦ₆を導入して、ｎ（＋）型非晶質Ｓｉをエッチ
ングすることにより、ソースとドレイン間のｎ（＋）型
半導体層ｄ０を選択的に除去する。

【０１２２】工程Ｇ、図１４プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、窒化Ｓｉ膜を設ける。写真処理後、
ドライエッチングガスとしてＳＦ₆を使用した写真蝕刻
技術で窒化Ｓｉ膜を選択的にエッチングすることによっ
て、保護膜ＰＳＶ１を形成する。

【０１２３】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１５は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す
上面図である。

【０１２４】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣ
チップ、左の１０個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１６、図１７で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサ等が実装された駆動回路基板で、映像信号駆動回路
用と走査信号駆動回路用の２つに分割されている。ＦＧ
Ｐはフレームグランドパッドであり、シールドケースＳ
ＨＤに切り込んで設けられたバネ状の破片が半田付けさ
れる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動
回路基板ＰＣＢ１を電気的に接続するフラットケーブル
である。フラットケーブルＦＣとしては図に示すよう
に、複数のリード線（りん青銅の素材にＳｎ鍍金を施し
たもの）をストライプ状のポリエチレン層とポリビニル
アルコール層とでサンドイッチして支持したものを使用
する。

【０１２５】《ＴＣＰの接続構造》図１６は走査信号駆
動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チ
ップＣＨＩがフレキシブル配線基板に搭載されたテープ
キャリアパッケージＴＣＰの断面構造を示す図であり、
図１７はそれを液晶表示パネルの、本例では走査信号回
路用端子ＧＴＭに接続した状態を示す要部断面図であ
る。

【０１２６】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１２７】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１２８】《駆動回路基板ＰＣＢ２》駆動回路基板Ｐ
ＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載
されている。この駆動回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。Ｃ
Ｊは外部と接続される図示しないコネクタが接続される
コネクタ接続部である。

【０１２９】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣにより電気的に接続され
ている。

【０１３０】なお、本実施例ではＴＣＰによる接続をし
たが、ガラス上に直接ドライバＩＣを接続するＣＯＧ
（Chip On Glass）を用いてもよい。

【０１３１】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１３２】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、
ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバ
ックライトケースであり、図に示すような上下の配置関
係で各部材が積み重ねられてモジュールＭＤＬが組み立
てられる。

【０１３３】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。

【０１３４】バックライトケースＬＣＡはバックライト
蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、
反射板ＲＭを収納する形状になっており、導光体ＬＣＢ
の側面に配置されたバックライト蛍光管ＢＬの光を、導
光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面
で一様なバックライトにし、液晶表示パネルＰＮＬ側に
出射する。バックライト蛍光管ＢＬにはインバータ回路
基板ＰＣＢ３が接続されており、バックライト蛍光管Ｂ
Ｌの電源となっている。

【０１３５】以上、本実施例では、画素電極を透明にす
ることにより、白表示を行うときの最大透過率が約３０
％（本実施例では３１．８％）向上できる。

【０１３６】具体的には、本実施例では、不透明な画素
電極を採用した場合の約３．８％から透明な画素電極を
採用した場合の約５．０％に透過率が向上した。

【０１３７】また、端子の信頼性を向上するためのＩＴ
Ｏ膜も同時に形成することができ、信頼性と生産性を両
立することができる。

【０１３８】（実施例２）本実施例は下記の構成を除け
ば、実施例１と同一である。図２０に画素の平面図を示
す。図の斜線部分は透明導電膜ｇ２を示す。

【０１３９】《対向電極ＣＴ》本実施例では、対向電極
ＣＴを透明導電膜ｇ２で構成する。この透明導電膜ｇ２
は実施例１と同様にスパッタリングで形成された透明導
電膜（Indium-Tin-oxide ＩＴＯ：ネサ膜）からなり、
１００〜２０００Åの厚さに（本実施例では、１４００
Å程度の膜厚）形成される。

【０１４０】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは透明導電膜ｇ２で構成されて、かつ対向電極ＣＴと
一体に構成されている。

【０１４１】《製造方法》本実施例では、実施例１の工
程Ｂと工程Ｃの間に工程Ｆが追加される順番になる。工
程の順序としては図１２から図１５の工程の順序が、Ａ
⇒Ｂ⇒Ｆ⇒Ｃ⇒Ｄ⇒Ｅ⇒Ｆ⇒Ｇ⇒Ｈの順になる。マスク
パターンは、走査信号線ＧＬ、走査電極ＧＴと対向電圧
信号線ＣＬのパターンが独立したマスクに形成される。

【０１４２】本実施例では、画素電極と対向電極の両方
を透明にすることにより、実施例１または実施例２以上
に、白表示を行うときの最大透過率を約５０％（本実施
例では４７．７％）向上させることができ、液晶表示パ
ネルＰＮＬの透過率が約５．６％になる。

【０１４３】対向電圧信号線ＣＬの抵抗を低減すること
により、対向電極間の電圧の伝わりを円滑にし、電圧の
歪を低減することにより、水平方向に発生するクロスト
ーク（横スミア）を低減できる。

【０１４４】また、画素電極ＰＸと対向電極ＣＴを同一
マスクで同時に形成することにより、実施例４で２回行
っている工程Ｆが１回になり、生産性も向上する。

【０１４５】（実施例３）本実施例は下記の構成を除け
ば、実施例１および実施例２と同一である。

【０１４６】《対向電極ＣＴ》本実施例では、中央の対
向電極ＣＴ１だけを透明導電膜ｇ２で構成するが、実施
例１と異なり実施例２の製造方法で工程Ｂと工程Ｃの間
の工程Ｆで対向電極ＣＴ１を形成する。これにより、工
程数は増えるがスルホールＰＨによる接続不良がなくな
り、点欠陥が減少する。

【０１４７】（実施例４）上述した実施例２は、そのい
ずれにおいても対向電極ＣＴとともに対向電極信号線Ｃ
Ｌが透明導電層ｇ２で構成されたものである。

【０１４８】この場合において、本実施例は２１（ａ）
ないし（ｂ）に示す構成によって該対向電極信号線ＣＬ
の抵抗値を大幅に低減させるようにしたものである。

【０１４９】図２４（ａ）は、図２０の対向電極信号線
ＣＬの１部分を示す平面図であり、図２４（ｂ）は同図
（ａ）のｂ−ｂ線における断面図である。

【０１５０】同図において、図２０と異なる点は、対向
電極信号線ＣＬは２層構造からなり、その下層として抵
抗値が小さい導電層が１０が形成され、この導電層１０
の上面に該導電層１０を完全に被覆してＩＴＯ膜１１が
形成されている。そして、対向電極ＣＴは前記ＩＴＯ膜
１１の一部を延在させた延在部で構成したものとなって
いる。

【０１５１】このようにした場合、対向電極信号線ＣＬ
の低抵抗化を図れるとともに、たとえば導電層１０にＡ
ｌを用いた場合に発生するいわゆるホイスカと称される
ひげ状の突起による層間絶縁膜を介した他の導電層（た
とえば映像信号線ＤＬ）との電気的短絡を防止できるよ
うになる。

【０１５２】すなわち、Ａｌはその上層に映像信号線Ｄ
Ｌに対する層間絶縁膜を形成する際にホイスカが発生し
上述した弊害をもたらすことが知られているが、このＡ
ｌを完全に被覆するようにしてＩＴＯ膜を形成するとに
よって該ホイスカが発生しないことが確かめられてい
る。

【０１５３】（実施例５）《アクティブ・マトリックス液晶表示装置》以下、アク
ティブ・マトリックス方式のカラー液晶表示装置に本発
明を適用した実施例を説明する。なお、以下説明する図
面で、同一機能を有するものは同一符号を付け、その繰
返しの説明は省略する。

【０１５４】《マトリックス部（画素部）の平面構成》
図２２は本発明のアクティブ・マトリックス方式のカラ
ー液晶表示装置の一画素とその周辺を示す平面図である
（図の斜線部分は透明導電膜ｉ１を示す。）。

【０１５５】図２２に示すように、各画素は、走査信号
線（ゲート信号線または水平信号線）ＧＬと、対向電圧
信号線（対向電極配線）ＣＬと、隣接する２本の映像信
号線（ドレイン信号線または垂直信号線）ＤＬとの交差
領域内（４本の信号線で囲まれた領域内）に配置されて
いる。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓ
ｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信
号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは透明導電膜ｉ１で形成され、ソース
電極ＳＤ１を介して薄膜トランジスタＴＦＴと電気的に
接続され、対向電極ＣＴも透明導電膜ｉ１で形成され、
対向電圧信号線ＣＬと電気的に接続されている。

【０１５６】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴ１、ＣＴ２との間の
電界により液晶ＬＣの光学的な状態を制御し、表示を制
御する。画素電極ＰＸと対向電極ＣＴ１、ＣＴ２は櫛歯
状に構成され、それぞれ、図の上下方向に長細い電極と
なっている。

【０１５７】１画素内の対向電極ＣＴ１の本数Ｏ（櫛歯
の本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ
＝Ｐ−１の関係を必ず持つように構成する（本実施例で
は、Ｏ＝１、Ｐ＝２）。これは、対向電極ＣＴ１と画素
電極ＰＸを交互に配置し、かつ、対向電極ＣＴ２を映像
信号線ＤＬに必ず隣接させるためである。これにより、
対向電極ＣＴ１、ＣＴ２と画素電極ＰＸの間の電界が、
映像信号線ＤＬから発生する電界から影響を受けないよ
うに、対向電極ＣＴ２で映像信号線ＤＬからの電気力線
をシールドすることができる。対向電極ＣＴ２は、後述
の対向電圧信号線ＣＬにより常に外部から電位を供給さ
れているため、電位は安定している。そのため、映像信
号線ＤＬに隣接しても、電位の変動がほとんどない。ま
た、これにより、画素電極ＰＸの映像信号線ＤＬからの
幾何学的な位置が遠くなるので、画素電極ＰＸと映像信
号線ＤＬの間の寄生容量が大幅に減少し、画素電極電位
Ｖｓの映像信号電圧による変動も抑制できる。これらに
より、上下方向に発生するクロストーク（縦スミアと呼
ばれる画質不良）を抑制することができる。

【０１５８】図４１および図４２は、電極の幅Ｗと画素
電極ＰＸと対向電極ＣＴの間の距離（最短距離）Ｌを液
晶の層厚ｄとの関係を示す平面図である。

【０１５９】すなわち、Ｌ≧ｄおよびＷ≦ｄの関係とす
るにより、透過率を向上させ、かつ残像の発生を大幅に
抑制できる効果を得ることができる。

【０１６０】なお、ここで、液晶の層厚ｄとは、液晶セ
ルの（平均）リタデーションΔｎ・ｄを液晶材料の屈折
率異方性Δｎで割った値として定義する。

【０１６１】液晶の層厚ｄに比較して電極の幅Ｗが大き
い場合、図４１（ａ）に示すように、それらの電極上の
電界の横方向成分が少なくなり、電極上の透過光が得ら
れにくくなるためであり、図４３に示すように電極幅Ｗ
の増加にともなって透過率が減少するためである。

【０１６２】したがって、図４１（ｂ）に示すように、
Ｗをｄより小さくすることで、電極上の横方向電界を発
生させることで電極上の透過率を向上する。

【０１６３】しかしながら、図４２（ａ）、（ｂ）に示
すように、画素電極ＰＸと対向電極ＣＴ１の間の距離Ｌ
に対して液晶の層厚ｄが大きい場合、それら電極が形成
されている透明基板側に強力な横電界が発生しやすくな
り、該電極が形成されている透明基板側の配向膜のみに
よって初期配向の状態に復元させなければならないこと
から、残象が極めて生じ易くなってしまうからである。

【０１６４】図４４にｄ＝４μｍの時のＬに対する残像
強度を示す。同図からｄ＝４μｍの場合、Ｗ≦ｄの範囲
では４μｍ以上で残像が落ち着くことがわかる。

【０１６５】したがって、液晶の層厚ｄを基準として電
極の幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最
短距離）Ｌを上述のように設定するか、あるいは電極の
幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最短距
離）Ｌを基準として液晶の層厚ｄを上述のように設定す
ることによって、透過率を向上させ、かつ残像の発生を
大幅に低減させることができるようになる。

【０１６６】また、図７０は上述した構成においてセル
ギャップ（液晶の層厚）を変動させた場合の液晶分子の
挙動を従来（ＩＰＳ方式）の場合と比較して示してい
る。そして、中間調２０％輝度（真白の輝度を１００％
としたときの２０％の輝度）において、セルギャップ変
動量に対する輝度変動を示したグラフを同図に示してい
る。

【０１６７】このグラフから明らかになるように、前記
一方の基板に対する他方の基板のギャップの変動が±
０．３μｍに対して、輝度の変動が１０％以下になって
いることが確認され、Ｗ＞ｄの時よりも変動が緩やかで
あり、むらが少なくなることがわかる。

【０１６８】また、映像信号線ＤＬの電極幅は画素電極
ＰＸと対向電極ＣＴ１と同じ幅以上とする。また、断線
を防止するために、画素電極ＰＸと対向電極ＣＴに比較
して若干広くした方が好ましい。

【０１６９】ここで、映像信号線ＤＬの電極幅が、隣接
する対向電極ＣＴ２の電極幅の２倍以下になるように設
定する。

【０１７０】または、映像信号線ＤＬの電極幅が歩留り
の生産性から決まっている場合には、映像信号線ＤＬに
隣接する対向電極ＣＴ２の電極幅を映像信号線ＤＬの電
極幅の１／２を超えるようにする。これは、映像信号線
ＤＬから発生する電気力線をそれぞれ両脇の対向電極Ｃ
Ｔで吸収するためであり、ある電極幅から発生する電気
力線を吸収するには、それと同一幅以上の電極幅を持つ
電極が必要である。したがって、映像信号線ＤＬの電極
の半分（４μmずつ）から発生する電気力線をそれぞれ
両脇の対向電極ＣＴが吸収すればよい。また、画素電極
ＰＸからの電気力線も終端させる必要があるため、画素
電極の半分（３μｍ）も必要である。したがって、映像
信号線ＤＬに隣接する対向電極ＣＴの電極幅は映像信号
線の１／２に隣接する画素電極の幅の１／２を加えた幅
以上とする。これにより、映像信号の影響により、クロ
ストークが発生する、特に上下方向（縦方向）のクロス
トークを防止する。

【０１７１】走査信号線ＧＬは末端側の画素（後述の走
査電極端子ＧＴＭの反対側）のゲート電極ＧＴに充分に
走査電圧が印加するだけの抵抗値を満足するように電極
幅を設定する。また、対向電圧信号線ＣＬも末端側の画
素（後述の共通バスラインＣＢ１およびＣＢ２から最も
遠い画素すなわちＣＢ１とＣＢ２の中間の画素）の対向
電極ＣＴに充分に対向電圧が印加できるだけの抵抗値を
満足するように電極幅を設定する。

【０１７２】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。

【０１７３】《マトリックス部（画素部）の断面構成》
図２３は図２２の６−６切断面における断面図、図２４
は図２２の７−７切断面における薄膜トランジスタＴＦ
Ｔの断面図、図２５は図２２の８−８切断面における蓄
積容量Ｃｓｔｇの断面図である。

【０１７４】図２３〜図２５に示すように、液晶層ＬＣ
を基準にして下部透明ガラス基板ＳＵＢ１側には薄膜ト
ランジスタＴＦＴ、蓄積容量Ｃｓｔｇおよび電極群が形
成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィ
ルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが
形成されている。

【０１７５】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。

【０１７６】《ＴＦＴ基板》まず、下側透明ガラス基板
ＳＵＢ１（ＴＦＴ基板）側の構成を詳しく説明する。

【０１７７】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【０１７８】薄膜トランジスタＴＦＴは、図２４に示す
ように、ゲート電極ＧＴ、絶縁膜ＧＩ、ｉ型（真性、in
trinsic、導電型決定不純物がドープされていない）非
晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対
のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【０１７９】《ゲート電極ＧＴ》ゲート電極は走査信号
線ＧＬと連続して形成されており、走査信号線ＧＬの一
部の領域がゲート電極ＧＴとなるように構成されてい
る。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領
域を超える部分である。本例では、ゲート電極ＧＴは、
単層の導電膜ｇ３で形成されている。導電膜ｇ３として
は例えばスパッタで形成されたクロムーモリブデン合金
（Ｃｒ−Ｍｏ）膜が用いられるがそれに限ったものでは
ない。

【０１８０】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ３で構成されている。この走査信号線ＧＬの導電膜
ｇ３はゲート電極ＧＴの導電膜ｇ３と同一製造工程で形
成され、かつ一体に形成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖｇをゲート電極Ｇ
Ｔに供給する。本例では、導電膜ｇ３としては例えばス
パッタで形成されたクロムーモリブデン合金（Ｃｒ−Ｍ
ｏ）膜が用いられる。また、走査信号線ＧＬおよびゲー
ト電極ＧＴは、クロム−モリブデン合金のみに限られた
ものではなく、たとえば、低抵抗化のためにアルミニウ
ムまたはアルミニウム合金をクロム−モリブデンで包み
込んだ２層構造としてもよい。さらに、映像信号線ＤＬ
と交差する部分は映像信号線ＤＬとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザートリミ
ングで切り離すことができるように二股にしてもよい。

【０１８１】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ３で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ３はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜ｇ３と同一製造工程で形成さ
れ、かつ対向電極ＣＴと電気的に接続できるように構成
されている。この対向電圧信号線ＣＬにより、外部回路
から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。

【０１８２】また、対向電圧信号線ＣＬは、クロム−モ
リブデン合金のみに限られたものではなく、たとえば低
抵抗化のためにアルミニウムまたはアルミニウム合金を
クロム−モリブデンで包み込んだ２層構造としてもよ
い。

【０１８３】さらに、映像信号線ＤＬと交差する部分は
映像信号線ＤＬとの短絡の確率を小さくするため細く
し、また、短絡しても、レーザートリミングで切り離す
ことができるように二股にしてもよい。

【０１８４】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２
５００〜４５００Åの厚さに（本実施例では、３５００
Å程度）形成される。また、絶縁膜ＧＩは走査信号線Ｇ
Ｌおよび対向電圧信号線ＣＬと映像信号線ＤＬの層間絶
縁膜としても働き、それらの電気的絶縁にも寄与してい
る。また、絶縁膜ＧＩは後述の保護膜ＰＳＶ１と同一の
ホトマスクでパターニングされ、一括で加工される。

【０１８５】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、１００〜３０００Åの厚さ（本
実施例では、１２００Å）で形成される。

【０１８６】層ｄ０はオーミックコンタクト用のリン
（Ｐ）をドープしたＮ（＋）型非晶質シリコン半導体層
であり、下側にｉ型半導体層ＡＳが存在し、上側に導電
層ｄ３が存在するところのみに残されている。

【０１８７】ｉ型半導体層ＡＳおよび層ｄ０は、走査信
号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬと
の交差部（クロスオーバ部）の両者間にも設けられてい
る。この交差部のｉ型半導体層ＡＳは交差部における走
査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線Ｄ
Ｌとの短絡を低減する。

【０１８８】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれそれ
は、Ｎ（＋）型半導体層ｄ０に接触する導電膜ｄ３から
構成されている。

【０１８９】導電膜ｄ３はスパッタで形成したクロム−
モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０
００Åの厚さ（本実施例では、２５００Å程度）で形成
される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜厚
を厚く形成することができ配線の低抵抗化に寄与する。
また、Ｃｒ−Ｍｏ膜はＮ（＋）型半導体層ｄ０との接着
性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の他
に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属
シリサイド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ ₂、ＷＳ
ｉ₂）膜を用いてもよく、また、アルミニウム等との積
層構造にしてもよい。

【０１９０】導電膜ｄ３をマスクパターンでパターンニ
ングした後、導電膜ｄ３をマスクとして、Ｎ（＋）型半
導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上
に残っていたＮ（＋）型半導体層ｄ０は導電膜ｄ１、導
電膜ｄ２以外の部分がセルフアラインで除去される。こ
のとき、Ｎ（＋）型半導体層ｄ０はその厚さ分は全て除
去されるようエッチングされるので、ｉ型半導体層ＡＳ
も若干その表面部分がエッチングされるが、その程度は
エッチング時間で制御すればよい。

【０１９１】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３
で構成されている。また、映像信号線ＤＬはドレイン電
極ＳＤ２と一体に形成されている。本例では、導電膜ｄ
３はスパッタで形成したクロム−モリブデン合金（Ｃｒ
−Ｍｏ）膜を用い、５００〜３０００Åの厚さ（本実施
例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ膜
は低応力であるので、比較的膜厚を厚く形成することが
でき配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜は
Ｎ（＋）型半導体層ｄ０との接着性も良好である。導電
膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、
Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ
₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
く、また、アルミニウム等との積層構造にしてもよい。

【０１９２】《蓄積容量Ｃｓｔｇ》導電膜ｄ３は、薄膜
トランジスタのソース電極ＳＤ２の部分において、対向
電圧信号線ＣＬと重なるように形成されている。この重
ね合わせは、図２８からも明らかなように、ソース電極
ＳＤ２（ｄ３）を一方の電極とし、対向電圧信号線ＣＬ
を他方の電極とする蓄積容量（静電容量素子）Ｃｓｔｇ
を構成する。この蓄積容量Ｃｓｔｇの誘電体膜は、薄膜
トランジスタＴＦＴのゲート絶縁膜として使用される絶
縁膜ＧＩで構成される。

【０１９３】図２２に示すように平面的には蓄積容量Ｃ
ｓｔｇは対向電圧信号線ＣＬの一部分に形成されてい
る。

【０１９４】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は主に薄膜トランジスタＴＦＴを湿気から保護する
ために形成されており、透明性が高くかも耐湿性の良い
ものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣ
ＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で
形成されており、０．１〜３μｍ程度の膜厚で形成す
る。

【０１９５】保護膜ＰＳＶ１は、外部接続端子ＤＴＭ、
ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１
と絶縁膜ＧＩの厚さ関係に関係しては、前者は保護効果
を考え厚くされ、後者はトランジスタの相互コンダクタ
ンスｇｍを考え薄くされる。また、保護膜ＰＳＶ１は保
護膜ＧＩと同一ホトマスクでパターンニングし、一括で
加工する。また、画素部では、対向電圧信号線ＣＬと後
述の対向電極ＣＴとの電気的接続、および、ソース電極
ＳＤ２と画素電極ＰＸとの電気的接続のために、スルー
ホールＴＨ２およびＴＨ１を設けている。スルーホール
ＴＨ２では、保護膜ＰＳＶ１と絶縁膜ＧＩが一括で加工
されるのでｇ３層までの孔があき、スルホールＴＨ１で
はｄ３でブロックングされるのでｄ３層までの孔があ
く。

【０１９６】《画素電極ＰＸ》画素電極ＰＸは、透明導
電層ｉ１で形成されている。この透明導電層ｉ１はスパ
ッタリングで形成された透明導電膜（Indium-Tin-Oxide
ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚
さ（本実施例では、１４００Å）で形成される。また、
画素電極ＰＸはスルーホールＴＨ１を介して、ソース電
極ＳＤ２に接続されている。

【０１９７】画素電極が本実施例のように透明になるこ
とにより、その部分の透過光により、白表示を行う時の
最大透過率が向上するため、画素電極が不透明な場合よ
りも、より明るい表示を行うことができる。このとき、
後述するように、電圧無印加時には、液晶分子は初期の
配向状態を保ち、その状態で黒表示をするように偏光板
の配置を構成する（ノーマリブラックモードにする）よ
うにしているので、画素電極を透明にしても、その部分
の光を透過することがなく、良質な黒を表示することが
できる。これにより、最大透過率が向上され、かつ充分
なコントラスト比を達成することができる。

【０１９８】《対向電極ＣＴ１、ＣＴ２、ＣＴ３》対向
電極ＣＴ１、ＣＴ２、ＣＴ３は透明導電層ｉ１で形成さ
れている。この透明導電層ｉ１はスパッタリングで形成
された透明導電膜（Indium-Tin-Oxide ＩＴＯ：ネサ
膜）からなり、１００〜２０００Åの厚さ（本実施例で
は、１４００Å）で形成される。また、画素電極ＰＸは
スルーホールＴＨ２を介して、対向電圧信号線ＣＬに接
続されている。

【０１９９】対向電極ＣＴ１、ＣＴ２、ＣＴ３またＣＴ
は抵抗をできるだけ下げるため上下の行に接続する部分
ＣＴ３をも被っており、マトリクス状に接続され、対向
電圧Ｖｃｏｍが印加されるように構成されている。本実
施例では、対向電圧Ｖｃｏｍは映像信号線ＤＬに印加さ
れる最小レベルの駆動電圧Ｖｄｍｉｎと最大レベルの駆
動電圧Ｖｄｍａｘとの中間直流電位から、薄膜トランジ
スタＴＦＴをオフ状態にするときに発生するフィールド
スルー電圧ΔＶｓだけ低い電位に設定されるが、映像信
号駆動回路で使用される集積回路の電源電圧を約半分に
低減したい場合には、交流電圧を印加すればよい。

【０２００】《カラーフィルタ基板》次に、図２２、図
２３に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフ
ィルタ基板）の構成を詳しく説明する。

【０２０１】《遮光膜》上部透明ガラス基板ＳＵＢ２側
には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間
以外の隙間）からの透過光が表示面側に出射して、コン
トラスト比等を低下させないように遮光膜ＢＭ（いわゆ
るブラックマトリクス）を形成している。遮光膜ＢＭ
は、外部光またはバックライト光がｉ型半導体層ＡＳに
入射しないようにする役割も果たしている。すなわち、
薄膜トランジタＴＦＴのｉ型半導体層ＡＳは上下にある
遮光膜ＢＭおよび大きめのゲート電極ＧＴによってサン
ドイッチにされ、外部の自然光やバックライト光が当た
らなくなる。

【０２０２】図２２に示す遮光膜ＢＭは、薄膜トランジ
スタＴＦＴの上部に左右方向に線状に延在した構成であ
る。このパターンは一例であり、開口部を孔状にあけた
マトリクス状のようにすることもできる。櫛歯電極端部
等の電界方向が乱れる部分においては、その部分の表示
は、画素内の映像情報に１対１で対応し、かつ、黒の場
合には黒、白の場合には白になるため、表示の一部とし
て利用することも可能である。また、図の上下方向にお
ける対向電極ＣＴと映像信号ＤＬとの間隙部は、ゲート
電極ＧＴと同一工程で形成した遮光層ＳＨで遮光する。
これにより左右方向、上下方向の遮光は、ＴＦＴ工程の
アライメント精度で高精度に遮光できるので、映像信号
線ＤＬの隣接する対向電極ＣＴの電極間に遮光層ＳＨの
境界を設定でき、上下基板のあわせ精度に依存する遮光
膜ＢＭによる遮光よりも、より開口部を拡大することが
できる。

【０２０３】遮光膜ＢＭは光に対する遮光性を有し、か
つ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与
えないように絶縁性の高い膜で形成されており、本実施
例では黒色の顔料をレジスト材に混入し、１．２μｍ程
度の厚さで形成している。

【０２０４】遮光膜ＢＭは各行の画素に左右方向に線状
に形成され、この線で各行の有効表示領域が仕切られて
いる。従って、各行の画素の輪郭が遮光膜ＢＭによって
はっきりとする。つまり、遮光膜ＢＭは、ブラックマト
リクスとｉ型半導体層ＡＳに対する遮光との２つの機能
をもつ。

【０２０５】遮光膜ＢＭの周辺部にも額縁状に形成さ
れ、そのパターン図２２に示すマトリクス部のパターン
と連続して形成されている。周辺部の遮光膜ＢＭは、シ
ール部ＳＬの外側に延長され、パソコン等の実装機に起
因する反射光等の漏れ光がマトリクス部に入り込むのを
防ぐとともに、バックライト等の光が表示エリア外に漏
れるのも防いでいる。他方、この遮光膜ＢＭは基板ＳＵ
Ｂ２の縁よりも約０．３〜１．０ｎｍ程内側に留めら
れ、基板ＳＵＢ２の切断領域を避けて形成されている。

【０２０６】《カラーフィルタＦＩＬ》実施例１と同
じ。

【０２０７】《オーバーコート膜ＯＣ》実施例１と同
じ。

【０２０８】《液晶層、配向膜および偏光板》実施例１
と同じ。

【０２０９】《マトリクス周辺の構成》実施例１と同
じ。

【０２１０】《ゲート端子部》図２６（ａ）は表示マト
リクスの走査信号線ＧＬからその外部接続端子ＧＴＭま
での接続構造を示す平面図であり、図２６（ｂ）は図２
６（ａ）のＢ−Ｂ切断線における断面図を示している。
なお、同図は図５右中央付近に対応し、斜め配線の部分
は便宜上一直線状で示した。

【０２１１】図中Ｃｒ−Ｍｏ層ｇ３は、判り易くするた
めハッチを施してある。ゲート端子ＧＴＭは、Ｃｒ−Ｍ
ｏ層ｇ３と、さらにその表面を保護し、かつ、ＴＣＰ
（TapeCarrier Package）の信頼性を向上させるための
透明導電層ｉ１とで構成されている。

【０２１２】この透明導電層ｉ１は画素電極ＰＸと同一
工程で形成された透明導電膜ＩＴＯを用いている。

【０２１３】平面図において、絶縁膜ＧＩおよび保護膜
ＰＳＶ１はその境界線よりも右側に形成されており、左
端に位置する端子部ＧＴＭはそれらから露出し外部回路
との電気的接触ができるようになっている。図では、ゲ
ート信号線ＧＬとゲート端子の一つの対のみが示されて
いるが、実際はこのような対が図２６（ａ）に示すよう
に上下に複数並べられ端子群Ｔｇ（図５）が構成され、
ゲート端子の左端は、製造過程では、基板の切断領域を
超えて延長され配線ＳＨｇ（図示せず）によって短絡さ
れる。製造過程における配向膜ＯＲＩ１のラビング時等
の静電破壊防止に役立つ。

【０２１４】《ドレイン端子ＤＴＭ》図２７（ａ）は映
像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を
示す平面図を示し、図２７（ｂ）は、図２７（ａ）のＢ
−Ｂ切断線における断面図を示す。なお、同図は図５右
上付近に対応図面の向きは便宜上変えてあるが右端方向
が基板ＳＵＢ１の上端部に該当する。

【０２１５】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるように
配線部より幅が広げられている。同様に、ドレイン端子
ＤＴＭも外部回路との接続ができるよう配線部より幅が
広げられている。外部接続ドレイン端子ＤＴＭは上下方
向に配列され、ドレイン端子ＤＴＭは図５に示すように
端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線
を超えて更に延長され、製造過程中は静電破壊防止のた
めその全てが互いに配線ＳＨｄ（図示せず）によって短
絡される。検査端子ＴＳＴｄは図８に示すように一本置
きの映像信号線ＤＬに形成される。

【０２１６】ドレイン接続端子ＤＴＭは透明導電層ｉ１
で形成されており、保護膜ＰＳＶ１を除去した部分で映
像信号線ＤＬと接続されている。この透明導電膜ｉ１は
ゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程
で形成された透明導電膜ＩＴＯを用いている。

【０２１７】マトリックス部からドレイン端子部ＤＴＭ
までの引出配線は、映像信号線ＤＬと同じレベルの層ｄ
３が構成されている。

【０２１８】《対向電極端子ＣＴＭ》図２８（ａ）は対
向電圧信号線ＣＬからその外部接続端子ＣＴＭまでの接
続を示す平面図を示し、図２８（ｂ）は図２８（ａ）の
Ｂ−Ｂ切断線における断面図を示す。なお、同図は図５
右上付近に対応する。

【０２１９】各対向電圧信号線ＣＬは、共通バスライン
ＣＢ１で一まとめして対向電極端子ＣＴＭに引き出され
ている。共通バスラインＣＢ１は導電層ｇ３の上に導電
層３を積層し、透明導電層ｉ１でそれらを電気的に接続
した構造となっている。これは、共通バスラインＣＢの
抵抗を低減し、対向電圧が外部回路から各対向電圧信号
線ＣＬに充分に供給されるようにするためである。本構
造では、特に新たに導電層を付加することなく、共通バ
スラインの抵抗を下げられるのが特徴である。

【０２２０】対向電極端子ＣＴＭは、導電層ｇ３の上に
透明導電層ｉ１が積層された構造になっている。この透
明導電膜ｉ１は他の端子の時と同様に画素電極ＰＸと同
一工程で形成された透明導電膜ＩＴＯを用いている。透
明導電層ｉ１により、その表面を保護し、電食等を防ぐ
ために耐久性のよい透明導電層ｉ１で、導電層ｇ３を覆
っている。また透明導電層ｉ１と導電層ｇ３および導電
層ｄ３との接続は保護膜ＰＳＶ１および絶縁膜ＧＩにス
ルーホールを形成し導通をとっている。

【０２２１】一方、図２９（ａ）は対向電圧信号線ＣＬ
のもう一方の端からその外部接続端子ＣＴＭ２までの接
続を示す平面図を示し、図２９（ｂ）は図２９（ａ）の
Ｂ−Ｂ切断線における断面図を示す。なお、同図は図５
右上付近に対応する。ここで、共通バスラインＣＢ２で
は各対向電圧信号線ＣＬのもう一方の端（ゲート端子Ｇ
ＴＭ側）を一まとめにして対向電極端子ＣＴＭ２に引き
出されている。共通バスラインＣＢ１と異なる点は、走
査信号線ＧＬとは絶縁されるように、導電層ｄ３と透明
導電層ｉ１で形成していることである。また、走査信号
線ＧＬとの絶縁は絶縁膜ＧＩで行っている。

【０２２２】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図３０に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元的に配列し
たマトリクス・アレイである。

【０２２３】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、ｅｎｄは走査タイミングの順序に従っ
て付加されている。

【０２２４】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【０２２５】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に変換する回路を含む回路
である。

【０２２６】《駆動方法》図３１に本実施例の液晶表示
装置の駆動波形を示す。対向電圧Ｖｃは一定電圧とす
る。走査信号Ｖｇは１走査期間ごとに、オンレベルをと
り、その他はオフレベルをとる。映像信号電圧は、液晶
層に印加したい電圧の２倍の振幅で正極と負極を１フレ
ーム毎に反転して１つの画素に伝えるように印加する。
ここで、映像信号電圧Ｖｄは１列毎に極性を反転し、１
行毎にも極性を反転する。これにより、極性が反転した
画素が上下左右にとなりあう構成となり、フリッカ、ク
ロストーク（スミア）を発生しにくくすることができ
る。また、対向電圧Ｖｃは映像信号電圧の極性反転のセ
ンター電圧から、一定量さげた電圧に設定する。これ
は、薄膜トランジスタ素子がオンからオフに変わるとき
に発生するフィードスルー電圧を補正するものであり、
液晶に直流成分の少ない交流電圧を印加するために行
う。これは、液晶は直流が印加されると、残像、劣化等
が激しくなるためである。

【０２２７】また、この他に、対向電圧は交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
も可能である。

【０２２８】《蓄積容量Ｃｓｔｇの働き》実施例１と同
じ。

【０２２９】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図３２〜図３４
を参照して説明する。なお、同図において、中央の文字
は工程名の略称であり、左側は図２４に示す薄膜トラン
ジスタＴＦＴ部分、右側は図２６に示すゲート端子付近
の断面形状でみた加工の流れを示す。工程Ｂ、工程Ｃを
除き工程Ａ〜工程Ｉは各写真処理に対応して区分けした
もので、各工程のいずれの断面図も写真処理後の加工が
終わりフォトレジストを除去した段階を示している。な
お、写真処理とは本説明ではフォトレジストの塗布から
マスクを使用した選択露光を経てそれを現像するまでの
一連の作業を示すものとし、繰返しの説明は避ける。以
下、区分けした工程に従って、説明する。

【０２３０】工程Ａ、図３２ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が２０００ÅのＣｒ−Ｍｏ等からな
る導電膜ｇ３をスパッタリングにより設ける。写真処理
後、硝酸第２セリウムアンモンで導電膜ｇ３を選択エッ
チングする。それによって、ゲート電極ＧＴ、走査信号
線ＧＬ、対向電圧信号線ＣＬ、ゲート端子ＧＴＭ、共通
バスラインＣＢ１の第１導電層、対向電極端子ＣＴＭ１
の第１導電層、ゲート端子ＧＴＭを接続するバスライン
ＳＨｇ（ＳＨｇ）を形成する。

【０２３１】工程Ｂ、図３２プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が３５００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が１２００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００Åのｎ（＋）型非晶質Ｓｉ膜を
設ける。

【０２３２】工程Ｃ、図３２写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してｎ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。

【０２３３】工程Ｄ、図３３膜厚が３００ÅのＣｒからなる導電膜ｄ３をスパッタリ
ングにより設ける。写真処理後、導電膜ｄ３を工程Ａと
同様な液でエッチングし、映像信号線ＤＬ、ソース電極
ＳＤ１、ドレイン電極ＳＤ２、共通バスラインＣＢ２の
第１導電層、およびドレイン端子ＤＴＭを短絡するバス
ラインＳＨｄ（図示せず）を形成する。つぎに、ドライ
エッチング装置にＣＣｌ₄、ＳＦ₆を導入して、ｎ（＋）
型非晶質Ｓｉ膜をエッチングすることにより、ソースと
ドレイン間のｎ（＋）型半導体層ｄ０を選択的に除去す
る。

【０２３４】工程Ｅ、図３３ブラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が０．４μｍの窒化Ｓｉ膜を設
ける。写真処理後、ドライエッチングガスとしてＳＦ₆
を使用して窒化Ｓｉ膜を選択的にエッチングすることに
よって、保護膜ＰＳＶ１および絶縁膜ＧＩをパターニン
グする。

【０２３５】工程Ｆ、図３４膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｉ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｉ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭ１
およびＣＴＭ２の第２導電層を形成する。

【０２３６】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》実施例１と同じ。

【０２３７】《ＴＣＰの接続構造》実施例１と同じ。

【０２３８】《駆動回路板ＰＣＢ２》実施例１と同じ。

【０２３９】《液晶表示モジュールの全体構成》実施例
１と同じ。

【０２４０】以上、本実施例では、実施例２と同様に櫛
歯電極を透明にすることにより、白表示を行うときの最
大透過率が約５０％向上させることができ、液晶表示パ
ネルＰＮＬの透過率が約５．７％になる。

【０２４１】また、端子の信頼性を向上するためのＩＴ
Ｏ膜も同時に形成することができ、信頼性と生産性を両
立することができる。

【０２４２】また、本実施例では、実施例１〜４と異な
り、ＩＴＯを保護膜ＰＳＶの上層に形成するプロセスを
用いているので、対向電極を最上層に持ってくることが
でき、映像信号線からの漏洩電界のシールド効果も良好
であり、クロストークを低減できる。

【０２４３】更に、電極間の液晶を駆動する電気力線の
経路に保護膜ＰＳＶが介在しないため、保護膜ＰＳＶで
の電圧低減がなく、液晶を駆動するための最大駆動電圧
値を実施例１の７．５Ｖｏｌｔから本例では５．０Ｖｏ
ｌｔに低減できた。

【０２４４】本方式のような基板面に略平行な電界を印
加して液晶を駆動する方式では、電極間の電気力線の経
路に２回保護膜が入るため、また、プロセスを簡略化す
ることができ、生産性も向上する。

【０２４５】（実施例６）本実施例は下記の構成を除け
ば、実施例５と同一である。図３５に画素の平面図を示
す。図の斜線部分は透明導電膜ｉ１を示す。

【０２４６】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＳ
２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴ
の間以外の隙間）からの透過光が表示面側に出射して、
コントラスト比等を低下させないように遮光膜ＢＭ（い
わゆるブラックマトリックス）を形成している。遮光膜
ＢＭは、外部光またはバックライト光がｉ型半導体層Ａ
Ｓに入射しないようにする役割も果たしている。すなわ
ち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下
にある遮光膜ＢＭおよび大きめのゲート電極ＧＴによっ
てサンドイッチにされ、外部の自然光やバックライト光
が当たらなくなる。

【０２４７】図４０に示す遮光膜ＢＭは、薄膜トランジ
スタＴＦＴ上部に上下左右方向に延在した構成であり、
開口部に孔をあけたマトリックス状の形状を有する。櫛
歯電極端部等の電界方向が乱れる部分においては、その
部分の表示は画素内の映像情報に１対１で対応し、か
つ、黒の場合には黒、白の場合には白になるため、表示
の一部として利用することが可能である。

【０２４８】また、本実施例では、実施例５と異なり、
遮光膜ＢＭは光に対する遮光性を有し、かつ、映像信号
線ＤＬからの電界が画素電極ＰＸと対向電極ＣＴの間の
電界に影響しないように導電性の高い膜で形成されてお
り、本実施例では対向基板ＳＵＢ１面からクロム酸化物
（ＣｒＯｘ）、クロム窒化物（ＣｒＮｘ）、クロム（Ｃ
ｒ）の３層構造を０．２μｍ程度の厚さで形成してい
る。このときクロム酸化物（ＣｒＯｘ）は、表示面の反
射を抑えるために用いている。また、クロム（Ｃｒ）は
遮光膜ＢＭに外部から電圧を与えられるよう遮光膜ＢＭ
の最上層に設ける。

【０２４９】遮光膜ＢＭは各行の画素に左右方向に線状
に形成され、この線で各行の有効表示領域が仕切られて
いる。従って、各行の画素の輪郭が遮光膜ＢＭによって
はっきりとする。つまり、遮光膜ＢＭは、ブラックマト
リックスとｉ型半導体層ＡＳに対する遮光との２つの機
能をもつ。

【０２５０】遮光膜ＢＭは周辺部にも額縁状に形成さ
れ、そのパターンは図３５に示すマトリックス部のパタ
ーンと連続して形成されている。周辺部の遮光膜ＢＭ
は、シール部ＳＬの外側に延長され、パソコン等の実装
機に起因する反射光等の漏れ光がマトリックス部に入り
込むのを防ぐとともに、バックライト等の光が表示エリ
ア外に漏れるのも防いでいる。他方、この遮光膜ＢＭは
基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に
留められ、基板ＳＵＢ２の切断領域を避けて形成されて
いる。

【０２５１】《オーバーコート膜ＯＣ》実施例１と同
じ。ただし、遮光膜ＢＭに電位を与えられるようにスル
ーホールを形成してもよい。電位としては、対向電圧Ｖ
ｃに接続することが好ましい。

【０２５２】本実施例では、実施例５の効果に加え、遮
光膜ＢＭが映像信号線ＤＬからの電界の影響をシールド
するため、それにより画素電極ＰＸと対向電極ＣＴ１、
ＣＴ２との電界が影響されなくなる。したがって、映像
信号線ＤＬとのクロストークがなくなり、画面に筋を引
くような画質不良（スミア）を解消できる。また、映像
信号線ＤＬの両脇に配置される透明な対向電極ＣＴ２を
遮光層ＳＨで遮光する領域も小さくでき、より高透過率
を達成することができる。

【０２５３】（実施例７）図３６は他の実施例の画素の
平面図、図３７は図３６の６−６線における断面図を示
す。本実施例では、対向電極ＣＴを実施例２と同様に工
程を追加し、画素電極ＰＸと別工程で異なる層に形成し
た。これにより、対向電極ＣＴ１、ＣＴ２と画素電極Ｐ
Ｘをいくら近付けてもショートすることがないので、点
欠陥を大幅に減少させることができる。

【０２５４】（実施例８）図３８は、本実施例のアクテ
ィブ・マトリックス型カラー液晶表示装置の開口率向上
の原理を示す図で、図３８（ａ）は、電極に電圧を印加
した時の液晶層内の電位分布を示す特性図、図３８
（ｂ）は、液晶層の中央部付近の液晶分子の再配向状態
を示す平面図、図３８（ｃ）は、図３８（ｂ）に示す液
晶分子の回転角αを示す特性図、図３８（ｄ）は、上下
偏光板、上下基板、電極上および電極間の液晶層を透過
する光の透過率分布を示す特性図の一例である。

【０２５５】ここで、下記の構成を除けば、実施例５と
同一である。本実施例では、液晶層のツイスト弾性定数
Ｋ₂₂として約２×１０^-12Ｎ（ニュートン）を使用し
た。

【０２５６】ツイスト弾性定数Ｋ₂₂として、例えば、約
１０×１０^-12Ｎ（ニュートン）の比較的大きな値を使
用すると、図３９（ｂ）に示すように、電極上中央部の
液晶分子は、ほとんど回転角αが零であり、この結果、
電極上中央部の透過率はほぼ黒表示の値となる。

【０２５７】一方、本実施例では、電極上中央部の液晶
分子までも回転し、電極間のＡ部分の透過率の平均透過
率の５０％以上が、電極上でのＢ部分の透過率の平均値
透過率となることが判った。

【０２５８】したがって、全体部分の平均透過率は、Ａ
＋Ｂ部分の透過率の平均値透過率となり、大幅に引き上
げられる。

【０２５９】（実施例９）図４０に他の実施例の画素の
平面図を示す。本実施例では、画素電極ＰＸおよび対向
電極ＣＴ１、ＣＴ２をくの字状にした。これにより、方
向の違う再配向状態をもつ２つの領域（ドメイン）が形
成され、斜め方向の着色、階調反転をそれぞれが補償し
あい、より広視野角が得られる。

【０２６０】図４１および図４２は、電極の幅Ｗと画素
電極ＰＸと対向電極ＣＴの間の距離（最短距離）Ｌを液
晶の層厚ｄとの関係を示す平面図である。

【０２６１】すなわち、Ｌ≧ｄおよびＷ≦ｄの関係とす
ることにより、透過率を向上させ、かつ残像の発生を大
幅に抑制できる効果を得ることができる。

【０２６２】なお、ここで、液晶の層厚ｄとは、液晶セ
ルの（平均）リタデーションΔｎ・ｄを液晶材料の屈折
率異方性Δｎで割った値として定義する。

【０２６３】しかしながら、図４２（ａ）、（ｂ）に示
すように、画素電極ＰＸと対向電極ＣＴ１の間の距離Ｌ
に対して液晶の層厚ｄが大きい場合、それら電極が形成
されている透明基板側に強力な横電界が発生し易くな
り、該電極が形成されている透明基板側の配向膜のみに
よって初期配向の状態に復元させなければならないこと
から、残像が極めて生じ易くなってしまうからである。

【０２６４】図４４にｄ＝４μｍの時のＬに対する残像
強度を示す。同図からｄ＝４μｍの場合、Ｗ≦ｄの範囲
では４μｍ以上で残像が落ち着くことがわかる。

【０２６５】液晶の層厚ｄに比較して電極の幅Ｗが大き
い場合、図４１（ａ）に示すように、それらの電極上の
電界の横方向成分が少なくなり、電極上の透過光が得ら
れにくくなるためであり、図４３に示すように電極幅Ｗ
の増加にともなって透過率が減少するためである。

【０２６６】したがって、図４１（ｂ）に示すように、
Ｗをｄより小さくすることで、電極上の横方向電界を発
生させることで電極上の透過率を向上する。

【０２６７】したがって、液晶の層厚ｄを基準として電
極の幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最
短距離）Ｌを上述のように設定するか、あるいは電極の
幅Ｗと画素電極ＰＸと対向電極ＣＴの間の距離（最短距
離）Ｌを基準として液晶の層厚ｄを上述のように設定す
ることによって、透過率を向上させ、かつ残像の発生を
大幅に低減させることができるようになる。

【０２６８】（実施例１０）図５５（ｂ）の図５６中の
画素仕様１２〜２２は上述の画素構成において、電極
数、電極幅、電極間隔、電極の配置位置を異ならしめて
構成した場合の例である。

【０２６９】（実施例１１）本実施例は下記を除き、実
施例１と同一である。これにより、本実施例では画素電
極ＰＸおよび対向電極ＣＴは、そのうちの一方の電極
（下層に位置づけられる電極）を画素領域のほぼ全域に
形成したものである。

【０２７０】図４５（ａ）、図４６（ａ）、図４６
（ｂ）、図５５（ａ）はそ実施例の画素の平面図を示
す。図５６の画素仕様１〜１１では、実施例１０と同様
に電極数、電極幅、電極間隔、電極を形成する層を異な
らしめてある。

【０２７１】また、図７０は、上述した構成においてセ
ルギャップ（液晶の層厚ｄ）を変動させた場合の液晶分
子の挙動を従来（ＩＰＳ方式）の場合と比較して示して
いる。そして、中間調２０％輝度（真白の輝度を１００
％としたときの２０％の輝度）において、セルギャップ
変動量に対する輝度変動を示したグラフを同図に示して
いる。

【０２７２】このグラフから明らかになるように、前記
一方の基板に対する他方の基板のギャップの変動が±
０．３μｍに対して、輝度の変動が１０％以下になって
いることが確認され、Ｗ＞ｄの時よりも変動が緩やかで
あり、むらが少なくなることがわかる。

【０２７３】本実施例では、下層の電極が画素領域のほ
ぼ全域にあるため、Ｌ＝０となり、実施例１〜１０まで
の構成をとることができない。したがって、次の方法で
残像を対策した。ＴＦＴ基板側の配向膜近傍に電界が集
中しないように画素電極と対向電極の層間膜の厚みを厚
くする。また、それらの電極の上に保護膜を厚く形成す
る。

【０２７４】さらには、保護膜、層間膜の誘電率を高く
する。たとえば層間膜の厚みは０．５μｍ以上、保護膜
の厚みは０．５μｍ以上、誘電率は５以下が好ましい。
なお、これらは単独でも効果を有する。

【０２７５】また、これらの図では、各電極群のそれぞ
れの電極はそれぞれの走行方向において複数の屈曲部を
有するジグザグ形状となっており、その屈曲部を境にし
て一方は図中ｙ方向に対してθの角度を、他方は１８０
°−θの角度を有している。

【０２７６】これにより、一画素内に、画素電極と対向
電極との間の電界の方向を異ならしめた領域を形成し、
異なる方向から表示面を観察した際に生じる色調の相違
を相殺されるいわゆるマルチドメイン方式を採用してい
る。

【０２７７】（実施例１２）図４５（ｂ）、図４７
（ａ）、（ｂ）は下層のＩＴＯ電極にスリットを設け、
上層のＩＴＯ電極と平面的に重なる領域を減らしたもの
である。これにより、画素電極と対向電極の間に形成さ
れる容量が少なくなり、横スミアが減少する。

【０２７８】（図４５〜４７の補足説明）図４５ないし
図４７は上述した各画素の構成において、電極の数、電
極幅、隣接する電極との間隔、一方の電極の構成等を異
ならしめて構成した場合の開口率、および透過率を示し
たものである。

【０２７９】なお、各図において、電極幅および隣接す
る電極との間隔を示す寸法は、たとえば図中６．０
（４．０）とあるのは前者がマスクにおける寸法６．０
μｍで後者が実際に形成される寸法４．０μｍを示して
いる。また、形成した薄膜トランジスタのチャネル幅お
よびチャネル長（Ｗ／Ｌ）、容量素子Ｃｓｔｇの容量を
も示している。

【０２８０】図４５は画素電極と対向電極との間の電界
の方向を映像信号線と交差する方向に構成し、図４６お
よび図４７は画素電極と対向電極との間の電界の方向を
映像信号線に沿った方向に構成したものである。

【０２８１】図４５（ａ）は、画素電極が６本、対向電
極が画素領域の全域に形成した場合を示したもので、開
口率として５０．４％、透過率として３．８％を得るこ
とができた。

【０２８２】図４５（ｂ）は、画素電極が６本、対向電
極が一つ置きの画素電極と重畳されているともに、その
幅を画素電極の幅よりも大きく形成した場合を示したも
ので、開口率として５０．４％、透過率として３．８％
を得ることができた。

【０２８３】図４５（ａ）と比較すると、容量素子Ｃｓ
ｔｇの容量を４００ｆＦと小さくできる。

【０２８４】図４６（ａ）は、対向電極を画素領域のほ
ぼ全域に形成し、画素電極の幅を５（３．８）、隣接す
る画素電極の間隔を５（６．２）としたもので、開口率
として５０．３、透過率として４．３を得ることができ
た。

【０２８５】図４６（ｂ）は、対向電極を画素領域のほ
ぼ全域に形成し、画素電極の幅を４（２．８）、隣接す
る画素電極の間隔を４（５．２）としたもので、開口率
として５０．３、透過率として４．８を得ることができ
た。

【０２８６】図４７（ａ）は、画素電極の幅が５（３．
８）、隣接する画素電極との間隔が５（６．２）、対向
電極が一つ置きの画素電極と重畳されているともに、そ
の幅を画素電極の幅よりも大きく形成した場合を示した
もので、開口率として５０．３％、透過率として４．３
％を得ることができた。

【０２８７】図４７（ｂ）は、図５４（ａ）と同様の構
成を採用し、画素電極の幅が４（２．８）、隣接する画
素電極との間隔が４（５．２）としたもので、開口率と
して５０．３％、透過率として４．８％を得ることがで
きた。

【０２８８】図４８は、このように構成された液晶表示
装置の電圧−透過率特性を示したグラフである。比較の
ために従来（ＩＰＳで示している）のそれも示してい
る。このグラフから、少ない電圧で透過率の向上が図れ
ることが明らかとなる。

【０２８９】図４９は、上述した各液晶表示装置におい
て、それに用いられる液晶の材料、セルギャップ等に対
して、最大透過率、応答時間、他の測定値を示した表で
ある。

【０２９０】なお、同表において、画素３、画素４、画
素１で示される画素構造は、それぞれの図４６（ａ）、
図４６（ｂ）、図４５（ａ）に示すものに対応してい
る。

【０２９１】図５０は、上述した各液晶表示装置におい
て、その表示面における正面特性を示した表である。

【０２９２】なお、同表において、画素１、画素２、画
素３、画素４、画素５、および画素６は、それぞれ図４
５（ａ）、図４５（ｂ）、図４６（ａ）、図４６
（ｂ）、図４７（ａ）、図４７（ｂ）に示すものに対応
している。

【０２９３】図５１は、上述した液晶表示装置におい
て、その応答速度を示したグラフである。図中左側の各
グラフはＮｐ液晶を用いた画素１（図４５（ａ））の構
成のものを示し、右側の各グラフはＮｎ液晶を用いた画
素４（図４６（ｂ））の構成のものを示している。

【０２９４】また、前段の各グラフは明るい側の階調か
ら暗い側の階調へ移行させた場合の応答速度の結果を示
し、中段の各グラフは暗い側の階調から明るい側の階調
に移行された場合の応答速度の結果を示し、後段の各グ
ラフはそれらの合計を示した応答速度の結果を示してい
る。

【０２９５】この後段の各グラフから全体的にほぼ均一
化された応答速度を有することが判る。

【０２９６】図５２および図５３は、上述した液晶表示
装置において、画素１ないし画素６の構成のものにおい
てスミアの発生の度合いを測定した表である。

【０２９７】図５４は、上述した液晶表示装置におい
て、表示部に同心円状の黒白ストライプパターンを焼き
付けて残像を観察した結果を示す表である。

【０２９８】画素１および画素２の構成においてポジ型
液晶（比抵抗：７．５×１０^-12）を用い、また、画素
３ないし画素６の構成においてネガ型液晶（比抵抗：
８．８×１０¹²）を用いたものを観察した。

【０２９９】《図５５から図６０までの補足説明》図５
６は、特に、各画素領域において画素電極と対向電極と
の間の電界方向が映像信号線に沿った場合の構成におけ
る各特性を評価した表である。

【０３００】評価対象とした液晶表示装置は、図５５
（ａ）に示すように、対向電極（共通電極）を画素領域
のほぼ全域に形成したのもの、および、図５５（ｂ）に
示すように、対向電極を画素電極と同様電極群として形
成のものである。

【０３０１】ここで、図５６の表中の画素仕様１から２
５は、図５５（ａ）の構成において、画素電極の幅Ｗ１
の値をどのくらいにしたか、隣接する画素電極との間隔
Ｌ１をどのくらいにしたか、電極をどの層に形成したか
等によって特定でき、さらに、図５５（ｂ）の構成にお
いて、画素電極の幅Ｗ２、対向電極の幅Ｗ３をどのくら
いにしたか、画素電極と対向電極との間隔Ｌ２をどのく
らいにしたか、電極をどの層に形成したか等によって特
定できるようになっている。

【０３０２】また、図５７から図６０は、上記各画素仕
様に対して、電圧に対する透過率を示したグラフを示し
ている。

【０３０３】ここで、各図において図中左側のグラフは
図５５（ａ）に示す構成のもの、右側のグラフは図５５
（ｂ）に示す構成のものを対象としている。

【０３０４】また、図６１から図６６は、それらをまと
めたもので、それぞれのパラメータ（シェブロン角度
θ、電極幅Ｗ、電極間隔Ｌ、電極のレイヤ配置）につい
ての傾向を示している。

【０３０５】図６１（ａ）からすると透過率を最大に
し、かつ安定させるには、θは１０°以上が好ましい。
また、図６１（ｄ）から画素電極は保護膜ＰＳＶ１上で
かつ対向電極はゲート信号線と同層であることが透過率
が最大となり、図６５（ｄ）に示すようにより青いので
好ましい。

【０３０６】（実施例１３）図６７（ｂ）は、本発明に
よる液晶表示装置の他の実施例を示す平面図であり、こ
の図は映像信号線ＤＬを中心としたその近傍を示した図
となっている。

【０３０７】図６７（ｂ）において、映像信号線ＤＬの
両脇に位置づけられる画素との間の液晶が、該映像信号
線に供給される映像信号からのノイズによって、動作す
るのを解消させた構成となっている。

【０３０８】すなわち、前記画素領域には、該映像信号
線ＤＬに交差する方向に延在する画素電極ＰＸと対向電
極ＣＴが形成されている。

【０３０９】画素電極ＰＸと対向電極ＣＴとの間に発生
する電界の方向は、この場合、映像信号線に沿った方向
となりこの電界によって液晶はその透過率が制御される
ようになる。

【０３１０】なお、この場合における各透明基板に形成
された配向膜の初期配向を決定するラビング方向は該映
像信号線ＤＬに沿った方向に一致づけられて形成されて
いる。

【０３１１】一方、映像信号線ＤＬから画素側へのノイ
ズは該映像信号線と交差する方向の電界であることから
して、その方向に初期配向されている液晶は動作しない
ことになる。

【０３１２】すなわち、映像信号線ＤＬと対向電極ＣＴ
（詳しくは、該映像信号線ＤＬからのノイズを吸収する
ために形成された部分で電極群として形成された各対向
電極ＣＴを接続する部分）との間の隙間を通して光が透
過することがなくなる。

【０３１３】このことは、これら電極が形成された透明
基板と液晶を介して対向配置される他の透明基板側に前
記隙間を被うブラックマトリックスが形成されていると
しても、該他の透明基板の配置の位置ずれによっていわ
ゆる縦スミアを発生させるようなことはなくなる。

【０３１４】また、前記ブラックマトリックスのうち、
少なくとも該映像信号線に沿って形成される部分を形成
しなくてもよくなるという効果も奏する。

【０３１５】上述した構成は、ネガ型に限らずボジ型の
液晶を用いた場合においても適用できることはいうまで
もない。

【０３１６】図６７はネガ型液晶の場合であるが、ポジ
型液晶の場合にはそのラビング方向をネガ型の場合と直
交する方向にすればよい。

【０３１７】配向膜によって初期配向が決定された液晶
が前記映像信号線ＤＬと交差する方向の電界によって動
作しないよう（画素電極と対向電極との間に発生する電
界によって動作する範囲よりも小さい動作を含む）にす
ればよいからである。

【０３１８】このためには、液晶の型によって適当な配
向膜による初期配向が決定され、また、実質的な画素領
域において画素電極と対向電極との間に発生する電界の
方向が決定されることになる。

【０３１９】（実施例１４）図６８は、本発明による液
晶表示装置の画素の他の実施例を示す平面図である。同
図は、画素電極ＰＸおよび対向電極ＣＴが互いに噛み合
う電極群から構成され、それらは、映像信号線に交差す
る方向へ延在されている。

【０３２０】この場合においても、電極の幅Ｗと画素電
極ＰＸと対向電極ＣＴの間の距離（最短距離）Ｌを液晶
の層厚ｄとの関係で上述したと同様に規定している。

【０３２１】そして、各電極群のそれぞれの電極はそれ
ぞれの中央において屈曲され、その屈曲点を境にして一
方は図中ｘ方向に対してθの角度を、他方は１８０°−
θの角度を有している。

【０３２２】また、映像信号線ＤＬに供給される映像信
号は隣接する映像信号線ＤＬに供給する映像信号に対し
て反転させており（これは同図では明らかにされていな
い）、これにともない各対向電極ＣＴを共通に接続させ
る電極接続部は、画素の上方で図中左側の映像信号線Ｄ
Ｌに隣接させ、画素の下方で図中右側の映像信号線に隣
接させるようにし、これら各電極接続部は画素の中央で
互いに接続されているともに、対向電圧信号線ＣＬに重
ね合わされて形成された構成となっている。

【０３２３】これにより、各画素において、映像信号線
ＤＬと対向電極ＣＴ（それらの接続部も含む）との間の
容量結合が左右対称となって相殺される効果を有するよ
うになる。

【０３２４】このことから、前記対向電極はたとえば一
番上のそれと二番面のそれを一方の映像信号線側で接続
させ、三番目のそれと四番目のそれを他方の映像信号線
側で接続させ、五番目のそれと六番目のそれを一方の映
像信号線側で接続させるようにして順次繰り返すような
パターンとしても同様の効果を有するようになる。

【０３２５】また、前記電極接続部は、その下層にある
対向電圧信号線ＣＬを被うようにして形成されていると
ともに、その上辺を該対向電圧信号線で画される上方の
画素領域の対向電極ＣＴの形状に合わせ（対向電極との
距離（画素電極と対向電極との距離に一致づけている）
を一定）、下辺を下方の画素領域の対向電極ＣＴの形状
に合わせるように構成している。

【０３２６】このように構成することによって、画素の
有効領域が広くなる効果を有するようになり、対向電圧
信号線ＣＬも該接続部に合わせたパターンとすることに
よって、幅を広く形成できその低抵抗化を図ることがで
きるようになる。

【０３２７】また、対向電圧信号線ＣＬに重ね合わされ
て形成される電極接続部は対向電極と一体に形成された
ＩＴＯ膜から構成されるため、該対向電圧信号線の図中
ｘ方向の各辺には切欠きが形成され、この切欠きによっ
て該電極接続部の該対向電圧信号線の乗り越え部におけ
る段差切れの発生の確率を低減させている。

【０３２８】（実施例１５）図６９は本発明による液晶
表示装置の製造方法の一実施例を示したものである。こ
れら断面図は走査信号線（ゲート配線）ＧＬと対向電圧
信号線（コモン配線）ＣＬを交差する線における断面図
を示したものである。

【０３２９】また、透明電極（ＩＴＯ）からなる対向電
極ＣＴおよび画素電極ＰＸの各パターンは同図では明ら
かにされていないが、図４５〜４７、図５５等に示すパ
ターンとして形成することができる。

【０３３０】ここでは、ゲート信号線、コモン信号線に
ｌを用いることで低抵抗化を図り、かつ、電極間の短絡
不良を軽減するために陽極酸化している。また、ここで
は透明導電膜としてＩＺＯ（Indium-Zin-Oxide）を用い
る。これは下層透明電極のエッチングの際、そのエッチ
ング液でＡｌがエッチングされパターンがなくなってし
まうことを防ぐためである。

【０３３１】ＩＴＯに使うＨＢｒはＡｌを溶かしてしま
うため、同層にはＡｌとＩＴＯ（ポリの場合）をもって
くることはできない。したがって、弱酸である蓚酸でエ
ッチング可能なＩＺＯを用いることによってＡｌと透明
導電膜の同層形成が可能になる。この場合でもＡｌの形
成工程がＩＺＯの形成工程より先にくる必要がある。

【０３３２】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、透過率を大幅に向
上させ、残像の発生を大幅に低減等でき、表示品質の良
好なものを得ることができる。

【０３３３】また、ギャップ変動に対するむらのマージ
ン拡大、上下基板の合わせずれマージンの拡大ができ、
コントラスト比が向上し、応答速度を速くすることがで
きる。

【図面の簡単な説明】

【図１】本発明のアクティブ・マトリクス型カラー液晶
表示装置の液晶表示部の一画素とその周辺を示す要部平
面図である。

【図２】図１の３−３切断線における画素の断面図であ
る。

【図３】図１の４−４切断線における薄膜トランジスタ
素子ＴＦＴの断面図である。

【図４】図１の５−５切断線における蓄積容量Ｃstgの
断面図である。

【図５】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図６】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近
辺を示す平面と断面の図である。

【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続
部付近を示す平面と断面の図である。

【図９】共通電極端子ＣＴＭ、共通バスラインＣＢおよ
び共通電圧信号線ＣＬの接続部付近を示す平面と断面の
図である。

【図１０】本発明のアクティブ・マトリクス型カラー液
晶表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１１】本発明のアクティブ・マトリクス型カラー液
晶表示装置の駆動波形を示す図である。

【図１２】基板ＳＵＢ１側の工程Ａ〜Ｂの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１３】基板ＳＵＢ１側の工程Ｃ〜Ｅの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１６】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１７】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状
態を示す要部断面図である。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】印加電界方向、ラビング方向、偏光板透過軸
の関係を示す図である。

【図２０】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。

【図２１】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図２２】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。

【図２３】図２５の６−６線における断面図である。

【図２４】図２５の７−７線における断面図である。

【図２５】図２５の８−８線における断面図である。

【図２６】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図２７】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図２８】共通電極端子ＣＴＭ、共通バスラインＣＢお
よび共通電圧信号線ＣＬの接続部付近を示す平面と断面
の図である。

【図２９】共通電極端子ＣＴＭ、共通バスラインＣＢお
よび共通電圧信号線ＣＬの接続部付近を示す平面と断面
の図である。

【図３０】本発明のアクティブ・マトリクス型カラー液
晶表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図３１】本発明のアクティブ・マトリクス型カラー液
晶表示装置の駆動波形を示す図である。

【図３２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図３３】基板ＳＵＢ１側の工程Ｄ、Ｅの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図３４】基板ＳＵＢ１側の工程Ｆの製造工程を示す画
素部とゲート端子部の断面図のフローチャートである。

【図３５】本発明の画素の他の実施例を示す平面図であ
る。

【図３６】本発明の画素の他の実施例を示す平面図であ
る。

【図３７】図３９の６−６線における断面図である。

【図３８】本発明の画素領域における液晶分子の様子等
を示した説明図である。

【図３９】本発明の他の実施例の画素領域における液晶
分子の様子を示したグラフである。

【図４０】本発明の画素の他の実施例を示す平面図であ
る。

【図４１】本発明による液晶表示装置の画素領域におけ
る等電位線および透過率を示す説明図である。

【図４２】残像が生じる理由を示した説明図である。

【図４３】電極の加工寸法と透過率の関係を示した説明
図である。

【図４４】本発明の画素領域における液晶層の厚み、電
極幅、画素電極と対向電極との間隔に対する残像強度を
示したグラフである。

【図４５】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。

【図４６】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。

【図４７】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。

【図４８】本発明による液晶表示装置の印加電圧に対す
る透過率の特性を示したグラフである。

【図４９】本発明による液晶表示装置の最大透過率等を
示す表である。

【図５０】本発明による液晶表示装置の正面特性を示す
表である。

【図５１】本発明による液晶表示装置の画素の応答速度
を示したグラフである。

【図５２】本発明による液晶表示装置のスミアの発生率
を示した表である。

【図５３】本発明による液晶表示装置のスミアの発生率
を示した表である。

【図５４】本発明による液晶表示装置の残像を評価した
表である。

【図５５】図６４の特性評価の対象となった液晶表示装
置の画素を示す平面図である。

【図５６】本発明による液晶表示装置の種々の特性を評
価した表である。

【図５７】本発明の各画素仕様における印加電圧に対す
る透過率の特性を示したグラフである。

【図５８】本発明の各画素仕様における印加電圧に対す
る透過率の特性を示したグラフである。

【図５９】本発明の各画素仕様における印加電圧に対す
る透過率の特性を示したグラフである。

【図６０】本発明の各画素仕様における印加電圧に対す
る透過率の特性を示したグラフである。

【図６１】本発明の透過率のシェブロン角度依存性等を
示す図である。

【図６２】本発明のしきい値電圧のシェブロン角度依存
性等を示す図である。

【図６３】本発明の駆動電圧のシェブロン角度依存性等
を示す図である。

【図６４】本発明の色度特性を示す図である。

【図６５】本発明の色度特性のシェブロン角度依存性等
を示す図である。

【図６６】本発明の残像のシェブロン角度依存性等を示
す図である。

【図６７】本発明の画素の他の実施例を示す説明図であ
る。

【図６８】本発明による画素の他の実施例を示す平面図
である。

【図６９】本発明による液晶表示装置の製造方法の一実
施例を示した工程図である。

【図７０】本発明による液晶表示装置とセルギャップと
輝度変動の関係を示したグラフである。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、Ｃ
Ｔ…対向電極、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ
…ｉ型半導体層、ＳＤ…ソース電極またはドレイン電
極、ＰＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦ
Ｔ…薄膜トランジスタ、ｇ，ｄ…導電膜、Ｃstg…蓄積
容量、ＧＴＭ…ゲート端子、ＤＴＭ…ドレイン端子、Ｃ
Ｂ…共通バスライン、ＤＴＭ…共通電極端子、ＳＨＤ…
シールドケース、ＰＮＬ…液晶表示パネル、ＳＰＢ…光
拡散板、ＬＣＢ…導光体、ＢＬ…バックライト蛍光管、
ＬＣＡ…バックライトケース、ＲＭ…反射板、（以上添
字省略）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｇ０２Ｆ 1/136 ５００Ｆターム(参考） 2H090 HA03 HB08X HC03 HD07 HD14 KA04 KA18 LA04 MA02 MA07 MA17 MB02 2H092 GA13 GA14 JA26 JA29 JA33 JA35 JA38 JA42 JA43 JA44 JA46 JA47 JB11 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA04 NA25 NA27 PA02 QA06 QA18 5C094 AA09 AA10 BA03 BA44 CA19 EA04 EA05 EB02 ED14 ED15 JA01 JA08 JA11

Claims

【特許請求の範囲】

【請求項１】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の画素領域に、互いに離間され
て形成された一対の電極が備えられ、これら電極の間に
発生させる前記基板と平行な成分の電界によって前記液
晶層の光透過率を制御させるものであって、前記電極は少なくともその一方が透明電極で形成されて
いるともに、前記液晶層の層厚をｄ、前記電極の幅をｗ、各電極の間
隔をＬとした場合に、ｄ≦Ｌ、およびｄ≧ｗの関係を有
するように構成されていることを特徴とする液晶表示装
置。
【請求項２】対向配置される各基板の間に介在され層
厚がｄで該基板と平行な成分を有する電界によって光透
過率が制御される液晶層と、前記基板のうち一方の基板の液晶側の画素領域に画素電
極とこの画素電極に対してＬの間隔で離間され該画素電
極との間に電界を発生せしめる対向電極とを備え、前記画素電極および対向電極は少なくともその一方が透
明導電層で形成され、かつ、前記画素電極および対向電
極の幅ｗは前記液晶層の層厚ｄより小さく設定されてい
るともに、この液晶層の層厚ｄは前記画素電極と対向電
極との間隔Ｌより小さく設定されていることを特徴とす
る液晶表示装置。
【請求項３】基板の間に介在され該基板と平行な成分
を有する電界によって光透過率が制御される層厚ｄの液
晶層と、前記基板のうち一方の基板の液晶側の画素領域に、一方向に延在され該一方向に交差する方向に並設される
幅ｗ₁（≦ｄ）の第１電極と、これら第１電極の間に該
第１電極と間隔Ｌ（≧ｄ）を有して配置され該第１電極
との間に電界を発生せしめる幅ｗ₂（≦ｄ）の第２電極
とを備え、前記第１電極と第２電極のうちいずれかが透明電極で構
成されていることを特徴とする液晶表示装置。
【請求項４】基板の間に介在され該基板と平行な成分
を有する電界によって光透過率が制御される層厚ｄの液
晶層を備え、前記基板のうち一方の基板の液晶側の面の信号線によっ
て囲まれる画素領域に、ゲート信号線からの走査信号の供給によって駆動される
スイッチング素子を介してドレイン信号線からの映像信
号が供給される幅ｗ₁の画素電極と、この画素電極に対してＬの距離を隔てて配置され該画素
電極の間に電界を発生せしめる幅ｗ₂の対向電極とが形
成され、前記画素電極および対向電極の一方が透明導電層で形成
されているとともに、ｄ≦Ｌ、およびｄ≧ｗ₁、ｗ₂の関係を有するように構成
されていることを特徴とする液晶表示装置。
【請求項５】液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に画素電極と対向電極を有
し、前記画素電極と前記対向電極の間の基板面に略平行
な電界成分により、ツイスト可能な液晶層の液晶分子を
制御し、表示を行うアクティブマトリクス型液晶表示装
置において、前記画素電極および対向電極の少なくとも一方が透明電
極から構成されているともに、前記一方の基板に対する他方の基板のギャップの変動が
±０．３μｍに対して、真白の輝度を１００％としたと
きの２０％の輝度の変動が１０％以下になっていること
を特徴とする液晶表示装置。
【請求項６】画素電極および対向電極は絶縁膜を介し
て配置され、一方の電極は一方向に延在し該方向に交差
する方向に延在された電極群から構成されているととも
に、他方の電極は少なくとも前記電極群の各電極と絶縁
膜を介して重畳されていることを特徴とする請求項５に
記載の液晶表示装置。
【請求項７】画素電極および対向電極は、それぞれ一
方向に延在し該方向に交差する方向に延在された電極群
から構成されているとともに、一方の電極が他方の電極
の間に隙間を有して配置された櫛歯状電極となっている
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項８】一対の映像信号線の間に画素領域を有
し、この画素領域に画素電極と複数の電極群からなる対
向電極が形成され、前記一対の映像信号線にはそれぞれ反転された映像信号
が供給されるともに、前記対向電極の各電極をそれぞれ接続させる接続部は、
映像信号線の延在方向に沿って形成され、かつ、前記一
対の映像信号線のそれぞれの映像信号線に隣接して割り
振られていることを特徴とする液晶表示装置。
【請求項９】前記画素領域は映像信号線に交差して走
行する対向電圧信号線によって分割され、その一方の画
素領域の対向電極の各電極の接続部は前記一対の映像信
号線のうち一方の映像信号線に隣接され、他方の画素領
域の対向電極の各電極の接続部は他方の映像信号線に隣
接されて配置され、かつ、これらの接続部は前記対向電
圧信号線上で接続されていることを特徴とする請求項８
に記載の液晶表示装置。
【請求項１０】対向電極およびそれらの接続部は透明
電極からなり、かつ、前記対向電圧信号線上の接続部は
前記対向電圧信号線を一部被って形成されているととも
に、該対向電圧信号線の前記接続部によって被われた部
分には切欠きが形成されていることを特徴とする請求項
９に記載の液晶表示装置。
【請求項１１】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に映像信号線とこの映像信
号線に隣接した画素を有し、この画素には前記映像信号線からの映像信号がスイッチ
ング素子を介して供給される画素電極とこの画素電極と
の間に前記基板に平行な成分を有する電界を発生せしめ
る対向電極が設けられ、前記各基板の液晶側の面に配向膜が形成され、この配向
膜によって初期配向が決定される液晶が前記映像信号線
と交差する方向の電界によって動作しないことを特徴と
する液晶表示装置。
【請求項１２】画素電極と対向電極のうち少なくとも
一方の電極が前記映像信号線と交差する方向に延在し該
映像信号線に沿った方向に並設される電極群からなるこ
とを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の画素領域に絶縁膜を介して画
素電極と対向電極とが形成され、これら各電極のうち一方の電極が該画素領域の大部分の
領域に形成された透明電極からなるとともに、他方の電極が一方向に延在され該方向と交差する方向に
並設される電極群からなり、前記電極群の各電極は屈曲部を有し、その屈曲部におけ
る広がり角が１８０°−２θであり、θは１０°以上で
あることを特徴とする液晶表示装置。
【請求項１４】 θは４０°未満であることを特徴とす
る請求項１３に記載の液晶表示装置。
【請求項１５】前記絶縁膜はその膜厚が０．５μｍ以
上であることを特徴とする請求項１３に記載の液晶表示
装置。
【請求項１６】前記各電極のうち上層に位置づけられ
る電極をも被うようにして他の絶縁膜が形成され、その
膜厚が０．５μｍ以上であることを特徴とする請求項１
３に記載の液晶表示装置。
【請求項１７】前記絶縁膜の誘電率は６以上であるこ
とを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の画素領域に対向電極上に絶縁
膜を介して画素電極が形成され、前記対向電極は該画素領域の大部分の領域に形成された
透明電極からなるともに、画素電極はゲート信号線からの走査信号の供給によって
駆動されるスイッチング素子を介して映像信号が供給さ
れる電極群からなり、かつ前記スイッチング素子をも被
って形成される絶縁膜の上層に形成され、さらに、前記対向電極と接続される対向電圧信号線と前
記ゲート信号線とが同層となっていることを特徴とする
液晶表示装置。