JP2010175790A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2010175790A
JP2010175790A JP2009017881A JP2009017881A JP2010175790A JP 2010175790 A JP2010175790 A JP 2010175790A JP 2009017881 A JP2009017881 A JP 2009017881A JP 2009017881 A JP2009017881 A JP 2009017881A JP 2010175790 A JP2010175790 A JP 2010175790A
Authority
JP
Japan
Prior art keywords
pixel
electrode
signal line
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009017881A
Other languages
English (en)
Inventor
Koichi Iketa
幸一 井桁
Yasushi Sakurai
靖史 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2009017881A priority Critical patent/JP2010175790A/ja
Publication of JP2010175790A publication Critical patent/JP2010175790A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】さらなる開口率の向上を図ったIPS型液晶表示装置の提供。
【解決手段】第1基板SUB1には、容量信号線CLと、第1絶縁膜GIと、容量電極CPTと、第2絶縁膜PASと、画素電極PXおよび対向電極CTとが積層されて形成され、複数の並設された線状電極PXlと、前記線状電極PXlのそれぞれの一端側を共通に接続させた共通接続部PXcとを備え、対向電極CTは、線状電極PXlの両脇に配置される複数の並設された線状電極CTlを備え、第2基板SUB2には、第1遮光膜BM1が第1ゲート信号線GL(GL1)と、容量信号線CLと、容量電極CPTと、画素電極PXの共通接続部PXcとを被って形成され、平面的に観た場合、共通接続部PXc、容量電極CPT、および第1遮光膜BM1のそれぞれの画素領域の中央側の辺が、この順番で、容量信号線CLの画素領域の中央側の辺よりも、画素領域の中央側へ多くはみ出して形成される。
【選択図】図1

Description

本発明は液晶表示装置に係り、いわゆるIPS(In Plane Switching)方式であって、複数の線状の画素電極と複数の線状の対向電極とがそれぞれ同層で交互に並設されて配置された構造の液晶表示装置に関する。
この種の液晶表示装置は、液晶層に対して基板面と平行な成分をもつ電界を形成でき、これにより広視野角特性に優れたものとして知られている。
図11は、従来のこのような液晶表示装置の画素の構成の一例を示す図である。図11(a)は平面図、図11(b)は図11(a)のb−b線における断面図を示している。図11は、本発明の実施例を示す図1と対応して描画したものである。このため、図11の以下に示す説明以外の構成については図1等における説明を参照されたい。
図11(a)において、基板SUB1側の画素領域は、図中x方向に延在しy方向に並設されるゲート信号線GLと図中y方向に延在しx方向に並設されるドレイン信号線DLとで囲まれた領域によって構成されている。画素領域には、一方のゲート信号線GL(図中下側のゲート信号線GL1)からの信号(走査信号)によってオンする薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通して一方のドレイン信号線DL(図中左側のドレイン信号線DL)からの信号(映像信号)が供給される画素電極PXと、この画素電極PXとの間で電界を生じせしめる対向電極CTとが備えられている。
画素電極PXは、ドレイン信号線DLの伸長方向に延在する複数の並設された線状電極PXlと、これら線状電極PXlのそれぞれの一端側を共通に接続させた共通接続部PXcを備えて構成され、対向電極CTは、少なくとも、画素電極PXの線状電極PXlのそれぞれを間に挟んで画素電極PXの線状電極PXlの両脇に配置される複数の並設された線状電極CTlを備えて構成されている。
また、ゲート信号線GL1に隣接し前記ゲート信号線GL1の延在方向に沿って形成される容量信号線CLと、絶縁膜GIと、この容量信号線CLと絶縁膜GIを介して重畳され画素電極PXと電気的に接続される容量電極CPTとで容量を構成する容量素子CPが具備され、この容量素子CPによって、画素電極PXに供給された映像信号を比較的長い時間蓄積できるようになっている。ここで、容量電極CPTは、その幅が容量信号線CLの幅よりも大きく形成され、前記容量信号線CLに対して両方の幅方向にはみ出したパターンとして形成されている。これは、容量信号線CLに対する容量電極CPTの形成の際のマスクずれ(特に図中y方向のずれ)を考慮し、所定通りの容量値を得るようにするためである。
基板SUB1上には、図11(b)に示すように、前記基板SUB1側から、容量信号線CL、絶縁膜GI、容量電極CPT、絶縁膜からなる保護膜PAS1、PAS2が順次積層され、該保護膜PAS2上において、画素電極PXと対向電極CTとが同層かつ同材料で形成されている。なお、図示されていないが、前記薄膜トランジスタTFTの半導体層SCが前記絶縁膜GIと保護膜PAS1との間に形成され、前記薄膜トランジスタTFTのソース電極STは同層の前記容量電極CPTと電気的に接続されて構成されている。
また、基板SUB1と液晶LCを介して対向配置される基板SUB2の液晶側の面には、ブラックマトリックス(遮光膜)BMが形成されている。このブラックマトリックスBMは、薄膜トランジスタTFTを駆動させるゲート信号線GL、該ゲート信号線GLに隣接して配置される容量信号線CLの周囲を被うパターンによって形成することによって画素領域の中央部を開口させるようになっている。
図11に示した液晶表示装置以外にも、これに類似する構成は、下記特許文献1に開示されている。また、本願発明に関連する文献としては、下記特許文献2、特許文献3、特許文献4がある。これら特許文献2、特許文献3、特許文献4に示す液晶表示装置は、いずれも、その画素電極と対向電極とがいわゆる櫛歯状をなし、それらが同層で互いに噛み合って配置された構造となっている。
そして、特許文献2は、図18に、画素電極と対向電極が最下層に形成され、該対向電極に一体に形成されるコモン信号線の上層に絶縁膜を介して容量電極を重畳させることによって、容量素子を構成している開示がある。
特許文献3は、容量信号線を具備しない構成となっており、画素電極は、当該画素電極に対応する表示ラインに対して隣接する隣の表示ラインに対応するゲート信号線との間で容量素子を構成するようになっている。また、ブラックマトリックスの構成が開示されていないものとなっている。
特許文献4は、容量信号線に対して容量電極はその幅が小さく、容量電極は容量信号線の形成領域内からはみ出すことなく形成されている。また、ブラックマトリックスの構成が開示されていないものとなっている。
特開2004−219707号公報 特開2008−170987号公報 特開2004−12731号公報 特開2007−316670号公報
しかし、図11および特許文献1に開示される液晶表示装置は、図11に示すように、画素電極PXにおいて、複数の並設された線状電極PXlの一端側を共通に接続させた共通接続部PXcが、容量電極CPTよりも画素領域の中央側へ突出した構成となっている。
この場合、画素電極PXと対向電極CTは、同層かつ同材料で構成されているため、フォトリソグラフィ技術による選択エッチングの精度等によって、画素電極PXの前記共通接続部PXcと対向電極CTの線状電極CTlとの間の距離(図中Lで示す)をある値以下にすることができないようになっている。このため、画素電極PXの共通接続部PXcを容量電極CPTよりも画素領域の中央側へ突出させることによって、対向電極CTも同方向へシフトされて形成されることになる。
一方、前記画素領域において、実質的に画素として機能する領域はブラックマトリックスBMによって決定される。この場合、該ブラックマトリックスBM(図中符号BM1で示す側のブラックマトリックス)は、画素電極PXの前記共通接続部PXcを充分に被って形成される必要があり、画素の開口率の向上の観点から、ブラックマトリックスBM1の画素領域の中央側の辺SDb1は、前記共通接続部PXcと対向電極CTの線状電極CTlとの間に位置づけられるように形成される。
このようなことから、前記ブラックマトリックスBM1は、画素電極PXの前記共通接続部PXcを容量電極CPTよりも画素領域の中央側へ突出させた分だけ、前記ブラックマトリックスBM1の画素領域の中央側の辺SDb1を、画素領域の中央側へ突出させて形成しなければならず、画素の開口の向上を妨げるようになっていた。
本発明の目的は、さらなる開口率の向上を図った液晶表示装置を提供することにある。
本発明による液晶表示装置は、画素電極PXの共通接続部PXcを、容量電極CPTの画素領域の中央側の辺SDtよりも突出させることなく形成し、これにより、対向電極CTの線状電極CTlを、前記共通接続部PXcとの間の距離Lを保った状態で、前記共通接続部PXc側へ延在させるようにして形成できる。このため、ブラックマトリックスBM1は、その画素領域の中央側の辺SDb1を、容量電極CPT側に後退でき、実質的に画素として機能する領域を拡大するようにできる。
本発明の構成は、たとえば、以下のようなものとすることができる。
(1)本発明の液晶表示装置は、液晶を挟持して対向配置される第1基板と第2基板と、
前記第1基板の液晶側の面に、第1方向に延在し第2方向に並設されるゲート信号線と、前記第2方向に延在し前記第1方向に並設されるドレイン信号線とを備え、
一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域を画素領域としたとき、
前記画素領域に、前記一対のゲート信号線のうち一方のゲート信号線である第1ゲート信号線に接続されるゲート電極を備える薄膜トランジスタと、前記薄膜トランジスタのドレイン電極およびソース電極を通して前記一対のドレイン信号線のうち一方のドレイン信号線からの映像信号が供給される画素電極と、前記画素電極と同層に形成され前記画素電極との間に前記液晶の分子を駆動させる電界を生じさせる対向電極と、
前記第1ゲート信号線に隣接し前記第1ゲート信号線の伸長方向に沿って形成される容量信号線と、第1絶縁膜と、前記容量信号線と前記第1絶縁膜を介して重畳され前記画素電極と電気的に接続される容量電極とで容量を構成する容量素子と、
を備える液晶表示装置であって、
前記第1基板には、前記第1基板側から、少なくとも、前記容量信号線と、前記第1絶縁膜と、前記容量電極と、第2絶縁膜と、互いに同層に形成された前記画素電極および前記対向電極とが積層されて形成され、
前記画素領域のそれぞれにおいて、前記画素電極は、前記ドレイン信号線の伸長方向に延在する複数の並設された線状電極と、前記線状電極のそれぞれの一端側を共通に接続させた共通接続部とを備え、
前記画素領域のそれぞれにおいて、前記対向電極は、少なくとも、前記画素電極の線状電極のそれぞれを間に挟んで前記画素電極の線状電極の両脇に配置される複数の並設された線状電極を備え、
前記画素領域のそれぞれにおいて、前記対向電極の複数の線状電極は、前記ドレイン信号線に隣接する2本の第1線状電極と、前記2本の第1線状電極の間に配置された少なくとも1本の第2線状電極とを有し、
前記第2基板の液晶側の面に、第1遮光膜が、平面的に観て、少なくとも、前記第1ゲート信号線と、前記容量信号線と、前記容量電極と、前記画素電極の前記共通接続部とを被って形成され、
平面的に観た場合、前記画素電極の前記共通接続部、前記容量電極、および前記第1遮光膜のそれぞれの前記画素領域の中央側の辺が、この順番で、前記容量信号線の前記画素領域の中央側の辺よりも、前記画素領域の中央側へ多くはみ出して形成されていることを特徴とする。
(2)本発明の液晶表示装置は、(1)において、平面的に観た場合、前記第1遮光膜の前記画素領域の中央側の辺は、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられていることを特徴とする。
(3)本発明の液晶表示装置は、(1)において、前記一対のゲート信号線のうち他方のゲート信号線を第2ゲート信号線としたとき、
前記第2基板の液晶側の面に、第2遮光膜が、平面的に観て、少なくとも、前記第2ゲート信号線を被って形成され、
前記液晶表示装置はマルチドメイン方式の画素を有し、
前記マルチドメイン方式の画素は、前記画素領域のうち、前記第1遮光膜と、前記第2遮光膜との間の領域において、
前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備えていることを特徴とする。
(4)本発明の液晶表示装置は、(3)において、前記画素電極および前記対向電極のそれぞれの線状電極は、前記第1ドメインと前記第2ドメインとの境界において屈曲され、前記第1ドメインにおける伸長方向と前記第2ドメインにおける伸長方向とが異なっていることを特徴とする。
(5)本発明の液晶表示装置は、(1)において、平面的に観た場合、前記第1遮光膜は、その前記画素領域の中央側の辺が、前記対向電極の前記第2線状電極の前記容量電極側の端部に重畳されて形成されていることを特徴とする。
(6)本発明の液晶表示装置は、(5)において、前記一対のゲート信号線のうち他方のゲート信号線を第2ゲート信号線としたとき、
前記第2基板の液晶側の面に、第2遮光膜が、平面的に観て、少なくとも、前記第2ゲート信号線を被って形成され、
前記液晶表示装置はマルチドメイン方式の画素を有し、
前記マルチドメイン方式の画素は、前記画素領域のうち、前記第1遮光膜と前記第2遮光膜との間の領域において、
前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備え、
前記第1ドメインにおける前記ゲート信号線と直交する方向の寸法と前記第2ドメインにおける前記ゲート信号線と直交する方向の寸法との差が5μm以下の範囲内にあることを特徴とする。
(7)本発明の液晶表示装置は、(1)において、平面的に観た場合、前記対向電極の複数の線状電極のうち前記ドレイン信号線と隣接する前記第1線状電極は、それぞれ、前記ドレイン信号線を跨ぎ、前記ドレイン信号線を境にして隣接する他の画素領域の対向電極の前記ドレイン信号線に隣接する第1線状電極と共通に形成されていることを特徴とする。
(8)本発明の液晶表示装置は、(1)において、平面的に観た場合、前記容量信号線は、前記ドレイン信号線に隣接し前記ドレイン信号線の延在方向に延在された線状の突出部を備えるパターンで形成されていることを特徴とする。
(9)本発明の液晶表示装置は、液晶を挟持して対向配置される第1基板と第2基板と、
前記第1基板の液晶側の面に、第1方向に延在し第2方向に並設されるゲート信号線と、前記第2方向に延在し前記第1方向に並設されるドレイン信号線とを備え、
一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域を画素領域とするとともに、緑色担当の画素領域を含み前記ゲート信号線の延在方向に隣接して並設された複数の画素領域をカラー表示用の単位画素としたとき、
前記画素領域に、前記一対のゲート信号線のうち一方のゲート信号線である第1ゲート信号線に接続されるゲート電極を備える薄膜トランジスタと、前記薄膜トランジスタのドレイン電極およびソース電極を通して前記一対のドレイン信号線のうち一方のドレイン信号線からの映像信号が供給される画素電極と、前記画素電極と同層に形成され前記画素電極との間に前記液晶の分子を駆動させる電界を生じさせる対向電極と、
前記第1ゲート信号線に隣接し前記第1ゲート信号線の伸長方向に沿って形成される容量信号線と、第1絶縁膜と、前記容量信号線と前記第1絶縁膜を介して重畳され前記画素電極と電気的に接続される容量電極とで容量を構成する容量素子と、
を備える液晶表示装置であって、
前記第1基板には、前記第1基板側から、少なくとも、前記容量信号線と、前記第1絶縁膜と、前記容量電極と、第2絶縁膜と、互いに同層に形成された前記画素電極および前記対向電極とが積層されて形成され、
前記画素領域のそれぞれにおいて、前記画素電極は、前記ドレイン信号線の伸長方向に延在する複数の並設された線状電極と、前記線状電極のそれぞれの一端側を共通に接続させた共通接続部とを備え、
前記画素領域のそれぞれにおいて、前記対向電極は、少なくとも、前記画素電極の線状電極のそれぞれを間に挟んで前記画素電極の線状電極の両脇に配置される複数の並設された線状電極を備え、
前記画素領域のそれぞれにおいて、前記対向電極の複数の線状電極は、前記ドレイン信号線に隣接する2本の第1線状電極と、前記2本の第1線状電極の間に配置された少なくとも1本の第2線状電極とを有し、
前記第2基板の液晶側の面に、第1遮光膜が、平面的に観て、少なくとも、前記第1ゲート信号線と、前記容量信号線と、前記容量電極と、前記画素電極の前記共通接続部とを被って形成され、第2遮光膜が、前記一対のゲート信号線のうち他方のゲート信号線である第2ゲート信号線を被って形成され、
平面的に観た場合、前記画素電極の前記共通接続部、前記容量電極、および前記第1遮光膜のそれぞれの前記画素領域の中央側の辺が、この順番で、前記容量信号線の前記画素領域の中央側の辺よりも、前記画素領域の中央側へ多くはみ出して形成されていることを特徴とする。
(10)本発明の液晶表示装置は、(9)において、平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、それぞれ、
前記第1遮光膜の前記画素領域の中央側の辺が、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられて形成されているとともに、
それぞれの前記画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔の差は0.3μm以下の範囲内にあることを特徴とする。
(11)本発明の液晶表示装置は、(9)において、平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、
前記緑色担当の画素領域は、前記第1遮光膜の前記画素領域の中央側の辺が、前記対向電極の前記第2線状電極の前記容量電極側の端部に重畳されて形成され、
その他の色を担当する画素領域は、前記第1遮光膜の前記画素領域の中央側の辺が、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられて形成され、
前記緑色担当の画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔は、前記その他の色を担当する画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔よりも小さくなっていることを特徴とする。
(12)本発明の液晶表示装置は、(9)において、前記液晶表示装置はマルチドメイン方式の画素を有し、
平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、
前記マルチドメイン方式の画素は、前記第1遮光膜と前記第2遮光膜との間に、前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備え、
前記緑色担当の画素領域は、前記第1遮光膜が、他の色を担当する画素領域の前記第1遮光膜よりも、前記画素領域の中央側にはみ出され、前記第2遮光膜は、前記他の色を担当する画素領域の前記第2遮光膜よりも、前記画素領域の中央側にはみ出されて形成され、
前記緑色担当の画素領域における前記第1遮光膜の前記画素領域の中央側へのはみ出し量と前記第2遮光膜の前記画素領域の中央側へのはみ出し量との差は、0.3μm以下の範囲内になっていることを特徴とする。
(13)本発明の液晶表示装置は、(12)において、平面的に観た場合、前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、それぞれ、前記第1ドメインと前記第2ドメインとの境界と前記第1遮光膜の前記画素領域の中央側の辺との間隔と、前記第1ドメインと前記第2ドメインとの前記境界と前記第2遮光膜の前記画素領域の中央側の辺との間隔との差が5μm以下の範囲内にあることを特徴とする。
(14)本発明の液晶表示装置は、(12)において、前記画素電極および前記対向電極のそれぞれの線状電極は、前記第1ドメインと前記第2ドメインとの境界において屈曲され、前記第1ドメインにおける伸長方向と前記第2ドメインにおける伸長方向とが異なっていることを特徴とする。
(15)本発明の液晶表示装置は、(9)において、平面的に観た場合、前記対向電極の複数の線状電極のうち前記ドレイン信号線と隣接する前記第1線状電極は、それぞれ、前記ドレイン信号線を跨ぎ、前記ドレイン信号線を境にして隣接する他の画素領域の対向電極の前記ドレイン信号線に隣接する第1線状電極と共通に形成されていることを特徴とする。
(16)本発明の液晶表示装置は、(9)において、平面的に観た場合、前記容量信号線は、前記ドレイン信号線に隣接し前記ドレイン信号線の延在方向に延在された線状の突出部を備えるパターンで形成されていることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した液晶表示装置は、さらなる開口率の向上を図ることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の液晶表示装置の実施例1の画素の構成を示した図である。 本発明の液晶表示装置の実施例1の全体を概略的に示す平面図である。 本発明の液晶表示装置の実施例2の画素の構成を示した図である。 実施例2に示す液晶表示装置の効果を示す図である。 本発明の液晶表示装置の実施例3の画素の構成を示した図である。 マルチドメイン方式の効果をシングルドメイン方式と比較して示した説明図である。 本発明の液晶表示装置の実施例4における画素の構成を示した概略平面図である。 本発明の液晶表示装置の実施例5における画素の構成を示した概略平面図である。 本発明の液晶表示装置の実施例6における画素の構成を示した概略平面図である。 本発明の液晶表示装置の実施例7における画素の構成を示した概略平面図である。 従来の液晶表示装置の画素の構成の例を示した図である。
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
(全体の構成)
図2は、本発明の液晶表示装置の実施例1の全体を概略的に示す平面図である。
図2において、液晶(図示せず)を挟持して対向配置される基板SUB1および基板SUB2がある。基板SUB2は基板SUB1に対して若干面積が小さく形成され、たとえば図中左側辺部および下側辺部において、基板SUB1は基板SUB2から露出された領域を有する。基板SUB2の周辺には、基板SUB1との固着を兼ねるシール材SLが形成され、このシール材SLによって前記液晶が基板SUB1と基板SUB2との間に封入されるようになっている。シール材SLは環状に形成され、この内側の領域は多数の画素が配列された画像表示部ARを構成するようになっている。
基板SUB1の基板SUB2から露出された左側辺部、および下側辺部には、それぞれ、走査信号駆動回路V、および映像信号駆動回路Heがたとえば搭載されて配置されている。これら走査信号駆動回路V、および映像信号駆動回路Heは画像表示部AR内のそれぞれの画素を独立に駆動するようになっている。また、図示していないが、走査信号駆動回路V、および映像信号駆動回路Heは、それぞれ、複数の並設された半導体チップから構成されている。
基板SUB1の液晶側の面であってシール材SLに囲まれた領域には、図中x方向に延在されy方向に並設されるゲート信号線GLと、図中y方向に延在されx方向に並設されるドレイン信号線DLとが形成されている。前記ゲート信号線GLのそれぞれは、走査信号駆動回路Vに接続され、この走査信号駆動回路Vから走査信号が供給されるようになっている。前記ドレイン信号線DLのそれぞれは、映像信号駆動回路Heに接続され、この映像信号駆動回路Heから映像信号が供給されるようになっている。
一対の隣接するゲート信号線GLと一対の隣接するドレイン信号線DLとによって囲まれた領域は画素領域PIXを構成し、これら画素領域PIXの集合によって前記画像表示部ARを構成するようになっている。
画素領域PIXは、それを拡大した図A内の等価回路に示すように、ゲート信号線GLからの走査信号の供給によってオンする薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通してドレイン信号線DLから映像信号が供給される画素電極PXと、この画素電極PXとの間に電界を生じさせる対向電極CTと、前記画素電極PXに供給された映像信号を比較的長い時間蓄積させるための容量素子CPを備えるようになっている。容量素子CPは、ゲート信号線GLに沿って形成される容量信号線CLと画素電極PXとの間に接続されて構成されている。また、対向電極CTは、映像信号に対して基準となる信号が供給されるようになっており、この実施例1の場合、たとえば前記容量信号線CLに供給される信号と同電位となるようになっている。但し、図A中では便宜的に容量信号線CLと対向電極CTとを接続するように描いているが、後述する図1のように、実際には画素領域内部では両者を接続していない構成でもよい。
(画素の構成)
図1は、基板SUB1の液晶側の面に形成された画素PIXの構成を示している。図1(a)は平面図、図1(b)は図1(a)のb−b線における断面図である。
まず、図1(a)において、基板SUB1(図1(b)参照)の液晶側の面(表面)には、図中x方向に伸長しy方向に並設されるゲート信号線GLが形成されている。ゲート信号線GLには画素領域側に指向する突起部が形成され、この突起部は後述する薄膜トランジスタTFTのゲート電極GTとして機能するようになっている。また、画素領域内において、図中下側のゲート信号線GL(符号GL1で示す)と隣接して図中x方向に伸長する容量信号線CLが形成されている。ゲート信号線GLと容量信号線CLは同一の金属等の導電材料をフォトリソグラフィ技術による選択エッチングによって同層で同時に形成されるようになっている。容量信号線CLとゲート信号線GL1との間の距離は、画素の開口率の向上の観点から、できるだけ小さくすることが好ましい。
基板SUB1の表面には、ゲート信号線GL(ゲート電極GT)、容量信号線CLをも被うようにして絶縁膜GI(図1(b)参照)が形成されている。この絶縁膜GIは、後述の薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになっている。前記絶縁膜GIの上面であって、前記ゲート電極GTと重畳する個所において、たとえばアモルファスシリコンからなる半導体層SCが形成されている。この半導体層SCは前記薄膜トランジスタTFTの半導体層となるものである。
また、図中y方向に伸張しx方向に並設されるドレイン信号線DLが形成され、画素領域に対してたとえば図中左側のドレイン信号線DLはその一部において前記半導体層SCに積層される延在部が形成され、この延在部は前記薄膜トランジスタTFTのドレイン電極DTとして機能するようになっている。また、前記半導体層SC上に前記ドレイン電極DTと対向してソース電極STが形成されている。このソース電極STは、画素領域の中央側に延在された延在部を備え、この延在部は、前記容量信号線CLに絶縁膜GIを介して重畳され、容量素子CPの容量電極CPTを構成するようになっている。容量素子CPは、容量電極CPTを一方の電極、容量信号線CLを他方の電極、絶縁膜GIを誘電体膜として構成されるようになっている。
容量電極CPTは、その幅が容量信号線CLの幅よりも大きく形成され、前記容量信号線CLに対して両方(画素領域の中央側とその反対側)の幅方向にはみ出したパターンとして形成されている。容量信号線CLに対する容量電極CPTの形成の際のマスクずれ(特に図中y方向のずれ)を考慮し、所定通りの容量値を得るようにするためである(このような構造にすることで、多少のマスクずれが起こっても、容量素子CPの容量は変化しない)。このことから、平面的に観た場合、容量電極CPTの画素領域の中央側の辺(図中SDtで示す)は、容量信号線CLの画素領域側の辺(図中SDlで示す)よりも画素領域の中央側へはみ出す構成となる。
基板SUB1上には、薄膜トランジスタTFT、ドレイン信号線DL、および容量電極CPT等を被って保護膜PAS(図1(b)参照)が形成されている。この保護膜PASは、薄膜トランジスタTFTが液晶と直接に接触するのを回避させ、該薄膜トランジスタTFTの特性が変化してしまうのを防止する機能を有する。保護膜PASは、たとえば、無機絶縁膜からなる保護膜PAS1と有機絶縁膜からなる保護膜PAS2との順次積層体によって構成されている。保護膜PASの上層を有機絶縁膜とすることによって前記保護膜PASの表面を平坦化できるようになる。
そして、保護膜PASの上面には、画素電極PXと対向電極CTとが同層かつ同材料で形成されている。これら画素電極PXと対向電極CTは、たとえば、ITO(Indium Tin Oxide)からなる透明導電膜によって形成されている。
画素電極PXは、ドレイン信号線DLの伸長方向に伸長する複数(図1(a)では2個示している)の並設された線状電極(符号PXlで示す)と、これら線状電極PXlの前記薄膜トランジスタTFT側の端部を共通に接続させた共通接続部(符号PXcで示す)とを備えた櫛歯状のパターンからなっている。画素電極PXの共通接続部PXcは、前記容量電極CPTに重畳するように配置され、前記共通接続部PXcの一部が保護膜PASに形成されたスルーホールTHを通して前記容量電極CPTに電気的に接続されている。これにより、画素電極PXは容量電極CPTを介して前記薄膜トランジスタTFTのソース電極STに電気的に接続されるようになっている。
ここで、画素電極PXの共通接続部PXcは、少なくとも、その画素領域の中央側の辺(図中SDpで示す)が、前記容量電極CPTの画素領域の中央側の辺SDtよりも画素領域の中央側へはみ出すことなく、反対方向に後退するようにして構成されている。
対向電極CTは、少なくとも、ドレイン信号線DLの伸長方向に伸長する複数の並設された線状電極(符号CTlで示す)と、これら線状電極CTlの端部を共通に接続させた共通接続部(符号CTcで示す)を備えて構成されている。対向電極CTの前記線状電極CTlは、それぞれ、画素電極PXの線状電極PXlのそれぞれを間に挟んで画素電極PXの線状電極PXlの両脇に位置づけられるようにして配置されるようになっている。図1(a)では、一例として、1つの画素領域に対して、画素電極PXの線状電極PXlが2本、対向電極CTの線状電極CTlが3本、対向電極CTの共通接続部CTcは上側と下側の2箇所である場合を示した。尚、3本の対向電極CTの線状電極CTlのうち、ドレイン信号線DLに隣接する2本の線状電極CTl1は、上側と下側の両方の共通接続部CTcに接続されているが、2本の線状電極CTl1の間に配置された線状電極CTl2は、上側の共通接続部CTcには接続されているが、下側の共通接続部CTcには間に画素電極PXの共通接続部PXcがあるため接続されていない。尚、図示しないが、画素電極PXの線状電極PXlが3本以上の場合は、対向電極CTの線状電極CTl2はそれに対応して2本以上となる。
なお、この実施例では、対向電極CTの複数の線状電極CTlのうちドレイン信号線DLと隣接する線状電極CTl1は、平面的に観た場合、ドレイン信号線DLを跨ぎ、該ドレイン信号線DLを境にして隣接する他の画素領域の対向電極DLの該ドレイン信号線DLに隣接する対向電極CTの線状電極CTl1と共通に形成されるようになっている。これにより、ドレイン信号線DLを始点として発生する電気力線を線状電極CTl1に終端させることができ、該ドレイン信号線DLからの電界を画素領域側へ及ぼさないようにしている。
ここで、画素電極PXと対向電極CTは、保護膜PAS上に形成されたたとえばITO膜を、フォトリソグラフィ技術による選択エッチングによって同時に形成するようになっている。前記透明導電膜に蛇行状のパターンの選択エッチングをすることによって、画素電極PXの線状電極PXlと対向電極CTの線状電極CTlとを交互に配列させて構成することができる。
このことから、前記蛇行状のパターンの幅は、それを最小としようとしても、フォトリソグラフィ技術による選択エッチングの精度等によって定まり、たとえば、画素電極PXの前記共通接続部PXcと対向電極CTの線状電極CTl2との間の距離(図1(b)にてLで示す)は所定の値に設定される。このため、上述したように、画素電極PXの共通接続部PXcの画素領域の中央側の辺SDpを、容量電極CPTの画素領域側の辺SDtよりも画素中央側へはみ出すことなく、反対方向に後退させるようにして構成することにより、距離Lを保ったまま対向電極CTの線状電極CTl2も同方向へ伸長させて構成できることになる。このことは、限られた面積の画素領域において、対向電極CTの線状電極CTlの長さを大きくでき、これにともなって、後述するブラックマトリックスBMの開口面積を大きくすることにより、画素の開口率を大きくできる。
なお、上述した説明では、画素電極PXは、複数の並設された線状電極PXlとこれら線状電極PXlを電気的に接続させる共通接続部PXcを有し、これら区別する符号を付したが、以下の説明では、画素電極PXの線状電極PXlを単に画素電極PXと称する場合がある。対向電極CTにおいても同様である。
基板SUB1と液晶LCを介して対向配置される基板SUB2の液晶LC側の面には、ブラックマトリックス(遮光膜)BMが形成されている。このブラックマトリックスBMは、図1(a)に示すように、図中下側のゲート信号線GL1、このゲート信号線GL1に隣接する容量信号線CL、および容量電極CPT等を被うブラックマトリックス(便宜上、第1遮光膜と称する場合がある)BM(図中符号BM1で示す)と、図中上側のゲート信号線GL2を被うブラックマトリックス(便宜上、第2遮光膜と称する場合がある)BM(図中符号BM2で示す)によって構成されている。なお、ブラックマトリックスBM1とブラックマトリックスBM2は、図中y方向に隣接される各画素領域を跨いで共通なものとして形成されている。しかし、1個の画素領域を取り出して観た場合に、それらは観念的に分離できることから、それぞれ符号BM1、BM2を付して区別している。
ここで、ブラックマトリックスBM1は、たとえば図1(b)に示すように、その画素領域の中央側の辺(図中符号SDb1で示す)が、画素電極PXの線状電極PXlの画素領域の中央側の辺SDpと対向電極CTの線状電極CTl2の容量電極CPT側の端部との間に位置づけられるようになっている。上述したように、画素電極PXと対向電極CTは、画素電極PXの共通接続部PXcの画素領域の中央側の辺SDpを、容量電極CPTの画素領域側の辺SDtよりも画素領域の中央側へはみ出すことなく反対方向に後退させるとともに、対向電極CTの線状電極CTl2も、同方向へ伸長させたパターンとしたものである。このため、ブラックマトリックスBM1も、その画素領域の中央側の辺SDb1を画素領域の中央側に対して反対方向に後退させることによって、ブラックマトリックスBMによる開口を大きくするようにしたものである。
なお、基板SUB2の液晶側の面には、ブラックマトリックスBMの開口を被って形成されるカラーフィルタFIL、ブラックマトリックスBMおよびカラーフィルタFILをも被って形成される平坦化膜OCが形成されている。
この実施例では、画素領域を図中y方向にたとえば2つの領域に区分けし、画素電極PXおよび対向電極CTは、それぞれ、これらの領域の境界において屈曲され、図中下側の領域(第1ドメインDM1と称する)には図中y方向に対して−θ°の方向に伸長するように形成し、図中上側の領域(第2ドメインDM2と称する)には+θ°の方向に伸長するようにして形成している。いわゆるマルチドメイン方式を採用するもので、仮に画素電極PXおよび対向電極CTの伸長方向が単一である場合、観る方向により色つき(着色)が生じる不都合を解消した構成となっている。このマルチドメイン方式については以下においてさらに詳述する。
この場合、ドレイン信号線DLは、第1ドメインDM1および第2ドメインDM2に相当する部分において、それぞれ、画素電極PXと対向電極CTとが平行となるように、第1ドメインDM1と第2ドメインDM2の境界に相当する部分において屈曲部を備えるように形成されている。
上述した実施例では、薄膜トランジスタTFTの半導体層はアモルファスシリコンで形成したものであるが、ポリシリコンで形成したものであってもよい。
図3は、本発明の液晶表示装置の実施例2における画素の構成を示している。図3は、実施例1に示した構成を改良したものとなっており、図1と対応させて描いている。図3(a)は平面図、図3(b)は図3(a)のb−b線における断面図である。
図3において、図1と比較して異なる構成は、ブラックマトリックスBM1の画素領域の中央側の辺SDb1を、さらに画素領域の中央側にはみ出させるように構成し、平面的に観た場合、対向電極CTの線状電極CTl2の容量電極CPT側の端部に重畳されるようにしたことにある。このように構成した理由は、基板SUB1と基板SUB2との貼り合わせの際において、基板SUB1と基板SUB2との合わせずれによって、コントラスト比の低下が生じてしまうのを回避するためである。
図4は、図3と対応させて描いた図であり、実施例1に示した構成(図1)において、基板SUB2が基板SUB1に対して図中α方向へずれて貼り合わされた状態を示している。この場合、画素電極PXの共通接続部PXcの画素領域の中央側の辺からはみ出された容量電極CPTの画素領域の中央側の辺部がブラックマトリックスBM1から露出されてしまうことになる。この場合、基板SUB2側からたとえば太陽光のような外部光(図中矢印LGで示す)が入射され、容量電極CPTの画素領域の中央側の辺部で反射された場合、その反射光は観察者によって感知できるようになる。このため、画像のコントラスト比の低下をもたらし、特に、黒表示の場合には、前記反射光によって白っぽく浮いてしまうような表示がなされてしまう。
図3に示した構成は、基板SUB1に対して基板SUB2の合わせずれが生じる場合を見越し、ブラックマトリックスBM1を画素領域の中央側に若干はみ出させ、たとえ合わせずれが生じても、容量電極CPTの画素領域の中央側の辺部がブラックマトリックスBMから露出しないように構成したものである。
図5は、本発明の液晶表示装置の実施例3における画素の構成を示している。図5は、実施例2に示した構成を改良したものとなっており、図3と対応させて描いている。図5(a)は平面図、図5(b)は図5(a)のb−b線における断面図である。
図5において、図3と比較して異なる構成は、図中上側のゲート信号線GL2を被って形成されるブラックマトリックスBM2において、その画素領域の中央側の辺を画素領域の中央側にはみ出させるようにしている。これにより、ブラックマトリックスBM2は、平面的に観た場合、画素電極PXの線状電極PXlの先端部を被うようにして形成される。
このような構成は、実施例2に示したように図中下側のゲート信号線GL1を被うブラックマトリックスBM1の画素領域の中央側の辺SDb1を画素領域の中央側にはみ出させたことに基づき、実質的に画素として機能する画素領域におけるマルチドメインの第1ドメインDM1と第2ドメインDM2におけるそれぞれの面積をほぼ等しく設定していることにある。すなわち、第1ドメインDM1は、図中下側のゲート信号線GL1を被うブラックマトリックスBM1の画素領域の中央側の辺から画素電極PXおよび対向電極CTの各屈曲部を結ぶ仮想の線分(図中符号βで示す)までの寸法(ゲート信号線GLと直交する方向の寸法)W1に相当する領域として把握でき、第2ドメインDM2は、図中上側のゲート信号線GL2を被うブラックマトリックスBM2の画素領域の中央側の辺から前記仮想の線分βまでの寸法(ゲート信号線GLと直交する方向の寸法)W2に相当する領域として把握できることから、上述した寸法W1と寸法W2とが等しく設定されるようになっている。この場合、画素電極PXおよび対向電極CTが形成される基板SUB1とブラックマトリックスBMが形成される基板SUB2の貼り合わせの際の合わせずれ(5μm以内)を考慮しなければならないことから、前記寸法W1と寸法W2との差が5μm以下の範囲内であれば、寸法W1と寸法W2とが等しく設定されているものとみなされる。
図6は、マルチドメイン方式によって、画面の観る方向により発生する色つき(着色)を解消できる理由を示した図である。図6(a)は、画素電極PXおよび対向電極CTがゲート信号線GLと直交する方向に一直線に形成されたいわゆるシングルドメインと称される構成を示し、図6(b)は、図5(a)に示したと同様のマルチドメインの構成を示した図である。なお、それぞれの構成において、液晶分子の初期配向方向を図中太線矢印で示している。
まず、図6(a)の構成では、画素電極PXと対向電極CTとの間に発生する電界の方向は画素領域の全域において一定となり、液晶の分子は初期配向方向に対して一方の側にのみ回転するようになる。図6(a)には、その下側において、図中左側から、電界が印加されていない際(OFF状態)の液晶の分子LCmが初期配向方向に沿って位置づけられている場合と、電界が印加された際(ON状態)の液晶の分子LCmが初期配向方向に対して一方向に回転している場合とをそれぞれ示している。このため、画面を斜め方向から観た場合には液晶の位相差の影響によって着色して見えてしまうことになる。
これに対して、図6(b)の構成では、画素電極PXと対向電極CTとの間に発生する電界の方向は第1ドメインDM1と第2ドメインDM2とでは異なり、第1ドメインDM1と第2ドメインDM2とにおいて、それぞれ、液晶の分子は初期配向方向に対して互いに逆方向に回転するようになる。図6(b)には、その下側において、図中左側から、電界が印加されていない際(OFF状態)の液晶の分子LCmが初期配向方向に沿って位置づけられている場合と、第1ドメインDM1において電界が印加された際(ON状態)の液晶の分子LCmが初期配向方向に対して一方の側に回転している場合と、第2ドメインDM2において電界が印加された際(ON状態)の液晶の分子LCmが初期配向方向に対して他方の側に回転している場合とをそれぞれ示している。このため、画面を斜め方向から観た場合にはたとえば第1ドメインDM1の液晶の位相差を第2ドメインDM2の液晶の位相差によって打ち消し合うようになって着色されないことになる。
このことから、第1ドメインDM1の面積と第2ドメインDM2の面積とを等しくする(図6(b)においてW1=W2とする)ことは、画面を斜め方向から観た場合に液晶の位相差を完全に打ち消すことができることとなり、着色の防止において信頼性を有するようになる。
図7は、本発明の液晶表示装置の実施例4における画素の構成を示している。図7は、図中x方向に隣接する3個の画素を示し、これら画素はカラー表示用の単位画素として構成されるようになっている。各画素は、図中左側から右側へかけて、たとえば、赤色(R)のカラーフィルタFILを備えた赤色担当の画素、緑色(G)のカラーフィルタFILを備えた緑色担当の画素、青色(B)のカラーフィルタFILを備えた青色担当の画素となっている。
図7において、各画素は、実施例1に示した画素(図1に示した画素)が採用され、その詳細な構成の描画は省略し、ゲート信号線GLとブラックマトリックスBMのみを示している。ゲート信号線GLは、図中x方向に直線的に伸長されて形成され、カラー表示用の単位画素を構成する各画素の画素領域は一対の隣接するゲート信号線GLの間に同じ大きさ(図中y方向の長さが等しい)で形成されている。
また、ブラックマトリックスBMは、各画素領域において、それぞれ、対応する位置に開口が形成されて構成されている。すなわち、各画素領域のそれぞれにおいて、図1に示したように、ブラックマトリックスBM1の画素領域の中央側の辺(図中符号SDb1で示す)が、図示しない容量電極CPTの画素領域の中央側の辺と、図示しない対向電極CTの線状電極CTl2の容量電極CPT側の端部との間に位置づけられて形成されている。そして、このブラックマトリックスBMの画素領域の中央側の辺SDb1からゲート信号線GL2を被うブラックマトリックスBM2の画素領域の中央側の辺までの距離(図中Wで示す)が等しく設定されるようになっている。この場合、ブラックマトリックスBMをフォトリソグラフィ技術による選択エッチングによって形成する場合、そのエッチングずれが0.3μm以下の範囲で生じることから、それぞれの画素領域において、ブラックマトリックスBM1とブラックマトリックスBM2との間の差が0.3μm以下の範囲内にあるときは等しい範囲にあるとみなされる。
図7に示したブラックマトリックスBMは、実質的に画素として機能する領域を明確にするため、隣接する各画素の間にも形成されて示している。しかし、図1に示した画素構成のように、隣接する各画素の間には形成せず、ゲート信号線GLとこのゲート信号線GLの近傍を被うブラックマトリックスBMのみで構成してもよい。この場合、互いに隣接する画素における異なる色のカラーフィルタを境界部分で重ねることによって遮光してもよい。また、図の縦方向にもブラックマトリックスBMを設ける場合、図7のように直線状でもよいし、図1(a)のようなドレイン信号線DLの屈曲にあわせて屈曲させてもよい。
このように構成したカラー用の単位画素は、各色を担当する複数の画素において、それぞれ、図1に示した構成となっていることから、全ての画素において開口率の向上が図れる構成となっている。
なお、この実施例4では、各画素において実施例1に示した構成が採用されたものであるが、これら各画素においてマルチドメイン方式が採用されることなくいわゆるシングルドメインとしてもよい。
図8は、本発明の液晶表示装置の実施例5における画素の構成を示し、図 7に対応させて描画している。
図8において、図7と比較して異なる構成は、カラー用の単位画素を構成する各画素のうち、緑色(G)を担当する画素(たとえば図中中央の画素)において、特に、実施例2に示した画素(図3に示した画素)が採用されていることにある。実施例2に示した画素は、ゲート信号線GL1に隣接する容量電極CPTにおける光の反射が観測者側に至るのを防止するために、基板SUB1と基板SUB2との貼り合わせの際の合わせずれを考慮し、該容量電極CPT等を被う遮光膜BM1の画素領域の中央側へのはみ出しを充分に行うようにしたものである。すなわち、緑色(G)を担当する画素領域において、ブラックマトリックスBM1は、画素領域の中央側の辺SDb1が、対向電極CTの線状電極CTl2の容量電極CPT側の端部に重畳されて形成されているようになっている。
このため、平面的に観た場合、カラー用の単位画素を構成する各画素において、緑色を担当する画素領域のブラックマトリックスBM1とブラックマトリックスBM2との間の間隔(図中符号W'で示す)は、その他の色を担当する画素領域におけるブラックマトリックスBM1とブラックマトリックスBM2との間の間隔Wよりも小さくなっている。赤色、緑色、および青色のうち、最も視感度が高い波長領域に透過光の分光スペクトルをもつ色は緑色であることから、この緑色を担当する画素において、上述のように、容量電極CPTにおける光の反射の防止を図った構成としている。緑色の画素において、容量電極CPTにおける光の反射が観察者側に至った場合、他の色の画素の場合よりも、光の反射によるコントラスト比の低下が甚だしくなるからである。
このように構成した場合、画素の開口率を確保しつつ、光の反射によるコントラスト比の低下を抑制する効果を奏するようになる。
尚、縦方向のブラックマトリックスBMの構成の変形例については、実施例4で説明したのと同様である。
また、この実施例5では、各画素において実施例2に示した構成が採用されたものであるが、これら各画素においてマルチドメイン方式が採用されることなくいわゆるシングルドメインとしてもよい。
図9は、本発明の液晶表示装置の実施例6における画素の構成を示し、図7に対応させて描画している。
図9に示すカラー用の単位画素を構成する各画素は、それぞれ、マルチドメイン方式を採用した構成となっている。そして、図7と比較して異なる構成は、緑色(G)を担当する画素(たとえば図中中央の画素)において、特に、実施例3に示した画素(図5に示した画素)が採用されていることにある。
実施例3に示した画素は、ゲート信号線GL1を被う遮光膜BM1の画素領域の中央側へのはみ出しを充分に行い、それに応じてゲート信号線GL2を被う遮光膜BM2の画素領域の中央側へのはみ出しを行ったものである。
このため、図6において、緑色を担当する画素領域は、そのブラックマトリックスBM1が、他の色を担当する画素領域のブラックマトリックスBM1よりも、画素領域の中央側にはみ出され、前記ブラックマトリックスBM2は、他の色を担当する画素領域のブラックマトリックスBM2よりも、画素領域の中央側にはみ出されて形成され、それらのはみ出し量(図中符号W0で示す)は等しくなっている。緑色を担当する画素領域における第1ドメインDM1(図5参照)と第2ドメインDM2(図5参照)との面積を等しくするためである。なお、ブラックマトリックスBMをフォトリソグラフィ技術による選択エッチングによって形成する場合、そのエッチングずれが0.3μm以下の範囲で生じることを考慮し、緑色を担当する画素領域において、ブラックマトリックスBM1のはみ出し量W0とブラックマトリックスBM2のはみ出し量W0との差が0.3μm以下の範囲内にあるときそれらは等しいとみなすことができる。
このように構成した場合、実施例5と同様に画素の開口率を確保しつつ、光の反射によるコントラスト比の低下を抑制できる。そして、カラー表示用の単位画素となる複数の各画素において、それぞれ、第1ドメインDM1と第2ドメインDM2との面積を等しくできる。したがって、画面を斜め方向から観た場合に液晶の位相差を完全に打ち消すことができ、着色の防止において信頼性を有するようになる。
尚、縦方向のブラックマトリックスBMの構成の変形例については、実施例4で説明したのと同様である。
図10は、本発明の液晶表示装置の実施例7における画素の構成を示している。図10は、実施例1に示した画素の構成を改良したものとなっており、図1(a)と対応させて描いている。
図10において、図1の場合と比較して異なる構成は、容量信号線CLにあり、容量信号線CLは、平面的に観た場合、ドレイン信号線DLに隣接し前記ドレイン信号線DLの延在方向に延在された線状の突出部CLpを備えるパターンで形成されていることにある。突起部CLpは、ドレイン信号線DLを跨って形成される対向電極CTに重ねられて形成されるともに、図中上側のゲート信号線GL2に近接するまで伸長されて形成されている。
このように構成された液晶表示装置は、ドレイン信号線DLを跨って形成される対向電極の線状電極CTl1とともに、ドレイン信号線DLからの電界の漏れを完全に防止できる効果を奏する。
図10は、上述したように実施例1に示した構成を改良した構成として示したものであるが、実施例2以降の各実施例に示した構成にも適用できることはもちろんである。
尚、図10では容量素子CPを形成する部分で容量信号線CLを太らせている箇所が図1(a)等と逆方向になっているが、図1(a)等と同じ方向に太らせてもよい。逆に、実施例1〜6において、容量信号線CLを太らせる方向を図10のようにしてもよい。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
SUB1、SUB2……基板、SL……シール材、V……走査信号駆動回路、He……映像信号駆動回路、GL、GL1、GL2……ゲート信号線、DL……ドレイン信号線、CL……容量信号線、CLp……突出部、PIX……画素、TFT……薄膜トランジスタ、GT……ゲート電極、DT……ドレイン電極、ST……ソース電極、PX……画素電極、PXl……線状電極、PX……共通接続部、CT……対向電極、CTl……線状電極、CTc……共通接続部、CP……容量素子、CPT……容量素子、BM、BM1、BM2……ブラックマトリックス(遮光膜)、GI……絶縁膜、PAS、PAS1、PAS2……保護膜、TH……スルーホール、LC……液晶、LCm……液晶の分子、FIL……カラーフィルタ、OC……平坦化膜。

Claims (16)

  1. 液晶を挟持して対向配置される第1基板と第2基板と、
    前記第1基板の液晶側の面に、第1方向に延在し第2方向に並設されるゲート信号線と、前記第2方向に延在し前記第1方向に並設されるドレイン信号線とを備え、
    一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域を画素領域としたとき、
    前記画素領域に、前記一対のゲート信号線のうち一方のゲート信号線である第1ゲート信号線に接続されるゲート電極を備える薄膜トランジスタと、前記薄膜トランジスタのドレイン電極およびソース電極を通して前記一対のドレイン信号線のうち一方のドレイン信号線からの映像信号が供給される画素電極と、前記画素電極と同層に形成され前記画素電極との間に前記液晶の分子を駆動させる電界を生じさせる対向電極と、
    前記第1ゲート信号線に隣接し前記第1ゲート信号線の伸長方向に沿って形成される容量信号線と、第1絶縁膜と、前記容量信号線と前記第1絶縁膜を介して重畳され前記画素電極と電気的に接続される容量電極とで容量を構成する容量素子と、
    を備える液晶表示装置であって、
    前記第1基板には、前記第1基板側から、少なくとも、前記容量信号線と、前記第1絶縁膜と、前記容量電極と、第2絶縁膜と、互いに同層に形成された前記画素電極および前記対向電極とが積層されて形成され、
    前記画素領域のそれぞれにおいて、前記画素電極は、前記ドレイン信号線の伸長方向に延在する複数の並設された線状電極と、前記線状電極のそれぞれの一端側を共通に接続させた共通接続部とを備え、
    前記画素領域のそれぞれにおいて、前記対向電極は、少なくとも、前記画素電極の線状電極のそれぞれを間に挟んで前記画素電極の線状電極の両脇に配置される複数の並設された線状電極を備え、
    前記画素領域のそれぞれにおいて、前記対向電極の複数の線状電極は、前記ドレイン信号線に隣接する2本の第1線状電極と、前記2本の第1線状電極の間に配置された少なくとも1本の第2線状電極とを有し、
    前記第2基板の液晶側の面に、第1遮光膜が、平面的に観て、少なくとも、前記第1ゲート信号線と、前記容量信号線と、前記容量電極と、前記画素電極の前記共通接続部とを被って形成され、
    平面的に観た場合、前記画素電極の前記共通接続部、前記容量電極、および前記第1遮光膜のそれぞれの前記画素領域の中央側の辺が、この順番で、前記容量信号線の前記画素領域の中央側の辺よりも、前記画素領域の中央側へ多くはみ出して形成されていることを特徴とする液晶表示装置。
  2. 平面的に観た場合、前記第1遮光膜の前記画素領域の中央側の辺は、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられていることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記一対のゲート信号線のうち他方のゲート信号線を第2ゲート信号線としたとき、
    前記第2基板の液晶側の面に、第2遮光膜が、平面的に観て、少なくとも、前記第2ゲート信号線を被って形成され、
    前記液晶表示装置はマルチドメイン方式の画素を有し、
    前記マルチドメイン方式の画素は、前記画素領域のうち、前記第1遮光膜と、前記第2遮光膜との間の領域において、
    前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備えていることを特徴とする請求項1に記載の液晶表示装置。
  4. 前記画素電極および前記対向電極のそれぞれの線状電極は、前記第1ドメインと前記第2ドメインとの境界において屈曲され、前記第1ドメインにおける伸長方向と前記第2ドメインにおける伸長方向とが異なっていることを特徴とする請求項3に記載の液晶表示装置。
  5. 平面的に観た場合、前記第1遮光膜は、その前記画素領域の中央側の辺が、前記対向電極の前記第2線状電極の前記容量電極側の端部に重畳されて形成されていることを特徴とする請求項1に記載の液晶表示装置。
  6. 前記一対のゲート信号線のうち他方のゲート信号線を第2ゲート信号線としたとき、
    前記第2基板の液晶側の面に、第2遮光膜が、平面的に観て、少なくとも、前記第2ゲート信号線を被って形成され、
    前記液晶表示装置はマルチドメイン方式の画素を有し、
    前記マルチドメイン方式の画素は、前記画素領域のうち、前記第1遮光膜と前記第2遮光膜との間の領域において、
    前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備え、
    前記第1ドメインにおける前記ゲート信号線と直交する方向の寸法と前記第2ドメインにおける前記ゲート信号線と直交する方向の寸法との差が5μm以下の範囲内にあることを特徴とする請求項5に記載の液晶表示装置。
  7. 平面的に観た場合、前記対向電極の複数の線状電極のうち前記ドレイン信号線と隣接する前記第1線状電極は、それぞれ、前記ドレイン信号線を跨ぎ、前記ドレイン信号線を境にして隣接する他の画素領域の対向電極の前記ドレイン信号線に隣接する第1線状電極と共通に形成されていることを特徴とする請求項1に記載の液晶表示装置。
  8. 平面的に観た場合、前記容量信号線は、前記ドレイン信号線に隣接し前記ドレイン信号線の延在方向に延在された線状の突出部を備えるパターンで形成されていることを特徴とする請求項1に記載の液晶表示装置。
  9. 液晶を挟持して対向配置される第1基板と第2基板と、
    前記第1基板の液晶側の面に、第1方向に延在し第2方向に並設されるゲート信号線と、前記第2方向に延在し前記第1方向に並設されるドレイン信号線とを備え、
    一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域を画素領域とするとともに、緑色担当の画素領域を含み前記ゲート信号線の延在方向に隣接して並設された複数の画素領域をカラー表示用の単位画素としたとき、
    前記画素領域に、前記一対のゲート信号線のうち一方のゲート信号線である第1ゲート信号線に接続されるゲート電極を備える薄膜トランジスタと、前記薄膜トランジスタのドレイン電極およびソース電極を通して前記一対のドレイン信号線のうち一方のドレイン信号線からの映像信号が供給される画素電極と、前記画素電極と同層に形成され前記画素電極との間に前記液晶の分子を駆動させる電界を生じさせる対向電極と、
    前記第1ゲート信号線に隣接し前記第1ゲート信号線の伸長方向に沿って形成される容量信号線と、第1絶縁膜と、前記容量信号線と前記第1絶縁膜を介して重畳され前記画素電極と電気的に接続される容量電極とで容量を構成する容量素子と、
    を備える液晶表示装置であって、
    前記第1基板には、前記第1基板側から、少なくとも、前記容量信号線と、前記第1絶縁膜と、前記容量電極と、第2絶縁膜と、互いに同層に形成された前記画素電極および前記対向電極とが積層されて形成され、
    前記画素領域のそれぞれにおいて、前記画素電極は、前記ドレイン信号線の伸長方向に延在する複数の並設された線状電極と、前記線状電極のそれぞれの一端側を共通に接続させた共通接続部とを備え、
    前記画素領域のそれぞれにおいて、前記対向電極は、少なくとも、前記画素電極の線状電極のそれぞれを間に挟んで前記画素電極の線状電極の両脇に配置される複数の並設された線状電極を備え、
    前記画素領域のそれぞれにおいて、前記対向電極の複数の線状電極は、前記ドレイン信号線に隣接する2本の第1線状電極と、前記2本の第1線状電極の間に配置された少なくとも1本の第2線状電極とを有し、
    前記第2基板の液晶側の面に、第1遮光膜が、平面的に観て、少なくとも、前記第1ゲート信号線と、前記容量信号線と、前記容量電極と、前記画素電極の前記共通接続部とを被って形成され、第2遮光膜が、前記一対のゲート信号線のうち他方のゲート信号線である第2ゲート信号線を被って形成され、
    平面的に観た場合、前記画素電極の前記共通接続部、前記容量電極、および前記第1遮光膜のそれぞれの前記画素領域の中央側の辺が、この順番で、前記容量信号線の前記画素領域の中央側の辺よりも、前記画素領域の中央側へ多くはみ出して形成されていることを特徴とする液晶表示装置。
  10. 平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、それぞれ、
    前記第1遮光膜の前記画素領域の中央側の辺が、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられて形成されているとともに、
    それぞれの前記画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔の差は0.3μm以下の範囲内にあることを特徴とする請求項9に記載の液晶表示装置。
  11. 平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、
    前記緑色担当の画素領域は、前記第1遮光膜の前記画素領域の中央側の辺が、前記対向電極の前記第2線状電極の前記容量電極側の端部に重畳されて形成され、
    その他の色を担当する画素領域は、前記第1遮光膜の前記画素領域の中央側の辺が、前記容量電極の前記画素領域の中央側の辺と、前記対向電極の前記第2線状電極の前記容量電極側の端部との間に位置づけられて形成され、
    前記緑色担当の画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔は、前記その他の色を担当する画素領域における前記第1遮光膜と前記第2遮光膜との間の間隔よりも小さくなっていることを特徴とする請求項9に記載の液晶表示装置。
  12. 前記液晶表示装置はマルチドメイン方式の画素を有し、
    平面的に観た場合、前記ゲート信号線の延在方向に隣接して並設される前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、
    前記マルチドメイン方式の画素は、前記第1遮光膜と前記第2遮光膜との間に、前記ドレイン信号線の延在方向に沿って区分された第1ドメインと第2ドメインからなる複数のドメインを備え、
    前記緑色担当の画素領域は、前記第1遮光膜が、他の色を担当する画素領域の前記第1遮光膜よりも、前記画素領域の中央側にはみ出され、前記第2遮光膜は、前記他の色を担当する画素領域の前記第2遮光膜よりも、前記画素領域の中央側にはみ出されて形成され、
    前記緑色担当の画素領域における前記第1遮光膜の前記画素領域の中央側へのはみ出し量と前記第2遮光膜の前記画素領域の中央側へのはみ出し量との差は、0.3μm以下の範囲内になっていることを特徴とする請求項9に記載の液晶表示装置。
  13. 平面的に観た場合、前記カラー表示用の前記単位画素を構成する前記複数の画素領域において、それぞれ、前記第1ドメインと前記第2ドメインとの境界と前記第1遮光膜の前記画素領域の中央側の辺との間隔と、前記第1ドメインと前記第2ドメインとの前記境界と前記第2遮光膜の前記画素領域の中央側の辺との間隔との差が5μm以下の範囲内にあることを特徴とする請求項12に記載の液晶表示装置。
  14. 前記画素電極および前記対向電極のそれぞれの線状電極は、前記第1ドメインと前記第2ドメインとの境界において屈曲され、前記第1ドメインにおける伸長方向と前記第2ドメインにおける伸長方向とが異なっていることを特徴とする請求項12に記載の液晶表示装置。
  15. 平面的に観た場合、前記対向電極の複数の線状電極のうち前記ドレイン信号線と隣接する前記第1線状電極は、それぞれ、前記ドレイン信号線を跨ぎ、前記ドレイン信号線を境にして隣接する他の画素領域の対向電極の前記ドレイン信号線に隣接する第1線状電極と共通に形成されていることを特徴とする請求項9に記載の液晶表示装置。
  16. 平面的に観た場合、前記容量信号線は、前記ドレイン信号線に隣接し前記ドレイン信号線の延在方向に延在された線状の突出部を備えるパターンで形成されていることを特徴とする請求項9に記載の液晶表示装置。
JP2009017881A 2009-01-29 2009-01-29 液晶表示装置 Pending JP2010175790A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009017881A JP2010175790A (ja) 2009-01-29 2009-01-29 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017881A JP2010175790A (ja) 2009-01-29 2009-01-29 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2010175790A true JP2010175790A (ja) 2010-08-12

Family

ID=42706842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017881A Pending JP2010175790A (ja) 2009-01-29 2009-01-29 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2010175790A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015227928A (ja) * 2014-05-30 2015-12-17 株式会社ジャパンディスプレイ 液晶表示装置
CN105739194A (zh) * 2012-07-02 2016-07-06 群康科技(深圳)有限公司 影像显示系统
CN105974686A (zh) * 2016-07-19 2016-09-28 上海中航光电子有限公司 一种阵列基板以及显示面板
CN111443535A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 阵列基板及其液晶显示面板
CN112051693A (zh) * 2016-05-12 2020-12-08 联咏科技股份有限公司 显示面板
CN114019733A (zh) * 2017-06-12 2022-02-08 株式会社日本显示器 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264809A (ja) * 2000-03-17 2001-09-26 Hitachi Ltd 液晶表示装置
JP2004219707A (ja) * 2003-01-15 2004-08-05 Hitachi Displays Ltd 液晶表示装置
JP2004271676A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 液晶表示装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264809A (ja) * 2000-03-17 2001-09-26 Hitachi Ltd 液晶表示装置
JP2004219707A (ja) * 2003-01-15 2004-08-05 Hitachi Displays Ltd 液晶表示装置
JP2004271676A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 液晶表示装置及び電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105739194A (zh) * 2012-07-02 2016-07-06 群康科技(深圳)有限公司 影像显示系统
CN105739194B (zh) * 2012-07-02 2022-01-21 群康科技(深圳)有限公司 影像显示系统
JP2015227928A (ja) * 2014-05-30 2015-12-17 株式会社ジャパンディスプレイ 液晶表示装置
US10108056B2 (en) 2014-05-30 2018-10-23 Japan Display Inc. Liquid crystal display device
CN112051693A (zh) * 2016-05-12 2020-12-08 联咏科技股份有限公司 显示面板
CN105974686A (zh) * 2016-07-19 2016-09-28 上海中航光电子有限公司 一种阵列基板以及显示面板
CN114019733A (zh) * 2017-06-12 2022-02-08 株式会社日本显示器 显示装置
CN111443535A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 阵列基板及其液晶显示面板
WO2021227640A1 (zh) * 2020-05-11 2021-11-18 京东方科技集团股份有限公司 阵列基板及其液晶显示面板
CN111443535B (zh) * 2020-05-11 2022-07-29 京东方科技集团股份有限公司 阵列基板及其液晶显示面板
US11822186B2 (en) 2020-05-11 2023-11-21 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrates and liquid crystal display panels thereof

Similar Documents

Publication Publication Date Title
JP4815584B2 (ja) 液晶表示装置及びそれに使用される薄膜トランジスタ表示板
JP5529647B2 (ja) Ffsモード液晶表示装置及びその製造方法
JP5100968B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US8513665B2 (en) Display device with dummy data lines
JP6388298B2 (ja) 薄膜トランジスター表示板
JP2009223245A (ja) 液晶表示装置
JP4057579B2 (ja) 水平配列型(ips)の液晶表示素子及びその製造方法
JP2004139108A (ja) 液晶表示装置
JP2017219669A (ja) 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
JP2005148534A (ja) 液晶表示装置
JP2006259725A (ja) 横電界方式の液晶表示素子及びその製造方法
US10996519B2 (en) Display device
JP2017151702A (ja) 表示装置
JP2010054980A (ja) 液晶表示装置
KR102051563B1 (ko) 액정 표시 장치
JP6450580B2 (ja) カラーフィルタ基板及び表示装置
JP5806383B2 (ja) 液晶表示装置
JP2010175790A (ja) 液晶表示装置
CN111624820B (zh) 显示装置
JP5088687B2 (ja) 電界駆動型装置及び電子機器
JP4407677B2 (ja) 横電界方式の液晶表示パネル
JP5681269B2 (ja) 液晶表示パネル
JP5067756B2 (ja) 液晶表示パネル
KR102639294B1 (ko) 액정 표시 장치
JP7208746B2 (ja) 表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114