KR20140083171A

KR20140083171A - 수평 전계 방식 액정 표시장치

Info

Publication number: KR20140083171A
Application number: KR1020120152483A
Authority: KR
Inventors: 유덕근; 이원호; 정영민; 이상욱; 김태한
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-24
Filing date: 2012-12-24
Publication date: 2014-07-04
Also published as: KR101996654B1

Abstract

본 발명은 수평 전계 방식의 액정 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 액정 표시장치는, 기판 위에 매트릭스 형상으로 정의된 화소 영역; 상기 화소 영역 내에서 제1 폭을 갖는 막대 형상으로 배치된 화소 전극; 그리고 상기 화소 영역 내에서 상기 화소 전극과 동일한 층에서, 상기 제1 폭을 갖는 막대 형상으로 상기 화소 전극으로부터 상기 제1 폭의 1.5 내지 2.5 배인 제2 폭의 거리로 떨어져 배치된 공통 전극을 구비하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 상부 기판; 그리고 상기 박막 트랜지스터 기판과 상기 상부 기판 사이에 개재된 액정 층을 포함한다.본 발명은, 화소 영역의 거의 모든 부분을 개구 영역으로 활용할 수 있는 고 개구율 및 고 휘도를 갖는 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 제공할 수 있다.

Description

수평 전계 방식 액정 표시장치 {Horizontal Electric Field Type Liquid Crystal Display}

본 발명은 수평 전계 방식의 액정 표시장치에 관한 것이다. 특히, 본 발명은 동일 평면상에 공통 전극과 화소 전극이 배열되는 구조를 가지면서 그 사이에 형성되는 전계는 프린지 필드형의 수평 전계가 형성되는 박막 트랜지스터 기판을 구비한 액정 표시장치에 관한 것이다.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 방식과 수평 전계 방식으로 대별된다.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동한다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.

수평 전계 방식의 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; IPS) 모드로 액정을 구동하는 방식이 있다. 이러한 수평 전계 방식의 액정 표시 장치는 시야각이 160도 정도로 수직 전계 방식에 비해 넓으며, 구동 속도가 빠르다는 장점을 가진다. 따라서, 더 좋은 표시 품질을 제공하는 수평 전계 방식의 액정표시장치에 대한 요구가 날로 증가하고 있다.

이하, IPS 모드 수평 전계 방식의 액정 표시 장치에 대하여 상세히 살펴보기로 한다. 종래 기술에 의한 IPS 모드 수평 전계형 액정표시패널은, 박막 트랜지스터(Thin Film Transistor; TFT) 어레이 기판, 칼라 필터 어레이 기판, 그리고 이 두 기판 사이에 개재된 액정 층을 포함한다. 도 1은 종래 기술에 의한 IPS 모드 수평 전계 액정 표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'으로 자른 IPS 모드 수평 전계 액정표시패널용 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.

도 1 및 2에 도시한, 박막 트랜지스터 기판을 구비한 IPS 모드 수평 전계 방식의 액정표시장치는 화소 전극과 공통 전극이 동일 평면 상에서 서로 일정 거리 이격하여 배치함으로써, 그 사이에 형성되는 수평 전계로 액정 층을 구동하여 화상 데이터를 표시한다. 도 1 및 2를 참조하면, 종래 기술에 의한 IPS 모드 수평 전계 액정표시 패널의 박막 트랜지스터 어레이 기판은 하부 기판(SUB) 상에 교차하도록 형성된 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXL) 및 공통 전극(COM)과, 그리고 공통 전극(COM)과 접속되며 게이트 배선(GL)과 나란하게 진행하는 공통 배선(CL)을 구비한다.

게이트 배선(GL)은 박막 트랜지스터(T)의 게이트 전극(G)에 게이트 신호를 공급한다. 데이터 배선(DL)은 박막 트랜지스터(T)의 드레인 전극(D)을 통해 화소전극(PXL)에 화소 신호를 공급한다. 게이트 배선(GL)과 데이터 배선(DL)은 교차구조로 형성되어 화소 영역을 정의한다. 공통 배선(CL)은 화소 영역 내의 일측변에 게이트 배선(GL)과 나란하게 배열되며 액정 구동을 위한 기준전압을 공통 전극(COM)에 공급한다.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전, 유지되도록 한다. 이를 위하여, 박막 트랜지스터(T)는 게이트 배선(GL)에 접속된 게이트 전극(G)과, 데이터 배선(DL)에 접속된 소스 전극(S)과, 화소 전극(PXL)에 접속된 드레인 전극(D)을 구비한다. 또한, 박막 트랜지스터(T)는 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 활성 채널층(A)과, 소스 전극(S) 및 드레인 전극(D)과 오믹 접촉을 위한 오믹 접촉층(도시하지 않음)을 더 포함한다.

화소 전극(PXL)은 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 드레인 콘택홀(DH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(PXL)은 드레인 전극(D)과 접속되고 인접한 게이트 라인(GL)과 나란하게 형성된 수평 화소 전극(PXLh)과, 이 수평 화소 전극(PXLh)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 수직 화소 전극(PXLv)을 구비한다.

공통 전극(COM)은 게이트 절연막(GI), 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 공통 컨택홀(CH)을 통해 공통 배선(CL)과 접속된다. 게이트 배선(GL)과 평행하게 진행하는 일부분은 좀 더 넓은 폭을 가지며 수평 공통 전극(COMh)을 형성한다. 그리고 수평 공통 전극(COMh)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 수직 공통 전극(COMv)을 형성한다. 특히, 수직 공통 전극(COMv)은 화소 영역 내에서 수직 화소 전극(PXLv)과 나란하게 배치된다.

이에 따라, 박막 트랜지스터(T)를 통해 화소 신호가 공급된 수직 화소 전극(PXLv)과 공통 배선(CL)을 통해 기준 전압이 공급된 수직 공통 전극(COMv) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현한다.

이와 같이 화소 전극(PXL)과 공통 전극(COM)이 동일 평면상에서 서로 일정 거리 이격된 구조를 갖는 수평 전계 액정표시패널은 화소 영역 내에서 액정 구동을 위한 충전 용량을 확보하기 위해서는 수평 공통 전극(COMh)과 드레인 전극(D)에서 연장된 부분을 중첩하여 보조 용량(STG)을 형성한다. 또 다른 방법으로는, 수평 공통 전극(COMh)과 수평 화소 전극(PXLh)에서 연장된 부분과 중첩하여 보조 용량을 형성할 수도 있다. 도 2에서는 보조 용량(STG)은 중첩된 수평 공통 전극(COMh)과 연장된 드레인 전극(D) 사이에 개재된 게이트 절연막(GI) 및 채널 층(A)이 이루는 공간 내에 형성된 경우를 나타낸다.

수직 화소 전극(PXLh)과 수직 공통 전극(COMv)이 동일 평면 상에서 일정 간격 이격하여 수평 전계를 이루도록 하기 위해, 박막 트랜지스터(T)를 덮는 보호막(PAS) 위에 평탄화 막(PAC)을 더 포함한다. 평탄화 막(PAC)은 폴리아크릴과 같은 유기 물질이 10000Å 정도의 두께로 형성되는 데, 이 경우, 수평 화소 전극(PXLh)과 수평 공통 전극(COMh) 사이 공간에서 보조 용량을 구축하기가 어렵다. 따라서, 이와 같은 구조에서는, 도 2에서와 같이, 수평 화소 전극(PXLh)과 연결되는 드레인 전극(D)을 연장하여 수평 공통 전극(COMh)과 중첩하도록 형성함으로써, 보조 용량(STG)을 형성하는 것이 바람직하다.

하지만, 수평 공통 전극(COMh)과 드레인 전극(D) 사이에는 4000Å 이상의 두께를 갖는 게이트 절연막(GI)과 2000Å 이상의 두께를 갖는 채널 층(A)이 개재된다. 따라서, 보조 용량(STG)은 6000Å 이상의 두께를 갖는 공간 내에 형성된다. 하여, 아직도 충분한 보조 용량(STG)을 형성하기에는 두 전극(수평 공통 전극(COMh)과 드레인 전극(D))사이의 거리가 먼 편이다. 그 결과, 충분한 보조 용량(STG)을 확보하기 위해서, 수평 공통 전극(COMh)과 드레인 전극(D)이 중첩하는 면적을 넓게 형성하여야 한다. 예를 들어, 도 1에 도시한 것과 같이, 데이터 배선(DL)과 데이터 배선(DL) 사이에 걸친 공간에 거의 꽉 차는 긴 길이와 공통 배선(CL)보다도 넓을 폭을 갖도록 형성하는 것이 바람직하다.

보조 용량(STG)은 화소 영역 내에서 빛을 투과하지 못하는 영역이 된다. 즉, 보조 용량(STG)은 액정표시 패널을 구동하는 데 있어서, 반드시 필요한 구성 요소이지만, 화소의 개구율을 감소하는 주된 원인이 되고 있다.

상기 설명한 바와 같은 IPS 모드 수평 전계형 액정표시장치에서 액정층을 구동하는 수평 전계 형성에 대하여 상세히 살펴보면 다음과 같다. 도 3은 도 1에서 화소 영역 일부인 절취선 II-II'으로 자른 확대 단면도로서, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.

도 3을 참조하면, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 동일 평면상에서 수평 방향으로 나란하게 형성되어 있다. 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 직류 전압차이가 발생하면, 도 3의 곡선과 같이 전기장이 형성된다.

현재 주력으로 생산하고 있는 IPS 모드 수평 전계형 액정표시장치는, 도 3에 도시한 바와 같이, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)은 대략 2.5㎛ 정도의 선 폭을 갖는 막대 형상을 갖는다. 그리고 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)은 선 폭의 4~6배에 해당하는 10~13㎛ 정도의 간격을 갖도록 배열된다. 그리고 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 위에는 액정 층을 구성하는 액정 분자(LCM)들의 초기 배향 상태를 결정하는 배향막(ALG)이 형성되어 있다.

수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 전계가 형성되면, 액정 분자(LCM)들은 전계의 영향으로 재정렬한다. 이와 같은 상태에서, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 수평 전계가 인가될 경우, 수평 전계는 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 서로 가장 인접한 측면 사이에서 형성된다. 반면에, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 바로 윗면에서는 수평 전계가 형성되지 않고, 거의 수직 방향으로만 약한 전계가 발생한다.

이러한 상태에서는, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 위에 놓여 있는 액정 분자(LCM)들 대부분은 수평 전계의 영향을 받을 수 없으므로 재배열되지 않고, 배향막(ALG)에 의한 초기 배열 상태를 유지하게 된다. 즉, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이의 액정 분자(LCM)들은 수평 전계에 의해 구동되어 표시 기능을 발휘 하지만, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 바로 위에 놓인 액정 분자(LCM)들은 수평 전계에 의한 구동이 이루어지지 않아 표시 기능을 발휘하지 못한다. 따라서, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 차지하는 부분은 비 개구 영역(NDA)이 되며, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이 공간만이 개구 영역(DA)이 된다.

이와 같이, IPS 모드 수평 전계형에서는 화소 영역 중에서도 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 차지하는 면적은 개구율 및 휘도에 기여하지 않는 영역이 된다. 이와 같이, 수평 전계형 액정표시장치에서는 화소 전극(PXL) 및 공통 전극(COM)을 투명 도전물질로 제조하더라도, 개구율 및 휘도를 저해하는 요인이 되고 있다.

IPS 모드 수평 전계형의 단점을 해소하기 위해 제시된 방식으로 FFS 모드 수평 전계형 액정표시장치가 있다. 도 4 내지 도 6을 참조하여, FFS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 4는 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 5는 도 4에서 절취선 III-III'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.

도 4 및 5를 참조하면, FFS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL), 그리고 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 또한, 박막 트랜지스터 기판은 게이트 배선(GL) 및 데이터 배선(DL)의 교차 구조로 화소 영역을 정의한다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통 전극(COM)을 구비한다. 여기서는, 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.

공통전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)에서 분기한다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 채널 층(A)을 포함한다.

특히, FFS 모드 수평 전계형의 경우 화소 전극(PXL)과 공통 전극(COM)이 중첩된 구조를 갖는다. 이 중첩된 부분이 보조 용량(STG)을 형성하는데, IPS 모드에 비해 보조 용량(STG)의 면적이 훨씬 크다. 따라서, 보조 용량(STG)을 구동하는데 적합하도록 반도체 층(A)을 높은 전하 이동도 특성을 갖는 산화물 반도체 물질로 형성하는 것이 바람직하다. 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이의 분리된 부분을 통해 유입되는 식각액으로부터 산화물 반도체 채널 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.

화소 전극(PXL)은 게이트 절연막(GI) 위에 형성된다. 그리고 반도체 채널 층(A)의 타측면 상부면과 접촉하는 드레인 전극(D)의 일측변과 접촉한다.

한편, 공통 전극(COM)은 화소 전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소 전극(PXL)과 중첩하도록 형성된다. 화소 전극(PXL)과 공통 전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.

이상과 같은, FFS 모드의 수평 전계형 액정표시장치는 화소 전극(PXL)과 공통 전극(COM)이 완전히 중첩된 구조를 갖는다. 도 6은 도 4에서 화소 영역 일부인 절취선 IV-IV'로 자른 확대 단면도로서, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.

도 6에서 보는 바와 같이, FFS 모드에서는 화소 전극(PXL) 및 공통 전극(COM) 자체 바로 상부 영역에서도 프린지 필드에 의한 수평 전계가 형성된다. IPS 모드와 비교했을 때, 훨씬 높은 개구율을 확보할 수 있다. 그러나 FFS 모드에서는 화소 전극(PXL)과 중첩하여 형성된 다수 개의 공통 전극(COM)들 사이의 정 중앙부(ⓛ)에서는 수평 전계가 약하게 형성된다.

즉, 화소 전극(PXL)과 공통 전극(COM) 사이에 직류 전압차이가 발생하면, 도 6에서 도시한 곡선과 같이 형태로 전기장이 형성된다. 도 6에서와 같이, 화소 영역 내의 대부분 영역에서 수평 전계가 형성되지만, 이웃하는 공통 전극(COM)들 사이, 특히 정 중앙부(ⓛ)에서는 수평 전계가 약해지는 영역이 발생한다. 그 결과, 이 부분에서의 투과율이 감소하는 현상이 발생한다.

이와 같이 FFS 모드가 IPS 모드에 비해서 개구율이 개선된 것은 확실하지만, 여전히 투과율을 저해하는 구조적인 문제점을 내포하고 있다. 고 해상도 액정표시장치가 요구되고 있는 상황에서는 동일한 소비 전력으로 더 높은 휘도값을 갖는 액정표시장치가 절실하게 필요한 상황이다.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, IPS 모드와 FFS 모드에 의한 수평 전계 방식 액정표시 패널에서 발생하는 문제점을 모두 극복할 수 있는 수평 전계 방식 액정 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 프린지 필드에 의한 수평 전계를 형성함으로써 전극부도 개구 영역이 되며, 동일 평면상에서 화소 전극과 공통 전극이 서로 이웃하는 구조를 갖는 박막 트랜지스터 기판을 구비한 수평 전계 방식 액정 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 화소 영역을 거의 모두 개구 영역으로 활용할 수 있는 수평 전계형 액정 표시장치를 제공하는 데 있다.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 액정 표시장치는, 기판 위에 매트릭스 형상으로 정의된 화소 영역; 상기 화소 영역 내에서 제1 폭을 갖는 막대 형상으로 배치된 화소 전극; 그리고 상기 화소 영역 내에서 상기 화소 전극과 동일한 층에서, 상기 제1 폭을 갖는 막대 형상으로 상기 화소 전극으로부터 상기 제1 폭의 1.5 내지 2.5 배인 제2 폭의 거리로 떨어져 배치된 공통 전극을 구비하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 상부 기판; 그리고 상기 박막 트랜지스터 기판과 상기 상부 기판 사이에 개재된 액정 층을 포함한다.

상기 액정 층은 유전율 이방성 차이가 4 ~ 5(C²/Nm²)인 것을 특징으로 한다.

상기 화소 영역은, 상기 기판 위에 서로 직교하도록 배치된 게이트 배선 및 데이터 배선에 의해 정의되고; 상기 공통 전극은, 상기 게이트 배선과 평행하게 배치된 공통 배선에서 분기하고; 상기 화소 전극은, 상기 게이트 배선과 상기 데이터 배선에 연결된 박막 트랜지스터의 드레인 전극에 연결되는 것을 특징으로 한다.

상기 제1 폭은 2.0㎛ 이하이고, 상기 제2 폭은 5.0㎛ 이하인 것을 특징으로 한다.

상기 화소 전극과 상기 공통 전극 사이에는 프린지 필드에 의한 수평 전계가 형성되는 것을 특징으로 한다.

본 발명에 의한 수평 전계형 액정 표시장치는, 공통 전극과 화소 전극이 IPS 모드 방식을 따르면서, 그 사이에는 프린지 필드 방식으로 수평 전계가 형성된다. 따라서, 전극부도 개구 영역으로 활용할 수 있다. 또한, 공통 전극과 화소 전극의 이격 간격이 충분히 가까이 배열되어 액정 용량이 증가하여, 액정 구동에 필요한 전체 용량이 보조 용량을 필요로 하지 않을 정도로 큰 값을 갖는다. 따라서, 화소 영역 내에 비 개구 영역인 보조 용량을 극소화하거나 아예 형성할 필요가 없을 수 있다. 그 결과, 화소 영역의 거의 모든 부분을 개구 영역으로 활용할 수 있는 고 개구율 및 고 휘도를 갖는 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 제공할 수 있다.

도 1은 종래 기술에 의한 IPS 모드 수평 전계 액정표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'으로 자른 IPS 모드 수평 전계 액정표시패널용 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 도 1에서 화소 영역 일부인 절취선 II-II'으로 자른 확대 단면도로서, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 4는 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 5는 도 4에서 절취선 III-III'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 6은 도 4에서 화소 영역 일부인 절취선 IV-IV'로 자른 확대 단면도로서, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동상태를 나타내는 개략도.
도 7은 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 8은 도 7에서 절취선 V-V'으로 자른 단면도로서, 본 발명에 의한 수평 전계형 액정 표시장치의 화소 전극과 공통 전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동 상태를 나타내는 개략도.
도 9는 화소 전극과 공통 전극 사이의 간격에 따라 액정 구동 전압과 투과율 사이의 상관 관계를 나타내는 비교 그래프.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 7은 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 8은 도 7에서 절취선 V-V'으로 자른 단면도로서, 본 발명에 의한 수평 전계형 액정 표시장치의 화소 전극과 공통 전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동 상태를 나타내는 개략도이다.

도 7을 참조하면, 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판은, 하부 기판(SUB) 상에 교차하도록 형성된 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXL) 및 공통 전극(COM)과, 그리고 공통 전극(COM)과 접속되며 게이트 배선(GL)과 나란하게 진행하는 공통 배선(CL)을 구비한다.

공통 전극(COM)은 게이트 절연막(GI), 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 공통 컨택홀(CH)을 통해 공통 배선(CL)과 접속된다. 게이트 배선(GL)과 평행하게 진행하는 일부분은 좀 더 좁은 폭을 갖는 것이 바람직하다. 그리고 공통 배선(CL)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 공통 전극(COM)이 배치된다. 특히, 공통 전극(COM)은 화소 영역 내에서 수직 화소 전극(PXLv)과 나란하게 배치된다.

이에 따라, 박막 트랜지스터(T)를 통해 화소 신호가 공급된 수직 화소 전극(PXLv)과 공통 배선(CL)을 통해 기준 전압이 공급된 공통 전극(COM) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현한다.

도 8을 참조하면, 본 발명에 의한 박막 트랜지스터 기판에서 수직 화소 전극(PXLv)과 공통 전극(COM)은 막대 형상을 갖는 것으로 폭은, 종래의 IPS 모드 박막 트랜지스터 기판에서와 같이, 약 2.5㎛를 가질 수 있다. 하지만, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 떨어진 거리는 전극 폭의 약 1.0 ~ 2.5배인 2.5 ~ 6.5㎛인 것을 특징으로 한다. 바람직하게는 1.5배 ~ 2배인 것을 특징으로 한다. 이와 같이 수직 화소 전극(PXLv)과 공통 전극(COM)을 가깝게 배치한 이유는 크게 두 가지이다.

이하, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 떨어진 거리를 대폭 줄여 설계한 이유를 설명한다. 수직 화소 전극(PXLv)과 공통 전극(COM) 사이에 전계가 인가되지 않은 상태에서는 블랙(Black) 계조를 표현한다. 한편, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이 최대 전압이 인가되면, 액정 층이 구동하여 화이트(White) 계조를 표현한다. 이러한 관계를 수식으로 나타내면, 다음 수학식 1 내지 2와 같다. 수학식 1은 액정을 구동하기 위한 최대 전압을 나타낸 수식이다. 수학식 2는 액정을 구동하기 위한 최소 전압을 나타내는 수식이다.

여기서, Vp,max는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 최대 전압 차이가 발생한 상태를, Cgs는 게이트와 소스 사이의 기생 용량의 크기를, Clc,max는 액정의 최대 용량의 크기를, Cst는 보조 용량의 크기를, 그리고 Vgh는 게이트 하이 전압을 나타낸다.

여기서, Vp,min은 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 최소 전압 차이가 발생한 상태를, Cgs는 게이트와 소스 사이의 기생 용량의 크기를, Clc,min은 액정의 최소 용량의 크기를, Cst는 보조 용량의 크기를, 그리고 Vgl은 게이트 로우 전압을 나타낸다.

즉, 액정을 구동하기 위해서는, 최대 전압과 최소 전압 사이에서 계조를 구현하게 된다. 이때, 최대 전압과 최소 전압의 차이가 너무 크면, 신속한 계조 변화를 위한 구동이 불가능해진다. 수학식 1과 2에 의하면, 최대 전압과 최소 전압의 차이를 결정하는 것은 Clc,max와 Clc,min이다. 이를 수식으로 나타내면, 다음 수학식 3과 같다. 수학식 3은 (수학식 1)-(수학식 2)와 같다.

수학식 3을 보면, Vp,max와 Vp,min의 차이를 작게 하기 위해서는 Clc, max와 Clc,min의 차이가 작아야 한다. 즉, 액정의 유전 이방성을 작게 하여야 하는데, 이는 액정 물질에 관한 것으로 인위적으로 설계 할 수 있는 값이 아니다. 따라서, 인위적으로 조절할 수 있는 것으로, 종래 기술에서는 보조 용량(STG)를 형성하여, Cst의 값을 크게 하여 액정 유전 이방성에 의한 영향을 줄이는 방법을 사용한 것이다.

하지만, 본 발명에서는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 간격을 좁혀서, Clc,max와 Clc,min의 차이를 보조 용량을 구비한 종래 기술에서의 Clc,max와 Clc,min의 차이 수준을 유지하도록 하였다. 즉, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 간격을 좁혀, 수평 전계를 강하게 형성함으로써, 액정 구동에 필요한 최대 전압과 최소 전압의 차이를 줄일 수 있다. 이로 인해, 보조 용량이 필요 없거나 아주 극소화할 수 있는 구조를 이룩할 수 있다.

따라서, 도 7에서와 같이, 보조 용량이 필요 없거나 아주 극소화되므로, 기존에 보조 용량이 차지했던 영역까지도 수직 화소 전극(PXLv)과 공통 전극(COM)을 형성함으로써 개구율을 더욱 높일 수 있다. 특히, 공통 배선(CL) 중 데이터 배선(DL) 사이에 배치된 부분을 좀 더 작은 너비를 갖도록 형성함으로써 개구율을 더욱 확보할 수 있다.

또한, 공통 배선(CL)과 수평 화소 전극(PXLh)이 아주 좁은 면적이지만 일부 중첩하고 있기 때문에, 미세하나마 보조 용량(Cst)을 형성할 수 있다. 본 발명에서는 의도적으로 보조 용량을 확보하기 위해 보조 용량 전극을 형성하지 않는다. 다만, 구조적으로 미세하지만 중첩에 의해 형성되는 보조 용량을 필요한 경우 이용할 수 있으므로, 의도적인 보조 용량 형성으로 인해 개구 영역의 감소 없이, 개구 영역을 최대로 확보할 수 있다.

다시, 도 8을 참조하면, 수직 화소 전극(PXLv)과 공통 전극(COM)이 가깝게 배치하는 또 다른 이유를 설명한다. 수직 화소 전극(PXLv)과 공통 전극(COM)을 가깝게 배치하면, 두 전극 사이에는 프린지 필드 형 전계를 형성할 수 있다. 즉, 도 8에서 표시한 곡선과 같이 이웃하는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이에서 포물선 형상의 전계가 형성된다. 또한, 수직 화소 전극(PXLv)과 공통 전극(COM)의 거리가 가깝기 때문에, 전극의 상부 층에도 프린지 필드형 전계가 형성된다.

그 결과, 도 8의 맨 위에 그려진 곡선과 같이, 액정 층에 영향을 주는 전계는 거의 기판의 표면에 수평한 방향으로 형성된다. 즉, 수직 화소 전극(PXLv)과 가장 가까이 이웃하는 전극은 항상 공통 전극(COM)이 되므로, 종래 기술에 의한 프린지 필드형 기판에서와 같이, 수평 전계가 일부 저하되는 영역이 발생하지 않고, 거의 균일한 수평 전계를 형성할 수 있다.

종래 기술에 의한 프린지 필드형 박막 트랜지스터 기판에서, 강한 프린지 필드를 형성하기 위해 막대 전극(공통 전극(COM))을 더 조밀하게 배치할 경우, 하부 전극(화소 전극(PXL))과 중첩하는 면적이 지나치게 커진다. 이 경우, 보조 용량이 지나치게 커져서, 구동시 전력을 너무 많이 필요로 하여, 오히려 예상치 못하는 문제가 발생할 수 있다. 하지만, 본 발명에서는 전극들의 배치를 조밀하게 하더라도, 보조 용량이 커지는 문제가 없으므로 더 좋은 효과를 얻을 수 있다.

이와 같이, 본 발명에 의한 박막 트랜지스터 기판은, 전극 구조는 IPS 모드의 박막 트랜지스터 기판과 유사한 구조를 갖되, 전계는 프린지 필드에 의한 수평 전계를 형성한다. 이를 위해, 본 발명에 의한 박막 트랜지스터 기판은, 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리가 전극 폭의 1.5 내지 2배의 값을 갖도록 배치한다.

큰 관점에서 보면, 본 발명은 액정 표시장치에 관련된 것이다. 액정 표시장치는 유전 이방성과 광학 이방성을 갖는 액정 물질을 이용하는 것이다. 즉, 유전 이방성을 이용하여 전계를 변화함으로써 액정의 배열 상태를 변화할 수 있다. 액정 상태가 변화함에 따라 이를 통과하는 빛에 대한 이방성을 이용하여, 빛의 투과도를 조절할 수 있다. 즉, 광학 이방성의 차이가 클수록 구현하고자 하는 투과도 조절 정도가 용이하다. 하지만, 유전 이방성의 차이가 크면, 이를 구동하는 것이 어렵다. 따라서, 광학 이방성은 크지만 유전 이방성은 작은 액정 물질이 가장 바람직하다.

그러나, 이는 물질의 특성에 관련된 것이므로, 이러한 액정 물질을 찾는다는 것은 거의 불가능하다. 본 발명에서는 액정을 구동하기 위한 요소들의 구조를 개선하여, 광학 이방성이 큰 액정 물질을 유전 이방성을 작게 구동할 수 있도록 하였다. 특히, 액정 구동을 위한 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리를 좁게 형성함으로써, 보조 용량을 구축하지 않고도 유전 이방성에 영향을 받지않고 구동할 수 있다.

본 발명의 특징을 더욱 효과적으로 구현하기 위해서는, 수직 화소 전극(PXLv)과 공통 전극(COM)의 폭을 더 좁게 형성하는 것이 좋다. 예를 들어, 수직 화소 전극(PXLv)과 공통 전극(COM)의 폭을 1.0 ~ 2.0㎛로 미세한 폭을 갖도록 형성하는 것이 바람직하다. 이 경우, 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리는 1.5 ~ 4.5㎛로 설계할 수 있다.

이와 같이 전극들의 폭을 좁게 형성하면, 전극 사이의 공간도 더 좁게 형성할 수 있다. 따라서, 동일한 전압을 사용하더라도, 더 강한 프린지 필드를 형성할 수 있고, 이는 화소 영역 전체에 걸쳐 더욱 일정한 수평 전계를 형성할 수 있다.

다음 표 1은 본 발명에 의한 세 가지 액정 표시 패널과 종래 기술에 의한 액정 표시 패널의 화소 구조를 비교한 것이다.

구분	전극 폭(㎛)	전극 간격(㎛)	간격의 수(개)	Clc,max / Clc,min
종래 IPS	2.54	11.27	14	1.28
본 발명의 예 1	2.0	4.40	26	1.15
본 발명의 예 2	1.5	3.40	34	1.15
본 발명의 예 3	1.2	2.76	42	1.14

표 1을 참조하면, 본 발명에 의한 수평 전계 방식의 액정 표시장치용 박막 트랜지스터 기판은 전극의 폭은 2㎛ 이하의 값을 갖고, 전극 간의 거리는 5㎛ 이하인 구조적인 특징이 있다. 즉, 본 발명은 보조 용량을 줄이거나 제거하기 위한 방법으로, 기존에 알려진 방식인 전극의 크기를 줄이거나, 전극의 간격을 줄이는 방법을 사용하지 않는다. 본 발명에서는 액정 구동 매카니즘에서, 보조 용량이 필요한 원인인 최대 액정 용량과 최소 액정 용량의 차이를 줄임으로써 보조 용량을 제거한다. 이를 위해, 본 발명에서는 공통 전극과 화소 전극 사이의 간격을 줄였으며, 보조 용량이 차지하는 면적을 극소화 혹은 제거하여 개구 영역을 극대화한다.

표 1에서 간격의 수는 화소 영역 내에서 수직 화소 전극(PXLv)과 공통 전극(COM) 사이를 이루는 공간의 개수를 의미한다. 이 간격의 수가 중요한 의미를 갖는데, 이하 이에 대해서 설명한다.

도 1을 참조하면, 데이터 배선(DL)의 바로 오른쪽에는 공통 배선(CL)에서 분기한 수직 공통 전극(COMv)이 배치된다. 데이터 배선(DL)은 항상 변화하는 전압이 인가되는 배선이다. 따라서, 변화하는 전압 값은 바로 이웃하는 수직 화소 전극(PXLv)에 영향을 줄 수 있다. 이를 방지하기 위해, 수직 공통 전극(COMv)을 데이터 배선(DL)의 가장자리에 배치한다.

그렇다 하더라도, 데이터 배선(DL)과 가장 근접한 개구 영역인 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이의 공간에서는 다른 전극 간격 영역과 달리 올바른 전계가 인가되지 않을 수 있다. 종래 기술에 의하면, 전체 간격의 수에 대한 데이터 배선(DL)과 가장 근접한 개구 영역의 비율은 1/14을 차지한다. 이를 방지하기 위에, 데이터 배선(DL)을 차폐하기 위한 공통 배선(COM)을 더 형성하기도 한다.

하지만, 표 1을 참조하여, 본 발명 예 1에 의하면, 1/26이고, 본 발명의 예 2에 의하면 1/34, 그리고 본 발명의 예 3에 의하면 1/42로서 훨씬 작은 영역 비율을 갖는다. 따라서, 데이터 배선(DL)과 가장 인접하는 전극간 공간에서 전계 불량이 발생하더라도, 전체 개구율이나 휘도에는 큰 영향을 받지 않는다. 즉, 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판은 데이터 배선(DL)을 차폐하기 위한 추가 구조가 없어도 고 휘도의 화질을 제공한다.

이와 같이 본 발명은 동일 평면상에 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 가깝게 배치되어 프린지 필드를 형성하고, 보조 용량 전극을 배제할 수 있는 구조에 관한 것이다. 여기서, 전극들의 간격을 어느 정도 유지하는 것이 가장 바람직한 것인가 하는 것이 중요한 요소가 된다. 이전에 동일 출원인이 출원하고 공개된 발명 10-2011-0107654(공개번호)에 의하면, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 간격은 전극 폭의 0.5 내지 1.5 배 사이로 상당히 가까운 간격을 제시한 바 있다.

이는 본 발명의 사상과 일맥 상통하는 바가 있지만, 고 휘도 액정 표시장치를 제공하는 측면에서 보면, 최적화된 내용은 아니다. 전극 사이의 간격이 너무 좁을 경우, 오히려 여러 가지 역 효과가 발생할 수 있다. 따라서, 본 발명에서는 고 개구율 및 고 휘도 액정 표시장치를 제공하기 위해 가장 최적의 조건을 갖는 구조를 제시한다.

수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 간격에 따라서 투과율의 변화를 대략적으로 검토하면 도 9에 도시한 그래프와 같다. 화소 전극과 공통 전극 사이의 간격에 따라 액정 구동 전압과 투과율 사이의 상관 관계를 나타내는 비교 그래프이다. 도 9에서는 전극 폭은 2.0㎛로 일정하고, 전극의 간격을 2.0(1배수; 점선), 10.3(5배수; 실선), 20.0(10배수; 일점 쇄선)로 변경한 경우의 비교 그래프이다.

도 9를 참조하면, 실선으로 표시한 그래프는 현재 주로 사용하는 IPS 구조를 대표하는 그래프로서, 전극 간격이 전극 폭의 약 5배에 해당한다. 일점 쇄선으로 표시한 그래프는 IPS 구조에서 전극 자체가 비 개구 영역이 되므로, 간격을 넓혀서 전극의 개수를 줄여 개구율(투과율)을 높이고자 하는 경우를 나타내는 그래프이다. 이 경우, 전극의 간격이 너무 멀기 때문에 액정을 구동하는 데 필요한 전압이 급격히 증가한다. 이는 고전압용 구동 소자가 필요하고, 전력 소비가 높아지는 문제가 있다.

점선으로 표시한 그래프는 전극의 간격을 좁혀서 프린지 필드를 형성함으로써 전극 자체 영역도 개구 영역으로 활용한 경우로, 공개번호 10-2011-0107654와 같이, 전극 간격이 전극 폭의 약 1배에 해당한다. 전극 간격이 작아서 구동 전압이 낮아지는 효과를 얻을 수 있다. 하지만, 그래프 곡선의 기울기가 급격하게 변한 것을 알 수 있다. 이는 실제 제조했을 때, CD loss에 의하여, 즉 공정 편차에 의해 영향을 많이 받는다는 것을 의미한다. 다시 말해, 대면적으로 제조할 경우, 전체 면적에 걸쳐 전극 폭 및 전극 간격이 완벽하게 일치하지 않고, 약간의 편차가 발생하는데, 이 편차에 의해 투과율의 분포가 균일하지 않게 된다. 즉, 대화면 액정 표시장치에서 균일한 휘도 분포를 갖지 않고, 부분적으로 밝거나 어두운 부분이 생기고, 그 편차가 심해서 화질이 좋지 않을 수 있다.

그리고 전극 폭을 좁게 배치하면, 한 화소 안에 배치되는 전극의 개수가 많아진다. 이는 화소 면적 대비 전극 면적의 비율이 커진다는 것을 의미한다. 전극은 투명 도전 물질이지만 투과도가 95% 정도이다. 투명 물질이더라 하더라도, 많은 면적을 차지하면 그만큼 투과도가 저하되는 것은 피할 수 없다. 즉, 전극 간격을 좁히더라도 지나치게 좁히면 투과도 향상에 바람직하지 않다.

또한, 구동하는 액정 응답 특성을 고려하여야 한다. 액정 응답 특성은 아주 복잡한 수식으로 표현되지만, 간략하게 표현해서, 액정 응답 특성(속도)는 전압의 제곱에 반비례한다. 즉, 구동 전압이 작아지면, 응답 특성이 급격하게 저하되는 문제가 발생한다.

전극 간격을 좁힐 때 이와 같이 여러 사항을 함께 고려하여 전극 간격의 비율을 결정하여야 한다. 본 발명에서는, 이러한 발생할 수 있는 상황들을 모두 고려하여, 전극 간격을 전극 폭의 1.5배 내지 2.5배 사이에서 최적의 투과율을 얻을 수 있었다. 이 경우에도, 도 9에서 실선 그래프보다 점선 그래프에 가까운 곡선을 갖는다. 따라서, 이를 해결하기 위해, 사용하는 액정 물질의 특성을 변경하는 것이 바람직하다.

특히, Δε 즉, 유전율 이방성을 갖는 액정 물질의 최대 유전율과 최소 유전율 사이의 차이가 4 ~ 5 (C²/Nm²)가 되도록 액정 물질의 특성을 조절하는 것이 바람직하다. 그 결과, 투과율 대비 전압의 그래프는 도 9의 실선과 동일한 그래프를 만족할 수 있다. 즉, 응답 특성을 최적화된 조건에 맞도록 조절할 수 있다.

결론적으로, 본 발명에 의한 고 투과 및 고 개구율을 갖는 수평전계 방식의 액정 표시장치는 동일 평면상에 화소 전극과 공통 전극이 배치되며, 화소 전극과 공통 전극은 전극 폭의 1.5 내지 2.5 배의 간격으로 배치되는 것이 바람직하다. 특히, 화소 영역 내에서 전극이 차지하는 비율을 가급적 작게 하기 위해서는, 화소 전극과 공통 전극의 전극 폭은 2.0㎛ 이하의 폭을 갖고, 전극 간격은 5.0㎛이하의 간격을 갖는 것이 바람직하다. 또한, 이러한 전극 구조에서 사용하는 액정 물질은 유전율 이방성 차이값(Δε)이 4 ~ 5(C²/Nm²)인 것이 바람직하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

GL: 게이트 배선 DL: 데이터 배선
CL: 공통 배선 T: 박막 트랜지스터
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 SUB: 기판
Cst, STG: 보조 용량 PAS: 보호막
PXL: 화소 전극 COM: 공통 전극
PXLh: 수평 화소 전극 PXLv: 수직 화소 전극
COMh: 수평 공통 전극 COMv: 수직 공통 전극
DH: 드레인 콘택홀 CH: 공통 콘택홀

Claims

기판 위에 매트릭스 형상으로 정의된 화소 영역; 상기 화소 영역 내에서 제1 폭을 갖는 막대 형상으로 배치된 화소 전극; 그리고 상기 화소 영역 내에서 상기 화소 전극과 동일한 층에서, 상기 제1 폭을 갖는 막대 형상으로 상기 화소 전극으로부터 상기 제1 폭의 1.5 내지 2.5 배인 제2 폭의 거리로 떨어져 배치된 공통 전극을 구비하는 박막 트랜지스터 기판;
상기 박막 트랜지스터 기판과 대향하는 상부 기판; 그리고
상기 박막 트랜지스터 기판과 상기 상부 기판 사이에 개재된 액정 층을 포함하는 것을 특징으로 하는 수평 전계형 액정 표시장치.
제 1 항에 있어서,
상기 액정 층은 유전율 이방성 차이가 4 ~ 5(C²/Nm²)인 것을 특징으로 하는 수평 전계형 액정 표시장치.
제 1 항에 있어서,
상기 화소 영역은, 상기 기판 위에 서로 직교하도록 배치된 게이트 배선 및 데이터 배선에 의해 정의되고;
상기 공통 전극은, 상기 게이트 배선과 평행하게 배치된 공통 배선에서 분기하고;
상기 화소 전극은, 상기 게이트 배선과 상기 데이터 배선에 연결된 박막 트랜지스터의 드레인 전극에 연결되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
제 1 항에 있어서,
상기 제1 폭은 2.0㎛ 이하이고,
상기 제2 폭은 5.0㎛ 이하인 것을 특징으로 하는 수평 전계형 액정 표시장치.
제 1 항에 있어서,
상기 화소 전극과 상기 공통 전극 사이에는 프린지 필드에 의한 수평 전계가 형성되는 것을 특징으로 하는 수평 전계형 액정 표시장치.