KR20090031441A - 배선용 적층막 및 배선 회로 - Google Patents

배선용 적층막 및 배선 회로 Download PDF

Info

Publication number
KR20090031441A
KR20090031441A KR1020097002267A KR20097002267A KR20090031441A KR 20090031441 A KR20090031441 A KR 20090031441A KR 1020097002267 A KR1020097002267 A KR 1020097002267A KR 20097002267 A KR20097002267 A KR 20097002267A KR 20090031441 A KR20090031441 A KR 20090031441A
Authority
KR
South Korea
Prior art keywords
wiring
layer
metal layer
resistance metal
low resistance
Prior art date
Application number
KR1020097002267A
Other languages
English (en)
Inventor
다카시 구보타
요시노리 마츠우라
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20090031441A publication Critical patent/KR20090031441A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

보다 낮은 저항값을 실현할 수 있는 배선용 회로 형성 기술을 제공하는 것이며, 특히, 대형화의 액정 디스플레이로서도, 배선 저항을 확실히 저(低)저항화하는 것이 가능한 배선용 적층막을 제안한다. 본 발명은, 저저항 금속층과, Ni를 0.5at%∼10.0at% 함유하는 Al-Ni계 합금층이 적층된 것을 특징으로 하는 배선용 적층막으로 했다. 이 저저항 금속층은, Au, Ag, Cu, Al의 적어도 1종 이상의 원소를 함유하고, 비저항값이 3μΩ·cm 이하이다.
배선용 회로 형성 기술, 저저항 금속층, Al-Ni계 합금층

Description

배선용 적층막 및 배선 회로{MULTILAYER FILM FOR WIRING AND WIRING CIRCUIT}
본 발명은, 액정 디스플레이 등의 표시 디바이스에 있어서의 소자의 배선 회로 형성 기술에 관한 것이며, 특히, 저(低)저항의 배선 회로를 실현하기 위해서 적합한 배선용 적층막에 관한 것이다.
근래, 액정 디스플레이는, 다양한 전자 기기의 표시에 사용되고 있고, 특히 액정 텔레비전의 수요의 확대는 괄목할 만하며, 더욱 대형의 액정 디스플레이 개발이 진행되고 있다. 이 액정 디스플레이의 표시 디바이스로서는, 예를 들면 박막 트랜지스터(Thin Film Transistor, 이하, TFT로 약칭한다)가 알려져 있고, 이 TFT를 구성하는 배선 재료로서는, 알루미늄(Al)계 합금이 사용되고 있다.
예를 들면, 액티브 매트릭스 타입의 액정 디스플레이의 경우, 스위칭 소자로서의 TFT는, ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide) 등의 투명 전극(이하, 투명 전극층이라 칭하는 경우가 있다)과, Al, Cu 등의 저저항 금속 재료에 의해 형성된 배선 회로(이하, 배선 회로층이라 칭하는 경우가 있다)로 소자가 구성되어 있다. 그리고, 이와 같은 소자 구조에서는, 배선 회로가 투명 전극과 접합되 는 부분이나, TFT 내에서의 n+-Si(인 도핑된 반도체층)와 접합시키는 부분이 존재하기 위해서, 몰리브덴(Mo)이나 텅스텐(W), 티타늄(Ti) 등의 고융점 금속 재료로 이루어지는, 소위 캡층이 형성된다.
이 캡층은, Al, Cu 등의 저저항 재료로 이루어지는 배선 회로의 보호막으로서 기능한다. 또한, n+-Si와 같은 반도체층과 배선 회로의 접합에 있어서는, 제조 공정 중의 열 프로세스에 의해, Al 등의 저저항 금속 재료와 Si가 상호 확산하는 것을 방지하는 기능을 갖는다. 또한, 투명 전극층과 Al 등의 저저항 금속 재료를 접합하는 경우에 있어서는, 오믹 접합이 실현할 수 있도록, 캡층을 개재시키는 것이 행해지고 있다.
여기서, 도 1을 참조하면서, 상기한 소자 구조의 일례에 대하여 구체적으로 설명한다. 도 1에는, 액정 디스플레이에 있어서의 a-Si 타입의 TFT 단면 개략도를 나타내고 있다. 이 TFT 구조에서는, 유리 기판(1) 위에, 게이트 전극부(G)를 구성하는 Al계 합금 배선 재료로 이루어지는 전극 배선 회로층(2)과, Mo나 Mo-W 등으로 이루어지는 캡층(3)이 형성되어 있다. 그리고, 이 게이트 전극부(G)에는, 그 보호막으로서 SiNx의 게이트 절연막(4)이 마련되어 있다. 또한, 이 게이트 절연막(4) 위에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극 배선 회로층(2), 캡층(3)이 순차 퇴적되고, 적절히 패턴 형성됨으로써, 드레인 전극부(D)와 소스 전극부(S)가 마련된다. 이 드레인 전극부(D)와 소스 전극부(S) 위 에는, 소자의 표면 평탄화용 수지 또는 SiNx의 절연막(4')이 피복된다. 또한, 소스 전극부(S)측에는, 절연층(4')에 콘택트홀(CH)이 마련되고, 그 부분에 ITO나 IZO의 투명 전극층(7')이 형성된다. 이와 같은 전극 배선 회로층(2)에 Al계 합금 배선 재료를 사용하는 경우에는, n+-Si 반도체층(7)과 전극 배선층(2) 사이나 콘택트홀(CH)에서의 투명 전극층(7')과 전극 배선층(2) 사이에, 캡층(3)을 개재시키는 구조로 되어 있다(예를 들면, 비특허문헌 1 참조).
비특허문헌 1 : 우치타 다츠오 편저,「차세대 액정 디스플레이 기술」, 초판, 주식회사공업조사회, 1994년 11월 1일, p.36-38
[발명의 개시]
[발명이 해결하고자 하는 과제]
도 1에 나타내는 소자 구조에서는, 비교적 저항값이 큰 Mo나 W 등의 캡층을 갖기 때문에, Al이나 Cu의 저저항 금속 재료를 채용하고 있음에도 불구하고, 소자를 구성했을 때의 배선 저항은 필연적으로 커지는 경향이 된다. 특히, 제6∼7세대의 액정 텔레비전, 그리고 제8세대 이후 대형화한 액정 텔레비전을 제조하는 경우, 이 대형화에 따라 배선 회로 길이 등도 연장되기 때문에, 소자의 배선 저항은 더욱 고저항화하는 것이 예상된다. 이와 같으므로, 종래 캡층으로서 사용되고 있는 Mo나 W 등의 고융점 재료보다도 저저항이며, 또한, 배선 회로를 형성하는 저저항 금속 재료와 Si의 상호 확산을 방지할 수 있고, 혹은 투명 전극층과 직접 접합할 수 있는 새로운 캡층이 요망되고 있었다.
본 발명은, 이상과 같은 사정을 배경으로 이루어진 것이며, 보다 낮은 저항값을 실현할 수 있는 배선용 회로 형성 기술을 제공하는 것이며, 특히, 대형화의 액정 디스플레이로서도, 배선 저항을 확실히 저저항화하는 것이 가능한 배선용 적층막을 제안하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하고자, 본 발명은, 저저항 금속층과, Ni를 0.5at%∼10.0at% 함유하는 Al-Ni계 합금층이 적층된 것을 특징으로 하는 배선용 적층막에 관한 것이다.
본 발명에서의 저저항 금속층은, Au, Ag, Cu, Al의 적어도 1종 이상의 원소를 함유하는 것이 바람직하다.
또한, 본 발명에서의 저저항 금속층은, 비저항값이 3μΩ·cm 이하인 것이 바람직하다.
본 발명은, 상기 본 발명에 따른 배선용 적층막에 에칭 처리를 실시하여 얻어지는 배선 회로에 관한 것이다. 또한, 그 배선 회로를 갖는 소자에 관한 것이다. 또한, 본 발명에서의 소자는, Al-Ni계 합금층의 일부가, 투명 전극층 및/또는 반도체층과 직접 접합되어 있는 것이어도 좋다.
[도 1] TFT 개략 단면도.
[도 2] 평가 샘플의 개략 평면도.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명에서의 최량의 실시 형태에 대하여 설명하지만, 본 발명은 하기 실시 형태에 한정되는 것은 아니다.
본 발명에 따른 배선용 적층막은, 저저항 금속층과 Al-Ni계 합금층이 적층된 것이다. 이 Al-Ni계 합금은, 열이력에 대한 내열성이 뛰어나고, 소위 힐록(hillock)이나 딤플(dimple)이라 불리는, 열처리했을 때에 생기는 응력 변형에 의해 막표면에 형성되는 돌기나 구덩이 형상의 결함을 발생하기 어려운 특성을 구비한다. 그리고, Al-Ni계 합금은, ITO 등의 투명 전극층과의 직접 접합, 혹은, n+-Si 등의 반도체층과의 직접 접합이 가능한 것이다. 또한, 순Al과 비교하면 그 저항값은 약간 높아지지만, 종래의 캡층으로서 사용되어 온 Mo나 W, Ti 등의 고융점 금속 재료와 비교하면, Al-Ni계 합금의 저항값은 상당히 낮다. 또한, 이 Al-Ni계 합금은, 순Al이나 순Cu, 순Ag 등에 비해, 내약품 특성도 뛰어나기 때문에, 캡층으로서의 기능을 달성할 수 있다. 그 때문에, 종래의 캡층으로서 사용하여 온 Mo나 W 등의 고융점 금속 재료 대신에, Al-Ni계 합금층을 캡층으로서 사용함으로써, 배선 저항을 작게 할 수 있는 것이다.
구체적인 Al-Ni계 합금으로서는, Al-Ni 합금, Al-Ni-B(붕소) 합금, Al-Ni-C(탄소) 합금, Al-Ni-Nd(네오디뮴) 합금, Al-Ni-La(란탄) 합금 등을 들 수 있다. 그리고, 이 Ni 함유량은, 0.5at%∼10.0at%인 것이 바람직하다. 또한, Nd, La를 사용하는 경우에는, Ni 함유량은 0.5at%∼2.0at%의 함유량으로 하는 것이 바람직하다. B, C, Nd, La의 함유량은, 0.1at%∼1.0at%인 것이 바람직하다. 이들 Al-Ni계 합금은, Al-Ni계 합금층 자체의 비저항값을 10μΩ·cm 이하로 하는 것이 용이하고, 양호한 소자 특성을 구비하는 직접 접합을 실현하기 쉽기 때문에, 이들 Al-Ni계 합금층에 저저항 금속층을 적층한 배선용 적층막에 의해 배선 회로를 형성하면, TFT 등의 다양한 소자를 구성했을 때의 배선 저항을 낮게 할 수 있다.
또한, 이 Al-Ni계 합금 중에서도 Al-Ni-B 합금으로서 B(붕소)를 0.1at%∼0.8at% 함유한 것이 보다 바람직하다. 이와 같은 조성의 Al-Ni-B 합금이면, ITO나 IZO 등의 투명 전극층과의 직접 접합이 가능하고, n+-Si 등의 반도체층과 직접 접합도 가능하게 되어, 투명 전극층 혹은 반도체층과 직접 접합했을 때의 접합 저항값이 낮고, 내열성도 뛰어난 소자를 형성하는 것이 가능하게 된다. 이 Al-Ni-B 합금을 채용하는 경우, Ni 함유량이 3.0at% 이상이며, B 함유량이 0.80at% 이하인 것이 바람직하다. 보다 바람직하게는, Ni 함유량이 3.0at%∼6.0at%이며, B 함유량이 0.20at%∼0.80at%이다. 이와 같은 조성의 Al-Ni-B 합금이면, 소자의 제조 공정에서의 각 열이력에 대한 뛰어난 내열 특성을 구비하는 것이 되기 때문이다. 또, 본 발명의 Al계 합금은, 저저항 특성의 관점에서, Al 자체를 75at% 이상 함유하고 있는 것이 바람직하다.
그리고, 본 발명의 배선용 적층막에서의 Al-Ni계 합금층과 적층하는 저저항 금속층은, Au, Ag, Cu, Al의 적어도 1종 이상의 원소를 함유하는 것이 바람직하다. 그리고, 이와 같은 저저항 금속층은, 비저항값이 3μΩ·cm 이하인 것이 바람직하다. 본 발명에서의 저저항 금속층으로서는, 종래로부터 배선 회로 재료로서 사용 되고 있는, 순Al, 순Cu, 순Ag, 순Au나 이들 원소를 함유하는 합금, 혹은, 비저항값이 3μΩ·cm 이하인 금속 재료이면 특별히 제한은 없다. 또, 저저항 금속층으로서 순Al를 사용하는 경우에는, 본 발명의 배선용 적층막을 동일한 에칭액으로 일괄 에칭을 행하게 되어, 배선 회로 형성 프로세스의 간략화를 도모할 수 있다. 따라서, 배선 저항의 저저항화와 배선 회로 형성 프로세스의 간략화를 양립시키는 관점에서 보면, 저저항 금속층에 순Al를 사용하는 것이 바람직하다.
본 발명의 배선용 적층막은, 스퍼터링법, CVD법, 인쇄법 등에 의해 성막할 수 있다. 그 중에서도 특히 스퍼터링법이 바람직하다. 예를 들면, 스퍼터링법으로 행하는 경우는, 기판 가열 온도 실온(30℃)∼200℃, DC 3∼30W/cm2, 압력 0.25∼0.6Pa, 막두께 500∼5000Å의 조건을 적용할 수 있다. 또한, 적층하는 순서에 대해서는 특별히 제한없이, 저저항 금속층 위에 Al-Ni계 합금층을 적층해도, 반대로, Al-Ni계 합금층 위에 저저항 금속층을 적층해도 상관없고, 적용하는 소자 구조나 배선 회로 구조에 맞추어 적층시키는 순서를 결정할 수 있다. 또 본 발명에서의 저저항 금속층이나 Al-Ni계 합금층에서는, 본 발명의 효과를 나타내는 한, 성막시에 혼입하는 스퍼터링 가스 성분 등의 불가피 혼입물의 존재도 무방하다.
스퍼터링법에 의해 본 발명의 배선용 적층막의 형성을 행하는 경우, 저저항 금속층용의 스퍼터링 타겟은, Au, Ag, Cu, Al 등의 각종 금속을 혼합하여, 용해 주조함으로써 제조한 것을 사용할 수 있고, 마찬가지로, Al-Ni계 합금 타겟은, 알루미늄에, Ni 혹은 제3 첨가 원소의 각종 금속을 더 혼합하여, 용해 주조함으로써 제 조한 것을 사용할 수 있다. 또한, 분말 성형법, 스프레이 포밍법 등의 제법에 의해 얻어진 스퍼터링 타겟도 사용할 수 있다. 저저항 금속층 및 Al-Ni계 합금층의 조성은, 스퍼터링시의 성막 조건에 다소 좌우되는 경우도 있지만, 타겟 조성과 거의 동일한 조성막으로서 용이하게 형성된다.
본 발명의 배선용 적층막은, 일반적인 포토리소그래피에 의해 배선 회로로 할 수 있다. 이 포토리소그래피 공정에서는, TFT 등의 소자의 제조에서 사용되고 있는 레지스트를 적용할 수 있고, 그 도포 조건도 공지의 것을 적용할 수 있다. 구체적으로는, 예를 들면, 노볼락 수지를 함유하는 레지스트를 사용하고, 스핀 코터 3000rpm으로 레지스트 두께 1.0∼1.5㎛로 할 수 있다. 또한, 레지스트의 프리베이킹(pre-baking) 처리에 대해서도, 공지의 방법을 적용할 수 있고, 예를 들면, 핫플레이트를 사용하여, 100∼120℃의 온도에서, 30초간∼5분간으로 행할 수 있다.
또한, 포토리소그래피 공정에서의 노광 처리는, TFT 등의 소자의 제조에서 알려져 있는 일반적인 노광 조건을 적용할 수 있다. 구체적으로는, 예를 들면, 자외선 노광량은 늘여 적산(積算) 노광량을 15∼100mJ/cm2로 할 수 있다. 회로 패턴을 형성하는 마스크에는, Cr 포토 마스크를 사용할 수 있다.
그리고, 포토리소그래피 공정에서의 현상 처리는, 레지스트 종류에 맞춘 일반적인 현상액을 사용할 수 있다. 예를 들면, 인산수소2나트륨, m-규산나트륨, TMAH(테트라메틸암모늄하이드로옥사이드) 등을 함유하는 것이 바람직하다. 특히, TMAH가 바람직하다. TMAH를 사용하는 경우에는, TMAH 농도 2.0∼3.0wt%를 적용할 수 있다. 현상액의 액온은, 레지스트의 패터닝성에 크게 영향을 주기 때문에, 20∼40℃에서 행하는 것이 바람직하다.
현상 처리 후에 있어서의 에칭 공정에 대해서는, 웨트 에칭, 드라이 에칭 중 어느 것에 의해서도 행할 수 있다. 예를 들면, 웨트 에칭으로 행하는 경우에는, Al-Ni계 합금층의 조성에 맞는 에칭액, 저저항 금속층의 조성에 맞는 에칭액을 사용하여 패턴 형성을 행할 수 있다. Al-Ni계 합금층의 에칭에서는, 인산계 혼산 에칭액을 사용할 수 있다. 또한, 저항 금속층이 Au를 주성분으로 하는 조성의 경우에는, 시안계, 왕수계, 요오드계의 각 에칭액을 사용할 수 있고, Ag를 주성분으로 하는 조성의 경우에는 황산계, 질산계의 에칭액을 사용할 수 있고, Cu를 주성분으로 하는 조성의 경우에는, 염화제2철, 염화제2구리 등의 산성 에칭액이나 무기 암모늄염 등을 함유하는 알칼리 에칭액, 혹은 황산-과산화수소 혼합 에칭액 등을 사용할 수 있고, Al를 주성분으로 하는 조성의 경우에는 인산계 혼산 에칭액을 사용할 수 있다. 단, 저저항 금속층이 Al를 주성분으로 하는 조성이면, 인산계 혼산 에칭액에 의해 Al-Ni계 합금층과 저저항 금속층을 함께 에칭하는 것이 가능하게 된다. 또, 에칭 처리 조건에 대해서는, 에칭액의 종류나 배선용 적층막의 조성을 고려하여 적절히 결정하면 좋다.
에칭 처리 후의 레지스트 박리 처리는, 사용하는 레지스트 박리액은 특별히 한정되지 않고, 수계 박리액, 비수계 박리액 중 어느 것도 적용할 수 있다. 수계 박리액이란 물을 함유하는 용액으로 이루어지는 것으로, 물에 유기 아민류나 글리콜 등을 함유한 것이 있다. 비수계 박리액이란 물을 함유하지 않는 용액으로 이루 어지는 것으로, 디메틸설폭시드, 아세톤 등의 극성 용제와, 알칸올아민, 2-아미노에탄올 등의 유기 아민류 중 어느 것이나 혹은 양방을 함유하는 것이 있다. 보다 바람직하게는, 수계 박리액이다. 더욱 바람직하게는, 글리콜, 유기 아민류를 함유한 수계 박리액으로, 유기 아민류를 함유한 수계 박리액이 가장 바람직하다. 액온은 40∼80℃, 박리 시간은 1분간∼10분간의 조건으로 할 수 있다. 박리 처리의 방법은, DIP(침지)법, 샤워법을 적용할 수 있지만, 바람직하게는 샤워법이다.
레지스트 박리 후의 세정 처리는, TFT 등의 소자의 제조에서 알려져 있는 일반적인 세정 조건을 적용할 수 있다. 구체적으로는, 예를 들면 알코올 세정 또는 초순수 세정을 적용할 수 있다. 세정 방법은 DIP(침지)법, 샤워법이 있지만, 바람직하게는 샤워법이다.
본 발명에 따른 배선용 적층막은, TFT, TFD(MIM) 등의 스위칭 소자, LED, LCD 패널, 터치 패널, 유기 혹은 무기EL 패널의 전극 배선, 그 밖에 인출용 배선 등의 여러가지 어플리케이션에 적용할 수 있다.
본 발명에 따른 배선 적층막에 관해, 저저항 금속층으로서 순Al를 사용하고, 그 캡층으로서 Mo막을 사용한 경우와, Al-Ni계 합금막을 사용한 경우를 예로 하여 설명한다. Mo를 캡층, 순Al를 저저항 금속층으로서 사용한 경우(Al/Mo 구조), 게이트 절연막인 SiNx의 성막시의 기판 가열 온도 300℃∼350℃에 대해, 저저항 금속층도 순Al에 힐록 등의 결함 발생을 막기 위해서는, 절연막이 피복되는 측에 500Å 두께의 Mo캡층이 필요하게 된다. 이와 같은 경우, 배선 길이 100인치에서의 게이 트 배선 저항은, 이론값으로 3.02×104Ω이 된다. 그러나, 이 Al/Mo 구조에서는, 사이드 힐록이 발생하는 경우가 있어, 신뢰성이 그다지 높다고는 할 수 없다. 그래서, Mo와 동일한 두께의 Al-Ni계 합금(예를 들면, Al-3.0at%Ni-0.4at%B 합금)을 캡층으로 사용한 경우, 게이트 배선 저항은 2.89×104Ω이 되어, 배선 저항값을 4% 저하시키는 것이 가능하게 된다. 그리고, 저저항 금속층의 순Al과 Al-Ni계 합금을 적층시킨 경우, 순Al과 Al-Ni계 합금의 열팽창 계수가 거의 동등하므로, 사이드 힐록의 발생이 억제되어, 캡층으로서 Mo를 사용하는 보다 바람직한 것이 된다.
이 실시예에서는, 캡층으로서 Cr를 사용한 경우와, Al-3.0at%Ni-0.4at%B 합금을 사용한 경우에 있어서, 60인치 패널의 게이트 배선 회로를 형성했을 때의 배선 저항을 조사한 결과에 대하여 설명한다. 저저항 금속층으로서는, 순Al(4N), 순Cu(4N), 순Ag(4N)를 사용했다.
형성한 게이트 배선 회로는, 유리 기판 위에, 캡층을 성막하고, 그 위에 저저항 금속층을 성막하고, 그 저저항 배선층 위에 캡층을 형성한 3층 구조의 것으로, 선폭은 10㎛로 했다. 또한, 60인치 패널을 상정하고, 배선 길이 132.5cm의 게이트 배선 저항을 측정하여 평가했다. 평가 샘플의 제작은 이하와 같이 하여 행했다.
우선, 캡층에 Cr를 사용한 평가 샘플에 대하여 설명한다. 마그네트론·스퍼터링 장치에 의해, Cr 합금 타겟을 사용하여, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100ccm, 압력 0.5Pa로서, 유리 기판 위에, 소정 두께(300Å, 500Å, 1000Å)의 Cr막(비저항값 12μΩcm)을 캡층으로서 성막했다. 그리고, 연속하여, 캡층 위에 저저항 금속층(순Al, 순Cu, 순Ag)을 소정 두께(2000Å, 3000Å) 형성했다. 이 저저항 금속층은, 마그네트론·스퍼터링 장치에 의해, 저저항 금속층(순Al, 순Cu, 순Ag)용의 타겟을 사용하고, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100ccm, 압력 0.5Pa의 조건으로 성막했다. 그리고 또한, Cr 합금 타겟을 사용하고, 상기 스퍼터링 조건으로, 저저항 금속층 위에, 처음 성막한 캡층 두께와 동일한 두께(300Å, 500Å, 1000Å)의 Cr막을 캡층으로서 성막했다. 또, 성막한 각 막두께는, 스퍼터링 시간을 조정하여 제어했다.
다음으로, 이 3층 적층한 상태의 것에, 레지스트(TFR-970 : 도쿄오카고교(주)사제/도포 조건 : 스핀 코터 3000rpm, 베이킹 후 레지스트 두께 1㎛ 목표)를 피복하고, 프리베이킹 처리(110℃, 1.5분간)를 행했다.
그리고, 10㎛ 폭 회로 형성용 패턴 필름을 배치하여 노광 처리(마스크 얼라이너 MA-20 미카사(주)사제/노광 조건 15mJ/cm2)를 행했다. 계속해서, 농도 2.38%, 액온 23℃의 테트라메틸암모늄하이드로옥사이드를 함유하는 알칼리 현상액(이하, TMAH 현상액으로 약한다)으로 현상 처리를 했다. 현상 처리 후, 핫플레이트에 의해 포스트베이킹(post-baking) 처리(100℃, 3분간)를 행했다.
다음으로, 노출한 Cr막의 에칭 처리를 행했다. Cr 에칭액으로서는, 수산화나트륨 농도 100g/L, 페리시안화칼륨 농도 200g/L의 것을 사용했다. 에칭액의 액 온은 32℃로 했다. 노출한 최표층의 Cr막을 에칭 처리한 후, 초순수에 의한 세정 처리를 행했다.
계속해서, 최표층의 Cr막이 제거되어 노출된 저저항 금속층의 에칭을 행했다. 저저항 금속층이 순Al의 경우, Al 혼산 에칭액(용량비/인산:질산:아세트산:물=16:1:2:1)을 사용했다. 저저항 금속층이 순Cu의 경우, 염화제2구리 용액을 사용했다. 저저항 금속층이 순Ag의 경우, 0.5M 황산 용액의 에칭액(실온)을 사용했다.
그리고, 저저항 금속층의 에칭 처리 후, 초순수에 의한 세정 처리를 행하여, 상기 Cr 에칭액에 의해 최하층의 Cr막을 에칭하고, 다시, 초순수에 의한 세정 처리를 행했다. 그 후, 레지스트 박리액(ST106 : 도쿄오카고교(주)사제)를 사용하여 레지스트의 제거를 행하고, 이소프로필알코올을 사용하여 잔존 박리액을 제거한 후, 수세, 건조 처리를 행했다. 이와 같이 하여, 표 1에 나타내는 바와 같이, 캡층/저저항 배선층/캡층으로서, Cr/Al/Cr, Cr/Cu/Cr, Cr/Ag/Cr의 3종류이고, 각 층의 두께가 다른 게이트 배선 회로를 구비하는 평가 샘플을 제작했다.
한편, 캡층으로서 Al-3.0at%Ni-0.4at%B 합금을 사용한 경우의 평가 샘플은 다음과 같이 하여 행했다. 우선, 마그네트론·스퍼터링 장치에 의해, Al-30at%Ni-0.4at%B 합금 타겟을 사용하고, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100ccm, 압력 0.5Pa로서, 유리 기판 위에, 소정 두께(300Å, 500Å, 1000Å)의 Al-Ni-B 합금막(비저항값 3.8μΩcm)을 캡층으로서 성막했다. 그리고, 연속하여, 캡층 위에 저저항 금속층(순Al, 순Cu, 순Ag)을 소정 두께(2000Å, 3000Å) 형성했다. 이 저 저항 금속층의 형성은, 상기와 동일한 조건으로 행했다. 그리고 또한, Al-3.0at%Ni-0.4at%B 합금 타겟을 사용하고, 상기 스퍼터링 조건으로, 저저항 금속층 위에, 처음 성막한 캡층 두께와 동일한 두께(300Å, 500Å, 1000Å)의 Al-Ni-B 합금막을 캡층으로서 성막했다. 또, 성막한 각 막두께는, 스퍼터링 시간을 조정하여 제어했다.
레지스트 도포, 노광, 현상, 에칭 처리, 레지스트 박리 처리에 관해서는, 상기 Cr막의 캡층의 평가 샘플의 제작과 기본적으로는 동일한 조건으로 행했다. 단, 캡층의 에칭에 대해서는, Al-Ni-B 합금막이기 때문에, Al 혼산 에칭액(용량비/인산:질산:아세트산:물=16:1:2:1)을 사용했다. 또한, 저저항 금속층이 순Al의 경우, 캡층/저저항 금속층/캡층의 3층을 일괄적으로 에칭했다. 이와 같이 하여, 표 1에 나타내는 바와 같이, 캡층/저저항 배선층/캡층으로서, Al-Ni-B/Al/Al-Ni-B, Al-Ni-B/Cu/Al-Ni-B, Al-Ni-B/Ag/Al-Ni-B의 3종류이고, 각 층의 두께가 다른 게이트 배선 회로를 구비하는 평가 샘플을 제작했다.
이상과 같이 하여 작성한 평가 샘플에 대하여, 그 배선 저항값을 측정했다. 이 배선 저항값의 측정법은, 평가 샘플로서, 60인치 패널과 동등한 배선 전장이 되도록 하여, 도 2에 나타내는 빗형 패턴(10㎛ 폭 배선)을 제작하여, 빗형 패턴의 단자간에 있어서 측정했다. 배선 저항값의 측정결과를 표 1 및 표 2에 나타낸다.
[표 1]
Figure 112009006822551-PCT00001
[표 2]
Figure 112009006822551-PCT00002
표 1 및 표 2에 나타내는 결과로부터, 캡층이 Al-Ni-B 합금막의 경우와 Cr막의 경우를 비교하면, 저저항 금속층이 순Al에 있어서의 Al-Ni-B 합금막 캡층으로, 배선 저항값이 최대 30% 저하했다. 또한, 저저항 금속층이 순Cu의 경우, 배선 저항값이 최대 23% 저하했다. 또한, 저저항 금속층이 순Ag의 경우, 배선 저항값이 최대 19% 저하했다.
또, 각 캡층을 구비한 저저항 배선층과, 투명 전극층이 되는 ITO와의 접합성을 조사한 바, 실용상 문제가 없는 것이 확인되었다. 이 ITO 접합성에 대해서는, 켈빈 소자의 시험 샘플을 제작하고, 각 시험 샘플을, 대기 분위기 중, 250℃, 30분간의 열처리를 행한 후, 시험 샘플의 단자부로부터 연속 통전(3mA)하여 저항을 측정하여 행했다. 이 때의 저항 측정 조건은, 85℃의 대기 분위기 중에서의, 소위 수명 가속 시험 조건(JIS C5003:1974, 참조문헌(저서명「신뢰성 가속 시험의 효율적인 진행 방법과 그 실제」 : 카누마 요지 편저, 발행소 일본 테크노센터(주))에 준거)으로 행하고, 이 수명 가속 시험 조건 하, 각 시험 샘플에 있어서, 측정 개시에서의 초기 저항값의 100배 이상의 저항값으로 변화한 시간(고장 시간)을 측정하여, ITO 접합에 있어서의 신뢰성을 조사했다. 이 수명 가속 시험 조건으로 250시간을 넘어도 고장나지 않은 시험 샘플을 신뢰성이 합격 기준에 있는 것으로 했다. 그 결과, 각 캡층을 구비한 저저항 배선층과 ITO의 직접 접합에서의 접합 신뢰성은 모두 양호하였다.
본 발명에 의하면, 종래 사용되고 있던 Mo나 W 등의 고융점 금속 재료를 사용하지 않기 때문에, 소자를 구성했을 때의 배선 저항을 작게 할 수 있고, 특히, 대형화의 액정 디스플레이로서도, 배선 저항을 확실히 저저항화하는 것이 가능하게 된다. 또한, 자원적으로도 적은 Mo나 W 등의 고융점 금속 재료를 사용하지 않으므로, TFT 등의 소자를 안정적으로 공급하는 것이 가능하게 된다.

Claims (6)

  1. 저저항 금속층과, Ni를 0.5at%∼10.0at% 함유하는 Al-Ni계 합금층이 적층된 것을 특징으로 하는 배선용 적층막.
  2. 제1항에 있어서,
    저저항 금속층은, Au, Ag, Cu, Al의 적어도 1종 이상의 원소를 함유하는 배선용 적층막.
  3. 제1항 또는 제2항에 있어서,
    저저항 금속층은, 비저항값이 3μΩ·cm 이하인 배선용 적층막.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 배선용 적층막에 에칭 처리를 실시하여 얻어지는 배선 회로.
  5. 제4항에 기재된 배선 회로를 갖는 소자.
  6. 제5항에 있어서,
    Al-Ni계 합금층의 일부가, 투명 전극층 및/또는 반도체층과 직접 접합되어 있는 소자.
KR1020097002267A 2006-10-16 2007-10-11 배선용 적층막 및 배선 회로 KR20090031441A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006282050 2006-10-16
JPJP-P-2006-282050 2006-10-16

Publications (1)

Publication Number Publication Date
KR20090031441A true KR20090031441A (ko) 2009-03-25

Family

ID=39313905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002267A KR20090031441A (ko) 2006-10-16 2007-10-11 배선용 적층막 및 배선 회로

Country Status (6)

Country Link
US (1) US20090183902A1 (ko)
JP (1) JP5022364B2 (ko)
KR (1) KR20090031441A (ko)
CN (1) CN101506954A (ko)
TW (1) TWI373674B (ko)
WO (1) WO2008047667A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098647A (ko) * 2016-02-01 2018-09-04 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043821A (ja) * 2008-12-16 2012-03-01 Sharp Corp 配線構造体、半導体素子、配線基板、表示用パネル及び表示装置
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜
US20160307799A1 (en) * 2015-04-15 2016-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor substrates, semiconductor packages and processes of making the same
CN107359115A (zh) * 2017-07-20 2017-11-17 武汉新芯集成电路制造有限公司 焊盘的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711761A (en) * 1983-08-03 1987-12-08 Martin Marietta Energy Systems, Inc. Ductile aluminide alloys for high temperature applications
JPH0677221A (ja) * 1992-08-24 1994-03-18 Toshiba Corp 半導体装置の熱処理方法
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2001011554A (ja) * 1999-06-23 2001-01-16 Hitachi Metals Ltd Al合金配線およびAl合金ターゲット
JP2001272697A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 液晶表示装置
JP2003173929A (ja) * 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2004363556A (ja) * 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子
JP4741343B2 (ja) * 2004-11-29 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098647A (ko) * 2016-02-01 2018-09-04 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템

Also Published As

Publication number Publication date
WO2008047667A1 (en) 2008-04-24
JPWO2008047667A1 (ja) 2010-02-25
CN101506954A (zh) 2009-08-12
TW200823580A (en) 2008-06-01
US20090183902A1 (en) 2009-07-23
JP5022364B2 (ja) 2012-09-12
TWI373674B (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR100802879B1 (ko) 디스플레이 장치
US6723281B1 (en) Metal material for electronic parts, electronic parts, electronic apparatuses, and method of processing metal materials
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP5231282B2 (ja) タッチパネルセンサー
KR100961418B1 (ko) 적층체, 배선이 부착되어 있는 기체, 유기 el 표시소자, 유기 el 표시 소자의 접속 단자 및 이들의 제조방법
WO2008069214A1 (ja) Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP5032687B2 (ja) Al合金膜、Al合金膜を有する配線構造、およびAl合金膜の製造に用いられるスパッタリングターゲット
JP5368867B2 (ja) 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
KR20090031441A (ko) 배선용 적층막 및 배선 회로
JP2010065317A (ja) 表示装置およびこれに用いるCu合金膜
TW201003923A (en) Display device, process for producing the display device, and sputtering target
TW200406789A (en) Wiring material and wiring board using the same
KR20070103394A (ko) 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 el 표시 장치 및 투명 도전적층 기판
JP2010262991A (ja) 現像液耐性に優れた表示装置用Al合金膜、表示装置およびスパッタリングターゲット
JP4180102B2 (ja) 反射膜用Al−Ni−B合金材料
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
JP4657882B2 (ja) 表示デバイスの素子構造
JP2008060418A (ja) アルミニウム系合金配線回路の形成方法及び表示デバイス素子構造の形成方法
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Cu 합금막
JP5433487B2 (ja) 配線構造
JP4394466B2 (ja) 銅拡散を防止可能なアレイ基板の製造方法
KR100623820B1 (ko) 액정표시장치 및 그 제조방법
JP2011216782A (ja) 耐itoピンホール腐食性に優れた薄膜トランジスタ基板
TW201842662A (zh) 液晶顯示裝置、有機el顯示裝置、半導體元件、配線膜、配線基板及靶材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application