TW201842662A - 液晶顯示裝置、有機ｅｌ顯示裝置、半導體元件、配線膜、配線基板及靶材 - Google Patents

液晶顯示裝置、有機ｅｌ顯示裝置、半導體元件、配線膜、配線基板及靶材 Download PDF

Info

Publication number
TW201842662A
TW201842662A TW107108746A TW107108746A TW201842662A TW 201842662 A TW201842662 A TW 201842662A TW 107108746 A TW107108746 A TW 107108746A TW 107108746 A TW107108746 A TW 107108746A TW 201842662 A TW201842662 A TW 201842662A
Authority
TW
Taiwan
Prior art keywords
film
base film
contained
contact
electrode layer
Prior art date
Application number
TW107108746A
Other languages
English (en)
Inventor
高澤悟
中台保夫
新田純一
石橋暁
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201842662A publication Critical patent/TW201842662A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一種能夠藉由1次的蝕刻來進行圖案化並且對於樹脂基板之附著力為強的配線膜和使用有該配線膜之半導體元件、顯示裝置。與樹脂基板(30)作了接觸的基底膜(21)，係為以特定比例而含有身為主添加金屬之鋁和身為副添加金屬之矽、鈦或鎳的銅薄膜，由於對於樹脂之附著力係為強，因此配線膜(31、32)(閘極電極層(32))係並不會從樹脂基板(30)而剝離。又，由於基底膜(21)和低電阻膜(22)係含有多量的銅，因此係能夠藉由對於銅進行蝕刻的蝕刻劑或蝕刻氣體來一同進行蝕刻，故而配線膜(31、32)係能夠藉由1次的蝕刻來進行圖案化。

Description

液晶顯示裝置、有機ＥＬ顯示裝置、半導體元件、配線膜、配線基板及靶材
本發明，係有關於在微小之半導體裝置中所被使用的配線膜之領域，特別是，係有關於與樹脂相接觸之電極層的技術領域。
FPD平面面板顯示器之顯示部分，於先前技術中，係被形成在玻璃基板上，但是，近年來，係對於形成在薄膜或樹脂基板等之於表面露出有樹脂的基板上之技術有所需求。
FPD之配線膜，係藉由濺鍍法而被形成在玻璃基板上，但是，當代替玻璃基板而形成於具有柔軟性或彎折性之樹脂基板上的情況時，基於低電阻之特性而作為配線膜所被使用的銅薄膜與樹脂基板之間的密著性係為差，配線膜會從樹脂基板而剝離，並容易產生不良品。
若是在銅薄膜與樹脂基板之間設置鈦薄膜或鉻薄膜等之底塗層並構成2層構造之配線膜，則配線膜與樹脂基板之間之密著性係提昇，但是，由於用以對於底塗層進行圖案化之蝕刻劑或蝕刻氣體和用以對於配線膜進行圖案化之蝕刻劑或蝕刻氣體係為相異，因此，在量產工程中係難以採用鈦薄膜或鉻薄膜，而對於能夠並不使工程增加地來提昇銅薄膜與樹脂基板之間之密著性的技術有所需求。 [先前技術文獻] [專利文獻]
[專利文獻1] WO2014/185301號公報 　　[專利文獻2] 日本特開2004-91907號公報 　　[專利文獻3] 日本特開2004-342977號公報 　　[專利文獻4] 日本特開2006-193783號公報 　　[專利文獻5] 日本特開2016-211064號公報 　　[專利文獻6] 日本特開2012-211378號公報
[發明所欲解決之課題]
本發明之目的，係在於提供一種難以從樹脂基板而剝離並能夠藉由單一種類的蝕刻劑或蝕刻氣體來進行圖案化的配線膜。 [用以解決課題之手段]
為了解決上述課題，本發明，係為一種液晶顯示裝置，其係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片，藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制，該液晶顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種液晶顯示裝置，其係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片，藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制，該液晶顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　又，本發明，係為一種液晶顯示裝置，其係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片，藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制，該液晶顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種液晶顯示裝置，其係具備有玻璃基板、和半導體元件、和液晶層、以及偏光濾片，藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制，該液晶顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述玻璃基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述玻璃基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種有機EL顯示裝置，其係具備有樹脂基板、和半導體元件、以及有機EL層，藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制，該有機EL顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種有機EL顯示裝置，其係具備有樹脂基板、和半導體元件、以及有機EL層，藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制，該有機EL顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　進而，本發明，係為一種有機EL顯示裝置，其係具備有樹脂基板、和半導體元件、以及有機EL層，藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制，該有機EL顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種有機EL顯示裝置，其係具備有玻璃基板、和半導體元件、以及有機EL層，藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制，該有機EL顯示裝置，其特徵為：前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述玻璃基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種半導體元件，其特徵為：係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種半導體元件，其特徵為：係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種半導體元件，其特徵為：係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作連接並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制，前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接，前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種配線膜，其係為被固定在樹脂基板上之配線膜，其特徵為：前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種配線膜，其係為被固定在樹脂基板上之配線膜，其特徵為：前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種配線膜，其係為被固定在樹脂基板上之配線膜，其特徵為：前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種配線膜，其係為被固定在玻璃基板上之配線膜，其特徵為：前述配線膜，係具備有與前述玻璃基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。 　　本發明，係為一種配線膜，其係為被固定在被形成有複數之貫通孔的玻璃基板上之配線膜，其特徵為：前述配線膜，係具備有與前述玻璃基板之表面和前述貫通孔之內周面作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高，前述低電阻膜之至少一部分，係使被配置在前述玻璃基板表面上之部分和在前述貫通孔內與前述基底膜作接觸並填充前述貫通孔之部分作了接觸。 　　本發明，係為一種配線基板，其係具備有被形成有複數之貫通孔的玻璃基板、和被設置在前述玻璃基板處之配線膜，其特徵為：前述配線膜，係具備有與前述玻璃基板之表面和前述貫通孔之內周面作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜，在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有，在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有，前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高，前述貫通孔之內部，係藉由在前述貫通孔內而與前述基底膜作了接觸的前述低電阻膜而被作填充，前述低電阻膜之至少一部分，係使被配置在前述玻璃基板表面上之部分和在前述貫通孔內與前述基底膜作接觸並填充前述貫通孔之部分作了接觸。 　　本發明，係為一種靶材，其係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為：在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。 　　本發明，係為一種靶材，其係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為：在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。 　　本發明，係為一種靶材，其係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為：在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。 [發明之效果]
由於基底層與樹脂基板之間之接著力係為大，因此配線膜係並不會從樹脂基板而剝離。 　　由於基底層之銅的含有率係為大，因此，係能夠將基底層與基底層上之低電阻層藉由相同之蝕刻劑或蝕刻氣體來進行圖案化。 　　由於基底層上之低電阻層之電阻率係為小，因此係能夠得到電阻為小之配線膜。
〈顯示裝置之說明〉 　　圖14，係作為本發明之其中一個實施例的顯示裝置，而展示有液晶顯示裝置10，液晶顯示裝置10，係具備有樹脂基板30、和本發明之半導體元件11、以及液晶顯示部14。在圖14中，係將半導體元件11之剖面圖與液晶顯示部14之剖面圖一同作展示。
半導體元件11，係具備有被一同形成之2種類的配線膜31、32；和半導體層34；和身為源極電極層之第1電極層51；和身為汲極電極層之第2電極層52；以及像素電極層82。2種類的配線膜31、32之中，其中一種類之配線膜31，係被與第1電極層51、第2電極層52或者是像素電極層82之至少其中一個電極層作電性連接，另外一種類之配線膜32，係作為閘極電極層而被作使用。作為閘極電極層而被作使用之配線膜32，係亦記載為閘極電極層32。配線膜31、32之位置，係被標示在圖16之立體圖中。
樹脂基板30，係藉由具有可撓性和透明性之樹脂而被形成，配線膜31、32之至少一部分，係在樹脂基板30之表面上與樹脂基板30相接觸地而被作設置。
閘極電極層32，其之其中一面係與樹脂基板30作接觸，相反側之面係與閘極絕緣膜33之其中一面作接觸，在閘極絕緣膜33之相反側之面上，半導體層34係與閘極絕緣膜33相接觸地而被作配置。在此構造中，於閘極電極層32與半導體層34之間，係被配置有閘極絕緣膜33，並以不會使閘極電極層32和半導體層34作接觸的方式，而將閘極電極層32藉由閘極絕緣膜33來作覆蓋。
第1電極層51和第2電極層52，係與半導體層34相接觸地而被作配置。 　　第1電極層51和第2電極層52，係具備有與半導體層34相接觸地而被形成之氧擴散防止層37、和與氧擴散防止層37相接觸地而被形成之電阻率為小之上部電極層38。上部電極層38，由於係以並不與半導體層34作接觸為理想，因此，在上部電極層38與半導體層34之間，係被配置有氧擴散防止層37。氧擴散防止層37，係亦被稱作阻障層，而可使用鈦薄膜或含氧銅薄膜。上部電極層38，係可使用銅薄膜。
所謂含氧銅薄膜，係為以銅作為主成分並含有氧之薄膜，又，銅薄膜，係為以銅作為主成分並且氧含有量為較含氧銅薄膜更低而且電阻為小之薄膜。第1電極層51和第2電極層52，係構成以銅為主成分之2層構造之後述的圖9、10中所記載之層積型電極層40。
在第1電極層51與第2電極層52之間，係被設置有凹部55，經由此凹部55，第1電極層51與第2電極層52係被相互分離，第1電極層51和第2電極層52，係分別與半導體層34作接觸並被與半導體層34作電性連接。
凹部55，係使構成第1電極層51和第2電極層52之2層構造之層積型電極層40被作部分性的蝕刻而形成之。在被形成於此凹部55所被形成之部分內的層積型電極層40之下方位置處，係被配置有擋止層36，在將層積型電極層40作蝕刻除去時，在凹部55之底面處，半導體層34係被擋止層36所覆蓋而並不會露出，而構成為使擋止層36露出。
在第1電極層51上、和第2電極層52上、以及該些之間的凹部55上，係為了防止水分等之侵入，而被形成有保護膜41，在凹部55之底面之部分處，半導體層34上之擋止層36和被形成於凹部55內之保護膜41係相互接觸。
在第2電極層52處，一直延伸設置至液晶顯示部14處的透明之下部配線層42係作接觸，第2電極層52和下部配線層42係被作電性連接。 　　位置在液晶顯示部14處之下部配線層42，係被設為大面積之像素電極層82，在像素電極層82上，係被配置有液晶層83，在液晶層83上，係被配置有透明之上部電極81，故而，液晶層83，係藉由分別為透明之像素電極層82和上部電極81而被作包夾。
若是像素電極層82與上部電極81之間的電壓改變，則被施加在液晶層83處之電壓係改變，其結果，由於透過液晶層83之光的偏光之方向係改變，因此，在從光源所射出之光透過液晶時，起因於像素電極層82與上部電極81之間之電壓的變化，透過液晶層83之光的偏光之方向係改變。
在上部電極81上，係被配置有偏光濾片85，從光源而射出並透過了液晶層83與上部電極81後之光，係構成為射入至偏光濾片85中。
由於若是光之偏向的方向改變，則光之偏光的方向與偏光濾片85之偏向的方向之間之關係係會改變，因此，對於偏光濾片85而作了透光的光係成為被遮蔽，或者是被偏光濾片85所遮蔽了的光係成為透光。 　　如此這般，藉由液晶層83之偏光之方向的改變，係能夠對於光的透光狀態和遮光狀態作切換。
像素電極層82，係被與第1電極層51或第2電極層52作電性連接，藉由對於第1電極層51和第2電極層52和閘極電極層32之電位作控制，由於係能夠對於半導體元件11之導通與遮斷作切換，因此，係能夠藉由對於半導體元件11之導通與遮斷作控制，來對於光的透光狀態和遮光狀態作控制。
在樹脂基板30上，液晶顯示部14係被設置有複數個，在各液晶顯示部14處，係分別被配置有像素電極層82，在像素電極層82上，係被配置有液晶層83和上部電極81以及偏光濾片85。
各像素電極層82，係分別被連接有相異之半導體元件11，各像素電極層82上之液晶層83之偏光的方向，係藉由對於像素電極層82所被作連接之半導體元件11之導通與遮斷作控制一事而被作控制，在各像素電極層82上，光的透光狀態和遮光狀態係被作控制，而進行畫面上之顯示。
在本發明之顯示裝置中，係亦包含有使用了有機EL層之有機EL顯示裝置，在有機EL顯示裝置中，例如係代替液晶層83，而在像素電極層82之表面上配置有機EL層，被施加於被配置在有機EL層之表面上的上部電極81與像素電極層82之間之電壓的大小，係藉由半導體元件11之控制而被作控制，在有機EL層中所流動電流之大小係改變，發光量係變化，所期望之顯示係被進行。在有機EL顯示裝置中，為了提昇在戶外的視覺辨認性，係會有為了防止外部光之反射而使用偏光濾片的情形。
接著，針對半導體元件11之製造工程作說明。 〈半導體元件之製造工程〉 　　此半導體元件11，首先，係在樹脂基板30上，藉由濺鍍法或蒸鍍法等之真空薄膜形成方法來形成配線膜31、32。
圖15，係為用以形成配線膜31、32之成膜裝置25，並具備有第1、第2真空室26a、26b。在第1、第2真空室26a、26b之內部，係分別被配置有第1、第2靶材44a、44b。
在第1真空室26a之前段處，係被配置有前置處理室27，在第2真空室26b之後段處，係被配置有搬出室28。前置處理室27之內部和第1真空室26a之內部和第2真空室26b之內部以及搬出室28之內部，係分別經由閘閥291 ～293 而分別被作連接。
前置處理室27和第1、第2真空室26a、26b以及搬出室28，係分別被與真空排氣裝置24作連接，藉由真空排氣裝置24之動作，各室27、26a、26b、28係被真空排氣為真空氛圍。
首先，開啟閘閥291 ，而將第1真空室26a和前置處理室27之內部作連接，並將位置在前置處理室27之內部的樹脂基板30移動至第1真空室26a之內部，而將閘閥291 關閉。
第1真空室26a之內部的第1靶材44a，係為以銅作為主成分，並作為主添加金屬而以特定比例來含有鋁，並且將矽、鈦、錳或鎳之其中一者或2種類的金屬作為副添加金屬而以特定比例來含有之合金。
第1、第2真空室26a、26b係被與氣體導入裝置47作連接，若是從氣體導入裝置47來將氬氣等之濺鍍氣體導入至第1真空室26a之內部，並藉由濺鍍電源27a來對於第1靶材44a施加濺鍍電壓，而濺鍍第1靶材44a，則如同圖1中所示一般，在樹脂基板30之表面上，係以與第1靶材44a相同之組成而被形成有與樹脂基板30作了接觸的基底膜21。
若是基底膜21被形成為特定之膜厚，則係停止第1靶材44a之濺鍍，並將第1、第2真空室26a、26b之間之閘閥292 開啟，而將被形成有基底膜21之位置在第1真空室26a之內部的樹脂基板30移動至第2真空室26b之內部，並關閉閘閥292 ，而將濺鍍氣體導入至第2真空室26b內並藉由濺鍍電源27b來濺鍍第2靶材44b，而在基底膜21上，以特定之膜厚來形成與基底膜21作了接觸的低電阻膜22。
第2靶材44b，係藉由銅之含有率為較第1靶材44a更高而導電率成為較第1靶材44a更大的純銅或銅合金所構成，低電阻膜22之組成，係成為與第2靶材44b相同之組成。
第1、第2靶材44a、44b，其之銅的含有率係為高，藉由第1、第2靶材44a、44b之濺鍍所得到的基底膜21和低電阻膜22，係能夠藉由相同的蝕刻劑或相同的蝕刻氣體來進行圖案化。
若是低電阻膜22被形成為特定之膜厚，則係停止第2真空室26b之內部的濺鍍，並將第2真空室26b與搬出室28之間之閘閥293 開啟，而將被形成有基底膜21和低電阻膜22之樹脂基板30從第2真空室26b之內部來移動至搬出室28之內部，並關閉閘閥293 ，而將大氣導入至搬出室28內，樹脂基板30係從搬出室28之內部而被取出至大氣中，藉由光微影工程和1次的蝕刻工程，而形成如同圖3中所示一般之由被作了圖案化的基底膜21和低電阻膜22所成之配線膜32。
此配線膜32，係身為閘極電極層32，但是，位置在其他的場所處之配線膜31，亦係與閘極電極層32一同地而被形成。 　　在藉由圖案化所形成的配線膜31、閘極電極層32所位置的場所以外之場所處，樹脂基板30之表面係露出。
接著，如同圖4中所示一般，在樹脂基板30和閘極電極層32之表面上，形成SiO2 、SiNx等之閘極絕緣膜33。在其他之配線膜31之表面上，亦係被形成有閘極絕緣膜33。
接著，在將閘極絕緣膜33圖案化為必要的平面形狀之後，在閘極絕緣膜33上形成半導體之薄膜，並進行圖案化，而形成圖5中所示之半導體層34。
接著，如同圖6中所示一般，在半導體層34之表面和閘極絕緣膜33之表面等的於樹脂基板30上而露出之部分上，形成氧化物絕緣薄膜35，並將該氧化物絕緣薄膜35如同圖7中所示一般地而圖案化，以形成由氧化物絕緣薄膜所成之擋止層36。 　　在圖7之狀態的處理對象物80中，擋止層36，係將半導體層34之表面的一部分作覆蓋，並使其他的部分露出。
接著，如同圖8中所示一般，在處理對象物80之表面上形成具有導電性的氧擴散防止層37，之後，如同圖9中所示一般，形成低電阻之上部電極層38，而藉由氧擴散防止層37和上部電極層38來構成二層構造之層積型電極層40。
接著，如同圖10中所示一般，於位置在後述之成為源極區域之部分的上方和成為汲極區域之部分的上方之層積型電極層40之表面上，形成被作了圖案化之光阻膜39。
若是將此狀態的樹脂基板30和樹脂基板30上之構件作為處理對象物88，則係將處理對象物88，浸漬在對於氧擴散防止層37和上部電極層38進行蝕刻之蝕刻液中。 　　處理對象物88，在並未被光阻膜39所覆蓋的部分處，上部電極層38係露出，作了露出的上部電極層38和該上部電極層38之下方的氧擴散防止層37，係藉由蝕刻液而被作蝕刻，如同圖11中所示一般，在上部電極層38和氧擴散防止層37被作了溶解除去的部分處，係被形成有開口45。
擋止層36，係為不會被上部電極層38和氧擴散防止層37之蝕刻液所蝕刻的材質，由蝕刻液所致之蝕刻，係當在開口45之底面而擋止層36作了露出時會停止。
閘極電極層32係為細長，若是將閘極電極層32之上方的閘極電極層32之單側之部分的半導體層34稱作源極區域71，並將源極區域71之相反側的部分之半導體層34稱作汲極區域72，則藉由此蝕刻，層積型電極層40，係被分離為與源極區域71作了接觸的第1電極層51和與汲極區域72作了接觸的第2電極層52。半導體層34之源極區域71與汲極區域72之間，係稱作使導通和非導通被作切換的控制區域73。
接著，如同圖12中所示一般地將光阻膜39除去，並如同圖13中所示一般地形成由SiNx或SiO2 等之絕緣膜所成之保護膜41，再如同圖14中所示一般地，在保護膜41處形成通孔或者是接觸孔等之連接孔43，並形成將在連接孔43之底面處而露出的第1電極層51和第2電極層52等與樹脂基板30上之其他之元件的電極層之間作電性連接之透明的下部配線層42。
對於閘極電極層32、第1、第2電極層51、52，係為能夠施加電壓之狀態，控制區域73之導通和非導通，係能夠藉由閘極電極層32和第1、第2電極層51、52之間之電壓來作控制，半導體元件11係能夠進行導通與遮斷之動作。液晶層83和上部電極81，係在後續工程中被作配置，如同上述一般，藉由複數個的半導體元件11之導通和遮斷，顯示係被進行。 　　另外，在使用並不侵蝕半導體層34之蝕刻液的情況時，由於半導體層34係能夠與蝕刻液作接觸，因此擋止層36係成為不必要。
與樹脂基板30作了接觸的基底膜21，由於對於樹脂之附著力係為強，因此配線膜31、32(閘極電極層32)係成為並不會從樹脂基板30而剝離。 　　又，由於基底膜21和低電阻膜22係含有多量的銅，因此係能夠藉由對於銅進行蝕刻的蝕刻劑或蝕刻氣體來進行蝕刻，故而配線膜31、32係能夠藉由1次的蝕刻來進行圖案化。
以上，雖係針對在與基底膜21作接觸的基板處使用有樹脂基板30之半導體元件11之製造工程來作了說明，但是，關於替代樹脂基板30而使用有玻璃基板20之半導體元件11，係亦被包含在本發明中。
於在玻璃基板20上形成基底膜時，係從氣體導入裝置47來將氬氣等之濺鍍氣體導入至第1真空室26a之內部，並藉由濺鍍電源27a來對於第1靶材44a施加濺鍍電壓，而濺鍍第1靶材44a，並在被配置於第1真空室26a之內部的玻璃基板20之表面上，將與第1靶材44a相同之組成的基底膜21與玻璃基板20之表面作接觸地而形成之。
於此，在第2真空室26b內，於基底膜21上，與第2靶材44b相同組成之低電阻膜22係與基底膜21作接觸地而被形成。 　　於玻璃基板20的情況時，在形成基底膜21之後而形成低電阻膜22之前、或者是在形成了基底膜21與低電阻膜22之後，若是進行將玻璃基板20和基底膜21加熱之退火或者是進行將玻璃基板20和基底膜21以及低電阻膜22加熱之退火，則為理想。
不論是在進行退火的情況或者是並不進行退火的情況中，均同樣的，藉由與樹脂基板30的情況時相同之工程，配線膜32係被形成，於配線膜32之形成後，藉由與在樹脂基板30的情況時藉由圖4～圖14所說明了的上述工程相同之工程，係能夠得到具備有玻璃基板20之本發明之半導體元件11。
接著，若是對於本發明之其他例作說明，則圖17(a)之玻璃基板46，係為玻璃中介載板(interposer)，並被形成有複數之貫通孔48。藉由上述第1靶材44a之濺鍍，如同該圖之(b)中所示一般，在玻璃基板46之表面上和貫通孔48之內周面上，係被形成有基底膜21。但是，於此，在背面處係並未被形成。
例如，基底膜21之膜厚係為150nm，貫通孔48之開口係為直徑50μm之圓形，相鄰接之貫通孔48之中心間距離係為100μm。 　　接著，若是將被形成有基底膜21之玻璃基板46浸漬在電鍍液中，並藉由電解電鍍法，來在基底膜21之表面上使銅薄膜成長以形成低電阻膜22，則如同該圖之(c)中所示一般，係能夠得到被設置有由基底膜21和低電阻膜22所成之配線膜32的配線基板90。
低電阻膜22之組成，係藉由銅之含有率為較第1靶材44a以及基底膜21更高而導電率成為較第1靶材44a以及基底膜21更大的純銅或銅合金所構成，被設置有配線膜32之玻璃基板46，係能夠用來搭載半導體晶片並形成電子電路。
又，由於係能夠藉由被填充在貫通孔48中之低電阻膜22來將表面與背面之間作電性連接，因此，係能夠將表面之半導體晶片和背面之所期望之位置的墊片作電性連接。
接著，對於增層基板作說明。圖18之元件符號75，係為被形成有第1貫通孔76之玻璃基板，在玻璃基板75之表面和第1貫通孔76之內周面上，係被形成有由上述組成之基底膜和低電阻膜所成的第1配線膜77。第1貫通孔76係被第1配線膜77所填充，玻璃基板75之表面的第1配線膜77和背面的第1配線膜77，係分別與被填充在第1貫通孔76中的第1配線膜77作接觸，並藉由被填充在第1貫通孔76中的第1配線膜77而被作電性連接。
在玻璃基板75之表面和背面處，係被層積有被形成有第2貫通孔74之複數之樹脂基板94，並形成由玻璃基板75和被層積於玻璃基板75處之樹脂基板94所成的增層基板92。
被作了層積的各樹脂基板94，於表面上係被形成有由上述組成之基底膜和低電阻膜所成的第2配線膜97，於第2貫通孔74之內部係被填充有第2配線膜97。1枚的樹脂基板94之表面之第2配線膜97與被填充於第2貫通孔74之內部之第2配線膜97，係相互接觸，並被作電性連接。
在被層積於玻璃基板75處的樹脂基板94中，係包含有具備被與玻璃基板75之第1配線膜77作接觸並被作了電性連接的第2配線膜97之樹脂基板94、和具備被與相鄰接之樹脂基板94之第2配線膜97作接觸並被作了電性連接的第2配線膜97之樹脂基板94。被配置於增層基板92之最上層處的樹脂基板94之第2配線膜97，係與半導體晶片91之電極95作接觸，位置於增層基板92之最下層處的樹脂基板94之第2配線膜97，係經由凸塊96而被與印刷基板93之配線膜98作連接。
若依據此種構成，則被搭載在增層基板92上之半導體晶片91的電極95，係能夠與所期望之位置的印刷基板93之配線膜98作連接。 [實施例]
在以下之實施例及比較例中，於半導體層34處，係使用了InGaZnO。在氧擴散防止層37處，係使用含氧之銅薄膜，在上部電極層38處，係使用純銅薄膜。
對於由聚醯亞胺、PET或環氧樹脂所成的樹脂基板30之表面上，先製作出(或者是嘗試製作)由將主添加金屬之鋁以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有並將副添加金屬之矽、鈦或錳以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有的合金所成之第1靶材或者是將副添加金屬之鎳以0、5、10、20、30、40、50、60、70wt%之比例來含有的合金所成之第1靶材，並對於第1靶材進行濺鍍而在樹脂基板30之表面上形成基底膜，並且對於Peel強度作了測定。將測定結果展示於下述之表1～12中。主添加金屬和副添加金屬以外之成分，係為銅以及不可避免之雜質，不可避免之雜質係為1wt%以下。基底膜之組成，係與形成了基底膜之第1靶材之組成相同。
表中，「無法製作」係為無法作成第1靶材之主添加金屬的比例與副添加金屬的比例之組合，當樹脂基板30係身為聚醯亞胺或環氧樹脂時，「○」係為測定值為0.8kgf/cm以上之比例的組合，「△」係為0.5kgf/cm以上且未滿0.8kgf/cm之範圍之比例的組合，「×」係為未滿0.5kgf/cm之比例的組合。
當樹脂基板30係身為PET，「○」係為測定值為0.5kgf/cm以上之比例的組合，「△」係為0.2kgf/cm以上且未滿0.5kgf/cm之範圍之比例的組合，「×」係為未滿0.2kgf/cm之比例的組合。 　　表中之「○」，係為適當之比例的組合。
首先，下述表1～3，係為副添加金屬為矽的情況，根據測定結果，從將身為主添加金屬之鋁以1.0wt%以上8.0wt%以下之範圍而含有並將身為副添加金屬之矽以1.0wt%以上8.0wt%以下之範圍而含有的第1靶材所得到之基底膜的附著力係為強。
接著，下述表4～6，係為副添加金屬為鈦的情況，根據測定結果，從將身為主添加金屬之鋁以1.0wt%以上8.0wt%以下之範圍而含有並將身為副添加金屬之鈦以1.0wt%以上4.0wt%以下之範圍而含有的第1靶材所得到之基底膜的附著力係為強。
又，下述表7～9，係為副添加金屬為錳的情況，根據測定結果，從將身為主添加金屬之鋁以1.0wt%以上8.0wt%以下之範圍而含有並將身為副添加金屬之錳以1.0wt%以上8.0wt%以下之範圍而含有的第1靶材所得到之基底膜的附著力係為強。
又，下述表10～12，係為副添加金屬為鎳的情況，根據測定結果，從將身為主添加金屬之鋁以1.0wt%以上8.0wt%以下之範圍而含有並將身為副添加金屬之鎳以10wt%以上50wt%以下之範圍而含有的第1靶材所得到之基底膜的附著力係為強。
在先前技術中，係對於相對於玻璃基板之附著強度為大的配線膜有所需求，並在配線膜之中添加有與玻璃基板中之氧進行化學鍵結的添加物，但是，為了將相對於樹脂基板30之附著強度增大，係有必要添加與在樹脂基板30中之樹脂的化學構造中所含有的氧、氫以及碳進行化學鍵結之添加物，特別是，在以上所說明的配線膜31、32之基底膜21中所含有的副添加金屬，其之與碳之間的反應性係為高，相對於樹脂基板30之附著強度係變大。
〈玻璃基板〉 　　接著，對於由鹼性玻璃所成之表面為平坦的玻璃基板20之表面上，先製作出(或者是嘗試製作)由將主添加金屬之鋁以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有並將副添加金屬之矽以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有的合金所成之第1靶材，並對於所作成的第1靶材進行濺鍍而在玻璃基板20之表面上形成50nm之基底膜，接著，對於藉由銅之含有率為較第1靶材以及基底膜21更高並且導電率成為較第1靶材以及基底膜21更大之純銅或銅合金所構成的第2靶材進行濺鍍，而形成了將基底膜21和低電阻膜22作了層積的配線膜32。
主添加金屬和副添加金屬以外之成分，係為銅以及不可避免之雜質，不可避免之雜質係為1wt%以下。基底膜之組成，係與形成了基底膜之第1靶材之組成相同。
密著性之評價，係基於在將接著膠帶貼附於配線膜32之表面上之後將接著膠帶扯下的試驗條件，而進行了Peel強度試驗。 　　將Peel強度試驗之評價結果展示於下述表13中。評價條件，係將當10×10個的小片中之一個以上的小片發生了剝離的情況，視為發生了不良，並在表中記載為×。
根據表13，可以得知，當Al為0.5以上8.0wt%以下之範圍並且Si為0.5以上8.0wt%以下之範圍的情況時、和當Al為9.0以上10wt%以下之範圍並且Si之含有率為0.5以上4.0wt%以下之範圍的情況時，剝離強度係變高。
接著，對於圖17(a)中所示之玻璃基板46之表面上，先製作出(或者是嘗試製作)與表13相同之第1靶材(由將主添加金屬之鋁以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有並將副添加金屬之矽以0、0.5、1.0、2.0、4.0、6.0、8.0、9.0、10wt%之比例來含有的合金所成之第1靶材)，並對於所作成的第1靶材進行濺鍍而在玻璃基板46之表面上如同圖17(b)中所示一般地來形成150nm之基底膜21。
在此玻璃基板46處，係被形成有複數之貫通孔48，基底膜21，係除了被形成在玻璃基板46之表面上以外，亦被形成於貫通孔48之內周面上。在背面處係並未被形成。 　　基底膜21，係形成為膜厚150nm。貫通孔48之開口係為直徑50μm之圓形，相鄰接之貫通孔48之中心間距離係為100μm。
接著，將被形成有基底膜21之玻璃基板46浸漬在電鍍液中，並藉由電解電鍍法，來在基底膜21之表面上形成由膜厚5μm之銅薄膜所成之低電阻膜22，而得到由基底膜21和低電阻膜22所成之配線膜32。低電阻膜22之組成，係藉由銅之含有率為較第1靶材44a以及基底膜21更高而導電率成為較第1靶材44a以及基底膜21更大的純銅或銅合金所構成。
藉由與表13相同之試驗條件和評價條件，來進行了Peel強度試驗。將Peel強度試驗之評價結果展示於下述表14中。
根據表14，可以得知，當Al為0.5以上8.0wt%以下之範圍並且Si為0.5以上8.0wt%以下之範圍之含有率的情況時，剝離強度係變高。
根據以上說明，本發明之配線膜，由於不論是在與基底相接觸之基板為樹脂的情況時或者是為玻璃的情況時之雙方的情況中，剝離強度均係變高，因此，與上述各配線膜相同的，使用有本配線膜之液晶顯示裝置、有機EL顯示裝置、半導體元件亦係被包含在本發明中。又，本發明之配線膜，相對於在樹脂中分散有玻璃纖維之複合基板，其剝離強度亦係變高。
10‧‧‧液晶顯示裝置
11‧‧‧半導體元件
30‧‧‧樹脂基板
31、32‧‧‧配線膜
20、46‧‧‧玻璃基板
21‧‧‧基底膜
22‧‧‧低電阻膜
81‧‧‧上部電極
82‧‧‧像素電極層
83‧‧‧液晶層
85‧‧‧偏光濾片
[圖1] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(1)。 　　[圖2] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(2)。 　　[圖3] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(3)。 　　[圖4] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(4)。 　　[圖5] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(5)。 　　[圖6] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(6)。 　　[圖7] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(7)。 　　[圖8] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(8)。 　　[圖9] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(9)。 　　[圖10] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(10)。 　　[圖11] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(11)。 　　[圖12] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(12)。 　　[圖13] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(13)。 　　[圖14] 係為用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(14)。 　　[圖15] 係為成膜裝置之其中一例。 　　[圖16] 係為對於配線膜之位置作展示之立體圖。 　　[圖17] (a)～(c)：係為用以對於製造配線基板的工程作說明之圖。 　　[圖18] 係為用以對於增層基板作說明之圖。

Claims (20)

  1. 一種液晶顯示裝置，係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片， 　　藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制， 　　該液晶顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  2. 一種液晶顯示裝置，係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片， 　　藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制， 　　該液晶顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  3. 一種液晶顯示裝置，係具備有樹脂基板、和半導體元件、和液晶層、以及偏光濾片， 　　藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制， 　　該液晶顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  4. 一種液晶顯示裝置，係具備有玻璃基板、和半導體元件、和液晶層、以及偏光濾片， 　　藉由前述半導體元件之導通與遮斷，來使被施加於前述液晶層處之電壓改變，而對於透過了前述液晶層之光的對於前述偏光濾片之透過作控制， 　　該液晶顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述玻璃基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述玻璃基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  5. 一種有機EL顯示裝置，係具備有樹脂基板、和半導體元件、以及有機EL層， 　　藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制， 　　該有機EL顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  6. 一種有機EL顯示裝置，係具備有樹脂基板、和半導體元件、以及有機EL層， 　　藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制， 　　該有機EL顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  7. 一種有機EL顯示裝置，係具備有樹脂基板、和半導體元件、以及有機EL層， 　　藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制， 　　該有機EL顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  8. 一種有機EL顯示裝置，係具備有玻璃基板、和半導體元件、以及有機EL層， 　　藉由對於前述半導體元件作控制，來使被施加於前述有機EL層處之電壓改變，而對於在前述有機EL層中所流動之電流的大小作控制， 　　該有機EL顯示裝置，其特徵為： 　　前述半導體元件，係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和前述玻璃基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  9. 一種半導體元件，其特徵為： 　　係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  10. 一種半導體元件，其特徵為： 　　係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  11. 一種半導體元件，其特徵為： 　　係具備有半導體層、和與前述半導體層作了接觸的閘極絕緣膜、和隔著前述閘極絕緣膜而與前述半導體層相對向並與前述閘極絕緣膜作了接觸的閘極電極層、以及與前述半導體層作接觸並被作了電性連接的第1、第2電極層，藉由被施加於前述閘極電極層處之電壓，前述第1電極層與前述第2電極層之間之電性導通與遮斷係被作控制， 　　前述閘極電極層和前述第1電極層和前述第2電極層中之1以上的電極層，係被與和樹脂基板作了接觸的配線膜作電性連接， 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  12. 一種配線膜，係為被固定在樹脂基板上之配線膜，其特徵為： 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  13. 一種配線膜，係為被固定在樹脂基板上之配線膜，其特徵為： 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  14. 一種配線膜，係為被固定在樹脂基板上之配線膜，其特徵為： 　　前述配線膜，係具備有與前述樹脂基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅或是副添加金屬之其中一者係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為前述副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  15. 一種配線膜，係為被固定在玻璃基板上之配線膜，其特徵為： 　　前述配線膜，係具備有與前述玻璃基板作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高。
  16. 一種配線膜，係為被固定在被形成有複數之貫通孔的玻璃基板上之配線膜，其特徵為： 　　前述配線膜，係具備有與前述玻璃基板之表面和前述貫通孔之內周面作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高， 　　前述低電阻膜之至少一部分，係使被配置在前述玻璃基板表面上之部分和在前述貫通孔內與前述基底膜作接觸並填充前述貫通孔之部分作了接觸。
  17. 一種配線基板，係具備有被形成有複數之貫通孔的玻璃基板、和被設置在前述玻璃基板處之配線膜，其特徵為： 　　前述配線膜，係具備有與前述玻璃基板之表面和前述貫通孔之內周面作了接觸的基底膜、和與前述基底膜作接觸並且電阻率為較前述基底膜而更小之低電阻膜， 　　在前述基底膜中，於構成前述基底膜之元素之中，銅係以最大的質量比例而被含有， 　　在前述基底膜之100wt%之中，身為主添加金屬之鋁，係以0.5wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以0.5wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有， 　　前述低電阻膜，係相較於前述基底膜而將銅的質量比例作了提高， 　　前述貫通孔之內部，係藉由在前述貫通孔內而與前述基底膜作了接觸的前述低電阻膜而被作填充， 　　前述低電阻膜之至少一部分，係使被配置在前述玻璃基板表面上之部分和在前述貫通孔內與前述基底膜作接觸並填充前述貫通孔之部分作了接觸。
  18. 一種靶材，係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為： 　　在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之矽，係以1.0wt%以上8.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。
  19. 一種靶材，係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為： 　　在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鈦，係以1.0wt%以上4.0wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。
  20. 一種靶材，係為形成被固定在樹脂基板上之配線膜的與前述樹脂基板作接觸之基底膜之濺鍍裝置的靶材，其特徵為： 　　在前述靶材之100wt%之中，身為主添加金屬之鋁，係以1.0wt%以上8.0wt%以下之範圍而被含有，身為副添加金屬之鎳，係以10wt%以上50wt%以下之範圍而被含有，不可避免之雜質，係以1wt%以下之範圍而被含有。
TW107108746A 2017-04-13 2018-03-15 液晶顯示裝置、有機ｅｌ顯示裝置、半導體元件、配線膜、配線基板及靶材 TW201842662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-079991 2017-04-13
JP2017079991 2017-04-13

Publications (1)

Publication Number Publication Date
TW201842662A true TW201842662A (zh) 2018-12-01

Family

ID=63792400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108746A TW201842662A (zh) 2017-04-13 2018-03-15 液晶顯示裝置、有機ｅｌ顯示裝置、半導體元件、配線膜、配線基板及靶材

Country Status (6)

Country Link
US (1) US20200058683A1 (zh)
JP (1) JP6837134B2 (zh)
KR (1) KR20190132342A (zh)
CN (1) CN110392909A (zh)
TW (1) TW201842662A (zh)
WO (1) WO2018189965A1 (zh)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372045A (ja) * 1989-08-14 1991-03-27 Nippon Mining Co Ltd 酸化膜密着性に優れた高力高導電性銅合金
JPH06177117A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
JP2003243325A (ja) * 2002-02-20 2003-08-29 Mitsubishi Materials Corp 銅合金配線膜形成用スパッタリングターゲットおよびそのターゲットを用いて形成した熱影響を受けることの少ない銅合金配線膜
JP3754011B2 (ja) 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
JP4492919B2 (ja) 2003-05-19 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006193783A (ja) 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101320229B1 (ko) * 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
JP4970622B2 (ja) * 2009-08-26 2012-07-11 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012189725A (ja) * 2011-03-09 2012-10-04 Kobe Steel Ltd Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012211378A (ja) 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012253158A (ja) * 2011-06-01 2012-12-20 Kobe Steel Ltd 化合物半導体薄膜太陽電池用裏面電極および太陽電池、並びに上記裏面電極を製造するためのスパッタリングターゲット
JP2013118367A (ja) * 2011-11-02 2013-06-13 Hitachi Cable Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
JP2013133489A (ja) * 2011-12-26 2013-07-08 Sumitomo Metal Mining Co Ltd Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP2013253309A (ja) * 2012-06-08 2013-12-19 Sh Copper Products Co Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
JP5674064B2 (ja) * 2013-03-28 2015-02-25 三菱マテリアル株式会社 密着性に優れた配線下地膜の製造方法
KR101582176B1 (ko) 2013-05-13 2016-01-11 울박, 인크 탑재 장치 및 그 제조 방법
JP2015198093A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP6250614B2 (ja) * 2015-02-19 2017-12-20 株式会社神戸製鋼所 Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
JP6418060B2 (ja) 2015-05-13 2018-11-07 住友金属鉱山株式会社 金属吸収層の製造方法と積層体フィルムの製造方法
JP6011700B2 (ja) * 2015-09-18 2016-10-19 住友金属鉱山株式会社 Ｃｕ合金スパッタリングターゲット、この製造方法

Also Published As

Publication number Publication date
CN110392909A (zh) 2019-10-29
KR20190132342A (ko) 2019-11-27
JP6837134B2 (ja) 2021-03-03
US20200058683A1 (en) 2020-02-20
JPWO2018189965A1 (ja) 2020-03-05
WO2018189965A1 (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR100802879B1 (ko) 디스플레이 장치
US20110147753A1 (en) Display device, copper alloy film for use therein, and copper alloy sputtering target
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
WO2008069214A1 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JPWO2011024770A1 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR20090031441A (ko) 배선용 적층막 및 배선 회로
TW201842662A (zh) 液晶顯示裝置、有機ｅｌ顯示裝置、半導體元件、配線膜、配線基板及靶材
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
KR101350648B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
CN113424247B (zh) 具有树脂基板的装置及其制造方法
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2018180297A (ja) ターゲット、配線膜、半導体素子、表示装置
CN111755613B (zh) 一种显示面板及其制备方法、显示装置
US20210215986A1 (en) Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
WO2020213232A1 (ja) Ｃｕ合金ターゲット
KR102617444B1 (ko) 박막 트랜지스터 기판
KR20030024160A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법