KR101320229B1 - 배선 구조 및 배선 구조를 구비한 표시 장치 - Google Patents

배선 구조 및 배선 구조를 구비한 표시 장치 Download PDF

Info

Publication number
KR101320229B1
KR101320229B1 KR1020127002083A KR20127002083A KR101320229B1 KR 101320229 B1 KR101320229 B1 KR 101320229B1 KR 1020127002083 A KR1020127002083 A KR 1020127002083A KR 20127002083 A KR20127002083 A KR 20127002083A KR 101320229 B1 KR101320229 B1 KR 101320229B1
Authority
KR
South Korea
Prior art keywords
film
alloy
layer
contact
oxide semiconductor
Prior art date
Application number
KR1020127002083A
Other languages
English (en)
Other versions
KR20120031089A (ko
Inventor
히로시 고또오
다께아끼 마에다
유우미 이와나리
다까유끼 히라노
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20120031089A publication Critical patent/KR20120031089A/ko
Application granted granted Critical
Publication of KR101320229B1 publication Critical patent/KR101320229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

밀착성이 우수하고, 저 전기 저항, 저 콘택트 저항을 실현할 수 있는 새로운 배선 구조를 제공한다. 기판 위에 기판측으로부터 순서대로, 배선막과, 박막 트랜지스터의 반도체층을 구비한 배선 구조이며, 상기 반도체가 산화물 반도체로 이루어지는 배선 구조를 제공한다.

Description

배선 구조 및 배선 구조를 구비한 표시 장치 {WIRING STRUCTURE AND DISPLAY APPARATUS HAVING WIRING STRUCTURE}
본 발명은, 기판 위에 기판측으로부터 순서대로, 배선막과, 박막 트랜지스터의 반도체층을 구비한 배선 구조이며, 당해 반도체층이 산화물 반도체로 이루어지는 산화물 반도체층으로 구성되어 있는 배선 구조 및 당해 배선 구조를 구비한 표시 장치에 관한 것이다. 본 발명의 배선 구조는, 예를 들어 액정 디스플레이(액정 표시 장치)나 유기 EL 디스플레이 등의 플랫 패널 디스플레이에 대표적으로 사용된다. 이하에서는, 액정 표시 장치를 대표적으로 들어 설명하지만 이에 한정되는 취지는 아니다.
소형 휴대전화로부터, 30인치를 넘는 대형 텔레비전에 이르기까지 다양한 분야에 사용되는 액정 표시 장치는, 박막 트랜지스터(Thin Film Transistor, 이하 「TFT」라고 부름)를 스위칭 소자로 하고, 화소 전극을 구성하는 투명 도전막(산화물 도전막)과, 게이트 배선 및 소스-드레인 배선 등의 배선부와, 아몰퍼스 실리콘(a-Si)이나 다결정 실리콘(p-Si) 등의 Si 반도체층을 구비한 TFT 기판과, TFT 기판에 대하여 소정의 간격을 두고 대향해서 배치되어 공통 전극을 구비한 대향 기판과, TFT 기판과 대향 기판 사이에 충전된 액정층으로 구성되어 있다.
현재, 액정용 TFT의 반도체층에는, 상술한 바와 같이 a-Si가 많이 사용되고 있다. 그러나 차세대 디스플레이에는, 대형·고해상도·고속 구동이 요구되고 있어, 종래의 a-Si에서는 캐리어 이동도가 낮기 때문에, 이 요구 스펙을 충족시킬 수 없다. 그래서 최근, 산화물 반도체가 주목받고 있다. 산화물 반도체는, a-Si와 비교하여, 높은 캐리어 이동도를 갖고 있다. 또한 산화물 반도체는, 스퍼터링법에 의해 저온에서 대면적으로 형성할 수 있으므로, 내열성이 낮은 수지 기판 등도 사용할 수 있어, 그 결과, 플렉시블 디스플레이의 실현이 가능하다.
이와 같은 산화물 반도체를 반도체 디바이스에 사용한 예로서, 예를 들어 특허 문헌 1에는, 산화아연(ZnO), 산화카드뮴(CdO), 산화아연(ZnO)에, ⅡB 원소, ⅡA 원소, 혹은 VIB 원소를 더한 화합물, 또는 혼합물 중 어느 하나를 사용하고, 3d 천이 금속 원소 ; 또는 희토류 원소 ; 또는 투명 반도체의 투명성을 잃지 않고 고 저항으로 하는 불순물을 도프한 것이 사용되고 있다. 산화물 반도체 중에서도, In, Ga, Zn, Sn으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 원소를 함유하는 산화물(IGZO, ZTO, IZO, ITO, ZnO, AZTO, GZTO)은, 매우 높은 캐리어 이동도를 가지므로, 바람직하게 사용되고 있다.
그런데 액정 표시 장치 등에 대표되는 표시 장치에서는, 게이트 배선이나 소스-드레인 배선 등의 배선 재료로서, 전기 저항이 비교적 작아 미세 가공이 용이한 순(純)Al 또는 Al-Nd 등의 Al계 합금이 많이 사용되고 있다. 그러나 표시 장치의 대형화 및 고화질화가 진행됨에 따라, 배선 저항이 큰 것에 기인하는 신호 지연 및 전력 손실 등의 문제가 나타나고 있다. 그로 인해, 배선 재료로서 Al보다도 저저항인 구리(Cu)가 주목받고 있다. Al 박막의 전기 저항률은 3.0 × 10-6Ω·㎝인 것에 반해, Cu 박막의 전기 저항률은 2.0×10-6Ω·㎝로 낮다.
그러나 Cu는, 글라스 기판이나 그 위에 성막되는 절연막(게이트 절연막 등)과의 밀착성이 낮아, 박리된다고 하는 문제가 있다. 또한, Cu는 글라스 기판 등과의 밀착성이 낮기 때문에, 배선 형상으로 가공하기 위한 웨트 에칭이나 드라이 에칭이 곤란하다고 하는 문제가 있다. 따라서 Cu와 글라스 기판과의 밀착성을 향상시키기 위한 여러 가지 기술이 제안되어 있다.
예를 들어 특허 문헌 2 내지 4는, Cu 배선과 글라스 기판 사이에, 몰리브덴(Mo)이나 크롬(Cr) 등의 고융점 금속층을 개재시켜 밀착성의 향상을 도모하는 기술을 개시하고 있다. 그러나 이들의 기술에서는, 고융점 금속층을 성막하는 공정이 증가되어, 표시 장치의 제조비용이 증대된다. 또한 Cu와 고융점 금속(Mo 등)이라고 하는 다른 종류의 금속을 적층시키므로, 웨트 에칭 시에, Cu와 고융점 금속과의 계면에서 부식이 발생할 우려가 있다. 또한 이들 다른 종류의 금속에서는 에칭률에 차이가 발생하므로, 배선 단면을 바람직한 형상(예를 들어 테이퍼각이 45 내지 60°정도인 형상)으로 형성할 수 없다고 하는 문제가 발생할 수 있다. 또한 고융점 금속, 예를 들어 Cr의 전기 저항률(약 15 × 10-6Ω·㎝)은, Cu인 것보다도 높고, 배선 저항에 의한 신호 지연이나 전력 손실이 문제가 된다.
한편, 산화물 반도체층을 구비한 TFT 기판의 배선 구조에 착안하면, 현재, TFT의 구조로서, 도 3에 도시하는 배선 구조(이하, 설명의 편의상, 종래 구조라 부르는 경우가 있음)가 범용되고 있다. 도 3에서는, 기판측으로부터 순서대로, 게이트 전극, 게이트 절연막, 산화물 반도체막, 소스-드레인 전극이 구성되어, IGZO의 상층에 소스-드레인 전극 등의 금속 전극이 형성되어 있다. 전술한 특허 문헌 1에 기재된 반도체 디바이스도, 이 종래 구조를 구비하고 있다. 도 3에는, 게이트 전극이 하측에 있는 「하부 게이트형」의 예를 나타내고 있지만, 게이트 전극이 상측에 있는 「상부 게이트형」도 포함된다. 또한, 산화물 반도체를 사용할 경우에는, 게이트 절연막으로서, 질화 실리콘막이 아닌 산화실리콘이나 산질화 실리콘이 많이 사용된다. 산화물 반도체는, 환원 분위기 하에서는 그 우수한 특성을 잃게 되므로, 산화성 분위기 하에서 성막 가능한 산화실리콘(산질화 실리콘)의 사용이 추장되기 때문이다.
그러나 IGZO 등의 산화물 반도체를 사용한 종래 구조의 TFT 기판은, 이하의 문제를 안고 있다. 첫 번째로, IGZO의 상층에 형성된 소스-드레인 전극 등의 금속 전극(Cu계 배선 재료)을, 산계의 에칭액 등을 사용해서 웨트 에칭하여 배선 패턴을 형성할 때, IGZO와 Cu계 배선 재료와의 에칭 선택비가 없으므로(환언하면, 상층의 Cu계 배선 재료만 선택적으로 에칭하고, 하층의 IGZO까지는 에칭하지 않는다고 하는 에칭 선택성이 작음), 에칭에 의해 아래의 IGZO까지 손상을 받아버린다고 하는 문제가 있다. 이 대책으로서, 예를 들어 IGZO의 채널층 위에 보호층으로서 에치 스토퍼층을 설치하는 방법이 제안되어 있지만, 공정이 복잡해져 생산 비용의 상승을 초래한다. 두 번째로, 상기 종래 구조에서는, 약 250℃ 이상의 열 이력을 받으면 소스 드레인 전극과 산화물 반도체 사이의 콘택트 저항이 상승한다고 하는 문제가 있다. 이에 대해서는, Ti 등의 고융점 금속을 개재시키면 콘택트 저항의 상승이 억제되지만, 전술한 바와 같이, 비용이나 생산성의 관점에서 고융점 금속(배리어 메탈층)의 생략이 강하게 요구되고 있다. 또한, Ti은 플라즈마를 사용한 드라이 에칭에 의해 성막되지만, Cu와 같은 드라이 에칭이 어려운 배선 재료에는 적용이 곤란하다.
따라서 최근, 도 3의 종래 구조와는 산화물 반도체막과 소스-드레인 전극의 순서가 바뀐, 도 1이나 도 2에 도시하는 배선 구조(도 3의 종래 구조와 구별하기 위해, 설명의 편의상, 본 발명의 구조라 부르는 경우가 있음)가 제안되어 있다(예를 들어, 비특허 문헌 1). 이것은, 기판측으로부터 순서대로, 게이트 전극, 게이트 절연막, 소스-드레인 전극, 산화물 반도체막이 형성된 구조를 가지고 있다. 도 1이나 도 2에 도시한 바와 같이, 산화물 반도체와 화소 전극을 구성하는 투명 도전막(도면 중, ITO)은, 소스-드레인을 구성하는 배선 재료와 대략 동일 평면 위에 있다. 도 1이나 도 2에는, 게이트 전극이 하측에 있는 「하부 게이트형」의 예를 나타내고 있지만, 전술한 도 3에 도시하는 종래 구조와 마찬가지로, 게이트 전극이 상측에 있는 「상부 게이트형」도 포함된다.
도 1이나 도 2에 도시하는 본 발명의 구조를 채용하면, 전술한 도 3의 종래 구조가 안고 있는 문제점을 해소할 수 있다고 생각된다. 그러나 본 발명의 구조에서는, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)과 순Cu 등 다른 종류의 재료를 포갠 경우에, 산화물 반도체와의 콘택트 저항이 다를 가능성이 있으므로, 실효 채널 길이가 쉽게 결정되지 않는다고 하는 문제를 안고 있다. 즉, Ti이나 Mo 등의 고융점 금속을 순Cu의 위·아래에 개재시킬 경우, Ti이나 Mo과 산화물 반도체와의 콘택트 저항이 순Cu와의 값보다도 클 경우, 또는 그 반대의 경우에, 소스 드레인 전극과 IGZO 사이에 흐르는 전류 중 어느 하나를 실효 채널 길이로 정하면 좋을지 쉽게 결정하기 어렵다고 하는 문제를 안고 있다. 또한, 상기 비특허 문헌 1에는, 소스-드레인 배선의 배선 재료로서 Al을 사용하고, 그 위·아래에 Ti을 개재시킨 배선 구조가 개시되어 있으며, Al보다도 전기 저항률이 낮은 Cu를 배선 재료로서 사용한 본 발명 구조는, 지금까지 개시되어 있지 않다.
그런데 IGZO 등에 대표되는 산화물 반도체를 사용한 TFT 기판에서는, 게이트 배선이나 소스-드레인 배선 등의 배선 재료로서, Mo이나 Ti 단층, 혹은 순Al 또는 Al-Nd 등의 Al 합금(이하, 이들을 묶어서「Al계 합금」이라고 하는 경우가 있음)의 위 및/또는 아래에 Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 개재시킨 적층 재료가 주로 사용되고 있다. Al계 합금은, 전기 저항이 작아 미세 가공이 용이하다는 등의 이유에 의해 채용되고 있다. 또한, 배선 재료에 고융점 금속을 사용하는 주된 이유는, Al은 매우 산화되기 쉽고, Al계 합금 배선을 산화물 반도체층과 직접 접속하면, 액정 디스플레이의 성막 과정에서 발생하는 산소나 성막 시에 첨가하는 산소 등에 의해 Al계 합금 배선과 산화물 반도체층과의 계면에 고 저항인 Al 산화물의 절연층이 생성되어, 산화물 반도체층과의 접속 저항(콘택트 저항)이 상승되어, 화면의 표시 품위가 저하되기 때문이다. 그러나 고융점 금속의 사용은, 비용의 상승이나 생산성의 저하를 초래하므로, 액정 디스플레이의 대량 생산을 고려하면 고융점 금속의 생략이 요망되고 있다. 즉, 배리어 메탈층을 생략하고, Al계 합금화 배선을 산화물 반도체층과 직접 접속시켜도, 콘택트 저항의 저감화가 가능한 새로운 배선 재료의 제공이 요망되고 있다.
한편, 산화물 반도체층을 구비한 TFT 기판의 배선 구조에 착안하면, 현재, TFT의 구조로서, 도 5에 도시하는 배선 구조(이하, 설명의 편의상, 종래 구조라고 부르는 경우가 있음)가 범용되고 있다. 도 5에서는, 기판측으로부터 순서대로, 게이트 전극, 게이트 절연막, 반도체막, 소스-드레인 전극이 형성되어 있다. 도 5에는, 게이트 전극이 하측에 있는 「하부 게이트형」의 예를 나타내고 있지만, 게이트 전극이 상측에 있는 「상부 게이트형」도 포함된다. 또한, 산화물 반도체를 사용할 경우에는, 게이트 절연막으로서, SiN막이 아닌 SiO2이나 SiON이 많이 사용된다. 산화물 반도체는, 환원 분위기 하에서는 그 우수한 특성을 잃게 되므로, 산화성 분위기 하에서 성막 가능한 SiO2(SiON)의 사용이 추장되기 때문이다.
그러나 IGZO 등의 산화물 반도체를 사용한 종래 구조의 TFT 기판은, 이하의 문제를 안고 있다. 첫 번째로, IGZO의 상층에 형성된 소스-드레인 전극 등의 금속 전극(Al계 배선 재료)을, 산계의 에칭액 등을 사용해서 웨트 에칭하여 배선 패턴을 형성할 때, IGZO와 Al계 배선 재료와의 에칭 선택비가 없으므로(환언하면, 상층의 Al계 배선 재료만 선택적으로 에칭하고, 하층의 IGZO까지는 에칭하지 않는다고 하는 에칭 선택성이 작음), 에칭에 의해 아래의 IGZO까지 손상을 받아버린다고 하는 문제가 있다. 이 대책으로서, 예를 들어 IGZO의 채널층 위에 보호층으로서 에치 스토퍼층을 설치하는 방법이 제안되어 있지만, 공정이 복잡해져 생산 비용의 상승을 초래한다. 두 번째로, 상기 종래 구조에서는, 약 250℃ 이상의 열 이력을 받으면 소스 드레인 전극과 산화물 반도체 사이의 콘택트 저항이 상승한다고 하는 문제가 있다. 이에 대해서는, Ti 등의 고융점 금속을 개재시키면 콘택트 저항의 상승이 억제되지만, 전술한 바와 같이, 비용이나 생산성의 관점에서, 고융점 금속(배리어 메탈층)의 생략이 강하게 요구되고 있다. 또한, Ti은 플라즈마를 사용한 드라이 에칭에 의해 성막되지만, Cu와 같은 드라이 에칭이 어려운 배선 재료에는, 적용이 곤란하다.
따라서 최근, 도 5의 종래 구조와는 산화물 반도체막과 소스-드레인 전극의 순서가 바뀐, 도 4에 도시하는 배선 구조(도 5의 종래 구조와 구별하기 위해, 설명의 편의상, 본 발명의 구조라고 부르는 경우가 있음)가 제안되어 있다. 이것은, 기판측으로부터 순서대로, 게이트 전극, 게이트 절연막, 소스-드레인 전극, 산화물 반도체막이 형성된 구조를 가지고 있다. 도 4에 도시한 바와 같이, 산화물 반도체와 화소 전극을 구성하는 투명 도전막(도면 중, ITO)은, 소스-드레인을 구성하는 배선 재료와 대략 동일 평면 위에 있다. 도 4에는, 게이트 전극이 하측에 있는 「하부 게이트형」의 예를 나타내고 있지만, 전술한 도 5에 도시하는 종래 구조와 마찬가지로, 게이트 전극이 상측에 있는 「상부 게이트형」도 포함된다.
도 4에 도시하는 본 발명 구조를 채용하면, 전술한 도 5의 종래 구조가 안고 있는 문제점을 해소할 수 있다고 생각된다. 그러나 본 발명의 구조에서는, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 순Al 등 직접 산화물 반도체와의 콘택트를 할 수 없는 재료에 개재시키면, 실효 채널 길이가 결정되지 않는다고 하는 문제를 안고 있다. 즉, Ti이나 Mo 등의 고융점 금속을 순Al의 위·아래에 개재시킬 경우, 순Al과 IGZO 사이는 전기적으로 접속할 수 없으므로, 소스 드레인 전극과 IGZO 사이로 흐르는 전류(예를 들어 상측과 하측) 중 어느 하나를 실효 채널 길이라 정하면 좋을지 쉽게 결정하기 어렵다고 하는 문제를 안고 있다.
일본 특허 출원 공개 제2002-76356호 공보 일본 특허 출원 공개 평7-66423호 공보 일본 특허 출원 공개 평8-8498호 공보 일본 특허 출원 공개 평8-138461호 공보
다케시 오사다 등, 「Development of Driver-Integrated Panael using Amorphous In-Ga-Zn-Oxide TFT」, THE PROCEEDING OF AM-FPD '09, p. 33-36, July 1-3, 2009
따라서 도 1에 도시하는 배선 구조에 적용 가능한 새로운 Cu 합금막이며, 배리어 메탈층을 생략해서 Cu 합금막을, 기판 및/또는 기판 위에 설치된 산화실리콘이나 산질화 실리콘 등으로 구성되는 절연막과 전기적으로 직접 접속해도, 이들과의 밀착성이 우수하고, 게다가 Cu계 재료의 특징인 저 전기 저항이나, 산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 저 콘택트 저항이 유지된 Cu 합금막을 구비한 배선 구조의 제공이 강하게 요구되고 있다.
또한, 도 4에 도시하는 본 발명 구조에 적용 가능한 새로운 Al 합금막이며, 배리어 메탈층을 생략해서 당해 Al 합금막을 산화물 반도체층과 직접 접속해도, 콘택트 저항이 낮게 억제된 Al 합금막을 구비한 배선 구조의 제공이 강하게 요구되고 있다.
본 발명은 상기 사정에 비추어 이루어진 것이며, 제1 목적은, 기판측으로부터 순서대로, 절연막과, Cu 합금막과, 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조이며, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략해서 Cu 합금막을, 기판 및/또는 절연막과 전기적으로 직접 접속해도, 이들과의 밀착성이 우수하고, 게다가 Cu계 재료의 특징인 저 전기 저항 및 낮은 콘택트 저항(산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 접촉 전기 저항)을 실현할 수 있는 새로운 표시 장치용 Cu 합금막을 갖는 배선 구조 및 당해 배선 구조를 구비한 표시 장치를 제공하는 데 있다.
제2 목적은, 박막 트랜지스터의 산화물 반도체층 밑에 소스-드레인 전극 등의 금속 전극을 구성하는 막이 형성된 새로운 배선 구조이며, 특히 산화물 반도체층과의 낮은 전기 저항을, 재현성 좋게 확실하게 실현 가능한 배선 구조 및 당해 배선 구조를 구비한 표시 장치를 제공하는 데 있다.
제3 목적은, 기판측으로부터 순서대로, Al 합금막과, 당해 Al 합금막과 접속하는 박막 트랜지스터의 산화물 반도체층을 갖고, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략해서 Al 합금막을 산화물 반도체층과 직접 접속해도 저 콘택트 저항을 실현할 수 있는 새로운 표시 장치용 Al 합금막을 갖는 배선 구조 및 당해 배선 구조를 구비한 표시 장치를 제공하는 데 있다.
본 발명은 이하의 형태를 포함한다.
(1) 기판 위에 기판측으로부터 순서대로, 배선막과, 박막 트랜지스터의 반도체층을 구비한 배선 구조이며,
상기 반도체층은 산화물 반도체로 이루어지는 배선 구조.
(2) 상기 배선막은, 상기 반도체층과 직접 접속하는 동일 평면으로, 화소 전극을 구성하는 투명 도전막과 직접 접속하는 (1)에 기재된 배선 구조.
(3) 상기 배선막은, Ni 및 Co 중 적어도 1개를 함유하는 Al 합금막이며, 상기 반도체층과 직접 접속되어 있는 (1) 또는 (2)에 기재된 배선 구조.
(4) 상기 Al 합금막은, Ni 및 Co 중 적어도 1개를 0.10 내지 2 원자％ 함유하는 (3)에 기재된 배선 구조.
(5) 상기 Al 합금막과 상기 반도체층과의 계면에, Ni 및 Co 중 적어도 1개의 일부가 석출 및/또는 농화(濃化)하고 있는 (3) 또는 (4)에 기재된 배선 구조.
(6) 상기 Al 합금막은, Cu 및 Ge 중 적어도 1개를 0.05 내지 2 원자％ 더 함유하는 (3) 내지 (5) 중 어느 하나에 기재된 배선 구조.
(7) 상기 Al 합금막은, 희토류 원소를 0.05 내지 1 원자％ 더 함유하는 (3) 내지 (6) 중 어느 하나에 기재된 배선 구조.
(8) 상기 반도체층과 직접 접속하는 상기 Al 합금막의 표면에, 최대 높이 거칠기(Rz)가 5㎚ 이상인 요철이 형성되어 있는 (3) 내지 (7) 중 어느 하나에 기재된 배선 구조.
(9) 상기 배선막과 기판 사이에 절연막을 구비하는 (1) 또는 (2)에 기재된 배선 구조.
(10) 상기 배선막은, Cu 합금막이며,
Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 합계 2 내지 20 원자％ 함유하는 Cu 합금으로 이루어지는 제1층(Y)과,
순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제1층(Y)보다도 전기 저항률이 낮은 순Cu 또는 Cu 합금으로 이루어지는 제2층(X)을 포함하는 적층 구조를 갖고,
상기 제1층(Y)은, 상기 기판 및 상기 절연막 중 적어도 1개와 직접 접속되어 있고,
상기 제2층(X)은, 상기 반도체층과 직접 접속되어 있는 (9)에 기재된 배선 구조.
(11) 상기 제1층(Y)의 막 두께가 10㎚ 이상 100㎚ 이하이며, Cu 합금막 전체막 두께에 대하여 60% 이하인 (10)에 기재된 배선 구조.
(12) 상기 기판 및 상기 절연막 중 적어도 1개와, 상기 Cu 합금막과의 계면에, Mn의 일부가 석출 및/또는 농화하고 있는 (10) 또는 (11)에 기재된 배선 구조.
(13) 상기 배선막은,
Mn, Ni, Zn, Al, Ti, Mg, Ca, W 및 Nb으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 Cu 합금막이며, 또한 상기 기판 및 상기 절연막 중 적어도 1개 및 상기 반도체층과 직접 접속되어 있는 (9)에 기재된 배선 구조.
(14) 상기 Cu 합금막은, Mn, Ni, Zn, Al, Ti, Mg, Ca, W 및 Nb으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 0.5 내지 10 원자％ 함유하는 (13)에 기재된 배선 구조.
(15) 상기 Cu 합금막은, 적어도 Mn을 0.5 원자％ 이상 함유하고, 또한 B, Ag, C, W, Ca 및 Mg으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 0.3 원자％ 이상 함유하는 (13) 또는 (14)에 기재된 배선 구조.
(16) 상기 기판 및 상기 절연막 중 적어도 1개와, 상기 Cu 합금막과의 계면에, Mn의 일부가 석출 및/또는 농화하고 있는 (13) 내지 (15) 중 어느 하나에 기재된 배선 구조.
(17) 상기 배선막은 Cu막인 (9)에 기재된 배선 구조.
(18) 상기 산화물 반도체는, In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 산화물로 이루어지는 (1) 내지 (17) 중 어느 하나에 기재된 배선 구조.
(19) (1) 내지 (18) 중 어느 하나에 기재된 배선 구조를 구비한 표시 장치.
본 발명에 따르면, 기판측으로부터 순서대로, 산화실리콘이나 산질화 실리콘 등으로 주로 구성되어 있는 절연막과, Cu 합금막과, 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조에 있어서, Cu 합금막을, 기판 및/또는 절연막과 직접 접속해도, 이들과의 밀착성이 우수하고 ; 게다가, Cu계 재료의 특징인 낮은 전기 저항과, 산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 낮은 콘택트 저항을 실현할 수 있는 배선 구조를 제공할 수 있었다. 본 발명에 따르면, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략할 수 있으므로, 도 3에 도시하는 종래의 배선 구조가 안고 있는 문제점(실효 채널 길이가 결정되지 않음 등)을 해소할 수 있다.
또한, 본 발명의 배선 구조는 상기와 같이 구성되어 있으므로, Cu막과, 그 위에 형성된 산화물 반도체층과의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보할 수 있다.
또한, 본 발명에 따르면, 기판측으로부터 순서대로, Al 합금막과, 당해 Al 합금막과 접속하는 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조에 있어서, Al 합금막을 산화물 반도체층과 직접 접속해도 저 콘택트 저항을 실현할 수 있는 배선 구조를 제공할 수 있었다. 본 발명에 따르면, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략할 수 있으므로, 도 5에 도시하는 배선 구조가 안고 있는 문제점(실효 채널 길이가 결정되지 않음 등)을 해소할 수 있다.
도 1은 본 발명의 대표적인 배선 구조를 도시하는 개략 단면 설명도이다.
도 2는 본 발명의 대표적인 배선 구조를 도시하는 개략 단면 설명도이다.
도 3은 종래의 배선 구조를 도시하는 개략 단면 설명도이다.
도 4는 본 발명의 대표적인 배선 구조를 도시하는 개략 단면 설명도이다.
도 5는 종래의 배선 구조를 도시하는 개략 단면 설명도이다.
도 6은 Cu 합금막과 글라스 기판과의 계면 근방의 단면 TEM 화상이다.
도 7은 도 6의 일부 확대 화상이다.
도 8은 단면 TEM 화상으로부터 EDX 라인 분석한 결과를 나타내는 그래프이다.
도 9는 실시예에 있어서, ITO 또는 IZO와의 콘택트 저항률의 측정에 사용한 전극 패턴을 도시하는 도면이다.
도 10은 실시예에 있어서, IGZO 또는 ZTO와의 콘택트 저항률의 측정에 사용한 전극 패턴을 도시하는 도면이다.
도 11은 표 1의 No.46의 TEM 화상이다.
도 12는 비교를 위해 제작한 시료의 TEM 화상이다.
도 13은 표 7의 No.4(열 처리 온도 350℃)에 대해서, 열 처리 후의 TEM 사진(배율 150만배)이다.
본 발명자들은, 기판 위에 기판측으로부터 순서대로, 배선막과, 박막 트랜지스터의 반도체층을 구비한 배선 구조이며, 상기 반도체층이 산화물 반도체로 이루어지는 배선 구조를 사용함으로써, 소기의 목적이 달성되는 것을 발견하고, 본 발명을 완성했다.
본 발명의 바람직한 제1 형태로서, 상기 배선막이 Ni 및 Co 중 적어도 1개를 함유하는 Al 합금이며, 상기 반도체층과 직접 접속되어 있는 배선 구조를 들 수 있다. 이것은, 본 발명자들이 TFT의 반도체층으로서 IGZO 등의 산화물 반도체를 사용한, 도 4에 도시하는 구조(기판측으로부터 순서대로, Al 합금막과, Al 합금막과 접속하는 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조)에 적용 가능하며, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략해서 Al 합금막을 산화물 반도체층과 직접 접속해도, 저 콘택트 저항을 실현할 수 있는 새로운 표시 장치용 Al 합금막(이하, 다이렉트 콘택트용 Al 합금막이라 부르는 경우가 있음)을 구비한 배선 구조를 제공하기 위해, 검토를 거듭해 온 결과, Ni 및/또는 Co를 함유하는 Al 합금막을 사용하면 소기의 목적이 달성되는 것을 발견한 것에 기인한다.
상기 Al 합금막은, 바람직하게는 화소 전극을 구성하는 투명 도전막(대표적으로는 ITO나 IZO 등)과 직접 접속되어 있다(도 4를 참조). 또한, 콘택트 저항의 한층 저감화를 목표로 해서 Cu 및/또는 Ge을 더 함유하는 Al 합금막이나, 내열성의 향상을 목표로 해서 희토류 원소(대표적으로는 Nd, La, Gd 중 적어도 1종류)를 더 함유하는 Al 합금막이 적절하게 사용된다. 또한, 저 콘택트 저항의 실현에 기여한다고 생각되는 Ni 및/또는 Co의 석출물이나 농화층을 형성하기 위해서는, 산화물 반도체층과 직접 접속하는 상기 Al 합금막의 표면(또한, 투명 도전막과 직접 접속하는 상기 Al 합금막의 표면)은, 최대 높이 거칠기(Rz)가 5㎚ 이상인 것이 바람직하다. 이러한 Ni 및/또는 Co의 석출물이나 농화층을 얻기 위해서는, Al 합금 성막 시의 기판 온도(이하, 성막 온도라고 부르는 경우가 있음)의 제어(약 200℃ 이상의 가열 처리) 및/또는 Al 성막 후의 가열 처리(약 200℃ 이상의 가열 처리)와, 소정의 알칼리 처리를 적절하게 조합하여 행하는 것이 유효하다. 예를 들어, (Ⅰ) 성막 시의 기판 온도를 약 200℃ 이상으로 높여 가열 처리하고, 소정의 알칼리 처리를 행하고 나서, 산화물 반도체막을 성막하는(이 경우, 성막 후의 가열 처리는 필수가 아닌, 행해도 좋고 행하지 않아도 좋음) 방법이나, 혹은 (Ⅱ) 기판 온도에 관계없이(기판 온도는 가열하지 않고 실온인 상태라도 좋고, 예를 들어 200℃ 이상으로 가열해도 좋음), Al 합금 성막 후의 가열 처리를 약 200℃ 이상의 온도로 행하여, 소정의 알칼리 처리를 행하고 나서, 산화물 반도체막을 성막하는 방법 등을 들 수 있다.
이하, 전술한 도 4를 참조하면서, 본 발명의 바람직한 제1 형태의 배선 구조 및 그 제조 방법의 바람직한 실시 형태를 설명하지만, 본 발명은 이에 한정되지 않는다. 또, 도 4에서는, 하부 게이트형의 예를 나타내고 있지만, 이에 한정되지 않고, 상부 게이트형도 포함된다. 또한, 도 4에서는, 산화물 반도체층의 대표적인 예로서 IGZO를 사용하고 있지만, 이에 한정되지 않고, 액정 표시 장치 등의 표시 장치에 사용되는 산화물 반도체를 모두 사용할 수 있다.
도 4에 도시하는 TFT 기판은, 기판측으로부터 순서대로, 게이트 전극(도면에서는 Al 합금), 게이트 절연막(도면에서는 SiO2), 소스 전극·드레인 전극(도면에서는 Al 합금, 상세한 것은 후술함), 채널층(산화물 반도체층, 도면에서는 IGZO), 보호층(도면에서는 SiO2)을 차례로 적층한 배선 구조(하부 게이트형)를 갖고 있다. 여기서, 도 4의 보호층은 SiON이라도 좋고, 마찬가지로, 게이트 절연막은 SiON이라도 좋다고 하는 것도, 산화물 반도체는 환원 분위기 하에서는 그 우수한 특성이 열화되므로, 산화성 분위기 하에서 성막을 행하는 실리콘 산화막(SiO2)이나 실리콘 산질화막(SiON)의 사용이 추장되기 때문이다. 혹은, 보호층 또는 게이트 절연막 중 어느 한쪽은 SiN이라도 좋다.
그리고 본 발명의 바람직한 제1 형태의 특징 부분은, 상기 Al 합금으로서, Ni 및/또는 Co를 함유하는 Al 합금을 사용한 부분에 있다. Ni 및/또는 Co의 첨가에 의해, 소스 전극 및/또는 드레인 전극을 구성하는 Al 합금막과 산화물 반도체층과의 접촉 전기 저항(콘택트 저항)을 저감시킬 수 있다. 즉, 상기 Al 합금은, 다이렉트 콘택트용 Al 합금으로서 매우 유용하다. Ni 및 Co는, 단독으로 함유하고 있어도 좋고, 양쪽을 함유하고 있어도 좋다.
이와 같은 효과를 충분히 발휘시키기 위해서는, 상기 원소의 함유량(Ni, Co를 단독으로 함유할 때는 단독의 함유량이며, 양쪽을 함유할 경우에는 합계량임)을, 대략 0.10 원자％ 이상으로 하는 것이 바람직하다. 콘택트 저항의 저감화 작용은, 상기 원소의 함유량이 일정량이면 좋고(일정량 이상 첨가하면, 콘택트 저항은 포화하므로), 보다 바람직하게는 0.2 원자％ 이상, 더욱 바람직하게는 0.5 원자％ 이상이다. 한편, 상기 원소의 함유량이 지나치게 많으면, Al 합금막의 전기 저항률이 상승해 버릴 우려가 있으므로, 그 상한을 2 원자%로 하는 것이 바람직하고, 보다 바람직하게는 1 원자％이다.
본 발명의 바람직한 제1 형태에 사용되는 Al 합금막은, 상기와 같이 Ni 및/또는 Co를 함유하고, 잔량부 Al 및 불가피 불순물이다.
상기 Al 합금막에는, Cu 및/또는 Ge을 0.05 내지 2 원자％ 더 함유할 수 있다. 이들은, 콘택트 저항의 저감화에 한층 더 기여하는 원소이며, 단독으로 첨가해도 좋고, 양쪽을 병용해도 좋다. 이러한 효과를 충분히 발휘시키기 위해서는, 상기 원소의 함유량(Cu, Ge을 단독으로 함유할 때는 단독의 함유량이며, 양쪽을 함유할 경우에는 합계량임)을, 대략 0.05 원자％ 이상으로 하는 것이 바람직하다. 콘택트 저항의 저감화 작용은, 상기 원소의 함유량이 일정량 이상이면 좋고, 보다 바람직하게는 0.1 원자％ 이상, 더욱 바람직하게는 0.2 원자％ 이상이다. 한편, 상기 원소의 함유량이 지나치게 많으면, Al 합금막의 전기 저항률이 상승해 버릴 우려가 있으므로, 그 상한을 2 원자%로 하는 것이 바람직하고, 보다 바람직하게는 1 원자％이다.
상기 Al 합금막에는, 희토류 원소를 0.05 내지 1 원자％ 더 함유할 수 있다. 이들은, 내열성의 향상에 유용한 원소이며, 희토류 원소 중 1종류를 함유해도 좋고, 2종류 이상을 병용해도 좋다. 상기 원소의 보다 바람직한 함유량(단독으로 함유할 경우에는 단독의 함유량이며, 2종류 이상을 함유할 때는 합계량임)은 0.1 내지 0.5 원자％, 더욱 바람직하게는 0.2 내지 0.35 원자％이다. 여기서, 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15 원소)에, Sc(스칸듐)과 Y(이트륨)을 더한 원소군을 의미한다. 이들 중에서도, 예를 들어 La, Nd, Y, Gd, Ce, Dy, Ti, Ta의 사용이 바람직하고, 보다 바람직하게는 La, Nd, Gd이며, 더욱 바람직하게는 La, Nd이다.
상기 Al 합금막에 있어서의 각 합금 원소의 함유량은, 예를 들어 ICP 발광 분석(유도 결합 플라스마 발광 분석)법에 의해 구할 수 있다.
본 발명의 바람직한 제1 형태에서는, 적어도 소스 전극 및/또는 드레인 전극이 상기 Al 합금막으로 구성되어 있으면 좋고, 그 밖의 배선부(예를 들어 게이트 전극)의 성분 조성에 대해서는 특별히 한정되지 않는다. 예를 들어, 도 4에 있어서, 게이트 전극, 주사선(도시하지 않음), 신호선에 있어서의 드레인 배선부(도시하지 않음)도, 상기 Al 합금막으로 구성되어 있어도 좋고, 이 경우, TFT 기판에 있어서의 Al 합금 배선의 전부를 동일 성분 조성으로 할 수 있다.
이후에 실시예에서 실증한 바와 같이, 본 발명에 따르면, 산화물 반도체와 Al 합금막과의 콘택트 저항이 낮게 억제되지만, 이것은 그 계면에 형성되는 (Ⅰ) Ni 및/또는 Co를 함유하는 석출물 ; 및/또는 (Ⅱ) Ni 및/또는 Co를 함유하는 농화층이, 깊게 관여되어 있다고 추찰된다. Al 합금막이, Cu 및/또는 Ge이나, 희토류 원소를 더 함유할 경우에는, 이들 원소를 더 함유하는 석출물이나 농화층이, 그 계면에 형성되어 있다고 생각된다. 이러한 석출물이나 농화층은, Al 산화물과는 달리 도전성이 높고, 산화물 반도체와 Al 합금막과의 계면에 전기 저항이 낮은 영역으로서 부분적 또는 전면적으로 형성됨으로써, 콘택트 저항이 대폭으로 저감되는 것이라 생각된다.
상기 Ni 및/또는 Co의 석출 및/또는 농화는, 소정의 가열 처리와 소정의 알칼리 처리를 조합해서 행하는 것이 바람직하다. 상기 가열 처리에 의해 Al 합금에 함유되는 Ni 등이 표면에 석출하고, 상기 알칼리 처리에 의해 당해 석출물을 노출 시키는 동시에 산화 피막을 제거할 수 있고, 이와 같이 양쪽의 처리를 행함으로써 콘택트 저항을 현저하게 저감할 수 있다. 알칼리 처리로서는, 대표적으로는, TMAH(테트라메틸 암모늄 히드록시드)의 약 0.4 질량％ 수용액에 약 60초간 정도 침지하는 방법을 들 수 있다. 그 밖에, 산에 의한 처리나 Ar 플라즈마 조사에 의한 물리적인 산화막 제거도 적용 가능하다. 본 발명의 바람직한 제1 형태에 적용 가능한 알칼리 처리의 상세한 것은, 후기하는 Rz의 설명 부분에서 설명한다.
구체적으로는, 상기 가열 처리는 스퍼터링법에 의한 Al 합금 성막 시의 기판 온도(성막 온도)의 제어(약 200℃ 이상의 가열 처리), 및/또는 Al 성막 후의 가열 처리(약 200℃ 이상의 가열 처리)를 적절하게 조합하여 행하는 것이 유효하다. 스퍼터링법의 상세한 것은 후술한다. 상세하게는, (Ⅰ) 성막 온도를 약 200℃ 이상으로 높여 가열 처리하고, 소정의 알칼리 처리를 행하고 나서, 산화물 반도체막을 성막하는(이 경우, 성막 후의 가열 처리는 필수가 아닌, 행해도 좋고 행하지 않아도 좋음) 방법이나, 혹은 (Ⅱ) 성막 온도에 관계없이(기판은 가열하지 않고 실온인 상태라도 좋고, 예를 들어 200℃ 이상으로 가열해도 좋음), Al 합금 성막 후의 가열 처리를 약 200℃ 이상의 온도로 행하고 나서, 소정의 알칼리 처리를 행하여, 산화물 반도체막을 성막하는 방법을 들 수 있다. 또, 본 발명과 같이 Al 합금막 위에 산화물 반도체를 갖는 배선 구조에서는, 상기 (Ⅰ)보다, 상기 (Ⅱ)의 열 처리 방법(상세하게는, 기판을 가열하지 않고 성막 후에 가열 처리한 후, 알칼리 처리하는 방법)을 채용하는 것이 추장된다. 이에 의해, Al 합금 성막 후에 알루미나 등의 자연 산화막이 표면에 형성되어 콘택트 저항이 상승하는 것을 유효하게 방지할 수 있다.
상기 (Ⅰ) 및 (Ⅱ) 중 어떠한 것에 있어서도, 200℃ 이상에서의 가열 처리 시간은, 5분간 이상 60분간 이하로 하는 것이 바람직하다. 또한, 상기 (Ⅰ)의 기판 온도의 상한은, 바람직하게는 250℃로 한다. 한편, 상기 (Ⅱ)의 성막 후 가열 온도는, 바람직하게는 250℃ 이상이다. 기재의 내열 온도나, 내힐록성 등을 고려하면, 상기 (Ⅱ)의 성막 후 가열 온도를, 약 350℃ 이하로 하는 것이 바람직하다.
또, 상기 Al 합금막의 성막 후에 행하는 가열 처리는, 상기 석출·농화를 목적으로 행하는 것이라도 좋고, 상기 Al 합금막 형성 후의 열 이력(예를 들어, SiN막을 성막하는 공정)이, 상기 온도·시간을 충족시키는 것이라도 좋다.
상기 Al 합금막은, 스퍼터링법에 의해 스퍼터링 타깃(이하 「타깃」이라고 하는 경우가 있음)을 사용해서 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법으로 형성된 박막보다도, 성분이나 막 두께의 막면 내 균일성이 우수한 박막을 쉽게 형성할 수 있기 때문이다. 또한, 스퍼터링법으로 상기 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, 전술한 Al-(Ni/Co) 합금(바람직하게는, Cu/Ge이나, 희토류 원소를 더 함유하는 것)과 동일 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성 어긋남의 우려가 없어 원하는 성분 조성의 Al 합금막을 형성할 수 있으므로 좋다. 상기 타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다. 상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Al 기합금으로 이루어지는 잉곳을 제조해서 얻는 방법이나, Al 기합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화해서 얻을 수 있는 방법을 들 수 있다.
또한, 산화물 반도체층과 직접 접속하는 상기 Al 합금막의 표면은, 최대 높이 거칠기(Rz)가 5㎚ 이상인 요철이 형성되어 있는 것이 바람직하다. 이것은, 상기와 같이 해서 성막한 Al 합금막을, 산화물 반도체층과 직접 접속하는데 앞서, 알칼리 용액으로 Al 합금막의 표면을 웨트 에칭, 또는 SF6과 Ar의 혼합 가스로 Al 합금막의 표면을 드라이 에칭함으로써 얻을 수 있다. 이에 의해, Al은 용출하고, Al보다도 귀한 합금 원소인 Ni이나 Co는 금속간 화합물에 함유되어 Al 합금막 표면에 석출하고, Al 합금 표면에 요철 형상으로서 잔존하게 된다. 그리고 이 요철이 최대 높이 거칠기(Rz)가 5㎚ 이상일 때, 콘택트 저항이 저감된다. 여기서, 최대 높이 거칠기(Rz)는, JIS B0601(2001 개정 후의 JIS 규격)에 의거하는 것이다(평가 길이는 4㎜).
상기와 같은 요철이 Al 합금막 표면에 형성되면, 그 후, 산화물 반도체층과 직접 접촉시켜도, 고 접촉 전기 저항이 되는 산화물(AlOx)은 형성되기 어려운 상태가 된다. 경우에 따라서는, Al보다도 귀한 금속 원소를 함유하는 석출물이, 투명 도전막과 직접 접촉하게 된다. 이러한 상황이 실현됨으로써, 산화물 반도체층과 Al 합금막에 있어서의 저 접촉 전기 저항을 실현할 수 있게 된다. 최대 높이 거칠기(Rz)는 클수록 좋고, 대략 8㎚ 이상인 것이 바람직하고, 10㎚ 이상인 것이 보다 바람직하다. 제조 효율의 향상이나, 투명 도전막의 단선 방지 등의 제품의 품질 유지 등을 고려하면, 최대 높이 거칠기(Rz)의 상한은, 대략 100㎚로 하는 것이 바람직하고, 50㎚로 하는 것이 보다 바람직하다.
상기와 같은 요철을 Al 합금막에 형성하는 데 있어서는, Al 합금막과 산화물 반도체층을 직접 접속하는데 앞서, 알칼리 용액으로 Al 합금막 표면을 웨트 에칭 또는 드라이 에칭하면 좋지만, 이때의 에칭량(에칭 깊이)은, 형성되는 요철의 최대 높이 거칠기(Rz)가 5㎚ 이상을 실현하기 위해, 5㎚ 이상으로 하는 것이 바람직하다. 또한, 이러한 에칭 처리를 행하는 시기에 대해서는, Al 합금막과 산화물 반도체층이 물리적으로 직접 접속하기 전이면 좋고, 예를 들어 질화 실리콘(SiNx) 등의 층간 절연막을 형성하기 전이라도, 마찬가지의 효과가 발휘된다.
상기와 같은 웨트 에칭을 하기 위한 알칼리 용액으로서는, 대략 pH 9 내지 13 정도(바람직하게는 pH 10.5 내지 12.8 정도)이며, Al을 용출하지만 Al보다도 귀한 금속 원소를 용출하지 않는 알칼리 용액을 들 수 있다. 구체적으로는, 예를 들어 pH 9 내지 13 정도의 레지스트 박리액「TOK106」(상품명 : 도쿄오카고교 가부시끼가이샤 제품)의 수용액, 후기하는 실시예에 사용한 알칼리 용액(AZ 일렉트로닉 매터리얼즈 가부시끼가이샤의 AZ 300MIF 디벨러퍼), TMAH(테트라메틸 암모늄 히드록시드)를 함유하는 현상액 원액 또는 pH 조정을 위해 당해 원액을 희석한 용액(pH 약 10.5 내지 13.5), 수산화나트륨 수용액 등을 들 수 있다. 상기「TOK106」은, 모노에탄올아민과 디메틸 술폭시드(DMSO)의 혼합 용액이며, 이들의 혼합 비율에 의해 pH의 범위를 조정할 수 있다. 웨트 에칭의 바람직한 온도나 시간은, 원하는 최대 높이 거칠기(Rz)를 얻을 수 있도록, 사용하는 알칼리 용액이나 Al 합금의 조성 등에 따라서 적절하게 정하면 좋지만, 대략 30 내지 70℃에서 5 내지 180초간(바람직하게는, 30 내지 60℃에서 10 내지 120초간)인 것이 바람직하다.
또한 드라이 에칭을 하기 위한 가스로서는, SF6과 Ar의 혼합 가스(예를 들어, SF6 : 60%, Ar : 40%)를 사용할 수 있다. 질화 실리콘막을 형성한 후에 이 질화 실리콘막을 드라이 에칭할 때의 혼합 가스는, 일반적으로 SF6, Ar 및 O2의 혼합 가스가 사용되는 것이지만, 이러한 혼합 가스에 의한 드라이 에칭에서는, 본 발명의 목적을 달성할 수 없다. 드라이 에칭의 바람직한 조건은, 원하는 최대 높이 거칠기(Rz)를 얻을 수 있도록, 사용하는 혼합 가스의 종류나 Al 합금의 조성 등에 따라서 적절하게 정하면 좋다.
상기와 같은 알칼리 용액 또는 혼합 가스를 사용해서 에칭 처리함으로써, 상기와 같은 금속 원소를 함유하는 석출물이 Al 합금막 표면에 농화된 상태가 된다.
또, 본 발명에 사용되는 Al 합금막은, 바람직하게는 ITO나 IZO 등의 투명 도전막과 직접 접속되어 있어도 좋지만, 이 경우, 당해 투명 도전막과 직접 접속하는 Al 합금막의 표면은, 상기와 마찬가지로, 최대 높이 거칠기(Rz)가 5㎚ 이상인 요철이 형성되어 있는 것이 바람직하다. 이에 의해, 투명 도전막과의 저 콘택트 저항이 달성된다. Rz의 바람직한 범위나, 그 제어 방법은 상기와 마찬가지로 행하면 좋다.
이상, 본 발명의 바람직한 제1 형태를 가장 특징짓는 Al 합금막에 대해서 상세하게 설명했다.
본 발명의 바람직한 제1 형태에 있어서는, 상기 Al 합금막에 특징이 있으며, 그 밖의 구성 요건은 특별히 한정되지 않는다.
본 발명의 바람직한 제2 형태로서, 상기 배선막과 기판 사이에 절연막을 구비하고, 상기 배선막이 Cu 합금막이며, Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 합계 2 내지 20 원자％ 함유하는 Cu 합금으로 이루어지는 제1층(Y)과, 순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제1층(Y)보다도 전기 저항률이 낮은 순Cu 또는 Cu 합금으로 이루어지는 제2층(X)을 포함하는 적층 구조를 갖고, 상기 제1층(Y)은 상기 기판 및 상기 절연막 중 적어도 1개와 직접 접속되어 있고, 상기 제2층(X)은 상기 반도체층과 직접 접속되어 있는 배선 구조를 들 수 있다. 이것은, 본 발명자들이 TFT의 반도체층으로서 IGZO 등의 산화물 반도체를 사용한, 도 1에 도시하는 구조(기판측으로부터 순서대로, 절연막과, Cu 합금막과, 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조)에 적용 가능하며, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략해서 Cu 합금막을, 기판 및/또는 절연막과 전기적으로 직접 접속해도 이들과의 밀착성이 우수하고, 게다가 막 자체의 전기 저항도 낮고, 산화물 반도체층이나 화소 전극을 구성하는 투명 도전막과의 콘택트 저항도 낮게 억제된 새로운 표시 장치용 Cu 합금막(이하, 다이렉트 콘택트용 Cu 합금막이라 부르는 경우가 있음)을 구비한 배선 구조를 제공하기 위해, 검토를 거듭해 온 결과, 상기 배선 구조에 사용되는 Cu 합금막으로서,
Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 합계 2 내지 20 원자％ 함유하는 Cu 합금으로 이루어지는 제1층(Y)과,
순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제1층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지는 제2층(X)을 포함하는 적층 구조를 갖고 있으며,
상기 제1층(Y)은, 상기 기판 및/또는 상기 절연막과 직접 접속되어 있고, 상기 제2층(X)은, 상기 반도체층과 직접 접속되어 있는 Cu 합금을 사용하면 소기의 목적이 달성되는 것을 발견한 것에 기인한다.
상기 Cu 합금막은, 바람직하게는 화소 전극을 구성하는 투명 도전막(대표적으로는 ITO나 IZO 등)과 직접 접속되어 있다(도 1을 참조). 또한, 상술한 적층의 Cu 합금막을 구성하는 제1층(Y)의 막 두께는, 바람직하게는 10㎚ 이상 100㎚ 이하이며, 또한 Cu 합금막 전체 막 두께에 대하여 60% 이하이다. 또한, 제1층(Y)에 함유되는 바람직한 합금 원소는 Mn이며, 절연막과의 밀착성이 매우 우수하다. 이것은, 절연막과의 계면에 Mn의 일부가 석출 및/또는 농화한 Cu-Mn 반응층이 형성되기 때문이라 추찰된다. 이러한 밀착성이 우수한 적층의 Cu 합금막은, Cu 합금막의 성막 후에, 약 250℃ 이상의 온도에서 30분간 이상의 가열 처리를 행함으로써 제작하는 것이 바람직하다. 그러나 Cu 합금막과 산화물 반도체층과의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보한다고 하는 관점에서 보면, Cu 합금막 성막 후의 가열 처리를, 대략 300℃ 초과 500℃ 정도까지의 범위 내로 제어해서 행하는 것이 유효하며, 300℃ 이하의 온도에서 가열 처리를 행하면, 산화물 반도체층과의 콘택트 저항에 편차가 발생하는 것이 판명되었다(후술하는 제2-2 실시예를 참조).
이하, 전술한 도 1을 참조하면서, 본 발명의 배선 구조 및 그 제조 방법의 바람직한 실시 형태를 설명하지만, 본 발명은 이에 한정되지 않는다. 또, 도 1에서는, 하부 게이트형의 예를 나타내고 있지만, 이에 한정되지 않고, 상부 게이트형도 포함된다. 또한, 도 1에서는, 산화물 반도체층의 대표적인 예로서 IGZO를 사용하고 있지만, 이에 한정되지 않고, 액정 표시 장치 등의 표시 장치에 사용되는 산화물 반도체를 모두 사용할 수 있다.
도 1에 도시하는 TFT 기판은, 기판측으로부터 순서대로, 게이트 전극(도면에서는 Cu 합금), 게이트 절연막(도면에서는 SiO2), 소스 전극·드레인 전극(도면에서는 Cu 합금, 상세한 것은 후술함), 채널층(산화물 반도체층, 도면에서는 IGZO), 보호층(도면에서는 SiO2)을 차례로 적층한 배선 구조(하부 게이트형)를 갖고 있다. 여기서, 도 1의 보호층은 산질화 실리콘이라도 좋고, 마찬가지로, 게이트 절연막은 산질화 실리콘이라도 좋다. 전술한 바와 같이, 산화물 반도체는, 환원 분위기 하에서는 그 우수한 특성을 잃게 되므로, 산화성 분위기 하에서 성막 가능한 산화실리콘(산질화 실리콘)의 사용이 추장되기 때문이다. 혹은, 보호층 또는 게이트 절연막 중 어느 한쪽은 질화 실리콘이라도 좋다.
그리고 본 발명의 바람직한 제2 형태의 특징 부분은, 상기 Cu 합금으로서, 상술한 적층의 Cu 합금을 사용한 부분에 있다. 본 발명에 있어서, 기판 및/또는 절연막과 직접 접촉하는 제1층(Y)은, 밀착성 향상에 기여하는 합금 원소를 함유하는 Cu 합금으로 구성되어 있고, 이에 의해, 기판 및/또는 절연막과의 밀착성이 향상된다. 한편, 상기 제1층(Y) 위에 적층되는 제2층(X)은, 산화물 반도체층과 직접 접속되어 있고, 전기 저항률이 낮은 원소(순Cu, 또는 순Cu와 동일한 정도의 저 전기 저항률을 갖는 Cu 합금)로 구성되어 있고, 이에 의해, Cu 합금막 전체의 전기 저항률의 저감을 도모하고 있다. 즉, 본 발명의 바람직한 제2 형태에서 규정하는 상기 적층 구조로 함으로써, (Ⅰ) Al에 비해 전기 저항률이 낮고, 산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 콘택트 저항도 낮게 억제된다고 하는, Cu 본래의 특성을 유효하게 최대한으로 발휘시키면서, (Ⅱ) Cu의 결점이었던 기판 및/또는 절연막과의 낮은 밀착성도 현저하게 높일 수 있다. 즉, 상기 Cu 합금은, 다이렉트 콘택트용 Cu 합금으로서 매우 유용하며, 특히 소스 전극 및/또는 드레인 전극의 배선 재료와 적절하게 사용된다.
본 발명의 바람직한 제2 형태에 있어서, 제2층(X)은, 제1층(Y) 위(바로 위)에 형성되어 있고, 순Cu, 또는 제1층(Y)보다도 전기 저항률이 낮은 Cu를 주성분으로 하는 Cu 합금으로 구성되어 있다. 이러한 제2층(X)을 설치함으로써, Cu 합금막 전체의 전기 저항률을 낮게 억제할 수 있다. 여기서, 제2층(X)에 사용되는 「제1층(Y)보다도 전기 저항률이 낮은 Cu 합금」은, 밀착성 향상 원소를 함유하는 Cu 합금으로 구성되어 있는 제1층(Y)에 비해 전기 저항률이 낮아지도록, 합금 원소의 종류 및/또는 함유량을 적절하게 제어하면 좋다. 전기 저항률이 낮은 원소(대략 순Cu 합금 정도로 낮은 원소)는, 문헌에 기재된 수치 등을 참조하여, 공지의 원소로부터 쉽게 선택할 수 있다. 단, 전기 저항률이 높은 원소라도, 함유량을 적게 하면(대략 0.05 내지 1 원자％ 정도) 전기 저항률을 줄일 수 있으므로, 제2층(X)에 적용 가능한 상기 합금 원소는, 전기 저항률이 낮은 원소에 반드시 한정되지 않는다. 구체적으로는, 예를 들어 Cu-0.5 원자％ Ni, Cu-0.5 원자％ Zn, Cu-0.3 원자％ Mn 등이 바람직하게 사용된다. 또한, 제2층(X)에 적용 가능한 상기 합금 원소는, 산소 가스나 질소 가스의 가스 성분을 함유하고 있어도 좋고, 예를 들어 Cu-O나 Cu-N 등을 사용할 수 있다.
이하, 본 발명의 바람직한 제2 형태를 가장 특징짓는 제1층(Y)에 대해서 상세하게 설명한다. 이하에서는, 설명의 편의상 「기판 및/또는 절연막」을 「기판 등」이라고 부르는 경우가 있다.
[제1층(Y)에 대해서]
상기 Cu 합금막에 있어서, 제1층(Y)은 기판 및/또는 절연막과 직접 접촉하고 있으며, Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소(밀착성 향상 원소)를 합계 2 내지 20 원자％ 함유하는 Cu 합금으로 구성되어 있다. 이들의 원소는 단독으로 함유해도 좋고, 2종류 이상을 병용해도 좋다. 단독으로 함유할 경우에는, 단독의 양이 상기 범위를 만족하면 좋고, 2종류 이상을 함유할 경우에는 합계량이 상기 범위를 만족하면 좋다. 이들의 원소는, Cu 금속에는 고용하지만 Cu 산화막에는 고용하지 않는 원소로서 선택한 것이다. 이들의 원소가 고용하고 있는 Cu 합금이 성막 과정의 열 처리 등에 의해 산화되면, 상기 원소는 Cu 산화막에 고용하지 않으므로, 산화에 의해 생성된 Cu 산화막의 계면 아래에 상기 원소가 쓸어 내어져 농화되고, 상기 농화층에 의해 기판 및/또는 절연막과의 밀착성이 향상된다고 생각된다. 이러한 농화층의 형성에 의해, 배리어 메탈을 개재시키지 않고 Cu 합금막을 기판 등과 직접 접속해도 충분한 밀착성을 확보할 수 있다. 그 결과, 액정 디스플레이의 계조 표시 등의 표시 성능의 열화를 방지할 수 있다. 농화층이라 함은 상기 밀착성 향상 원소가 고농도로 존재하고 있는 층이며, 구체적으로는 제1층(Y)의 매트릭스 중의 1.1배 이상의 농도로 상기 밀착성 향상 원소가 존재하고 있는 층이다.
도 6, 도 7은 Cu 합금막(4 원자％ Mn-Cu 합금 : 막 두께 50㎚)과 글라스 기판과의 계면 근방의 TEM 화상(배율 : 15만배)이며(도 7은 도 6의 일부 확대 화상 배율 : 150만배), 도 8은 상기 단면 TEM 화상을 EDX 라인 분석한 결과를 도시하는 그래프이다. 도 8로부터도 농화층이 Cu 합금막과 글라스 기판과의 계면에 형성되어 있는 것을 알 수 있다.
상술한 밀착성 향상 원소 중 바람직한 것은 Mn, Ni이며, 보다 바람직하게는Mn이다. Mn은, 상술한 계면에서의 농화 현상이 매우 강하게 발현되는 원소이기 때문이다. 즉, Mn은 Cu 합금 성막 시 또는 성막 후의 열 처리(예를 들어, SiO2막의 절연막을 성막하는 공정 등의 표시 장치의 제조 과정에 있어서의 열 이력을 포함함)에 의해 막의 내측으로부터 외측(절연막과의 계면 등)을 향해 이동한다. 계면으로의 Mn의 이동은, 열 처리에 의한 산화에 의해 생성되는 Mn 산화물이 구동력이 되어, 한층 더 촉진된다. 그 결과, 절연막과의 계면에 Cu-Mn의 반응층(이하,「Mn 반응층」이라고 부름)이 전면적으로 밀착성 좋게 형성되고, 절연막과의 밀착성이 현저하게 향상되는 것이라 생각된다.
이와 같은 Mn 반응층 등의 상기 농화층(석출물도 포함함)은, 바람직하게는, 스퍼터링법(상세한 것은 후술함)에 의한 Cu 합금 성막 후, 소정의 가열 처리를 행함으로써 얻을 수 있다. 여기서,「소정의 가열 처리를 행한다」라고 함은, 전술한 바와 같이, 밀착성을 고려하면 약 250℃ 이상에서 30분간 이상의 가열 처리를 의미하고 ; 또한 산화물 반도체층과의 낮은 저항을 재현성 좋게 확실하게 확보한다고 하는 관점에서 보면, 가열 처리의 온도 범위를, 특히 약 300℃ 초과 500℃ 이하로 제어하는 것을 의미한다. 이와 같은 가열 처리에 의해, 절연막과의 계면에 합금 원소가 확산되어 농화되기 쉬워진다. 그 후, 산화물 반도체막을 성막하면 좋다.
또, 상기 가열 처리는, Mn 반응층 등의 상기 농화층의 형성을 목적으로 행하는 것이라도 좋고, Cu 합금막 형성 후의 열 이력(예를 들어, 질화 실리콘막 등의 보호막을 성막하는 공정)이, 상기 온도·시간을 충족시키는 것이라도 좋다.
상기 원소의 함유량은 2 원자％ 이상 20 원자％ 이하로 하는 것이 바람직하다. 상기 원소의 함유량이 2 원자％ 미만에서는, 투명 기판과의 밀착성이 불충분해서 만족된 특성을 얻을 수 없을 우려가 있다. 예를 들어 상기 원소의 함유량이 0.5% 정도로 적을 경우, 조건에 따라서는 양호한 밀착성을 얻을 수 있는 경우도 있지만, 재현성이 부족될 우려가 있다. 따라서 본 발명에서는, 재현성도 고려해서 상기 원소의 함유량의 하한치를 2 원자％ 이상으로 했다. 이에 의해, 측정 조건 등에 따르지 않고 항상 양호한 밀착성을 얻을 수 있다. 한편, 상기 원소의 함유량이 20 원자％를 초과하면, Cu 합금막(배선막) 자체(제1층 ＋ 제2층)의 전기 저항률이 높아지는 것 외에, 배선의 에칭 시에 잔사가 발생하므로, 미세 가공이 어려워질 우려가 있다. 상기 원소의 함유량의 바람직한 하한치는 3 원자％, 보다 바람직하게는 4 원자％이다. 또한, 바람직한 상한치는 12 원자％, 보다 바람직하게는 10 원자％, 더욱 바람직하게는 4.0 원자％(특히 3.5 원자％)이다.
상기 원소의 바람직한 함유량은, 엄밀하게는 원소의 종류에 따라 다를 수 있다. 원소의 종류에 따라 밀착성 및 전기 저항에 대한 부하(영향)가 다르기 때문이다. 예를 들어, Mn은 3 원자％ 이상 12 원자％ 이하인 것이 바람직하고, 보다 바람직하게는 4 원자％ 이상 10 원자％ 이하이다.
본 발명의 바람직한 제2 형태에 사용되는 Cu 합금막은, 상기 원소를 함유하고, 잔량부 : Cu 및 불가피 불순물이다.
상기 제1층(Y)을 구성하는 Cu 합금은, 또한 Fe 및/또는 Co를 합계(단독인 경우에는 단독의 양) 0.02 내지 1.0 원자％의 범위로 함유해도 좋고, 이에 의해 낮은 전기 저항률과 투명 기판과의 높은 밀착성이, 한층 향상하게 된다. 바람직한 함유량은, 0.05 원자％ 이상 0.8 원자％ 이하이며, 보다 바람직하게는 0.1 원자％ 이상 0.5 원자％ 이하이다.
상기 Cu 합금막에 있어서, 제2층(X)은 상기 제1층(Y) 위(바로 위)에 형성되어 있고, 순Cu, 또는 상기 제1층(Y)보다도 전기 저항률이 낮은 Cu를 주성분으로 하는 Cu 합금으로 구성되어 있다. 이러한 제2층(X)을 설치함으로써, Cu 합금막 전체의 전기 저항률을 낮게 억제할 수 있다.
또, Cu를 주성분으로 하는 Cu 합금이라 함은, Cu 합금 중에 Cu가 가장 많이 함유되어 있는 것을 의미한다.
이와 같이 본 발명에 사용되는 Cu 합금막은, 조성이 다른 제2층(X)과 제1층(Y)의 적층 구성으로 함으로써 원하는 특성을 발휘시키는 것이지만, 이들의 특성을 보다 효과적으로 발휘시키기 위해서는, 특히 제1층(Y)의 막 두께를 제어하는 것이 유효하다. 구체적으로는, 상기 제1층(Y)의 막 두께는 바람직하게는 10㎚ 이상이며, Cu 합금막 전체막 두께[제2층(X)과 제1층(Y)의 합계 막 두께]에 대하여 60% 이하로 하는 것이 바람직하다. 이에 의해, 낮은 전기 저항률과 높은 밀착성을 얻을 수 있는 외에, 미세 가공성이 보다 효과적으로 발휘된다. 보다 바람직하게는, 제1층(Y)의 막 두께는 20㎚ 이상이며, Cu 합금막 전체막 두께에 대하여 50% 이하이다.
또, 제1층(Y)의 막 두께의 상한은 배선막 자체의 전기 저항률을 주로 고려해서 적절하게 결정하면 좋고, 100㎚ 이하인 것이 바람직하고, 80㎚ 이하인 것이 보다 바람직하다. 또한, Cu 합금막 전체막 두께에 대한 제1층(Y)의 비율의 하한도 특별히 한정되지 않지만, 투명 기판과의 밀착성 향상을 고려하면, 대략 15%로 하는 것이 바람직하다.
상기 제1층(Y)의 막 두께는, 엄밀하게는 제1층(Y)에 함유되는 원소의 종류에 따라 다를 수 있다. 원소의 종류에 따라, 밀착성 및 전기 저항에 대한 영향이 다르기 때문이다. 예를 들어 Mn의 경우, 상기 막 두께의 하한은 10㎚ 이상이 바람직하고, 보다 바람직하게는 20㎚ 이상이다. 또한 Mn의 경우의 상기 막 두께의 상한은 80㎚ 이하가 바람직하고, 보다 바람직하게는 50㎚ 이하이다. 또한 Ni이나 Zn의 경우의 상기 막 두께의 하한은 20㎚ 이상이 바람직하고, 보다 바람직하게는 30㎚ 이상이며, 상한은 100㎚ 이하가 바람직하고, 보다 바람직하게는 80㎚ 이하이다.
또, Cu 합금막 전체[제2층(X) ＋ 제1층(Y)]의 막 두께는 대략 200㎚ 이상 500㎚ 이하인 것이 바람직하고, 250㎚ 이상 400㎚ 이하인 것이 보다 바람직하다.
기판 등과의 밀착성을 한층 더 향상을 위해, 상기 제1층(Y)은 산소를 더 함유해도 좋다. 기판 및/또는 절연과 접촉하는 제1층(Y)에 적량의 산소를 도입함으로써, 그 계면에, 소정량의 산소를 함유하는 산소 함유층이 개재되어, 이들과의 사이에 견고한 결합(화학적 결합)이 형성되어, 밀착성이 향상된다고 생각된다.
상기 작용을 충분히 발휘시키기 위해, 상기 제1층(Y) 중에 함유되는 바람직한 산소량은 0.5 원자％ 이상이며, 보다 바람직하게는 1 원자％ 이상, 더욱 바람직하게는 2 원자％ 이상, 또한 더욱 바람직하게는 4 원자％ 이상이다. 한편, 산소량이 과잉이 되어, 밀착성이 지나치게 향상되면, 웨트 에칭을 행한 후에 잔사가 남아, 웨트 에칭성이 저하된다. 또한 산소량이 과잉이 되면, Cu 합금막 전체의 전기 저항이 향상된다. 이들의 관점을 감안하여, 상기 제1층(Y) 중에 함유되는 산소량은, 바람직하게는 30 원자％ 이하, 보다 바람직하게는 20 원자％ 이하, 더욱 바람직하게는 15 원자％ 이하, 한층 더 바람직하게는 10 원자％ 이하이다.
이와 같은 산소 함유 제1층(Y)은, 제1층(Y)을 스퍼터링법으로 성막할 때, 산소 가스를 공급함으로써 얻을 수 있다. 산소 가스 공급원으로서, 산소(O2) 외에, 산소 원자를 함유하는 산화 가스(예를 들어, O3 등)를 사용할 수 있다. 구체적으로는, 제1층(Y)의 성막 시에는, 스퍼터링법에 보통 사용되는 프로세스 가스에 산소를 첨가한 혼합 가스를 사용하고, 제2층(X)의 성막 시에는, 산소를 첨가하지 않고 프로세스 가스를 사용해서 스퍼터링을 행하면 좋다. 제2층(X)은 전기 저항률 저감의 관점으로부터, 산소를 함유하지 않는 것이 바람직하기 때문이다. 상기 프로세스 가스로서는, 대표적으로는 희가스(예를 들어 크세논 가스, 아르곤 가스)를 들 수 있고, 바람직하게는 아르곤 가스이다. 또한, 제1층(Y)의 성막 시에 프로세스 가스 중의 산소 가스량을 변화시키면, 산소 함유량이 다른 복수의 하지층을 형성할 수 있다.
상기 제1층(Y) 중의 산소량은, 프로세스 가스 중에 차지하는 산소 가스의 혼합 비율에 의해 변화될 수 있으므로, 도입하고 싶은 산소량에 따라서 상기 혼합 비율을 적절하게 바꾸면 좋다. 예를 들어, 상기 제1층(Y) 중에 1 원자％의 산소를 도입하고자 하는 경우에는, 대략 그 약 10배의 산소량을 프로세스 가스 중에 혼합하고, 프로세스 가스 중에 차지하는 산소 가스의 비율을 약 10 체적%로 하는 것이 바람직하다.
본 발명의 바람직한 제2 형태에 사용되는 Cu 합금막은, 기판 및/또는 절연막과의 밀착성이 우수하므로, 이들과 직접 접촉하는 배선막 및 전극용의 막으로서 적절하게 사용된다. 본 발명에서는, 바람직하게는 소스 전극 및/또는 드레인 전극이 상기 Cu 합금막으로 구성되어 있고, 그 밖의 배선부(예를 들어 게이트 전극)의 성분 조성에 대해서는 특별히 한정되지 않는다. 예를 들어, 도 1에 있어서, 게이트 전극, 주사선(도시하지 않음), 신호선에 있어서의 드레인 배선부(도시하지 않음)도, 상기 Cu 합금막으로 구성되어 있어도 좋고, 이 경우, TFT 기판에 있어서의 Cu 합금 배선의 전부를 동일한 성분 조성으로 할 수 있다.
상기 적층 구조로 이루어지는 Cu 합금막은, 스퍼터링법에 의해 형성하는 것이 바람직하다. 구체적으로는, 상기 제1층(Y)을 구성하는 재료를 스퍼터링법에 의해 성막해서 제1층(Y)을 형성한 후, 그 위에 상기 제2층(X)을 구성하는 재료를 스퍼터링법에 의해 성막해서 제2층(X)을 형성하고, 적층 구성으로 하면 좋다. 이와 같이 하여 Cu 합금 적층막을 형성한 후, 소정의 패터닝을 행하고 나서, 단면 형상을 커버리지의 관점으로부터 바람직하게는 테이퍼 각도 45 내지 60°정도의 테이퍼 형상으로 가공하는 것이 바람직하다.
스퍼터링법을 사용하면, 스퍼터링 타깃과 거의 같은 조성의 Cu 합금막을 성막할 수 있다. 따라서 스퍼터링 타깃의 조성을 조정함으로써, Cu 합금막의 조성을 조정할 수 있다. 스퍼터링 타깃의 조성은, 다른 조성의 Cu 합금 타깃을 사용해서 조정해도 좋고, 혹은 순Cu 타깃에 합금 원소의 금속을 칩 온함으로써 조정해도 좋다.
또 스퍼터링법에서는, 성막한 Cu 합금막의 조성과 스퍼터링 타깃의 조성과의 사이에서 조금 어긋남이 발생하는 경우가 있다. 그러나 그 어긋남은 대략 수 원자％ 이내이다. 따라서 스퍼터링 타깃의 조성을 최대라도 10 원자％의 범위 내로 제어하면, 원하는 조성의 Cu 합금막을 성막할 수 있다.
이상, 본 발명의 바람직한 제2 형태를 가장 특징짓는 Cu 합금막에 대해서 설명했다.
본 발명의 바람직한 제2 형태에 있어서는, 상기 Cu 합금막에 특징이 있으며, 그 밖의 구성 요건은 특별히 한정되지 않는다.
본 발명의 바람직한 제3 형태로서, 상기 배선막과 기판 사이에 절연막을 구비하고, 상기 배선막이 Mn, Ni, Zn, Al, Ti, Mg, Ca, W 및 Nb으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 Cu 합금막이며, 또한 상기 기판 및 상기 절연막 중 적어도 1개 및 상기 반도체층과 직접 접속되어 있는 배선 구조를 들 수 있다. 이것은, 본 발명자들이 TFT의 반도체층으로서 IGZO 등의 산화물 반도체를 사용한, 도 1에 도시하는 구조(기판측으로부터 순서대로, 절연막과, Cu 합금막과, 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조)에 적용 가능하며, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략해서 Cu 합금막을, 기판 및/또는 절연막과 전기적으로 직접 접속해도, 이들과의 밀착성이 우수하고, 게다가 막 자체의 전기 저항도 낮게, 산화물 반도체층이나 화소 전극을 구성하는 투명 도전막과의 콘택트 저항도 낮게 억제된 새로운 표시 장치용 Cu 합금막(이하, 다이렉트 콘택트용 Cu 합금막이라고 부르는 경우가 있음)을 구비한 배선 구조를 제공하기 위해, 검토를 거듭해 온 결과, 상기 배선 구조에 사용되는 Cu 합금막으로서, (Ⅰ) Mn, Ni, Zn, Al, Ti, Mg, Ca, W 및 Nb으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소(이하, 밀착성 향상 원소라 부르고,「X1」로 대표시키는 경우가 있음)를 함유하는 Cu-X1 합금막을 사용하거나, (Ⅱ) 바람직하게는, 상기 밀착성 향상 원소로서 Mn을 함유하고, 또한 B, Ag, C, W, Ca 및 Mg으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소(이하,「X2」로 대표시키는 경우가 있음)를 함유하는 Cu-X1-X2 합금막을 사용하면 소기의 목적이 달성되는 것을 발견한 것에 기인한다. 상기 Cu 합금막은, 기판 및/또는 절연막 및 반도체층과, 전기적으로 직접 접속되어 있는 것이 바람직하다.
상기 Cu 합금막은, 바람직하게는 화소 전극을 구성하는 투명 도전막(대표적으로는 ITO나 IZO 등)과 직접 접속되어 있다(도 1을 참조). 또한, 상기 밀착성 향상 원소의 바람직한 함유량은, 대략 0.5 내지 10 원자％이며, 특히 Mn을 함유하는 것은, 기판 및/또는 절연막과의 밀착성이 매우 우수하다. 이것은 기판 및/또는 절연막과의 계면에 Mn의 일부가 석출 및/또는 농화한 Cu-Mn 반응층이 형성되기 때문이라 추찰된다. 이와 같은 밀착성이 우수한 Cu 합금막은, Cu 합금막의 성막 후에, 약 250℃ 이상의 온도로 5분간 이상의 가열 처리를 행함으로써 제작하는 것이 바람직하다.
이하, 전술한 도 1을 참조하면서, 본 발명의 배선 구조 및 그 제조 방법의 바람직한 실시 형태를 설명하지만, 본 발명은 이에 한정되지 않는다. 또, 도 1에서는, 하부 게이트형의 예를 나타내고 있지만, 이에 한정되지 않고, 상부 게이트형도 포함된다. 또한, 도 1에서는, 산화물 반도체층의 대표적인 예로서 IGZO를 사용하고 있지만, 이에 한정되지 않고, 액정 표시 장치 등의 표시 장치에 사용되는 산화물 반도체를 모두 사용할 수 있다.
도 1에 도시하는 TFT 기판은, 기판측으로부터 순서대로, 게이트 전극(도면에서는 Cu 합금), 게이트 절연막(도면에서는 SiO2), 소스 전극·드레인 전극(도면에서는 Cu 합금, 상세한 것은 후술함), 채널층(산화물 반도체층, 도면에서는 IGZO), 보호층(도면에서는 SiO2)을 차례로 적층한 배선 구조(하부 게이트형)를 갖고 있다. 여기서, 도 1의 보호층은 SiON이라도 좋고, 마찬가지로 게이트 절연막은 SiON이라도 좋다. 전술한 바와 같이, 산화물 반도체는 환원 분위기 하에서는 그 우수한 특성을 잃게 되므로, 산화성 분위기 하에서 성막 가능한 SiO2(SiON)의 사용이 추장되기 때문이다. 혹은, 보호층 또는 게이트 절연막 중 어느 한쪽은 SiN이라도 좋다.
(Cu-X1 합금막)
본 발명의 바람직한 제3 형태의 특징 부분은, 상술한 밀착성 향상 원소 X1, 즉, Mn, Ni, Zn, Al, Ti, Mg, Ca, W 및 Nb으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 Cu-X1 합금을 사용한 부분에 있다. 이들의 밀착성 향상 원소 X1은 단독으로 함유해도 좋고, 2종류 이상을 병용해도 좋다. 이들의 밀착성 향상 원소 X1은, Cu 금속에는 고용하지만 Cu 산화막에는 고용하지 않는 원소로서 선택된 것이다. 혹은, 상기 밀착성 향상 원소 X1은, 글라스 기판 등의 기판이나 절연막을 구성하는 원소(예를 들어, SiO2)와의 사이에서 화학적인 결합을 형성(구체적으로는, 화학 흡착이나 계면 반응층 등을 형성)하기 쉬운 원소일 수 있다. 이들의 원소가 고용하고 있는 Cu 합금이 성막 과정의 열 처리 등에 의해 산화되면, 상기 원소는 확산되어 입계나 계면에 농화하고, 이 농화층에 의해, 기판 및/또는 절연막과의 밀착성이 향상된다고 생각된다. 그 결과, 배리어 메탈을 개재시키지 않고 Cu 합금막을 기판 등과 직접 접속해도, 충분한 밀착성을 확보할 수 있어, 액정 디스플레이의 계조 표시 등의 표시 성능의 열화를 방지할 수 있다. 농화층이라 함은, 상기 밀착성 향상 원소가 고농도로 존재하고 있는 층이며, 구체적으로는 Cu 합금막의 매트릭스 중의 1.1배 이상의 농도로 상기 밀착성 향상 원소가 존재하고 있는 층이다.
상술한 바와 같이, 도 6, 도 7은 Cu 합금막(4 원자％ Mn-Cu 합금 : 막 두께 50㎚)과 글라스 기판과의 계면 근방의 TEM 화상(배율 : 15만배)이며(도 7은 도 6의 일부 확대 화상 배율 : 150만배), 도 8은 상기 단면 TEM 화상을 EDX 라인 분석한 결과를 도시하는 그래프이다. 도 8로부터도 농화층이 Cu 합금막과 글라스 기판과의 계면에 형성되어 있는 것을 알 수 있다.
상기 밀착성 향상 원소 X1로서 바람직한 것은, Mn, Ni, Ti, Al, Mg이며, 보다 바람직하게는 Mn, Ni이며, 더욱 바람직하게는 Mn이다.
상기 원소에 대해서, 밀착성이 향상되는 추정 메커니즘을 설명하면, 우선, Mn은 상술한 계면에서의 농화 현상이 매우 강하게 발현되는 원소라고 추찰된다. 즉, Mn은 Cu 합금 성막 시 또는 성막 후의 열 처리(예를 들어, SiO2막의 절연막을 성막하는 공정 등의 표시 장치의 제조 과정에 있어서의 열 이력을 포함함)에 의해 막의 내측으로부터 외측(절연막과의 계면 등)을 향해 이동한다. 계면으로의 Mn의 이동은, 열 처리에 의한 산화에 의해 생성하는 Mn 산화물이 구동력이 되어, 한층 더 촉진된다. 그 결과, 절연막과의 계면에 Cu-Mn의 반응층(이하, 「Mn 반응층」이라고 부름)이 부분적 또는 전면적으로 밀착성 좋게 형성되고, 절연막과의 밀착성이 현저하게 향상되는 것이라 생각된다.
이와 같은 Mn 반응층 등의 상기 농화층(석출물도 포함함)은, 바람직하게는, 스퍼터링법(상세한 것은 후술함)에 의한 Cu 합금 성막 후, 약 250℃ 이상에서 5분간 이상의 가열 처리를 행함으로써 얻을 수 있다. 이러한 가열 처리에 의해, 절연막과의 계면에 합금 원소가 확산되어 농화되기 쉬워지기 때문이다. 그 후, 산화물 반도체막을 성막하면 좋다.
또, 상기 가열 처리는 Mn 반응층 등의 상기 농화층의 형성을 목적으로 행하는 것이라도 좋고, Cu 합금막 형성 후의 열 이력(예를 들어, SiN막 등의 보호막을 성막하는 공정)이, 상기 온도·시간을 충족시키는 것이라도 좋다.
한편, Ti, Al, Mg는 모두 글라스 기판의 주성분인 SiO2과 반응을 일으켜, 화합물을 형성 가능한 원소라고 추찰된다. 구체적으로는, Al 및 Mg은 온도 : 20 내지 300℃, 압력 : 1atm의 시스템에 있어서, SiO2과 반응하고, Si-Al-O, Si-Mg-O의 복합 산화물을 각각 형성한다고 생각된다. 또한 Ti은, 온도 : 20 내지 300℃, 압력 : 1atm의 시스템에 있어서, SiO2과 반응하고, TiSi 또는 TiSi2의 산화물을 형성한다고 생각된다.
상기 Ti 등의 원소는, Cu 중의 확산 계수가 Cu의 자기 확산 계수보다도 커, 소량만 함유시켰다고 해도, 성막 후의 가열에 의해 글라스 기판과의 계면으로 확산 농화하고, 계면에서 SiO2과 반응을 일으켜 화학적인 결합을 형성하고, 글라스 기판과의 밀착성을 비약적으로 향상시킨다고 생각된다.
상기 밀착성 향상 원소 X1의 함유량(단독으로 함유할 경우에는 단독의 양이며, 2종류 이상을 함유할 경우에는 합계량임)은, 바람직하게는 0.5 원자％ 이상으로 한다. 상기 원소의 함유량이 0.5 원자％ 미만에서는, 기판 및/또는 절연막과의 밀착성이 불충분해서 만족된 특성을 얻을 수 없을 우려가 있다. 예를 들어 상기 원소의 함유량이 0.5% 정도로 적을 경우, 조건에 따라서는 양호한 밀착성을 얻을 수 있는 경우도 있지만, 재현성이 결여될 우려가 있다. 따라서 본 발명의 바람직한 제3 형태에서는, 재현성도 고려해서 상기 원소의 함유량의 바람직한 하한을 0.5 원자%로 했다. 이에 의해, 측정 조건 등에 의하지 않고 항상 양호한 밀착성을 얻을 수 있다. 기판 등과의 밀착성 향상을 고려하면, 상기 밀착성 향상 원소의 함유량은 많을수록 좋지만, 상기 원소의 함유량이 10 원자％를 초과하면, Cu 합금막(배선막) 자체의 전기 저항률이 높아지는 것 외에, 첨가량이 더 늘면 배선의 에칭 시에 잔사가 발생하므로, 미세 가공이 어려워질 우려가 있다. 상기 원소의 보다 바람직한 함유량은, 1 원자％ 이상 3 원자％ 이하이며, 더욱 바람직하게는 1 원자％ 이상 2 원자％ 이하이다.
상기 Cu 합금막에 있어서의 각 합금 원소의 함유량은, 예를 들어 ICP 발광 분석(유도 결합 플라스마 발광 분석)법에 의해 구할 수 있다.
상술한 바와 같이, 상기 Cu-X1 함유 합금막은, 성막 후에 열 처리를 행함으로써, 각별히 우수한 밀착력을 얻을 수 있다. 이것은, 성막 후의 열 처리(열 에너지)에 의해, 합금 원소(X1)의 글라스 기판 계면에의 농화 및 계면에서의 화학 결합 형성이 촉진되기 때문이라 추찰된다.
상기 열 처리의 조건은, 온도가 높을수록, 또한 보유 지지 시간이 길수록, 밀착성 향상에 유효하게 작용한다. 그러나 열 처리 온도는 글라스 기판의 내열 온도 이하로 할 필요가 있고, 또한 보유 지지 시간이 과도하게 길면, 표시 장치(액정 디스플레이 등)의 생산성의 저하를 초래한다. 따라서 상기 열 처리의 조건은, 대략 온도 : 250 내지 450℃, 보유 지지 시간 : 30 내지 120분간의 범위 내로 하는 것이 바람직하다. 이 열 처리는, Cu-X 함유 합금막의 전기 저항률 저감에도 유효하게 작용하므로, 저 전기 저항을 실현시키는 관점으로부터도 바람직하다.
상기 열 처리는, 밀착성이 한층 더 향상되는 것을 목적으로 행하는 열 처리라도 좋고, 상기 Cu-X1 합금막 형성 후의 열 이력이, 상기 온도·시간을 충족시키는 것이라도 좋다.
본 발명의 바람직한 제3 형태에 사용되는 Cu-X1 합금막은, 상기 원소를 함유하고, 잔량부 : Cu 및 불가피 불순물이다.
(Cu-X1-X2 합금막)
본 발명의 바람직한 제3 형태에 사용되는 Cu 합금막은, 상기 밀착성 향상 원소 X1 외에, 또한 B, Ag, C, W, Ca 및 Mg으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소 X2를 함유해도 된다. 상기 원소 X2는, 기판 등과의 밀착성의 향상이나, Cu 합금막 자체의 전기 저항률 저감화에 기여하는 원소이다. 상기 원소 X2 중, 바람직한 것은 B, Ag, Mg, Ca이며, 보다 바람직하게는 B, Ag이다.
상기 원소 X2의 작용은, 특히 밀착성 향상 원소 X1로서 Mn을 0.5 원자％ 이상 함유하는 경우에 현저하게 발휘되어, 그 경우에 있어서의 상기 원소 X2의 함유량(단독량 또는 합계량)은 0.3 원자％ 이상인 것이 바람직하다. 보다 바람직하게는 0.5 원자％ 이상이다. 단, 과잉으로 첨가해도 상기 작용이 포화되고, 반대로 전기 저항률이 증가될 우려가 있으므로, 상기 원소 X2의 함유량의 상한은 5 원자%로 하는 것이 바람직하고, 2 원자%로 하는 것이 보다 바람직하다.
본 발명의 바람직한 제3 형태에 사용되는 상기 Cu 합금막은, 스퍼터링법에 의해 성막하는 것이 바람직하다. 스퍼터링법이라 함은, 진공 중에 Ar 등의 불활성 가스를 도입하고, 기판과 스퍼터링 타깃(이후, 타깃이라고 하는 경우가 있음)과의 사이에서 플라즈마 방전을 형성하고, 상기 플라즈마 방전에 의해 이온화한 Ar을 상기 타깃에 충돌시켜서, 상기 타깃의 원자를 두드림 기판 위에 퇴적시켜 박막을 제작하는 방법이다. 스퍼터링법을 사용하면, 스퍼터링 타깃과 거의 같은 조성의 Cu 합금막을 성막할 수 있다. 즉, 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법으로 형성된 박막보다도, 성분이나 막 두께의 막면 내 균일성이 우수한 박막을 쉽게 형성할 수 있고, 또한 as-deposited 상태에서 합금 원소가 균일하게 고용한 박막을 형성할 수 있으므로, 고온 내산화성을 효과적으로 발현할 수 있다. 스퍼터링법으로서는, 예를 들어 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 반응성 스퍼터링법 등 중 어떠한 스퍼터링법을 채용해도 좋고, 그 형성 조건은 적절하게 설정하면 좋다.
상기 스퍼터링법으로, 예를 들어 상기 Cu-X1 합금막을 형성하기 위해서는, 상기 타깃으로서, 상기 밀착성 향상 원소 X1을 소정량 함유하는 Cu 합금으로 이루어지는 것이며, 원하는 Cu-X1 합금막과 동일한 조성의 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분·조성의 Cu-X1 합금막을 형성할 수 있으므로 좋다. 스퍼터링 타깃의 조성은, 다른 조성의 Cu 합금 타깃을 사용해서 조정해도 좋고, 혹은 순Cu 타깃에 합금 원소의 금속을 칩 온함으로써 조정해도 좋다.
또 스퍼터링법에서는, 성막한 Cu 합금막의 조성과 스퍼터링 타깃의 조성과의 사이에서 약간 어긋남이 발생하는 경우가 있다. 그러나 그 어긋남은 대개 수 원자％ 이내이다. 따라서 스퍼터링 타깃의 조성을 최대라도 10 원자％의 범위 내로 제어하면, 원하는 조성의 Cu 합금막을 성막할 수 있다.
타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Cu 기합금으로 이루어지는 잉곳을 제조해서 얻는 방법이나, Cu 기합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화해서 얻을 수 있는 방법을 들 수 있다.
본 발명의 바람직한 제3 형태에 사용되는 Cu 합금막은, 기판 및/또는 절연막과의 밀착성이 우수하므로, 이들과 직접 접촉하는 배선막 및 전극용의 막으로서 적절하게 사용된다. 본 발명의 바람직한 제3 형태에서는, 바람직하게는 소스 전극 및/또는 드레인 전극이 상기 Cu 합금막으로 구성되어 있고, 그 밖의 배선부(예를 들어 게이트 전극)의 성분 조성에 대해서는 특별히 한정되지 않는다. 예를 들어, 도 1에 있어서, 게이트 전극, 주사선(도시하지 않음), 신호선에 있어서의 드레인 배선부(도시하지 않음)도, 상기 Cu 합금막으로 구성되어 있어도 되고, 이 경우, TFT 기판에 있어서의 Cu 합금 배선의 전부를 동일한 성분 조성으로 할 수 있다.
이상, 본 발명의 바람직한 제3 형태를 가장 특징짓는 Cu 합금막에 대해서 설명했다.
본 발명의 바람직한 제3 형태는, 상기 Cu 합금막에 특징이 있으며, 그 밖의 구성 요건은 특별히 한정되지 않는다.
본 발명의 바람직한 제4 형태로서, 상기 배선막과 기판 사이에 절연막을 구비하고, 상기 배선막이 Cu막인 배선 구조를 들 수 있다.
본 발명의 바람직한 제4 형태의 배선 구조는, 기판측으로부터 순서대로, 산화실리콘이나 산질화 실리콘 등으로 주로 구성되어 있는 절연막과, Cu막과, 박막 트랜지스터의 산화물 반도체층을 구비하고 있다. 본 발명의 바람직한 제4 형태에서는, 전술한 비특허 문헌 1(소스-드레인 전극용으로 Al 재료를 사용)과 달리, 전기 저항률이 낮은 Cu를 소스-드레인 전극용 재료로서 사용하고 있으므로, 막 자체의 전기 저항도 낮게, 산화물 반도체층이나 화소 전극을 구성하는 투명 도전막과의 콘택트 저항도 낮게 억제된다. 특히 본 발명의 바람직한 제4 형태에서는, Cu막 성막 후의 가열 온도를 소정 범위로 제어하고 있으므로, 산화물 반도체층과의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보할 수 있게 되었다.
본 명세서에 있어서 「Cu막」이라 함은, 순Cu로 구성된 막을 의미하고, 순Cu라 함은 Cu의 함유량이 대략 99% 이상인 것을 의미한다. 상기 요건을 만족하는 한, 순Cu는, 예를 들어 Fe 및/또는 Co를 합계(단독인 경우에는 단독의 양) 0.02 내지 1.0 원자％의 범위로 함유해도 좋다.
상기 Cu막은, 바람직하게는 산화물 반도체층과 직접 접속되어 있다.
상기 Cu막은, 바람직하게는 화소 전극을 구성하는 투명 도전막(대표적으로는 ITO나 IZO 등)과 직접 접속되어 있다(도 2를 참조).
이하, 전술한 도 2를 참조하면서, 본 발명의 바람직한 제4 형태의 배선 구조 및 그 제조 방법의 바람직한 실시 형태를 설명하지만, 본 발명은 이에 한정되지 않는다. 또, 도 2에서는, 하부 게이트형의 예를 나타내고 있지만, 이에 한정되지 않고, 상부 게이트형도 포함된다. 또한, 도 2에서는, 산화물 반도체층의 대표적인 예로서 IGZO를 사용하고 있지만, 이에 한정되지 않고, 액정 표시 장치 등의 표시 장치에 사용되는 산화물 반도체를 모두 사용할 수 있다.
도 2에 도시하는 TFT 기판은, 기판측으로부터 순서대로, 게이트 전극(도면에서는 Cu), 게이트 절연막(도면에서는 SiO2), 소스 전극·드레인 전극(도면에서는 Cu), 채널층(산화물 반도체층, 도면에서는 IGZO), 보호층(도면에서는 SiO2)을 차례로 적층한 배선 구조(하부 게이트형)를 갖고 있다. 게이트 전극이나, 소스 전극·드레인 전극을 구성하는 배선막은, Cu로 구성되어 있다. 여기서, 도 2의 보호층은 산질화 실리콘이라도 좋고, 마찬가지로 게이트 절연막은 산질화 실리콘이라도 좋다. 전술한 바와 같이, 산화물 반도체는 환원 분위기 하에서는 그 우수한 특성을 잃게 되므로, 산화성 분위기 하에서 성막 가능한 산화실리콘(산질화 실리콘)의 사용이 추장되기 때문이다. 혹은, 보호층 또는 게이트 절연막 중 어느 한쪽은 질화 실리콘이라도 좋다.
도 2에 있어서, 소스 전극·드레인 전극을 구성하는 Cu막은, Mo이나 Cr 등의 고융점 금속을 거쳐 기판 및/또는 절연막과 접촉하고 있으므로, 이들과의 밀착성이 향상된다. 한편, 상기 Cu막은 산화물 반도체층과 직접 접속되어 있다. 본 발명의 바람직한 제4 형태에 따르면, Al에 비해 전기 저항률이 낮게, 산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 콘택트 저항도 낮게 억제된다고 하는, Cu 본래의 특성이 발휘된다. 또한 본 발명의 바람직한 제4 형태에서는, Cu 성막 후의 가열 처리를, 대략 300℃ 초과 450℃ 이하의 범위 내로 제어하고 있으므로, Cu막과 산화물 반도체층과의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보할 수 있다. 후술하는 실시예에서 실증한 바와 같이, 300℃ 이하의 온도에서 가열 처리를 행하면, 산화물 반도체층과의 콘택트 저항에 편차가 발생하는 것이 판명되었다.
상술한 바람직한 제1 내지 제4의 형태를 포함하여, 본 발명의 배선 구조에 있어서의 상기 산화물 반도체층으로서는, 액정 표시 장치 등에 사용되는 산화물 반도체이면 특별히 한정되지 않고, 예를 들어 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 산화물로 이루어지는 것이 사용된다. 구체적으로는 상기 산화물로서, In 산화물, In-Sn 산화물, In-Zn 산화물, In-Sn-Zn 산화물, In-Ga 산화물, Zn-Sn 산화물, Zn-Ga 산화물, In-Ga-Zn 산화물, Zn 산화물, Ti 산화물 등의 투명 산화물이나 Zn-Sn 산화물에 Al이나 Ga를 도핑한 AZTO나 GZTO를 들 수 있다.
또한, 화소 전극을 구성하는 투명 도전막으로서는, 액정 표시 장치 등에 보통 사용되는 산화물 도전막을 들 수 있고, 예를 들어 In, Ga, Zn 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 산화물로 이루어지는 도전막을 들 수 있다. 대표적으로는, 아몰퍼스 ITO나 poly-ITO, IZO, ZnO 등이 예시된다.
또한, 게이트 절연막 등의 절연막이나, 산화물 반도체 위에 형성되는 보호막 (이하, 절연막으로 대표하게 되는 경우가 있음)은 특별히 한정되지 않고, 통상 사용되는 것, 예를 들어 질화 실리콘, 산화실리콘, 산질화 실리콘 등을 들 수 있다. 단, 산화물 반도체의 특성을 유효하게 발휘시킨다고 하는 관점에서 보면, 산성 분위기 하에서 성막이 가능한 산화실리콘이나 산질화 실리콘의 사용이 바람직하다. 상세하게는, 상기 절연막은 산화실리콘만으로 구성되어 있을 필요는 반드시 없고, 산화물 반도체의 특성을 유효하게 발휘시킬 정도의 산소를 적어도 함유하는 절연성의 막이면, 본 발명에 사용할 수 있다. 예를 들어, 산화실리콘의 표면만이 질화된 것이나, Si 표면만이 산화된 것 등을 사용해도 된다. 절연막이 산소를 함유하고 있는 경우, 당해 절연막의 두께는 대략 0.17㎚ 이상 3㎚ 이하인 것이 바람직하다. 또한, 산소 함유 절연막 중의 산소 원자수([○])와 Si 원자수([Si])와의 비 ([○]/[Si])의 최대치는 대략 0.3 이상 2.0 이하의 범위 내인 것이 바람직하다.
기판은, 액정 표시 장치 등에 사용되는 것이면 특별히 한정되지 않는다. 대표적으로는, 글라스 기판 등에 대표되는 투명 기판을 들 수 있다. 글라스 기판의 재료는 표시 장치에 사용되는 것이면 특별히 한정되지 않고, 예를 들어 무 알칼리 글라스, 고 변형점 글라스, 소다라임 글라스 등을 들 수 있다. 혹은, 플렉시블 수지 필름, 금속 휠 등을 사용할 수도 있다.
상기 배선 구조를 구비한 표시 장치를 제조하는 데 있어서는, 본 발명의 규정을 충족시키고, 또한 Cu 합금막이나 Al 합금막의 열 처리·열 이력 조건을 상술한 추장되는 조건으로 하는 것 이외는, 특별히 한정되지 않고, 표시 장치의 일반적인 공정을 채용하면 좋다.
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한되지 않고, 상기·하기의 취지에 적합할 수 있는 범위에서 적절하게 개변해서 실시하는 것도 가능하며, 그들은 모두 본 발명의 기술적 범위에 포함된다.
(제1-1 실시예)
무 알칼리 글라스판(판 두께 : 0.7㎜)을 기판으로 하고, 그 표면에, 표 1에 나타내는 다양한 합금 조성의 Al 합금막(잔량부 : Al 및 불가피적 불순물)을, DC 마그네트론·스퍼터법에 의해 성막했다. 성막 조건은 이하와 같다. 또, 스퍼터링 타깃으로서는, 진공 용해법으로 제작한 다양한 조성의 Al 합금 타깃을 사용했다.
(Al 합금막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 2mTorr
·기판 온도 = 25℃(실온), 또는 200℃에서 30분 가열
·막 두께 = 300㎚
상기 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라스마 발광 분석)법에 의해 구했다.
상기와 같이 해서 성막한 Al 합금막을 사용하여, 열 처리 후의 Al 합금막 자체의 전기 저항률 및 Al 합금막을 투명 화소 전극(ITO), 산화물 반도체(IGZO, IZO)에 직접 접속했을 때의 다이렉트 접촉 저항(ITO와의 콘택트 저항, IGZO와의 콘택트 저항, 또는 IZO와의 콘택트 저항)을, 각각 하기에 나타내는 방법으로 측정했다.
(1) 열 처리 후의 Al 합금막 자체의 전기 저항률
상기 Al 합금막에 대하여, 불활성 가스 분위기 중에서, 250℃에서 15분간의 열 처리를 실시하고 나서, 4 탐침법으로 전기 저항률을 측정했다. 그리고 하기 기준으로, 열 처리 후의 Al 합금막 자체의 전기 저항률의 양부를 판정했다.
(판정 기준)
○ : 5.0μΩ·㎝ 미만
× : 5.0μΩ·㎝ 이상
(2) 투명 화소 전극(ITO)과의 콘택트 저항
상기와 같이 해서 성막한 Al 합금막에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성했다. 계속해서, CVD 장치에 의해 막 두께 : 300㎚인 질화 실리콘(SiNx)막을 형성했다. 이때의 성막 온도는, 표 1에 나타낸 바와 같이 250℃ 또는 320℃에서 행했다. 또한, 성막 시간은 모두, 15분이다. 이때의 열 이력에 의해, 합금 원소를 석출물로서 석출시켰다. 계속해서, 포토리소그래피와 RIE(Reactive Ion Etching) 장치에서의 에칭을 행하여, SiN막에 콘택트 홀을 형성했다. 콘택트 홀 형성 후, 레지스트를 제거하고, 알칼리 용액[AZ 일렉트로닉 매터리얼즈 가부시끼가이샤의 AZ 300MIF 디벨러퍼(2.38ｗt％)를 묽게 0.4%로 한 수용액]으로 Al 합금 박막 표면을 실온에서 웨트 처리함으로써 에칭을 실시했다. 다음에, Al 합금 박막의 볼록부의 거칠기(Rz)[JIS B0601(2001)에 의거하는 최대 높이 거칠기(Rz)]를 측정했다. 최대 높이 거칠기(Rz)의 측정은, 미쯔토요 제품인 표면 거칠기 측정기 SJ-301을 사용해서 측정했다. 평가 길이는 4㎜로 하고, 하기 기준으로 최대 높이 거칠기(Rz)의 양부를 판정했다.
(판정 기준)
○ : 5㎚ 이상
× : 5㎚ 미만
그 후, ITO막(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행하여 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Al 합금 및 ITO의 선 폭은 80㎛이다.
(ITO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, HEWLETT PACKARD 4156A 및 Agilent Technologies 4156C의 Precision Semiconductor Parameter Analyzer를 사용하여, 상기 콘택트 체인 패턴의 양단부의 패드부에 프로브를 접촉시켜, 2 단자 측정에 의해 I-V 특성을 측정함으로써 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로 ITO와의 다이렉트 접촉 저항(ITO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ : 1000Ω 미만
△ : 1000Ω 이상 3000Ω 미만
× : 3000Ω 이상
(3) 투명 화소 전극(IZO)과의 콘택트 저항
ITO 대신에 IZO를 사용한 이외는, 전술한 (2) ITO와의 콘택트 저항의 경우와 마찬가지로 하여, Al 합금막에 대하여 다양한 열 처리를 행하고, 웨트 처리하여 에칭을 실시해서 Al 합금 박막의 볼록부의 최대 높이 거칠기(Rz)를 측정했다.
그 후, IZO막(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Al 합금 및 IZO의 선 폭은 80㎛이다.
(IZO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 전술한 (2)와 마찬가지로 하여 측정하고, 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로, IZO와의 다이렉트 접촉 저항(IZO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ : 1000Ω 미만
△ : 1000Ω 이상 3000Ω 미만
× : 3000Ω 이상
(4) 산화물 반도체(IGZO)와의 콘택트 저항
도 10에 도시하는 전극 패턴을 사용한 것 이외는 전술한 (2) ITO와의 콘택트 저항의 경우와 마찬가지로 하여, Al 합금막에 대하여 다양한 열 처리를 행하고, 웨트 처리하여 에칭을 실시해서 Al 합금 박막의 볼록부의 최대 높이 거칠기(Rz)를 측정했다.
그 후, IGZO막을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행하여 80㎛ 사각형의 콘택트가 100개 직렬로 연결된 콘택트 체인 패턴을 형성했다. 도 10에 있어서, Al 합금 및 IGZO의 선 폭은 80㎛이다. IGZO의 스퍼터링 타깃에 사용한 조성은 In : Ga : Zn = 1 : 1 : 1과 2 : 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 전술한 (2)와 마찬가지로 하여 측정하고, 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로, IGZO와의 다이렉트 접촉 저항(IGZO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ : 1000Ω 미만
△ : 1000Ω 이상 3000Ω 미만
× : 3000Ω 이상
(5) 산화물 반도체(ZTO)와의 콘택트 저항
도 10에 도시하는 전극 패턴을 사용한 것 이외는 전술한 (2) ITO와의 콘택트 저항의 경우와 마찬가지로 하여, Al 합금막에 대하여 다양한 열 처리를 행하고, 웨트 처리하여 에칭을 실시해서 Al 합금 박막의 볼록부의 최대 높이 거칠기(Rz)를 측정했다.
그 후, ZTO막을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트가 100개 직렬로 연결된 콘택트 체인 패턴을 형성했다. 도 10에 있어서, Al 합금 및 ZTO의 선 폭은 80㎛이다. ZTO의 스퍼터링 타깃에 사용한 조성은 Zn : Sm = 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 전술한 (2)와 마찬가지로 하여 측정하고, 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로, ZTO와의 다이렉트 접촉 저항(ZTO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ : 1000Ω 미만
△ : 1000Ω 이상 3000Ω 미만
× : 3000Ω 이상
(6) 석출물 밀도
석출물의 밀도는 주사 전자 현미경의 반사 전자상을 사용해서 구했다. 구체적으로는, 1 시야(100㎛2) 내의 석출물의 개수를 측정하고, 3 시야의 평균치를 구하고, 하기 기준으로, 석출물 밀도의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ : 40개 이상
△ : 30개 이상 40개 미만
× : 30개 미만
이들의 결과를 표 1, 표 2에 함께 나타낸다.
표 1에 있어서, 「가열 성막(200℃)」의 란은 Al 합금 성막 시의 기판 온도를 의미하고,「○」는 기판 온도를 200℃로 한 예, 「-」는 기판 온도를 실온으로 한 예이다.
또한, 표 1에 있어서,「Al 합금막의 표면 거칠기(Rz)」의 란에는 ITO, IZO 및 IGZO와 직접 접속하는 Al 합금막의 Rz의 결과를 함께 나타내고 있으며,「○」는 양쪽의 판정 결과가 ○(Rz5㎚ 이상)를 의미하고, 「×」는 양쪽의 판정 결과가 모두 ×(Rz5㎚ 미만)를 의미한다.
Figure 112012006537187-pct00001
Figure 112012006537187-pct00002
표 1, 표 2에 나타내는 결과로부터, 이하와 같이 고찰할 수 있다.
우선, 본 발명에서 규정하는 Al 합금(Ni 및/또는 Co, 또한 Cu 및/또는 Ge, 또한 희토류 원소)을 사용하면, 낮은 전기 저항률을 유지한 채, 순Al(No.1)을 사용한 경우에 비해, IGZO(산화물 반도체), ZTO(산화물 반도체), ITO(투명 도전막) 및 IZO(투명 도전막)와의 콘택트 저항을 저감시킬 수 있었다(No.3 내지 5, 8 내지 10, 13 내지 19, 22 내지 25, 27, 28, 31 내지 34, 37 내지 40, 42 내지 44, 46, 48 내지 50을 참조).
상세하게는, 이들 Al 합금막과 IGZO, ITO 또는 IZO와의 계면에는, Ni 및/또는 Co의 석출물/농화층이 형성되어 있고, 당해 Al 합금막의 표면 거칠기(Rz)는, 모두 5㎚ 이상이었다. 열 처리 조건에 관해서 말하면, No.13과 같이 Al 합금 성막 시의 기판 온도를 200℃로 가열하고(가열 성막), 그 후의 열 처리는 행하지 않는 경우 ; 예를 들어 No.3 내지 5, 8 내지 10, 14, 16, 24, 25, 27 또는 No.28과 같이 기판은 가열하지 않고(실온인 채로), Al 합금 성막 후의 가열 온도를 250℃ 또는 320℃로 향상시킨 경우 ; No.15 또는 No.17과 같이 기판 온도를 200℃로 가열하고(가열 성막), Al 합금 성막 후의 가열 온도를 250℃ 또는 320℃로 높인 경우 중 어떠한 경우에 있어서도, Al 합금막의 표면 거칠기(Rz)는 5㎚ 이상이 되어, 콘택트 저항이 낮게 억제되고 있었다. 또, No.13과 같이 가열 성막을 행한 예에서는, 표 1에 나타낸 바와 같이 IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이 약간 상승했지만(△), 실용상 지장이 없는 것이다. 또 No.3, 8은 Ni 또는 Co 첨가량이 적어, 석출물 밀도가 낮고(△), 콘택트 저항이 약간 상승했지만(△), 실용상 지장이 없는 것이다.
도 11은 No.46의 Al 합금(Al-2 원자％ Ni-0.35 원자％ La)과 IGZO[In : Ga : Zn(원자비) = 1 : 1 : 1]와의 계면의 상태를 나타내는 TEM 화상이지만(웨트 처리와 열 처리를 행한 예), 도 11에 도시한 바와 같이 Al 합금과 IGZO의 계면에는 Ni을 함유하는 석출물이 형성되어 있고, IGZO와 직접 콘택트하고 있는 것을 확인할 수 있었다. 또, 도 12는 비교를 위해 No.46과 같은 합금 조성의 Al 합금과 IGZO와의 계면의 상태를 나타내는 TEM 화상이지만, 이 비교예는 웨트 처리도 열 처리도 행하고 있지 않으며, 도 12에 도시한 바와 같이 Al 합금과 IGZO의 계면에는 Ni을 함유하는 석출물 및/또는 Ni을 함유하는 농화층이 형성되어 있지 않은 것을 확인할 수 있었다.
이에 대해, No.12는 가열 성막 및 Al 합금 성막 후의 가열 처리 중 어떠한 열 처리도 행하지 않은 예이며, Al 합금막의 표면 거칠기(Rz)는 5㎚ 미만이 되어, IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이 상승했다.
또한, No.6, 20, 26, 29 및 No.41은 Ni량이 많은 예, No.11, 35 및 No.51은 Co량이 많은 예이며, 모두 전기 저항률이 상승했다.
한편, No.2, 21 및 No.36은 Ni량이 적은 예, No.7, 30 및 No.47은 Co량이 적은 예이며, 모두 석출물 밀도가 충분하지 않은 IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이 상승했다.
또한, No.45는 웨트 처리를 행하지 않은 예이며, Al 합금막의 표면 거칠기(Rz)가 5㎚ 미만이 되어, 석출물 밀도가 충분하지 않은 IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이 상승했다.
또, 표 1의 각 합금 조성에 있어서, Nd 및 La는 IGZO, ZTO, ITO 및 IZO와의 콘택트 저항의 저감화에 악영향을 미치지 않고, Nd 대신에 La를, La 대신에 Nd를 사용해도 마찬가지의 결과를 얻을 수 있는 것을 실험에 의해 확인하고 있다. 마찬가지로, Nd나 La 대신에 Gd를 사용해도, 마찬가지의 결과를 얻을 수 있는 것을 실험에 의해 확인하고 있다.
(제2-1 실시예)
본 실시예에서는, 이하의 방법에 의해 제작한 시료를 사용하여, 기판 위의 절연막(본 실시예에서는, 게이트 절연막을 모의하여, 실리콘 산화막 또는 실리콘 산질화막을 제작)과의 밀착성, 산화물 반도체(IGZO, ZTO)와의 콘택트 저항 및 투명 도전막(ITO, IZO)과의 콘택트 저항을 측정했다.
(시료의 제작)
우선, 글라스 기판(코닝샤 제품인 Eagle2000, 사이즈는 직경 50.8㎜ × 두께 0.7㎜)을 준비하여, 플라즈마 CVD에 의해, 실리콘 산화막 또는 실리콘 산질화막(모두, 막 두께는 300㎚)을 성막했다. 실리콘 산화막의 성막에는, 실란 가스와 N2O를 사용하고, 한편 실리콘 산질화막의 성막에는 실란 가스와 암모니아 가스를 사용했다.
다음에, 상기 절연막 위에 표 3에 나타내는 다양한 Cu 합금막(전체막 두께 300㎚로 일정)을, DC 마그네트론 스퍼터링법으로 성막했다. 상세하게는, 스퍼터링 장치로서 시마츠 세이사꾸쇼 제품인 상품명「HSM-552」를 사용하여, DC 마그네트론 스퍼터링법[배압 : 0.27×10-3Pa 이하, 분위기 가스 : Ar, Ar 가스압 : 2mTorr, Ar 가스 유량 : 30sccm, 스패터 파워 : DC260W, 극간 거리 : 50.4㎜, 기판 온도 : 25℃(실온)]에 의해, 실리콘 산화막 위에 제1층(Y)의 Cu 합금막 및 제2층(X)의 순Cu 금속막을 차례로 성막하고, 적층 배선막의 시료를 얻었다.
또, 순Cu막의 형성에는, 순Cu를 스퍼터링 타깃에 사용했다. 또한, 다양한 합금 성분의 Cu 합금막의 형성에는, 진공 용해법으로 작성한 스퍼터링 타깃을 사용했다.
상기와 같이 해서 성막된 Cu 합금막의 조성은, ICP 발광 분광 분석 장치(시마츠 세이사꾸쇼 제품인 ICP 발광 분광 분석 장치 「ICP-8000형」)를 사용하여, 정량 분석해서 확인했다.
비교를 위해, 순Cu만으로 이루어지는 시료(표 3의 No.1)를 준비했다. 또, Mn 등의 첨가 원소량이 20%를 초과하는 시료를 제작했지만, 첨가 원소량이 20%를 초과하면, 하기 에칭 시에 언더컷이 커진다고 하는 문제가 발생하였으므로, 하기 시험을 행하지 않았다.
(절연막과의 밀착성 시험)
상기와 같이 해서 얻게 된 각 시료에 대하여, 표 3에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 30분간 행했다.
열 처리 후의 각 시료의 밀착성을, JIS 규격의 테이프 박리 테스트에 의거하여, 테이프에 의한 박리 시험으로 평가했다. 상세하게는, 각 시료의 표면에 커터 나이프로 1㎜ 간격의 바둑판 눈 형상의 절입(5 × 5 모눈의 절입)을 넣었다. 계속해서, 스미토모 3M 제품인 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 표면 위에 확실히 부착하여, 상기 테이프의 떼어냄 각도가 60°가 되도록 보유 지지하면서, 상기 테이프를 단번에 떼어내어, 상기 테이프에 의해 박리하지 않은 바둑판 눈의 구획수를 카운트하고, 전 구획과의 비율(막 잔존율)을 구했다. 측정은 3회 행하여, 3회의 평균치를 각 시료의 막 잔존율로 했다.
본 실시예에서는, 테이프에 의한 박리율이 0 내지 10% 미만인 것을 ○, 10% 이상인 것을 ×라 판정하고, ○를 합격(실리콘 산화막과의 밀착성 양호)으로 했다.
(절연막과 Cu 합금막과의 계면에 있어서의 농화층의 유무)
상기 밀착성 시험을 행하기 전에, 각 시료에 농화층이 형성되어 있는지 확인했다. 상세하게는, 각 시료를 TEM 화상과 계면의 EDX 라인 분석에 의해, 농화층이 기판과의 계면에 생겨 있는 것을 확인했다.
본 실시예에서는, 농화층을 확인할 수 있었던 것을 ○, 확인할 수 없었던 것을 ×라 판정하고, ○를 합격(농화층이 형성되어 있음)으로 했다.
(IGZO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 각 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, 표 3에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 30분간 행했다.
다음에, IGZO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 합금 및 IGZO의 선 폭은 80㎛이다. IGZO의 스퍼터링 타깃에 사용한 조성은 In : Ga : Zn = 1 : 1 : 1과 2 : 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 IGZO와의 콘택트 저항률을 구했다. 측정은, 1회만 행했다. 측정 횟수 1회에 있어서의 IGZO와의 콘택트 저항의 양부를, 하기 기준으로 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ZTO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 각 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, 표 3에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 5분간 행했다.
다음에, ZTO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 합금 및 ZTO의 선 폭은 80㎛이다. ZTO의 스퍼터링 타깃에 사용한 조성은 Zn : Sn = 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다. 또한, 보호층 성막 시의 열 처리를 모의하고, CVD 장치를 사용하여, 진공 분위기 중에서 250℃, 300℃, 또는 350℃에서 30분간의 가열 처리를 행하고(표 3을 참조), 열 처리 후의 콘택트 체인 저항을 측정했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 IGZO와의 콘택트 저항률을 구했다. 하기 기준으로, IGZO와의 콘택트 저항의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ITO와의 콘택트 저항)
상기와 같이 해서 성막한 Cu 합금막에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성했다. 계속해서, CVD 장치에 의해 막 두께 : 300㎚의 질화 실리콘(SiNx)막을 형성했다. 이때의 성막 온도는, 표 3에 나타낸 바와 같이 250℃ 또는 320℃에서 행했다. 또한, 성막 시간은 모두 30분이다. 이때의 열 이력에 의해, 합금 원소를 석출물로서 석출시켰다. 계속해서, 포토리소그래피와 RIE(Reactive Ion Etching) 장치에서의 에칭을 행하여, 질화 실리콘막에 콘택트 홀을 형성했다.
계속해서, ITO막(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 ITO의 선 폭은 80㎛이다.
(ITO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, HEWLETT PACKARD 4156A 및 Agilent Technologies 4156C의 Precision Semiconductor Parameter Analyzer를 사용하여, 상기 콘택트 체인 패턴의 양단부의 패드부에 프로브를 접촉시켜, 2 단자 측정에 의해 I-V 특성을 측정함으로써 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로, ITO와의 다이렉트 접촉 저항(ITO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(IZO와의 콘택트 저항)
상기 ITO와 마찬가지로 하여, 성막한 Cu 합금막에 대하여, 포토그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성하는 동시에, 질화 실리콘(SiNx)막을 형성하고, 이때의 열 이력에 의해, 합금 원소를 석출물로서 석출시켰다. 계속해서, 질화 실리콘막에 콘택트 홀을 형성하고, IZO(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 IZO의 선 폭은 80㎛이다.
(IZO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 상기 ITO막과 마찬가지로 하여 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구하고, 하기 기준으로, IZO와의 다이렉트 접촉 저항(IZO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
이들의 결과를 표 3, 표 4에 정리하여 나타낸다.
Figure 112012006537187-pct00003
Figure 112012006537187-pct00004
표 3, 표 4에서, 이하와 같이 고찰할 수 있다.
우선, 표 3에 나타낸 바와 같이, 절연막과의 밀착성에 대해서, 본 발명에서 규정하는 적층의 Cu 합금막을 사용한 No.2 내지 36(본 실시예)은 모두, 순Cu막(No.1)에 비해 절연막과의 밀착성이 향상되었다. 상세하게는, Cu 합금막의 성막 후, 250℃ 이상의 열 처리를 행함으로써 합금 원소가 절연막 근방으로 확산되었으므로, 절연막과의 밀착성이 향상된 것이라 추찰된다. 이러한 절연막과의 높은 밀착성은, 산화실리콘 및 산질화 실리콘 중 어떠한 것을 사용했을 때에도 확인되었다.
또한 표 4에 나타낸 바와 같이, 상기의 본 발명예는 모두, IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이, 순Cu와 마찬가지로 낮게 억제되고 있었다. 또한, 표에는 나타내고 있지 않지만, 상기 본 발명예의 전기 저항률(Cu 합금막 자체의 배선 저항)은, 순Cu와 동일 정도로 낮은 것이었다(대개, 2.1 내지 2.5μΩ·㎝ 정도).
이상의 결과로부터, 본 발명에서 규정하는 적층 Cu 합금막을 사용하면, Cu 본래의 낮은 전기 저항률과, 산화물 반도체나 화소 전극을 구성하는 도전성 산화막과의 낮은 콘택트 저항을 유지하면서, 종래와 같이 고융점 금속의 배리어 메탈층을 개재시키지 않아도, 절연막과의 밀착성이 우수한 배선 구조를 제공할 수 있었다.
(제2-2 실시예)
본 실시예에서는, Cu 합금막과 산화물 반도체와의 콘택트 저항은, Cu 합금 성막 후의 가열 온도에 의해 변동해, 측정치에 편차가 발생함으로써, 상기 콘택트 저항을, 재현성 좋게 확실하게 낮게 억제하기 위해서는, 상기 가열 온도를 소정 범위로 제어하는 것이 유효한 것을 실증한다.
우선, 전술한 표 3의 No.5, 6과 같은 조성의 시료(순Cu-10 원자％ Mn의, 본 발명에서 규정하는 적층의 Cu 합금막)를 사용하여, 도 10에 도시하는 전극 패턴 형성 후의 열 처리 온도를, 표 5에 나타낸 바와 같이 다양한 범위로 제어한 것 이외는 제2-1 실시예와 마찬가지로 하여, 산화물 반도체〈IGZO[In : Ga : Zn(원자비) = 1 : 1 : 1과 2 : 2 : 1], ZTO[Zn : Sn(원자비) = 2 : 1]〉와의 콘택트 저항을 측정했다. 측정은 합계 5회 행하고, 그 평균치를 산출했다. 산화물 반도체와의 콘택트 저항의 양부는, 제2-1 실시예와 같은 기준으로 평가하고, ○를 합격으로 했다. 제2-1 실시예는, 측정 횟수 1회에 있어서의 산화물 반도체와의 콘택트 저항(n = 1)으로 양부를 판정하고 있는 것에 반해, 본 실시예에서는 측정 횟수 5회에 있어서의 산화물 반도체와의 콘택트 저항(n = 5의 평균치)으로 양부를 판정하고 있어, ○만을 합격으로 엄격하게 판정하고 있는 점에서, 다르다.
이들의 결과를 표 5에 나타낸다.
Figure 112012006537187-pct00005
표 5로부터, Cu 합금막 성막 후의 가열 온도를, 300℃를 초과하는 온도로 제어하면, 측정 횟수를 늘려도 IGZO와의 낮은 콘택트 저항을, 확실하게 달성할 수 있는 것에 반해, 가열 온도를 300℃ 이하로 하면, 콘택트 저항의 측정치에 편차가 보여, 재현성이 결여된 것을 알 수 있었다. 또, 표 5에는 나타내고 있지 않지만, 가열 온도를 통상의 플랫 패널 디스플레이의 프로세스 공정에서 사용되는 상한의 450℃ 정도까지 높여도, IGZO와의 낮은 콘택트 저항을 유지할 수 있었다.
여기서, 전술한 표 3의 No.5(열 처리 온도 250℃) 및 No.6(열 처리 온도 350℃)은, 본 실시예에 사용한 Cu 합금막과 같은 조성이다. 표 4에 나타낸 바와 같이, 측정 횟수 1회에 있어서의 IGZO와의 콘택트 저항은, 모두 ○이며, 유의한 차가 보이지 않은 것에 반해, 본 실시예와 같이 측정 횟수를 늘리면 유의한 차가 보이고, 열 처리 온도 250℃에서는 △(표 5의 No.2), 열 처리 온도 350℃(표 5의 No.4)에서는 ○가 되었다.
상기의 결과로부터, Cu 합금막과 IGZO와의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보하기 위해서는, Cu 합금 성막 후의 가열 온도를, 대략 300℃ 초과로 하고, 450℃ 이하로 제어하는 것이 유효한 것을 알 수 있었다.
(제3-1 실시예)
본 실시예에서는, 이하의 방법에 의해 제작한 시료를 사용하여, 기판 위의 절연막(본 실시예에서는, 게이트 절연막을 모의하여, 실리콘 산화막 또는 실리콘 산질화막을 제작)과의 밀착성, 산화물 반도체(IGZO, ZTO)와의 콘택트 저항 및 투명 도전막(ITO 또는 IZO)과의 콘택트 저항을 측정했다.
(시료의 제작)
우선, 글라스 기판(코닝샤 제품인 Eagle2000, 사이즈는 직경 50.8㎜ × 두께 0.7㎜)을 준비하여, 플라즈마 CVD에 의해, 실리콘 산화막 또는 실리콘 산질화막(모두, 막 두께는 300㎚)을 성막했다. 실리콘 산화막의 성막에는, 실란 가스와 N2O를 사용하고, 한편, 실리콘 산질화막의 성막에는 실란 가스와 암모니아 가스를 사용했다.
다음에, 상기 절연막 위에 표 6에 나타내는 다양한 Cu 합금막(전체막 두께 300㎚로 일정)을, DC 마그네트론 스퍼터링법으로 성막했다. 상세하게는, 스퍼터링 장치로서 시마츠 세이사꾸쇼 제품인 상품명「HSM-552」를 사용하여, DC 마그네트론 스퍼터링법[배압 : 0.27 × 10-3Pa 이하, 분위기 가스 : Ar, Ar 가스압 : 2mTorr, Ar 가스 유량 : 30sccm, 스패터 파워 : DC260W, 극간 거리 : 50.4㎜, 기판 온도 : 25℃(실온)]에 의해, 실리콘 산화막 또는 실리콘 산질화막 위에 다양한 Cu 합금막을 성막하고, 배선막의 시료를 얻었다.
또, 순Cu막의 형성에는, 순Cu를 스퍼터링 타깃에 사용했다. 또한, 다양한 합금 성분의 Cu 합금막의 형성에는, 진공 용해법으로 작성한 스퍼터링 타깃을 사용했다.
상기와 같이 해서 성막된 Cu 합금막의 조성은, ICP 발광 분광 분석 장치(시마츠 세이사꾸쇼 제품인 ICP 발광 분광 분석 장치「ICP-8000형」)를 사용하여, 정량 분석해서 확인했다.
비교를 위해, 순Cu만으로 이루어지는 시료(표 6의 No.1)를 준비했다.
(절연막과의 밀착성 시험)
상기와 같이 해서 얻게 된 각 시료에 대하여, 표 6에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 5분간 행했다.
열 처리 후의 각 시료의 밀착성을, JIS 규격의 테이프 박리 테스트에 의거하여, 테이프에 의한 박리 시험에 의해 평가했다. 상세하게는, 각 시료의 표면에 커터 나이프로 1㎜ 간격의 바둑판 눈 형상의 절입(5 × 5 모눈의 절입)을 넣었다. 계속해서, 스미토모 3M 제품인 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 표면 위에 확실히 부착하고, 상기 테이프의 떼어냄 각도가 60°가 되도록 보유 지지하면서, 상기 테이프를 단번에 떼어내어, 상기 테이프에 의해 박리하지 않은 바둑판 눈의 구획수를 카운트하고, 전 구획과의 비율(막 잔존율)을 구했다. 측정은 3회 행하고, 3회의 평균치를 각 시료의 막 잔존율로 했다.
본 실시예에서는, 테이프에 의한 박리율이 0 내지 10% 미만인 것을 ○, 10%이상인 것을 ×라 판정하고, ○를 합격(실리콘 산화막과의 밀착성 양호)으로 했다.
(절연막과 Cu 합금막과의 계면에 있어서의 농화층의 유무)
상기 밀착성 시험을 행하기 전에, 각 시료에 농화층이 형성되어 있는지 확인했다. 상세하게는, 각 시료를 TEM 화상과 계면의 EDX 라인 분석에 의해, 농화층이 기판과의 계면에 생겨 있는 것을 확인했다.
본 실시예에서는, 농화층을 확인할 수 있었던 것을 ○, 확인할 수 없었던 것을 ×라 판정하고, ○를 합격(농화층이 형성되어 있음)으로 했다.
(IGZO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 각 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, 표 6에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 5분간 행했다.
다음에, IGZO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 합금 및 IGZO의 선 폭은 80㎛이다. IGZO의 스퍼터링 타깃에 사용한 조성은 In : Ga : Zn = 1 : 1 : 1과 2 : 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다. 또한, 보호층 성막 시의 열 처리를 모의하고, CVD 장치를 사용하여, 진공 분위기 중에서 250℃, 300℃, 또는 350℃에서 30분간의 가열 처리를 행하고(표 6을 참조), 열 처리 후의 콘택트 체인 저항을 측정했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 IGZO와의 콘택트 저항률을 구했다. 하기 기준으로, IGZO와의 콘택트 저항의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ZTO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 각 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, 표 6에 기재된 다양한 열 처리를 실시했다. 상세하게는, 상기 열 처리는 CVD 장치 내의 진공 중에서 350℃ 또는 250℃에서 5분간 행했다.
다음에, ZTO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 합금 및 ZTO의 선 폭은 80㎛이다. ZTO의 스퍼터링 타깃에 사용한 조성은 Zn : Sn = 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다. 또한, 보호층 성막 시의 열 처리를 모의하고, CVD 장치를 사용하여, 진공 분위기 중에서 250℃, 300℃, 또는 350℃에서 30분간의 가열 처리를 행하고(표 6을 참조), 열 처리 후의 콘택트 체인 저항을 측정했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 IGZO와의 콘택트 저항률을 구했다. 하기 기준으로, ZTO와의 콘택트 저항의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ITO와의 콘택트 저항)
상기와 같이 해서 성막한 Cu 합금막에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성했다. 계속해서, CVD 장치에 의해 막 두께 : 300㎚의 질화 실리콘(SiNx)막을 형성했다. 이때의 성막 온도는, 표 6에 나타낸 바와 같이 250℃ 또는 320℃에서 행했다. 또한, 성막 시간은 모두, 15분이다. 이때의 열 이력에 의해, 합금 원소를 석출물로서 석출시켰다. 계속해서, 포토리소그래피와 RIE(Reactive Ion Etching) 장치에서의 에칭을 행하여, SiN막에 콘택트 홀을 형성했다.
계속해서, ITO막(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 ITO의 선 폭은 80㎛이다.
(ITO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, HEWLETT PACKARD 4156A 및 Agilent Technologies 4156C의 Precision Semiconductor Parameter Analyzer를 사용하여, 상기 콘택트 체인 패턴의 양단부의 패드부에 프로브를 접촉시켜, 2단자 측정에 의해 I-V 특성을 측정함으로써 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구해, 하기 기준으로, ITO와의 다이렉트 접촉 저항(ITO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(IZO와의 콘택트 저항)
상기 ITO와 마찬가지로 하여, 성막한 Cu 합금막에 대하여, 포토그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성하는 동시에, 질화 실리콘(SiNx)막을 형성하고, 이때의 열 이력에 의해, 합금 원소를 석출물로서 석출시켰다. 계속해서, 질화 실리콘막에 콘택트 홀을 형성하고, IZO(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 IZO의 선 폭은 80㎛이다.
(IZO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 상기 ITO막과 마찬가지로 하여 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구해, 하기 기준으로, IZO와의 다이렉트 접촉 저항(IZO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
이들의 결과를 표 6에 정리해서 나타낸다.
Figure 112012006537187-pct00006
표 6으로부터, 이하와 같이 고찰할 수 있다.
우선, 절연막과의 밀착성에 대해서, 본 발명에서 규정하는 Cu-X1 합금막(No.5 내지 18) 또는 Cu-X1-X2 합금막(No.19 내지 24)을 사용한 시료(본 실시예)는 모두, 250℃ 이상의 가열 처리가 실시된 것이지만, 순Cu막(No.1)에 비해 절연막과의 밀착성이 향상되었다. 상세하게는, Cu 합금막의 성막 후, 250℃ 이상의 열 처리를 행함으로써 합금 원소가 절연막 근방으로 확산되었으므로, 절연막과의 밀착성이 향상된 것이라 추찰된다. 이러한 절연막과의 높은 밀착성은, SiO2 및 SiON 중 어떠한 것을 사용했을 때에도 확인되었다.
이 중 합금 원소로서 Mn을 사용한 예는, 절연막과의 계면에 Cu-Mn 반응층의 형성이 확인되고(도시하지 않음), 이 반응층이 밀착성 향상에 깊게 관여하고 있다고 추찰된다.
또한 표 6에 나타낸 바와 같이, 상기 본 실시예는 모두 IGZO, ZTO, ITO 및 IZO와의 콘택트 저항이, 순Cu와 마찬가지로 낮게 억제되고 있었다. 또한, 표에는 나타내고 있지 않지만, 상기 본 발명예의 전기 저항률(Cu 합금막 자체의 배선 저항)은, 대략 2.5 내지 3.5μΩ·㎝ 정도였다.
이에 대해, Mn량이 적은 No.2(열 처리 없음) 및 3(열 처리 있음)은, 순Cu막(No.1)과 마찬가지로, 절연막과의 밀착성이 저하되었다. 또한, No.4는 열 처리를 실시하고 있지 않으므로 , 밀착성이 저하되었다.
이상의 결과로부터, 본 발명에서 규정하는 Cu 합금막을 사용하면, Cu 본래의 낮은 전기 저항률과, 산화물 반도체나 화소 전극을 구성하는 도전성 산화막과의 낮은 콘택트 저항을 유지하면서, 종래와 같이 고융점 금속의 배리어 메탈층을 개재시키지 않아도, 절연막과의 밀착성이 우수한 배선 구조를 제공할 수 있었다.
(제4-1 실시예)
본 실시예에서는, 이하의 방법에 의해 제작한 시료를 사용하여, 산화물 반도체(IGZO, ZTO) 및 투명 도전막(ITO 또는IZO)과의 콘택트 저항을 측정했다. 특히 본 실시예에서는, Cu막과 산화물 반도체와의 콘택트 저항은, Cu성막 후의 가열 온도에 의해 변동하고, 측정치에 편차가 발생함으로써, 상기 콘택트 저항을, 재현성 좋게 확실하게 낮게 억제하기 위해서는, 상기 가열 온도를 소정 범위로 제어하는 것이 유효하다는 것을 실증한다. 또한 투명 도전막의 콘택트 저항은, Cu 성막 후의 가열 온도에 의해 산화물 반도체와 같이 크게 변동하지 않는 것도 실증한다.
(시료의 제작)
우선, 글라스 기판(코닝샤 제품인 Eagle2000, 사이즈는 직경 50.8㎜ × 두께 0.7㎜)을 준비하여, 플라즈마 CVD에 의해 실리콘 산화막(막 두께는 300㎚)을 성막했다. 실리콘 산화막의 성막에는, 실란 가스와 N2O를 사용했다.
다음에, Mo를 스퍼터링 타깃에 사용하고, 상기 절연막 위에 Mo막(막 두께 20㎚)을, DC 마그네트론 스퍼터링법으로 성막했다. 상세하게는, 스퍼터링 장치로서 시마츠 세이사꾸쇼 제품인 상품명「HSM-552」를 사용하여, DC 마그네트론 스퍼터링법[배압 : 0.27 × 10-3Pa 이하, 분위기 가스 : Ar, Ar 가스압 : 2mTorr, Ar 가스 유량 : 30sccm, 스패터 파워 : DC260W, 극간 거리 : 50.4㎜, 기판 온도 : 25℃(실온)]에 의해 Mo를 성막하고, 그 위에 순Cu막을 성막해서 시료를 얻었다. 또, 순Cu막의 형성에는, 순Cu를 스퍼터링 타깃에 사용했다.
(IGZO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, CVD 장치 내의 진공 중에서, 표 7에 기재된 다양한 열 처리를 실시했다. 가열 시간은, 모두 5분간으로 했다.
다음에, IGZO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 및 IGZO의 선 폭은 80㎛이다. IGZO의 스퍼터링 타깃에 사용한 조성은 In : Ga : Zn = 1 : 1 : 1과 2 : 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 IGZO와의 콘택트 저항률을 구했다. 측정은 5회 행하고, 그 평균치를 산출했다. IGZO와의 콘택트 저항의 양부는 하기 기준으로 평가하고, ○를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ZTO와의 콘택트 저항의 측정)
상기와 같이 해서 얻게 된 시료에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 10에 도시하는 전극 패턴을 형성한 후, CVD 장치 내의 진공 중에서, 표 7에 기재된 다양한 열 처리를 실시했다. 가열 시간은, 모두 5분간으로 했다.
다음에, ZTO막(산화물 반도체)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 80㎛ 사각형의 콘택트 부분이 100개 직렬로 연결된 콘택트 체인 패턴(도 10을 참조)을 형성했다. 도 10에 있어서, Cu 및 ZTO의 선 폭은 80㎛이다. ZTO의 스퍼터링 타깃에 사용한 조성은 Zn : Sn = 2 : 1인 것을 사용했다.
(산화물 반도체의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 5mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 100㎚
상기 콘택트 체인 패턴의 양단부에 배치된 패드에 프로브 바늘을 접촉시켜, HP4156A 반도체 파라미터 애널라이저를 사용해서 전압 -0.1V 내지 ＋0.1V를 인가하고, 2 단자 측정에 의해 I-V 특성을 측정함으로써 콘택트 체인 저항을 구했다.
그리고 콘택트 1개당의 콘택트 저항치를 산출하고, 단위 면적당으로 환산해서 ZTO와의 콘택트 저항률을 구했다. 측정은 5회 행하고, 그 평균치를 산출했다. ZTO와의 콘택트 저항의 양부는 하기 기준으로 평가하고, ○를 합격으로 했다.
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(ITO와의 콘택트 저항)
상기와 같이 해서 성막한 순Cu막에 대하여, 포토리소그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성했다. 계속해서, CVD 장치에 의해 막 두께 : 300㎚의 질화 실리콘(SiNx)막을 형성했다. 이때의 성막 온도는, 표 7에 나타낸 바와 같이 200 내지 400℃에서 행했다. 또한, 성막 시간은 모두 15분이다. 계속해서, 포토리소그래피와 RIE(Reactive Ion Etching) 장치에서의 에칭을 행하여, 질화 실리콘막에 콘택트 홀을 형성했다.
계속해서, ITO막(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 ITO의 선 폭은 80㎛이다.
(ITO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, HEWLETT PACKARD 4156A 및 Agilent Technologies 4156C의 Precision Semiconductor Parameter Analyzer를 사용하여, 상기 콘택트 체인 패턴의 양단부의 패드부에 프로브를 접촉시켜, 2 단자 측정에 의해 I-V 특성을 측정함으로써 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구해, 하기 기준으로, ITO와의 다이렉트 접촉 저항(ITO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
(IZO와의 콘택트 저항)
상기 ITO와 마찬가지로 하여, 성막한 순Cu막에 대하여, 포토그래피, 에칭을 차례로 실시해서 도 9에 도시하는 전극 패턴을 형성하는 동시에, 질화 실리콘(SiNx)막을 형성했다. 계속해서, 질화 실리콘막에 콘택트 홀을 형성하고, IZO(투명 도전막)을 스퍼터링법에 의해 하기의 조건으로 성막하고, 포토리소그래피와 패터닝을 행해서 10㎛ 사각형의 콘택트 부분이 50개 직렬로 연결된 콘택트 체인 패턴(도 9를 참조)을 형성했다. 도 9에 있어서, Cu 합금 및 IZO의 선 폭은 80㎛이다.
(IZO막의 성막 조건)
·분위기 가스 = 아르곤
·압력 = 0.8mTorr
·기판 온도 = 25℃(실온)
·막 두께 = 200㎚
상기 콘택트 체인의 전 저항(콘택트 저항, 접속 저항)을, 상기 ITO막과 마찬가지로 하여 구했다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구해, 하기 기준으로, IZO와의 다이렉트 접촉 저항(IZO와의 콘택트 저항)의 양부를 판정했다. 본 실시예에서는, ○ 또는 △를 합격으로 했다.
(판정 기준)
○ … 콘택트 저항률이 10-2Ω㎠ 미만
△ … 콘택트 저항률이 10-2Ω㎠ 이상 100Ω㎠ 이하
× … 콘택트 저항률이 100Ω㎠ 초과
이들의 결과를 표 7에 나타낸다.
Figure 112012006537187-pct00007
표 7로부터, Cu 성막 후의 가열 온도를, 300℃를 초과하는 온도로 제어하면, 측정 횟수를 늘려도 IGZO, ZTO와의 낮은 콘택트 저항을, 확실하게 달성할 수 있는 것에 반해, 가열 온도를, 300℃ 이하로 하면, 콘택트 저항의 측정치에 편차가 보여, 재현성이 결여된 것을 알 수 있었다. 또, 표 7에는 나타내고 있지 않지만, 통상의 플랫 패널 디스플레이의 프로세스 공정에서 사용되는 상한인 450℃까지 높여도, IGZO, ZTO와의 낮은 콘택트 저항을 유지할 수 있었다.
상기 결과로부터, Cu막과 IGZO, ZTO와의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보하기 위해서는, Cu성막 후의 가열 온도를, 대략 300℃ 초과로 하고, 450℃ 이하로 제어하는 것이 유효한 것을 알 수 있었다.
한편, ITO나 IZO 등의 산화물은 Cu 성막 후의 가열 온도에 관계없이, 낮은 콘택트 저항을 유지할 수 있었다.
참고를 위해, 도 13〈IGZO[In : Ga : Zn(원자비) = 1 : 1 : 1]〉에, 표 7의 No.4(열 처리 온도 350℃)에 대해서, 열 처리 후의 TEM 사진(배율 150만배)을 도시한다. EDX 분석에 의해, Cu가 IGZO측으로 20㎚ 정도 확산되어 있는 것을 확인할 수 있었다.
본 출원을 상세하게 또한 특정 실시 형태를 참조해서 설명했지만, 본 발명의 정신과 범위를 일탈하는 일 없이 여러 가지 변경이나 수정을 더할 수 있는 것은 당업자에 있어서 명백하다.
본 출원은, 2009년 7월 27일 출원의 일본 특허 출원(일본 특허 출원 제2009-174801), 2009년 7월 27일 출원의 일본 특허 출원(일본 특허 출원 제2009-174802), 2009년 7월 27일 출원의 일본 특허 출원(일본 특허 출원 제2009-174803), 2009년 9월 25일 출원의 일본 특허 출원(일본 특허 출원 제2009-221470), 2009년 9월 25일 출원의 일본 특허 출원(일본 특허 출원 제2009-221471)에 의거하는 것이며, 그 내용은 여기에 참조로서 도입된다.
본 발명에 따르면, 기판측으로부터 순서대로, 산화실리콘이나 산질화 실리콘 등으로 주로 구성되어 있는 절연막과, Cu 합금막과, 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조에 있어서, Cu 합금막을, 기판 및/또는 절연막과 직접 접속해도, 이들과의 밀착성이 우수하고, 게다가 Cu계 재료의 특징인 낮은 전기 저항과, 산화물 반도체층 및/또는 화소 전극을 구성하는 투명 도전막과의 낮은 콘택트 저항을 실현할 수 있는 배선 구조를 제공할 수 있었다. 본 발명에 따르면, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략할 수 있으므로, 도 3에 도시하는 종래의 배선 구조가 안는 문제점(실효 채널 길이가 결정되지 않음 등)을 해소할 수 있다.
또한, 본 발명의 배선 구조는 상기와 같이 구성되어 있으므로, Cu막과, 그 위에 형성된 산화물 반도체층과의 낮은 콘택트 저항을, 재현성 좋게 확실하게 확보할 수 있다.
또한, 본 발명에 따르면, 기판측으로부터 순서대로, Al 합금막과, 당해 Al 합금막과 접속하는 박막 트랜지스터의 산화물 반도체층을 구비한 배선 구조에 있어서, Al 합금막을 산화물 반도체층과 직접 접속해도 저 콘택트 저항을 실현할 수 있는 배선 구조를 제공할 수 있었다. 본 발명에 따르면, Ti이나 Mo 등의 고융점 금속(배리어 메탈층)을 생략할 수 있으므로, 도 5에 도시하는 배선 구조가 안고 있는 문제점(실효 채널 길이가 결정되지 않음 등)을 해소할 수 있다.

Claims (19)

  1. 기판 위에 기판측으로부터 순서대로, 배선막과, 박막 트랜지스터의 반도체층을 구비한 배선 구조이며,
    상기 배선막은, Ni 및 Co 중 적어도 1개를 0.10 내지 2 원자% 함유하는 Al 합금막이며, 상기 반도체층과 직접 접속되어 있는 동일 평면으로, 화소 전극을 구성하는 투명 도전막과 직접 접속하고,
    상기 Al 합금막의 표면에는 최대 높이 거칠기(Rz)가 5㎚ 이상인 요철이 형성되어 있고,
    상기 반도체층은 산화물 반도체로 이루어지는, 배선 구조.
  2. 제1항에 있어서, 상기 Al 합금막과 상기 반도체층과의 계면에, Ni 및 Co 중 적어도 1개의 일부가 석출 또는 농화(濃化)하고 있는, 배선 구조.
  3. 제1항에 있어서, 상기 Al 합금막은 Cu 및 Ge 중 적어도 1개를 0.05 내지 2 원자％ 더 함유하는, 배선 구조.
  4. 제1항에 있어서, 상기 Al 합금막은, 희토류 원소를 0.05 내지 1 원자％ 더 함유하는, 배선 구조.
  5. 제1항에 있어서, 상기 배선막과 기판 사이에 절연막을 구비하는, 배선 구조.
  6. 제1항에 있어서, 상기 산화물 반도체는 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종류의 원소를 함유하는 산화물로 이루어지는, 배선 구조.
  7. 제1항에 기재된 배선 구조를 구비한, 표시 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020127002083A 2009-07-27 2010-07-27 배선 구조 및 배선 구조를 구비한 표시 장치 KR101320229B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2009174802 2009-07-27
JP2009174803 2009-07-27
JPJP-P-2009-174803 2009-07-27
JPJP-P-2009-174802 2009-07-27
JPJP-P-2009-174801 2009-07-27
JP2009174801 2009-07-27
JP2009221470 2009-09-25
JP2009221471 2009-09-25
JPJP-P-2009-221470 2009-09-25
JPJP-P-2009-221471 2009-09-25
PCT/JP2010/062649 WO2011013683A1 (ja) 2009-07-27 2010-07-27 配線構造および配線構造を備えた表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009988A Division KR101361303B1 (ko) 2009-07-27 2010-07-27 배선 구조 및 배선 구조를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20120031089A KR20120031089A (ko) 2012-03-29
KR101320229B1 true KR101320229B1 (ko) 2013-10-21

Family

ID=43529336

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137009988A KR101361303B1 (ko) 2009-07-27 2010-07-27 배선 구조 및 배선 구조를 구비한 표시 장치
KR1020127002083A KR101320229B1 (ko) 2009-07-27 2010-07-27 배선 구조 및 배선 구조를 구비한 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137009988A KR101361303B1 (ko) 2009-07-27 2010-07-27 배선 구조 및 배선 구조를 구비한 표시 장치

Country Status (5)

Country Link
US (1) US8558382B2 (ko)
KR (2) KR101361303B1 (ko)
CN (2) CN102473732B (ko)
TW (1) TWI437697B (ko)
WO (1) WO2011013683A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101278353B1 (ko) * 2010-05-11 2013-06-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시패널
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5756319B2 (ja) * 2011-03-31 2015-07-29 株式会社神戸製鋼所 Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012211378A (ja) * 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
KR20130006999A (ko) 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TWI498974B (zh) 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2013168748A1 (ja) 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN104885229B (zh) * 2012-12-28 2017-08-18 株式会社神户制钢所 薄膜晶体管及其制造方法
US9812581B2 (en) * 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
KR101919212B1 (ko) 2014-01-15 2018-11-15 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR102281846B1 (ko) 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US11448436B2 (en) * 2015-12-21 2022-09-20 United Technologies Corporation Method of forming electrodes on electrocaloric film
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
JP7053290B2 (ja) * 2018-02-05 2022-04-12 株式会社神戸製鋼所 有機ｅｌディスプレイ用の反射アノード電極
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN112259557B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000553A (ko) * 2005-04-26 2008-01-02 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
KR20080114575A (ko) * 2007-06-26 2008-12-31 가부시키가이샤 고베 세이코쇼 적층 구조 및 그 제조 방법
KR20090027576A (ko) * 2007-09-12 2009-03-17 미쓰비시덴키 가부시키가이샤 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH088498A (ja) 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP3048858B2 (ja) 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR100683760B1 (ko) * 2005-02-18 2007-02-15 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP3979605B2 (ja) 2005-04-26 2007-09-19 三井金属鉱業株式会社 Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5247448B2 (ja) 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) * 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
US7972898B2 (en) * 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
US20100328247A1 (en) 2008-02-22 2010-12-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Touch panel sensor
KR100918404B1 (ko) * 2008-03-03 2009-09-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 평판 표시 장치
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target
JP5584436B2 (ja) 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
KR101534008B1 (ko) * 2008-08-12 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8698142B2 (en) * 2008-09-22 2014-04-15 Seiko Epson Corporation Organic semiconductor element, method of manufacturing organic semiconductor element, electronic device, electronic equipment and insulating layer forming composition
US20110198602A1 (en) 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2010135300A (ja) 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI464887B (zh) * 2008-12-25 2014-12-11 Au Optronics Corp 光電池元件及顯示面板
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20110318607A1 (en) 2009-03-02 2011-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy reflective film, automobile light, illuminator, ornamentation, and aluminum alloy sputtering target
US8314421B2 (en) * 2009-06-01 2012-11-20 Qiu Cindy X Thin film transistors and circuits with metal oxynitride active channel layers
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US20120138943A1 (en) * 2009-08-21 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
KR20190038687A (ko) * 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000553A (ko) * 2005-04-26 2008-01-02 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
KR20080114575A (ko) * 2007-06-26 2008-12-31 가부시키가이샤 고베 세이코쇼 적층 구조 및 그 제조 방법
KR20090027576A (ko) * 2007-09-12 2009-03-17 미쓰비시덴키 가부시키가이샤 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
TWI437697B (zh) 2014-05-11
KR20130052654A (ko) 2013-05-22
KR101361303B1 (ko) 2014-02-11
US8558382B2 (en) 2013-10-15
TW201125108A (en) 2011-07-16
CN102473732A (zh) 2012-05-23
CN103972246A (zh) 2014-08-06
WO2011013683A1 (ja) 2011-02-03
CN103972246B (zh) 2017-05-31
KR20120031089A (ko) 2012-03-29
US20120126227A1 (en) 2012-05-24
CN102473732B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
KR101320229B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101230758B1 (ko) 표시 장치용 구리 합금막
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20130048228A (ko) 표시 장치용 Cu 합금막 및 표시 장치
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
TW201112331A (en) Wiring layer structure and manufacturing method thereof
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2011049542A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW201117384A (en) TFT transistor with Cu electrodes
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010258346A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2012109465A (ja) 表示装置用金属配線膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 6