JPH0766423A - 液晶表示装置用アレイ基板 - Google Patents
液晶表示装置用アレイ基板Info
- Publication number
- JPH0766423A JPH0766423A JP21604693A JP21604693A JPH0766423A JP H0766423 A JPH0766423 A JP H0766423A JP 21604693 A JP21604693 A JP 21604693A JP 21604693 A JP21604693 A JP 21604693A JP H0766423 A JPH0766423 A JP H0766423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- gate electrode
- wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 絶縁性基板との密着性、耐薬品性に優れ、サ
イドエッチを生じない液晶表示装置用アレイ基板を提供
する。 【構成】 ガラス基板１に、モリブデンの第１層、銅の
第２層、モリブデン・タンタルの第３層、および、モリ
ブデンの第４層のゲート電極および配線２，３，16，17
を積層形成する。硝酸と燐酸を含む混酸系のエッチング
液を用い、同程度のエッチングレートで第１層、第２層
および第３層のゲート電極および配線２，３，16を形成
するため、同時にエッチングでき、サイドエッチングが
生じない。フォトリソグラフィーのレジスト剥離の際
も、モリブデン・タンタルにより、第２層のゲート電極
および配線３が剥離液に腐食されない。ガラス基板１を
高温処理しても、第１層のゲート電極および配線２は、
ガラス基板１との密着性を保持できる。第４層のゲート
電極および配線17で覆うため、低抵抗、耐薬品性に優れ
る。
イドエッチを生じない液晶表示装置用アレイ基板を提供
する。 【構成】 ガラス基板１に、モリブデンの第１層、銅の
第２層、モリブデン・タンタルの第３層、および、モリ
ブデンの第４層のゲート電極および配線２，３，16，17
を積層形成する。硝酸と燐酸を含む混酸系のエッチング
液を用い、同程度のエッチングレートで第１層、第２層
および第３層のゲート電極および配線２，３，16を形成
するため、同時にエッチングでき、サイドエッチングが
生じない。フォトリソグラフィーのレジスト剥離の際
も、モリブデン・タンタルにより、第２層のゲート電極
および配線３が剥離液に腐食されない。ガラス基板１を
高温処理しても、第１層のゲート電極および配線２は、
ガラス基板１との密着性を保持できる。第４層のゲート
電極および配線17で覆うため、低抵抗、耐薬品性に優れ
る。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを備
えた液晶表示装置用アレイ基板に関する。
えた液晶表示装置用アレイ基板に関する。
【０００２】
【従来の技術】近年、非晶質アモルファスシリコン（ａ
−Ｓｉ）を用いて形成された薄膜トランジスタ（Thin F
ilm Transistor：ＴＦＴ）を備えた液晶表示装置があ
る。この液晶表示装置は、低温で形成できる非晶質シリ
コン膜を用いて薄膜トランジスタアレイを構成すること
により、大面積、高精細、高画質かつ低コストなフラッ
トパネルディスプレイが実現できるため、注目されてい
る。
−Ｓｉ）を用いて形成された薄膜トランジスタ（Thin F
ilm Transistor：ＴＦＴ）を備えた液晶表示装置があ
る。この液晶表示装置は、低温で形成できる非晶質シリ
コン膜を用いて薄膜トランジスタアレイを構成すること
により、大面積、高精細、高画質かつ低コストなフラッ
トパネルディスプレイが実現できるため、注目されてい
る。
【０００３】まず、従来の液晶表示装置用アレイ基板の
逆スタガー型薄膜トランジスタを図２を参照して、製造
工程に従って説明する。
逆スタガー型薄膜トランジスタを図２を参照して、製造
工程に従って説明する。
【０００４】図２に示すように、絶縁性基板としてガラ
ス基板１を用い、このガラス基板１上に銅（Ｃｕ）の第
１層のゲート電極および配線２を形成し、この第１層の
ゲート電極および配線２上にこの第１層のゲート電極お
よび配線２を覆うように、モリブデン（Ｍｏ）・タンタ
ル（Ｔａ）合金膜の第２層のゲート電極および配線３を
形成する。そして、これら第１層のゲート電極および配
線２および第２層のゲート電極および配線３にて、ゲー
ト電極および配線４を構成する。
ス基板１を用い、このガラス基板１上に銅（Ｃｕ）の第
１層のゲート電極および配線２を形成し、この第１層の
ゲート電極および配線２上にこの第１層のゲート電極お
よび配線２を覆うように、モリブデン（Ｍｏ）・タンタ
ル（Ｔａ）合金膜の第２層のゲート電極および配線３を
形成する。そして、これら第１層のゲート電極および配
線２および第２層のゲート電極および配線３にて、ゲー
ト電極および配線４を構成する。
【０００５】また、このゲート電極および配線４上に
は、シリコン酸化膜（ＳｉＯｘ）５およびシリコン窒化
膜（ＳｉＮｘ）６の複合膜からなるゲート絶縁膜７を堆
積し、続いて、このゲート絶縁膜７上に非晶質シリコン
膜からなる半導体膜８を積層する。
は、シリコン酸化膜（ＳｉＯｘ）５およびシリコン窒化
膜（ＳｉＮｘ）６の複合膜からなるゲート絶縁膜７を堆
積し、続いて、このゲート絶縁膜７上に非晶質シリコン
膜からなる半導体膜８を積層する。
【０００６】さらに、半導体膜８上に、シリコン窒化膜
からなるエッチングストッパ層９を形成し、このエッチ
ングストッパ層９上にｎ+ 非晶質シリコン膜のオーミッ
クコンタクト層10を堆積する。そして、オーミックコン
タクト層10およびゲート絶縁膜７をパターニングする。
からなるエッチングストッパ層９を形成し、このエッチ
ングストッパ層９上にｎ+ 非晶質シリコン膜のオーミッ
クコンタクト層10を堆積する。そして、オーミックコン
タクト層10およびゲート絶縁膜７をパターニングする。
【０００７】また、シリコン窒化膜６が表面に形成され
ていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin O
xide）膜の画素電極11を形成する。
ていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin O
xide）膜の画素電極11を形成する。
【０００８】そして、一方のオーミックコンタクト層10
上に一端が画素電極11に接続されたモリブデン膜および
アルミニウム膜の２層膜のソース電極12を形成し、他方
のオーミックコンタクト層10上にモリブデン膜およびア
ルミニウム膜の２層膜のドレイン電極13を形成する。な
お、これらソース電極12およびドレイン電極13の形成に
際しては、オーミックコンタクト層10上にモリブデン膜
およびアルミニウム膜の２層膜を堆積し、同じレジスト
パターンでモリブデン膜およびアルミニウム膜の２層膜
とオーミックコンタクト層10をエッチングし、一方側の
オーミックコンタクト層10と他方側のオーミックコンタ
クト層10とを電気的に分離してソース領域およびドレイ
ン領域を形成して、それぞれをソース電極12およびドレ
イン電極13とする。
上に一端が画素電極11に接続されたモリブデン膜および
アルミニウム膜の２層膜のソース電極12を形成し、他方
のオーミックコンタクト層10上にモリブデン膜およびア
ルミニウム膜の２層膜のドレイン電極13を形成する。な
お、これらソース電極12およびドレイン電極13の形成に
際しては、オーミックコンタクト層10上にモリブデン膜
およびアルミニウム膜の２層膜を堆積し、同じレジスト
パターンでモリブデン膜およびアルミニウム膜の２層膜
とオーミックコンタクト層10をエッチングし、一方側の
オーミックコンタクト層10と他方側のオーミックコンタ
クト層10とを電気的に分離してソース領域およびドレイ
ン領域を形成して、それぞれをソース電極12およびドレ
イン電極13とする。
【０００９】さらに、シリコン窒化膜の保護膜14を堆積
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
銅膜からなる第１層のゲート電極および配線２を、モリ
ブデンからなる第２層のゲート電極および配線３を覆っ
た構成では、第１層のゲート電極および配線２とガラス
基板１との密着性が良好でないため、ゲート絶縁膜７の
形成などの高温処理工程によって、剥離するおそれが生
ずる。
銅膜からなる第１層のゲート電極および配線２を、モリ
ブデンからなる第２層のゲート電極および配線３を覆っ
た構成では、第１層のゲート電極および配線２とガラス
基板１との密着性が良好でないため、ゲート絶縁膜７の
形成などの高温処理工程によって、剥離するおそれが生
ずる。
【００１１】また、銅膜の第１層のゲート電極および配
線２の耐薬品性が弱いために、フォトリソグラフィーに
よる現像液のレジスト剥離の際に、剥離液により第１の
ゲート電極および配線２が剥離されるおそれがある。
線２の耐薬品性が弱いために、フォトリソグラフィーに
よる現像液のレジスト剥離の際に、剥離液により第１の
ゲート電極および配線２が剥離されるおそれがある。
【００１２】さらに、耐薬品性を強めるために、銅膜か
らなる第１層のゲート電極および配線２上に、耐薬品性
に優れた高融点金属を成膜し、ウェットエッチングによ
り同時にエッチングした場合、銅膜である第１層のゲー
ト電極および配線２のエッチングレートが速いため、サ
イドエッチを生ずるおそれがある問題を有している。
らなる第１層のゲート電極および配線２上に、耐薬品性
に優れた高融点金属を成膜し、ウェットエッチングによ
り同時にエッチングした場合、銅膜である第１層のゲー
ト電極および配線２のエッチングレートが速いため、サ
イドエッチを生ずるおそれがある問題を有している。
【００１３】本発明は、上記問題点に鑑みなされたもの
で、絶縁性基板との密着性、耐薬品性に優れ、サイドエ
ッチを生じない液晶表示装置用アレイ基板を提供するこ
とを目的とする。
で、絶縁性基板との密着性、耐薬品性に優れ、サイドエ
ッチを生じない液晶表示装置用アレイ基板を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】本発明は、絶縁性基板上
に形成されたゲート電極および配線と、このゲート電極
上にゲート絶縁膜を介して形成された半導体膜と、この
半導体膜に接して形成されたソース電極およびドレイン
電極とを有する薄膜トランジスタを備えた液晶表示装置
用アレイ基板において、前記ゲート電極および配線の少
なくとも一部は、少なくとも硝酸および燐酸を含む混酸
系のエッチング液を用いると銅と同程度のエッチングレ
ートを有する高融点金属膜からなる第１層と、この第１
層上に形成され銅膜からなる第２層と、この第２層上に
形成され前記少なくとも硝酸および燐酸を含む混酸系の
エッチング液で銅と同程度のエッチングレートを有する
高融点金属膜からなる第３層と、この第３層上に形成さ
れ前記第１層ないし第３層を覆う耐薬品性に優れた高融
点金属膜からなる第４層とを具備したものである。
に形成されたゲート電極および配線と、このゲート電極
上にゲート絶縁膜を介して形成された半導体膜と、この
半導体膜に接して形成されたソース電極およびドレイン
電極とを有する薄膜トランジスタを備えた液晶表示装置
用アレイ基板において、前記ゲート電極および配線の少
なくとも一部は、少なくとも硝酸および燐酸を含む混酸
系のエッチング液を用いると銅と同程度のエッチングレ
ートを有する高融点金属膜からなる第１層と、この第１
層上に形成され銅膜からなる第２層と、この第２層上に
形成され前記少なくとも硝酸および燐酸を含む混酸系の
エッチング液で銅と同程度のエッチングレートを有する
高融点金属膜からなる第３層と、この第３層上に形成さ
れ前記第１層ないし第３層を覆う耐薬品性に優れた高融
点金属膜からなる第４層とを具備したものである。
【００１５】
【作用】本発明は、第１層が高融点金属膜にて形成され
るため絶縁性基板との密着性が向上し、第１層ないし第
３層を同時に少なくとも硝酸および燐酸を含む混酸系の
エッチング液でエッチングしてもいずれもエッチングレ
ートが同程度であるためサイドエッチを生ぜず、第４層
が銅層からなる第２層を覆い耐薬品性に優れているため
低抵抗かつ耐薬品性に優れたゲート電極および配線を得
ることができる。
るため絶縁性基板との密着性が向上し、第１層ないし第
３層を同時に少なくとも硝酸および燐酸を含む混酸系の
エッチング液でエッチングしてもいずれもエッチングレ
ートが同程度であるためサイドエッチを生ぜず、第４層
が銅層からなる第２層を覆い耐薬品性に優れているため
低抵抗かつ耐薬品性に優れたゲート電極および配線を得
ることができる。
【００１６】
【実施例】以下、本発明の液晶表示装置用アレイ基板の
一実施例を図面を参照して、製造工程に従って説明す
る。なお、図２に示す従来技術に対応する部分には、同
一符号を付して説明する。
一実施例を図面を参照して、製造工程に従って説明す
る。なお、図２に示す従来技術に対応する部分には、同
一符号を付して説明する。
【００１７】図１に示すように、絶縁性基板としてガラ
ス基板１を用い、このガラス基板１上にモリブデン（Ｍ
ｏ）膜をスパッタ法により５００オングストロームの厚
さで堆積し、このモリブデン膜上に銅膜を１０００オン
グストロームの厚さで堆積し、この銅膜上にモリブデン
膜を５００オングストロームの厚さで堆積する。そし
て、フォトリソグラフィーおよびウェットエッチングに
より第１層のゲート電極および配線２、第２層のゲート
電極および配線３および第３層のゲート電極および配線
16を同時に形成する。なお、ウェットエッチングは、少
なくとも硝酸と燐酸とを含む混酸系のエッチング液（硝
酸：酢酸：燐酸：水＝２：３２：６２：４）を用い、エ
ッチングレート６０００オングストローム／ｍｉｎでエ
ッチングする。
ス基板１を用い、このガラス基板１上にモリブデン（Ｍ
ｏ）膜をスパッタ法により５００オングストロームの厚
さで堆積し、このモリブデン膜上に銅膜を１０００オン
グストロームの厚さで堆積し、この銅膜上にモリブデン
膜を５００オングストロームの厚さで堆積する。そし
て、フォトリソグラフィーおよびウェットエッチングに
より第１層のゲート電極および配線２、第２層のゲート
電極および配線３および第３層のゲート電極および配線
16を同時に形成する。なお、ウェットエッチングは、少
なくとも硝酸と燐酸とを含む混酸系のエッチング液（硝
酸：酢酸：燐酸：水＝２：３２：６２：４）を用い、エ
ッチングレート６０００オングストローム／ｍｉｎでエ
ッチングする。
【００１８】次に、これら第１層ないし第３層のゲート
電極および配線２，３，16上にこれら第１層ないし第３
層のゲート電極および配線２，３，16を覆うように、耐
薬品性の強い高融点金属であるモリブデン（Ｍｏ）・タ
ンタル（Ｔａ）合金膜を２００オングストロームの厚さ
で積層して、第４層のゲート電極および配線17を形成す
る。そして、これら第１層のゲート電極および配線２、
第２層のゲート電極および配線３、第３層のゲート電極
および配線16、および、第４層のゲート電極および配線
17にて、ゲート電極および配線４を構成する。
電極および配線２，３，16上にこれら第１層ないし第３
層のゲート電極および配線２，３，16を覆うように、耐
薬品性の強い高融点金属であるモリブデン（Ｍｏ）・タ
ンタル（Ｔａ）合金膜を２００オングストロームの厚さ
で積層して、第４層のゲート電極および配線17を形成す
る。そして、これら第１層のゲート電極および配線２、
第２層のゲート電極および配線３、第３層のゲート電極
および配線16、および、第４層のゲート電極および配線
17にて、ゲート電極および配線４を構成する。
【００１９】また、ゲート電極および配線４上に、熱Ｃ
ＶＤ（Chemical Vapor Deposition）法によりシリコン
酸化膜（ＳｉＯｘ）５を３５００オングストロームの厚
さで堆積する。この後、プラズマＣＶＤ法によりシリコ
ン窒化膜（ＳｉＮｘ）６を５００オングストローム、非
晶質シリコン膜からなる半導体膜８を５００オングスト
ローム、シリコン窒化膜からなるエッチングストッパ層
９を２０００オングストロームの厚さで順次連続堆積す
る。そして、エッチングストッパ層９をエッチングした
後、プラズマＣＶＤ法によりオーミックコンタクト層10
を５００オングストロームの厚さで堆積し、シリコン窒
化膜６、半導体膜８およびオーミックコンタクト層10の
３層を島状にパターニングする。なお、シリコン酸化膜
５およびシリコン窒化膜６の複合膜でゲート絶縁膜７を
構成する。
ＶＤ（Chemical Vapor Deposition）法によりシリコン
酸化膜（ＳｉＯｘ）５を３５００オングストロームの厚
さで堆積する。この後、プラズマＣＶＤ法によりシリコ
ン窒化膜（ＳｉＮｘ）６を５００オングストローム、非
晶質シリコン膜からなる半導体膜８を５００オングスト
ローム、シリコン窒化膜からなるエッチングストッパ層
９を２０００オングストロームの厚さで順次連続堆積す
る。そして、エッチングストッパ層９をエッチングした
後、プラズマＣＶＤ法によりオーミックコンタクト層10
を５００オングストロームの厚さで堆積し、シリコン窒
化膜６、半導体膜８およびオーミックコンタクト層10の
３層を島状にパターニングする。なお、シリコン酸化膜
５およびシリコン窒化膜６の複合膜でゲート絶縁膜７を
構成する。
【００２０】さらに、シリコン窒化膜６が表面に形成さ
れていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin
Oxide）膜の画素電極11を形成する。
れていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin
Oxide）膜の画素電極11を形成する。
【００２１】そして、一方のオーミックコンタクト層10
上にモリブデン膜およびアルミニウム膜の２層膜をスパ
ッタ法にて４５００オングストロームの厚さで堆積し、
一端が画素電極11に接続されたソース電極12をパターン
形成し、他方にドレイン電極13を形成する。また、これ
らソース電極12およびドレイン電極13に用いたものと同
一のレジストパターンを用いて、オーミックコンタクト
層10とをエッチングして分離し、一方側のオーミックコ
ンタクト層10と他方側のオーミックコンタクト層10とを
電気的に分離してソース領域およびドレイン領域を形成
して、それぞれをソース電極12およびドレイン電極13と
する。
上にモリブデン膜およびアルミニウム膜の２層膜をスパ
ッタ法にて４５００オングストロームの厚さで堆積し、
一端が画素電極11に接続されたソース電極12をパターン
形成し、他方にドレイン電極13を形成する。また、これ
らソース電極12およびドレイン電極13に用いたものと同
一のレジストパターンを用いて、オーミックコンタクト
層10とをエッチングして分離し、一方側のオーミックコ
ンタクト層10と他方側のオーミックコンタクト層10とを
電気的に分離してソース領域およびドレイン領域を形成
して、それぞれをソース電極12およびドレイン電極13と
する。
【００２２】さらに、シリコン窒化膜の保護膜14を堆積
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
【００２３】上記実施例によれば、少なくとも硝酸と燐
酸とを含む混酸系のエッチング液を用いた場合に、銅膜
にて形成された第２層のゲート電極および配線３と同程
度のエッチングレートのモリブデン膜で第１層のゲート
電極および配線２、および、モリブデン・タンタル膜で
第３層のゲート電極および配線16を形成するため、第１
層ないし第３層のゲート電極および配線２，３，16を同
時にエッチングできるので、銅膜の第２層のゲート電極
および配線３にサイドエッチングが生じることがない。
酸とを含む混酸系のエッチング液を用いた場合に、銅膜
にて形成された第２層のゲート電極および配線３と同程
度のエッチングレートのモリブデン膜で第１層のゲート
電極および配線２、および、モリブデン・タンタル膜で
第３層のゲート電極および配線16を形成するため、第１
層ないし第３層のゲート電極および配線２，３，16を同
時にエッチングできるので、銅膜の第２層のゲート電極
および配線３にサイドエッチングが生じることがない。
【００２４】また、第１層ないし第３層のゲート電極お
よび配線２，３，16を同時にエッチングしてフォトリソ
グラフィーによるレジスト剥離の際にも、第３層のゲー
ト電極および配線16により、銅膜の第２層のゲート電極
および配線３が剥離液に腐食されることがない。
よび配線２，３，16を同時にエッチングしてフォトリソ
グラフィーによるレジスト剥離の際にも、第３層のゲー
ト電極および配線16により、銅膜の第２層のゲート電極
および配線３が剥離液に腐食されることがない。
【００２５】さらに、熱ＣＶＤ法によりシリコン酸化膜
５を形成する際に、ガラス基板１を高温で処理しても、
モリブデン膜の第１層のゲート電極および配線２は、ガ
ラス基板１との密着性を保持できる。
５を形成する際に、ガラス基板１を高温で処理しても、
モリブデン膜の第１層のゲート電極および配線２は、ガ
ラス基板１との密着性を保持できる。
【００２６】またさらに、銅膜の第２層のゲート電極お
よび配線３が第４層のゲート電極および配線17で覆われ
ているため、低抵抗かつ耐薬品性に優れる。
よび配線３が第４層のゲート電極および配線17で覆われ
ているため、低抵抗かつ耐薬品性に優れる。
【００２７】
【発明の効果】本発明の液晶表示装置用アレイ基板によ
れば、第１層が高融点金属膜にて形成されるため絶縁性
基板との密着性が向上し、第１層ないし第３層を同時に
少なくとも硝酸および燐酸を含む混酸系のエッチング液
でエッチングしてもいずれもエッチングレートが同程度
であるためサイドエッチを生ぜず、第４層が銅層からな
る第２層を覆い耐薬品性に優れているため低抵抗かつ耐
薬品性に優れたゲート電極および配線を得ることができ
る。
れば、第１層が高融点金属膜にて形成されるため絶縁性
基板との密着性が向上し、第１層ないし第３層を同時に
少なくとも硝酸および燐酸を含む混酸系のエッチング液
でエッチングしてもいずれもエッチングレートが同程度
であるためサイドエッチを生ぜず、第４層が銅層からな
る第２層を覆い耐薬品性に優れているため低抵抗かつ耐
薬品性に優れたゲート電極および配線を得ることができ
る。
【図１】本発明の液晶表示装置用アレイ基板の一実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図２】従来例の液晶表示装置用アレイ基板の構造を示
す断面図である。
す断面図である。
１ 絶縁性基板としてのガラス基板 ２ 第１層 ３ 第２層 ４ ゲート電極および配線 ７ ゲート絶縁膜 ８ 半導体膜 12 ソース電極 13 ドレイン電極 15 薄膜トランジスタ 16 第３層 17 第４層
Claims (1)
- 【請求項１】 絶縁性基板上に形成されたゲート電極お
よび配線と、このゲート電極上にゲート絶縁膜を介して
形成された半導体膜と、この半導体膜に接して形成され
たソース電極およびドレイン電極とを有する薄膜トラン
ジスタを備えた液晶表示装置用アレイ基板において、 前記ゲート電極および配線の少なくとも一部は、 少なくとも硝酸および燐酸を含む混酸系のエッチング液
を用いると銅と同程度のエッチングレートを有する高融
点金属膜からなる第１層と、 この第１層上に形成され銅膜からなる第２層と、 この第２層上に形成され前記少なくとも硝酸および燐酸
を含む混酸系のエッチング液で銅と同程度のエッチング
レートを有する高融点金属膜からなる第３層と、 この第３層上に形成され前記第１層ないし第３層を覆う
耐薬品性に優れた高融点金属膜からなる第４層とを具備
したことを特徴とする液晶表示装置用アレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21604693A JPH0766423A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21604693A JPH0766423A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766423A true JPH0766423A (ja) | 1995-03-10 |
Family
ID=16682434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21604693A Pending JPH0766423A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766423A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795776A1 (en) * | 1996-03-15 | 1997-09-17 | Canon Kabushiki Kaisha | Electrode plate, process for producing the plate, liquid crystal, device incluiding the plate and process for producing the device |
| US5995664A (en) * | 1996-06-21 | 1999-11-30 | Nec Corporation | Information recognition apparatus for recognizing recognition object information |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| JP2010056546A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
| US7994503B2 (en) | 2006-12-04 | 2011-08-09 | Kobe Steel, Ltd. | Cu alloy wiring film, TFT element for flat-panel display using the Cu alloy wiring film, and Cu alloy sputtering target for depositing the Cu alloy wiring film |
| JP2012049535A (ja) * | 2010-08-25 | 2012-03-08 | Plansee Se | 多重膜のエッチング液組成物及びそのエッチング方法 |
| US8482189B2 (en) | 2009-01-16 | 2013-07-09 | Kobe Steel, Ltd. | Display device |
| US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
| US8558382B2 (en) | 2009-07-27 | 2013-10-15 | Kobe Steel, Ltd. | Interconnection structure and display device including interconnection structure |
| US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
| CN108231598A (zh) * | 2017-12-29 | 2018-06-29 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 |
| CN111244034A (zh) * | 2020-01-17 | 2020-06-05 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| WO2022048538A1 (zh) * | 2020-09-07 | 2022-03-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和背光模组 |
-
1993
- 1993-08-31 JP JP21604693A patent/JPH0766423A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184964B1 (en) | 1996-03-15 | 2001-02-06 | Canon Kabushiki Kaisha | Electrode plate with two-layer metal electrodes including copper or silver layer, and flattened anti-oxidation and insulating layers |
| US6208400B1 (en) | 1996-03-15 | 2001-03-27 | Canon Kabushiki Kaisha | Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon |
| EP0795776A1 (en) * | 1996-03-15 | 1997-09-17 | Canon Kabushiki Kaisha | Electrode plate, process for producing the plate, liquid crystal, device incluiding the plate and process for producing the device |
| US5995664A (en) * | 1996-06-21 | 1999-11-30 | Nec Corporation | Information recognition apparatus for recognizing recognition object information |
| US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
| US7994503B2 (en) | 2006-12-04 | 2011-08-09 | Kobe Steel, Ltd. | Cu alloy wiring film, TFT element for flat-panel display using the Cu alloy wiring film, and Cu alloy sputtering target for depositing the Cu alloy wiring film |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
| US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
| JP2010056546A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8841710B2 (en) | 2008-07-31 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI495108B (zh) * | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| US9412798B2 (en) | 2008-07-31 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9859441B2 (en) | 2008-07-31 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8482189B2 (en) | 2009-01-16 | 2013-07-09 | Kobe Steel, Ltd. | Display device |
| US8558382B2 (en) | 2009-07-27 | 2013-10-15 | Kobe Steel, Ltd. | Interconnection structure and display device including interconnection structure |
| JP2012049535A (ja) * | 2010-08-25 | 2012-03-08 | Plansee Se | 多重膜のエッチング液組成物及びそのエッチング方法 |
| CN108231598A (zh) * | 2017-12-29 | 2018-06-29 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 |
| CN111244034A (zh) * | 2020-01-17 | 2020-06-05 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| WO2021142874A1 (zh) * | 2020-01-17 | 2021-07-22 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| US11552106B2 (en) | 2020-01-17 | 2023-01-10 | Tcl China Star Optoelectronics Technologyco., Ltd. | Array substrate and manufacturing method thereof |
| WO2022048538A1 (zh) * | 2020-09-07 | 2022-03-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和背光模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009290223A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20060097265A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP2001036095A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0582505A (ja) | アルミニウムを主成分とする金属薄膜のエツチング方法及び薄膜トランジスタの製造方法 | |
| KR100601175B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100495807B1 (ko) | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JP2000165002A (ja) | 電子機器用基板及びその製造方法と電子機器 | |
| JP2820064B2 (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JPH06294973A (ja) | 液晶表示装置用アレイ基板 | |
| JP3107055B2 (ja) | アクティブマトリクス基板 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4224661B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3208646B2 (ja) | 液晶表示装置およびその製法 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 |