JP4224661B2 - 銅配線基板及びその製造方法並びに液晶表示装置 - Google Patents
銅配線基板及びその製造方法並びに液晶表示装置 Download PDFInfo
- Publication number
- JP4224661B2 JP4224661B2 JP2000034176A JP2000034176A JP4224661B2 JP 4224661 B2 JP4224661 B2 JP 4224661B2 JP 2000034176 A JP2000034176 A JP 2000034176A JP 2000034176 A JP2000034176 A JP 2000034176A JP 4224661 B2 JP4224661 B2 JP 4224661B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- copper
- metal oxide
- copper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、電子素子用基板とその製造方法にかかわり、特に低抵抗の銅を電極材料や配線材料に使用した銅配線基板の銅配線と金属酸化物導電体との接触抵抗の改善に関するものである。
【0002】
【従来の技術】
近年、パーソナルコンピューターの表示装置等に液晶表示装置が多用されている。液晶表示装置は一対の基板間に液晶を封入し、基板に液晶駆動用回路やバックライト、カラーフィルター等の付帯要素を装着することによって構成されている。液晶表示装置では多数の画素を使用して任意の文字や図形を高精度で表示できるアクティブマトリクス方式が利用されている。アクティブマトリクス方式の液晶駆動用回路の一例としては、薄膜トランジスタ( Thin Film Transistor:TFT )方式が知られている。
図6と図7は一般的なボトムゲート型の薄膜トランジスタ基板22の構造の一例を示す図である。図6は平面図を示し、図7は図6の薄膜トランジスタ部分と図示しないゲート配線端子部の断面構造を説明する図である。図に示すように透明で絶縁性の基板1の上にゲート配線5とソース配線6がマトリックス状に配線されている。このゲート配線5とソース配線6に囲まれた領域が画素21である。各画素21には薄膜トランジスタ20が設けられている。
【0003】
薄膜トランジスタ20にはアルミニウム、クロム、タンタルあるいはこれらの合金などの導電材料からなるゲート配線5とこのゲート配線5から引き出して設けたゲート電極7上にゲート絶縁膜10が設けられ、このゲート絶縁膜10の上にアモルファスシリコン(a−Si)からなる半導体能動膜12がゲート電極7に対向させて設けられ、半導体能動膜12の両側の上部側には、リンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどから成るオーミックコンタクト膜13,14が載置されている。さらにゲート絶縁膜10の上部には、オーミックコンタクト膜13,14の上に一部重なるようにしてアルミニウム、クロム、タンタルあるいはこれらの合金などの導電材料からなるソース電極8とドレイン電極9とを相互に対向させて設けている。また、ドレイン電極9の一端は、コンタクトホール17が設けられ、インジウム錫酸化物( Indium Tin Oxide:ITO)、インジウム亜鉛酸化物( Indium Zinc Oxide:IZO)、インジウム錫亜鉛酸化物( Indium Tin Zinc Oxide:ITZO)等からなる透明な画素電極11と接続されている。ゲート配線5とソース配線6の一端にはそれぞれゲート配線の端子部18及びソース配線の端子部19が設けられ、パッシベーション膜15には金属配線まで達するコンタクトホールを設けてコンタクトホール内面に金属酸化物導電体16を被着させ、金属配線と接触させることによりゲート配線の端子部18あるいはソース配線の端子部19を形成している。
【0004】
そしてこれらゲート絶縁膜10、ソース電極8とドレイン電極9及び画素電極11などの上に、パッシベーション膜15が設けられている。パッシベーション膜15の上には配向膜(図示せず)が形成され、この配向膜に接して液晶が封入されてアクティブマトリクス液晶装置が構成されている。画素電極11を通して液晶分子に電界を印加することによって液晶分子の配向制御を行うようになっている。
【0005】
図6と図7に示した薄膜トランジスタ基板を製造する方法の一例としては、たとえばまずアルミニウム、クロム、タンタル等の導電性金属から成るターゲットを使用し、該ターゲットに直流電圧を印加するスパッタ法などの薄膜形成手段を用いて、ガラス等の透明絶縁性の基板1の上にアルミニウム、クロム、タンタル等の導電性金属薄膜を形成する。次いで、フォトリソグラフィー法により基板1上のゲート電極形成以外の場所の導電性金属薄膜を除去してゲート電極7を形成した後、CVD法等の薄膜形成手段を利用してSiO2 やSiNx から成るゲート絶縁膜10、半導体能動膜12を形成する。次いで、これらの上に前述のスパッタ法、フォトリソグラフィー法によりオーミックコンタクト膜13,14、ソース電極8とドレイン電極9を形成し、次いで形成したソース電極8とドレイン電極9をマスクとしてオーミックコンタクト膜の一部を除去して、オーミックコンタクト膜を分割した後、CVD法等により、パッシベイション膜15を形成して薄膜トランジスタ基板22が得られる。
【0006】
近年液晶表示装置の動作の高速化が要求されるようになり、ゲート配線、ソース配線、ゲート電極、ソース電極及びドレイン電極などの導電部の配線材料での信号伝達の遅延が問題になってきた。この問題を解決する手段として、従来配線材料として使用されてきたアルミニウム、クロム、タンタル等の導電性金属に代えて、より低抵抗で安価な金属である銅(Cu)を利用することが提案されている。
配線材料として銅を利用する場合、銅の酸化防止策をとる必要がある。銅表面が空気中の酸素や水分に触れると表面にCuOやCu2O 等の酸化層が形成される。これらの酸化層は不動態とはならないので内部まで酸化が進行し、配線材料としての銅の比抵抗が増大してしまい、低抵抗であるという銅の利点が失われてしまう。銅表面の酸化を防止するために、半導体分野で一般にパッシベイション膜として使用されている酸化珪素質の保護膜を使用すると、酸化珪素と銅との間で原子の相互拡散が起こり、銅の比抵抗が増大してしまうので酸化珪素質の保護膜は使用することができない。たとえばゲート電極を銅薄膜から構成して、ゲート絶縁膜を酸化珪素膜で構成し、後工程でアニール等の加熱処理を施した場合には、ゲート電極とゲート絶縁膜の間あるいはガラス基板とゲート電極との間などでも酸化珪素と銅との間の原子の相互拡散が起こる。銅がゲート絶縁膜に拡散すると絶縁耐圧不良を起こし、珪素がゲート電極中に拡散するとゲート電極の抵抗が上昇してしまう。このような現象が起こるため、酸化珪素膜は銅配線の酸化防止用の保護膜としては使用することはできない。
【0007】
酸化珪素膜に代わるものとしてインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)等の金属酸化物導電体が挙げられる。通常、これらの金属酸化物導電体は液晶表示装置において透明画素電極として使用されるものである。金属酸化物導電体は銅との間で原子の相互拡散を起こさないので、透明画素電極として使用する他に、銅配線に対するパッシベイション膜としても有効である。たとえば、銅配線からなるゲート配線や信号配線の端子部分に金属酸化物導電体からなるキャップ層を設けておけば、大気中の酸素や水分によって銅配線が酸化されることはなく、銅配線の比抵抗が高くなることはない。したがって、銅薄膜からなるゲート配線や信号配線の端子部分に金属酸化物導電体からなるキャップ層を設けことは、接続端子部において良好な接続を維持するためには有効な手段である。
【0008】
端子部分の銅配線のキャップ層として金属酸化物導電体を使用する場合、銅配線と金属酸化物導電体との間の接触抵抗が低いこと及びその接触抵抗のバラツキが少ないことが求められる。通常、銅配線と金属酸化物導電体との接触抵抗は、銅配線上に金属酸化物導電をスパッタ成膜した後、250℃で2時間程度アニールすることにより1.0×10-6Ωcm2 以下まで下げることが可能である。
また、金属酸化物導電体を透明画素電極として使用する場合、ドレイン電極を構成する銅配線と金属酸化物導電体との接触抵抗が低いことに加えて、金属酸化物導電体の比抵抗が低いこと及び可視光に対する光透過率が高いことが要求される。
通常、銅配線と金属酸化物導電体との比抵抗を低くするためには、金属酸化物導電体のスパッタ成膜時にアルゴンに若干の酸素を富化した酸化性雰囲気で成膜する。たとえばアルゴン雰囲気中で成膜した場合の金属酸化物導電体薄膜の比抵抗は1.0Ωcm程度であるのに対して、アルゴンに1.5%の酸素を富化した酸化性雰囲気で成膜すると、金属酸化物導電体薄膜の比抵抗は0.4Ωcm程度まで低下する。
【0009】
金属酸化物導電体の成膜には、たとえばインライン式のスパッタ成膜装置を使用することができる。図8はデポアップ方式のインラインスパッタ成膜装置30の構成の一例を示す説明図である。スパッタ成膜室31内には、その下方にターゲット電極が設けられ、ターゲット電極の上面には金属酸化物導電体からなるターゲット33が静電チャック等の通常の手段を用いて脱着自在に装着できるようにしてある。スパッタ成膜室31の上方には前記ターゲットに対向する対向電極34が設けられている。
本装置30は、基板1を図示しない基板搬送装置によってターゲット33と対向電極34の間を図の紙面左右方向に移動できるように構成してある。
【0010】
本装置30は、スパッタ成膜室31内にアルゴンプラズマを創生し、ターゲット表面をスパッタして基板1の表面に目的とするターゲット物質の薄膜を沈着させるようになっている。この装置では基板1の薄膜沈着面を下向きにし、下方からスパッタ照射して成膜する、デポアップ方式を採用している。
上記スパッタ成膜室31には真空引き用またはガス排気用の排気設備やスパッタ成膜室31内へのガス供給設備等が付属しており、任意の組成に成分調整した雰囲気ガスをスパッタ成膜室31に導き、雰囲気調整するとともに、スパッタ成膜室31の圧力も任意に調整可能なように構成してある。
スパッタ成膜室31にはストッカーチャンバー32が付属しており、基板ストッカー35を内蔵している。図示しない基板搬送装置により、成膜後の基板を移送して調整雰囲気下で基板を保持できるように構成してある。
上記のように構成したスパッタ成膜室31を使用して、アルゴン雰囲気中でターゲット電極側に高周波電圧を印加すれば、金属酸化物導電体薄膜をスパッタ成膜することができる。
【0011】
【発明が解決しようとする課題】
ところで、上記のような装置を使用して銅薄膜の上に得た金属酸化物導電体薄膜は、アルゴンガス単体の非酸化性雰囲気中で成膜した場合には、銅薄膜と金属酸化物導電体薄膜との接触抵抗は低いものの、金属酸化物導電体薄膜の比抵抗は高く、光透過率が低い。たとえば、銅薄膜の上に前記デポアップ方式のインラインスパッタ装置を使用して、アルゴン雰囲気中でターゲット電極に13.56MHzの高周波電圧を印加して得られた厚さ1000オングストロームのインジウム亜鉛酸化物(IZO)薄膜の比抵抗は1Ωcm、光透過率は75%であり、銅薄膜と金属酸化物導電体薄膜との接触抵抗は1.0×10-6Ωcm2 である。これらの値は端子部分の銅配線の保護膜として使用するには十分低い接触抵抗値を示しているものの、透明画素電極として使用するには比抵抗が高く、光透過率も低くて満足のいくものではない。
【0012】
また、アルゴンに酸素を1.5%富化した酸化性雰囲気中でターゲット電極に13.56MHzの高周波電圧を印加して得られた厚さ1000オングストロームのインジウム亜鉛酸化物(IZO)薄膜の比抵抗は0.4Ωcm、光透過率は88%であり、銅薄膜と金属酸化物導電体薄膜との接触抵抗は1.0×10-4Ωcm2 程度である。これらの値は透明画素電極として使用するには比抵抗が低く、光透過率が高くて満足できるものであるが、端子部分の銅配線の保護膜として使用するには接触抵抗が高くて満足のいくものではない。
【0013】
本発明の目的は、銅薄膜上に金属酸化物導電体薄膜を形成するに際し、比抵抗が低くて光透過率が高く、かつ銅薄膜との接触抵抗が低い金属酸化物導電体薄膜を得ることを目的とする。
本発明の他目的は、前記の特性を有する金属酸化物導電体薄膜を、液晶表示装置のゲート配線やソース配線の端子部の金属導電体のキャップ層、あるいは液晶表示装置駆動用のTFTのドレイン電極につながる透明な画素電極として利用し、金属導電体として比抵抗の低い銅を使用することを可能にしようとするものである。
さらに、本発明のもう一つの目的は、金属導電体として比抵抗の低い銅を使用することにより、金属導電体における信号伝達の遅延を防止し、駆動用電力を低減させて高性能な液晶表示装置を提供しようとするものである。
【0014】
【課題を解決するための手段】
上記課題を解決するため、本発明では金属酸化物導電体薄膜として比抵抗が300〜400Ωcm、光透過率が85%以上、銅薄膜との接触抵抗が0.3×10-6Ωcm2 〜0.7×10-6Ωcm2 の金属酸化物導電体薄膜を採用することとした。
このような本発明の特性を有する金属酸化物導電体は非酸化成雰囲気中でスパッタ成膜された部分と、酸化成雰囲気中でスパッタ成膜された部分とから構成されたものである。
また、本発明の金属酸化物導電体は、インジウム錫、インジウム亜鉛またはインジウム錫亜鉛の酸化物からなるものが利用できる。
上記のような特性を有する金属酸化物導電体薄膜を採用することにより、透明画素電極として使用する場合には比抵抗が低く低電力で動作し、光透過率が高いので高輝度の液晶表示画面が得られる利点を有する。また、端子部の保護膜として使用する場合には、銅配線との接触抵抗が低く、かつ接触抵抗のバラツキも少ないので動作の安定した液晶表示装置が得られる利点を有する。
【0015】
本発明の銅配線基板は、液晶表示装置として使用する薄膜トランジスタ基板のゲート配線あるいはソース配線に応用することができ、その場合には金属酸化物導電体薄膜をゲート端子あるいはソース端子とすることができる。このようにすれば端子部の金属酸化物導電体が銅配線の保護膜として作用し、銅配線との接触抵抗が低く、かつ接触抵抗のバラツキも少ない端子となる。
また、本発明の銅配線基板は、薄膜トランジスタのドレイン電極に応用することができ、その場合には金属酸化物導電体薄膜をそのまま延伸して透明な画素電極と一体化することができる。本発明の金属酸化物導電体薄膜を画素電極として使用すれば、比抵抗が低く光透過率が高い優れた特性を有する画素電極となる。
【0016】
また、本発明では金属酸化物導電体薄膜の形成に際し、成膜当初は非酸化性雰囲気中でスパッタ成膜し、次いで酸素を富化した酸化性雰囲気中でスパッタ成膜する2段階成膜手段を採用した。
上記の方法を採用することにより、非酸化性雰囲気成膜の低接触抵抗と、酸化性雰囲気成膜の低比抵抗高光透過率という両者の利点を合わせ持つ特性を発揮させることが可能となる。
金属酸化物導電体薄膜をスパッタ成膜する際のターゲットには、インジウム錫、インジウム亜鉛又はインジウム錫亜鉛の酸化物を使用する。
【0017】
上記のような方法を採用することにより、銅配線との接触抵抗が低くかつ接触抵抗のバラツキも少なく、しかも比抵抗が低くて光透過率が高い金属酸化物導電体薄膜を雰囲気調整のみの極めて簡便な方法で得ることができる。又、端子部の銅配線の保護膜と画素電極を同一の工程で得ることができる利点を有する。さらには、接触抵抗を下げるためのアニール処理も不要となるので工程が簡略化し、TFTのアモルファスシリコンを結晶化させたり基板の膨張収縮といった弊害も防ぐことが可能となる利点を有する。
【0018】
本発明の銅配線基板は、液晶表示装置の互いに対向する一対の基板のいずれか一方の基板として使用する。ゲート配線、ソース配線あるいは薄膜トランジスタ等の液晶表示装置を構成する要素を載置した基板として使用する。本発明の銅配線基板を使用した液晶表示装置は、低電力で動作し、光透過率が高いので高輝度の液晶表示画面が得られる利点を有する。また、端子部の接触抵抗が低く、かつ接触抵抗のバラツキも少ないので動作の安定した液晶表示装置が得られる利点を有する。
【0019】
【発明の実施の形態】
本発明で利用できる金属酸化物導電体としては、インジウム錫酸化物( Indiumu Tin Oxide:ITO)、インジウム亜鉛酸化物(Indiumu Zinc Oxide:IZO)、インジウム錫亜鉛酸化物( Indiumu Tin Zinc Oxide:ITZO )等が挙げられる。
図1は本発明の銅配線基板の断面構造の一部を示す図であり、銅配線上に金属酸化物導電体を形成した部分の一例を示した図である。
図1において1はガラス、石英等の少なくとも表面が絶縁性の基板である。基板1の上に銅薄膜からなる銅配線2が形成されており、銅配線2の周囲には絶縁膜4が形成してある。銅配線2の上及び絶縁膜4の上には金属酸化物導電体薄膜3が形成してある。この金属酸化物導電体薄膜3は銅配線2または絶縁膜4と接する部分3aと、銅配線2または絶縁膜4と離れた表面部分3bとからなっている。銅配線2または絶縁膜4と接する部分3aは厚さが概ね100〜300オングストローム程度であり、非酸化性雰囲気中でスパッタ成膜したものである。また、銅配線2または絶縁膜4と離れた表面部分3bは厚さが概ね900〜1100オングストローム程度で、酸化性雰囲気中でスパッタ成膜したものである。金属酸化物導電体薄膜3の全体の厚さは1000〜1200オングストロームである。金属酸化物導電体薄膜3の厚さを1000〜1200オングストロームとするのは、銅配線2の表面の酸化を防止して、かつ透明な画素電極とした場合の光透過率を確保するためである。
【0020】
上記の金属酸化物導電体薄膜の比抵抗は300〜400Ωcmとする。比抵抗が300Ωcm未満はスパッタ成膜で得るのは難しい。比抵抗が400Ωcmを越えると液晶表示装置の画素電極に使用した場合に、駆動用電力が増大するから好ましくない。また、上記の金属酸化物導電体薄膜の光透過率は85%以上が必要である。光透過率が85%未満では液晶表示装置とした場合の輝度が不足し、良質の表示画面が得られないからである。より好ましくは光透過率は87%以上である。
【0021】
さらに、上記の金属酸化物導電体薄膜と銅薄膜との接触抵抗は0.3×10-6Ωcm2 〜0.7×10-6Ωcm2 とする。金属酸化物導電体薄膜と銅薄膜とが接触するどの位置においても接触抵抗が前記範囲に収まっており、バラツキがなく均一になっていることが必要である。接触抵抗は低い方が好ましいのは当然であるが、本発明の薄膜の積層構造においては、0.3×10-6Ωcm2 未満の接触抵抗を接合面全面にわたって均一に得るのは困難である。たとえ部分的に接触抵抗の低い部分が得られたとしても、接触抵抗の高い部分があれば画素電極に使用した場合に表示ムラとなり、高品質の表示画面が得られないからである。また、端子部分に使用した場合には、接触抵抗のバラツキが大きいとTFTの動作不良につながるからである。したがって、金属酸化物導電体薄膜と銅薄膜との接触抵抗は1.0×10-6Ωcm2 以下のレベルで、バラツキが少なく均一であることが要求される。より好ましくは接触抵抗は0.3×10-6Ωcm2 〜0.7×10-6Ωcm2 の範囲にあれば、端子部分での接触抵抗としてもまたは画素電極の接触抵抗としても満足できるものである。
【0022】
このような特性を満足する金属酸化物導電体薄膜はスパッタ成膜装置の雰囲気を調整することにより得られる。すなわち、表面が絶縁性である基板上に銅薄膜を形成した後、スパッタ成膜室内を非酸化性雰囲気にして金属酸化物ターゲットを使用してスパッタ成膜し、次いでスパッタ成膜室内を酸化性雰囲気に切り替えて引き続き金属酸化物ターゲットを使用してスパッタ成膜する2段階成膜法を採用することにより得られる。
ここで、非酸化性雰囲気とはアルゴンガス単体の雰囲気が広く使用できる。また、酸化性雰囲気とはアルゴンガスに酸素を富化した雰囲気であり、好ましくは酸素を0.5〜2.0容量%富化した雰囲気を用いることができる。
その他のスパッタ成膜条件には特に制限はないが、通常たとえば雰囲気ガス流量は60〜120sccm程度、雰囲気圧力は2×10-3〜5×10-3Torr程度、ターゲット電極に印加する電圧は直流で2W/cm2 程度が好適に利用できる。基板は特に加熱する必要はない。
このような条件で成膜された金属酸化物導電体薄膜は、非酸化成雰囲気で成膜した低接触抵抗である特性と、酸化成雰囲気で成膜した低比抵抗、高光透過率という両者の特徴を合わせ持つものとなる。
すなわちこのような条件で銅薄膜上にスパッタ成膜して得られた金属酸化物導電体薄膜は、銅薄膜との接触抵抗が1.0×10-6Ωcm2 以下と低く、比抵抗は400Ωcm以下と低くかつ光透過率は85%以上と高い特性を備えた金属酸化物導電体薄膜が得られる。
【0023】
金属酸化物導電体薄膜と銅薄膜との接触抵抗は、スパッタ成膜時の雰囲気中の酸素濃度に依存する。
たとえばガラス基板上に銅薄膜をスパッタ成膜した基板を前記インラインスパッタ成膜装置のスパッタ成膜室に装填し、スパッタ成膜室内にアルゴンガス単独又は酸素を富化したアルゴンガスを流し、銅薄膜上にIZO薄膜をスパッタ成膜したときの銅薄膜とIZO薄膜との接触抵抗を測定した結果を図2に示す。IZO薄膜のスパッタ成膜条件は、雰囲気ガス流量は100sccm、雰囲気圧力は2×10-3Torr、ターゲット電極に印加する電圧は直流で2W/cm2 である。図2において測定位置1〜測定位置4は四角い基板表面の対角線上に4点の測定位置を定めたものである。
図2に示すように、酸素を富化しないアルゴンガス単独で成膜した場合は、銅薄膜とIZO薄膜との接触抵抗は3.5×10-6Ωcm2 〜5.0×10-6Ωcm2 であり、接触抵抗が低くてバラツキも少ない。
これに対してアルゴンガスに酸素を富化していくと接触抵抗が高くなり、バラツキも大きくなってくる。たとえばアルゴンガスに酸素を3.0%富化した場合は、銅薄膜とIZO薄膜との接触抵抗は300×10-6Ωcm2〜28×10-6Ωcm2となり、接触抵抗が高くてバラツキも大きくなる。
【0024】
上記の雰囲気を変えた条件でスパッタ成膜して得られた金属酸化物導電体薄膜と銅薄膜との界面では、熱処理を行っていないので銅原子の拡散が起こらず、急峻な界面状態を示す。
図3は上記方法によって得られたIZO薄膜と銅薄膜との界面近傍をオージェ電子分光法( Auger electron supectroscope :AES)により観察した結果である。観察条件は雰囲気:アルゴン、スパッタ電圧:直流2kV、スパッタエッチングレイト:40オングストローム/minである。図に示すとおり、エッチングのスパッタ時間17分(深さ約680オングストローム)を境にしてインジウム、亜鉛及び酸素のプロファイルが下がり、銅のプロファイルが急上昇している。銅のプロファイルが定常状態に達するまでの時間は、1分弱(厚さで約40オングストローム弱)である。
【0025】
これに対してアルゴンに酸素を1.5容量%富化した雰囲気でスパッタ成膜した後、接触抵抗を下げるために250℃で2時間アニールしたIZO薄膜と銅薄膜との界面は、熱処理により急峻性が失われる。
図4はスパッタ成膜直後にIZO薄膜と銅薄膜との界面近傍をAES観察した結果である。図に示すとおりエッチングのスパッタ時間17.2分(深さ約690オングストローム)を境にしてインジウム、亜鉛及び酸素のプロファイルが下がり、銅のプロファイルが急上昇している。銅のプロファイルが定常状態に達するまでの時間は、1分弱(厚さで約40オングストローム弱)である。
このIZO薄膜を250℃で2時間アニールした後、IZO薄膜と銅薄膜との界面近傍をAES観察した結果が図5である。図5に示すとおりアニールによる熱拡散が進み、銅のプロファイルが定常状態に達するまでの時間は、約2分(厚さで約80オングストローム弱)である。
【0026】
このように酸化物導電体薄膜と銅薄膜との接触抵抗が低くても、アニールにより接触抵抗を下げた場合には酸化物導電体薄膜と銅薄膜との接合界面がブロードになり、定常状態に達するまでの時間は1分以上2分程度(拡散領域の厚さ約80オングストローム)になるのに対して、本発明の方法による場合には酸化物導電体薄膜と銅薄膜との接合界面が急峻となり、定常状態に達するまでの時間は約1分程度(拡散領域の厚さ約40オングストローム)となる。
銅薄膜上に形成した金属酸化物導電体薄膜であって、金属酸化物導電体薄膜の比抵抗が低くて光透過率が高く、銅薄膜との接触抵抗が低くしかも金属酸化物導電体薄膜面内において銅薄膜との接触抵抗のバラツキの少ない均一な特性を有しており、かつ銅薄膜と金属酸化物導電体薄膜との接合界面における拡散領域が狭くて急峻な接合界面を有するものは、本発明の方法に依る以外他の方法では得られないものである。
【0027】
【実施例】
以下本発明の銅配線基板の製造方法を実施例に基づき説明する。
(実施例1)
スパッタ成膜装置を使用してガラス基板上に銅配線パターンを形成し、該銅配線パターンの表面にスパッタ法によりIZO膜を形成した。
まず、プラズマ成膜室内の基板ホルダーにガラス基板を装着し、ターゲットホルダーに銅ターゲットを装着した。プラズマ成膜室内を4.5×10-3Torrの圧力に保ち、アルゴンガスを80sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を印加して、銅薄膜をスパッタ成膜した。
次いでこの銅薄膜の表面にレジストを塗布し、所定の形状にパターン露光して、エッチングにより銅薄膜の不要部分を除去した後、レジストを剥離するパターニングを施して、所定の銅配線パターンとした。
【0028】
次に、上記所定の銅配線パターンを有するガラス基板をプラズマ成膜室内の基板ホルダーに装着し、ターゲットホルダーにIZOターゲットを装着した。プラズマ成膜室内を3×10-3Torrの圧力に保ち、アルゴン単体ガスを100sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を8秒間印加して、厚さ200オングストロームのIZO薄膜をスパッタ成膜した。次いで、プラズマ成膜室内に流すガスをアルゴン単体からアルゴン:酸素の混合比が98.5:1.5のアルゴン/酸素の混合ガスに切り替え、40秒間成膜して厚さ1000オングストロームのIZO薄膜を得た。このようにしてガラス基板の上に銅配線を有し、該銅配線の表面に厚さ1200オングストロームのIZO薄膜を備えた銅配線基板を得た。
【0029】
上記のようにして得た銅配線基板のIZO薄膜の比抵抗と光透過率及び銅配線とIZO薄膜との接触抵抗を測定した。結果を表1に示す。
【0030】
【表1】
【0031】
(比較例1)
比較のため、IZO薄膜の成膜条件を変えた以外は実施例1と同様の方法で銅配線基板を製造した。
すなわち、実施例1と同様の方法で製造した所定の銅配線パターンを有するガラス基板をプラズマ成膜室内の基板ホルダーに装着し、ターゲットホルダーにIZOターゲットを装着した。プラズマ成膜室内を3×10-3Torrの圧力に保ち、アルゴンガス単体を100sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を48秒間印加して、厚さ1200オングストロームのIZO薄膜をスパッタ成膜した。このようにして得た銅配線基板について、IZO薄膜の比抵抗、IZO薄膜の光透過率及び銅配線とIZO薄膜との接触抵抗を測定した。測定結果を表1に併記する。
表1の結果から、本発明により得られたIZO薄膜は、接触抵抗が低く、比抵抗も低く光透過率が高いという特性を合わせ持っていることが判る。
【0032】
(比較例2)
スパッタ製膜室に流すガスをアルゴン単体からアルゴン:酸素の混合比が98.5:1.5のアルゴン/酸素の混合ガスに変えた以外は比較例1と同様にしてIZO薄膜をスパッタ成膜した。このようにして得た銅配線基板について、IZO薄膜の比抵抗、IZO薄膜の光透過率及び銅配線とIZO薄膜との接触抵抗を測定した。測定結果を表1に併記する。
【0033】
次に、本発明の銅配線基板を利用した薄膜トランジスタ基板の製造方法について説明する。
(実施例2)
(2−1) ゲート配線及びゲート電極用銅薄膜の成膜工程
通常のプラズマ成膜装置を使用して、プラズマ成膜室内をアルゴンガス雰囲気とし、ターゲット電極に銅ターゲットを装着し、基板電極にはガラス基板を装着した。ターゲット電極に周波数13.56MHzの高周波電力を印加し、ガラス基板上に厚さ1000オングストロームの銅薄膜を形成した。
(2−2) ゲート配線及びゲート電極のパターニング
銅薄膜の表面にレジストを塗布してパターン露光し、エッチングにより銅膜膜の不要部分を除去した後にレジストを剥離するパターニングを施して、所望の形状のゲート配線及びゲート電極の銅配線パターンを形成した。
【0034】
(2−3) ゲート絶縁膜のCVD成膜
プラズマCVD成膜室内をSiH4 + NH3 混合ガス雰囲気とし、高周波電極に200MHzの高周波電流を印加してCVD成膜を行い、基板全面に窒化珪素からなるゲート絶縁膜を形成した。
(2−4) 半導体能動膜のCVD成膜
プラズマCVD成膜室内をSiH4 + H2 混合ガス雰囲気とし、高周波電極に200MHzの高周波電流を印加して、ゲート絶縁膜の上にアモルファスシリコンからなる半導体能動膜を形成した。
【0035】
(2−5) オーミックコンタクト膜の成膜
スパッタ成膜室内をアルゴンガス雰囲気とし、ターゲット電極にアモルファスシリコン:n+ 生成用のリンドープシリコンからなるシリコンターゲットを装着し、ターゲット電極に13.56MHzの高周波電流を印加してスパッタ成膜し、半導体能動膜上にアモルファスシリコン:n+ からなるオーミックコンタクト膜を形成した。
(2−6) 半導体能動膜とオーミックコンタクト膜のパターニング
オーミックコンタクト膜の表面にレジストを塗布した後、所定の形状にパターン露光し、エッチングにより半導体能動膜とオーミックコンタクト膜の不要部分を除去し、レジストを剥離するパターニングを施して、ゲート電極よりも小さいアイランド状の半導体能動膜とオーミックコンタクト膜を得た。半導体能動膜とオーミックコンタクト膜は、ゲート絶縁膜を介してゲート電極と対向する位置に配置してある。
【0036】
(2−7) ソース・ドレイン配線及びソース・ドレイン電極用銅薄膜の成膜
オーミックコンタクト膜を形成した基板の全面を覆うように、膜厚500オングストローム程度の銅薄膜を(1−1)に記載した方法とほぼ同様にしてスパッタ成膜した。
(2−8) ソース・ドレイン配線、ソース電極及びドレイン電極並びに半導体能動膜とオーミックコンタクト膜のパターニング
オーミックコンタクト膜の中央部分の上部にある銅薄膜とオーミックコンタクト膜の中央部分とをエッチングにより除去し、半導体能動膜92の両端部分にオーミックコンタクト膜を介してソース電極とドレイン電極を互いに隔離するように形成した。同様にして銅薄膜を所定の形状にパターニングして、ソース・ドレイン配線の銅配線パターンを形成した。
【0037】
(2−9) パッシベーション膜の成膜
半導体能動膜、ソース電極及びドレイン電極表面を覆うように、基板の全表面に窒化珪素からなるパッシベーション膜を(1−3)に記載したゲート絶縁膜の形成方法に準じてCVD成膜した。
(2−10) ゲート絶縁膜及びパッシベーション膜のパターニング
パッシベーション膜表面にレジストを塗布してパターン露光し、エッチングによりパッシベーション膜やゲート絶縁膜の不要部分を除去した後にレジストを剥離するパターニングを施して、ゲート配線の一端のゲート配線の接続端子を形成する位置、ソース配線の一端のソース配線の接続端子を形成する位置を、ゲート配線又はソース配線に達する深さまでエッチングして、所定形状のコンタクトホール用の孔を設けた。
同様にしてドレイン電極の一端と画素電極とを接続するための、コンタクトホールを形成する位置のパッシベーション膜もドレイン電極に達する深さまでエッチングして、所定形状のコンタクトホール用の孔を設けた。
【0038】
(2−11) IZO薄膜の成膜
次いで、本発明の方法に依り、パッシベーション膜の表面全面にIZO薄膜を形成した。先ず、コンタクトホールを形成した基板をスパッタ成膜室の基板電極に装着し、スパッタ成膜室内にアルゴンガス単体を流してスパッタ成膜室内をアルゴン雰囲気とした。ターゲット電極にIZOからなるターゲットを装着し、ターゲット電極に13.56MHzの高周波電力を負荷密度2W/cm2 で印加して、約200オングストロームの厚さのIZO薄膜をスパッタ成膜した。
次いで、スパッタ成膜室内に流すガスをアルゴンガス単体からアルゴン:酸素=98.5:1.5(容積比)の混合ガスに切り替え、スパッタ成膜室内を酸化性雰囲気にした後、引き続き同一条件で厚さ約1000オングストロームのIZO薄膜をスパッタ成膜した。このようにして基板全面に厚さ約1200オングストロームのIZO薄膜を成膜した。
【0039】
(2−12) 画素電極及び接続端子の形成工程
次いで、基板全面にレジストを塗布し、パターン露光してエッチングによりゲート配線の接続端子部、ソース配線の接続端子部及びドレイン電極のコンタクトホール部とそれに続く画素電極以外の不要なレジストを除去した後、エッチャントとして蓚酸を使用してIZO薄膜をエッチングによりパターニングして、ゲート配線の接続端子部、ソース配線の接続端子部 及び画素電極を形成した。
以上説明した工程を経て薄膜トランジスタ基板を得た。
【0040】
(実施例3)
スパッタ成膜装置を使用してガラス基板上に銅配線パターンを形成し、該銅配線パターンの表面にスパッタ法によりITZO膜を形成した。
まず、プラズマ成膜室内の基板ホルダーにガラス基板を装着し、ターゲットホルダーに銅ターゲットを装着した。プラズマ成膜室内を4.5×10-3Torrの圧力に保ち、アルゴンガスを80sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を印加して、銅薄膜をスパッタ成膜した。
次いでこの銅薄膜の表面にレジストを塗布し、所定の形状にパターン露光して、エッチングにより銅薄膜の不要部分を除去した後、レジストを剥離するパターニングを施して、所定の銅配線パターンとした。
【0041】
次に、上記所定の銅配線パターンを有するガラス基板をプラズマ成膜室内の基板ホルダーに装着し、ターゲットホルダーにITZOターゲットを装着した。ITZOターゲットはインジウム酸化物と錫酸化物と亜鉛酸化物を含む複合酸化物からなり、インジウムと錫と亜鉛の合計量に対する亜鉛の原子数率が1at%ないし12at%であり、亜鉛に対する錫の原子数比が1以上であり、かつ、 インジウムと錫と亜鉛の合計量に対する錫の原子数率が22at%以下のものである。
プラズマ成膜室内を3×10-3Torrの圧力に保ち、アルゴン単体ガスを100sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を8秒間印加して、厚さ200オングストロームのITZO薄膜をスパッタ成膜した。次いで、プラズマ成膜室内に流すガスをアルゴン単体からアルゴン:酸素の混合比が98.5:1.5のアルゴン/酸素の混合ガスに切り替え、40秒間成膜して厚さ1000オングストロームのITZO薄膜を得た。このようにしてガラス基板の上に銅配線を有し、該銅配線の表面に厚さ1200オングストロームのITZO薄膜を備えた銅配線基板を得た。
【0042】
上記のようにして得た銅配線基板のITZO薄膜の比抵抗と光透過率及び銅配線とITZO薄膜との接触抵抗を測定した。結果を表2に示す。
【0043】
【表2】
【0044】
(比較例3)
比較のため、ITZO薄膜の成膜条件を変えた以外は実施例3と同様の方法で銅配線基板を製造した。
すなわち、実施例3と同様の方法で製造した所定の銅配線パターンを有するガラス基板をプラズマ成膜室内の基板ホルダーに装着し、ターゲットホルダーにITZOターゲットを装着した。プラズマ成膜室内を3×10-3Torrの圧力に保ち、アルゴンガス単体を100sccmで流しながら、ターゲット電極に2w/cm2 の直流電圧を48秒間印加して、厚さ1200オングストロームのITZO薄膜をスパッタ成膜した。このようにして得た銅配線基板について、ITZO薄膜の比抵抗、ITZO薄膜の光透過率及び銅配線とITZO薄膜との接触抵抗を測定した。測定結果を表2に併記する。
表2の結果から、本発明により得られたITZO薄膜は、接触抵抗が低く、比抵抗も低く光透過率が高いという特性を合わせ持っていることが判る。
【0045】
(比較例4)
スパッタ製膜室に流すガスをアルゴン単体からアルゴン:酸素の混合比が98.5:1.5のアルゴン/酸素の混合ガスに変えた以外は比較例3と同様にしてITZO薄膜をスパッタ成膜した。このようにして得た銅配線基板について、ITZO薄膜の比抵抗、ITZO薄膜の光透過率及び銅配線とITZO薄膜との接触抵抗を測定した。測定結果を表2に併記する。
【0046】
次に、本発明の銅配線基板を利用した薄膜トランジスタ基板の製造方法について説明する。
(実施例4)
(4−1) ゲート配線及びゲート電極用銅薄膜の成膜工程
通常のプラズマ成膜装置を使用して、プラズマ成膜室内をアルゴンガス雰囲気とし、ターゲット電極に銅ターゲットを装着し、基板電極にはガラス基板を装着した。ターゲット電極に周波数13.56MHzの高周波電力を印加し、ガラス基板上に厚さ1000オングストロームの銅薄膜を形成した。
(4−2) ゲート配線及びゲート電極のパターニング
銅薄膜の表面にレジストを塗布してパターン露光し、エッチングにより銅膜膜の不要部分を除去した後にレジストを剥離するパターニングを施して、所望の形状のゲート配線及びゲート電極の銅配線パターンを形成した。
【0047】
(4−3) ゲート絶縁膜のCVD成膜
プラズマCVD成膜室内をSiH4 + NH3 混合ガス雰囲気とし、高周波電極に200MHzの高周波電流を印加してCVD成膜を行い、基板全面に窒化珪素からなるゲート絶縁膜を形成した。
(4−4) 半導体能動膜のCVD成膜
プラズマCVD成膜室内をSiH4 + H2 混合ガス雰囲気とし、高周波電極に200MHzの高周波電流を印加して、ゲート絶縁膜の上にアモルファスシリコンからなる半導体能動膜を形成した。
【0048】
(4−5) オーミックコンタクト膜の成膜
スパッタ成膜室内をアルゴンガス雰囲気とし、ターゲット電極にアモルファスシリコン:n+ 生成用のリンドープシリコンからなるシリコンターゲットを装着し、ターゲット電極に13.56MHzの高周波電流を印加してスパッタ成膜し、半導体能動膜上にアモルファスシリコン:n+ からなるオーミックコンタクト膜を形成した。
(4−6) 半導体能動膜とオーミックコンタクト膜のパターニング
オーミックコンタクト膜の表面にレジストを塗布した後、所定の形状にパターン露光し、エッチングにより半導体能動膜とオーミックコンタクト膜の不要部分を除去し、レジストを剥離するパターニングを施して、ゲート電極よりも小さいアイランド状の半導体能動膜とオーミックコンタクト膜を得た。半導体能動膜とオーミックコンタクト膜は、ゲート絶縁膜を介してゲート電極と対向する位置に配置してある。
【0049】
(4−7) ソース・ドレイン配線及びソース・ドレイン電極用銅薄膜の成膜
オーミックコンタクト膜を形成した基板の全面を覆うように、膜厚500オングストローム程度の銅薄膜を(1−1)に記載した方法とほぼ同様にしてスパッタ成膜した。
(4−8) ソース・ドレイン配線、ソース電極及びドレイン電極並びに半導体能動膜とオーミックコンタクト膜のパターニング
オーミックコンタクト膜の中央部分の上部にある銅薄膜とオーミックコンタクト膜の中央部分とをエッチングにより除去し、半導体能動膜92の両端部分にオーミックコンタクト膜を介してソース電極とドレイン電極を互いに隔離するように形成した。同様にして銅薄膜を所定の形状にパターニングして、ソース・ドレイン配線の銅配線パターンを形成した。
【0050】
(4−9) パッシベーション膜の成膜
半導体能動膜、ソース電極及びドレイン電極表面を覆うように、基板の全表面に窒化珪素からなるパッシベーション膜を(1−3)に記載したゲート絶縁膜の形成方法に準じてCVD成膜した。
(4−10) ゲート絶縁膜及びパッシベーション膜のパターニング
パッシベーション膜表面にレジストを塗布してパターン露光し、エッチングによりパッシベーション膜やゲート絶縁膜の不要部分を除去した後にレジストを剥離するパターニングを施して、ゲート配線の一端のゲート配線の接続端子を形成する位置、ソース配線の一端のソース配線の接続端子を形成する位置を、ゲート配線又はソース配線に達する深さまでエッチングして、所定形状のコンタクトホール用の孔を設けた。
同様にしてドレイン電極の一端と画素電極とを接続するための、コンタクトホールを形成する位置のパッシベーション膜もドレイン電極に達する深さまでエッチングして、所定形状のコンタクトホール用の孔を設けた。
【0051】
(4−11) ITZO薄膜の成膜
次いで、本発明の方法に依り、パッシベーション膜の表面全面にITZO薄膜を形成した。先ず、コンタクトホールを形成した基板をスパッタ成膜室の基板電極に装着し、スパッタ成膜室内にアルゴンガス単体を流してスパッタ成膜室内をアルゴン雰囲気とした。ターゲット電極にITZOからなるターゲットを装着し、ターゲット電極に13.56MHzの高周波電力を負荷密度2W/cm2 で印加して、約200オングストロームの厚さのITZO薄膜をスパッタ成膜した。次いで、スパッタ成膜室内に流すガスをアルゴンガス単体からアルゴン:酸素=98.5:1.5(容積比)の混合ガスに切り替え、スパッタ成膜室内を酸化性雰囲気にした後、引き続き同一条件で厚さ約1000オングストロームのITZO薄膜をスパッタ成膜した。このようにして基板全面に厚さ約1200オングストロームのITZO薄膜を成膜した。
【0052】
(4−12) 画素電極及び接続端子の形成工程
次いで、基板全面にレジストを塗布し、パターン露光してエッチングによりゲート配線の接続端子部、ソース配線の接続端子部及びドレイン電極のコンタクトホール部とそれに続く画素電極以外の不要なレジストを除去した後、エッチャントとして蓚酸を使用してITZO薄膜をエッチングによりパターニングして、ゲート配線の接続端子部、ソース配線の接続端子部 及び画素電極を形成した。
以上説明した工程を経て薄膜トランジスタ基板を得た。
【0053】
【発明の効果】
本発明の銅配線基板は、銅薄膜上に金属酸化物導電体薄膜を有し、該金属酸化物導電体薄膜は銅薄膜との間で原子の相互拡散を起こすことはなく、安定したものである。また、該金属酸化物導電体薄膜は比抵抗が低くて光透過率が高く、かつ銅薄膜との接触抵抗が低くしかも金属酸化物導電体薄膜面内において銅薄膜との接触抵抗のバラツキの少なく均一な特性を有している。
従って、本発明の銅配線基板を液晶表示装置のゲート配線やソース配線の端子部の金属導電体のキャップ層として利用すれば、端子部での接触抵抗が低くてしかもバラツキが少ないので安定した接続が可能となる。
また、TFT駆動型の液晶表示装置のドレイン電極につながる透明な画素電極として利用すれば、比抵抗が低くて光透過率が高いので低い駆動電圧で作動し、しかも輝度の高い液晶表示装置とすることができる。
このように本発明の銅配線基板は金属導電体として比抵抗の低い銅を使用することを可能にし、その結果導電体における信号伝達の遅延を防止し、高性能な液晶表示装置を提供することができる。
さらに、本発明の銅配線基板の製造方法に依れば、雰囲気調整のみの極めて簡便な方法で高特性の銅配線基板を得ることがでる。さらには、接触抵抗を下げるためのアニール処理も不要となるので工程が簡略化し、TFTのアモルファスシリコンを結晶化させたり、基板の膨張収縮といった弊害も防ぐことが可能となる利点を有する。
【図面の簡単な説明】
【図1】 本発明の銅配線基板の断面構造の一部を示す図である。
【図2】 スパッタ成膜室内の酸素混合割合と接触抵抗の関係を示す図である。
【図3】 本発明のIZO薄膜と銅薄膜との界面近傍のAESプロファイルを示す図である。
【図4】 従来のIZO薄膜と銅薄膜との界面近傍のAESプロファイルを示す図である。
【図5】 図4のIZO薄膜と銅薄膜との界面近傍をアニール後に観察したAESプロファイルを示す図である。
【図6】 薄膜トランジスタ基板の構造の一例を示す平面図である。
【図7】 図6の薄膜トランジスタ基板の断面構造を説明する図である。
【図8】 スパッタ成膜装置の構成の一例を説明する図である。
【符号の説明】
1・・・基板、2・・・銅配線、3・・・金属酸化物導電体薄膜、4・・・絶縁膜、5・・・ゲー ト配線、6・・・ソース配線、7・・・ゲート電極、8・・・ソース電極、9・・・ドレイン電極、10・・・ゲート絶縁膜、11・・・画素電極、12・・・半導体能動膜、13,14・・・オーミックコンタクト膜、15パッシベーション膜、16・・・金属酸化物導電体、17・・・コンタクトホール、18・・・ゲート配線の端子部、19・・・ ソース配線の端子部、20・・・薄膜トランジスタ、21・・・画素、22・・・薄膜トランジスタ基板、30・・・インラインスパッタ装置、31・・・スパッタ成膜室、32・・・ストッカーチャンバー、33・・・ターゲット、34・・・対向電極、35・・・基板ストッカー。
Claims (7)
- 少なくとも表面が絶縁性である基板上に銅配線を有し、該銅配線の表面に非酸化性雰囲気中でスパッタ成膜された部分と、酸化性雰囲気中でスパッタ成膜された部分とからなる金属酸化物導電体を具備しており、該金属酸化物導電体の比抵抗が300〜400Ωcm、可視光透過率が85%以上であり、かつ銅配線との接触抵抗が0.3×10-6Ωcm2 〜0.7×10-6Ωcm2 であることを特徴とする銅配線基板。
- 前記金属酸化物導電体が、インジウム錫、インジウム亜鉛またはインジウム錫亜鉛の酸化物であることを特徴とする請求項1に記載の銅配線基板。
- 前記銅配線が前記基板上に形成された薄膜トランジスタのゲート配線または/およびソース配線であり、前記金属酸化物導電体がゲート端子または/およびソース端子であることを特徴とする請求項1に記載の銅配線基板。
- 前記銅配線が前記基板上に形成された薄膜トランジスタのドレイン電極であり、前記金属酸化物導電体が前記ドレイン電極に接続されるとともに、前記銅配線表面から前記基板上に延在し画素電極を形成していることを特徴とする請求項1に記載の銅配線基板。
- 少なくとも表面が絶縁性である基板上に銅薄膜を成膜した後、非酸化性雰囲中で金属酸化物ターゲットを使用して金属酸化物導電体薄膜を成膜し、次いで酸化性雰囲中で前記金属酸化物ターゲットを使用して金属酸化物導電体薄膜を成膜することを特徴とする銅配線基板の製造方法。
- 前記金属酸化物ターゲットが、インジウム錫、インジウム亜鉛またはインジウム錫亜鉛の酸化物からなるターゲットであることを特徴とする請求項5に記載の銅配線基板の製造方法。
- 互いに対向する一対の基板間に液晶を挟持した液晶表示装置であって、該一対の基板の少なくとも一方の基板に請求項1に記載の銅配線基板を用いていることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000034176A JP4224661B2 (ja) | 2000-02-10 | 2000-02-10 | 銅配線基板及びその製造方法並びに液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000034176A JP4224661B2 (ja) | 2000-02-10 | 2000-02-10 | 銅配線基板及びその製造方法並びに液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001223217A JP2001223217A (ja) | 2001-08-17 |
JP4224661B2 true JP4224661B2 (ja) | 2009-02-18 |
Family
ID=18558546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000034176A Expired - Lifetime JP4224661B2 (ja) | 2000-02-10 | 2000-02-10 | 銅配線基板及びその製造方法並びに液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4224661B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219038B1 (ko) * | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101054344B1 (ko) * | 2004-11-17 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP6465597B2 (ja) * | 2014-09-09 | 2019-02-06 | キヤノン株式会社 | 光電変換装置、光電変換システム |
-
2000
- 2000-02-10 JP JP2000034176A patent/JP4224661B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001223217A (ja) | 2001-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4247772B2 (ja) | 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置 | |
JP3587537B2 (ja) | 半導体装置 | |
JP4541787B2 (ja) | 表示デバイス | |
KR100357218B1 (ko) | 박막트랜지스터 기판 및 액정표시장치 | |
JP3940385B2 (ja) | 表示デバイスおよびその製法 | |
US6252247B1 (en) | Thin film transistor, a method for producing the thin film transistor, and a liquid crystal display using a TFT array substrate | |
JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
TWI423445B (zh) | 薄膜導體及製造方法 | |
JP3961172B2 (ja) | 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置 | |
KR101340514B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US20090011261A1 (en) | Method for manufacturing display apparatus | |
US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
TW200830558A (en) | Al alloy film for display device, display device, and sputtering target | |
JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
WO2007063991A1 (ja) | 薄膜トランジスタ基板および表示デバイス | |
KR101000451B1 (ko) | Tft lcd 기판의 알루미늄 배선 형성방법과 이에의한 tft lcd 기판 | |
JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
JP5374111B2 (ja) | 表示装置およびこれに用いるCu合金膜 | |
JP2011209756A (ja) | 表示デバイスおよびその製法、ならびにスパッタリングターゲット | |
JP4224661B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
JP4886285B2 (ja) | 表示デバイス | |
KR20100060003A (ko) | 표시 장치 및 이것에 사용하는 Cu 합금막 | |
JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
JP2000165002A (ja) | 電子機器用基板及びその製造方法と電子機器 | |
JP2008090310A (ja) | 薄膜トランジスタ基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4224661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |