CN108231598A - 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 - Google Patents
金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 Download PDFInfo
- Publication number
- CN108231598A CN108231598A CN201711482820.9A CN201711482820A CN108231598A CN 108231598 A CN108231598 A CN 108231598A CN 201711482820 A CN201711482820 A CN 201711482820A CN 108231598 A CN108231598 A CN 108231598A
- Authority
- CN
- China
- Prior art keywords
- preparation
- film
- metal oxide
- gate electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 76
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052802 copper Inorganic materials 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910005265 GaInZnO Inorganic materials 0.000 claims description 3
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 6
- 238000001953 recrystallisation Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
本发明公开了一种金属氧化物薄膜晶体管的制备方法，包括在衬底基板上依次制备形成栅电极、栅极绝缘层、金属氧化物有源层以及源电极和漏电极，所述栅电极包括衬垫层和铜金属层；其中，在形成所述栅电极之后，首先在退火温度不超过270℃的条件下对所述栅电极进行退火处理，然后在所述栅电极上沉积形成所述栅极绝缘层；或者是，在形成所述栅电极之后，在沉积温度不超过270℃的条件下，直接在所述栅电极上沉积形成所述栅极绝缘层。本发明还公开了一种阵列基板的制备方法，包括：采用如上所述的制备方法在衬底基板上制备形成阵列排布的金属氧化物薄膜晶体管；在所述金属氧化物薄膜晶体管上依次制备形成平坦层和像素电极。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种金属氧化物薄膜晶体管的制备方法，还涉及一种阵列基板的制备方法。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开光装置和驱动装置用在诸如LCD、OLED。
在显示面板工业中，随着目前显示行业中大尺寸化，高解析度的需求越来越强烈，对有源层半导体器件充放电提出了更高的要求。IGZO(indium gallium zinc oxide，铟镓锌氧化物)是一种含有铟、镓和锌的非晶氧化物，其具有高迁移率，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，具有高开态电流、低关态电流可以迅速开关，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在显示面板中成为可能。
随着显示面板的分辨率升高和尺寸的增大，“信号延迟”现象将更加严重，降低布线电阻成为一项迫切的需求。铜(Cu)的导电性仅次于银(Ag)，而且原材料价格低廉，被认为是最有希望的低电阻率布线材料，现有技术中已有使用铜作为TFT的栅电极的材料。现有技术中，具有铜栅电极的底栅型金属氧化物薄膜晶体管的制备工艺包括步骤：(1)、在衬底基板上制备形成图案化的铜栅电极；(2)、在铜栅电极上沉积栅极绝缘层；(3)在栅极绝缘层上制备形成图案化的金属氧化物有源层；(4)、在金属氧化物有源层上制备形成图案化的源电极和漏电极。其中，步骤(3)中需要对金属氧化物进行高温退火处理，退火的温度通常大于铜材料的重结晶温度。因此，在对金属氧化物进行高温退火处理时，常常会导致铜栅电极的形貌发生劣化，特别是会导致铜栅电极的倾斜锥角(Taper)不能符合工艺要求。图1是现有技术制备得到的金属氧化物薄膜晶体管的铜栅电极的电镜图，如图1所示，铜栅电极的斜边(如图1中黑色圆圈标示的部分)呈圆弧状，其Taper角是不符合工艺要求的。
发明内容
有鉴于此，本发明提供了一种金属氧化物薄膜晶体管的制备方法，其可以避免铜栅电极的倾斜锥角在后续的金属氧化物高温退火过程中发生劣化的问题。
为了实现上述目的，本发明采用了如下的技术方案：
一种金属氧化物薄膜晶体管的制备方法，包括在衬底基板上依次制备形成栅电极、栅极绝缘层、金属氧化物有源层以及源电极和漏电极，所述栅电极包括衬垫层和铜金属层；其中，
在形成所述栅电极之后，首先在退火温度不超过270℃的条件下对所述栅电极进行退火处理，然后在所述栅电极上沉积形成所述栅极绝缘层；或者是，
在形成所述栅电极之后，在沉积温度不超过270℃的条件下，直接在所述栅电极上沉积形成所述栅极绝缘层。
具体地，所述制备方法包括步骤：
S10、提供衬底基板，在所述衬底基板上依次沉积形成衬垫薄膜和铜金属薄膜，应用光刻工艺将所述衬垫薄膜和铜金属薄膜刻蚀形成图案化的栅电极；
S20、在所述栅电极上制备形成栅极绝缘层；其中，选择以下两者方式的其中之一制备形成所述栅极绝缘层：
方式一、首先在退火温度不超过270℃的条件下对所述栅电极进行退火处理，然后在沉积温度为300℃以上的条件下，在所述栅电极上沉积形成所述栅极绝缘层；
方式二、在沉积温度不超过270℃的条件下，直接在所述栅电极上沉积形成栅极绝缘层；
S30、在所述栅极绝缘层上沉积金属氧化物薄膜，在退火温度为200℃～450℃的条件下对所述金属氧化物薄膜进行退火处理，应用光刻工艺将所述金属氧化物薄膜刻蚀形成图案化的金属氧化物有源层；
S40、在所述金属氧化物有源层上沉积源漏电极薄膜，应用光刻工艺将所述源漏电极薄膜刻蚀形成图案化的源电极和漏电极。
具体地，对所述栅电极进行退火处理的退火温度为170℃～270℃。
具体地，所述衬垫薄膜的材料为钼或钛，所述衬垫薄膜的厚度为 所述铜金属薄膜的厚度为
具体地，所述栅极绝缘层的材料为SiOx或SiOx与SiNx的组合，所述栅极绝缘层的厚度为
具体地，所述金属氧化物薄膜的材料选自InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上，所述金属氧化物薄膜的厚度为
具体地，所述源漏电极薄膜的材料为铝或钼或者是两者的结合，所述源漏电极薄膜的厚度为
本发明还提供了一种阵列基板的制备方法，其包括：
采用如上所述的金属氧化物薄膜晶体管的制备方法，在衬底基板上制备形成阵列排布的金属氧化物薄膜晶体管；
在所述金属氧化物薄膜晶体管上制备形成平坦层；
在所述平坦层制备形成图案化的像素电极。
其中，所述平坦层的材料为SiOx或SiOx与SiNx的组合，所述平坦层的厚度为所述像素电极的材料为ITO，所述像素电极的厚度为
其中，在沉积形成所述平坦层之后，在退火温度为200℃～450℃的条件下对所述平坦层进行退火处理。
本发明实施例中提供的金属氧化物薄膜晶体管的制备方法，在制备形成铜材料的栅电极之后，通过对栅电极进行退火处理或控制栅极绝缘层的沉积温度来控制铜材料层的重结晶状态，获得形貌稳定的栅电极。由此，在后续的金属氧化物高温退火过程中，栅电极可以保持稳定的形貌，获得具有良好倾斜锥角(Taper)的栅电极，提升了产品的品质。
附图说明
图1是现有技术制备得到的金属氧化物薄膜晶体管的铜栅电极的电镜图；
图2是本发明实施例1的金属氧化物薄膜晶体管的结构示意图；
图3是本发明实施例1的金属氧化物薄膜晶体管的制备方法的工艺流程图；
图4a-图4d本发明实施例1的金属氧化物薄膜晶体管的制备方法中，各个步骤得到的器件结构的示例性图示；
图5是本发明实施例1的金属氧化物薄膜晶体管的栅电极的电镜图；
图6是本发明实施例2的阵列基板的制备方法的工艺流程图；
图7a-图7c本发明实施例2的阵列基板的制备方法中，各个步骤得到的器件结构的示例性图示。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种金属氧化物薄膜晶体管的制备方法，所述金属氧化物薄膜晶体管是底栅型的薄膜晶体管。如图2所示，所述金属氧化物薄膜晶体管形成于衬底基板1上，其包括栅电极2、栅极绝缘层3、金属氧化物有源层4、源电极5a和漏电极5b。具体地，所述栅电极2形成于所述衬底基板1上，所述栅电极2包括衬垫层2a和铜金属层2b，所述栅极绝缘层3覆设于所述栅电极2上，金属氧化物有源层4形成于所述栅极绝缘层3上，所述源电极5a和漏电极5b相互间隔地形成于所述金属氧化物有源层4上，所述源电极5a和漏电极5b与所述金属氧化物有源层4分别电性连接。
参阅图3以及图4a-图4d，所述金属氧化物薄膜晶体管的制备方法包括步骤：
S10、如图4a所示，提供衬底基板1，在所述衬底基板1上依次沉积形成衬垫薄膜20a和铜金属薄膜20b，应用光刻工艺将所述衬垫薄膜20a和铜金属薄膜20b刻蚀形成图案化的栅电极2。其中，所述衬垫薄膜20a被刻蚀形成所述栅电极2的衬垫层2a，所述铜金属薄膜20b被刻蚀形成所述栅电极2的铜金属层2b。
其中，所述衬底基板1选择为玻璃基板。所述衬垫薄膜20a的材料可以选择为钼(Mo)或钛(Ti)，所述衬垫薄膜20a的厚度可以选择为所述铜金属薄膜20b的厚度可以选择为由于所述铜金属与玻璃基板的粘着力较差，因此首先在所述衬底基板1上设置衬垫薄膜20a，然后再形成铜金属薄膜20b，钼(Mo)或钛(Ti)材料的衬垫薄膜20a与玻璃基板和铜金属薄膜20b之间都具有良好的粘着力，由此最终形成的栅电极2可以很好地结合到所述衬底基板1上。
S20、如图4b所示，在所述栅电极2上制备形成栅极绝缘层3。
在本实施例中，首先对所述栅电极2进行退火处理然后再在所述栅电极2上沉积形成栅极绝缘层3。其中，对所述栅电极2进行退火处理的退火温度不超过270℃，优选为170℃～270℃的范围内。所述栅极绝缘层3的沉积温度优选为300℃以上。通过对所述栅电极2先进行退火处理再沉积栅极绝缘层3，控制所述栅电极2的铜材料层2b的重结晶状态，获得形貌稳定的栅电极2，以避免栅电极2在后续其他工艺中的高温环境下发生形貌变化。
在另外的一些实施例中，也可以不需要另外增加独立的退火工序，而是直接在所述栅电极2上沉积形成栅极绝缘层3，此时需要控制所述栅极绝缘层3的沉积温度为不超过270℃，并且所述栅极绝缘层3的沉积温度还要可以使得铜材料层2b的发生重结晶。通过控制栅极绝缘层3的沉积温度来控制铜材料层2b的重结晶状态，获得形貌稳定的栅电极2，由此也可以避免栅电极2在后续其他工艺中的高温环境下发生形貌变化。
其中，所述栅极绝缘层3的材料为SiOx或SiOx与SiNx的组合，所述栅极绝缘层3的厚度可以选择为需要说明的是，当所述栅极绝缘层3选择为SiOx与SiNx的组合的多层膜层时，所述栅极绝缘层3的最上层(与金属氧化物有源层4连接的膜层)应当设置为SiOx膜层。
S30、如图4c所示，在所述栅极绝缘层3上沉积金属氧化物薄膜40，应用光刻工艺将所述金属氧化物薄膜40刻蚀形成图案化的金属氧化物有源层4。
其中，所述金属氧化物薄膜40的材料选自InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上，所述金属氧化物薄膜40的厚度可以选择为
其中，在沉积形成所述金属氧化物薄膜40之后，在退火温度为200℃～450℃的条件下对所述金属氧化物薄膜40进行退火处理。
S40、如图4d所示，在所述金属氧化物有源层4上沉积源漏电极薄膜50，应用光刻工艺将所述源漏电极薄膜50刻蚀形成图案化的源电极5a和漏电极5b。
其中，所述源漏电极薄膜50的材料为铝(Al)或钼(Mo)或者是两者结合的复合膜层结构，所述源漏电极薄膜50的厚度可以选择为
需要说明的是，以上的制备方法中，在多个工艺步骤中使用了光刻工艺(构图工艺)。易于理解的是，在本领域中，薄膜晶体管是通过多次光刻工艺形成结构图形来完成，每一次构图工艺中又分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀。其中，光刻工艺已经是现有的比较成熟的工艺技术，因此每一步骤所采用的光刻工艺的具体过程在此不再展开详细说明。
本实施例提供的金属氧化物薄膜晶体管的制备方法，在制备形成铜材料的栅电极之后，通过对栅电极进行退火处理或控制栅极绝缘层的沉积温度来控制铜材料层的重结晶状态，获得形貌稳定的栅电极。由此，在后续的金属氧化物高温退火过程中，栅电极可以保持稳定的形貌，获得具有良好倾斜锥角(Taper)的栅电极，提升了产品的品质。图5是本实施例制备获得的金属氧化物薄膜晶体管的栅电极的电镜图，如图5所示，与图1的栅电极的形貌相比，本实施例中的栅电极的斜边(如图5中黑色圆圈标示的部分)具有良好倾斜锥角。
实施例2
本实施例提供了一种阵列基板的制备方法，参阅图6以及图7a-图7c，所述阵列基板的制备方法包括步骤：
S100、如图7a所示，在衬底基板1上制备形成阵列排布的金属氧化物薄膜晶体管100。其中，图7a中仅示例性示出了其中的一个薄膜晶体管100。具体地，金属氧化物薄膜晶体管100是采用本发明实施例1提供的制备方法制备形成在所述衬底基板1上。
S200、如图7b所示，在所述金属氧化物薄膜晶体管100上制备形成平坦层200。其中，所述平坦层200的材料为SiOx或SiOx与SiNx的组合，所述平坦层200的厚度可以选择为需要说明的是，当所述平坦层200选择为SiOx与SiNx的组合的多层膜层时，所述平坦层200的最下层(与金属氧化物有源层连接的膜层)应当设置为SiOx膜层。
进一步地，在沉积形成所述平坦层200之后，在退火温度为200℃～450℃的条件下对所述平坦层200进行退火处理，由此可以对金属氧化物有源层沟道表面的缺陷进行修复。
S300、如图7c所示，在所述平坦层200沉积像素电极薄膜300，应用光刻工艺将所述像素电极薄膜300刻蚀形成图案化的像素电极400。其中，所述像素电极400通过过孔电性连接到所述金属氧化物薄膜晶体管100。
其中，所述像素电极薄膜300的材料为ITO，所述像素电极薄膜300的厚度可以选择为
综上所述，本发明提供金属氧化物薄膜晶体管的制备方法，其可以避免铜栅电极的倾斜锥角在后续的金属氧化物高温退火过程中发生劣化的问题。其应用到阵列基板的制备工艺中，可以提升产品的品质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种金属氧化物薄膜晶体管的制备方法，包括在衬底基板上依次制备形成栅电极、栅极绝缘层、金属氧化物有源层以及源电极和漏电极，其特征在于，所述栅电极包括衬垫层和铜金属层；其中，
在形成所述栅电极之后，首先在退火温度不超过270℃的条件下对所述栅电极进行退火处理，然后在所述栅电极上沉积形成所述栅极绝缘层；或者是，
在形成所述栅电极之后，在沉积温度不超过270℃的条件下，直接在所述栅电极上沉积形成所述栅极绝缘层。
2.根据权利要求1所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述制备方法包括步骤：
S10、提供衬底基板，在所述衬底基板上依次沉积形成衬垫薄膜和铜金属薄膜，应用光刻工艺将所述衬垫薄膜和铜金属薄膜刻蚀形成图案化的栅电极；
S20、在所述栅电极上制备形成栅极绝缘层；其中，选择以下两者方式的其中之一制备形成所述栅极绝缘层：
方式一、首先在退火温度不超过270℃的条件下对所述栅电极进行退火处理，然后在沉积温度为300℃以上的条件下，在所述栅电极上沉积形成所述栅极绝缘层；
方式二、在沉积温度不超过270℃的条件下，直接在所述栅电极上沉积形成栅极绝缘层；
S30、在所述栅极绝缘层上沉积金属氧化物薄膜，在退火温度为200℃～450℃的条件下对所述金属氧化物薄膜进行退火处理，应用光刻工艺将所述金属氧化物薄膜刻蚀形成图案化的金属氧化物有源层；
S40、在所述金属氧化物有源层上沉积源漏电极薄膜，应用光刻工艺将所述源漏电极薄膜刻蚀形成图案化的源电极和漏电极。
3.根据权利要求2所述的金属氧化物薄膜晶体管的制备方法，其特征在于，对所述栅电极进行退火处理的退火温度为170℃～270℃。
4.根据权利要求2所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述衬垫薄膜的材料为钼或钛，所述衬垫薄膜的厚度为所述铜金属薄膜的厚度为
5.根据权利要求2所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述栅极绝缘层的材料为SiOx或SiOx与SiNx的组合，所述栅极绝缘层的厚度为
6.根据权利要求2所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述金属氧化物薄膜的材料选自InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上，所述金属氧化物薄膜的厚度为
7.根据权利要求2所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述源漏电极薄膜的材料为铝或钼或者是两者的结合，所述源漏电极薄膜的厚度为
8.一种阵列基板的制备方法，其特征在于，包括：
采用如权利要求1-7任一所述的制备方法在衬底基板上制备形成阵列排布的金属氧化物薄膜晶体管；
在所述金属氧化物薄膜晶体管上制备形成平坦层；
在所述平坦层制备形成图案化的像素电极。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述平坦层的材料为SiOx或SiOx与SiNx的组合，所述平坦层的厚度为所述像素电极的材料为ITO，所述像素电极的厚度为
10.根据权利要求8或9所述的阵列基板的制备方法，其特征在于，在沉积形成所述平坦层之后，在退火温度为200℃～450℃的条件下对所述平坦层进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711482820.9A CN108231598A (zh) | 2017-12-29 | 2017-12-29 | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711482820.9A CN108231598A (zh) | 2017-12-29 | 2017-12-29 | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108231598A true CN108231598A (zh) | 2018-06-29 |
Family
ID=62646166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711482820.9A Pending CN108231598A (zh) | 2017-12-29 | 2017-12-29 | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231598A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671622A (zh) * | 2018-12-20 | 2019-04-23 | 深圳市华星光电半导体显示技术有限公司 | Cu膜、薄膜晶体管及阵列基板的制备方法 |
| CN110265406A (zh) * | 2019-06-06 | 2019-09-20 | 深圳市华星光电技术有限公司 | 阵列基板及制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766423A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 液晶表示装置用アレイ基板 |
| CN102482767A (zh) * | 2009-08-28 | 2012-05-30 | 古河电气工业株式会社 | 溅射靶用铜材料及其制造方法 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103077943A (zh) * | 2012-10-26 | 2013-05-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105514124A (zh) * | 2008-07-31 | 2016-04-20 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN106684122A (zh) * | 2017-01-20 | 2017-05-17 | 京东方科技集团股份有限公司 | 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
2017
- 2017-12-29 CN CN201711482820.9A patent/CN108231598A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766423A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 液晶表示装置用アレイ基板 |
| CN105514124A (zh) * | 2008-07-31 | 2016-04-20 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN102482767A (zh) * | 2009-08-28 | 2012-05-30 | 古河电气工业株式会社 | 溅射靶用铜材料及其制造方法 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103077943A (zh) * | 2012-10-26 | 2013-05-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106684122A (zh) * | 2017-01-20 | 2017-05-17 | 京东方科技集团股份有限公司 | 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671622A (zh) * | 2018-12-20 | 2019-04-23 | 深圳市华星光电半导体显示技术有限公司 | Cu膜、薄膜晶体管及阵列基板的制备方法 |
| WO2020124794A1 (zh) * | 2018-12-20 | 2020-06-25 | 深圳市华星光电半导体显示技术有限公司 | Cu膜、薄膜晶体管及阵列基板的制备方法 |
| CN110265406A (zh) * | 2019-06-06 | 2019-09-20 | 深圳市华星光电技术有限公司 | 阵列基板及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN104253159B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN107799570A (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| CN103765596B (zh) | 薄膜晶体管 | |
| CN108231795A (zh) | 阵列基板、制作方法、显示面板及显示装置 | |
| US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
| CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| WO2012044344A1 (en) | Method of making oxide thin film transistor array, and device incorporating the same | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
| CN106783871A (zh) | 一种阵列基板、显示面板及制作方法 | |
| CN106887424A (zh) | 导电图案结构及其制备方法、阵列基板和显示装置 | |
| CN104183648A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN106098560B (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN106252395A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN107195634A (zh) | 一种tft阵列基板及其制作方法 | |
| CN108231598A (zh) | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 | |
| CN103022083B (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| CN103022077A (zh) | 一种含氧化物薄膜晶体管的oled装置 | |
| CN104766891A (zh) | 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法 | |
| WO2016132681A1 (ja) | 積層体及び積層体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180629 |