CN109671622A - Cu膜、薄膜晶体管及阵列基板的制备方法 - Google Patents

Cu膜、薄膜晶体管及阵列基板的制备方法 Download PDF

Info

Publication number
CN109671622A
CN109671622A CN201811565337.1A CN201811565337A CN109671622A CN 109671622 A CN109671622 A CN 109671622A CN 201811565337 A CN201811565337 A CN 201811565337A CN 109671622 A CN109671622 A CN 109671622A
Authority
CN
China
Prior art keywords
film
preparation
high temperature
tft
pretreated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811565337.1A
Other languages
English (en)
Inventor
李嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811565337.1A priority Critical patent/CN109671622A/zh
Priority to PCT/CN2019/076847 priority patent/WO2020124794A1/zh
Publication of CN109671622A publication Critical patent/CN109671622A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例公开了一种Cu膜、薄膜晶体管及阵列基板的制备方法。该Cu膜的制备方法包括：在玻璃基板上沉积形成Cu膜；在Cu膜之上形成光阻图形；对Cu膜刻蚀出所需要的金属图形；对刻蚀金属图形的Cu膜进行高温预处理，该高温预处理的温度为150℃～300℃。本发明实施例中利用试验推论得出Cu吸放热理论，对刻蚀金属图形的Cu膜进行高温预处理，然后进行其他制程，可以得到较好Taper角，避免因圆形Taper导致的尖端放电，提高TFT生产良率。

Description

Cu膜、薄膜晶体管及阵列基板的制备方法
技术领域
本发明涉及半导体材料技术领域，具体涉及一种Cu膜、薄膜晶体管及阵列基板的制备方法。
背景技术
现今科技蓬勃发展，信息商品种类推陈出新，满足了大众不同的需求。早期显示器多半为阴极射线管(Cathode Ray Tube，CRT)显示器，由于其体积庞大与耗电量大，而且所产生的辐射对于长时间使用显示器的使用者而言，有危害身体的问题。因此，现今市面上的显示器渐渐将由液晶显示器(Liquid Crystal Display，LCD)取代旧有的CRT显示器，而随着尺寸不停的做大，电极导线的延迟成了急需解决的问题，Cu导线的开发应运而生，但Cu导线因氧化及刻蚀问题，导致薄膜晶体管(Thin-film transistor，TFT)良率不高。
发明内容
本发明实施例提供一种Cu膜、薄膜晶体管及阵列基板的制备方法，对刻蚀金属图形的Cu膜进行高温预处理，然后进行其他制程，可以得到较好Taper角，避免因圆形Taper导致的尖端放电，提高TFT生产良率。
为解决上述问题，第一方面，本申请提供一种Cu膜的制备方法，所述方法包括：
在玻璃基板上沉积形成Cu膜；
在所述Cu膜之上形成光阻图形；
对所述Cu膜刻蚀出所需要的金属图形；
对刻蚀金属图形的Cu膜进行高温预处理，所述高温预处理的温度为150℃～300℃。
进一步的，所述在玻璃基板上沉积形成Cu膜的步骤，包括：
采用物理气相沉积工艺在玻璃基板上沉积形成Cu膜。
进一步的，所述Cu膜厚度为1000～4000埃。
进一步的，所述对所述Cu膜刻蚀出所需要的金属图形的步骤包括：
利用干法刻蚀和湿法刻蚀结合对所述Cu膜刻蚀出所需要的金属图形。
进一步的，所述高温预处理的温度为160℃～270℃。
进一步的，所述高温预处理的温度为190℃。
进一步的，所述高温预处理的时间为2min～120min。
进一步的，所述高温预处理的环境为真空、大气或N2的加热环境。
第二方面，本申请提供一种薄膜晶体管的制备方法，所述方法包括利用如第一方面中任一项所述Cu膜的制备方法制备栅极金属层或源漏极金属层的步骤。
第三方面，本申请提供一种阵列基板的制备方法，包括如第二方面所述的薄膜晶体管的制备方法制备薄膜晶体管的步骤。
本发明实施例方法通过在玻璃基板上沉积形成Cu膜；在Cu膜之上形成光阻图形；对Cu膜刻蚀出所需要的金属图形；对刻蚀金属图形的Cu膜进行高温预处理，该高温预处理的温度为150℃～300℃。本发明实施例中利用试验推论得出Cu吸放热理论，对刻蚀金属图形的Cu膜进行高温预处理，然后进行其他制程，可以得到较好Taper角，避免因圆形Taper导致的尖端放电，提高TFT生产良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种Cu膜的制备方法的一个实施例流程示意图；
图2是Cu膜不经过高温预处理的结构示意图；
图3是本发明实施例提供的Cu膜的制备方法中Cu膜经过高温预处理后的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
近年来，随着半导体设备的高速化、配线图案的微细化，高于Al导电性且电子迁移耐性等也良好的Cu作为配线、镀Cu的晶种层、接触插头的材料备受瞩目。作为该Cu的成膜方法，大多使用以溅射法为代表的物理蒸镀(Physical Vapor Deposition，PVD)法，但伴随半导体设备的微细化，阶跃式覆盖率(Step coverage)差这一缺点变得明显。因此，作为Cu膜的成膜方法，一直使用着通过含有Cu的原料气体的热分解反应和该原料气体利用还原性气体的还原反应在基板上形成Cu膜的化学气相沉积生长(Chemical Vapor Deposition，CVD)法。
薄膜晶体管(Thin-film transistor，TFT)是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如半导体主动层、介电层和金属电极层。薄膜晶体管对显示器件的工作性能具有十分重要的作用。
现今市面上的显示器渐渐将由液晶显示器(Liquid Crystal Display，LCD)取代旧有的CRT显示器，而随着尺寸不停的做大，电极导线的延迟成了急需解决的问题，Cu导线的开发应运而生(例如在TFT的制备过程中，可以通过制备Cu膜形成TFT的栅极和源漏极)，但Cu导线因氧化及刻蚀问题，导致薄膜晶体管TFT生产良率不高。
如图1所示，为本发明实施例中Cu膜的制备方法的一个实施例示意图，该方法包括：
S101、在玻璃基板上沉积形成Cu膜。
具体的，本发明实施例中，所述在玻璃基板上沉积形成Cu膜的步骤，具体可以包括：采用物理气相沉积工艺在玻璃基板上沉积形成Cu膜。
物理气相沉积(Physical Vapor Deposition，PVD)指利用物理过程实现物质转移，将原子或分子由源转移到基材表面上的过程。它的作用是可以使某些有特殊性能(强度高、耐磨性、散热性、耐腐性等)的微粒喷涂在性能较低的母体上，使得母体具有更好的性能。PVD工艺在薄膜晶体管制备过程中广泛采用。
进一步的，本发明实施例中，Cu膜厚度为1000～4000埃。在本发明一些实施例中，作为优选，Cu膜厚度为900～3800埃。
S102、在所述Cu膜之上形成光阻图形。
光阻，亦称为光阻剂，是一个用在许多工业制程上的光敏材料。像是光刻技术，可以在材料表面刻上一个图案的被覆层。光阻有两种，正向光阻(positive photoresist)和负向光阻(negative photoresist)，正向光阻是光阻的一种，其照到光的部分会溶于光阻显影液，而没有照到光的部分不会溶于光阻显影液。负向光阻是光阻的另一种，其照到光的部分不会溶于光阻显影液，而没有照到光的部分会溶于光阻显影液。本发明实施例中，光阻图像可以是正向光阻或负向光阻形成的光阻图形，具体不作限定。
S103、对所述Cu膜刻蚀出所需要的金属图形。
刻蚀，英文为Etch，它是半导体制造工艺，微电子IC制造工艺以及微纳制造工艺中的一种相当重要的步骤。是与光刻相联系的图形化(pattern)处理的一种主要工艺。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分。随着微制造工艺的发展，广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。
刻蚀最简单最常用分类是：干法刻蚀和湿法刻蚀。显而易见，它们的区别就在于湿法使用溶剂或溶液来进行刻蚀。湿法刻蚀是一个纯粹的化学反应过程，是指利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分而达到刻蚀目的。其特点是：湿法刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀。干法刻蚀种类很多，包括光挥发、气相腐蚀、等离子体腐蚀等。其优点是：各向异性好，选择比高，可控性、灵活性、重复性好，细线条操作安全，易实现自动化，无化学废液，处理过程未引入污染，洁净度高。缺点是：成本高，设备复杂。干法刻蚀主要形式有纯化学过程(如屏蔽式，下游式，桶式)，纯物理过程(如离子铣)，物理化学过程，常用的有反应离子刻蚀RIE，离子束辅助自由基刻蚀ICP等。干法刻蚀方式同样有很多，一般有：溅射与离子束铣蚀，等离子刻蚀(Plasma Etching)，高压等离子刻蚀，高密度等离子体(HDP)刻蚀，反应离子刻蚀(RIE)。另外，化学机械抛光CMP，剥离技术等等也可看成是广义刻蚀的一些技术。
本发明实施例中，对所述Cu膜刻蚀出所需要的金属图形的步骤具体可以包括：利用干法刻蚀和湿法刻蚀结合对所述Cu膜刻蚀出所需要的金属图形。具体的，例如，即可以先利用湿法刻蚀Cu膜，然后利用干法刻蚀Cu膜，以刻蚀出所需要的金属图形。
S104、对刻蚀金属图形的Cu膜进行高温预处理，所述高温预处理的温度为150℃～300℃。
本发明实施例中，对刻蚀金属图形的Cu膜进行高温预处理可以是在退火设备中进行，也可以是其他具有加热腔室的设备中进行，例如RTA、Oven、CVD Heater腔室等具备加热腔室的设备。
本发明实施例方法通过在玻璃基板上沉积形成Cu膜；在Cu膜之上形成光阻图形；对Cu膜刻蚀出所需要的金属图形；对刻蚀金属图形的Cu膜进行高温预处理，该高温预处理的温度为150℃～300℃。本发明实施例中利用试验推论得出Cu吸放热理论，对刻蚀金属图形的Cu膜进行高温预处理，然后进行其他制程，可以得到较好Taper角，避免因圆形Taper导致的尖端放电，提高TFT生产良率。
本发明实施例中，经过试验推论后，经DSC(差示扫描量热仪记录)解析发现，在高温预处理设备中，在室温以每分钟10°左右进行升温，然后进行降温，在160℃出现波峰，在270℃左右再次出现波峰，然后再次进行升温发现没有再出现波谷和波峰。因此优选的，所述高温预处理的温度为160℃～270℃。进一步的，所述高温预处理的温度可以为190℃。
另外，所述高温预处理的时间为2min～120min。作为优选，高温预处理的时间为3min～50min。特别的，所述高温预处理的时间为5min。
本发明一些实施例中，所述高温预处理的环境可以为真空、大气或N2的加热环境。当然，在本发明其他实施例中，所述高温预处理的环境还可以为洁净干燥的压缩空气(Clean Dry Air，CDA)。
在对刻蚀金属图形的Cu膜进行高温预处理之后，本发明实施例中可以进行其他制程，例如CVD成膜栅极绝缘层(GI层)到基板上。其中，CVD是Chemical Vapor Deposition的简称，是指高温下的气相反应，例如，金属卤化物、有机金属、碳氢化合物等的热分解，氢还原或使它的混合气体在高温下发生化学反应以析出金属、氧化物、碳化物等无机材料的方法。
如图2、图3所示，图2为Cu膜不经过高温预处理的结构示意图，经过测量，Taper角为58.03°，容易导致的尖端放电，如图3所示，为Cu膜经过高温预处理的后结构示意图，经过测量，Taper角为47.41°，相对未经高温预处理的Taper角，Taper角较好，避免因圆形Taper导致的尖端放电，提高TFT生产良率。
为了更好实施本发明实施例中Cu膜的制备方法，在Cu膜的制备方法的基础之上，本发明实施例中，还提供一种薄膜晶体管的制备方法，所述方法包括利用如本发明实施例中任一项所述Cu膜的制备方法制备栅极金属层或源漏极金属层的步骤。
其中，在薄膜晶体管的制备方法制备栅极金属层或源漏极金属层之后，本发明实施例中薄膜晶体管的制备方法可以进行其他制程，例如CVD成膜栅极绝缘层(GI层)到基板上。
为了更好实施本发明实施例中Cu膜的制备方法，在薄膜晶体管的制备方法的基础之上，另外，本发明实施例中还提供一种阵列基板的制备方法，包括所述的薄膜晶体管的制备方法制备薄膜晶体管的步骤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对Cu膜的制备方法的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种Cu膜、薄膜晶体管及阵列基板的制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种Cu膜的制备方法，其特征在于，所述方法包括：
在玻璃基板上沉积形成Cu膜；
在所述Cu膜之上形成光阻图形；
对所述Cu膜刻蚀出所需要的金属图形；
对刻蚀金属图形的Cu膜进行高温预处理，所述高温预处理的温度为150℃～300℃。
2.根据权利要求1所述Cu膜的制备方法，其特征在于，所述在玻璃基板上沉积形成Cu膜的步骤，包括：
采用物理气相沉积工艺在玻璃基板上沉积形成Cu膜。
3.根据权利要求2所述Cu膜的制备方法，其特征在于，所述Cu膜厚度为1000～4000埃。
4.根据权利要求1所述Cu膜的制备方法，其特征在于，所述对所述Cu膜刻蚀出所需要的金属图形的步骤包括：
利用干法刻蚀和湿法刻蚀结合对所述Cu膜刻蚀出所需要的金属图形。
5.根据权利要求1所述Cu膜的制备方法，其特征在于，所述高温预处理的温度为160℃～270℃。
6.根据权利要求5所述Cu膜的制备方法，其特征在于，所述高温预处理的温度为190℃。
7.根据权利要求1所述Cu膜的制备方法，其特征在于，所述高温预处理的时间为2min～120min。
8.根据权利要求1所述Cu膜的制备方法，其特征在于，所述高温预处理的环境为真空、大气或N2的加热环境。
9.一种薄膜晶体管的制备方法，其特征在于，所述方法包括利用如权利要求1～8中任一项所述Cu膜的制备方法制备栅极金属层或源漏极金属层的步骤。
10.一种阵列基板的制备方法，其特征在于，包括如权利要求9所述的薄膜晶体管的制备方法制备薄膜晶体管的步骤。
CN201811565337.1A 2018-12-20 2018-12-20 Cu膜、薄膜晶体管及阵列基板的制备方法 Pending CN109671622A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811565337.1A CN109671622A (zh) 2018-12-20 2018-12-20 Cu膜、薄膜晶体管及阵列基板的制备方法
PCT/CN2019/076847 WO2020124794A1 (zh) 2018-12-20 2019-03-04 Cu膜、薄膜晶体管及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811565337.1A CN109671622A (zh) 2018-12-20 2018-12-20 Cu膜、薄膜晶体管及阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN109671622A true CN109671622A (zh) 2019-04-23

Family

ID=66144064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811565337.1A Pending CN109671622A (zh) 2018-12-20 2018-12-20 Cu膜、薄膜晶体管及阵列基板的制备方法

Country Status (2)

Country Link
CN (1) CN109671622A (zh)
WO (1) WO2020124794A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282107A (zh) * 1999-07-22 2001-01-31 株式会社半导体能源研究所 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法
KR100657758B1 (ko) * 2005-08-02 2006-12-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法
JP2018107246A (ja) * 2016-12-26 2018-07-05 日本電気硝子株式会社 膜付き基板の製造方法及び金属膜用エッチング液

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111478B2 (ja) * 1991-02-06 2000-11-20 三菱電機株式会社 金属薄膜のテーパーエッチング方法及び薄膜トランジスタ
CN105931991B (zh) * 2016-06-17 2019-02-12 深圳市华星光电技术有限公司 电极的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282107A (zh) * 1999-07-22 2001-01-31 株式会社半导体能源研究所 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法
KR100657758B1 (ko) * 2005-08-02 2006-12-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
JP2018107246A (ja) * 2016-12-26 2018-07-05 日本電気硝子株式会社 膜付き基板の製造方法及び金属膜用エッチング液
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法

Also Published As

Publication number Publication date
WO2020124794A1 (zh) 2020-06-25

Similar Documents

Publication Publication Date Title
CN102881654B (zh) 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
CN103646855B (zh) 石墨烯器件的制作方法
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN105336792B (zh) 碳纳米管半导体器件及其制备方法
CN108475620A (zh) 通过氟处理进行的igzo钝化的氧空位
CN104952792B (zh) Tft基板结构的制作方法
WO2013127220A1 (zh) 阵列基板、阵列基板的制备方法及显示装置
CN107946189A (zh) 一种薄膜晶体管及其制备方法
CN107910249B (zh) 制备二维面内异质结的方法
CN101499406B (zh) 一种在绝缘衬底上制作硅化物纳米结构的方法
CN103820784B (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN107012443A (zh) 一种绝缘衬底图形化直接生长石墨烯的工艺方法
CN102915929B (zh) 一种石墨烯场效应器件制备方法
CN106229344B (zh) 薄膜晶体管、其制备方法及显示装置
CN105006482B (zh) 一种石墨烯场效应晶体管的制备方法
JPH0317909A (ja) 酸化物導電膜の成膜加工方法
CN106252203B (zh) 金属氧化物半导体层的结晶方法及半导体结构
CN111916524B (zh) 一种仿视网膜成像的硫化钼光探测器及其制备方法
CN109671622A (zh) Cu膜、薄膜晶体管及阵列基板的制备方法
CN103570001A (zh) 一种绝缘体上二维薄膜材料的制备方法
CN104979038B (zh) 拓扑绝缘体/石墨烯复合柔性透明导电薄膜及其制备方法与应用
CN104576515A (zh) 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板
CN109796009A (zh) 一种图形化石墨烯的制备方法
CN104465328A (zh) 可控清除石墨烯-金属接触区域残留光学光刻胶的方法
CN103383925B (zh) 显示设备、裸眼3d功能面板的信号基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190423