CN107910249B - 制备二维面内异质结的方法 - Google Patents

制备二维面内异质结的方法 Download PDF

Info

Publication number
CN107910249B
CN107910249B CN201711127118.0A CN201711127118A CN107910249B CN 107910249 B CN107910249 B CN 107910249B CN 201711127118 A CN201711127118 A CN 201711127118A CN 107910249 B CN107910249 B CN 107910249B
Authority
CN
China
Prior art keywords
transition metal
junctions
substrate
silica
hetero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711127118.0A
Other languages
English (en)
Other versions
CN107910249A (zh
Inventor
李绍娟
袁建
孙甜
马玮良
拓明芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201711127118.0A priority Critical patent/CN107910249B/zh
Publication of CN107910249A publication Critical patent/CN107910249A/zh
Application granted granted Critical
Publication of CN107910249B publication Critical patent/CN107910249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02614Transformation of metal, e.g. oxidation, nitridation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种制备二维面内异质结的方法:在平面的基底表面蒸镀一层过渡金属或其氧化物,形成0.2‑2nm的蒸镀层;在部分蒸镀层表面修饰200nm‑2μm的光刻胶,形成光刻胶的阵列,使蒸镀层表面周期性的排布有未覆盖光刻胶的区域;在未覆盖光刻胶的区域沉积20‑200nm的二氧化硅,去胶,使得蒸镀层的表面形成二氧化硅阵列以及未覆盖二氧化硅的区域;使用硫源将未覆盖二氧化硅的区域进行硫化,除去二氧化硅阵列,暴露出过渡金属或其氧化物;使用硒源将暴露出的过渡金属或其氧化物进行硒化,形成二维面内异质结。本发明采用二氧化硅作为保护牺牲层,选择性的对过渡金属或其氧化物进行硫化和硒化,可在任意基底上形成大面积的二维面内异质结,不需要二次套刻和对准。

Description

制备二维面内异质结的方法
技术领域
本发明涉及半导体异质结制备技术领域,尤其涉及一种制备二维面内异质结的方法。
背景技术
半导体异质结是半导体微纳器件的基本组成单元。随着二维材料的发现和种类的不断增多,基于二维材料的异质结为二维材料的应用开辟了更大的空间。当前主流的二维异质结构材料制备途径是使用类似制备石墨烯的胶带剥离法加上后期的干法定向转移进行堆叠,该方法只能获得有限尺寸的二维材料,并且产率非常低,不同层之间的对准难度高,该方法后期还需要使用干法定向转移制备二维叠层异质结。
发明内容
为解决上述技术问题,本发明的目的是提供一种制备二维面内异质结的方法,本发明采用二氧化硅作为保护牺牲层,选择性的对过渡金属或其氧化物进行硫化和硒化,可在任意基底上形成大面积的二维面内异质结,具有产率高、制备简易、对准精度高的优势。
本发明提供了一种制备二维面内异质结的方法,包括以下步骤:
(1)在平面的基底表面蒸镀一层过渡金属或者过渡金属氧化物,形成过渡金属或者过渡金属氧化物的蒸镀层;其中,蒸镀层的厚度为0.2-2nm;
(2)在部分蒸镀层表面修饰光刻胶,形成光刻胶的阵列,使蒸镀层表面周期性的排布有未覆盖光刻胶的区域;其中,光刻胶的厚度为200nm-2μm;
(3)在未覆盖光刻胶的区域沉积二氧化硅(SiO2),去除光刻胶,使得蒸镀层的表面形成二氧化硅阵列以及未覆盖二氧化硅的区域;其中,二氧化硅阵列的厚度为20-200nm;
(4)使用硫源将未覆盖二氧化硅的区域进行硫化,然后除去二氧化硅阵列,暴露出过渡金属或者过渡金属氧化物;
(5)使用硒源将暴露出的过渡金属或过渡金属氧化物进行硒化,形成二维面内异质结。
进一步地,在步骤(1)中,过渡金属为铂(Pt)、钼(Mo)、钨(W)、锰、镍、镉、钯等过渡金属。优选地,过渡金属为铂(Pt)。
进一步地,在步骤(1)中,过渡金属氧化物为氧化铂、氧化钼、氧化钨、氧化锰、氧化镍等。
进一步地,在步骤(1)中,基底为二氧化硅的掺杂硅片、云母、石英或耐高温玻璃等。
进一步地,在步骤(4)中,硫源为硫粉、硫化钠或硫化氢。优选地,硫源为硫粉。
进一步地,在步骤(4)中,在双温去区管式炉内,将基底加热到550-750℃,将硫源加热到115-130度后形成含硫气氛,含硫气氛接触未覆盖二氧化硅的区域,进行硫化。
进一步地,在步骤(4)中,采用碱的水溶液将二氧化硅阵列腐蚀掉以除去二氧化硅阵列。
进一步地,碱为氢氧化钠、氢氧化钾和碳酸钠中的一种或几种。
进一步地,在步骤(5)中,硒源为硒粉或硒化氢。优选地,硒源为硒粉。
进一步地,在步骤(5)中,在双温去区管式炉内,将基底加热到400-600℃,将硒源加热到230-245度后形成含硒气氛,含硒气氛接触暴露出的过渡金属或者过渡金属氧化物,进行硒化。
在采用本发明的方法制备出二维面内异质结后,还可以进一步制备光电器件,具体包括以下步骤:
(6)将二维面内异质结转移到其他基底上,然后在二维面内异质结上形成金属电极,得到所述光电器件。
进一步地,其他基底选自聚合物柔性基底、常规玻璃、石英等基底。
进一步地,金属电极为钛电极、金电极、铬电极、铝电极、镍电极中的一种或两种。
借由上述方案,本发明至少具有以下优点:
(1)采用SiO2作为保护牺牲层,选择性地对过渡金属或其氧化物分别进行硫化和硒化(两步转化法),不同二维材料层之间的对准精度高,解决传统手撕法层与层之间对准难的问题
(2)利用SiO2辅助作为保护牺牲层的两步转化法,可在任意基底上形成大面积图案化的二维面内异质结,一次成膜产率高。
(3)二维面内异质结形成过程中不需要二次套刻和对准,产率高。
(4)本发明可以根据设计需要可控地实现基于二维材料的大面积面内异质结,其制备的二维面内异质结可以成功转移到其他任意基底,包括聚合物柔性基底、常规玻璃、石英基底等,基于此异质结阵列可以进一步构筑异质结型光探测器阵列等光电器件,为二维层状材料异质结的未来应用提供了一种有效的制备手段。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是本发明实施例1中铂/SiO2基底的结构示意图;
图2是本发明实施例1中旋涂光刻胶后的基底的结构示意图;
图3是本发明实施例1中形成光刻胶的阵列后的基底的结构示意图;
图4是本发明实施例1中形成SiO2的阵列后的基底的结构示意图;
图5是本发明实施例1中第(3)步处理后的基底的结构示意图;
图6是本发明实施例1中第(4)步处理后的基底的结构示意图;
图7是本发明实施例1中第(5)步处理后的基底的结构示意图;
图8是本发明实施例1中第(6)步处理后形成的PtS2/PtSe2面内异质结的结构示意图;
附图标记说明:
1-基底;2-蒸镀层;3-光刻胶;20-暴露的过渡金属区域;30-覆盖光刻胶的区域;4-覆盖了SiO2的过渡金属区域;21-未覆盖SiO2的过渡金属区域;22-PtS2;23-PtSe2
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
实施例1
参见图1-8,本实施例提供了一种PtS2/PtSe2面内异质结的方法,包括以下步骤:
(1)准备300nm厚的基底1,基底1的材质为具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在基底1的上表面蒸镀一层厚度为0.2nm的过渡金属,形成蒸镀层2,材质为铂,形成铂/SiO2基底(图1);
(3)在蒸镀层2的表面旋涂光刻胶3(厚度为200nm,图2),随后曝光、显影,在金属铂的上表面形成光刻胶的阵列,其中一部分为暴露的过渡金属区域20,一部分为覆盖光刻胶的区域30(图3);
(3)在带有光刻胶的铂/SiO2基底上采用磁控溅射法生长厚度为20nm的SiO2(图4),随后去胶、剥离,在铂/SiO2基底上形成SiO2的阵列,此时基底上具有覆盖了SiO2的过渡金属区域4以及未覆盖SiO2的过渡金属区域21(图5);
(4)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为550度。将硫粉放在低温区,在115度下进行挥发,使得未覆盖SiO2的过渡金属区域21暴露在硫气氛中被硫化后形成PtS222(图6);
(5)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,再次显露出暴露的过渡金属区域20(图7);
(6)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为400度,将硒粉放在低温区,在245度下进行挥发,使得暴露的过渡金属区域20暴露在硒气氛中被硒化后形成PtSe2 23(图8)。将样品取出,自然降温后在基底上形成大面积的PtS2/PtSe2面内异质结。
实施例2
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为2nm的金属铂,形成铂/SiO2基底;
(3)旋涂光刻胶(厚度为2μm),随后曝光、显影,在金属铂的上表面形成光刻胶的阵列,其中一部分为暴露的金属区域,一部分为覆盖光刻胶的区域;
(3)在带有光刻胶的铂/SiO2基底上采用磁控溅射法生长厚度为20nm的SiO2,随后去胶、剥离,在铂/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2的过渡金属区域以及覆盖了SiO2的过渡金属区域;
(4)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为750度。将硫粉放在低温区,在130度下进行挥发,使得未覆盖SiO2的过渡金属区域暴露在硫气氛中被硫化后形成PtS2
(5)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,再次显露出暴露的过渡金属区域,其为未硫化的过渡金属区域;
(6)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为500度,将硒粉放在低温区,在230度下进行挥发,使得未硫化的过渡金属区域暴露在硒气氛中被硒化后形成PtSe2。将样品取出,自然降温后在基底上形成大面积的PtS2/PtSe2面内异质结。
实施例3
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为1nm的金属铂,形成铂/SiO2基底;
(3)光刻,随后曝光、显影,在金属铂的上表面形成光刻胶(厚度为500nm)的阵列;
(4)在带有光刻胶的铂/SiO2基底上采用磁控溅射法生长厚度为35nm的SiO2,随后去胶、剥离,在铂/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2以及覆盖了SiO2的过渡金属区域;
(5)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为600度。将硫粉放在低温区,在120度下进行挥发,使得未覆盖SiO2的过渡金属区域暴露在硫气氛中被硫化后形成PtS2
(6)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,暴露出未硫化的过渡金属区域;
(7)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为450度,将硒粉放在低温区,在240度下进行挥发,使得未硫化的过渡金属区域暴露在硒气氛中被硒化后形成PtSe2。将样品取出,自然降温后在基底上形成大面积的PtS2/PtSe2面内异质结。
实施例4
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为1nm的金属钼(Mo),形成Mo/SiO2基底;
(3)光刻,随后曝光、显影,在金属钼的上表面形成光刻胶(厚度为1μm)的阵列;
(4)在带有光刻胶的钼(Mo)/SiO2基底上采用磁控溅射法生长厚度为35nm的SiO2,随后去胶、剥离,在钼(Mo)/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2以及覆盖了SiO2的过渡金属区域;
(5)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为750度。将硫粉放在低温区,在120度下进行挥发,使得未覆盖SiO2的金属区域暴露在硫气氛中被硫化后形成MoS2
(6)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,暴露出未硫化的过渡金属区域;
(7)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为600度,将硒粉放在低温区,在240度下进行挥发,使得未硫化的金属区域暴露在硒气氛中被硒化后形成MoSe2。将样品取出,自然降温后在基底上形成大面积的MoS2/MoSe2面内异质结。
实施例5
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为1nm的金属钨(W),形成W/SiO2基底;
(3)光刻,随后曝光、显影,在金属钨的上表面形成光刻胶(厚度为1.5μm)的阵列;
(4)在带有光刻胶的钨(W)/SiO2基底上采用磁控溅射法生长厚度为35nm的SiO2,随后去胶、剥离,在钨(W)/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2以及覆盖了SiO2的金属区域;
(5)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为750度。将硫粉放在低温区,在120度下进行挥发,使得未覆盖SiO2的金属区域暴露在硫气氛中被硫化后形成WS2
(6)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,暴露出未硫化的金属区域;
(7)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为600度,将硒粉放在低温区,在240度下进行挥发,使得未硫化的金属区域暴露在硒气氛中被硒化后形成WSe2。将样品取出,自然降温后在基底上形成大面积的WS2/WSe2面内异质结。
实施例6
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为1nm的MoO3,形成MoO3/SiO2基底;
(3)光刻,随后曝光、显影,在MoO3的上表面形成光刻胶(厚度为400nm)的阵列;
(4)在带有光刻胶的MoO3/SiO2基底上采用磁控溅射法生长厚度为35nm的SiO2,随后去胶、剥离,在MoO3/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2以及覆盖了SiO2的MoO3区域;
(5)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为750度。将硫粉放在低温区,在120度下进行挥发,使得未覆盖SiO2的MoO3区域暴露在硫气氛中被硫化后形成MoS2
(6)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,暴露出未硫化的金属区域;
(7)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为600度,将硒粉放在低温区,在240度下进行挥发,使得未硫化的MoO3区域暴露在硒气氛中被硒化后形成MoSe2。将样品取出,自然降温后在基底上形成大面积的MoS2/MoSe2面内异质结。
实施例7
(1)准备300nm厚的具有SiO2的P型高掺杂硅片,分别用丙酮、乙醇、去离子水进行清洗,然后用氮气枪将硅片吹干;
(2)采用电子束蒸发、磁控溅射或者原子层沉积法在硅片上表面蒸镀一层厚度为1nm的WO3,形成WO3/SiO2基底;
(3)光刻,随后曝光、显影,在WO3的上表面形成光刻胶(厚度为800nm)的阵列;
(4)在带有光刻胶的WO3/SiO2基底上采用磁控溅射法生长厚度为35nm的SiO2,随后去胶、剥离,在WO3/SiO2基底上形成SiO2的阵列;此时基底上具有未覆盖SiO2以及覆盖了SiO2的WO3区域;
(5)将基底放到双温区管式炉中,并将基底放在高温区,控制温度为750度。将硫粉放在低温区,在120度下进行挥发,使得未覆盖SiO2的WO3区域暴露在硫气氛中被硫化后形成WS2
(6)将基底取出,采用氢氧化钠水溶液将上述第(3)步溅射生长的SiO2完全腐蚀掉,暴露出未硫化的WO3区域;
(7)将基底再次放到双温区管式炉,并将基底放在高温区,控制温度为600度,将硒粉放在低温区,在240度下进行挥发,使得未硫化的WO3区域暴露在硒气氛中被硒化后形成WSe2。将样品取出,自然降温后在基底上形成大面积的WS2/WSe2面内异质结。
以实施例1制备的PtS2/PtSe2面内异质结为例,采用氢氧化钠溶液将基底上的SiO2腐蚀掉,然后将PtS2/PtSe2面内异质结转移到其他任意基底上,比如柔性衬底、玻璃、石英等基底。
在光刻机的显微镜下寻找适合作的位置,随后曝光、显影;使用电子束蒸镀金属钛和金,随后用丙酮溶液去除剩余的光刻胶,形成金属电极,随后用于各类光电器件的制备。
以上所述仅是本发明的优选实施方式,并不用于限制本发明,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为本发明的保护范围。

Claims (10)

1.一种制备二维面内异质结的方法,其特征在于,包括以下步骤:
(1)在平面的基底表面蒸镀一层过渡金属或者过渡金属氧化物,形成过渡金属或者过渡金属氧化物的蒸镀层;其中,所述蒸镀层的厚度为0.2-2nm;
(2)在部分所述蒸镀层表面修饰光刻胶,形成光刻胶的阵列,使所述蒸镀层表面周期性的排布有未覆盖光刻胶的区域;其中,所述光刻胶的厚度为200nm-2μm;
(3)在所述未覆盖光刻胶的区域沉积二氧化硅,去除光刻胶,使得所述蒸镀层的表面形成二氧化硅阵列以及未覆盖二氧化硅的区域;其中,所述二氧化硅阵列的厚度为20-200nm;
(4)使用硫源将所述未覆盖二氧化硅的区域进行硫化,然后除去所述二氧化硅阵列,暴露出过渡金属或者过渡金属氧化物;
(5)使用硒源将暴露出的过渡金属或者过渡金属氧化物进行硒化,形成所述二维面内异质结。
2.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(1)中,所述过渡金属为铂、钼、钨、锰、镍、镉或钯中的一种。
3.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(1)中,所述过渡金属氧化物为氧化铂、氧化钼、氧化钨、氧化锰或氧化镍中的一种。
4.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(1)中,所述基底为具有二氧化硅的掺杂硅片、云母、石英或耐高温玻璃中的一种。
5.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(4)中,所述硫源为硫粉、硫化钠或硫化氢中的一种。
6.根据权利要求1或5所述的制备二维面内异质结的方法,其特征在于:在步骤(4)中,将基底加热到550-750℃,将所述硫源加热到115-130度后形成含硫气氛,所述含硫气氛接触未覆盖二氧化硅的区域,进行硫化。
7.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(4)中,采用碱的水溶液将所述二氧化硅阵列腐蚀掉以除去所述二氧化硅阵列。
8.根据权利要求7所述的制备二维面内异质结的方法,其特征在于:所述碱为氢氧化钠和/或氢氧化钾。
9.根据权利要求1所述的制备二维面内异质结的方法,其特征在于:在步骤(5)中,所述硒源为硒粉或硒化氢。
10.根据权利要求1或9所述的制备二维面内异质结的方法,其特征在于:在步骤(5)中,将基底加热到400-600℃,将所述硒源加热到230-245℃后形成含硒气氛,所述含硒气氛接触暴露出的过渡金属或者过渡金属氧化物,进行硒化。
CN201711127118.0A 2017-11-15 2017-11-15 制备二维面内异质结的方法 Active CN107910249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711127118.0A CN107910249B (zh) 2017-11-15 2017-11-15 制备二维面内异质结的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711127118.0A CN107910249B (zh) 2017-11-15 2017-11-15 制备二维面内异质结的方法

Publications (2)

Publication Number Publication Date
CN107910249A CN107910249A (zh) 2018-04-13
CN107910249B true CN107910249B (zh) 2019-07-05

Family

ID=61845370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711127118.0A Active CN107910249B (zh) 2017-11-15 2017-11-15 制备二维面内异质结的方法

Country Status (1)

Country Link
CN (1) CN107910249B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108546924B (zh) * 2018-05-14 2021-02-02 中南大学 二硒化钼/石墨复合材料及其制备方法和应用
CN109378384B (zh) * 2018-09-27 2019-10-25 华中科技大学 一种硫化钼钙钛矿复合柔性光探测阵列器件及其制备方法
CN109904059A (zh) * 2019-01-16 2019-06-18 清华大学 贵金属化合物的制备方法及其应用
CN109668942B (zh) * 2019-01-28 2021-02-12 清华大学 二维金属/氧化物异质结,其制备方法以及传感器
CN111005005B (zh) * 2019-12-16 2022-02-15 中南大学 含有Mo、W和Se的合金和相关复杂异质结及其制备方法
CN113488373B (zh) * 2021-07-07 2023-07-25 湖南大学 一种干法制备单层二维半导体阵列的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2697833A2 (fr) * 2011-04-11 2014-02-19 Centre National De La Recherche Scientifique Hétérostructure semi-conductrice et cellule photovoltaique comprenant une telle hétérostructure.
US8906787B2 (en) * 2012-10-05 2014-12-09 Cornell University Thin film compositions and methods
CN105552150A (zh) * 2015-12-25 2016-05-04 常州天合光能有限公司 单面横向梯度掺杂异质结电池及其制备方法
CN106653822A (zh) * 2008-03-06 2017-05-10 阿米特·戈亚尔 在{110}<100>取向的衬底上的基于半导体的大面积的柔性电子器件
CN107039285A (zh) * 2017-04-06 2017-08-11 湖南大学 一种二维材料横向异质结、制备及其应用
CN107075657A (zh) * 2014-07-09 2017-08-18 牛津大学科技创新有限公司 两步沉积法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9964846B2 (en) * 2015-07-21 2018-05-08 Ut Battelle, Llc Two-dimensional heterostructure materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653822A (zh) * 2008-03-06 2017-05-10 阿米特·戈亚尔 在{110}<100>取向的衬底上的基于半导体的大面积的柔性电子器件
EP2697833A2 (fr) * 2011-04-11 2014-02-19 Centre National De La Recherche Scientifique Hétérostructure semi-conductrice et cellule photovoltaique comprenant une telle hétérostructure.
US8906787B2 (en) * 2012-10-05 2014-12-09 Cornell University Thin film compositions and methods
CN107075657A (zh) * 2014-07-09 2017-08-18 牛津大学科技创新有限公司 两步沉积法
CN105552150A (zh) * 2015-12-25 2016-05-04 常州天合光能有限公司 单面横向梯度掺杂异质结电池及其制备方法
CN107039285A (zh) * 2017-04-06 2017-08-11 湖南大学 一种二维材料横向异质结、制备及其应用

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Graphene and boron nitride lateral heterostructures;Mark P. Levendorf et al;《nature》;20120830;正文第627-631页
Patterned arrays of lateral heterojunctions within;Masoud Mahjouri-Samani et al;《NATURE COMMUNICATIONS》;20150722;正文第1-5页

Also Published As

Publication number Publication date
CN107910249A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN107910249B (zh) 制备二维面内异质结的方法
CN107342345A (zh) 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管
CN104576788B (zh) 一种硒化镉增强的石墨烯/碲化镉太阳电池及其制备方法
WO2015188646A1 (zh) 太阳能电池超精细电极转移薄膜、制备方法及其应用方法
WO2016061715A1 (zh) 金属氧化物薄膜晶体管制备方法
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN105206689A (zh) 一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法
WO2013127220A1 (zh) 阵列基板、阵列基板的制备方法及显示装置
CN109616541A (zh) 过渡金属硫族化合物横向同质结太阳能电池及其制备方法
TWI473165B (zh) 形成硫化物半導體膜及其太陽能電池的方法
CN104465400B (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
CN109888051A (zh) 一种x射线探测器及其制造方法
CN109273543B (zh) 硫族化合物膜上涂覆纳米颗粒的晶体管及制备方法与应用
CN104851935B (zh) 一种电场调控的石墨烯/磷化铟太阳电池及其制备方法
TW201245346A (en) Ink composition and method for forming the same
CN106348244B (zh) 一种石墨烯基纳米线复合结构及其制备方法
CN104766724B (zh) 一种基于四氧化三钴纳米结构的微型电容器微制作工艺
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
CN109638152A (zh) 一种过渡金属族硫化物逻辑运算器及其构筑方法
TWI596785B (zh) 太陽能電池結構與其形成方法
CN108183165A (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
US20140065760A1 (en) Method of forming zinc oxide prominence and depression structure and method of manufacturing solar cell using thereof
CN109888107A (zh) 一种钙钛矿太阳能组件及其制备方法
CN116072749A (zh) 一种紫磷/二硫化钼异质结光电探测器及制备方法
CN104465328A (zh) 可控清除石墨烯-金属接触区域残留光学光刻胶的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant