CN101086966A - 一种纳米级库仑岛结构的制备方法 - Google Patents

Abstract

本发明公开了一种纳米级库仑岛结构的制备方法，包括：A.在衬底的导电层上涂敷电子抗蚀剂；B.对涂敷的电子抗蚀剂进行前烘；C.对电子抗蚀剂进行电子束直写曝光；D.对曝光后的抗蚀剂进行显影；E.对显影后的电子抗蚀剂进行定影；F.将定影后的电子抗蚀剂作为掩模刻蚀导电层，在导电层上得到纳米级的库仑岛结构；G.对得到的库仑岛结构进行去胶和高温干氧氧化处理，得到更小尺寸的纳米级库仑岛结构。利用本发明，简化了制备工艺，降低了制备成本，提高了制备效率，并提高了制备库仑岛结构的可靠性。本发明提供的制备方法具有与传统CMOS工艺兼容的优点，有利于本发明的广泛推广和应用。

Description

一种纳米级库仑岛结构的制备方法

技术领域

本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种用于制作单电子器件的纳米级库仑岛结构的制备方法。

背景技术

以互补性-金属氧-化物半导体(CMOS)器件为主流技术的集成电路一直遵循着摩尔定律迅速发展，在2004年集成电路已进入90nm技术节点。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越严重的挑战，因此，基于新原理的纳米电子器件成为研究的热点。

单电子器件具有尺寸小、速度快、功耗低、可大规模集成等优点，而且具有十分广阔的应用前景，如可用来制作单电子存储器、单电子逻辑电路、电流标准、超灵敏静电计、微波或红外探测器等等。因此，单电子器件已经成为未来替代MOS晶体管的重要侯选器件之一。

一般情况下，单电子器件由一个库仑岛结构构成。如图1所示，图1为库仑岛结构的示意图。库仑岛结构包括源极101、漏极102、库仑岛103、隧道结104和隧道结105，还可以进一步包括侧栅106和侧栅107，其核心部分是库仑岛103、隧道结104和隧道结105。库仑岛103由极微小金属或半导体量子点构成，它在某一方向上分别通过两侧的隧道结104和105与源极101、漏极102相连接。源极101和漏极102位于库仑岛103两侧。

单电子晶体管要正常工作必须满足岛的充电能大于热能的条件，即e²/2C＞＞k_BT，其中k_B为玻尔兹曼常数，因此必须通过降低岛的电容C来提高单电子晶体管的工作温度T，这样就必须通过尽量缩小隧道结面积特别是岛尺寸来实现。因此，如何获得小尺寸的库仑岛是制作高温甚至常温单电子器件的关键。

目前，在制备库仑岛结构时大多采用碳纳米管、金属纳米颗粒、纳米金属氧化线、量子线材料或量子点材料等。例如，申请号为02244235.9的中国专利公开了一种采用碳纳米管制备库仑岛结构的方法，申请号为03131772.3的中国专利公开了一种采用金属纳米颗粒制备库仑岛结构的方法，申请号为02157972.5的中国专利公开了一种采用纳米金属氧化线制备库仑岛结构的方法，申请号为01200510.X的中国专利公开了一种采用量子线材料制备库仑岛结构的方法，申请号为01200511.8的中国专利公开了一种采用量子点材料制备库仑岛结构的方法。

利用上述制备的库仑岛结构制作的单电子器件一般都能获得较高的工作温度，但是制备这些库仑岛结构的方法存在以下不足：

1、制备工艺复杂；

2、制备成本高；

3、制备效率低，不能大规模生产；

4、制备库仑岛结构的随机性大，可靠性差；

5、制备库仑岛结构的可行性差。

发明内容

(一)要解决的技术问题

针对上述现有技术存在的不足，本发明的主要目的在于提供一种用于制作单电子器件的纳米级库仑岛结构的制备方法，以简化制备工艺、降低制备成本、提高制备效率，并提高制备库仑岛结构的可靠性。

(二)技术方案

为达到上述目的，本发明的技术方案是这样实现的：

一种纳米级库仑岛结构的制备方法，所述库仑岛结构至少包括库仑岛、位于库仑岛两侧的源极和漏极、连接库仑岛与源极的隧道结和连接库仑岛与漏极的隧道结，该方法包括：

A、在衬底的导电层上涂敷电子抗蚀剂；

B、对涂敷的电子抗蚀剂进行前烘；

C、对电子抗蚀剂进行电子束直写曝光；

D、对曝光后的抗蚀剂进行显影；

E、对显影后的电子抗蚀剂进行定影；

F、将定影后的电子抗蚀剂作为掩模刻蚀导电层，在导电层上得到纳米级的库仑岛结构；

G、对得到的库仑岛结构进行去胶和高温干氧氧化处理，得到更小尺寸的纳米级库仑岛结构。

步骤A中所述衬底为绝缘衬底或高阻态半导体衬底，所述步骤A之前进一步包括：在绝缘衬底或高阻态半导体衬底上，采用蒸发、溅射、外延或化学气相沉积方法生长单晶、多晶或非晶导电层。

所述绝缘衬底为平整、洁净的SiO₂、Si₃N₄、Al₂O₃、MgO或CaO衬底，所述高阻态半导体衬底为平整、洁净的Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe或金刚石衬底；所述采用的蒸发方法为热蒸发或电子束蒸发，所述采用的溅射方法为直流溅射、射频溅射或磁控溅射，所述采用的外延方法为液相外延(LPE)或分子束外延(MBE)，所述采用的化学气相沉积方法为等离子增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)或金属有机物化学气相沉积(MOCVD)；所述导电层为金属材料导电层、或为半导体材料导电层。

所述金属材料导电层为Au、Ag、Pt、Cu、Al、W、Ti或Cr导电层，所述半导体材料导电层为高掺杂的Si、Ge、GaAs、AlAs、InAs、InP、SiC、ZnS或CdS导电层。

所述步骤A包括：在生长出的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

步骤A中所述衬底为表面具有导电层的衬底，所述步骤A包括：在衬底表面具有的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

所述正性电子抗蚀剂为PMMA、ZEP520、KRS、UV-III或P(SI-CMS)；所述负性电子抗蚀剂为SAL601、HSQ或Calixarene。

步骤A中所述在导电层上涂敷的电子抗蚀剂为KRS、UV-III或SAL601，所述步骤C与步骤D之间进一步包括：对曝光后的电子抗蚀剂进行后烘。

步骤F中所述刻蚀导电层采用的刻蚀方法为电感耦合等离子ICP刻蚀、反应离子刻蚀RIE或电子回旋共振ECR刻蚀，采用的气体为CCl₄、BCl₃、CHF₃、SF₆或CF₂Cl₂。

步骤G中所述去胶处理采用的去胶方法为专用去胶液去胶、RIE干法氧等离子去胶或湿法去胶，所述高温干氧氧化处理采用的的氧化温度为800至1200℃。

所述湿法去胶为采用浓H₂SO₄+H₂O₂煮胶。

步骤F中所述得到的纳米级库仑岛结构的直径为30至100nm，步骤G中所述得到的更小尺寸的纳米级库仑岛结构的直径为5至30nm。

所述衬底为SOI衬底，以SOI的重掺杂表层硅作为导电层，电子抗蚀剂为SAL601，刻蚀方法为ICP刻蚀，

步骤B中所述前烘包括：采用热板在120℃下烘烤3分钟；

所述步骤C包括：采用加速电压为50KeV、电子束流为50pA、曝光剂量为20至30μC/cm²的电子束光刻系统，对电子抗蚀剂进行电子束直写曝光；

步骤C与步骤D之间进一步对曝光后的电子抗蚀剂进行后烘包括：采用热板在120℃下烘烤3分钟；

步骤D包括：采用显影液在室温下显影6至10分钟；

步骤E包括：采用去离子水在室温下定影20秒。

所述衬底为SOI衬底，以SOI的重掺杂表层硅作为导电层，电子抗蚀剂为ZEP520，刻蚀方法为ICP刻蚀，

步骤B中所述前烘包括：采用烘箱在160℃下烘烤35分钟；

所述步骤C包括：采用加速电压为50KeV、电子束流为50pA、曝光剂量为130至160μC/cm²的电子束光刻系统，对电子抗蚀剂进行电子束直写曝光；

步骤D包括：采用乙酸戊脂在室温下显影4分钟；

步骤E包括：采用用4-甲基戊酮2在室温下定影30秒。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、利用本发明，通过采用电子束光刻(EBL)、干法刻蚀、干氧氧化等方法在导电层上制备出纳米级的库仑岛结构，大大简化了制备工艺，降低了制备成本，提高了制备效率，并提高了制备库仑岛结构的可靠性。

2、本发明采用的电子束光刻技术是一种有效的纳米加工手段，具有纳米级的分辨率，特别是在原子序数相对较小的衬底上，分辨率更高。本发明利用电子束光刻技术制备出的库仑岛结构具有纳米尺度，在氧化前可达到30至100nm，在氧化后可达到5至30nm，能够直接用于制作各种具有侧栅或顶栅结构的单电子器件和电路。

3、本发明采用高温氧化工艺，在减小隧道结的宽度的同时也减小了库仑岛的直径，从而提高了单电子器件的工作温度。

4、本发明为了便于制作各种结构的单电子器件，在制备过程中灵活使用侧栅，既可以不使用侧栅从而制作纯顶栅单电子器件，也可以使用一个或一对侧栅从而制作纯侧栅单电子器件，还可以制作侧栅/顶栅混合单电子器件。另外，侧栅和源极、漏极、库仑岛在同一次电子束光刻中形成，大大简化了制备工艺。

5、本发明提供的这种纳米级库仑岛结构的制备方法，具有与传统CMOS工艺兼容的优点，有利于本发明的广泛推广和应用。

附图说明

图1为库仑岛结构的示意图；

图2为本发明制备纳米级库仑岛结构总体技术方案的实现流程图；

图3为在衬底上生长导电层的示意图

图4为在导电层上涂敷电子抗蚀剂的示意图；

图5为对电子抗蚀剂进行电子束直写曝光的示意图；

图6为以定影后的电子抗蚀剂作为掩模刻蚀导电层的示意图；

图7为对库仑岛结构进行去胶处理的示意图；

图8为对去胶后库仑岛结构进行高温干氧氧化处理的示意图；

图9为在SOI衬底涂敷电子抗蚀剂SAL601的示意图；

图10为在电子抗蚀剂SAL601中形成库仑岛结构的示意图；

图11为刻蚀SOI衬底形成库仑岛结构的示意图；

图12为本发明第一个实施例中在ICP刻蚀之后库仑岛结构核心部分的实物SEM照片；

图13为本发明第二个实施例中在ICP刻蚀之后库仑岛结构核心部分的实物SEM照片。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图2所示，图2为本发明制备纳米级库仑岛结构总体技术方案的实现流程图，该方法包括以下步骤：

步骤201：在衬底的导电层上涂敷电子抗蚀剂；

步骤202：对涂敷的电子抗蚀剂进行前烘；

步骤203：对电子抗蚀剂进行电子束直写曝光；

步骤204：对曝光后的抗蚀剂进行显影；

步骤205：对显影后的电子抗蚀剂进行定影；

步骤206：将定影后的电子抗蚀剂作为掩模刻蚀导电层，在导电层上得到纳米级的库仑岛结构；

步骤207：对得到的库仑岛结构进行去胶和高温干氧氧化处理，得到更小尺寸的纳米级库仑岛结构。

本发明制备的库仑岛结构至少包括库仑岛、位于库仑岛两侧的源极和漏极、连接库仑岛与源极的隧道结和连接库仑岛与漏极的隧道结。

上述步骤201中所述衬底可以为绝缘衬底或高阻态半导体衬底，也可以为表面具有导电层的衬底。绝缘衬底一般为平整、洁净的SiO₂、Si₃N₄、Al₂O₃、MgO或CaO衬底等；高阻态半导体衬底一般为平整、洁净的Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe或金刚石衬底等。表面具有导电层的衬底可以为SOI衬底，SOI衬底由三层结构组成，从下到上依次为Si、SiO₂和Si。

当衬底为绝缘衬底或高阻态半导体衬底时，步骤201之前进一步包括：在绝缘衬底或高阻态半导体衬底上，采用蒸发、溅射、外延或化学气相沉积等方法生长单晶、多晶或非晶导电层。如图3所示，图3为在衬底1上生长导电层2的示意图。图3a为主视图，图3b为侧视图。

上述采用的蒸发方法一般为热蒸发或电子束蒸发，采用的溅射方法一般为直流溅射、射频溅射或磁控溅射等，采用的外延方法一般为LPE或MBE，采用的化学气相沉积方法一般为PECVD、LPCVD、APCVD或MOCVD等；生长出来的导电层一般为金属材料导电层或半导体材料导电层。金属材料导电层一般为Au、Ag、Pt、Cu、Al、W、Ti或Cr导电层等，半导体材料导电层一般为高掺杂的Si、Ge、GaAs、AlAs、InAs、InP、SiC、ZnS或CdS导电层等。

此时，步骤201包括：在生长出的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

当衬底为表面具有导电层的衬底时，例如衬底为SOI衬底，步骤201包括：在衬底表面具有的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

与步骤201对应的工艺流程如图4所示，图4为在导电层2上涂敷电子抗蚀剂3的示意图。图4a为主视图，图4b为侧视图。

电子抗蚀剂可以为正性电子抗蚀剂或负性电子抗蚀剂。正性电子抗蚀剂一般为PMMA、ZEP520、KRS、UV-III或P(SI-CMS)等，负性电子抗蚀剂一般为SAL601、HSQ或Calixarene等。如果步骤201中在导电层上涂敷的电子抗蚀剂为KRS、UV-III或SAL601，则步骤203与步骤204之间进一步包括：对曝光后的电子抗蚀剂进行后烘。

步骤202所述对涂敷的电子抗蚀剂进行前烘包括：对涂敷的电子抗蚀剂采用烘箱或热板进行一定时间和一定温度的前烘，具体前烘的时间和温度由具体的工艺决定，随具体工艺的变化而变化。

与步骤203至步骤205对应的工艺流程如图5所示，图5为对电子抗蚀剂进行电子束直写曝光的示意图。图5a为主视图，图5b为侧视图。对电子抗蚀剂进行电子束直写曝光，对曝光的抗蚀剂进行显影和定影，去除曝光区域的正性电子抗蚀剂或未曝光区域的负性电子抗蚀剂，形成用于刻蚀的抗蚀剂掩模——库仑岛4、源极5、漏极6、隧道结7、隧道结8、侧栅9、侧栅10。通过工艺控制，显影后库仑岛4的直径为30至100nm。

上述步骤206中所述刻蚀导电层采用的刻蚀方法一般为ICP刻蚀、RIE刻蚀或ECR刻蚀等，利用上述方法刻蚀时采用的气体可以为CCl₄、BCl₃、CHF₃、SF₆或CF₂Cl₂等。与步骤206对应的工艺流程如图6所示，图6为以定影后的电子抗蚀剂作为掩模刻蚀导电层的示意图。图6a为主视图，图6b为侧视图。利用显影后的电子抗蚀剂4、5、6、7、8、9、10作为掩模，采用RIE刻蚀、ICP刻蚀或ECR刻蚀等方法刻蚀导电层2，在导电层上形成库仑岛结构——库仑岛11、源极12、漏极13、隧道结14、隧道结15、侧栅16、侧栅17。本步骤中得到的纳米级库仑岛结构的直径一般为30至100nm。

上述步骤207中所述去胶处理采用的去胶方法一般为专用去胶液去胶、RIE干法氧等离子去胶或湿法去胶，所述湿法去胶为采用浓H₂SO₄+H₂O₂煮胶；所述高温干氧氧化处理采用的的氧化温度为800至1200℃。与步骤207对应的工艺流程如图7和图8所示，图7为对库仑岛结构进行去胶处理的示意图，图8为对去胶后库仑岛结构进行高温干氧氧化处理的示意图。图7a和8a为主视图，图7b和8b为侧视图。

如图7a、7b所示，采用专用去胶液去胶、RIE干法氧等离子去胶、湿法去胶(如用#3号清洗液即浓H₂SO₄+H₂O₂煮胶)等去胶方法去除电子抗蚀剂4、5、6、7、8、9、10，露出库仑岛11、源12、漏13、隧道结14、隧道结15、侧栅16、侧栅17。

如图8a、8b所示，采用高温干氧氧化进一步缩小库仑岛的直径和隧道结的宽度，完成库仑岛结构的制备，形成最终的库仑岛18、源19、漏20、隧道结21、隧道结22、侧栅23、侧栅24，最终得到的纳米级库仑岛18的直径为5至30nm。

基于图2所述的制备纳米级库仑岛结构总体技术方案的实现流程图，以下结合具体的实施例对本发明制备纳米级库仑岛结构的方法进一步详细说明。

实施例一

本实施例使用重掺杂的SOI衬底、SAL601化学放大负性电子抗蚀剂、ICP刻蚀方法，结合附图进一步说明本发明的详细工艺方法和步骤。

如图9所示，图9为在SOI衬底涂敷电子抗蚀剂SAL601的示意图。在重掺杂的n型、(111)晶向的SOI衬底(从下到上依次由硅基底1、160nm厚的埋氧层2和80nm厚的顶层硅3三层构成)上涂敷SAL601负性化学放大电子抗蚀剂4，涂敷转速为3000rpm，并采用热板在120℃下前烘3分钟。

如图10所示，图10为在电子抗蚀剂SAL601中形成库仑岛结构的示意图。采用电子束直写曝光、后烘、显影在电子抗蚀剂4中形成库仑岛结构图形——源5、漏6、库仑岛7、连接库仑岛与源和漏的隧道结8和9、侧栅10。电子束曝光采用加速电压为50KeV、电子束流为50pA、曝光剂量为20至30μC/cm²的电子束光刻系统。后烘条件为120℃、3分钟，即采用热板在120℃下烘烤3分钟。采用MF CD-26显影液在室温下显影6至10分钟，用去离子水在室温下定影20秒。

如图11所示，图11为刻蚀SOI衬底形成库仑岛结构的示意图。利用SAL601电子抗蚀剂图形5、6、7、8、9、10作为掩模采用ICP刻蚀方法刻蚀SOI衬底的顶层硅3，从而在顶层硅3中形成库仑岛结构图形即源11、漏12、岛13、隧道结14、隧道结15、侧栅16。ICP刻蚀采用CHF₃气体或CHF₃/N₂混合气体，CHF₃流量为60sccm，在400W射频功率下刻蚀2.5分钟。接着采用湿法去胶法，即采用浓H₂SO₄+H₂O₂煮胶，去除电子抗蚀剂掩模5、6、7、8、9、10。然后采用高温干氧氧化，使硅岛13和隧道结14、15的尺寸进一步缩小，形成最终的库仑岛和隧道结。氧化温度为800至1200℃，氧化后库仑岛的直径可达5至30nm，构成隧道结的缩颈的宽度小于5nm，侧栅与岛的间隔为20至100nm。

图12为本发明第一个实施例中在ICP刻蚀之后库仑岛结构核心部分的实物SEM照片。图中黑色背底为SOI衬底的埋氧层2；灰色部分对应于SOI衬底的顶层硅层3，其中最中间的点为未氧化的库仑岛13，左右两边稍大的图形为源11和漏12，源区或漏区与岛相连的部分为未氧化的缩颈，即隧道结14和15，岛13上方稍大的图形为侧栅16。

实施例二

本实施例采用重掺杂的SOI衬底、ZEP520正性电子抗蚀剂、ICP刻蚀。本实施例中除EBL的部分条件外，其它条件与实施例一相同。其中前烘条件为用烘箱在160℃下烘烤35分钟；曝光剂量为130至160μC/cm²；无需后烘；用乙酸戊脂在室温下显影4分钟，用4-甲基戊酮2(MIBK)在室温下定影30秒。

图13为本发明第二个实施例中在ICP刻蚀之后库仑岛结构核心部分的实物SEM照片。图中灰色背底为SOI衬底的埋氧层2；白色部分对应于SOI衬底的顶层硅层3，其中最中间的的点为未氧化的库仑岛13，左右两边稍大的图形为源11和漏12，源区或漏区与岛相连的部分为未氧化的缩颈，即隧道结14和15，岛13上方和下方稍大的两块白色图形为一对侧栅。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1、一种纳米级库仑岛结构的制备方法，所述库仑岛结构至少包括库仑岛、位于库仑岛两侧的源极和漏极、连接库仑岛与源极的隧道结和连接库仑岛与漏极的隧道结，其特征在于，该方法包括：

A、在衬底的导电层上涂敷电子抗蚀剂；

B、对涂敷的电子抗蚀剂进行前烘；

C、对电子抗蚀剂进行电子束直写曝光；

D、对曝光后的抗蚀剂进行显影；

E、对显影后的电子抗蚀剂进行定影；

F、将定影后的电子抗蚀剂作为掩模刻蚀导电层，在导电层上得到纳米级的库仑岛结构；

G、对得到的库仑岛结构进行去胶和高温干氧氧化处理，得到更小尺寸的纳米级库仑岛结构。

2、根据权利要求1所述的方法，其特征在于，步骤A中所述衬底为绝缘衬底或高阻态半导体衬底，所述步骤A之前进一步包括：

在绝缘衬底或高阻态半导体衬底上，采用蒸发、溅射、外延或化学气相沉积方法生长单晶、多晶或非晶导电层。

3、根据权利要求2所述的方法，其特征在于，

所述绝缘衬底为平整、洁净的SiO₂、Si₃N₄、Al₂O₃、MgO或CaO衬底，所述高阻态半导体衬底为平整、洁净的Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe或金刚石衬底；

所述采用的蒸发方法为热蒸发或电子束蒸发，所述采用的溅射方法为直流溅射、射频溅射或磁控溅射，所述采用的外延方法为液相外延LPE或分子束外延MBE，所述采用的化学气相沉积方法为等离子增强化学气相沉积PECVD、低压化学气相沉积LPCVD、常压化学气相沉积APCVD或金属有机物化学气相沉积MOCVD；

所述导电层为金属材料导电层，或为半导体材料导电层。

4、根据权利要求3所述的方法，其特征在于，所述金属材料导电层为Au、Ag、Pt、Cu、Al、W、Ti或Cr导电层，所述半导体材料导电层为高掺杂的Si、Ge、GaAs、AlAs、InAs、InP、SiC、ZnS或CdS导电层。

5、根据权利要求2所述的方法，其特征在于，所述步骤A包括：

在生长出的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

6、根据权利要求1所述的方法，其特征在于，步骤A中所述衬底为表面具有导电层的衬底，所述步骤A包括：

在衬底表面具有的导电层上用匀胶机涂敷正性电子抗蚀剂或负性电子抗蚀剂。

7、根据权利要求5或6所述的方法，其特征在于，所述正性电子抗蚀剂为PMMA、ZEP520、KRS、UV-III或P(SI-CMS)；所述负性电子抗蚀剂为SAL601、HSQ或Calixarene。

8、根据权利要求7所述的方法，其特征在于，步骤A中所述在导电层上涂敷的电子抗蚀剂为KRS、UV-III或SAL601，所述步骤C与步骤D之间进一步包括：对曝光后的电子抗蚀剂进行后烘。

9、根据权利要求1所述的方法，其特征在于，步骤F中所述刻蚀导电层采用的刻蚀方法为电感耦合等离子ICP刻蚀、反应离子刻蚀RIE或电子回旋共振ECR刻蚀，采用的气体为CCl₄、BCl₃、CHF₃、SF₆或CF₂Cl₂。

10、根据权利要求1所述的方法，其特征在于，步骤G中所述去胶处理采用的去胶方法为专用去胶液去胶、RIE干法氧等离子去胶或湿法去胶，所述高温干氧氧化处理采用的的氧化温度为800至1200℃。

11、根据权利要求10所述的方法，其特征在于，所述湿法去胶为采用浓H₂SO₄+H₂O₂煮胶。

12、根据权利要求1所述的方法，其特征在于，步骤F中所述得到的纳米级库仑岛结构的直径为30至100nm，步骤G中所述得到的更小尺寸的纳米级库仑岛结构的直径为5至30nm。

13、根据权利要求1所述的方法，其特征在于，所述衬底为SOI衬底，以SOI的重掺杂表层硅作为导电层，电子抗蚀剂为SAL601，刻蚀方法为ICP刻蚀，

步骤B中所述前烘包括：采用热板在120℃下烘烤3分钟；

所述步骤C包括：采用加速电压为50KeV、电子束流为50pA、曝光剂量为20至30μC/cm²的电子束光刻系统，对电子抗蚀剂进行电子束直写曝光；

步骤C与步骤D之间进一步对曝光后的电子抗蚀剂进行后烘包括：采用热板在120℃下烘烤3分钟；

步骤D包括：采用显影液在室温下显影6至10分钟；

步骤E包括：采用去离子水在室温下定影20秒。

14、根据权利要求1所述的方法，其特征在于，所述衬底为SOI衬底，以SOI的重掺杂表层硅作为导电层，电子抗蚀剂为ZEP520，刻蚀方法为ICP刻蚀，

步骤B中所述前烘包括：采用烘箱在160℃下烘烤35分钟；

所述步骤C包括：采用加速电压为50KeV、电子束流为50pA、曝光剂量为130至160μC/cm²的电子束光刻系统，对电子抗蚀剂进行电子束直写曝光；

步骤D包括：采用乙酸戊脂在室温下显影4分钟；

步骤E包括：采用用4-甲基戊酮2在室温下定影30秒。

Images