KR20020058151A - 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 - Google Patents
집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20020058151A KR20020058151A KR1020000085534A KR20000085534A KR20020058151A KR 20020058151 A KR20020058151 A KR 20020058151A KR 1020000085534 A KR1020000085534 A KR 1020000085534A KR 20000085534 A KR20000085534 A KR 20000085534A KR 20020058151 A KR20020058151 A KR 20020058151A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ion beam
- single electron
- focused ion
- conductive layer
- Prior art date
Links
- 238000010884 ion-beam technique Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000005641 tunneling Effects 0.000 title abstract description 21
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000000191 radiation effect Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000001133 acceleration Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000002159 nanocrystal Substances 0.000 description 11
- 239000000523 sample Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 단전자 터널링 트랜지스터는, 기판 상에 절연층 및 도전층을 순차적으로 형성하는 단계; 상기 절연층이 노출되도록 상기 도전층을 패터닝함으로써 세로배치층이 가로배치층의 중간부분에 연결되는 T 자형 도전층 패턴을 형성하는 단계; 및 상기 T자형 도전층 패턴의 접속영역에 집속이온빔을 조사하여 상기 가로배치층은 중간부분에서 끊어지고 상기 세로배치층도 상기 가로배치층으로부터 끊어지도록 하되, 상기 가로배치층이 끊어지는 부분과 상기 세로배치층이 끊어지는 부분에는 상기 집속이온빔의 방사선 효과에 의해 나노결정체 영역이 각각 형성되도록 하며, 상기 가로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 단전자 터널접합이 되도록 하고, 상기 세로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 용량성 접합이 되도록 하는 단전자 터널접합 및 용량성 접합 형성단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 전자의 열적요동현상 및 양자간섭효과에 의한 단전자 터널링 차단효과를 상온에서 극복할 수 있는 단전자 터널링 트랜지스터를 매우 간단하게 제조할 수 있게 된다.
Description
본 발명은 단전자 터널링 트랜지스터(single electron tunneling transistor, SET) 제조방법에 관한 것으로서, 특히 집속이온빔을 이용하여 상온동작이 가능한 단전자 터널링 트랜지스터를 제조하는 방법에 관한 것이다.
반도체소자의 제조기술이 발달함에 따라 소자의 크기가 더욱 축소되어 한개의 전자 전송으로써 신호전달을 수행하는 단전자 터널링 트랜지스터의 출현을 맞게 되었다. 단전자 터널링 트랜지스터는 테라(Tera) 바이트급 이상의 차세대 초고밀도 메모리 소자의 가장 유망한 후보 중의 하나이다.
단전자 터널링 트랜지스터를 구현하기 위해서는 나노크기(nano-size)를 갖는 나노결정체(nano-crystals) 형성이 필연적이다. 상온에서 전자의 열적요동에너지보다 더 큰 구속에너지를 갖기 위해서는, 전자구속을 위한 결정체의 크기가 수십 nm 이하이어야 하기 때문이다.
단전자 터널링 트랜지스터의 경우, 소스-드레인 사이의 단전자 터널링에 의해 형성되는 터널전류를 게이트 전압으로 조절할 수 있어야 한다. 따라서, 소스와 드레인 사이에는 터널접합이 존재해야되며, 소스-드레인 터널접합과 게이트 사이에는 터널전류가 형성되지 않는 용량성 접합이 존재해야 된다.
현재까지 단전자 터널링 트랜지스터의 제조를 위해서 다양한 실험적 접근이소개되고 있는데, 양자점을 이용하는 방법, 전자빔 리소그래피법, 다결정 실리콘 형성에 의한 방법 등이 바로 그것이다. 그러나, 이러한 방법들은 공정이 아주 복잡하여 실제 적용하기에는 여러 문제점을 안고 있다.
한편, 액체금속이온원의 개발로 인해 미크론(㎛) 이하의 초미세구조를 직접 가공시킬 수 있는 수준까지 기술적인 발전이 이루어지고 있는 집속이온빔 가공기술을 이용하여 단전자 트랜지스터를 제조하는 시도는 아직 이루어지고 있지 않다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 집속이온빔을 이용하여 상온에서 동작가능한 단전자 터널링 트랜지스터를 제조하는 방법을 제공하는 데 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 동일평면 게이트형 단전자 트랜지스터 제조방법을 설명하기 위한 개략도 및 사진들;
도 2a 및 도 2b는 집속이온빔의 방사선 효과를 설명하기 위한 개략도;
도 3은 상온에서 소스-드레인 전압을 문턱전압 부근으로 고정시킨 후에 게이트 전압을 변화시킬 때 소스-드레인 전류를 관측한 그래프이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
10: 기판 20: 절연층
30: 도전층 30a: 게이트 전극
30b: 소스 전극 30c: 드레인 전극
50: 완전제거영역 60: 단전자 터널접합
60a: 나노결정체 70: 용량성 접합
65: 부분제거영역 100: 집속이온빔 프루브
상기 기술적 과제를 달성하기 위한 본 발명에 따른 단전자 터널링 트랜지스터는, 기판 상에 절연층 및 도전층을 순차적으로 형성하는 단계; 상기 절연층이 노출되도록 상기 도전층을 패터닝함으로써 세로배치층이 가로배치층의 중간부분에 연결되는 T 자형 도전층 패턴을 형성하는 단계; 및 상기 T자형 도전층 패턴의 접속영역에 집속이온빔을 조사하여 상기 가로배치층은 중간부분에서 끊어지고 상기 세로배치층도 상기 가로배치층으로부터 끊어지도록 하되, 상기 가로배치층이 끊어지는 부분과 상기 세로배치층이 끊어지는 부분에는 상기 집속이온빔의 방사선 효과에 의해 나노결정체 영역이 각각 형성되도록 하며, 상기 가로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 단전자 터널접합이 되도록 하고, 상기 세로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 용량성 접합이 되도록 하는 단전자 터널접합 및 용량성 접합 형성단계를 포함하는 것을 특징으로 한다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 동일평면 게이트형 단전자 트랜지스터 제조방법을 설명하기 위한 개략도 및 사진들이다.
먼저, 기판(10) 상에 절연층(20) 및 도전층(30)을 순차적으로 형성한다. 예컨대, p형 실리콘 기판 상에 2000 ~ 3000Å 두께의 MgO층 및 1000Å 두께의 Al층을 순차적으로 적층한다. 도전층(30)으로는 Al층 대신에 도펀트가 도핑된 다결정 실리콘층을 사용할 수도 있다.
다음에, 절연층(20)이 노출되도록 도전층(20)을 포토리소그래피 기술로 패터닝하여 세로배치층이 가로배치층의 중간부분에 연결되는 T 자형 도전층 패턴을 형성한다. 세로배치층의 양쪽 각각은 소스전극(30b) 및 드레인 전극(30c) 부분이며, 가로배치층은 게이트 전극(30c) 부분이다.
이어서, 상기 T자형 도전막 패턴의 접속영역에 집속이온빔, 예컨대 Ga+집속이온빔을 조사하여 단전자 터널접합(60)과 용량성 접합(70)을 형성한다. Ga+집속이온빔의 경우 15kV의 가속전압과, 90pA의 빔전류에서 조사공정을 수행하는 것이 바람직하다.
조사된 후의 결과물을 고배율 투과전자 현미경으로 직접 관찰한 사진이 도 1d에 제시되었으며, 도 1e는 이를 좀 더 고배율로 관찰한 사진이다.
도 1d 및 도 1e를 참조하면, 상기 T자형 도전층 패턴의 완전제거영역(50)이 나타나도록 집속이온빔을 조사해야 한다. 즉, 상기 가로배치층이 중간부분에서 끊어지고, 상기 세로배치층도 상기 가로배치층으로부터 끊어지도록 집속이온빔을 조사해야한다. 이로 인해, 소스 전극(30b), 드레인 전극(30c) 및 게이트 전극(30a)이 서로 끊어지게 된다.
다만, 소스전극(30b)과 드레인 전극(30c) 사이에는 상기 집속이온빔의 방사선 효과에 의해 단전자 터널접합(60)이 형성되도록 해야하고, 단전자 터널접합(60)과 게이트 전극(30a) 사이에는 용량성 접합(70)이 형성되도록 해야 한다.
단전자 터널접합(60)과 용량성 접합(70)은 모두 상기 집속이온빔의 방사선 효과에 의해 형성되는 나노결정체 영역으로 이루어진다. 다만, 차이점은 단전자 터널접합(60)이 용량성 접합(70)에 비해 나노결정체의 밀도가 더 높다는 것이다. 나노결정체의 밀도가 작을수록 터널링 확률이 작아지므로, 용량성 접합(70)보다는 단전자 터널접합(60)에서 터널링이 더 잘 일어난다.
단전자 터널접합(60)과 용량성 접합(70)은 기능적인 명칭이다. 즉, 소정의 전압에서 단전자 터널접합(60)에서는 터널링이 일어나는데 반해 용량성 접합(70)에서는 터널링이 일어나지 않는다는 뜻에서 붙여진 이름이다.
도 2a 및 도 2b는 집속이온빔의 방사선 효과를 설명하기 위한 개략도들이다. 여기서, 도 2a는 단면도를, 그리고 도 2b는 평면도를 나타낸다.
도 2a 및 도 2b를 참조하면, 집속이온빔의 에너지 밀도는 촛점을 기준으로 하여 참조부호 15로 표시한 바와 같이 가우시안 분포를 갖게 되므로 집속이온빔 프루브(probe, 100)를 통하여 도전층(30) 표면에 집속이온빔을 조사하면, 집속이온빔의 촛점이 ??히는 부분에서는 도전층(30)이 완전히 제거되어 완전제거영역(50)이 형성되는 반면, 촛점 부근에는 도전층(30)이 완전히 제거되지 않고 부분적으로만 제거된 부분제거영역(65)이 나타난다.
부분제거영역(65)의 도전층(30)에는 집속이온빔의 방사선효과에 의해 원자구조의 결합이 일부 파기되어 부분적인 결함이 형성되게 된다. 이러한 결함들은 시료에 주입되는 집속이온빔의 에너지 밀도, 집속도, 조사시간 등에 따라 변하게 된다. 특히, 집속이온빔이 상호겹침 부분에서는 이러한 현상이 더 크게 일어나, 집속이온빔의 조사가 어느 정도 진행되면, 원자구조의 결합 파기에 의해 나노결정체(60a)의 군집영역인 나노결정체 영역이 형성되는데, 이 부분이 단전자 터널접합(60)이 되는 것이다.
만약, 조사시간이 더 경과되면, 나노결정체(60a) 조차도 식각되어 없어져서 나노결정체의 밀도가 더 낮아지게 된다. 이렇게 되면, 나노결정체 영역에서 터널링이 잘 안 일어나게 되어 용량성 접합(70)이 되게 된다.
다시 도 1e를 참조하면, 단전자 터널접합(60)보다 용량성 접합(70)의 폭이 좁다는 것을 알 수 있다. 이는 단전자 터널접합(60) 부분보다 용량성 접합(70) 부분이 더 많이 집속이온빔에 노출되어 나노결정체가 없어졌기 때문이다. 실제로, 상온동작 가능한 단전자 터널접합(60)의 폭은 약 2㎛이고, 용량성 접합(70)의 폭은 약 1㎛이다.
나노결정체(60a)의 결정화는 집속이온빔의 이온과 시료원자와의 충돌에서 발생되는 이차전자(secondary electron) 혹은 다른 원인에 의해서 이루어진다.
도 3은 상온에서 소스-드레인 전압을 문턱전압 부근으로 고정시킨 후에 게이트 전압을 변화시킬 때 소스-드레인 전류를 관측한 그래프이다. 여기서, 그래프 200은 소스-드레인 전압이 120mV인 경우이고, 그래프 300은 소스-드레인 전압이 90mV인 경우이다.
도 3을 참조하면, 게이트 전압의 변화에 따라 소스-드레인 전류가 여러 부분에서 진동하는 현상을 볼 수 있다. 이는 쿨롱차단(Coulomb blockade) 현상에 기인한 것이므로, 단전자 터널접합(60)에 수십 nm 이하의 크기를 갖는 나노결정체가 형성되었음을 간접적으로 보여주는 결과이다.
도 3의 결과로부터, 소스-드레인 전류의 진동 즉, 쿨롱 진동(Coulomb oscillation)의 주기는 약 145mV 이고, 쿨롱차단 전압은 약 80mV 임을 알 수 있다. 이를 토대로 계산된 단전자 터널접합(60)의 등가 정전용량은 2 ×10-19F 이고, 용량성 접합의 정전용량은 1.1 ×10-19이다.
상술한 바와 같은 본 발명에 따른 단전자 터널링 트랜지스터 제조방법은, 집속이온빔을 이용하여 매우 간단하게 수 nm 이하의 크기를 갖는 나노결정체를 형성하되, 집속이온빔의 노출시간과 노출량에 따른 방사선효과를 조절하여 단전자 터널접합(60)과 용량성 접합(70) 영역을 동시에 형성한다. 따라서, 본 발명에 의하면, 전자의 열적요동현상 및 양자간섭효과에 의한 단전자 터널링 차단효과를 상온에서 극복할 수 있는 단전자 터널링 트랜지스터를 매우 간단하게 제조할 수 있게 된다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
Claims (8)
- 기판 상에 절연층 및 도전층을 순차적으로 형성하는 단계;상기 절연층이 노출되도록 상기 도전층을 패터닝함으로써 세로배치층이 가로배치층의 중간부분에 연결되는 T 자형 도전층 패턴을 형성하는 단계; 및상기 T자형 도전층 패턴의 접속영역에 집속이온빔을 조사하여 상기 가로배치층은 중간부분에서 끊어지고 상기 세로배치층도 상기 가로배치층으로부터 끊어지도록 하되, 상기 가로배치층이 끊어지는 부분과 상기 세로배치층이 끊어지는 부분에는 상기 집속이온빔의 방사선 효과에 의해 나노결정체 영역이 각각 형성되도록 하며, 상기 가로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 단전자 터널접합이 되도록 하고, 상기 세로배치층이 끊어지는 부분에 위치하는 상기 나노결정체 영역은 용량성 접합이 되도록 하는 단전자 터널접합 및 용량성 접합 형성단계를 포함하는 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 기판이 p형 실리콘 기판인 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 절연층이 2000 ~ 3000Å 두께의 MgO층인 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 도전층이 800 ~ 1200Å 두께의 Al층인 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 도전층이 800 ~ 1200Å 두께의 도핑된 다결정 실리콘층인 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 집속이온빔이 Ga+집속이온빔인 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제6항에 있어서, 상기 Ga+집속이온빔의 조사공정이 10 ~ 20kV의 가속전압과, 70 ~ 110pA의 빔전류에서 수행되는 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
- 제1항에 있어서, 상기 단전자 터널접합의 폭을 1.8 ~ 2.2㎛로, 상기 용량성 접합의 폭을 0.8 ~ 1.2㎛로 각각 형성하는 것을 특징으로 하는 단전자 터널링 트랜지스터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085534A KR20020058151A (ko) | 2000-12-29 | 2000-12-29 | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 |
| US10/026,879 US20020086483A1 (en) | 2000-12-29 | 2001-12-27 | Fabrication method of single electron tunneling transistors using a focused-ion beam |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085534A KR20020058151A (ko) | 2000-12-29 | 2000-12-29 | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020058151A true KR20020058151A (ko) | 2002-07-12 |
Family
ID=19703928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000085534A KR20020058151A (ko) | 2000-12-29 | 2000-12-29 | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020086483A1 (ko) |
| KR (1) | KR20020058151A (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017113B2 (en) | 2003-03-12 | 2011-09-13 | Rappaport Family Institute For Research In The Medical Sciences | Compositions and methods for diagnosing and treating an inflammation |
| WO2004080273A2 (en) * | 2003-03-12 | 2004-09-23 | Rappaport Family Institute For Research In The Medical Sciences | Compositions and methods for diagnosing and treating prostate cancer |
| FR2873491B1 (fr) * | 2004-07-20 | 2006-09-22 | Commissariat Energie Atomique | Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision |
| US7541227B2 (en) * | 2005-06-02 | 2009-06-02 | Hewlett-Packard Development Company, L.P. | Thin film devices and methods for forming the same |
| CN100466204C (zh) * | 2006-06-07 | 2009-03-04 | 中国科学院微电子研究所 | 一种纳米级库仑岛结构的制备方法 |
| CN100580957C (zh) * | 2007-12-28 | 2010-01-13 | 中国科学院上海技术物理研究所 | 亚稳态辅助量子点共振隧穿二极管及工作条件 |
| US11025031B2 (en) * | 2016-11-29 | 2021-06-01 | Leonardo Electronics Us Inc. | Dual junction fiber-coupled laser diode and related methods |
| US10454250B2 (en) | 2017-05-22 | 2019-10-22 | Lasertel Inc. | Thermal contact for semiconductors and related methods |
| WO2020036998A1 (en) | 2018-08-13 | 2020-02-20 | Lasertel, Inc. | Use of metal-core printed circuit board (pcb) for generation of ultra-narrow, high-current pulse driver |
| DE102019121924A1 (de) | 2018-08-14 | 2020-02-20 | Lasertel, Inc. | Laserbaugruppe und zugehörige verfahren |
| US11296481B2 (en) | 2019-01-09 | 2022-04-05 | Leonardo Electronics Us Inc. | Divergence reshaping array |
| US11752571B1 (en) | 2019-06-07 | 2023-09-12 | Leonardo Electronics Us Inc. | Coherent beam coupler |
| CN114910196A (zh) * | 2022-04-22 | 2022-08-16 | 西安交通大学 | 微米尺度的平面电容式压力传感器制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102537A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 単一電子素子とその製造方法 |
| KR19990047098A (ko) * | 1997-12-02 | 1999-07-05 | 정선종 | 전자빔 승화 및 산화를 이용한 단전자 트랜지스터의제조 방법. |
| KR20010036222A (ko) * | 1999-10-06 | 2001-05-07 | 강승언 | 집속이온빔 공정을 사용한 동일평면 게이트 형 단전자 |
| KR20010084721A (ko) * | 2000-02-28 | 2001-09-06 | 김태환 | 집속이온빔을 이용한 동위치에서 식각 및 나노결정체 형성기술개발 |
-
2000
- 2000-12-29 KR KR1020000085534A patent/KR20020058151A/ko not_active Application Discontinuation
-
2001
- 2001-12-27 US US10/026,879 patent/US20020086483A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102537A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 単一電子素子とその製造方法 |
| KR19990047098A (ko) * | 1997-12-02 | 1999-07-05 | 정선종 | 전자빔 승화 및 산화를 이용한 단전자 트랜지스터의제조 방법. |
| KR20010036222A (ko) * | 1999-10-06 | 2001-05-07 | 강승언 | 집속이온빔 공정을 사용한 동일평면 게이트 형 단전자 |
| KR20010084721A (ko) * | 2000-02-28 | 2001-09-06 | 김태환 | 집속이온빔을 이용한 동위치에서 식각 및 나노결정체 형성기술개발 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020086483A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335245B2 (en) | Method for fabricating single electron transistor | |
| KR20020058151A (ko) | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 | |
| KR100370659B1 (ko) | 집속이온빔을 이용한 나노결정체 형성방법 | |
| US6479365B2 (en) | Single electron transistor using porous silicon and manufacturing method thereof | |
| CN112447528A (zh) | 集成电路的制作方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| KR100434536B1 (ko) | 양자 도트를 이용한 비휘발성 단일 전자 트랜지스터 메모리와 그 제조방법 및 양자 도트를 이용한 단일 전자 트랜지스터와 그 제조방법 | |
| KR100418182B1 (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
| JP2904090B2 (ja) | 単一電子素子 | |
| US20050139819A1 (en) | Process for fabricating nanoelectronic device by intermittent exposure | |
| JP4042893B2 (ja) | 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法 | |
| JP2008192795A (ja) | カーボンナノチューブトランジスタの製造方法 | |
| JP2005333146A (ja) | 半導体装置およびその製造方法 | |
| KR100468834B1 (ko) | 산화공정을 이용한 단일전자 트랜지스터 및그 제조방법 | |
| EP0313427B1 (fr) | Mémoire en circuit intégré | |
| KR100352579B1 (ko) | 집속이온빔을 이용한 동위치에서 식각 및 나노결정체 형성기술개발 | |
| KR100442815B1 (ko) | 기공 실리콘을 이용한 단일전자 트랜지스터 및 그 제조 방법 | |
| JP3228250B2 (ja) | 微細構造素子とその製造方法 | |
| JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| McDonough | Ballistic Y-Branch Switches: Current Progress and Future Plans | |
| KR100659815B1 (ko) | 프로그램 가능한 단전자 소자 제조방법 | |
| JP4813675B2 (ja) | 微細パターンの形成方法 | |
| JPH11195780A (ja) | 単一電子装置およびその製造方法 | |
| US9666441B2 (en) | Semiconductor device and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |