JP2005333146A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005333146A JP2005333146A JP2005155762A JP2005155762A JP2005333146A JP 2005333146 A JP2005333146 A JP 2005333146A JP 2005155762 A JP2005155762 A JP 2005155762A JP 2005155762 A JP2005155762 A JP 2005155762A JP 2005333146 A JP2005333146 A JP 2005333146A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- layer
- semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板と、この基板上に形成された第1の絶縁層と、第1の絶縁層上に形成された少なくとも1つの二重半導体微結晶と、少なくとも1つの二重半導体微結晶を埋め込むように、第1の絶縁層の上に形成された第3の絶縁層と、第3の絶縁層上に形成され、少なくとも相対する2辺を有する導電層と、導電層の相対する2辺に沿った半導体基板の表面に、導電層を挟むように形成された1対の不純物添加領域とを具備し、二重半導体微結晶は、第1の絶縁層上に形成された第1の半導体微結晶と、この上に形成された第2の絶縁層と、この上に形成された第2の半導体微結晶とを具備する積層構造を有する。
【選択図】 図15
Description
IEDM'93-541(Yano et al) IEDM'94-938(Takahashi et al.)
図1に本発明の第1の実施形態に係る半導体装置の形成方法を示す。第1の実施形態では、表面を熱酸化したシリコン基板上にシリコンの微細結晶を形成する。
図3は、本発明の第2の実施形態に係る半導体装置の形成方法を示す断面図である。第2の実施形態では、第1の実施形態で示した微細結晶を応用した素子に関するものである。
図7は本発明の第3の実施形態に係る半導体装置の構成を示す斜視図である。第3の実施形態は、本発明の半導体微結晶の他の応用例を示す。
次に、シリコン結晶基板上にゲルマニウムの量子閉じ込め構造を作成する実施形態を説明する。図8は、第4の実施形態に係わる量子閉じ込め構造の基本的な作成手順を示す断面図である。
図10は、第4の実施形態のゲルマニウムドットの作成方法を用いて作成した発光ダイオードの断面図である。第4の実施形態と同一部分には同一番号を付して重複する説明を省略する。
図11は、第4の実施形態のゲルマニウムドットの作成方法を用いて作成した発光ダイオードの他の例を示す。
図12は、第7の実施形態に係る発光ダイオードの作成手順を示す断面図である。本実施形態では、シリコン酸化膜がパターニングされたn型シリコン基板上に選択成長法を用いてゲルマニウム量子ドット領域を作成する例を示す。
図13は、第8の実施形態に係る面発光レーザーの断面図である。本実施形態では、第7の実施形態の構造をSOI基板上に形成している。素子分離が容易となる上、基板上下方向にも光閉じ込めが容易にできる。この構造によれば基板表面側からの光取り出しを行うことにより、多数の素子を集積した面発光レーザーが作成可能となる。
次に、トンネル酸化膜を介して積み重ねられた2つのシリコン微粒子を有する半導体装置について説明する。図14は、その作成手順を示した半導体装置の断面図である。
図16は、本発明の第10の実施形態に係る3重微粒子構造を作成する手順を示す断面図で、図17が本実施形態の完成品の断面図である。
図19、図20は本発明の第11の実施形態に係るMOS型半導体装置のゲート電極の形成方法を説明するための模式的な平面図である。この半導体装置の製造方法を以下に説明する。
図22〜図25は、本発明の第12の実施形態に係わる単一電子素子の製造方法を段階的に説明するための図である。各図の(a)は平面図、(b)は対応する平面図のA−A’線若しくはB−B’線に沿った断面図である。
11 … シリコン酸化膜
12 … 非晶質シリコン層
13 … シリコン微結晶
20 … シリコン基板
21 … シリコン酸化膜
22 … シリコン微結晶
23 … シリコン酸化膜
24 … 多結晶シリコン膜
25 … ゲート側壁絶縁膜
26、27 … ソース・ドレイン領域
Claims (3)
- 半導体基板と、
前記半導体基板上に形成された第1の絶縁層と、
前記第1の絶縁層上に形成された少なくとも1つの二重半導体微結晶と、
前記少なくとも1つの二重半導体微結晶を埋め込むように、前記第1の絶縁層の上に形成された第3の絶縁層と、
前記第3の絶縁層上に形成され、少なくとも相対する2辺を有する導電層と、
前記導電層の前記相対する2辺に沿った前記半導体基板の表面に、前記導電層を挟むように形成された1対の不純物添加領域と、
を具備し、前記二重半導体微結晶は、
前記第1の絶縁層上に形成された第1の半導体微結晶と、
前記第1の半導体微結晶上に形成された第2の絶縁層と、
前記第2の絶縁層上に形成された第2の半導体微結晶と、
を具備する積層構造を有することを特徴とする半導体装置。 - 前記二重半導体微結晶の直径が50nm以下であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板、前記第1の半導体微結晶、及び前記第2の半導体微結晶はIV族原子を含み、前記第1の絶縁層および前記第2の絶縁層は前記IV族原子の酸化膜であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155762A JP4309869B2 (ja) | 1997-05-21 | 2005-05-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13101697 | 1997-05-21 | ||
JP13101497 | 1997-05-21 | ||
JP2005155762A JP4309869B2 (ja) | 1997-05-21 | 2005-05-27 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6747398A Division JP3761319B2 (ja) | 1997-05-21 | 1998-03-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333146A true JP2005333146A (ja) | 2005-12-02 |
JP4309869B2 JP4309869B2 (ja) | 2009-08-05 |
Family
ID=35487535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005155762A Expired - Fee Related JP4309869B2 (ja) | 1997-05-21 | 2005-05-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4309869B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220853A (ja) * | 2006-02-16 | 2007-08-30 | Sharp Corp | 発光デバイス装置 |
JP2008004831A (ja) * | 2006-06-23 | 2008-01-10 | Denso Corp | 不揮発性メモリトランジスタおよびその駆動方法 |
WO2008112075A1 (en) * | 2007-03-13 | 2008-09-18 | Micron Technology, Inc. | Zinc oxide diodes for optical interconnections |
JP2010103430A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 構造体及び半導体光装置 |
-
2005
- 2005-05-27 JP JP2005155762A patent/JP4309869B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220853A (ja) * | 2006-02-16 | 2007-08-30 | Sharp Corp | 発光デバイス装置 |
JP2008004831A (ja) * | 2006-06-23 | 2008-01-10 | Denso Corp | 不揮発性メモリトランジスタおよびその駆動方法 |
WO2008112075A1 (en) * | 2007-03-13 | 2008-09-18 | Micron Technology, Inc. | Zinc oxide diodes for optical interconnections |
US7606448B2 (en) | 2007-03-13 | 2009-10-20 | Micron Technology, Inc. | Zinc oxide diodes for optical interconnections |
US7983516B2 (en) | 2007-03-13 | 2011-07-19 | Micron Technology, Inc. | Zinc oxide diodes for optical interconnections |
US8467639B2 (en) | 2007-03-13 | 2013-06-18 | Micron Technology, Inc. | Zinc oxide diodes for optical interconnections |
JP2010103430A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 構造体及び半導体光装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4309869B2 (ja) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6060743A (en) | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same | |
US6770534B2 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
JP3761319B2 (ja) | 半導体装置の製造方法 | |
US5710436A (en) | Quantum effect device | |
US6310376B1 (en) | Semiconductor storage device capable of improving controllability of density and size of floating gate | |
US8338280B2 (en) | Method for fabricating nano devices | |
US7939398B2 (en) | Method to manufacture silicon quantum islands and single-electron devices | |
JPH04335538A (ja) | 半導体装置およびその製造方法 | |
US7981799B2 (en) | Room temperature-operating single-electron device and the fabrication method thereof | |
JPH1197667A (ja) | 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 | |
US6010934A (en) | Method of making nanometer Si islands for single electron transistors | |
JP4309869B2 (ja) | 半導体装置およびその製造方法 | |
JP2004528710A (ja) | 薄膜トランジスタを具えた電子デバイス及びその製造方法 | |
US6204517B1 (en) | Single electron transistor memory array | |
JP5841013B2 (ja) | 半導体装置 | |
US6351007B1 (en) | Quantum thin line producing method and semiconductor device employing the quantum thin line | |
JP2011512668A (ja) | 常温で動作する単電子トランジスタ及びその製造方法 | |
US20040097023A1 (en) | Method for fabricating semiconductor device with negative differential conductance or transconductance | |
US6117711A (en) | Method of making single-electron-tunneling CMOS transistors | |
KR20030043513A (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
JP2904090B2 (ja) | 単一電子素子 | |
JP3402905B2 (ja) | 半導体素子 | |
JP2000164735A (ja) | 半導体装置及びその製造方法 | |
KR20040050588A (ko) | 단전자 소자, 그 제조 방법 및 단전자 소자와 mos트랜지스터를 동시에 형성하는 제조방법 | |
JPH0897398A (ja) | 量子効果装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |