JPH1197667A - 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 - Google Patents

超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Info

Publication number
JPH1197667A
JPH1197667A JP25892197A JP25892197A JPH1197667A JP H1197667 A JPH1197667 A JP H1197667A JP 25892197 A JP25892197 A JP 25892197A JP 25892197 A JP25892197 A JP 25892197A JP H1197667 A JPH1197667 A JP H1197667A
Authority
JP
Japan
Prior art keywords
forming
ultra
method
fine
ultrafine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25892197A
Other languages
English (en)
Inventor
Yasumori Fukushima
Kenta Nakamura
Toru Ueda
徹 上田
健太 中村
康守 福島
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP25892197A priority Critical patent/JPH1197667A/ja
Publication of JPH1197667A publication Critical patent/JPH1197667A/ja
Application status is Pending legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Abstract

(57)【要約】 【課題】 成長位置が制御可能であり、大きさおよび密
度の高均一性と高再現性とを有する量子ドットおよび量
子細線の形成方法を提供する。 【解決手段】 Si基板41にドライエッチ法で段差4
3を形成した後に表面にSiO2膜44を形成する。反応
室内を10-8Torrまで真空排気した後に、10-2Torr以
下の圧力下でSi26ガスを流して、Si結晶粒(量子ド
ット)45を段差43に沿って形成する。段差43は一
般的なホトリソグラフィ技術とドライエッチ技術で形成
するので、量子ドットの成長位置を容易に制御可能であ
る。Si結晶粒45成長時のガス量や時間や基板温度を
制御すれば、量子細線を形成したり、量子ドットの大き
さや量子細線の太さを制御したりできる。こうして、量
子ドットや量子細線の大きさや太さおよび密度の高均一
性と高再現性とを実現し、特殊な微細加工技術を用いず
に低コスト,高歩留まり,高生産性を実現する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、量子サイズ効果
を発現させうる程度に微小な導電性を有する半導体ある
いは金属の超微粒子および超細線を絶縁性基板上に形成
する超微粒子および超細線の形成方法と、この形成方法
による超微粒子あるいは超細線を用いた半導体素子に関
する。

【0002】

【従来の技術】今や、産業の基幹となったエレクトロニ
クスの進歩を支えてきたLSI(大規模集積回路)は、微
細化によって大容量,高速,低消費電力の性能を飛躍的に
向上させてきた。しかしながら、素子のサイズが0.1
μm以下になると、従来の素子の動作原理の限界に到達
すると考えられ、新しい動作原理に基づいて新しい素子
の研究が活発に行われている。

【0003】上記新しい素子とは、ナノメータサイズの
超微粒子(以下、量子ドットと言う)や超細線(以下、量
子細線と言う)の超微細構造を有する素子である。ここ
で、前者の量子ドットについては、種々の量子効果ディ
バイスと共に、特にクーロン・ブロッケイド現象を用い
た単電子ディバイスへの応用のための研究が盛んに行わ
れている。また、後者の量子細線については、量子効果
を利用した超高速トランジスタへの応用が期待されてい
る。

【0004】一方においては、今後のエレクトロニクス
の新しい潮流として、電子回路と光通信回路との融合が
模索されている。その際に、LSI基板上への光電変換
素子の搭載が不可欠となり、LSIの主流であるSi(シ
リコン)系材料で実用化もされている。発光に関して
は、Si系IV族半導体が間接遷移型のバンドギャップを
有しているため発光しないとされてきた。ところが、近
年、10nm以下の大きさの微小結晶粒では、直接遷移型
のバンド構造となって発光することが確認されたことを
機に、活発な研究がさなれている。

【0005】以上述べた以外にも、量子効果の特徴を活
かした様々な電気的・光学的素子への応用をめざし、上
記量子ドットあるいは量子細線の形成技術の多種多様な
研究が行われている。ここで、量子ドットの製造方法と
その単電子トランジスタおよび発光素子への応用(特開
平8−64525号公報)について簡単に説明する。

【0006】図13(f)に、形成された単電子トランジ
スタの断面を示す。ソース端子1とドレイン端子2との
間に電圧を掛け、結晶Si微小粒(以下、単に微小粒と言
う)3を介してソース・ドレイン間に流れる電流をゲート
端子4に掛ける電圧でオン/オフする。ゲート端子4に
電圧が掛かっていない場合は、微小粒3に量子サイズ効
果によって発現するクーロン・ブロッケイド現象のため
に電流は流れない。この状態がオフ状態である。そし
て、上記ゲート端子4に電圧を掛けて微小粒3間のトン
ネル抵抗を量子抵抗(h/4(e*e) h:プランク定数
e:素電荷量)以下にすれば、クーロン・ブロッケイド現
象が破れて電流が流れる。この状態がオン状態である。

【0007】上記構成の単電子トランジスタは、以下の
ようにして形成される。図13(a)に示すように、抵抗
率0.003Ωcmの低抵抗Siウエハ5に、通常の選択酸
化法によって、素子形成領域以外の表面に厚さ2500
ÅのSiO2膜6を形成して素子分離領域とする。次に、
酸素雰囲気中で熱処理して厚さ40ÅのSiO2膜7を形
成し、この上にCVD(化学蒸着)法によって厚さ100
0Åのタングステン膜8を形成して、ドライエッチング
によってパターニングする。最終的に、このタングステ
ン膜8をソースおよびドレインとして使用する。

【0008】次に、図13(a)に示すように、超高真空
槽内で125℃に加熱しながら、電子ビーム蒸着法で、
SiO2膜7およびタングステン膜8の表面に0.1Å/se
cの堆積速度でSi原子を供給する。こうして、SiO2
7およびタングステン膜8の表面に、直径が20Åで高
さが10Åの半球形非晶質Si微小粒9を20Åの間隔
で形成する。そして、500℃に昇温して1時間の熱処
理を行って、半球形非晶質Si微小粒9を結晶化して微
小粒3(結晶Si微小粒)を得る。

【0009】次に、SiH4,O2,PH3,B25を原料ガ
スとして用いたCVD法によって、図13(b)に示すよ
うに、ボロン/リン添加ガラス10を堆積し、800℃
熱処理によるリフローで表面を平坦化して微小粒3のあ
る領域での厚さを40Åとし、ない領域での厚さを50
Åとする。

【0010】次に、図13(c)に示すように、再びタン
グステン膜11を堆積してゲート電極の形状に成形す
る。さらに、図13(d)に示すように、SiO2膜12を
CVD法で堆積して層間絶縁膜を形成する。さらに、図
13(e)および図13(f)に示すように、配線およびパッ
シベーション膜形成を行い、ソース端子1,ドレイン端
子2,ゲート端子4および基板電位端子13を形成す
る。

【0011】次に、上記量子ドットの発光素子への応用
について説明する。図14(f)に、形成されたSi発光素
子の断面を示す。このSi発光素子は、上部電極15と
下部電極16との間に電圧を掛けてトンネル電流を流
し、結晶Si微小粒(以下、単に微小粒と言う)17にキ
ャリアを注入することによって発光を得る。

【0012】上記構成のSi発光素子は、以下のように
して形成される。図14(a)に示すように、抵抗率0.0
03Ωcmの低抵抗Siウエハ18に、通常の選択酸化法
によって、素子形成領域以外の表面に厚さ2500Åの
SiO2膜19を形成して素子分離領域とする。次に、図
14(b)に示すように、酸素雰囲気中で熱処理して厚さ
30ÅのSiO2膜20を形成する。

【0013】次に、図14(c)に示すように、超高真空
槽内で125℃に加熱しながら、電子ビーム蒸着法でS
iO2膜19,20の表面に、0.1Å/secの堆積速度でS
i原子を供給する。こうして、SiO2膜19,20の表面
に、直径が20Åで高さが10Åの半球形非晶質Si微
小粒21を20Åの間隔で形成する。そして、500℃
に昇温して1時間の熱処理を行って、半球形非晶質Si
微小粒21を結晶化して微小粒17を得る。

【0014】次に、SiH4,O2,PH3,B25を原料ガ
スとして用いたCVD法によって、図14(d)に示すよ
うに、ボロン/リン添加ガラス22を堆積し、800℃
熱処理によるリフローによって表面を平坦化して微小粒
17のある領域での厚さを30Åとし、ない領域での厚
さを40Åとする。

【0015】次に、図14(e)に示すように、スパッタ
法によりITO(Indium tin oxide)膜23を堆積し、こ
のITO膜23を所望の形状のマスクでエッチングして
上部電極15を成形する。さらに、図14(e)に示すよ
うに、上部電極15をマスクとしてボロン/リン添加ガ
ラス22をエッチングして、電極領域以外のボロン/リ
ン添加ガラス22および微小粒17を除去する。さら
に、図14(f)に示すように、配線およびパッシベーシ
ョン膜形成を行ってSi発光素子を形成する。

【0016】さらに、金属材料の量子ドット形成方法と
して、後藤等「球形アルミニウムクラスターの生成」1
997年春季応用物理学会,講演番号28a-T-3,予稿集p-1
313に記載された方法がある。この方法では、Ar(アル
ゴン)ガス(4×10-3Torr)のDC放電(220V,0.
4A)によってAl(アルミニウム)をスパッタし、その周
りに満たされたHe(ヘリウム)ガス(10Torr)で凝集を
行うマグネトロンスパッタ凝集法によって、直径5nm〜
500nmの球形アルミニウムクラスターを生成してい
る。

【0017】次に、Si量子細線の製造方法の例につい
て述べる。上記Si量子細線の製造方法としては、石黒
等「異方性エッチングにより作成されたSIMOX基板
上の均一なSi量子細線」1996年春季応用物理学会,
講演番号28a-PB-5,予稿集p-798に記載された方法があ
る。

【0018】この上記文献に記載されたSi量子細線の
製造方法では、 図15(a)に示すように、(100)SIMOX基板2
5上にSi34膜26を堆積した後に、(110)方向に
パターニングする。 図15(b)に示すように、Si34膜26をマスクと
して、TMAH(TetraMethyl Ammonium-Hydroxide)で
異方性エッチングを行って、パターンエッジに(111)
面27を形成する。 図15(c)に示すように、上記Si34膜26をマス
クとして(111)面27を選択的に酸化し、酸化膜28
を形成する。 図15(d)に示すように、上記Si34膜26を除去
した後、酸化膜28をマスクとして再びTMAHで異方
性エッチングを行って、(110)方向に延在するSi量
子細線29を形成する。

【0019】そして、石黒等「異方性エッチングにより
作成した量子細線MOSFETの室温でのクローンブロ
ケード振動の観測」1996年春季応用物理学会,講演
番号26p-ZA-12,予稿集p-64に記載されているように、上
述のようにしてSi量子細線が形成された素子における
ドレイン電流のゲート電圧依存性を観察すると、図16
に示すように、ドレイン電流の単一電子現象によるクー
ロン・クロッケイド現象が観測されている。

【0020】さらに、金属材料の量子細線形成方法とし
て、桜井等「AFMによるAl細線加工」1997年春
季応用物理学会,講演番号30a-PB-4,予稿集p-515に記載
された方法がある。この方法では、SiO2絶縁基板上に
幅30μm、厚さ8nmのAlを蒸着する。次に、原子間顕
微鏡(AFM)を用いてAl細線以外の領域を酸化させ
る。具体的にはAFMの探針とAlの間に電圧を加える
ことによってAl細線以外のAlを酸化させて絶縁膜とす
る。こうして、幅20nmのAl細線を形成する。

【0021】

【発明が解決しようとする課題】しかしながら、上記従
来の量子ドットあるいは量子細線の形成方法によって形
成された量子ドットや量子細線をSi系LSIと同一基
板に搭載して融合するためには、以下のような問題があ
る。

【0022】まず、上記特開平8−64525号公報に
よる量子ドットの形成方法は、電子ビーム蒸着法を利用
して絶縁膜で覆われた基板表面に極微小サイズの結晶粒
を形成する方法であり、基板表面の状態および反応室の
雰囲気(不純物の有無等)が結晶粒の成長を促す結晶核の
発生位置,結晶核の発生時期および結晶核形成後の粒成
長に強く影響を及ぼす。したがって、結晶粒の成長位
置,大きさおよび密度の均一性,再現性を確保するのは極
めて困難で、量産技術としては成り立ち難いという問題
がある。

【0023】また、後藤等「球形アルミニウムクラスタ
ーの生成」による量子ドットの形成方法は、スパッタリ
ングと気相での凝集反応を利用するものであり、この方
法の場合も、結晶粒の成長位置,大きさおよび密度の均
一性,再現性を確保するのは極めて困難で、量産技術と
しては成り立ち難いという問題がある。

【0024】また、石黒等「異方性エッチングにより作
成されたSIMOX基板上の均一なSi量子細線」による
量子細線の形成方法は、工程が極めて複雑であり、高コ
スト,低歩留まり,低生産性等の問題を有しているため
に、現実的な量産技術として成り立ち難いという問題が
ある。

【0025】また、桜井等「AFMによるAl細線加
工」による量子細線の形成方法は、AFMを用いるよう
な極めて特殊な微細化技術が必要であるが、現状では基
板全面にわたって所望の位置に細線を形成できるAFM
は存在しない。また、細線幅を如何にして均一且つ再現
性良く形成するかという問題がある。さらに、量産装置
を開発して行くには、アライメントをどのようにする
か、現実的なスループットをどのように確保するか等の
多くの問題を有している。

【0026】そこで、この発明の目的は、成長位置が制
御可能であり、大きさおよび密度の高均一性と高再現性
を有し、低コスト,高歩留まり,高生産性を実現できる量
子ドットおよび量子細線の形成方法、および、この形成
方法による量子ドットあるいは量子細線を用いた半導体
素子を提供することにある。

【0027】

【課題を解決するための手段】上記目的を達成するた
め、請求項1に係る発明は、絶縁性基板上に導電性を有
する金属あるいは半導体の超微粒子あるいは超細線を形
成する超微粒子および超細線の形成方法において、段差
が形成された絶縁性基板を作成し、上記超微粒子あるい
は超細線を上記段差の上縁に沿って選択的に形成するこ
とを特徴としている。

【0028】上記構成によれば、金属あるいは半導体の
超微粒子あるいは超細線が、絶縁性基板に形成された段
差の上縁に沿って選択的に形成される。したがって、上
記絶縁性基板上における上記段差の形成位置を制御する
ことによって、超微粒子あるいは超細線の成長位置が所
望の位置に設定される。

【0029】また、請求項2に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差は1nm以上であることを特徴としている。

【0030】上記構成によれば、絶縁性基板に形成され
た1nm以上の段差の上縁に沿って、超微粒子あるいは超
細線が確実に形成される。

【0031】また、請求項3に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、上記絶
縁性基板の表面に段差を形成することによって行われる
ことを特徴としている。

【0032】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。

【0033】また、請求項4に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に段差を形成した後、上記段差が形成された
半導体基板の表面に絶縁膜を形成することによって行わ
れることを特徴としている。

【0034】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術や選択酸化技術
とによって、上記絶縁性基板上に段差が形成される。し
たがって、上記絶縁性基板上における段差の形成位置が
容易に制御されて、超微粒子あるいは超細線の成長位置
が容易に所望の位置に設定される。

【0035】また、請求項5に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に絶縁膜を形成した後、上記絶縁膜をパター
ニングして上記半導体基板の表面を露出させ、この露出
された上記半導体基板の表面を酸化することによって行
われることを特徴としている。

【0036】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。

【0037】また、請求項6に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に絶縁膜を形成した後、上記絶縁膜をパター
ニングして上記半導体基板の表面を露出させ、上記半導
体基板の上面全体に絶縁膜を積層することによって行わ
れることを特徴としている。

【0038】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。

【0039】また、請求項7に係る発明は、請求項1に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差の上縁に沿った上記超微粒子あるいは超細
線の選択的形成は、上記段差が形成された絶縁性基板を
反応室内に導入し、この反応室内を一旦10-6Torr以下
の高真空に排気した後原料ガスを流し込み、10-2Torr
以下の上記原料ガス分圧下で上記超微粒子あるいは超細
線を上記段差の上縁のみに気相成長させることによって
行われることを特徴としている。

【0040】上記構成によれば、上記段差の上縁に沿っ
た上記超微粒子あるいは超細線の選択的成長は、特殊な
微細加工技術に因らずに一般的な高真空CVD技術によ
って行われる。したがって、反応室内の真空度,原料ガ
スの導入量や導入時間,基板温度等を制御することによ
って、所望の大きさや太さや密度の上記超微粒子あるい
は超細線が均一に再現性よく形成されるのである。

【0041】また、請求項8に係る発明は、請求項7に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記反応室内に原料ガスを流す場合のガス流量,ガ
ス流入時間および基板温度の少なくとも1つを制御する
ことによって、上記超微粒子あるいは超細線の何れかを
選択的に形成することを特徴としている。

【0042】上記構成によれば、装置や手順を変えるこ
となく、上記反応室内に導入する原料ガス導入流量,導
入時間および基板温度の少なくとも1つを制御するだけ
の簡単な方法によって、上記超微粒子あるいは上記超微
粒子が連鎖して成る超細線の何れかが選択的に形成され
る。

【0043】また、請求項9に係る発明は、請求項7に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、モノシラン(SiH4),ジシラン(S
i26),トリシラン(Si38),ジクロロシラン(SiH2
l2)あるいはテトラクロロシラン(SiCl4)であり、Si
の超微粒子あるいは超細線を形成することを特徴として
いる。

【0044】上記構成によれば、Si(半導体)の超微粒
子あるいは超細線が、特殊な微細加工技術に因らずに、
一般的な成膜技術と、一般的なホトリソグラフィ技術や
ドライエッチ技術や選択酸化技術と、一般的な高真空C
VD技術等によって、所望の大きさや太さや密度で容易
に形成される。

【0045】また、請求項10に係る発明は、請求項7
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、ゲルマン(GeH4),ゲルマン(Ge2
6)あるいはフッ化ゲルマニウム(GeF4)であり、Ge
の超微粒子あるいは超細線を形成することを特徴として
いる。

【0046】上記構成によれば、Ge(半導体)の超微粒
子あるいは超細線が、特殊な微細加工技術に因らずに、
一般的な成膜技術と、一般的なホトリソグラフィ技術や
ドライエッチ技術や選択酸化技術と、一般的な高真空C
VD技術等によって、所望の大きさや太さや密度で容易
に形成される。

【0047】また、請求項11に係る発明は、請求項7
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、モノシラン(SiH4),ジシラン
(Si26),トリシラン(Si38),ジクロロシラン(Si
2Cl2)あるいはテトラクロロシラン(SiCl4)の何れ
かと、ゲルマン(GeH4),ゲルマン(Ge26)あるいはフ
ッ化ゲルマニウム(GeF4)の何れかとの混合ガスであ
り、SiGeの超微粒子あるいは超細線を形成することを
特徴としている。

【0048】上記構成によれば、SiGeの超微粒子ある
いは超細線が、特殊な微細加工技術に因らずに、一般的
な成膜技術と、一般的なホトリソグラフィ技術やドライ
エッチ技術や選択酸化技術と、一般的な高真空CVD技
術等によって、所望の大きさや太さや密度で容易に形成
される。

【0049】また、請求項12に係る発明は、請求項7
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは有機アルミニウムであり、アルミニ
ウムの超微粒子あるいは超細線を形成することを特徴と
している。

【0050】上記構成によれば、Al(金属)の超微粒子
あるいは超細線が、特殊な微細加工技術に因らずに、一
般的な成膜技術と、一般的なホトリソグラフィ技術やド
ライエッチ技術や選択酸化技術と、一般的な高真空CV
D技術等によって、所望の大きさや太さや密度で容易に
形成される。

【0051】また、請求項13に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間に設けられたチャネル領域と,このチ
ャネル領域に流れるチャネル電流を制御するゲート領域
と,上記チャネル領域とゲート領域との間に配置された
浮遊ゲート領域と,この浮遊ゲート領域とゲート領域と
の間に設けられた第1の絶縁膜と,上記チャネル領域と
浮遊ゲート領域との間に設けられた第2絶縁膜を有する
半導体記憶素子において、上記浮遊ゲートとして、請求
項1乃至請求項12の何れか1つに記載の超微粒子ある
いは超細線の形成方法によって形成された上記超微粒子
あるいは超細線を用いたことを特徴としている。

【0052】上記構成によれば、浮遊ゲートを上記超微
粒子あるいは超細線で構成しているので蓄積電荷は少な
くなる。したがって、この半導体素子は、上記浮遊ゲー
トへの少ない注入電荷量で動作する。

【0053】また、請求項14に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間に設けられたチャネル領域と,このチ
ャネル領域に流れるチャネル電流を制御するゲート領域
と,上記チャネル領域とゲート領域の間に設けられた絶
縁膜を有する半導体素子において、上記チャネル領域と
して、請求項1乃至請求項11の何れか1つに記載の超
微粒子あるいは超細線の形成方法によって形成された半
導体の超細線を用いたことを特徴としている。

【0054】上記構成によれば、チャネル領域をナノメ
ータサイズの半導体超細線で形成しているので、上記チ
ャネル領域は、上記超細線の延在方向に直交する方向に
量子化されて1次元伝導を示す。したがって、この半導
体素子は高速で動作する。

【0055】また、請求項15に係る発明の半導体素子
は、請求項1乃至請求項11の何れか1つに記載の超微
粒子あるいは超細線の形成方法によって形成された半導
体の超微粒子を絶縁膜で挟み、さらに上記両絶縁膜を電
極で挟んだ構造を有し、両電極間に電圧を掛けることに
よって発光することを特徴としている。

【0056】上記構成によれば、半導体の超微粒子は、
直接遷移型のバンド構造を有している。そのために、上
記超微粒子を絶縁膜を介して挟んでいる両電極に電圧を
掛けてトンネル電流を流して超微粒子に電子が注入され
ると、上記超微粒子に電子の遷移が生じて発光する。

【0057】

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。本実施の形態においては、予
め、絶縁性基板に段差を形成した後、上記段差の上縁に
沿って選択的に、導電性を有する金属あるいは半導体で
量子ドットあるいは量子細線を形成する。上記段差は、
具体的には以下の方法で形成する。 絶縁性材料を加工して段差を形成する。 半導体基板を加工して段差を形成した後に表面に絶
縁膜を形成する。 半導体表面に絶縁膜を形成した後に、上記絶縁膜を
パターニングして半導体表面を露出させ、酸化するか或
いは全面に絶縁膜を堆積させて段差を形成する。

【0058】こうして、上記段差が形成された基板を反
応室に導入し、上記反応室内を一旦10-6Torr以下の高
真空に排気して原料ガスを流し、原料ガス分圧が10-2
Torr以下の圧力下で、量子ドットあるいは量子細線を上
記段差の上縁に沿った部分にのみ気相成長するのであ
る。

【0059】ところで、高真空下で高清浄の雰囲気下で
微量の反応ガスを流した場合、平坦な基板表面では、図
11(a),図11(b)に示すように、初期のある時間内に
おいては吸着した反応ガス分子32が絶縁性基板31の
表面を移動してやがて脱離してしまい、表面には何も形
成されない。ところが、図11(c)に示すように、ある
時間が経過して絶縁性基板31の表面に核33が形成さ
れると、島状の膜に成長し、図11(d)に示すように、
やがて連続した薄膜34が形成される。

【0060】ところが、基板表面に段差が在る場合に
は、図12(b)に示すように、平坦部では核が形成され
ない初期の段階でも、絶縁性基板35の段差36の上縁
に沿って核(粒状の反応物)38が生成する。さらに上記
ある時間が経過すると、図12(c)に示すように、絶縁
性基板35の表面にも核38'が形成される。そして、
やがて、両核38,38'は島状の膜に成長して連続した
薄膜39が形成される。ところで、上記段差36に沿っ
て反応物38が成長するのは、段差36で反応ガス分子
37の濃度が平坦部に比べて高くなるためと考えられ
る。このように、段差で反応物が成長し易いということ
は、エピタキシャル成長では例が在るものの、CVD法
においては前例がない。

【0061】尚、絶縁性基板の平坦部に、ある一定時間
核形成が起こらないようにするためには、反応室内を一
旦10-6Torrよりも高真空にして、大気の成分や水分等
の不純物を排気する必要がある。また、反応時における
反応室内の圧力も10−2Torr以下にしなければな
らない。これは、10−2Torrよりも高いと、全面
で速やかに膜成長が始まってしまうためである。また、
Siウエハの表面凹凸を1nm以下にすると核成長は起こ
らなくなってしまうため、上記段差は少なくとも1nm以
上必要である。

【0062】ここで、上記量子ドットまたは量子細線を
Siで形成する場合には、原料ガスとして、SiH4(モノ
シラン),Si26(ジシラン),Si38(トリシラン),Si
2Cl2(ジクロロシラン)あるいはSiCl4(テトラクロ
ロシラン)を用いる。

【0063】また、上記量子ドットまたは量子細線をG
e(ケルマニウム)で形成する場合には、原料ガスとし
て、GeH4(ゲルマン),Ge26あるいはGeF4(フッ化
ゲルマニウム)を用いる。

【0064】また、上記量子ドットあるいは量子細線を
SiGeで形成する場合には、原料ガスとして、SiH4,
Si26,Si38,SiH2Cl2あるいはSiCl4の何れか
のガスと、GeH4,Ge26あるいはGeF4の何れかのガ
スとの混合ガスを用いる。

【0065】また、上記量子ドットあるいは量子細線を
Alで形成する場合には、原料ガスとして、(CH3)2Al
H(DMAH:ジメチルアルミニウム)等の有機アルミニ
ウムを用いる。

【0066】さらに、上述のようにして形成される量子
ドットや量子細線を用いて、以下のような半導体素子を
製作することによって、量子効果素子あるいは単電子素
子の基本となる量子ドットあるいは量子細線を従来のS
i系LSIと同一基板に搭載して融合させた半導体素子
を得ることができる。

【0067】(1)ソース領域と、ドレイン領域と、ソ
ース領域とドレイン領域との間のチャネル領域と、チャ
ネル領域に流れるチャネル電流を制御するゲート領域
と、チャネル領域とゲート領域との間に位置する浮遊ゲ
ート領域と、浮遊ゲート領域とゲート領域との間の第1
の絶縁膜と、チャネル領域と浮遊ゲート領域との間の第
2絶縁膜から構成される半導体記憶素子において、上記
浮遊ゲート領域に上記量子ドットあるいは量子細線を用
いる。

【0068】(2)ソース領域と、ドレイン領域と、ソ
ース領域とドレイン領域との間のチャネル領域と、チャ
ネル領域に流れるチャネル電流を制御するゲート領域
と、チャネル領域とゲート領域との間の絶縁膜から構成
される半導体素子において、上記チャネル領域に上記量
子細線を用いる。

【0069】(3)半導体材料の量子ドットを絶縁膜で
挟み、さらに電極で挟み、両電極間に電圧を掛けること
によって発光する発光素子とする。

【0070】以下、具体的に、本実施の形態における量
子ドットあるいは量子細線の形成方法と、その量子ドッ
トあるいは量子細線を用いた半導体素子について説明す
る。

【0071】<第1実施の形態>図1は、本形態の形態
における量子ドットあるいは量子細線の形成方法の手順
を示す。本形態の形態は、上述した段差形成方法によ
って、つまり、半導体基板を加工して段差を形成した後
に表面に絶縁膜を形成する方法に関する。

【0072】すなわち、先ず、図1(a)に示すように、
Si基板41上にホトレジスト膜を形成した後、段差の
形成位置を境界としてパターニングを行ってホトマスク
42を得る。そして、ドライエッチングを行ってSi基
板41に50nmの段差43を形成した後に、図1(b)に
示すようにホトマスク42を除去する。そして、図1
(c)に示すように、熱酸化を行って表面全体に5nmの膜
厚でSiO2膜44を形成するのである。尚、上記熱酸化
によってSiO2膜44を形成する変わりに、CVD法に
よってSiO2膜あるいはSi34膜等の絶縁膜あるいは
SiO2とSi34とを積層した絶縁膜を形成しても差し
支えない。

【0073】その後、段差43が形成されたSi基板4
1を高真空CVD装置と同等の反応室に設置し、10-8
Torr程度まで真空排気した後、10-2Torr以下の圧力下
で18ccのSi26ガスを120秒で流す。その場合の
基板温度は590℃である。これによって、図1(d)に
示すように、約30nmの大きさのSi結晶粒45が段差
43に沿ってのみ形成される。

【0074】図1はドライエッチ法で上記段差を形成す
る方法の手順であるのに対して、図2はロコス法で上記
段差を形成する方法の手順である。図2(a)に示すよう
に、Si基板51上に酸化膜52および窒化膜53を順
次形成した後、図2(b)に示すように、さらにホトレジ
スト膜を形成して段差の形成位置を境界としてパターニ
ングを行ってホトマスク54を得る。そして、図2(c)
に示すように、ロコス法で選択酸化してロコス酸化膜5
5を形成した後、図2(d)に示すように、酸化膜52,窒
化膜53およびロコス酸化膜55を除去して、50nmの
段差56が形成されたSi基板51を得る。

【0075】以後は、図1に示す量子ドットあるいは量
子細線の形成方法における図1(c)以降と同様の処理を
行って、表面全体に5nmの膜厚でSiO2膜を形成した
後、10-8Torr程度まで真空排気し、10-2Torr以下の
圧力下で18ccのSi26ガスを120秒で流す。こう
して、図1(d)に示すように、約30nmの大きさのSi結
晶粒が段差56の上縁に沿ってのみ形成される。

【0076】図3は、上記Si結晶粒形成時にSi26
スをSi基板41の平坦部でも核成長が始まる時間(24
0秒)流した場合の走査型電子顕微鏡写真の模式図であ
る。既に平坦部でも粒状のものが見られるが、明らかに
段差43に沿って大きなSi結晶粒45が成長している
のが分かる。尚、図3(a)は10万倍、図3(b)は20万
倍である。

【0077】上述したように、本実施の形態において
は、Si基板41,51を加工して段差43,56を形成
した後に表面にSiO2膜(膜絶縁膜)44を形成する。そ
して、反応室内を10-8Torr程度まで真空排気した後、
590℃の温度下,10-2Torr以下の圧力下で18ccの
Si26ガスを120秒で流すことによって、約30nm
の大きさのSi結晶粒45を段差43,56に沿って形成
するようにしている。したがって、Si基板41,51上
に形成する段差43,56の位置を設定すれば、Si結晶
粒45の成長位置を所望の位置に正しく設定できるので
ある。

【0078】その場合に、上記段差43,56は一般的
なホトリソグラフィ技術と、ドライエッチ技術あるいは
ロコス法で形成されるので、その位置の設定は容易に制
御可能である。すなわち、本実施の形態によれば、上記
量子ドットの成長位置を容易に制御可能なのである。

【0079】尚、上記実施の形態において、Si結晶粒
(量子ドット)45を成長させる場合には、Si26ガス
の流量を18ccとし、時間を120秒とし、基板温度を
590℃としている。このガス流量やガスを流す時間や
基板温度を制御することによって、離散的な量子ドット
を形成したり、量子ドットが連なった量子細線を形成し
たりできる。また、量子ドットの大きさや量子細線の太
さも制御可能となる。すなわち、本実施の形態によれ
ば、上記量子ドットや量子細線の大きさや太さおよび密
度の高均一性と高再現性を実現できるのである。

【0080】このように、本実施の形態による量子ドッ
トあるいは量子細線の形成方法は、一般的なホトリソグ
ラフィ技術,ドライエッチ技術,ロコス法,CVD法等の
シンプルな工程で行うことができ、特殊な微細加工技術
を必要とはしない。したがって、低コスト,高歩留まり,
高生産性を実現できる量子ドットおよび量子細線の形成
方法を提供できるのである。

【0081】尚、上記実施の形態においては、Si結晶
粒45を成長させる場合にはSi26ガスを用いている
が、上述したように、SiH4,Si38,SiH2Cl2ある
いはSiCl4を原料ガスとして用いても構わない。ま
た、原料ガスとしてGeH4,Ge2あるいはGeF4
用いることによって、Ge結晶粒を形成できる。また、
原料ガスとして、SiH4,Si26,Si38,SiH2Cl2
あるいはSiCl4の何れかのガスと、GeH4,Ge26
るいはGeF4の何れかのガスとの混合ガスを用いること
によって、SiGe結晶粒を形成できる。また、原料ガス
として、DMAH等の有機アルミニウムを用いることに
よって、金属のAl結晶粒を形成できるのである。

【0082】その場合、形成する量子ドットや量子細線
の材質は、半導体として上述のSi,GeおよびSiGeに
限定するものではない。さらに、金属として上述のAl
に限定するものではない。

【0083】<第2実施の形態>図4は、本実施の形態
の量子ドットあるいは量子細線の形成方法における段差
形成手順を示す。本形態の形態は、上述した段差形成方
法によって、つまり、絶縁性材料を加工して段差を形
成する方法に関する。

【0084】すなわち、先ず、図4(a)に示すように、
Si基板61上に熱酸化によって10nmの膜厚でSiO2
膜62を形成した後、図4(b)に示すように、一般的な
ホトリソグラフィ技術によってホトマスク63を形成す
る。そして、ドライエッチ技術によってSiO2膜(熱酸
化膜)62に段差64を形成した後、図4(c)に示すよう
に、ホトマスク63を除去して、段差64が形成された
基板を得る。尚、上記熱酸化によってSiO2膜62を形
成する変わりに、CVD法によってSiO2膜あるいはS
i34膜等の絶縁膜あるいはSiO2とSi34とを積層し
た絶縁膜を形成しても差し支えない。

【0085】以後は、図1に示す量子ドットあるいは量
子細線の形成方法における図1(d)以降と同様の処理を
行って量子ドットを形成する。すなわち、反応室内を1
-8Torr程度の高真空に排気し、10-2Torr以下の圧力
下で結晶粒形成用の原料ガスを流して結晶粒を段差64
に沿って形成するのである。

【0086】<第3実施の形態>図5は、本実施の形態
の量子ドットあるいは量子細線の形成方法における段差
形成手順を示す。本形態の形態は、上述した段差形成方
法によって、つまり、半導体表面に絶縁膜を形成した
後に上記絶縁膜をパターニングして半導体表面を露出さ
せ、酸化するか或いは全面に絶縁膜を堆積させて段差を
形成する方法に関する。

【0087】すなわち、先ず、図5(a)に示すように、
Si基板71上に熱酸化によって10nmの膜厚でSiO2
膜72を形成した後、図5(b)に示すように、一般的な
ホトリソグラフィ技術によってホトマスク73を形成し
た後、ドライエッチ技術によってSiO2膜(熱酸化膜)7
2をパターニングしてSi基板71を露出させる。そし
て、図5(c)に示すように、露出したSi基板71の箇所
に4nmの膜厚で酸化膜74を形成する。その後、ホトマ
スク73を除去して、10nmの膜厚のSiO2膜72と4
nmの膜厚の酸化膜74との境界で段差75を形成するの
である。

【0088】尚、上記熱酸化によってSiO2膜72を形
成する変わりに、CVD法によってSiO2膜あるいはS
i34膜等の絶縁膜あるいはSiO2とSi34とを積層し
た絶縁膜を形成しても差し支えない。また、露出したS
i基板71の箇所に酸化膜74を形成する変わりに、一
部がSiO2膜72で覆われたSi基板71の上面全体に
絶縁膜を積層しても差し支えない。

【0089】以後は、図1に示す量子ドットあるいは量
子細線の形成方法における図1(d)以降と同様の処理を
行って量子ドットを形成する。すなわち、反応室内を1
-8Torr程度の高真空に排気し、10-2Torr以下の圧力
下で結晶粒形成用の原料ガスを流して結晶粒を段差75
に沿って形成する。

【0090】尚、上記各実施の形態においては、基板と
してSiを用いているが、Si以外の半導体基板やサファ
イヤ,石英あるいはガラス等の絶縁基板を用いても何ら
この発明の本質を変えるものではない。

【0091】<第4実施の形態>本実施の形態において
は、フラッシュEEPROM(電気的消去書き込み可能
リード・オンリ・メモリ)のような不揮発性メモリの浮遊
ゲートに、上記各実施の形態に記載された形成方法によ
って形成された量子ドットあるいは量子細線を用いた場
合について説明する。

【0092】図6は、本実施の形態における不揮発性メ
モリの平面図である。また、図7は図6におけるA−A
矢視断面図である。また、図8は図6におけるB−B矢
視断面図である。但し、図8(a)は量子ドット88の場
合の断面図であり、図8(b)は量子細線91の場合の断
面図である。図6〜図8において、Si基板81におけ
る素子分離領域82で囲まれた活性領域83には、ソー
ス領域84とドレイン領域85とが形成されている。さ
らに、Si基板81上にはトンネル絶縁膜86が形成さ
れている。そして、このトンネル絶縁膜86におけるソ
ース領域84とドレイン領域85との間のチャネル領域
上にはソース領域84とドレイン領域85を結ぶ方向に
直交する段差87が形成されおり、この段差87に沿っ
て量子ドット88(量子細線91)が形成されている。こ
の量子ドット88(量子細線91)は浮遊ゲートとして機
能する。量子ドット88(量子細線91)は、Si等の半
導体であってもAl等の金属であっても差し支えない。
そして、トンネル絶縁膜86上にはコントロールゲート
絶縁膜89が形成され、コントロールゲート絶縁膜89
上における量子ドット88(量子細線91)の上部にはゲ
ート電極90が形成されている。

【0093】この不揮発性メモリは、以下のようにして
形成される。先ず、第2実施の形態あるいは第3実施の
形態によって、Si基板81上にトンネル絶縁膜86を
形成して5nmの段差87を形成する。そして、この段差
87の位置にナノメータサイズの量子ドット88あるい
は量子細線91を形成して浮遊ゲートとする。

【0094】そうした後、上記CVD法によって、表面
に10nmの膜厚でコントロールゲート絶縁膜89を形成
する。さらに、コントロールゲート絶縁膜89上にゲー
ト電極90を形成する。そうした後に、ソース拡散領域
およびソース拡散領域を形成してソース領域84および
ドレイン領域85とする。

【0095】上記構成を有する不揮発性メモリは、浮遊
ゲートを量子ドット88あるいは量子細線91で構成し
ているので、浮遊ゲートへの蓄積電荷を減らすことがで
き、消費電力の少ない超高密度の不揮発性メモリを実現
できる。

【0096】<第5実施の形態>本実施の形態において
は、MOSFET(金属酸化物半導体電界効果トランジ
スタ)のチャネルに、上記各実施の形態に記載された形
成方法によって形成された量子細線を用いた場合につい
て説明する。

【0097】図9(a)は本実施の形態におけるMOSF
ETの平面図であり、図9(b)は図9(a)におけるC−C
矢視断面図であり、図9(c)は図9(a)におけるD−D矢
視断面図である。図9において、絶縁性基板101にお
けるチャネル領域形成位置にはチャネル領域の延在方向
に段差103が形成されおり、この段差103に沿って
半導体の量子細線104が形成されている。そして、絶
縁性基板101上にはゲート絶縁膜102が形成されて
いる。量子細線104には、長手方向にソース領域10
5,チャネル領域106およびドレイン領域107が順
次形成されている。さらに、ゲート絶縁膜102上にお
けるチャネル領域106の上部にはゲート電極108が
形成されている。

【0098】このMOSFETは、以下のようにして形
成される。先ず、第1実施の形態乃至第3実施の形態の
何れか1つによって、Si基板上に酸化膜を形成して成
る絶縁性基板101の表面に10nmの段差103を設
け、この段差103の位置にナノメータサイズの量子細
線104を半導体で形成する。

【0099】そうした後、上記CVD法によって、表面
に30nmの膜厚でゲート絶縁膜102を形成する。さら
に、ゲート絶縁膜102上にゲート電極108を形成す
る。そうした後に、上記量子細線104におけるゲート
電極108の両側の領域にソース拡散領域およびソース
拡散領域を形成してソース領域105およびドレイン領
域107とする。

【0100】上記構成を有するMOSFETは、チャネ
ル領域106をナノメータサイズの量子細線104に形
成しているので、チャネル領域106が量子細線104
の延在方向(X方向)に直交する2方向(Y,Z方向)に量
子化されて1次元伝導を示すようになる。したがって、
高速で動作できるMOSFETを実現できる。尚、その
場合の「量子化」とは、上記2方向への電子の運動に関し
て離散的なエネルギー状態しか許されなくなることであ
る。

【0101】上記第4実施の形態および第5実施の形態
においては、上記量子ドットあるいは量子細線を具体的
なデバイスに適用する例を示したが、具体的なデバイス
以外にも適用可能である。すなわち、第1実施の形態乃
至第3実施の形態によれば、特殊な微細加工によらずに
導電性の超微細な細線を形成できる。したがって、上記
量子細線を高密度のLSIの配線に適用することもでき
るのである。

【0102】<第6実施の形態>本実施の形態において
は、上記各実施の形態に記載された形成方法によって形
成された量子ドットを用いた発光素子について説明す
る。

【0103】図10は、本実施の形態における発光素子
の断面図である。図10において、Si基板111上に
は絶縁膜112,113が形成されている。そして、こ
の絶縁膜112に段差114が形成されおり、この段差
114の上縁に沿って半導体の量子ドット115が形成
されている。そして、絶縁膜113上には透明電極11
6が形成されている。

【0104】この発光素子は、以下のようにして形成さ
れる。先ず、第1実施の形態乃至第3実施の形態の何れ
か1つによって、Si基板111上の酸化膜112に5n
mの段差114を設け、この段差114の位置にナノメ
ータサイズの量子ドット115を半導体で形成する。さ
らに、CVD法によって表面に30nmの膜厚で絶縁膜1
13を形成した後、スパッタ法等によってITO膜を形
成して透明電極116とする。

【0105】上記構成を有する発光素子は、上記透明電
極116とSi基板111との間に電圧を掛けてトンネ
ル電流を流すことによって、量子ドット115に電子が
注入される。その際に、量子ドット115は超微粒子で
あるから直接遷移型のバンド構造に変化しており、その
ために電子の遷移が生じて発光するのである。

【0106】また、本発光素子はSi基板111上に形
成されている。したがって、光電変換素子のLSI基板
上への搭載が可能になり、電子回路と光通信回路との融
合を図ることができる。

【0107】ここで、上記第4実施の形態〜第6実施の
形態におけるデバイスや配線は、一般的なホトリソグラ
フィ技術,ドライエッチ技術,ロコス法,CVD法等から
なるシンプルな工程で行うことができ、特殊な微細加工
技術や複雑な工程を必要とはしない。また、上記デバイ
スにおける上記量子ドットや量子細線の成長位置や大き
さ(太さ)は容易に制御でき、大きさ(太さ)および密度の
高均一性と高再現性とを実現できる。したがって、上記
量子効果素子あるいは単電子素子等のデバイスを従来の
Si系LSIと同一基板に搭載して融合させることが容
易に可能なのである。

【0108】

【発明の効果】以上より明らかなように、請求項1に係
る発明の超微粒子あるいは超細線の形成方法は、段差が
形成された絶縁性基板を作成し、導電性を有する金属あ
るいは半導体の超微粒子あるいは超細線を上記段差の上
縁に沿って選択的に形成するので、上記絶縁性基板上に
おける上記段差の形成位置を制御することによって、上
記超微粒子あるいは超細線の成長位置を所望の位置に設
定できる。

【0109】また、請求項2に係る発明の超微粒子ある
いは超細線の形成方法における上記段差は1nm以上であ
るので、上記超微粒子あるいは超細線は上記段差の上縁
に沿って確実に形成できる。

【0110】また、請求項3に係る発明の超微粒子ある
いは超細線の形成方法は、上記絶縁性基板の表面に段差
を形成することによって上記段差が形成された絶縁性基
板を得るので、一般的な成膜技術とホトリソグラフィ技
術とドライエッチ技術とによって上記絶縁性基板上に段
差を形成できる。したがって、この発明によれば、上記
絶縁性基板上における段差の形成位置を容易に制御で
き、超微粒子あるいは超細線の成長位置を容易に所望の
位置に設定できる。

【0111】また、請求項4に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に段差を形
成した後、上記段差が形成された半導体基板の表面に絶
縁膜を形成することによって、上記段差が形成された絶
縁性基板を得るので、一般的な成膜技術とホトリソグラ
フィ技術とドライエッチ技術や選択酸化技術とによっ
て、上記絶縁性基板上に段差を形成できる。したがっ
て、この発明によれば、上記絶縁性基板上における段差
の形成位置を容易に制御でき、超微粒子あるいは超細線
の成長位置を容易に所望の位置に設定できる。

【0112】また、請求項5に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に絶縁膜を
形成した後、上記絶縁膜をパターニングして上記半導体
基板の表面を露出させ、この露出された上記半導体基板
の表面を酸化することによって、上記段差が形成された
絶縁性基板を得るので、一般的な成膜技術とホトリソグ
ラフィ技術とドライエッチ技術とによって、上記絶縁性
基板上に段差を形成できる。したがって、この発明によ
れば、上記絶縁性基板上における段差の形成位置を容易
に制御でき、超微粒子あるいは超細線の成長位置を容易
に所望の位置に設定できる。

【0113】また、請求項6に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に絶縁膜を
形成した後に、上記絶縁膜をパターニングして上記半導
体基板の表面を露出させ、上記半導体基板の上面全体に
絶縁膜を積層することによって、上記段差が形成された
絶縁性基板を得るので、一般的な成膜技術とホトリソグ
ラフィ技術とドライエッチ技術とによって、上記絶縁性
基板上に段差を形成できる。したがって、この発明によ
れば、上記絶縁性基板上における段差の形成位置を容易
に制御でき、超微粒子あるいは超細線の成長位置を容易
に所望の位置に設定できる。

【0114】また、請求項7に係る発明の超微粒子ある
いは超細線の形成方法は、上記段差が形成された絶縁性
基板を反応室内に導入し、この反応室内を一旦10-6To
rr以下の高真空に排気した後に原料ガスを流し込み、1
-2Torr以下の上記原料ガス分圧下で上記超微粒子ある
いは超細線を上記段差の上縁のみに気相成長させるの
で、特殊な微細加工技術に因らずに一般的な高真空CV
D技術によって、上記段差の上縁に沿って上記超微粒子
あるいは超細線を選択的に形成できる。したがって、反
応室内の真空度,原料ガスの導入量や導入時間,基板温度
等を制御することによって、所望の大きさや太さや密度
の上記超微粒子あるいは超細線を均一に且つ再現性よく
形成できる。さらに、この発明によれば、シンプルな工
程によって上記超微粒子あるいは超細線を形成できるの
で、低コスト,高歩留まり,高生産性を実現できる。

【0115】また、請求項8に係る発明の超微粒子ある
いは超細線の形成方法は、上記反応室内に原料ガスを流
す場合のガス流量,ガス流入時間および基板温度の少な
くとも1つを制御することによって、上記超微粒子およ
び超細線の何れかを選択的に形成するので、装置や手順
を変更することなく、上記反応室内に導入する原料ガス
導入流量,導入時間および基板温度の少なくとも1つを
制御するだけの簡単な方法で、上記超微粒子および超細
線の何れかを選択的に形成できる。

【0116】また、請求項9に係る発明の超微粒子ある
いは超細線の形成方法は、上記原料ガスとして、Si
4,Si26,Si38,SiH2Cl2あるいはSiCl4
用いるので、特殊な微細加工技術に因らずに、一般的な
成膜技術と、一般的なホトリソグラフィ技術やドライエ
ッチ技術や選択酸化技術と、一般的な高真空CVD技術
等によって、所望の大きさや太さや密度を有するSi(半
導体)の超微粒子あるいは超細線を容易に形成できる。

【0117】また、請求項10に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして、Ge
4,Ge26あるいはGeF4を用いるので、特殊な微細
加工技術に因らずに、一般的な成膜技術と、一般的なホ
トリソグラフィ技術やドライエッチ技術や選択酸化技術
と、一般的な高真空CVD技術等によって、所望の大き
さや太さや密度を有するGe(半導体)の超微粒子あるい
は超細線を容易に形成できる。

【0118】また、請求項11に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして、Si
4,Si26,Si38,SiH2Cl2あるいはSiCl4
何れかと、GeH4,Ge26あるいはGeF4の何れかと
の混合ガスを用いるので、特殊な微細加工技術に因らず
に、一般的な成膜技術と、一般的なホトリソグラフィ技
術やドライエッチ技術や選択酸化技術と、一般的な高真
空CVD技術等によって、所望の大きさや太さや密度を
有するSiGeの超微粒子あるいは超細線を容易に形成で
きる。

【0119】また、請求項12に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして有機ア
ルミニウムを用いるので、特殊な微細加工技術に因らず
に、一般的な成膜技術と、一般的なホトリソグラフィ技
術やドライエッチ技術や選択酸化技術と、一般的な高真
空CVD技術等によって、所望の大きさや太さや密度を
有するAl(金属)の超微粒子あるいは超細線を容易に形
成できる。

【0120】また、請求項13に係る発明の半導体素子
は、不揮発性メモリ等の半導体記憶素子における浮遊ゲ
ートとして、請求項1乃至請求項12の何れか1つに記
載の超微粒子あるいは超細線の形成方法によって形成さ
れた上記超微粒子あるいは超細線を用いるので、上記浮
遊ゲートの蓄積電荷を少なくできる。したがって、この
半導体素子を、上記浮遊ゲートへの少ない注入電荷量で
動作させることができる。すなわち、この発明によれ
ば、消費電力が少ない超高密度で大容量の不揮発性メモ
リを、低コスト,高歩留まり,高生産性で実現できる。

【0121】また、請求項14に係る発明の半導体素子
は、MOSFET等のチャネル領域として、請求項1乃
至請求項11の何れか1つに記載の超微粒子あるいは超
細線の形成方法によって形成された半導体の超細線を用
いるので、上記チャネル領域は上記超細線の延在方向に
直交する方向に量子化されて1次元伝導を示す。したが
って、この発明によれば、高速で動作するMOSFET
を、低コスト,高歩留まり,高生産性で実現できる。

【0122】また、請求項15に係る発明の半導体素子
は、請求項1乃至請求項11の何れか1つに記載の超微
粒子あるいは超細線の形成方法によって形成された半導
体の超微粒子を絶縁膜で挟み、さらに、上記両絶縁膜を
電極で挟んだ構造を有するので、上記半導体超微粒子は
直接遷移型のバンド構造を有している。そのために、上
記両電極間に電圧を掛けてトンネル電流を流して上記超
微粒子に電子を注入すると、上記超微粒子に電子の遷移
が生じて発光する。つまり、本半導体素子は、発光素子
として機能するのである。さらに、本半導体素子を含む
光電変換素子のLSI基板上への搭載が可能になる。し
たがって、この発明によれば、電子回路と光通信回路と
の融合を可能にする。

【図面の簡単な説明】

【図1】この発明の超微粒子および超細線の形成方法の
一手順を示す図である。

【図2】図1における段差形成手順とは異なる段差形成
手順を示す図である。

【図3】図1における形成方法によって形成された量子
ドットの走査型電子顕微鏡写真の模式図である。

【図4】図1および図2の段差形成手順とは異なる段差
形成手順を示す図である。

【図5】図1,図2および図4に示す段差形成手順とは
異なる段差形成手順を示す図である。

【図6】図4あるいは図5の段差形成手順を用いて形成
される量子ドットあるいは量子細線を浮遊ゲートに用い
た不揮発性メモリの平面図である。

【図7】図6におけるA−A矢視断面図である。

【図8】図6におけるB−B矢視断面図である。

【図9】図1,図2,図4あるいは図5の段差形成手順の
何れかを用いて形成される量子細線をチャネルに用いた
MOSFETを示す図である。

【図10】図1,図2,図4あるいは図5の段差形成手順
の何れかを用いて形成される量子ドットを用いた発光素
子の断面図である。

【図11】反応ガス分子から薄膜が形成される過程の説
明図である。

【図12】この発明による量子ドットおよび量子細線の
形成過程の説明図である。

【図13】従来の量子ドットの製造方法とその量子ドッ
トを用いた単電子トランジスタの説明図である。

【図14】従来の量子ドットの製造方法とその量子ドッ
トを用いた発光素子の説明図である。

【図15】従来の量子細線の製造方法の説明図である。

【図16】図15に示す製造方法によって形成された量
子細線を用いた素子のドレイン電流のゲート電圧依存性
を示す図である。

【符号の説明】

41,51,61,71,81,111…Si基板、43,5
6,64,75,87,103,114…段差、44,62,
72…SiO2膜、 45…Si結晶粒(量子ドッ
ト)、52,74,112…酸化膜、 53…窒化
膜、55…ロコス酸化膜、 84,105
…ソース領域、85,107…ドレイン領域、 8
6…トンネル絶縁膜、88,115…量子ドット、
89…コントロールゲート絶縁膜、90,108…
ゲート電極、 91,104…量子細線、101
…絶縁性基板、 102,113…ゲート
絶縁膜、106…チャネル領域、 116…
透明電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 H01L 29/78 301J 29/788 371 29/792 33/00

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に導電性を有する金属ある
    いは半導体の超微粒子あるいは超細線を形成する超微粒
    子および超細線の形成方法において、 段差が形成された絶縁性基板を作成し、上記超微粒子あ
    るいは超細線を上記段差の上縁に沿って選択的に形成す
    ることを特徴とする超微粒子あるいは超細線の形成方
    法。
  2. 【請求項2】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差は1nm以上であることを特徴とする超微粒子あ
    るいは超細線の形成方法。
  3. 【請求項3】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、上記絶縁性
    基板の表面に段差を形成することによって行われること
    を特徴とする超微粒子あるいは超細線の形成方法。
  4. 【請求項4】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に段差を形成した後、上記段差が形成された半導
    体基板の表面に絶縁膜を形成することによって行われる
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  5. 【請求項5】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に絶縁膜を形成した後、上記絶縁膜をパターニン
    グして上記半導体基板の表面を露出させ、この露出され
    た上記半導体基板の表面を酸化することによって行われ
    ることを特徴とする超微粒子あるいは超細線の形成方
    法。
  6. 【請求項6】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に絶縁膜を形成した後、上記絶縁膜をパターニン
    グして上記半導体基板の表面を露出させ、上記半導体基
    板の上面全体に絶縁膜を積層することによって行われる
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  7. 【請求項7】 請求項1に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差の上縁に沿った上記超微粒子あるいは超細線の
    選択的形成は、上記段差が形成された絶縁性基板を反応
    室内に導入し、この反応室内を一旦10-6Torr以下の高
    真空に排気した後原料ガスを流し込み、10-2Torr以下
    の上記原料ガス分圧下で上記超微粒子あるいは超細線を
    上記段差の上縁のみに気相成長させることによって行わ
    れることを特徴とする超微粒子あるいは超細線の形成方
    法。
  8. 【請求項8】 請求項7に記載の超微粒子あるいは超細
    線の形成方法において、 上記反応室内に原料ガスを流す場合のガス流量,ガス流
    入時間および基板温度の少なくとも1つを制御すること
    によって、上記超微粒子あるいは超細線の何れかを選択
    的に形成することを特徴とする超微粒子あるいは超細線
    の形成方法。
  9. 【請求項9】 請求項7に記載の超微粒子あるいは超細
    線の形成方法において、 上記原料ガスは、モノシラン(SiH4),ジシラン(Si2
    6),トリシラン(Si38),ジクロロシラン(SiH2
    l2)あるいはテトラクロロシラン(SiCl4)であり、シリ
    コンの超微粒子あるいは超細線を形成することを特徴と
    する超微粒子あるいは超細線の形成方法。
  10. 【請求項10】 請求項7に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは、ゲルマン(GeH4),ゲルマン(Ge26)
    あるいはフッ化ゲルマニウム(GeF4)であり、ゲルマニ
    ウムの超微粒子あるいは超細線を形成することを特徴と
    する超微粒子あるいは超細線の形成方法。
  11. 【請求項11】 請求項7に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは、モノシラン(SiH4),ジシラン(Si2
    6),トリシラン(Si38),ジクロロシラン(SiH2
    l2)あるいはテトラクロロシラン(SiCl4)の何れかと、
    ゲルマン(GeH4),ゲルマン(Ge26)あるいはフッ化ゲ
    ルマニウム(GeF4)の何れかとの混合ガスであり、シリ
    コンゲルマニウムの超微粒子あるいは超細線を形成する
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  12. 【請求項12】 請求項7に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは有機アルミニウムであり、アルミニウム
    の超微粒子あるいは超細線を形成することを特徴とする
    超微粒子あるいは超細線の形成方法。
  13. 【請求項13】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間に設けられたチャネル
    領域と、このチャネル領域に流れるチャネル電流を制御
    するゲート領域と、上記チャネル領域とゲート領域との
    間に配置された浮遊ゲート領域と、この浮遊ゲート領域
    とゲート領域との間に設けられた第1の絶縁膜と、上記
    チャネル領域と浮遊ゲート領域との間に設けられた第2
    絶縁膜を有する半導体記憶素子において、 上記浮遊ゲートとして、請求項1乃至請求項12の何れ
    か1つに記載の超微粒子あるいは超細線の形成方法によ
    って形成された上記超微粒子あるいは超細線を用いたこ
    とを特徴とする半導体記憶素子。
  14. 【請求項14】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間に設けられたチャネル
    領域と、このチャネル領域に流れるチャネル電流を制御
    するゲート領域と、上記チャネル領域とゲート領域との
    間に設けられた絶縁膜を有する半導体素子において、 上記チャネル領域として、請求項1乃至請求項11の何
    れか1つに記載の超微粒子あるいは超細線の形成方法に
    よって形成された半導体の超細線を用いたことを特徴と
    する半導体記憶素子。
  15. 【請求項15】 請求項1乃至請求項11の何れか1つ
    に記載の超微粒子あるいは超細線の形成方法によって形
    成された半導体の超微粒子を絶縁膜で挟み、さらに上記
    両絶縁膜を電極で挟んだ構造を有し、両電極間に電圧を
    掛けることによって発光することを特徴とする半導体素
    子。
JP25892197A 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 Pending JPH1197667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25892197A JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25892197A JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
US09/159,645 US6103600A (en) 1997-09-24 1998-09-24 Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method

Publications (1)

Publication Number Publication Date
JPH1197667A true JPH1197667A (ja) 1999-04-09

Family

ID=17326896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25892197A Pending JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Country Status (2)

Country Link
US (1) US6103600A (ja)
JP (1) JPH1197667A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197724A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc 量子点を用いた非揮発性メモリーの製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869572B2 (ja) * 1999-02-10 2007-01-17 シャープ株式会社 量子細線の製造方法
US6493134B2 (en) * 2000-02-04 2002-12-10 Leica Microsystems Ag Surgical microscope
FR2812763B1 (fr) * 2000-08-04 2002-10-31 St Microelectronics Sa Formation de boites quantiques
US6524883B2 (en) * 2000-08-31 2003-02-25 Hynix Semiconductor Inc. Quantum dot of single electron memory device and method for fabricating thereof
JP2002076358A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 短チャネルスイッチング素子及びその製造方法
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6544870B2 (en) * 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
KR100425347B1 (ko) * 2002-04-02 2004-03-30 삼성전자주식회사 나노입자를 이용한 단전자 트랜지스터
US7297641B2 (en) * 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100558287B1 (ko) * 2002-12-10 2006-03-10 한국전자통신연구원 단전자 소자, 그 제조 방법 및 단전자 소자와 mos트랜지스터를 동시에 형성하는 제조방법
US7602069B2 (en) * 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7718518B2 (en) * 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
KR101023173B1 (ko) * 2009-01-22 2011-03-18 한양대학교 산학협력단 에피택셜 성장 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013683A (en) * 1989-01-23 1991-05-07 The Regents Of The University Of California Method for growing tilted superlattices
US5296719A (en) * 1991-07-22 1994-03-22 Matsushita Electric Industrial Co., Ltd. Quantum device and fabrication method thereof
JP3256091B2 (ja) * 1994-08-23 2002-02-12 株式会社日立製作所 結晶粒の形成方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197724A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc 量子点を用いた非揮発性メモリーの製造方法

Also Published As

Publication number Publication date
US6103600A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
US5923962A (en) Method for manufacturing a semiconductor device
US6897098B2 (en) Method of fabricating an ultra-narrow channel semiconductor device
USRE38266E1 (en) Method for fabricating semiconductor thin film
JP5182777B2 (ja) ナノワイヤ・チャネルおよびシリサイド化下部コンタクトを有する垂直型fet
DE69729158T2 (de) Auf einem Substrat hergestellte Quantendrähte und deren Herstellungsverfahren, sowie ein Bauteil mit Quantendrähten auf einem Substrat
Thelander et al. Nanowire-based one-dimensional electronics
KR100559060B1 (ko) 결정성반도체제작방법
CN101807668B (zh) 碳纳米管场效应晶体管半导体器件及其制造方法
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US8637849B2 (en) Vertical nanowire FET devices
EP0598410B1 (en) A method of manufacturing a semiconductor device
US6121075A (en) Fabrication of two-dimensionally arrayed quantum device
KR100662494B1 (ko) 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
US7344961B2 (en) Methods for nanowire growth
US6673126B2 (en) Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US8153494B2 (en) Nanowire MOSFET with doped epitaxial contacts for source and drain
CN100336175C (zh) 形成纳米晶的方法
US20020053670A1 (en) Method for manufacturing a semiconductor device
US6740910B2 (en) Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor
US7247897B2 (en) Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured
JP2685149B2 (ja) 電界効果トランジスタの製造方法
US7087920B1 (en) Nanowire, circuit incorporating nanowire, and methods of selecting conductance of the nanowire and configuring the circuit
US7181836B2 (en) Method for making an electrode structure
KR0156020B1 (ko) 반도체막 및 반도체막을 이용한 반도체장치의 제조방법
US20090065852A1 (en) Nonvolatile memory device with nanowire channel and method for fabricating the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531