JPH0897398A - 量子効果装置及びその製造方法 - Google Patents

量子効果装置及びその製造方法

Info

Publication number
JPH0897398A
JPH0897398A JP23083794A JP23083794A JPH0897398A JP H0897398 A JPH0897398 A JP H0897398A JP 23083794 A JP23083794 A JP 23083794A JP 23083794 A JP23083794 A JP 23083794A JP H0897398 A JPH0897398 A JP H0897398A
Authority
JP
Japan
Prior art keywords
quantum
type
substrate
porous
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23083794A
Other languages
English (en)
Other versions
JP3707811B2 (ja
Inventor
Toshi Cho
利 張
Tadashi Sakai
忠司 酒井
Takeaki Suzuki
健聡 鈴木
Shigeki Takahashi
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23083794A priority Critical patent/JP3707811B2/ja
Priority to US08/533,744 priority patent/US5710436A/en
Publication of JPH0897398A publication Critical patent/JPH0897398A/ja
Application granted granted Critical
Publication of JP3707811B2 publication Critical patent/JP3707811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 急峻な量子ポテンシャル障壁を有する量子細
線または量子ドットアレイを実現し、安定した構造によ
りシリコンベースの広範な応用範囲を有する量子効果装
置を提供する。 【構成】 n型半導体量子細線または量子ドットを多孔
質半導体のポテンシャル障壁で挟む構造を形成する。ま
た、多孔質半導体障壁を酸化することにより面内で半導
体量子細線またはドットを半導体酸化膜からなる障壁
層、多孔質半導体酸化膜からなる障壁層で囲む2重障壁
構造を有する量子効果装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体量子細線及び量子
ドットを用いた量子効果装置及びその製造方法に関す
る。
【0002】
【従来の技術】近年100ナノメータ(nm)以下の幅
を有する細線やドット状の領域に電子を閉じ込め、この
1次元或いは0次元領域の中での電子の動きを制御する
装置、いわゆる量子効果装置に対する関心が高まってき
ている。このような量子効果装置では電子の量子力学的
波長と同程度の寸法の極微構造を半導体基板上に形成
し、電子の波動性やトンネル効果等を制御して従来のデ
バイスでは見られない高性能化や多機能化を期待できる
ものである。
【0003】従来電子を1次元的に閉じ込める量子細線
や0次元的に閉じ込める量子ドットを基板面内に形成す
るには、EB法、RIE法などの微細加工技術が利用さ
れているが、数十nm程度の間隔をもつ細線またはドッ
トを形成することは容易ではない。これまで主に量子細
線及び量子ドット材料として用いられているIII −V族
GaAs/AlGaAs系などにおいては電子線露光、
X線露光などの微細パターン描画技術とドライエッチン
グとを組み合せる方法が用いられている。
【0004】しかし、これらの方法ではパターン転写に
露光、現像、エッチング、レジスト剥離などのプロセス
を経るため線幅の制御性の低下が懸念される。また、エ
ッチング時のイオン衝撃による基板ダメージなどの問題
もあり、エッチング工程のない加工技術が望まれる。
【0005】そこで有力な候補としてFIB(Focused I
on Beam)法が挙げられる。FIBによる加工技術は、高
輝度のイオンビームを極めて細く焦点させることができ
るので、基板上に照射することによって微細パターンを
形成できるという特徴をもっており、微細パターン加工
技術として注目されている。特にFIBをイオン注入と
して使用し、FIBを照射した領域を不純物ドーピング
導電層として利用する方法が知られている。
【0006】
【発明が解決しようとする課題】上述したFIB法を用
いて不純物ドーピングにより高抵抗化し量子ポテンシャ
ル障壁層を形成する場合、そのイオンエネルギが高い
(通常20KeV〜100KeV)ために、基板に与え
るダメージが問題視されている。
【0007】また不純物ドーピングによって局所的にp
n接合などの電気的ポテンシャル層を形成しこのpnジ
ャンクションを量子ポテンシャル障壁として用いる方法
が知られているが、pn接合による量子ポテンシャル障
壁では障壁の高さが低くなだらかであり、量子効果を呈
するには電子の閉じ込め効果が十分でない。
【0008】更に上記の方法では量子ポテンシャル障壁
の高さが低くなだらかであるので、障壁の厚さや高さを
調整することが極めて困難であった。本発明は上記した
問題を解決するために成されたものであり、基板にダメ
ージを与えることなく基板上に量子細線や量子ドットを
形成し、信頼性の高い量子効果装置を提供することを目
的とする。
【0009】また本発明は、極めて急峻な量子ポテンシ
ャル障壁を有する量子細線や量子ドットを具備する量子
効果装置を提供することを目的とする。更に本発明は、
量子細線や量子ドットの厚さの制御性に優れ、自由に量
子ポテンシャル障壁の高さや幅を制御できる量子効果装
置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本発明による量子効果装置は、半導体基板と、この半
導体基板上に、量子効果を呈する程に微細に形成された
量子細線或いは量子ドットと、この量子細線或いは量子
ドットの界面に形成された多孔質半導体とを具備するこ
とを特徴とするものである。
【0011】また本発明による量子効果装置は、前記界
面には更に酸化膜が形成されていることを特徴とするも
のである。また本発明による量子効果装置の製造方法
は、第1導電型の半導体層上に第2導電型の不純物をド
ーピングすることによりpn接合による量子細線或いは
量子ドットパターンを形成する工程と、この工程により
形成されたp型領域を選択的に多孔質化することによっ
てn型領域の界面に多孔質半導体を形成する工程とを具
備することを特徴とするものである。
【0012】更に本発明による量子効果装置の製造方法
は、上記工程の後に更に前記多孔質半導体を酸化するこ
とによってp型領域との界面に酸化層を形成する工程を
具備することを特徴とするものである。
【0013】より具体的には、先ずシリコン等の半導体
層にFIB等のイオン注入により不純物ドーピングを施
すことによりpn接合の領域を量子効果を呈するサイズ
にパターニングする。次に陽極酸化等によりp型領域を
選択的に多孔質化することにより、極微細ポテンシャル
障壁として、バンドギャップの広い多孔質半導体層を形
成する。これによりn型領域がバンドギャップの広い多
孔質半導体層で囲まれた構造を得ることができる。すな
わち電子がn型領域に閉じ込められる量子細線または量
子ドット構造を形成することができる。
【0014】また、量子細線または量子ドットをそれぞ
れ物理的相互作用が生じる程度に近接させることにより
極微なポテンシャル障壁が形成され表面超格子構造を形
成することができる。
【0015】多孔質半導体を用いた障壁の高さは絶縁物
によるものに比べて比較的低いため、量子細線またはド
ット間の相互作用がより顕著となり、表面超格子特性が
より容易に観測できる。
【0016】また選択的にp型領域を多孔質化した後熱
酸化等を施すことにより、先ず多孔質化半導体が酸化さ
れ、更に酸化をし続けると電子が閉じ込められるn型領
域が界面から酸化され始める。従って電子が閉じ込めら
れるn型領域と、このn型領域を囲む半導体酸化膜と、
この半導体酸化膜を囲む多孔質半導体酸化膜からなる構
造が形成される。半導体酸化膜のバンドギャップは多孔
質半導体酸化膜のそれよりも大きなものであり、より急
峻な量子ポテンシャル障壁を形成するので、量子閉じ込
め特性が向上し、ノイズに強い安定した量子細線または
量子ドットを形成することができる。
【0017】更に、熱酸化においては熱酸化時間等を調
節することによって前記半導体酸化膜厚を制御すること
ができるので、量子細線または量子ドットのサイズを所
望の値に制御することができる。従って、量子ポテンシ
ャル障壁の高さを自由に設計することが可能となり幅広
い応用範囲を有する量子効果装置を提供することができ
る。
【0018】このとき半導体基板とは少なくとも表面に
半導体層が形成されているものをさし、基板全体が半導
体材料からなるものでも良いし、絶縁基体の表面に半導
体膜が形成されているものでも良い。
【0019】本発明の望ましい実施形態として、次のも
のが挙げられる。 (1)基板としては、p型半導体基板またはAl2
3 、SiO2 等の絶縁膜基板を用いることができる。p
型基板の場合は、P、As等のn型の不純物をイオン注
入によりドーピングし、p型領域に囲まれたn型領域を
量子効果を呈する程度のサイズで、細線状またはドット
状に描画する。また絶縁体基板の場合には、絶縁体基板
上にp型(n型)半導体層を直接接着技術またはMOC
VD法等の積層技術により10nm程度の薄膜を成膜
し、このp型(n型)半導体層中にn型(p型)不純物
をイオン注入することにより量子効果を呈する程度のサ
イズの細線やドットをパターニングする。 (2)量子細線または量子ドットのパターニングの方法
としては、不純物ドーピングによるpn接合が形成でき
る技術であれば用いることができる。具体的には、FI
B法等による直接集束イオン注入が好ましいが、パター
ニングしマスクを用いることによるイオン注入技術等も
用いることができる。
【0020】本発明に用いるイオンドーピングは比較的
低エネルギーで良く例えば5KeV〜20KeV程度で
良いので、基板に与えるダメージを抑えることができ
る。 (3)p型半導体層を選択的に多孔質化する方法は、陽
極化成の他に、選択的反応が起こる方法であれば制限な
く用いることができる。具体的には、電気化学反応の陽
極酸化法、ドライエッチング等を用いることができる。 (4)酸化膜からなる障壁層の形成技術においては、熱
酸化の他に選択的に多孔質半導体を絶縁化できれば制限
なく用いられる。具体的には、熱酸化の代わりにウェッ
ト酸化等が挙げられる。また酸化膜の代わりにNH3
囲気中で多孔質半導体を窒化し、多孔質の窒化膜を障壁
層として用いることもできる。また、CH4 雰囲気中で
多孔質半導体を炭化しSiC膜を障壁層として用いるこ
ともできる。
【0021】
【作用】多孔質半導体を量子ポテンシャル障壁として量
子細線または量子ドットアレイを形成することによっ
て、急峻な量子ポテンシャル障壁を有する量子効果装置
を提供できる。
【0022】また、本発明ではp領域を選択的に多孔質
化して量子ポテンシャル障壁を得ているので、レジス
ト、マスクなどのパターニング技術では避けられないパ
ターン転写による線幅の制御性の低下が解決され、レジ
ストレス、マスクレスのパターニングプロセスが実現で
き、プロセスの簡略化及び線幅の制御性を大幅に向上す
ることができる。
【0023】更に、n領域と多孔質半導体との界面に形
成する酸化膜等の絶縁膜からなるポテンシャル障壁を形
成できるので、より急峻な量子ポテンシャル障壁を実現
できる。このとき酸化膜を熱酸化によりその幅を容易に
制御できることにより、量子細線または量子ドットの寸
法を自由に調整することができる。
【0024】
【実施例】以下本発明の実施例を図面を参照して詳細に
説明する。 (実施例1)図1は本発明の実施例1に係る多孔質シリ
コンをポテンシャル障壁とした量子細線アレイの工程図
及び断面構造図を示す。以下、図1を参照しながら作製
工程に従い説明する。
【0025】先ず、図1(a)に示すように、通常の半
導体ウェハーの標準洗浄により表面処理したp型不純物
シリコン(p−Si) 基板1(体積抵抗率10cm・
Ω)を用意する。
【0026】次に、図1(b)に示すように低エネルギ
ー(≦20KeV)のFIBイオン注入により高濃度
(1020cm-3)のリン(P)不純物をドーピングする
ことによって、p型領域内にn型領域の細線2を形成す
る。FIBのビーム径は数nmであり、形成されたn型
細線2の幅もおおよそ10nmである。また、細線と細
線の間の間隔は目的に応じて自由に変えることができ
る。
【0027】次に、図1(c)に示すように試料をフッ
酸溶液(HF:C25 OH=2:3)中に浸漬し、X
eランプ照射(強度1mW)により光化成を行う。この
ようにしてp型領域は陽極として選択的にエッチングさ
れ、バンドギャップの広い多孔質シリコン層3に変質す
る。このときn型細線2はエッチングされずに量子細線
となり、多孔質シリコン層3は量子閉じ込めバリア(量
子ポテンシャル障壁)として働く。また、p型領域が十
分薄い場合、すなわちn型細線2の間隔が十分に細かい
場合、図2に示したようなバンド図をもつ表面超格子構
造が形成される。
【0028】実施例1により、パターンの転写、露光、
現像などのプロセスを用いることのない手法で、線幅の
制御性のよい量子細線アレイが実現できる。また極微な
ポテンシャル障壁層の多孔質シリコンの形成により、量
子細線間の相互作用を特徴とする表面超格子構造が実現
できる。量子ポテンシャル障壁として多孔質シリコンを
用いているので、n型領域との界面で急峻なポテンシャ
ル障壁を形成できる。上記基板を用いて例えば量子細線
超格子、量子細線FET、高電子移動度量子細線デバイ
ス、量子細線発光デバイス等の量子効果装置を形成する
ことができる。
【0029】また、本実施例ではFIBのエネルギーが
低いので基板に与えるダメージは少なく良好な量子効果
を期待できる (実施例2)本実施例では実施例1と同様に量子細線を
形成するが、基板として絶縁基体上に半導体膜が形成さ
れたものを用いた。図3により本実施例の工程を説明す
る。
【0030】先ず、図3(a)に示すように絶縁性のA
23 基板4の上にCVD法により膜厚10nm程度
のn型シリコン単結晶層5を積層する。このときの条件
はSiH2 Cl2 ガスを用い、基板温度は300℃とし
た。
【0031】次に、図3(b)に示すようにFIBイオ
ン注入によりボロン(B)をドーピングしp型細線5’
を形成する。ビームの加速電圧は20KeV、ビーム直
径10nmとした。
【0032】このときp型領域の細線5’の幅及びn型
領域の細線6の幅を共に10nmとなるようにイオン注
入を行う。次に、図3(c)に示すように実施例1と同
様な条件でp型領域を選択的に多孔質化しバンドギャッ
プの広い多孔質シリコン層6を形成する。これによって
n型のシリコン量子細線5’が多孔質シリコンの障壁6
で挟まれる量子細線アレイを得ることができる。このよ
うにして形成された量子細線はCVD法により膜厚方向
の制御を行うことができるので、本発明の面内方向の制
御性と合わせると3次元的に制御可能となりより好まし
い。 (実施例3)本実施例では実施例2とほぼ同様なプロセ
スを用いて、量子ドットのアレイを形成する。図4によ
り本実施例の工程を説明する。
【0033】先ず、図4(a)に示すようにCVD法
(SiH2 Cl2 ガス、基板温度300℃)によりSi
2 基板7上にn型シリコン薄膜8(膜厚10nm)を
積層する。
【0034】次に、図4(b)に示すように実施例2と
同様な条件で、FIBイオン注入によりボロン(B)を
パターニングしマトリックス状にp型細線パターン9を
形成し、n型ドット9’を形成する。このときn型ドッ
ト9’の各辺及び間隔は10nmとする。
【0035】次に、図4(c)に示すように実施例1と
同様な条件で陽極化成により、p型領域を選択的に多孔
質化させ、バンドギャップの広い多孔質シリコン層10
を形成する。
【0036】このようにしてn型シリコン領域8’に量
子ポテンシャル障壁として多孔質シリコン層10が形成
された量子ドットアレイが形成される。ここではSiO
2 基板を用いたが、SOI基板を用いても良い。 (実施例4)本実施例では実施例2で説明した図3
(c)に示す素子構造について更に熱酸化を施すことに
よって得られる量子細線を形成した。
【0037】先ず、図3(c)に示す基板をO2 とN2
の混合ガス(O2 :11ml/min,N2 :50ml
/min,900℃,10分間)により熱酸化する。こ
れにより、多孔質シリコンが選択的に酸化され多孔質酸
化シリコン層11が形成されると同時に、n型シリコン
層と多孔質酸化膜との界面に極薄い結晶シリコン酸化膜
12が形成される。この結晶シリコンの酸化膜12はn
型シリコン層5の一部が酸化されたものであり、緻密か
つ安定した構造をもち、それによって形成したポテンシ
ャル障壁層もより理想的となる。このように酸化によっ
てポテンシャル障壁の材質を変え、面内にn型結晶シリ
コンからなる量子細線5、結晶シリコン酸化膜からなる
障壁層12、多孔質シリコン酸化膜からなる障壁層11
の2重障壁構造を有す得る量子細線を形成することがで
きる。
【0038】このようにして得られる量子細線構造は、
量子ポテンシャルバリア層が多孔質シリコン酸化膜とS
iO2 の2重障壁構造となっており、SiO2 により界
面特性が向上され、キャリアのトラップ等を防ぐことが
可能となり安定した素子特性を期待できる。またこの方
法で形成される量子細線基板は、平坦な構造により絶縁
膜の形成、電極の形成等の後工程が容易にできるのでシ
リコンULSI集積回路などのデバイス的な応用に適し
ている。
【0039】また結晶シリコン酸化膜12の膜厚は熱酸
化時間によって自由に制御可能であり、所望のエネルギ
ーレベルを有する量子効果装置を提供することができ
る。更に酸化時間によって量子細線を益々細くできるの
で、マスク工程や通常のイオンドーピング工程では得る
ことのできない、究極の微細構造を形成することができ
る。 (実施例5)本実施例では実施例3で説明した図4
(c)に示す素子構造について更に熱酸化を施すことに
よって得られる量子ドットを形成した。
【0040】図4(c)に示す基板を実施例4と同様の
条件で熱酸化を施すことにより、図6に示す量子ドット
アレイを形成する。これにより、多孔質シリコンが選択
的に酸化された多孔質酸化シリコン層13が形成される
と同時に、n型結晶シリコン層と多孔質酸化シリコン層
との界面に極薄い結晶シリコン酸化膜14が形成され
る。こうして面内にn型シリコンからなる量子ドット
5、結晶シリコン酸化膜からなる障壁層14、多孔質シ
リコン酸化膜からなる障壁層13の2重障壁構造を有す
得る量子ドットを形成することができる。
【0041】このようにして得られる量子細線構造も実
施例4と同様に安定した構造を特徴とする。酸化膜によ
り更に量子ドットのサイズを小さくでき、光学的にはよ
り短波長化を図ることができる。 (実施例6)本実施例では、異なる大きさのポテンシャ
ル障壁に囲まれた量子ドットについて説明する。
【0042】先ず、表面が酸化処理され絶縁化したSi
2 基板15上に実施例2と同様な条件でn型シリコン
薄膜を成膜する。次に、図7(a)に示すようにマスク
を用いて酸化処理しn型シリコン領域17及びシリコン
酸化膜16を基板上に形成する。酸化条件としては基板
温度1000℃、N2 50ml/min,O2 1l/m
in雰囲気中5時間とした。また基板としてはSOI基
板も用いることができる。
【0043】次に、図7(b)に示すようにn型シリコ
ン領域17中に実施例2と同様な条件でFIBを用い
て、p型不純物(B)をドーピングし、n型量子ドット
18及びp型領域19を形成する。
【0044】次に、図7(c)に示すように実施例1と
同様な条件により陽極化成をし、p型領域17を選択的
に多孔質化し多孔質シリコン層18を形成する。このよ
うにしてn型量子ドット領域18は、多孔質シリコンか
らなる障壁層19と多孔質シリコンよりもバンドギャッ
プが広いシリコン酸化膜からなる障壁層16とで囲まれ
た量子ドット構造が形成される。
【0045】図7(c)中、4個の量子ドット18が酸
化シリコン層で囲まれた部分20を一つのセルの単位と
すると、セル20中の多孔質シリコン層19で隔てられ
た量子ドット間では、多孔質シリコンからなる比較的低
いポテンシャル障壁層19であるのでトンネル効果によ
り電子は移動できるが、異なるセル間においては酸化シ
リコンからなる比較的高いポテンシャル障壁層16であ
るので、トンネル効果は生じず電子の移動はない。
【0046】一方異なるセル間ではトンネル効果による
電子の移動はない代わりに、クーロン相互作用により電
子は相互作用を受ける。このように異なる大きさのポテ
ンシャル障壁を基板上に形成することで、いわゆるQI
C(Quantum Interconnecti-ons with Cellular archit
ecture) と呼ばれる量子効果装置を形成できる。
【0047】本実施例と同様なプロセスにより、図8、
図9、図10に示した素子構造も形成できる。尚同一部
分には同一符号を付してその説明は省略する。このよう
に配置されたセルに電子をドープすると電子は図で示し
た黒いドットで表す位置に存在する。これらを組み合わ
せることによって、量子配線や論理回路を形成すること
が可能となる。 (実施例7)本実施例は実施例1で説明した量子細線を
用いて量子発光素子を形成した。
【0048】図11は本実施例による発光素子の概念図
である。図1(c)に示す基板の下面に蒸着によってA
l電極21を形成し、上面にITO等からなる透明電極
22を形成する。こうして得られた量子発光素子は透明
電極22とSiとのヘテロ接合により発光する。
【0049】10nm程度の量子細線が量子効果より発
光特性を示すことから、Al電極21にマイナス電圧を
印加し、透明電極22にプラス電圧を印加することによ
りシリコンベースの発光素子を形成できる。
【0050】このような量子発光素子は実施例1のみな
らず、実施例2から実施例5においても適用できるもの
である。 (実施例8)本実施例は実施例1で説明した量子細線を
用いて共鳴トンネリング効果装置を形成した。
【0051】図12は本実施例による多重量子細線によ
る共鳴トンネリング効果装置の概念図である。図1
(c)に示す基板の量子細線2と平行方向にAl電極2
3、24を蒸着し、基板と電極の間にはオッミクコンタ
クトを形成させる。このように、多重量子細線によって
形成される多重量子井戸間にミニバンドができ、電極2
3、24間に電圧を加えることによって、量子細線2間
の1次元化された共鳴トンネル効果が実現できる。
【0052】このような量子発光素子は実施例1のみな
らず、実施例2から実施例5においても適用できるもの
である。 (実施例9)本実施例は実施例2で説明した量子細線を
用いて量子結合型電界効果トランジスタを形成した。
【0053】図13は本実施例による量子結合型電界効
果トランジスタの概念図である。図3(c)に示す基板
の量子細線5’の両端にソース電極25、ドレイン電極
26をAlを蒸着することによって形成する。
【0054】次に、量子細線5’上にAlを蒸着するこ
とによってゲート電極27を形成する。このようにして
形成した量子サイズの量子結合型電界効果トランジスタ
にゲート電圧を印加することによってソース−ドレン間
の電流が制御することができ、I−V特性に量子効果が
観測される。
【0055】このような量子結合型電界効果トランジス
タは、実施例2のみならず、実施例1、実施例4におい
ても適用できる。 (実施例10)本実施例では実施例9で示したトランジ
スタにおいてゲート電極27と基板との間に絶縁膜を介
在させた量子MOSFETを形成した。
【0056】図14は本実施例による量子MOSFET
の概念図である。図3(c)に示す基板の量子細線5’
の両端にソース電極25、ドレイン電極26をAlを蒸
着することによって形成する。
【0057】次に、この基板上にSiO絶縁膜28を抵
抗蒸着法により形成する。次に、このSiO絶縁膜上に
ゲート電極27としてAl電極を蒸着により形成する。
こして形成された量子MOSFETにゲート電圧を印加
することによってソース−ドレン間の電流を制御を制御
することができ、I−V特性に量子効果が観測される。
【0058】このような量子MOSFETは、実施例2
のみならず、実施例1、実施例4においても適用でき
る。 (実施例11)本実施例はシリコン量子ドットを用いた
SET(Single Electron Tunneling)量子効果装置を形
成した。
【0059】図15は本実施例によるSET量子効果装
置の製造方法を説明する図である。先ず、図15(a)
に示すように絶縁性のAl23 基板4上に実施例2と
同じ条件で膜厚10nm程度のn型シリコン単結晶をC
VD法により形成し、FIBイオン注入によりボロン
(B)をドーピングすることによってp型領域30を形
成すると供にn型量子細線31を形成する。
【0060】次に、図15(b)に示すように実施例1
と同じ条件で、p型領域30を選択的に陽極化成するこ
とによって多孔質化し、多孔質シリコン層を形成する。
形成された多孔質シリコン層を実施例4と同じ条件で多
孔質シリコン層を選択的に熱酸化し、多孔質シリコン酸
化膜32を形成する。
【0061】次に、図15(c)に示すようにフッ酸溶
液で多孔質シリコン酸化膜32を選択的に除去し、n型
シリコン量子細線32’を形成する。選択エッチングの
条件はフッ酸(HF49%)溶液の1:10の希フッ酸
を用い2秒間エッチングする。
【0062】次に、図15(d)に示すように実施例1
と同じ条件でFIBにより、n型シリコン量子細線5’
上にp型細線を形成し、陽極化成を施すことによって多
孔質シリコンのポテンシャル障壁層33(膜厚3〜5n
m)を形成する。同時に化成されないn型シリコン領域
は量子ドット34となる。このようにして形成された多
孔質シリコンを障壁としたSET1Dアレイを図15
(e)に示すように電源を取り付けることによってSE
T量子効果装置が形成できる。
【0063】また、上記の素子にさらに熱酸化を施すに
よって量子ドットの界面にSiO2を障壁層としたSE
T1Dアレイを形成することもできる。 (実施例12)本実施例では実施例5で説明した図6に
示す量子ドットを用いて0次元面発光量子ドットアレイ
を形成した。
【0064】図16は本実施例による0次元面発光量子
ドットアレイの概念図である。図6に示す量子ドットア
レイを、フッ酸溶液により多孔質シリコン酸化層13を
除去することによりシリコンの0次元量子ドット35を
形成した。
【0065】量子ドットのサイズは10nm以下であ
り、N2 レーザ(λ=337nm)を入射したとき、可
視光領域のフォトルミネッセンスを得られる。このよう
な素子は光励起によってすべての表面方向にフォトルミ
ネッセンスを示す。このようにして0次元面発光量子ド
ットアレイを形成できる。
【0066】
【発明の効果】本発明は多孔質半導体の選択的陽極化成
及びワイドギャップ特性を利用して、非常に微細な量子
細線或いは量子ドットアレイを有する量子効果装置及び
その製造方法を提供することができる。また、本発明の
量子高は装置は多孔質半導体を量子ポテンシャル障壁と
して用いるので、非常に急峻なポテンシャル障壁を具備
する。また、多孔質半導体層を選択的に酸化することに
より基板の量子細線或いはドットを酸化膜からなる量子
ポテンシャル障壁、多孔質はい導体酸化膜からなる量子
ポテンシャル障壁で囲む2重障壁構造を提供することが
できるので、安定したかつ緻密な量子細線、量子ドット
を提供することができる。更に、面内に異なる障壁を同
時に作製できるため、異なるバリア高さによりトンネル
リング確率の制御ができ、シリコンベースの広範な応用
範囲を有する量子効果装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例1に係る量子細線アレイの工程
図及び概略図。
【図2】本発明の実施例1に係る表面超格子のバンド
図。
【図3】本発明の実施例2に係る量子細線アレイの工程
図及び概略図。
【図4】本発明の実施例3に係る量子ドットアレイの工
程図及び概略図。
【図5】本発明の実施例4に係る平面方向の量子細線ア
レイの概略図。
【図6】本発明の実施例5に係る量子ドットアレイの概
略図。
【図7】本発明の実施例6に係る異なるポテンシャル障
壁を同時に作製する工程図及び素子構造の概略図。
【図8】本発明の実施例6に係る異なるポテンシャル障
壁を有する素子構造の概略図。
【図9】本発明の実施例6に係る異なるポテンシャル障
壁を有する素子構造の概略図。
【図10】本発明の実施例6に係る異なるポテンシャル
障壁を有する素子構造の概略図。
【図11】本発明の実施例7に係る量子発光素子の概略
図。
【図12】本発明の実施例8に係る共鳴トンネリング効
果装置の概略図。
【図13】本発明の実施例9に係る量子結合型電界効果
トランジスタの概略図。
【図14】本発明の実施例10に係る量子MOSFET
の概略図。
【図15】本発明の実施例11に係るシリコン量子ドッ
トを用いたSETの工程図及び概略図。
【図16】本発明の実施例12に係る0次元面発光量子
ドットアレの概略。
【符号の説明】
1・・・半導体基板 2・・・n型細線領域 3・・・多孔質半導体層 4・・・絶縁体基体 5・・・半導体薄膜 6・・・p型細線領域 8’・・・n型量子ドット 9・・・p型半導体領域 10・・・多孔質半導体領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 茂樹 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板と、 この半導体基板上に、量子効果を呈する程に微細に形成
    された量子細線或いは量子ドットと、 この量子細線或いは量子ドットの界面に形成された多孔
    質半導体とを具備することを特徴とする量子効果装置。
  2. 【請求項2】請求項1に記載された量子効果装置におい
    て、 前記界面には更に酸化膜が形成されていることを特徴と
    する量子効果装置。
  3. 【請求項3】第1導電型の半導体層上に第2導電型の不
    純物をドーピングすることによりpn接合による量子細
    線或いは量子ドットパターンを形成する工程と、 この工程により形成されたp型領域を選択的に多孔質化
    することによってn型領域の界面に多孔質半導体を形成
    する工程とを具備することを特徴とする量子効果装置の
    製造方法。
  4. 【請求項4】第1導電型の半導体層上に第2導電型の不
    純物をドーピングすることによりpn接合による量子細
    線或いは量子ドットパターンを形成する工程と、 この工程により形成されたp型領域を選択的に多孔質化
    することによってn型領域の界面に多孔質半導体を形成
    する工程と、 前記多孔質半導体を選択的に酸化することによってp型
    領域との界面に酸化層を形成する工程とを具備すること
    を特徴とする量子効果装置の製造方法。
JP23083794A 1994-09-27 1994-09-27 量子効果装置及びその製造方法 Expired - Fee Related JP3707811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23083794A JP3707811B2 (ja) 1994-09-27 1994-09-27 量子効果装置及びその製造方法
US08/533,744 US5710436A (en) 1994-09-27 1995-09-26 Quantum effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23083794A JP3707811B2 (ja) 1994-09-27 1994-09-27 量子効果装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0897398A true JPH0897398A (ja) 1996-04-12
JP3707811B2 JP3707811B2 (ja) 2005-10-19

Family

ID=16914065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23083794A Expired - Fee Related JP3707811B2 (ja) 1994-09-27 1994-09-27 量子効果装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3707811B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1016621A2 (en) * 1998-12-25 2000-07-05 Canon Kabushiki Kaisha Method for producing narrow pores and structure having the narrow pores, and narrow pores and structure produced by the method
JP2001009800A (ja) * 1999-04-27 2001-01-16 Canon Inc ナノ構造体及びその製造方法
JP2006164938A (ja) * 2004-11-11 2006-06-22 Sony Corp 発光素子及びその製造方法、並びに、発光装置
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
WO2009111666A3 (en) * 2008-03-05 2009-12-10 Varian Semiconductor Equipment Associates Counterdoping for solar cells

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1016621A2 (en) * 1998-12-25 2000-07-05 Canon Kabushiki Kaisha Method for producing narrow pores and structure having the narrow pores, and narrow pores and structure produced by the method
JP2001105400A (ja) * 1998-12-25 2001-04-17 Canon Inc 細孔の製造方法、並びに該製造方法により製造された細孔および該細孔を有する構造体
EP1016621A3 (en) * 1998-12-25 2001-11-07 Canon Kabushiki Kaisha Method for producing narrow pores and structure having the narrow pores, and narrow pores and structure produced by the method
US6541386B2 (en) 1998-12-25 2003-04-01 Canon Kabushiki Kaisha Method for producing a structure with narrow pores
JP4532634B2 (ja) * 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP2001009800A (ja) * 1999-04-27 2001-01-16 Canon Inc ナノ構造体及びその製造方法
JP2006164938A (ja) * 2004-11-11 2006-06-22 Sony Corp 発光素子及びその製造方法、並びに、発光装置
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
WO2009111666A3 (en) * 2008-03-05 2009-12-10 Varian Semiconductor Equipment Associates Counterdoping for solar cells

Also Published As

Publication number Publication date
JP3707811B2 (ja) 2005-10-19

Similar Documents

Publication Publication Date Title
US4880493A (en) Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
JPH04335538A (ja) 半導体装置およびその製造方法
JP2006165509A (ja) ショットキー障壁貫通単電子トランジスタ及びその製造方法
JPH05152640A (ja) 冷陰極エミツタ素子
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
JP3761319B2 (ja) 半導体装置の製造方法
JP2590161B2 (ja) Mis型電界効果トランジスタの製造法
CN111477682A (zh) 氮化镓晶体管及其制造方法
US6139483A (en) Method of forming lateral resonant tunneling devices
CN112951916A (zh) 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法
JP3707811B2 (ja) 量子効果装置及びその製造方法
JP4309869B2 (ja) 半導体装置およびその製造方法
CN113594006B (zh) 真空沟道晶体管及其制作方法
KR20000057981A (ko) 양자 세선 제조 방법 및 양자 세선을 사용한 반도체 소자
JP4850389B2 (ja) ドーピング方法およびそれを用いた半導体素子
CN112103157B (zh) 一种平面型空气通道晶体管及其制备方法
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)
JPH09246536A (ja) 半導体素子
JP3260502B2 (ja) 電子放出素子
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
JP2803555B2 (ja) 極微細トンネル障壁の作製方法
JP3789179B2 (ja) 量子化機能素子とそれを用いた量子化機能装置、ならびにそれらの製造方法
JP3438124B2 (ja) 半導体装置
JPH0523497B2 (ja)
CN116344292A (zh) 一种真空器件及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040820

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20041018

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

RD02 Notification of acceptance of power of attorney

Effective date: 20050414

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20050606

Free format text: JAPANESE INTERMEDIATE CODE: A7424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050802

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090812

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100812

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110812

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120812

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees