JP5841013B2

JP5841013B2 - 半導体装置

Info

Publication number: JP5841013B2
Application number: JP2012138436A
Authority: JP
Inventors: 小野　行徳; 行徳小野; 藤原　聡; 聡藤原; 賢宏品田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2012-06-20
Filing date: 2012-06-20
Publication date: 2016-01-06
Anticipated expiration: 2032-06-20
Also published as: JP2014003196A

Description

本発明は、電子を転送する半導体装置に関する。

単一の電子を転送するデバイスは、単電子転送デバイスと呼ばれ、最も基本となるデバイスは、単電子トランジスタと呼ばれる３端子素子である。この単電子トランジスタでは、ゲート電極に印加する１回のクロックで、１個の電子をソースからドレインに転送することができる。このため、周波数ｆのクロック信号、あるいは交流信号を印加することにより、Ｉ＝ｅｆの電流を生成することができる。周波数ｆは非常に精度が高いので、非常に精度の高い電流を生成することができる。このような特徴を備える単電子転送デバイスは、電流標準などへの応用が期待されている。

しかしながら、一般の単電子転送デバイスは、量子ドットと呼ばれる、半導体あるいは金属のナノメートルオーダーの微小体を使用しており、作製が容易ではない。この欠点を補うために、近年、量子ドットの代わりに半導体中の不純物を用いるデバイスが提案されている（特許文献１参照）。このデバイスによれば、半導体中の不純物も１個の電荷を捕獲、放出できるので、量子ドットと等価な役割を担うことが可能である。

特許文献１のデバイスについて図５，図６を用いて簡単に説明する。まず構造について、図５を用いて説明する。図５は、半導体中の不純物を利用した単電子転送デバイス（三端子電界効果トランジスタ）の構成を示す断面図である。

このデバイスは、シリコンからなる半導体層５０１と、半導体層５０１に形成されたｐ型領域５０２と、半導体層５０１にｐ型領域５０２と離間して形成されたｎ型領域５０３と、半導体層５０１の一方の表面上に形成された第１ゲート絶縁層５０４と、ｐ型領域５０２とｎ型領域５０３との間の第１ゲート絶縁層５０４の上に形成された第１ゲート電極５０５とを備える。

また、半導体層５０１の他方の表面上に形成された第２ゲート絶縁層５０７を備え、第２ゲート絶縁層５０７は、シリコン基板５０６の上に形成されている。シリコン基板５０６が、第２ゲート電極として機能し、上記デバイスは、２つのゲート電極を備える構成とされている。加えて、ｐ型領域５０２とｎ型領域５０３とに挟まれた半導体層５０１に、１個の不純物５０８を備えている。

次に、上記デバイスの動作手順について、図６を用いて説明する。図６は、ｐ型領域５０２とｎ型領域５０３に挾まれた半導体層５０１（チャネル領域）における、半導体層５０１のポテンシャルを示すポテンシャル図である。

図６の（ａ）に示すように、初期状態では、ゲート電極５０５に例えば０Ｖ程度と、電子チャネルのしきい値Ｖ_th-nと、正孔チャネルのしきい値Ｖ_th-pとの中間の値のゲート電圧が印加された状態としておく。なお、Ｖ_th-n＞Ｖ_th-pである。この状態では、電子のチャネルも正孔のチャネルもどちらも開いておらず、不純物５０８には、なにもトラップ（捕獲）されていない。さらに、この初期状態において、シリコン基板５０６にオフセット電圧を印加しておく。このオフセット電圧の大きさは、両界面での電位差が、半導体層５０１を構成する半導体のバンドギャップを越えないように設定する。オフセット電圧は、正でも負でも構わない。以下では、オフセット電圧を負とした場合について説明する。

上述したように各ゲート電圧が印加された状態の初期状態の後、ゲート電極５０５に正の電圧が印加された状態とする。この正の電圧は、電子チャネルのしきい値Ｖ_th-nを越える大きさとする。この電圧印加により、図６の（ｂ）に示すように、ゲート電極５０５側の界面（半導体層５０１の表面）に電子チャネル５３１が形成され、ｎ型領域５０３より電子が供給される。この時、電子チャネル５３１から、１個の電子が不純物５０８にトラップされる。この後、ゲート電極５０５に印加されているゲート電圧を初期状態に戻すと、電子チャネル５３１は閉まり、半導体の伝導体中の電子はｎ型領域５０３に回収されるが、不純物５０８にトラップされた電子は、有限のイオン化エネルギーのためにｎ型領域５０３に戻ることができない（図６の（ｃ））。

次に、ゲート電極５０５に負の電圧が印加された状態とする。この負のゲート電圧は、正孔チャネルのしきい値Ｖ_th-pよりも低い値とする。このゲート電圧の印加により、図６の（ｄ）に示すように、正孔チャネル５２１がシリコン基板５０６側の界面（半導体層５０１の表面）に形成され、ｐ型領域５０２より正孔が供給され、供給された正孔がトラップされていた電子と再結合する。言い換えると、不純物５０８にトラップされていた電子は、半導体の価電子帯へ移動する。

この後、ゲート電極５０５に印加されるゲート電圧を再び初期状態に戻すと、正孔チャネル５２１は閉まり、半導体の価電子帯中の正孔はｐ型領域５０２に回収される（図６の（ｅ））。これらで、転送の１サイクルが終了し、図６の（ａ）に示す状態から、１個の電子がｎ型領域５０３からｐ型領域５０２へ流れた（転送された）ことになる。なお、上述の動作手順中、ｎ型領域５０３、ｐ型領域５０２の電圧は、両方とも０Ｖにしておけばよい。あるいは、ｎ型領域５０３とｐ型領域５０２の間に、±０．１Ｖ程度の電圧を印加していてもよい。

上述した転送動作で、精度よく電子を転送するためには、不純物５０８が、電子に対しても、正孔に対しても高い捕獲断面積を有している必要がある。言い換えると、不純物５０８の電子状態が、伝導帯および価電子帯の両方の電子状態とよく結合していなければならない。このためには、より深い準位を有する不純物が適している。例えば、半導体としてシリコンを考えた場合、リンやボロンはそれぞれ浅い準位を有するドナーおよびアクセプターである。

リンは、シリコン伝導帯の下４５ｍｅＶ程度の位置に準位を有するが、この場合、リンドナーの電子状態は、伝導帯の電子状態の重ね合わせでよく記述できる。このため、伝導電子を容易に捕獲することができる一方、価電子帯の正孔の捕獲断面積は非常に小さい。逆に、ボロンのような浅い準位を有するアクセプターは、伝導帯電子の捕獲確率が小さい。これに対し、深い準位を有する不純物の電子状態は、伝導帯および価電子帯両方の状態を用いて記述されるため、電子および正孔、両方の捕獲断面積が大きい。単電子転送を実現するためには、不純物のイオン化エネルギー（基底状態の準位）は０．１ｅＶ以上が必要である。

また、浅い準位を有するドナーの場合、伝導帯電子をトラップしても、電子チャネルを閉じて電子をｎ型電極に回収する際に、熱雑音によりトラップ電子を再放出してしまう確率が高くなるので、転送精度が悪くなる。同様に、浅い準位を有するアクセプターの場合、正孔を再放出してしまう確率が高くなるので、転送精度が悪くなる。言い換えると、深い準位の不純物を用いるほど、高温動作に適している。安定した動作のためには、熱エネルギーの４倍程度のイオン化エネルギーが必要であり、室温での動作を実現するためには、やはり、不純物のイオン化エネルギー（基底状態の準位）は０．１ｅＶ以上が必要である。

単一の不純物原子の半導体中での位置は、深さ方向のみに制約があり、半導体の界面からの距離が３０ｎｍ以内に存在していることが重要となる。これは、界面に形成されるチャネルとの間で、電子あるいは正孔を捕獲するためには、チャネルの電子あるいは正孔と不純物の電子の波動関数にオーバーラップが必要なためである。不純物に捕獲された電子の波動関数の広がりは１０ｎｍ程度、チャネル電子および正孔の波動関数の広がりは５ｎｍ程度であり、これらの和の２倍程度以下の距離に不純物が存在していないと、十分な捕獲が起こらない。

一方、チャネルが形成されるゲート電極下の領域であれば、深さ方向に垂直な平面上（半導体層の平面方向）において、不純物原子はどの位置にあっても構わない。例えば、不純物原子は、ｐ型領域に近い位置にあっても、ｎ型領域に近い位置にあっても、中央にあってもよい。これにより素子作製が非常に簡便となる。

イオン化エネルギーが０．１ｅＶ以上の深い準位を有する不純物は、例えば半導体としてシリコンを例にとると、インジウム、タリウムのようなＩＩＩ族の深いアクセプターであり、不純物としてこれらを用いることになる。

以上のように、不純物を用いた単電子転送デバイスは、量子ドットを形成する必要がないため、作製が容易であるという著しい特徴を有する。

特開２００６−３３２０９７号公報

しかしながら、インジウム，タリウムに代表されるような、イオン化エネルギーが０．１Ｖを超えるような深い準位を有する不純物は、質量が大きいため、半導体中にイオン注入で導入する際に、多くの結晶欠陥を誘発する。この状態は、デバイスの誤動作の原因になるという欠点となる。また、これらの元素は、一般のシリコンをベースとした集積回路に使用されることがほとんど無く、汎用性に乏しいという問題点がある。このように、上述した技術では、半導体中の不純物を用いた単電子転送デバイスが、容易に製造できないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、半導体中の不純物を用いた単電子転送デバイスが、容易に製造できるようにすることを目的とする。

本発明に係る半導体装置は、ｐ型の不純物が導入されたシリコンからなるｐ型領域と、ｎ型の不純物が導入されたシリコンからなるｎ型領域と、第１方向でｐ型領域とｎ型領域とに挾まれて配置されたシリコンからなるチャネル領域と、チャネル領域の第１方向に垂直な第２方向の側に配置された第１ゲート電極と、シリコンよりもバンドギャップの広い材料から構成されて第１ゲート電極とチャネル領域との間に配置された第１ゲート絶縁層と、チャネル領域の第１ゲート電極と反対の側に第１ゲート電極と対向して配置された第２ゲート電極と、シリコンよりもバンドギャップの広い材料から構成されて第２ゲート電極とチャネル領域との間に配置された第２ゲート絶縁層と、チャネル領域に導入された１個の不純物原子とを少なくとも備え、チャネル領域は、第１ゲート絶縁層および第２ゲート絶縁層の間の間隔が４ｎｍ以下とされ、不純物原子は、ボロン，アルミニウム，リン，砒素のいずれかであり、チャネル領域の中に不純物準位を形成し、不純物原子が単電子島として機能する。

以上説明したことにより、本発明によれば、半導体中の不純物を用いた単電子転送デバイスが、容易に製造できるようになるという優れた効果が得られる。

図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。図２は、チャネル層の薄層化によるドナー電子の波動関数の変調の状態を示す説明図である。図３は、リンおよび砒素のイオン化エネルギーとチャネル領域１０４の厚さとの関係を示す特性図である。図４は、ホウ素およびアルミニウムのイオン化エネルギーとチャネル領域１０４の厚さとの関係を示す特性図である。図５は、単電子転送デバイスの構成例を示す断面図である。図６は、図５を用いて説明した単電子転送デバイスの動作（駆動方法）例について説明する説明図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置（単電子トランジスタ）の構成を示す断面図である。この半導体装置は、シリコンからなる半導体層１０１と、半導体層１０１に形成されたｐ型領域１０２と、ｐ型領域１０２と離間して半導体層１０１に形成されたｎ型領域１０３とを備える。ｐ型領域１０２は、ｐ型の不純物が導入された領域であり、ｎ型領域１０３は、ｎ型の不純物が導入された領域である。

また、この半導体装置は、第１方向でｐ型領域１０２とｎ型領域１０３とに挾まれて配置されたシリコンからなるチャネル領域１０４と、チャネル領域１０４の第１方向に垂直な第２方向の側に配置された第１ゲート電極１０５と、シリコンよりもバンドギャップの広い材料から構成されて第１ゲート電極１０５とチャネル領域１０４との間に配置された第１ゲート絶縁層１０６とを備える。第１方向は、半導体層１０１の平面方向であり、第２方向は、半導体層１０１の平面の法線方向である。

また、この半導体装置は、チャネル領域１０４の第１ゲート電極１０５と反対の側に第１ゲート電極１０５と対向して配置された第２ゲート電極１０７と、シリコンよりもバンドギャップの広い材料から構成されて第２ゲート電極１０７とチャネル領域１０４との間に配置された第２ゲート絶縁層１０８とを備える。

加えて、この半導体装置は、チャネル領域１０４に導入された１個の不純物原子１０９を備え、チャネル領域１０４は、第１ゲート絶縁層１０６および第２ゲート絶縁層１０８の間の間隔が４ｎｍ以下とされ、また、不純物原子１０９は、ボロン，アルミニウム，リン，砒素のいずれかから構成されている。このようにチャネル領域１０４に導入した不純物原子１０９は、チャネル領域１０４の中に不純物準位を形成して単電子島として機能する。

上述した半導体装置の製造について簡単に説明する。例えば、よく知られたＳＯＩ（Silicon on Insulator）基板を用い、酸化シリコンからなる埋め込み絶縁層を第２ゲート絶縁層１０８として用い、シリコン基板部を第２ゲート電極１０７として用い、表面シリコン層を半導体層１０１として用いればよい。また、表面シリコン層（半導体層１０１）の表面を熱酸化することで第１ゲート絶縁層１０６を形成すればよい。なお、第１ゲート絶縁層１０６は、化学的気相成長法などの堆積法により形成した酸化シリコンから構成してもよい。

また、表面シリコン層に対し、イオン注入法により選択的に所定の不純物を導入することで、ｐ型領域１０２，ｎ型領域１０３を形成し、これらの間をチャネル領域１０４とすればよい。また、第１ゲート絶縁層１０６の上に、ポリシリコンなどのゲート電極材料を堆積して電極材料膜を形成し、形成した電極材料膜を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、第１ゲート電極１０５が形成できる。また、不純物原子１０９は、公知のシングルイオン注入技術を用いて単一イオンをチャネル領域１０４に打ち込み、打ち込んだ後にアニール処理を行い活性化させればよい。この不純物原子１０９の導入は、第１ゲート電極１０５の形成前に行う。

以下、本実施の形態の半導体装置における不純物原子１０９について、より詳細に説明する。ボロンおよびアルミニウムはＩＩＩ族であり、リンおよび砒素はＶ族元素である。ボロンおよびアルミニウムは、シリコン中においてアクセプターとして働く。一方、リンおよび砒素は、シリコン中においてドナーとして働く。いずれのイオン化エネルギーも４０〜６０ｍｅＶ程度であり、０．１ｅＶに満たない。このため、伝導帯電子，価電子帯正孔のいずれかとの結合が小さく、再結合断面積も小さい。具体的には、ドナーである、リンおよび砒素は、伝導帯電子との結合は大きいが、価電子帯正孔との結合が非常に小さい。アクセプターであるボロンおよびアルミニウムはその逆である。このため、図６を用いて説明した電荷転送には不向きである。

しかしながら、上述した元素のイオン化エネルギーは、薄膜に閉じ込めることにより大きくすることができる。ドナーの場合について以下に説明する。

Ｖ族の元素であるドナーは、シリコンに比べて核の電荷が一つ多い。この＋１ｅの電荷のため、電子を１個捕獲することができる。このドナーに捕獲された電子は、真空中に置かれた陽子に束縛された電子、すなわち、水素原子における電子と極めて類似の性質を持っている。例えば、このドナー電子のボーア半径ａ_Bは、「ａ_B＝（εε₀ｈ²）／（πｍｅ²）」と書くことができる。ここで、εは、半導体（シリコン）の比誘電率、ε₀は真空の誘電率、ｈはプランク定数、ｍはシリコンの有効質量、ｅは素電荷である。シリコン中のドナーの場合には、ａ_Bは、２ｎｍとなる。あるいは、軌道の直径Ｌは、４ｎｍとなるといっても良い。

仮に、シリコンからなる半導体層１０１（チャネル領域１０４）の層厚が、上述した直径Ｌよりも十分厚い場合には、ドナー電子は、チャネル領域１０４の第２方向の端（界面）を感じることがないため、波動関数の形も、バルクの場合と変わらない。しかしながら、チャネル領域１０４の厚さが、Ｌ（４ｎｍ）よりも小さくなると、図２に示すように、ドナー電子の波動関数は、界面の影響を受けることになる。

図２の（ａ）に示すようにチャネル領域１０４の厚さが４ｎｍより大きい場合に比較し、図２の（ｂ）に示すように、チャネル領域１０４の厚さが４ｎｍ以下になると、波動関数が、第１ゲート絶縁層１０６および第２ゲート絶縁層１０８との界面の影響を受けて変化する。この場合、イオン化エネルギーも影響を受け、チャネル領域１０４の厚さの減少とともに、深くなる方向に変化する。

図３，図４は、イオン化エネルギーをチャネル領域１０４の厚さの関数としてプロットしたもの（第一原理計算結果）である。図３は、リンおよび砒素のイオン化エネルギーとチャネル領域１０４の厚さとの関係を示している。図３において、実線がリンの関係、点線が砒素の関係を示している。また、図４は、ホウ素およびアルミニウムのイオン化エネルギーとチャネル領域１０４の厚さとの関係を示している。図４において、実線がホウ素の関係、点線がアルミニウムの関係を示している。ここでは、不純物原子１０９を、チャネル領域１０４の中央、すなわち、２つの対向する界面から等距離に置いた場合を計算している。

図３，図４から分かるように、チャネル領域１０４の厚さが、４ｎｍ以下で、イオン化エネルギーは、リンおよび砒素ともに、０．１ｅＶを超えるようになる。このように、リンおよび砒素のように小さいイオン化エネルギーを有する不純物でも、十分に薄いチャネル領域１０４に閉じ込めることによって、イオン化エネルギーを増大させることができ、深い準位を有する不純物と等価な役割をすることが可能となる。

アクセプターであるボロンおよびアルミニウムについても状況は同じであり、やはり、チャネル領域１０４の膜厚を４ｎｍ以下にすることにより、イオン化エネルギーを０．１ｅＶ以上にすることができる。また、不純物原子１０９の位置が中央からずれた場合には、より近接した界面からの影響を強く受けるようになるので、イオン化エネルギーは、中央にある場合よりもさらに増大する。

上述したイオン化エネルギーの増大の原因は２つあり、チャネル領域１０４が薄くなることによる量子閉じ込め効果と、バンドギャップが大きい第１ゲート絶縁層１０６および第２ゲート絶縁層１０８が存在することによる誘電的効果である。ただし、これらの寄与の割合はチャネル領域１０４の厚さによって複雑に変化するので、定性的な議論をすることは容易ではない。

なお、チャネル領域１０４の厚さが４ｎｍ以下であるため、不純物原子１０９の位置が界面から３０ｎｍ以内になければならないという動作上の条件は、自動的に満足される。また、この半導体装置の動作については、図５を用いて説明した単電子転送デバイスの図６を用いて説明した動作と同様である（特許文献１参照）。

以上に説明したように、本発明によれば、２組のゲート電極およびゲート絶縁層で挟んだチャネル領域の厚さを４ｎｍ以下とし、ここに１個の不純物原子を導入するようにした。このため、１個の不純物原子を用いる単電子転送デバイスを、より高温で動作させることが可能となる。また、不純物原子は、汎用的に用いられているボロン，アルミニウム，リン，砒素のいずれかであり、インジウムやタリウムなどと比較して質量が小さく、半導体中に多くの結晶欠陥を誘発することがない。このため、１個の不純物原子を用いる単電子転送デバイスが、より容易に製造できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、各ゲート絶縁層を、酸化シリコンから構成した場合について説明したが、これに限るものではなく、例えば、シリコンよりバンドギャップの広い半導体から構成されていてもよい。

１０１…半導体層、１０２…ｐ型領域、１０３…ｎ型領域、１０４…チャネル領域、１０５…第１ゲート電極、１０６…第１ゲート絶縁層、１０７…第２ゲート電極、１０８…第２ゲート絶縁層、１０９…不純物原子。

Claims

ｐ型の不純物が導入されたシリコンからなるｐ型領域と、
ｎ型の不純物が導入されたシリコンからなるｎ型領域と、
第１方向で前記ｐ型領域と前記ｎ型領域とに挾まれて配置されたシリコンからなるチャネル領域と、
前記チャネル領域の前記第１方向に垂直な第２方向の側に配置された第１ゲート電極と、
シリコンよりもバンドギャップの広い材料から構成されて前記第１ゲート電極と前記チャネル領域との間に配置された第１ゲート絶縁層と、
前記チャネル領域の前記第１ゲート電極と反対の側に前記第１ゲート電極と対向して配置された第２ゲート電極と、
シリコンよりもバンドギャップの広い材料から構成されて前記第２ゲート電極と前記チャネル領域との間に配置された第２ゲート絶縁層と、
前記チャネル領域に導入された１個の不純物原子と
を少なくとも備え、
前記チャネル領域は、前記第１ゲート絶縁層および前記第２ゲート絶縁層の間の間隔が４ｎｍ以下とされ、
前記不純物原子は、ボロン，アルミニウム，リン，砒素のいずれかであり、前記チャネル領域の中に不純物準位を形成し、前記不純物原子が単電子島として機能する
ことを特徴とする半導体装置。