KR100966007B1 - 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 - Google Patents
탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100966007B1 KR100966007B1 KR1020070093888A KR20070093888A KR100966007B1 KR 100966007 B1 KR100966007 B1 KR 100966007B1 KR 1020070093888 A KR1020070093888 A KR 1020070093888A KR 20070093888 A KR20070093888 A KR 20070093888A KR 100966007 B1 KR100966007 B1 KR 100966007B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- source
- room temperature
- gate
- forming
- Prior art date
Links
- 239000002041 carbon nanotube Substances 0.000 title claims abstract description 73
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000002096 quantum dot Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000005641 tunneling Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000000206 photolithography Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000010894 electron beam technology Methods 0.000 claims abstract description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 238000000609 electron-beam lithography Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001241 arc-discharge method Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002109 single walled nanotube Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법에 관한 것으로, 특히 소스와 드레인 사이에 탄소나노튜브를 수평성장하여 브리지를 형성하고, 탄소나노튜브 브리지 상에 전자빔 직접 노광(E-beam direct writing)을 이용하여 다수개의 양자점 및 터널링 정션을 형성함으로써, 극저온에서만 관측되는 쿨롱진동 현상을 상온에서도 응용이 가능하므로 소자의 동작 기능성 향상과 저전력, 고집적 소자 응용이 가능한 전기용량이 매주 작은 양자점을 얻을 수 있는 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제작방법을 제공하는데 그 목적이 있다. 이를 실현하기 위한 수단으로서 본 발명에 따르는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법은, 반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계; 소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계; 탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계; 반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계; 게이트산화막(30)에 탄소나노튜브 브리지(20)와 수직이 되도록 게이트를 형성하는 제5단계; 게이트를 도핑시킴과 동시에 상기 소스(12)와 상기 드레인(13)에 불순물 이온을 주입하는 제6단계; 소스(12) 및 드레인(13)의 상면이 드러나도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제7단계; 제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드 및 드레인패드를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 한다. 또한, 본 발명에 따르는 또 다른 제조방법은 바텀게이트를 형성하여 안정적으로 전류 제어가 가능하도록 하는 것을 특징으로 한다. 마지막으로 본 발명은 이러한 제조방법에 의해 제조된 탄소나노튜브를 이용한 상온동작 단전자 소자를 포함한다.
탄소나노튜브, 단전자 소자, 쿨롱블락케이드
Description
본 발명은 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법에 관한 것으로, 특히 소스와 드레인을 탄소나노튜브로 연결하고, 이 탄소나노튜브 브리지에 전자빔 직접 노광을 통하여 양자점을 제조한 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법에 관한 것이다.
삭제
삭제
삭제
삭제
단전자 소자를 사용하게 되면 회로의 집적도를 향상시킬 수 있으며 특히 소비전력이 매우 작아진다는 장점을 갖게 된다. 기존의 단전자 소자가 많은 장점을 갖고 있으나 극저온에서만 동작하는 단점이 있다. 단전자 소자는 게이트 전압에 따라 드레인 전류가 주기적으로 증가하고 감소하는 매우 특별한 특성을 가지고 있다. 보다 구체적으로 기술하면, 게이트 전압을 증가시켜 양자점에 유도전하가 늘어나며, 양자점의 유도전하량이 기본전하에 도달하면 소스로부터 전자 한 개가 터널링하여 유도전하량을 상쇄시켜 양자점의 포텐셜 에너지를 최소화시킨다. 이와 같이 게이트 전압에 의해 증가되는 양자점 내의 연속적인 값의 유도전하량이 소스로부터의 터널링 전자에 의해 상쇄되어 에너지를 최소화하려는 현상은 게이트 전압을 스위핑(sweeping)하면서 주기적으로 반복하게 되며 이러한 현상을 쿨롱진동이라 부른다. 즉 쿨롱진동은 게이트 전압의 변화에 따른 드레인 전류의 주기적인 온/오프로 관측되어진다. 쿨롱진동에 있어서 쿨롱블락케이드 영역과 터널링 영역이 규칙적으로 진동함으로 각각의 영역에 대하여 "0", "1"의 신호를 주기적으로 나타낸다.
단전자 소자는 클롱블락케이드 효과에 의해 하나의 전자를 전극으로 더하거나 전극으로부터 감하는 것이 가능한 소자로 전력소모가 적고, 직접도에 있어 기존의 상보형 금속 산화막 반도체(Complementary metal-oxide- semiconductor : CMOS)를 대체할 차세대 소자로 대두되고 있다.
현재에는 단일기판에서 양자점의 크기를 줄여 게이트의 전기용량을 줄이는 형태로 소자의 동작온도를 높이고 있으나, 채널을 탄소나노튜브로 사용하면 균일한 극미세 채널을 형성할 수 있다. 1차원적 양자선(Quantum wire) 구조를 가지고 있으며, 우수한 기계적, 화학적인 특성과 함께 일차원에서의 양자적 전송(Quantum transport) 현상을 보이는 등 매우 흥미로운 전기적 특성을 가지고 있는 탄소나노튜브에 대한 연구가 많이 진행되고 있다.
탄소나노튜브는 아크 방전법, 레이저 용발법, 촉매를 이용한 화학 기승 증착(Chemical Vapor Deposition), 스크린 프린팅, 스핀 코팅 방법에 의해 제조되고 있으며, 현재 탄소나노튜브의 제조방법은 널리 알려져 있다.
단전자 소자는 클롱블락케이드 효과에 의해 하나의 전자를 전극으로 더하거나 전극으로부터 감하는 것이 가능한 소자로 전력소모가 적고, 직접도에 있어 기존의 상보형 금속 산화막 반도체(Complementary metal-oxide- semiconductor : CMOS)를 대체할 차세대 소자로 대두되고 있다.
현재에는 단일기판에서 양자점의 크기를 줄여 게이트의 전기용량을 줄이는 형태로 소자의 동작온도를 높이고 있으나, 채널을 탄소나노튜브로 사용하면 균일한 극미세 채널을 형성할 수 있다. 1차원적 양자선(Quantum wire) 구조를 가지고 있으며, 우수한 기계적, 화학적인 특성과 함께 일차원에서의 양자적 전송(Quantum transport) 현상을 보이는 등 매우 흥미로운 전기적 특성을 가지고 있는 탄소나노튜브에 대한 연구가 많이 진행되고 있다.
탄소나노튜브는 아크 방전법, 레이저 용발법, 촉매를 이용한 화학 기승 증착(Chemical Vapor Deposition), 스크린 프린팅, 스핀 코팅 방법에 의해 제조되고 있으며, 현재 탄소나노튜브의 제조방법은 널리 알려져 있다.
본 발명은 특히 소스와 드레인 사이에 탄소나노튜브를 수평성장하여 브리지를 형성하고, 탄소나노튜브 브리지 상에 전자빔 직접 노광(E-beam direct writing)을 이용하여 다수개의 양자점 및 터널링 정션을 형성함으로써, 극저온에서만 관측되는 쿨롱진동 현상을 상온에서도 응용이 가능하므로 소자의 동작 기능성 향상과 저전력, 고집적 소자 응용이 가능한 전기용량이 매주 작은 양자점을 얻을 수 있는 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제작방법을 제공하는데 그 목적이 있다.
삭제
이를 실현하기 위한 수단으로서, 본 발명에 따르는 일실시예로서의 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법은,
반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;
소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;
탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;
반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;
게이트산화막(30)에 탄소나노튜브 브리지(20)와 수직이 되도록 게이트를 형성하는 제5단계;
게이트를 도핑시킴과 동시에 소스(12)와 드레인(13)에 불순물 이온을 주입하는 제6단계;
소스(12) 및 드레인(13)의 상면이 드러나도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제7단계;
제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드(미도시됨) 및 드레인패드(미도시됨)를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 한다.
또한, 소스(12) 및 드레인(13)은 포토리소그래피, 전자빔 리소그래피, 또는 반응성 이온식각 방식으로 그 간격이 30~100㎚인 것을 특징으로 한다.
또한, 양자점(21) 및 터널링 장벽(22)은 탄소나노튜브 브라지(20)와 직교하도록 1~10㎚의 간격으로 다수개의 세선을 전자빔 직접 묘화 방식으로 노광하여 형성된 것을 특징으로 한다.
또한, 게이트산화막(30)은 저압화학기상증착법을 이용하여 20~300㎚의 두께로 형성하는 것을 특징으로 한다. 또한, 게이트는 두께 20~50㎚로 형성된 게이트산화막(30)에, 저압화학기상 증착방식에 의해 50~100㎚의 두께로 형성된 컨트롤 게이트(40)인 것을 특징으로 한다. 그 외에, 게이트는 두께 100~300㎚로 형성된 게이트산화막(30)에, 탄소나노튜브 브리지(20)의 상부에 위치하도록 트랜치(31)를 형성하여 저압화학기상 증착방식에 의해 100~300㎚의 두께로 형성된 'T'형 게이트(41)인 것을 특징으로 한다.
또한, 반도체기판(14)은 SOI기판 또는 Si기판인 것을 특징으로 한다.
한편, 본 발명에 따르는 다른 실시예로서의 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법은,
반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;
소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;
탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;
반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;
소스(12)와 드레인(13)에 불순물 이온을 주입하는 제5단계;
소스(12) 및 드레인(13)의 상면이 드러나도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제6단계;
제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드(미도시됨) 및 드레인패드(미도시됨)를 형성하는 제7단계;
탄소나노튜브 브리지(20)의 하부에 위치하도록 반도체기판(14)의 저면에 바텀게이트(42)를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 한다.
뿐만 아니라 본 발명은 이와 같은 제조방법에 의하여 제조된 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자를 포함한다.
반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;
소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;
탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;
반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;
게이트산화막(30)에 탄소나노튜브 브리지(20)와 수직이 되도록 게이트를 형성하는 제5단계;
게이트를 도핑시킴과 동시에 소스(12)와 드레인(13)에 불순물 이온을 주입하는 제6단계;
소스(12) 및 드레인(13)의 상면이 드러나도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제7단계;
제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드(미도시됨) 및 드레인패드(미도시됨)를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 한다.
또한, 소스(12) 및 드레인(13)은 포토리소그래피, 전자빔 리소그래피, 또는 반응성 이온식각 방식으로 그 간격이 30~100㎚인 것을 특징으로 한다.
또한, 양자점(21) 및 터널링 장벽(22)은 탄소나노튜브 브라지(20)와 직교하도록 1~10㎚의 간격으로 다수개의 세선을 전자빔 직접 묘화 방식으로 노광하여 형성된 것을 특징으로 한다.
또한, 게이트산화막(30)은 저압화학기상증착법을 이용하여 20~300㎚의 두께로 형성하는 것을 특징으로 한다. 또한, 게이트는 두께 20~50㎚로 형성된 게이트산화막(30)에, 저압화학기상 증착방식에 의해 50~100㎚의 두께로 형성된 컨트롤 게이트(40)인 것을 특징으로 한다. 그 외에, 게이트는 두께 100~300㎚로 형성된 게이트산화막(30)에, 탄소나노튜브 브리지(20)의 상부에 위치하도록 트랜치(31)를 형성하여 저압화학기상 증착방식에 의해 100~300㎚의 두께로 형성된 'T'형 게이트(41)인 것을 특징으로 한다.
또한, 반도체기판(14)은 SOI기판 또는 Si기판인 것을 특징으로 한다.
한편, 본 발명에 따르는 다른 실시예로서의 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법은,
반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;
소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;
탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;
반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;
소스(12)와 드레인(13)에 불순물 이온을 주입하는 제5단계;
소스(12) 및 드레인(13)의 상면이 드러나도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제6단계;
제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드(미도시됨) 및 드레인패드(미도시됨)를 형성하는 제7단계;
탄소나노튜브 브리지(20)의 하부에 위치하도록 반도체기판(14)의 저면에 바텀게이트(42)를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 한다.
뿐만 아니라 본 발명은 이와 같은 제조방법에 의하여 제조된 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자를 포함한다.
본 발명에 따르면 다음과 같은 효과가 있다.
1) 단일기판을 이용하여 양자점의 크기를 축소하여 상온동작 단전자 소자를 제작하는 종래와 달리 탄소나노튜브 브리지에 이용하여 균일한 폭을 갖는 양자점과 터널링 장벽을 용이하게 제조할 수 있기 때문에, 결국 상온동작 단전자 소자를 쉽게 제조할 수 있다.
2) 이에 따라, 상온동작 단전자 소자 전체의 전기용량을 줄일 수 있기 때문에저전력에서 동작하는 고집적 소자에의 응용이 가능하다.
1) 단일기판을 이용하여 양자점의 크기를 축소하여 상온동작 단전자 소자를 제작하는 종래와 달리 탄소나노튜브 브리지에 이용하여 균일한 폭을 갖는 양자점과 터널링 장벽을 용이하게 제조할 수 있기 때문에, 결국 상온동작 단전자 소자를 쉽게 제조할 수 있다.
2) 이에 따라, 상온동작 단전자 소자 전체의 전기용량을 줄일 수 있기 때문에저전력에서 동작하는 고집적 소자에의 응용이 가능하다.
이하, 첨부도면을 참조하여 본 발명에 대하여 설명하면 다음과 같다.
도 1 내지 도 6은 본 발명에 따른 일예로서 탄소나노튜브를 이용한 상온동작 단전자 소자의 제조방법을 보여주는 도면이다.
본 발명에 따른 일예로서의 제조방법은 다음의 제1단계~제8단계에 따라 이루어진다.
제1단계는 반도체기판(14)상에 소스(12)와 드레인(13)을 식각하는 단계이다. 여기서, 반도체기판(14)으로는 SOI기판 또는 Si기판을 이용할 수 있다. 특히, 소스(12)와 드레인(13)은 반도체기판(14)의 절연층(10) 위에 적층된 반도체막(11)을 식각하여 형성한다. 이때의 식각은 포토리소그래피, 전자빔 리소그래피 또는 반응성 이온 식각방식을 이용한다. 본 발명의 바람직한 구현예에서, 소스(12) 및 드레인(13)간의 이격 거리는 30~100㎚으로 형성하는 것이 바람직하다. 도 1은 소스(12)와 드레인(13)이 형성된 상태를 보여주는 사시도이다.
제2단계는 액티브영역을 형성하는 단계이다. 액티브영역이란 소스(12)와 드레인(13)이 채널로 연결되어 전기적으로 연통가능한 영역을 의미한다. 이때 채널 생성을 위해, 본 발명의 바람직한 실시예에서는 탄소나노튜브를 수평으로 성장시켜 소스(12)와 드레인(13)을 연결하는 탄소나노튜브 브리지(20)를 형성하게 된다. 특히, 탄소나노튜브 브리지(20)는 반도체적 특성을 갖는 단일벽 탄소나노튜브를 이용하여 선폭 3~5㎚으로 성장시키게 된다. 도 2는 탄소나노튜브 브리지(20)가 성장된 상태를 보여주는 사시도이다.
제3단계는 탄소나노튜브 브리지(20)에 다수의 양자점(21)과 터널링 장벽(22)을 형성하는 단계이다. 이때의 양자점(21) 및 터널링 장벽(22)의 생성은 전자빔 직접노광 방식을 통해 이루어지게 되며, 특히 탄소나노튜브 브리지(20)와 직교하면서 1~10㎚로 이격되도록 세선으로 노광하여 형성하게 된다. 도 3a는 양자점(21) 및 터널링 장벽(22)이 생성된 상태를 보여주는 사시도이고, 도 3b는 도 3a의 A-A선 단면도이다.
제4단계는 반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 단계이다. 이때의 게이트산화막(30)으로는 실리콘 산화막을 이용할 수 있다. 또한, 게이트산화막(30)은 20㎚~300㎚의 두께가 되도록 저압화학기상증착법으로 형성한다. 도 4a 및 도 4b는 게이트산화막(30)이 형성된 상태를 보여주는 사시도 및 그 단면도이다.
여기서, 게이트산화막(30)은 후술하게 될 게이트에 따라 그 두께가 달라지게 되는데 이에 대해서는 다음 단계에서 설명하기로 한다.
제5단계는 양자점의 전류의 흐름을 제어할 수 있도록 게이트를 형성하는 단계이다. 이러한 게이트는 포토리소그래피 또는 반응성이온식각을 통해 컨트롤 게이트(40)와 'T'형 게이트(41) 2가지 형태로 제작할 수 있다. 도 5a는 게이트가 형성된 상태를 보여주는 사시도이다.
컨트롤 게이트(40)를 형성하기 위해서는 게이트산화막(30)의 두께를 20㎚~50㎚로 형성하고, 탄소나노튜브 브리지(20) 상부에 컨트롤 게이트(40)를 형성한다. 이때 컨트롤 게이트(40)는 도전성을 갖는 폴리실리콘막을 저압화학기상증착으로 50㎚ ~ 100㎚의 두께로 형성한다.
도 5b는 컨트롤 게이트(40)가 형성된 상태를 보여주는 도 5a에서의 C-C선 단면도이다. 컨트롤 게이트(40)는 소스(12)와 드레인(13) 영역 및 양자점(21) 영역에 포텐셜을 변화시켜므로 공정상의 용이함은 있으나, 소스(12)와 드레인(13) 및 양자점(21)간에 간섭을 일으킬 우려가 있다.
'T'형 게이트(41)는 이러한 간섭을 최소화할 수 있다. 'T'형 게이트(41)는 두께 100㎚ ~ 300㎚의 게이트산화막(30) 위에 형성한다. 이때, 탄소나노튜브 브리지(20)의 상부 두께가 너무 두껍기 때문에, 이 부분에 대하여 전자빔 리소그래피를 이용하여 트랜치(31)를 형성한다. 바람직하기로는 탄소나노튜브 브리지(20) 상부의 게이트산화막(30)이 20㎚ ~ 50㎚의 두께가 되도록 트랜치(31)를 형성한다.
그리고, 이 트랜치(31) 부분에 폴리실리콘막을 두께 100㎚ ~ 300㎚가 되도록 저압화학기상증착법으로 증착하게 되면, 트랜치(31)의 형성에 의해 도 5c에서 도시한 바와 같이 'T'형 게이트(41)가 형성된다.
'T'형 게이트(41)는 공정상 어려움이 있으나 양자점(21) 상부에 위치하여 금속점 양자점에만 포텐셜을 변화시키므로 양자점(21)과 소스(12) 및 드레인(13) 영역과의 간섭를 최소화 할 수 있다.
제6단계는 불순물을 주입하는 단계이다. 이때에는 제5단계에서 형성된 게이트를 도핑시킴과 동시에 소스(12)와 드레인(13)으로 각각 불순물 이온을 주입하게 된다. 이러한 불순물 이온의 주입은 통상적인 기술로 이루어지는 것으로 여기서는 그 자세한 설명을 생략한다.
제7단계는 제1 및 제2컨택홀(32a,32b)을 형성하는 단계이다. 제1 및 제2컨택홀(32a,32b)은 게이트산화막(30)을 포토리소그래피 방식으로 식각하여 형성하게 된다. 이때의 식각은 소스(12)와 드레인(13)의 상부에서 이루어지게 되며, 소스(12) 및 드레인(13)의 상면이 드러날 때까지 계속하게 된다. 도 6은 제1 및 제2컨택홀(32a,32b)이 형성된 상태를 보여주는 사시도이다.
본 발명의 바람직한 실시예에서, 제7단계는 제1 및 제2컨택홀(32a,32b)을 형성하는 것으로 설명하고 있으나, 게이트의 상면을 함께 식각하여 후술하는 패드 생성 공정에서 소스패드 및 드레인패드와 함께 게이트패드(미도시됨)를 함께 형성하는 것도 가능하다.
제8단계는 패드를 형성하는 단계이다. 패드 생성은 제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하고, 포토리소그래피를 이용하여 소스(12)와 드레인(13)의 상부만 남겨 소스패드 및 드레인패드를 형성하게 된다.
본 발명의 바람직한 실시예의 제8단계에서, 소스패드 및 드레인패드만 형성하는 예를 들고 있으나, 제7단계에서 게이트용 컨택홀을 함께 형성하는 경우에는 게이트패드를 포함하여 한꺼번에 3개의 패드를 제조하는 것도 가능하다.
한편, 본 발명에 따르는 다른 실시예로서의 제조방법에 의해 게이트를 바텀 게이트(42) 형태로 제작하는 것도 가능하다.
바텀게이트(42) 형태로 제작하는 제조방법에서, 상술한 일실시예에서의 제조방법에서의 동일한 단계인 제1단계~제4단계에 대한 설명은 생략한다.
또한, 바텀게이트(42)는 반도체기판(14)의 저면에 형성하여 추가적인 공정이 없이 양자섬을 통하는 전류의 흐름을 제어할 수 있도록 하기 위한 것으로, 일실시예와 비교해 볼 때, 그 제조순서만 다르기 때문에 여기서는 그 순만을 간략하게 기재한다.
제5단계는 소스(12)와 드레인(13)에 불순물 이온을 주입하는 단계이다. 그 다음 제6단로, 소스(12)와 드레인(13)의 상부에 위치하도록 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 식각한다. 이어, 제7단계로 제1 및 제2컨택홀(32a,32b)이 메워지도록 금속막의 증착을 통해 소스패드 및 드레인패드를 형성하게 된다.
마지막 제8단계로서, 바텀게이트(42)를 형성한다. 이때, 바텀게이트(42)는 탄소나노튜브 브리지(20)의 하부에 위치하도록 반도체기판(14)의 저면에 형성한다.
이와 같이 이루어진 바텀게이트(42)는 상술한 컨트롤 게이트(40) 또는 'T'형 게이트(41)와 동일한 기능을 갖게 된다.
삭제
한편, 본 발명은 이와 같은 제조방법에 의해 제조된 탄소나노튜브를 이용한 상온동작 단전자 소자를 포함한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 소스와 드레인이 형성된 상태를 보여주는 사시도.
도 2는 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 탄소나노튜브 브리지가 형성된 상태를 보여주는 사시도.
도 3a는 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 탄소나노튜브 브리지에 양자점 및 터널링 장벽이 형성된 상태를 보여주는 사시도.
도 3b는 도 3a에서의 A-A선 단면도.
도 3b는 도 3a에서의 A-A선 단면도.
도 4a는 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 게이트 산화막이 형성된 상태를 보여주는 사시도.
도 4b는 도 4a의 B-B선 단면도.
도 4b는 도 4a의 B-B선 단면도.
도 5a는 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 게이트가 형성된 상태를 보여주는 사시도.
도 5b는 컨트롤 게이트가 형성된 도 5a에서의 C-C선 단면도.
도 5b는 컨트롤 게이트가 형성된 도 5a에서의 C-C선 단면도.
도 5c는 'T'형 게이트가 형성된 도 5a에서의 C-C선 단면도.
도 6은 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 제1 및 제2컨택홀이 형성된 상태를 보여주는 사시도.
도 7은 본 발명의 일실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법에서 소스패드 및 드레인패드가 형성된 상태를 보여주는 사시도.
도 8은 본 발명의 다른 실시예에 따른 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법으로 제조된 단전자 소자를 보여주는 사시도.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 절연층
11 : 반도체막
12 : 소스
13 : 드레인
14 : 반도체기판
14 : 반도체기판
20 : 탄소나노튜브 브리지
21 : 양자점
22 : 터널링 장벽
30 : 게이트산화막
31 : 트랜치
32a, 32b : 제1 및 제2컨택홀
31 : 트랜치
32a, 32b : 제1 및 제2컨택홀
40 : 컨트롤 게이트
41 : 'T'형 게이트
Claims (11)
- 반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;상기 소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;상기 탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;상기 반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;상기 게이트산화막(30)에 상기 탄소나노튜브 브리지(20)와 수직이 되도록 게이트를 형성하는 제5단계;상기 게이트를 도핑시킴과 동시에 상기 소스(12)와 상기 드레인(13)에 불순물 이온을 주입하는 제6단계;상기 소스(12) 및 상기 드레인(13)의 상면이 드러나도록 상기 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제7단계;상기 제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드 및 드레인패드를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 소스(12) 및 상기 드레인(13)은 포토리소그래피, 전자빔 리소그래피, 또는 반응성 이온식각 방식으로 형성하는 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 소스(12) 및 상기 드레인(13)간의 간격은 30~100㎚인 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 삭제
- 제 1 항에 있어서,상기 양자점(21) 및 터널링 장벽(22)은 상기 탄소나노튜브 브라지(20)와 직교하도록 1~10㎚의 간격으로 다수개의 세선을 전자빔 직접 묘화 방식으로 노광하여 형성된 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 게이트산화막(30)은 저압화학기상증착법을 이용하여 20~300㎚의 두께로 형성하는 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 게이트는 두께 20~50㎚로 형성된 상기 게이트산화막(30)에, 저압화학기상 증착방식에 의해 50~100㎚의 두께로 형성된 컨트롤 게이트(40)인 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 게이트는 두께 100~300㎚로 형성된 상기 게이트산화막(30)에, 탄소나노튜브 브리지(20)의 상부에 위치하도록 트랜치(31)를 형성하여 저압화학기상 증착방식에 의해 100~300㎚의 두께로 형성된 'T'형 게이트(41)인 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항에 있어서,상기 반도체기판(14)은 SOI기판 또는 Si기판인 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 반도체기판(14)의 절연층(10) 상에 형성된 반도체막(11)에 소스(12)와 드레인(13)을 식각하는 제1단계;상기 소스(12) 및 드레인(13) 사이에 탄소나노튜브 브리지(20)를 성장시켜 액티브영역을 정의하는 제2단계;상기 탄소나노튜브 브리지(20)에 다수의 양자점(21) 및 터널링 장벽(22)을 형성하는 제3단계;상기 반도체기판(14)의 상면에 게이트산화막(30)을 형성하는 제4단계;상기 소스(12)와 상기 드레인(13)에 불순물 이온을 주입하는 제5단계;상기 소스(12) 및 상기 드레인(13)의 상면이 드러나도록 상기 게이트산화막(30)을 식각하여 제1 및 제2컨택홀(32a,32b)을 형성하는 제6단계;상기 제1 및 제2컨택홀(32a,32b)이 매립되도록 금속막을 증착하여 포토리소그래피를 이용하여 소스패드 및 드레인패드를 형성하는 제7단계;상기 탄소나노튜브 브리지(20)의 하부에 위치하도록 반도체기판(14)의 저면에 바텀게이트(42)를 형성하는 제8단계;를 포함하여 이루어진 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자 제조방법.
- 제 1 항 내지 제 10 항중 어느 한항의 제조방법에 의하여 제조된 것을 특징으로 하는 탄소나노튜브를 이용한 상온동작 단전자 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070093888A KR100966007B1 (ko) | 2007-09-14 | 2007-09-14 | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070093888A KR100966007B1 (ko) | 2007-09-14 | 2007-09-14 | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090028358A KR20090028358A (ko) | 2009-03-18 |
| KR100966007B1 true KR100966007B1 (ko) | 2010-06-24 |
Family
ID=40695656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070093888A KR100966007B1 (ko) | 2007-09-14 | 2007-09-14 | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100966007B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069361B1 (ko) | 2009-07-09 | 2011-09-30 | 서울대학교산학협력단 | 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법 |
| KR101297274B1 (ko) * | 2013-02-28 | 2013-08-20 | 주식회사 엔디디 | 바이오 센서 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018063269A1 (en) | 2016-09-30 | 2018-04-05 | Intel Corporation | Single electron transistors (sets) and set-based qubit-detector arrangements |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243936A (ja) * | 1998-02-27 | 1999-09-14 | Rheon Autom Mach Co Ltd | 食品材料の計量排出方法および装置 |
| KR20030043513A (ko) * | 2001-11-28 | 2003-06-02 | 학교법인 한국정보통신학원 | 실리콘 단전자 기억 소자의 제작방법 |
| US7268407B2 (en) * | 2004-12-03 | 2007-09-11 | Electronics And Telecommunications Research Institute | Schottky barrier tunnel single electron transistor and method of manufacturing the same |
-
2007
- 2007-09-14 KR KR1020070093888A patent/KR100966007B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243936A (ja) * | 1998-02-27 | 1999-09-14 | Rheon Autom Mach Co Ltd | 食品材料の計量排出方法および装置 |
| KR20030043513A (ko) * | 2001-11-28 | 2003-06-02 | 학교법인 한국정보통신학원 | 실리콘 단전자 기억 소자의 제작방법 |
| US7268407B2 (en) * | 2004-12-03 | 2007-09-11 | Electronics And Telecommunications Research Institute | Schottky barrier tunnel single electron transistor and method of manufacturing the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069361B1 (ko) | 2009-07-09 | 2011-09-30 | 서울대학교산학협력단 | 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법 |
| KR101297274B1 (ko) * | 2013-02-28 | 2013-08-20 | 주식회사 엔디디 | 바이오 센서 및 그 제조 방법 |
| WO2014133212A1 (ko) * | 2013-02-28 | 2014-09-04 | 주식회사 엔디디 | 바이오 센서 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090028358A (ko) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100923193B1 (ko) | 나노스케일 다중접합 양자점 소자 및 그 제조방법 | |
| KR100897515B1 (ko) | 비휘발성 메모리 셀 및 그 제조방법. | |
| US7709827B2 (en) | Vertically integrated field-effect transistor having a nanostructure therein | |
| US7981799B2 (en) | Room temperature-operating single-electron device and the fabrication method thereof | |
| KR100601965B1 (ko) | ｎ형 탄소 나노튜브를 구비한 ｎ형 탄소나노튜브 전계효과트랜지스터 및 그 제조방법 | |
| JP2000307097A (ja) | 単電子トランジスタの製造方法 | |
| KR20110084178A (ko) | 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터 | |
| KR100966007B1 (ko) | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 | |
| CN113644110A (zh) | 晶体管及其制备方法 | |
| CN114068703B (zh) | 晶体管及制备方法 | |
| US7217620B2 (en) | Methods of forming silicon quantum dots and methods of fabricating semiconductor memory device using the same | |
| JP5841013B2 (ja) | 半導体装置 | |
| CN101542700A (zh) | 室温运行的单电子器件及其制造方法 | |
| JP2011512668A (ja) | 常温で動作する単電子トランジスタ及びその製造方法 | |
| US7436033B2 (en) | Tri-gated molecular field effect transistor and method of fabricating the same | |
| Hu et al. | A dual-gate-controlled single-electron transistor using self-aligned polysilicon sidewall spacer gates on silicon-on-insulator nanowire | |
| KR100830203B1 (ko) | 단전자 소자의 제조방법 | |
| KR101012265B1 (ko) | 상온동작 단전자 소자의 제작방법 | |
| KR101017814B1 (ko) | 상온에서 동작하는 단전자 트랜지스터의 제조방법 | |
| KR100996812B1 (ko) | 다중게이트 단전자 소자 및 그 제조방법 | |
| KR100968032B1 (ko) | 상온 동작 단전자 나노소자 제조방법 | |
| KR100978728B1 (ko) | 단일 전자 반가산 논리회로 및 이의 제조방법 | |
| KR100966009B1 (ko) | 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법 | |
| KR101808622B1 (ko) | 상온에서 동작하는 다중게이트 단전자 소자 시스템의 제조방법 | |
| KR100979344B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130611 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140612 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150615 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160613 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |