JP2008004831A - 不揮発性メモリトランジスタおよびその駆動方法 - Google Patents
不揮発性メモリトランジスタおよびその駆動方法 Download PDFInfo
- Publication number
- JP2008004831A JP2008004831A JP2006174160A JP2006174160A JP2008004831A JP 2008004831 A JP2008004831 A JP 2008004831A JP 2006174160 A JP2006174160 A JP 2006174160A JP 2006174160 A JP2006174160 A JP 2006174160A JP 2008004831 A JP2008004831 A JP 2008004831A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- memory transistor
- nonvolatile memory
- drain
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】浮遊ゲート電極15が、ドレイン12近傍に偏って電荷蓄積が可能な構造を有してなり、書込み過程において、ソース13を基板電位と同電位とし、ドレイン12に正の電圧を印加した状態で、制御ゲート電極17に正の電圧を印加し、消去過程において、ソース13を浮遊電位とし、制御ゲート電極17を基板電位または負の電圧を印加した状態で、ドレインに書込み過程より高い正の電圧を印加し、読出し過程において、ドレイン12を基板電位とし、ソース13に正の電圧を印加した状態で、制御ゲート電極17に正の電圧を印加する、不揮発性メモリトランジスタ100およびその駆動方法とする。
【選択図】図2
Description
図1は、本実施形態における不揮発性メモリトランジスタの一例で、不揮発性メモリトランジスタ100の模式的な断面図である。
第1実施形態に示した不揮発性メモリトランジスタは、制御ゲート電極と浮遊ゲート電極がチャネル形成領域上において並んで配置された、所謂スプリットゲート構造を用いた不揮発性メモリトランジスタであった。本実施形態の不揮発性メモリトランジスタは、互いに連結していない複数個の半導体粒子からなる浮遊ゲート電極を用いた不揮発性メモリトランジスタに関する。
10 半導体基板
1,11 ウエル(半導体基板)
11c チャネル形成領域
2,12 ドレイン(拡散領域)
3,13 ソース(拡散領域)
14s ゲート酸化膜
4,14t,14r トンネル膜
5,15,15r 浮遊ゲート電極
6,16,16r 絶縁膜
7,17,17r 制御ゲート電極
8,18a,18b 拡散領域
Claims (11)
- 制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書換え可能な不揮発性メモリトランジスタであって、
前記浮遊ゲート電極が、ドレイン近傍に偏って電荷蓄積が可能な構造を有してなり、
書込み過程において、ソースを基板電位と同電位とし、基板電位に対して前記ドレインに正の電圧を印加した状態で、前記制御ゲート電極に正の電圧を印加して、前記ソースからドレインに向う電子のうち、高エネルギー状態にある電子を前記浮遊ゲート電極に注入して、データの書込み状態とし、
消去過程において、前記ソースを浮遊電位とし、前記制御ゲート電極を基板電位と同電位または基板電位に対して負の電圧を印加した状態で、基板電位に対して前記ドレインに前記書込み過程より高い正の電圧を印加して、アバランシェブレークダウンによりドレイン近傍で発生する高エネルギー状態にあるホールを前記浮遊ゲート電極に注入し、書込み過程で注入された電子を中和して、データの消去状態とし、
読出し過程において、前記ドレインを基板電位と同電位とし、基板電位に対して前記ソースに正の電圧を印加した状態で、前記制御ゲート電極に正の電圧を印加して、前記浮遊ゲート電極における電子の有無に伴った閾値電圧の違いを利用して、ソースとドレイン間に流れる電流値を判別し、データが読み出されることを特徴とする不揮発性メモリトランジスタ。 - 前記制御ゲート電極と浮遊ゲート電極が、当該不揮発性メモリトランジスタのチャネル形成領域上において並んで配置され、
前記浮遊ゲート電極が、ドレイン近傍に偏って配置されてなることを特徴とする請求項1に記載の不揮発性メモリトランジスタ。 - 前記浮遊ゲート電極が、互いに連結していない複数個の半導体粒子からなることを特徴とする請求項1に記載の不揮発性メモリトランジスタ。
- 前記半導体粒子が、半導体基板上に形成されたトンネル膜を底面として、偏平形状に形成されてなることを特徴とする請求項3に記載の不揮発性メモリトランジスタ。
- 前記半導体粒子の平均粒径が、30[nm]以上、40[nm]以下であり、前記半導体粒子間の平均最短間隔が、5[nm]以上、10[nm]以下であることを特徴とする請求項3または4に記載の不揮発性メモリトランジスタ。
- 前記ソースの第1導電型からなる拡散領域の周りに、第2導電型で当該不揮発性メモリトランジスタのチャネル形成領域より高濃度の拡散領域が配置されてなることを特徴とする請求項1乃至5のいずれか一項に記載の不揮発性メモリトランジスタ。
- 前記不揮発性メモリトランジスタが、埋め込み酸化膜を有するSOI構造半導体基板のSOI層に形成され、前記埋め込み酸化膜に達する絶縁分離トレンチに取り囲まれて周囲から絶縁分離されてなり、
前記消去過程において、前記制御ゲート電極に印加される基板電位に対して負の電圧が、前記SOI層の別位置に形成された絶縁分離されてなるダイオードを介して印加されることを特徴とする請求項1乃至6のいずれか一項に記載の不揮発性メモリトランジスタ。 - 制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなり、前記浮遊ゲート電極が、ドレイン近傍に偏って電荷蓄積が可能な構造を有してなる書換え可能な不揮発性メモリトランジスタの駆動方法であって、
書込み過程において、ソースを基板電位と同電位とし、基板電位に対して前記ドレインに正の電圧を印加した状態で、前記制御ゲート電極に正の電圧を印加して、前記ソースからドレインに向う電子のうち、高エネルギー状態にある電子を前記浮遊ゲート電極に注入して、データの書込み状態とし、
消去過程において、前記ソースを浮遊電位とし、前記制御ゲート電極を基板電位と同電位または基板電位に対して負の電圧を印加した状態で、基板電位に対して前記ドレインに前記書込み過程より高い正の電圧を印加して、アバランシェブレークダウンにより、ドレイン近傍で発生する高エネルギー状態にあるホールを前記浮遊ゲート電極に注入し、書込み過程で注入された電子を中和して、データの消去状態とし、
読出し過程において、前記ドレインを基板電位と同電位とし、基板電位に対して前記ソースに正の電圧を印加した状態で、前記制御ゲート電極に正の電圧を印加して、前記浮遊ゲート電極における電子の有無に伴った閾値電圧の違いを利用して、ソースとドレイン間に流れる電流値を判別し、データを読み出すことを特徴とする不揮発性メモリトランジスタの駆動方法。 - 前記書込み過程において、前記ドレインに印加する正の電圧が、9[V]以下であり、前記制御ゲート電極に印加する正の電圧が、12[V]以下であることを特徴とする請求項8に記載の不揮発性メモリトランジスタの駆動方法。
- 前記消去過程において、前記ドレインに印加する正の電圧が、12[V]以下であり、
前記制御ゲート電極に印加する電圧が、0[V]より低い負の電圧であることを特徴とする請求項8または9に記載の不揮発性メモリトランジスタの駆動方法。 - 前記読出し過程において、前記ソースに印加する正の電圧が、1[V]以上、3[V]以下であり、前記制御ゲート電極に印加する正の電圧が、6[V]以下であることを特徴とする請求項8乃至10のいずれか一項に記載の不揮発性メモリトランジスタの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174160A JP2008004831A (ja) | 2006-06-23 | 2006-06-23 | 不揮発性メモリトランジスタおよびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174160A JP2008004831A (ja) | 2006-06-23 | 2006-06-23 | 不揮発性メモリトランジスタおよびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004831A true JP2008004831A (ja) | 2008-01-10 |
Family
ID=39008960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174160A Pending JP2008004831A (ja) | 2006-06-23 | 2006-06-23 | 不揮発性メモリトランジスタおよびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008004831A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796442B2 (en) | 2007-04-02 | 2010-09-14 | Denso Corporation | Nonvolatile semiconductor memory device and method of erasing and programming the same |
JP2011124552A (ja) * | 2009-12-08 | 2011-06-23 | Soi Tec Silicon On Insulator Technologies | 絶縁層の下に埋め込まれた第2のコントロールゲートを有するSeOI上のフラッシュメモリセル |
US8891316B2 (en) | 2011-03-24 | 2014-11-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices including notched word lines |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02295169A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 不揮発性半導体記憶装置 |
JPH05235371A (ja) * | 1992-02-26 | 1993-09-10 | Kobe Steel Ltd | 不揮発性メモリ |
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JPH11214546A (ja) * | 1998-01-29 | 1999-08-06 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002093927A (ja) * | 2000-07-12 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2004015051A (ja) * | 2002-06-04 | 2004-01-15 | Samsung Electronics Co Ltd | 不揮発性メモリセル、メモリ素子、及び不揮発性メモリセルの製造方法 |
JP2004342889A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器 |
JP2004349341A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶素子、半導体装置およびそれらの製造方法、携帯電子機器並びにicカード |
JP2005333146A (ja) * | 1997-05-21 | 2005-12-02 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005536895A (ja) * | 2002-08-23 | 2005-12-02 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性半導体蓄積素子、ならびにその製造方法および制御方法 |
-
2006
- 2006-06-23 JP JP2006174160A patent/JP2008004831A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02295169A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 不揮発性半導体記憶装置 |
JPH05235371A (ja) * | 1992-02-26 | 1993-09-10 | Kobe Steel Ltd | 不揮発性メモリ |
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JP2005333146A (ja) * | 1997-05-21 | 2005-12-02 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH11214546A (ja) * | 1998-01-29 | 1999-08-06 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002093927A (ja) * | 2000-07-12 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2004015051A (ja) * | 2002-06-04 | 2004-01-15 | Samsung Electronics Co Ltd | 不揮発性メモリセル、メモリ素子、及び不揮発性メモリセルの製造方法 |
JP2005536895A (ja) * | 2002-08-23 | 2005-12-02 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性半導体蓄積素子、ならびにその製造方法および制御方法 |
JP2004342889A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器 |
JP2004349341A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶素子、半導体装置およびそれらの製造方法、携帯電子機器並びにicカード |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796442B2 (en) | 2007-04-02 | 2010-09-14 | Denso Corporation | Nonvolatile semiconductor memory device and method of erasing and programming the same |
JP2011124552A (ja) * | 2009-12-08 | 2011-06-23 | Soi Tec Silicon On Insulator Technologies | 絶縁層の下に埋め込まれた第2のコントロールゲートを有するSeOI上のフラッシュメモリセル |
US8664712B2 (en) | 2009-12-08 | 2014-03-04 | Soitec | Flash memory cell on SeOI having a second control gate buried under the insulating layer |
US8891316B2 (en) | 2011-03-24 | 2014-11-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices including notched word lines |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3951443B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2009094170A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
JP4622902B2 (ja) | 不揮発性半導体記憶装置 | |
US8295094B2 (en) | Method of operating non-volatile memory cell | |
JP5039368B2 (ja) | 半導体記憶装置、その製造方法及びその駆動方法 | |
JP4772429B2 (ja) | 半導体記憶装置 | |
US20060261402A1 (en) | Air tunnel floating gate memory cell and method for making the same | |
KR20040031655A (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
JP3175665B2 (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
JP2005236139A (ja) | 不揮発性半導体記憶装置およびその駆動方法並びに不揮発性半導体記憶装置の製造方法 | |
JP2008004831A (ja) | 不揮発性メモリトランジスタおよびその駆動方法 | |
JP3249811B1 (ja) | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 | |
JP2006066695A (ja) | 半導体装置およびその製造方法 | |
JP2004087770A (ja) | 不揮発性半導体メモリ装置およびその電荷注入方法 | |
JP2001035942A (ja) | 不揮発性半導体メモリ装置 | |
JP2008270364A (ja) | 不揮発性半導体記憶素子 | |
JP6506095B2 (ja) | 半導体メモリ装置 | |
JP2009021305A (ja) | 不揮発性メモリトランジスタ | |
JP2002368139A (ja) | 不揮発性メモリ素子 | |
JP4748002B2 (ja) | 不揮発性半導体記憶装置 | |
US8975685B2 (en) | N-channel multi-time programmable memory devices | |
JP3891874B2 (ja) | 不揮発性メモリ素子 | |
JP2009158633A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2006157050A (ja) | 不揮発性半導体記憶装置と、その書き込みおよび動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |