JP2011124552A - 絶縁層の下に埋め込まれた第２のコントロールゲートを有するＳｅＯＩ上のフラッシュメモリセル - Google Patents

絶縁層の下に埋め込まれた第２のコントロールゲートを有するＳｅＯＩ上のフラッシュメモリセル Download PDF

Info

Publication number
JP2011124552A
JP2011124552A JP2010245443A JP2010245443A JP2011124552A JP 2011124552 A JP2011124552 A JP 2011124552A JP 2010245443 A JP2010245443 A JP 2010245443A JP 2010245443 A JP2010245443 A JP 2010245443A JP 2011124552 A JP2011124552 A JP 2011124552A
Authority
JP
Japan
Prior art keywords
control gate
gate
memory cell
cell
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010245443A
Other languages
English (en)
Inventor
Carlos Mazure
カルロ、マズール
Richard Ferrant
リシャール、フェラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011124552A publication Critical patent/JP2011124552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Abstract

【課題】周辺回路の設計の複雑さと、セルの信頼性とを改善するメモリセルを提供する。
【解決手段】絶縁ＢＯＸ層によってベース基板５から分離された半導体材料からなる薄膜を備えた半導体・オン・インシュレータ基板上の、フローティングゲート２０を備え薄膜内にチャネル４を有するＦＥＴトランジスタからなるフラッシュメモリセル１Ａに関する。フラッシュメモリセル１Ａは２つのコントロールゲートを備え、フロント・コントロール・ゲート２２が、フローティングゲート２０の上方に配置され、かつ、ゲート間誘電体層２３によってフローティングゲート２０から分離され、バック・コントロール・ゲート６が、絶縁ＢＯＸ層のみによってチャネル４から分離されるように、ベース基板５内において絶縁ＢＯＸ層の真下に配置され、これらの２つのコントロールゲート２２；６がセル書き込み動作を実行するために併用されるように設計されている。
【選択図】図２

Description

本発明の分野は、半導体デバイスの分野であり、より詳細には、複数のメモリセルを備えたメモリデバイスの分野である。
本発明は、より詳細には、フローティングゲートを有する電界効果トランジスタＦＥＴによって形成された、半導体・オン・インシュレータ（ＳｅＯＩ）基板上のフラッシュ型メモリセルに関する。また、本発明は、この種の複数のメモリセルからなるメモリアレイに関し、また、そのようなフラッシュメモリセルを制御する方法に関する。
フラッシュ型メモリセルの構造は、フラッシュトランジスタが１つのゲートではなく２つのゲートを有することを除けば、全体的には、一般的なＭＯＳＦＥＴトランジスタの構造に類似している。上部のゲートは、（他のＭＯＳトランジスタの場合と同様に）トランジスタのコントロールゲートに対応しており、もう１つのゲートすなわちフローティングゲートは、コントロールゲートとトランジスタのチャネルとの間に配置される。ゲート間誘電体層が、コントロールゲートとフローティングゲートとの間に配置され、一方で、ゲート誘電体層が、フローティングゲートとチャネルとの間に配置される。フローティングゲートは、これらの誘電体層によって完全に絶縁されるので、電荷をフローティングゲート内に著しく永続的に（ｄｕｒａｂｌｅ）蓄積することができる。
ＮＭＯＳトランジスタからなるＮＯＲ型フラッシュセルの例を、以下で説明する。そのようなセルは、非アクティブ状態において、論理“１”に対応する。なぜなら、適切な電圧をコントロールゲートに印加することによって、電流がチャネルを流れるからである。
そのようなセルは、ホットエレクトロン注入現象を実行する以下の手順によって、書き込む（ｐｒｏｇｒａｍ）ことができる（セルを“０”論理状態にセットすることができる）。
非常に高い電圧が、コントロールゲートとドレインに印加される。チャネルが導通状態となり、その結果、電子がソースからドレインに流れる。そして、このソース−ドレイン電流は、高エネルギー電子（電荷がチャネルの結晶網に衝突することによって発生するホットエレクトロン）がゲート誘電体層を通り抜けてフローティングゲートに到達するほど十分に大きいものである。
そして、これらのホットエレクトロンは、フローティングゲート内に捕捉される。このことはトランジスタの閾値電圧を変化させる。このメカニズムは、フローティングゲートにおける電圧を低下させ、トランジスタの見掛け上の閾値電圧を増加させる（そのために、トランジスタが導通状態、即ちＯＮ状態になることができるためには、より高い電圧をコントロールゲートに印加しなければならない）。しかしながら、通常の読み出し状態において、２つのゲートの結合は、トランジスタを導通状態にするには不十分なものである。このため、書き込まれたセルの読み出し電流は０である。
低い電圧をコントロールゲートに印加し、それによりトランジスタを非導通状態（ＯＦＦ状態）にすることによって、セルを消去する（“１”論理状態にリセットされる）ことが可能であり、セルが“０”または“１”を含んでいるかどうか（すなわち、セルが書き込まれているかどうか）は重要なことではない。非常に高い電圧がドレインに印加され、それによって、書き込みのときに与えられる電圧とは反対の極性を有する高い電圧が、コントロールゲートとソースの間に印加される。２つのゲート間の電界は、電子がトンネル効果によってフローティングゲートからゲート誘電体層を通り抜けることができるまで増加する。
この消去動作中、フローティングゲート電圧は低下し、トランジスタの見掛け上の閾値電圧は低下する。
セルを読み出すために、名目読み出し電圧ＶＤＤがコントロールゲートに印加される。セルの状態（書き込まれているかまたは消去されているか）に依存して、トランジスタは導通状態（セルが消去されていればＯＮ状態）か、または遮断状態（セルが書き込まれていればＯＦＦ状態）のいずれかである。
さらに、正の電圧（適切な読み出し信号を得るときの妨害を回避するためにＶＤＤよりも低い任意の値）が、ドレインに印加される。それによって、トランジスタがＯＮであれば、ドレインは放電することができる。そして、解析増幅器（ａｎａｌｙｓｉｓ ａｍｐｌｉｆｉｅｒ）が、電流または電圧降下のいずれかを読み出すことができる。
このようなフラッシュセルは、ゲート誘電体層を通り抜けてフローティングゲートに到達することのできるホットエレクトロンを生成するために、書き込み動作中に、非常に高い電圧をコントロールゲートに印加しなければならないという欠点を有する。
あいにく、そのような高い書き込み電圧は、（とりわけ、チャージポンプを実現する専用回路がこれらの高い電圧を生成するのに必要とされる）周辺回路の設計の複雑さを増加させ、セルを破損する可能性があり、さらには、隣接するメモリセルの動作を妨害することさえもあるので、そのような高い書き込み電圧は望ましいものではない。
特許文献１は、埋め込み絶縁層によって分離されたバック半導体層とフロント半導体層とを有するＳＯＩ基板上に製造されたＥＥＰＲＯＭデバイスを記載している。このＥＥＰＲＯＭデバイスは、２つの分離したコントロールゲート、即ち、フロント・コントロール・ゲート、およびバック・コントロール・ゲートを備える。バック・コントロール・ゲートは、バック半導体層と、バック半導体層全体に延びる導電材料からなるバックゲートコンタクトとによって形成され、そして、バック半導体層によって埋め込み絶縁層から分離される。バックゲートコンタクトをチャネル領域から分離する距離のために、バック・コントロール・ゲートは、書き込み動作を実行するのに使用されるには適切なものではない。
米国特許第５，４５５，７９１Ａ号明細書
本発明の目的は、周辺回路の設計の複雑さと、セルの信頼性と、回路一般に関するこれらの問題に対処することである。
この目的を達成するために、本発明は、第１の態様によれば、絶縁層によってベース基板から分離された半導体材料からなる薄膜を備えた半導体・オン・インシュレータ基板上の、フローティングゲートを備えかつ薄膜内にチャネルを有するＦＥＴトランジスタからなるフラッシュメモリセルを提案するものであり、このフラッシュメモリセルは、２つのコントロールゲートを備え、フロント・コントロール・ゲートが、フローティングゲートの上方に配置され、かつ、ゲート間誘電体によってフローティングゲートから分離され、バック・コントロール・ゲートが、絶縁層のみによってチャネルから分離されるように、ベース基板内において絶縁層の真下に配置され、これらの２つのコントロールゲートは、セル書き込み動作を実行するために併用されるように設計されていることを特徴とする。
このメモリセルの非限定的ないくつかの好ましい態様には、以下のものがある。
−バック・コントロール・ゲートは、セルの全幅にわたって延びる。
−バック・コントロール・ゲートは、フローティングゲートだけに面して延びるように配置される。
−バック・コントロール・ゲートの極性は、トランジスタのチャネルの極性と同じ型である。
−バック・コントロール・ゲートは、逆バイアスのウェルによって、ベース基板内において絶縁される。
−バック・コントロール・ゲートを絶縁するために、セルは、ベース基板の中へ深さ方向に延びる絶縁領域をさらに備える。
−セルは、完全空乏型である。
−フローティングゲートは、薄膜の表面上に配置され、かつ、ゲート誘電体層によって薄膜内のチャネルから絶縁される。
−フローティングゲートは、チャネル内に形成されたトレンチ内に形成され、かつ、トレンチの壁上に配置されたゲート誘電体層によってチャネルから絶縁される。
−ＦＥＴトランジスタは、薄膜内において、チャネル内に形成されたフローティングゲートのいずれかの側に非対称的に配置されたソース領域とドレイン領域とを備え、それによって、ソース領域よりもドレイン領域がフローティングゲートにより近い。
さらなる態様によれば、本発明は、行および列に配置された本発明の第１の態様による複数のセルを備えたメモリアレイに関し、このメモリアレイにおいて、バックゲートラインは、行または列に沿ったセルの各々のバック・コントロール・ゲートに結合される。
ワードラインは、列に沿ったセルの各々のフロント・コントロール・ゲートに結合されてもよく、バックゲートラインは、ワードラインと平行に延びる。
またさらなる態様によれば、本発明は、行および列に配置された複数のメモリセルを備えたメモリアレイに関し、このメモリアレイにおいて、第１の集合のセルは、本発明の第１の態様によるチャネルの凹部に形成されたフローティングゲートを備えたフラッシュセルからなり、かつ、第２の集合のセルは、フローティングチャネルとチャネルの凹部に形成されたコントロールゲートとを備えたＤＲＡＭセルからなる。
さらに別の態様によれば、本発明は、本発明の第１の態様に基づいてチャネルの凹部に形成されたフローティングゲートを備えたフラッシュメモリセルからなる第１の集合と、フローティングチャネルとチャネルの凹部に形成されたコントロールゲートとを備えたＤＲＡＭメモリセルからなる第２の集合とを備えたメモリアレイを製造する方法に関する。この方法は、
−セルからなる第１および第２の集合に共通する第１の一連のステップであり、この第１の一連のステップは、それぞれのセルごとに、
・薄膜内にトレンチを形成するステップと、
・トレンチの壁をゲート誘電体層によってコーティングするステップと、
・トレンチをゲート材料で充填するステップと、
を備えた第１の一連のステップと、
−第１の一連のステップに続いて、
・第１の集合に含まれるそれぞれのセルごとに、トレンチ上にゲート間誘電体層を形成し、フロント・コントロール・ゲートをゲート間誘電体層上に形成するステップと、
・第２の集合に含まれるそれぞれのセルごとに、コントロールゲートをトレンチ上に直接に形成するステップと、
を備える。
本発明は、さらに、本発明の第１の態様によるメモリセルを制御する方法にまで拡張され、この方法においては、セル書き込み動作中、第１の正の電圧をフロント・コントロール・ゲートに印加し、かつ第２の正の電圧をバック・コントロール・ゲートに印加することによって、フロント・コントロール・ゲートとバック・コントロール・ゲートとが併用され、第１の電圧は、バック・コントロール・ゲートに電圧が印加されない場合にセルに書き込むのに必要な電圧よりも低い。
本発明のその他の態様、目的、および利点が、非限定的な例として以下で詳細に説明される本発明の好ましい実施形態を理解することによって、また、添付の図面を参照することによって、より明確なものとなる。
本発明による完全空乏型平面フラッシュメモリセルの考えられる一実施形態を示す図である。 本発明による完全空乏型埋め込み式フローティングゲートを備えたフラッシュメモリセルの考えられる一実施形態を示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 ベース基板内にバック・コントロール・ゲートを形成して絶縁するときのシーケンスにおけるステップを示す図である。 本発明の好ましい実施形態によるメモリアレイのトポロジーを示す図である。
図１を参照すると、フラッシュメモリセル１が示されている。このフラッシュメモリセル１は、半導体・オン・インシュレータ基板上のフローティングゲートを備えたＦＥＴトランジスタからなる。この半導体・オン・インシュレータ基板は、絶縁層、典型的には、埋め込み酸化物ＢＯＸ層によってベース基板５から分離された半導体材料の薄膜を備える。
半導体・オン・インシュレータ基板は、例えば、シリコン・オン・インシュレータ（ＳＯＩ）基板である。
好ましい実施形態によれば、絶縁層はＳｉＯ２の層である。有利な変形によれば、絶縁層は、ＳｉＯ２からなる２つの層の間に挟まれたＳｉ３Ｎ４の層を備える。
トランジスタは、薄膜内に、ソース領域２、ドレイン領域３、およびソース領域２とドレイン領域３を分離するチャネル４を備える。
図１において、ドレインＤおよびソースＳは、埋め込み酸化物ＢＯＸ層に接触しており、このため、このＦＥＴトランジスタは完全空乏型である。
したがって、ソースＳは、２つの隣接するメモリセル間で共有されてもよい（図１の平面に延びるメモリアレイの行に沿って、図１の平面に垂直に延びるメモリアレイの列に沿って）。このような共有は、メモリセルによって占有される空間を減少させることができることを意味する。
本発明は、完全空乏型メモリセルに限定されるのではなく、部分空乏型ＳｅＯＩ上に存在するメモリセルにも適用範囲が拡張されてもよいことが理解されるだろう。そのために、一般的には、それ自体がよく知られているように、隣接するセルのチャネルをお互いに絶縁するために、メモリアレイの行に沿うセルを絶縁する必要がある。これは、一般的には、基板表面からＢＯＸへ深さ方向に延びる絶縁トレンチ（ＳＴＩ（シャロートレンチ分離）技術による）を用いてなされる。
図１を参照すると、フラッシュメモリセル１は、チャネル４の上方において基板表面上に広がるフローティングゲート１０を備える。フローティングゲート１０は、ゲート誘電体層１１によって、チャネルから絶縁される。
それ自体がよく知られている一般的な方法によって、フロント・コントロール・ゲート１２が、フローティングゲート１０の上方に配置され、ゲート間誘電体層１３が、フロント・コントロール・ゲート１２とフローティングゲート１０との間に挿入される。
フラッシュメモリセル１は、また、絶縁ＢＯＸ層の真下のベース基板５内に配置されたバック・コントロール・ゲート６を備え、バック・コントロール・ゲート６は、絶縁ＢＯＸ層のみによってチャネル４から分離される。
したがって、メモリセルは、２つのコントロールゲート、すなわち、一般的に使用されるフロント・コントロール・ゲート１２、および、本発明によって提案されるバック・コントロール・ゲート６を有する。とりわけ、このバック・コントロール・ゲート６は、セル書き込み動作を実行するためにフロント・コントロール・ゲートと併用されるように設計されている。
説明のための単なる例として、半導体・オン・インシュレータ基板の薄膜の厚さは１．５ｎｍから５０ｎｍであり、また、絶縁層の厚さは１．５ｎｍから５０ｎｍである。
図２は、本発明による完全空乏型フラッシュメモリセル１Ａの考えられるもう１つの実施形態を示す。このフラッシュメモリセル１Ａにおいては、フローティングゲートは、基板表面上に配置されているのではなく、それとは対照的に、チャネル内に埋め込まれている。この場合、フローティングゲート２０は、チャネル４の厚さに形成されたトレンチを満たしている。そして、ゲート誘電体層２１が、フローティングゲート２０とチャネル４を絶縁するように、トレンチの壁上に配置される。
この第２の実施形態は、バック・コントロール・ゲート６が、チャネル内の凹部に形成されたフローティングゲート２０に比較的に近接して配置されるという点において有利である。したがって、この第２の実施形態は、薄膜の厚さをより厚くすることを可能にし、例えば、最大で３００ｎｍの厚さを可能にする。
上述した実施形態のそれぞれにおいて、バック・コントロール・ゲート６は、セル書き込み動作中、チャネルを流れる電流を増加させる（したがって、バック・コントロール・ゲートは、ブースト効果を提供する）。
電流はより大きいので、電流密度も増加する。なぜなら、フラッシュトランジスタの寸法は、実質的に最小限の寸法のままであるからである。したがって、バック・コントロール・ゲートを用いることは、書き込み時により低い電圧においてホットエレクトロンを得ることを可能にする。このため、書き込み電圧を低下させることができる。このことは周辺回路の設計に大いに役立ち、かつ、セルおよび回路一般の信頼性を増大させる。
２００９年に実現された本発明による技術を説明するための例として、書き込みは約７Ｖ〜９Ｖまでの電圧によってなされ、消去は約−４Ｖ〜−６Ｖの電圧によってなされる。本発明は、概して言えば、書き込みに必要な電圧を約４０％低下させることを可能にし、したがって、書き込み動作および消去動作に対し、ほぼ同じ大きさを有することを可能にする。
なお、書き込み電圧を低下させる代わりに、同じ大きさの書き込み電圧を利用できる。そして、バック・コントロール・ゲートの使用によって、書き込みの実行に必要な時間を減少させることができる。このことは、書き込みモードにおいて一般的にあまり高速ではないフラッシュセルにとって、とりわけ興味深いことである。
バック・コントロール・ゲート６の極性は、トランジスタのチャネルの極性と同じ型の極性（または、ＮＰＮ型トランジスタの場合にはＮ型極性、ＰＮＰ型トランジスタの場合にはＰ型極性）になるように、優先的に選択される。そのようにして、ボトム・トランジスタ（ｂｏｔｔｏｍ ｔｒａｎｓｉｓｔｏｒ）の閾値電圧が規定される。
しかしながら、本発明は、さらに、（ＦＥＴトランジスタの動作電圧とは反対の極性の）動作電圧を有するバックゲートにまで拡大適用される。しかしながら、この特別な場合においては、トランジスタの閾値電圧は増加し、そのために、セル書き込み動作において、より高い電圧をバック・コントロール・ゲートに印加しなければならない。
図示されない一実施形態によれば、ＦＥＴトランジスタのソース領域およびドレイン領域は、チャネル内に形成されたフローティングゲートのいずれかの側に非対称的に薄膜内に配置される。それにより、ドレイン領域はソース領域よりもフローティングゲートに近くなる。
セル消去動作は、２つの直列結合コンデンサによってモデル化することができる。この２つの直列結合コンデンサは、一方がドレインとフローティングゲートとの間に存在し、他方がフローティングゲートとフロント・コントロール・ゲートとの間に存在する。そして、フローティングゲート電圧は、これらの結合コンデンサ間の比に依存する結合に従って、ドレイン電圧に追従する。ソース領域よりもドレイン領域がフローティングゲートにより近くなるように、ドレイン領域にさらなるＮ−またはＮ＋注入を実施することによって、ドレイン−フローティングゲートの結合は増大する。よって、フロント・コントロール・ゲートとフローティングゲートとの間の電界は、電子がトンネル効果によってフローティングゲートからフロント・コントロール・ゲートに通り抜けるまで増大する。
図３ａ〜図３ｋは、ベース基板内にバック・コントロール・ゲートを形成して絶縁するときの考えられるシーケンスにおける様々なステップを示す。これらの図は、Ｐ型およびＮ型バック・コントロール・ゲートの両方の場合を示す。
図３ａは、絶縁ＢＯＸ層によってベース基板３１から分離された半導体材料からなる薄膜３０を備えたＳｅＯＩ基板を示す。
第１のステップにおいて、その後のマスキングステップおよびパターン形成ステップ（ウェル、バック・コントロール・ゲート、絶縁構造などの形成）に必要とされるアライメントを可能にするように、アライメントマークがＳｅＯＩ基板に規定される。
したがって、この第１の基板マーキングステップは、溝、トレンチ、メサ、または（例えば、十字形のような）何らかのその他の印を基板に形成することにある。
図３ｂは、この目的を達成するために、表面層をエッチングすることによってメサを形成することを示す。このためには、標準的なＣＭＯＳ製造方法が使用される。
図３ｃ、図３ｄおよび図３ｅは、最終的に１つかまたはそれ以上のバック・コントロール・ゲートをベース基板３１に対して絶縁することを目的として、絶縁ＢＯＸ層の下方に埋め込まれた“ウェル”を形成するための考えられる様々な手法を示す。
図３ｃ、図３ｄおよび図３ｅのそれぞれにおいて、ベース基板３１は、それの最上部層においてＮ型導電性を呈するようにドーピングされる。ドーピングレベルは、典型的には１×１０１５ｃｍ−３〜５×１０１６ｃｍ−３である。
図３ｃにおいては、Ｐ型ウェル３２が、Ｎ型ベース基板３１の絶縁ＢＯＸ層の下方に、ドーパント注入によって、生成されている。したがって、Ｐ型ウェル３２は、ｐｎ接合によってＮ型基板から絶縁される。
図３ｄにおいては、Ｐ型ウェル３２およびＮ型ウェル３３の両方が生成されている。ウェル３２および３３は、ｐｎ接合によってお互いに絶縁される。
図３ｅにおいては、Ｐ型ウェル３２およびＮ型ウェル３３の両方が、図３ｄの場合と同様に生成されている。さらに、ＳＴＩ型絶縁トレンチ３８が生成されている。このトレンチ３８は、ＳｅＯＩ基板の表面から絶縁ＢＯＸ層の下方へ深さ方向にベース基板３１内に延び、ウェル３２とウェル３３とを絶縁する。
図３ｃ、図３ｄおよび図３ｅのウェルにおけるドーピングレベルは、典型的には、５×１０１６ｃｍ−３〜５×１０１８ｃｍ−３である。
なお、図３ｃ、図３ｄおよび図３ｅに示される構造を製造するのに必要なステップは、標準的なＣＭＯＳ製造方法に基づくものである。
図３ｃ（図３ｄおよび図３ｅのそれぞれ）に示される構造から開始して、図３ｆ（図３ｇおよび図３ｈのそれぞれ）に示されるように絶縁ＢＯＸ層の真下に、バック・コントロール・ゲート３４、３５、３６および３７をベース基板内に形成するために、ドーパント注入が実行される。
バック・コントロール・ゲートを形成するためのドーピングレベルは、典型的には、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３である。
図３ｇおよび図３ｈに示されるように、逆バイアスのウェル３２および３３（Ｎ型バック・コントロール・ゲート３４および３６に対するＰ型ウェル３２、および、Ｐ型バック・コントロール・ゲート３５および３７に対するＮ型ウェル３３）によって、バック・コントロール・ゲート３４、３５、３６および３７はベース基板３１から絶縁される。
図３ｆの場合においては、ウェルは、ただ１つのバック・コントロール・ゲートバイアスのために、ただ１つしか生成されていない（Ｐ型ウェル３２はＮ型バック・コントロール・ゲート３４を絶縁しているが、Ｐ型バック・コントロール・ゲート３５は、Ｎ型バイアスされたベース基板３１に直接配置されている）。
なお、一般的には、ウェル電圧は、バック・コントロール・ゲートとウェルとの間の電気的ノードによって生成されるダイオードが必ず逆方向になるように選択される。よって、このダイオードは、バック・コントロール・ゲートを、ウェル、およびウェルが含むかもしれないあらゆるもの（とりわけ、他のバック・コントロール・ゲート）から絶縁する。
図３ｈに示される第１の実施形態によれば、バック・コントロール・ゲート３６および３７は、ウェル３２および３３の全幅にわたって延びる。この特定の場合においては、絶縁トレンチ３８が、バック・コントロール・ゲート３６および３７をお互いから絶縁する。
図３ｇに示される別の実施形態によれば、バック・コントロール・ゲート３４および３５は、ウェル３２および３３の幅の一部にわたって延びるように局所化している。なお、バック・コントロール・ゲートが局所化している場合に、絶縁トレンチが提供されてもよい。そうすることによって、ウェルの絶縁に貢献する。
図示されない変形実施形態によれば、絶縁ＢＯＸ層の下方にベース基板内に配置された第２の絶縁層が、バック・コントロール・ゲートをベース基板から絶縁するのに全体的または部分的に貢献してもよい。
図３ｆ（図３ｇおよび図３ｈのそれぞれ）に示される構造から開始して、誘電体を堆積することによって、メサは充填され、そして適当なところでは絶縁トレンチも充填される。この充填は、側壁の標準的なパッシベーション処理、充填および表面平坦化を実行する。
そして、十分に堆積された誘電体によって形成された絶縁領域３９により画定された薄膜３０の領域のそれぞれに、（同じ種類の）１つ以上のトランジスタが形成されてもよい。
上記から理解されるように、本発明は、個別のバック・コントロール・ゲートを有するフラッシュメモリセルを提供する。少なくとも、メモリアレイの同一の行または同一の列に沿って配置されたセルだけは、同じバック・コントロール・ゲートを共有する。よって、バックゲートラインは、行または列に沿ったセルのそれぞれのバック・コントロール・ゲートに結合される。
それ自体がよく知られているように、ワードラインは、メモリアレイの列に沿ったセルのそれぞれのフロント・コントロール・ゲートに結合される。優先的に、バックゲートラインはワードラインと平行に延びるように提供される（バック・コントロール・ゲートは、書き込み中、フロント・コントロール・ゲートを効果的に支援する）。
図４は、本発明の好ましい実施形態に従うメモリアレイのトポロジーを示す。この図面において、点線は、これまでに説明したような２つの隣接するメモリセルＣ１およびＣ２を指示する。さらに、トランジスタの種々の領域への様々なアクセスラインまたはコントロールラインが示されている。即ち、それぞれのトランジスタのソース領域Ｓを結合するソースラインＳＬ、それぞれのトランジスタのドレイン領域をアドレスするのに使用されるビットラインＢＬ１およびＢＬ２、それぞれのトランジスタのフロント・コントロール・ゲートを結合するワードラインＷＬ１およびＷＬ２、それぞれのトランジスタのバック・コントロール・ゲートをアドレスするのに使用されるバックゲートラインＢＧ１およびＢＧ２が示されている。この図４によって示される好ましい実施形態においては、メモリセルＣ１〜Ｃ２に関連するバック・コントロール・ゲートＢＧ１およびＢＧ２は、メモリセルを形成するトランジスタのフロント・コントロール・ゲートに結合されたワードラインＷＬ１およびＷＬ２と平行に延びる。
本発明のコンテキスト（ｃｏｎｔｅｘｔ）においては、個別のバック・コントロール・ゲートが動的に使用される。すなわち、バック・コントロール・ゲートに印加される電圧は、セル制御動作の種類（書き込み、消去、読み出し、保持）に応じて効果的に調整される。
好ましい実施形態によれば、バック・コントロール・ゲート電圧は、書き込みの場合には正であり（これは、フロント・コントロール・ゲートに印加されるべき書き込み電圧を低下させることができることを意味する）、その他の動作の場合にはゼロである。
変形として、電荷をフローティングゲートにより良好に保持することを可能にするために、バック・コントロール・ゲートに印加される電圧は保持動作において負であってもよい。
本発明は、フラッシュ型メモリセルと、フローティングチャネルを備えたＤＲＡＭ型メモリセルとの両方を、同じ基板上に容易に製造することを可能にするという点においても都合のよいものである（ＤＲＡＭは、“Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ”の頭文字語である）。
図１および図２を参照すると、ゲート間酸化物層１３および２３を除去することによって、あるいはより直接的には、フローティングゲート１０および２０と、フロント・コントロール・ゲート１２および２２とを単一のコントロールゲートに接合することによって、フラッシュメモリセルから、フローティングチャネル４が電荷を蓄積することができるＤＲＡＭメモリセルに効率的に変更することが可能になる。
なお、バック・コントロール・ゲートによって有効閾値電圧を変化させることが可能になるという点で、バック・コントロール・ゲートはＤＲＡＭセルに対しても都合のよいものである。したがって、バック・コントロール・ゲートを適切に制御することによって、有効閾値電圧（例えば、動作機能を伴うことなくバック・コントロール・ゲートに印加される正の電圧）を低下させることが可能になる。このことは、有利には、回路ができる限り強力でなければならない動作のときに、伝導電流を増加させることを可能にする。また、（動作機能を伴うことなくバック・コントロール・ゲートに印加される負の電圧によって）有効閾値電圧を増加させることができる。このことは、有利には、回路が全体的に非アクティブ状態にあるときに、リーク電流を減少させることを可能にする。
したがって、本発明は、フラッシュメモリセルからなる第１の集合と、ＤＲＡＭメモリセルからなる第２の集合とを備えたハイブリッドメモリアレイを製造する方法に拡大適用される。この方法は、より詳細には、
−セルからなる前記第１及び第２の集合に共通する第１の一連のステップであって、この第１の一連のステップは、それぞれのセルごとに、
・薄膜内にトレンチを形成するステップと、
・トレンチの壁をゲート誘電体層によってコーティングするステップと、
・ゲート材料でトレンチを充填するステップと、
を備えた第１の一連のステップと、
−前記第１の一連のステップに続いて、
・第１の集合に含まれるそれぞれのセルごとに、トレンチ上にゲート間誘電体層を形成し、フロント・コントロール・ゲートをゲート間誘電体層上に形成し、それによって、フローティングゲートを備えたフラッシュセルを形成するステップと、
・第２の集合に含まれるそれぞれのセルごとに、コントロールゲートをトレンチ上に直接に形成し、それによって、フローティングゲートを備えたＤＲＡＭセルを形成するステップと、
を備える。
なお、本発明の第１の態様によるフラッシュセルのバック・コントロール・ゲートを、ＤＲＡＭセルのコントロールゲートとして使用してもよい。その際は、チャネル４はＤＲＡＭセルのためのフローティングチャネルを形成する。このようにして、表面にフラッシュセルを、裏面にＤＲＡＭセルを備えるハイブリッドメモリセルが形成される。
１，１Ａ フラッシュメモリセル
２ ソース領域
３ ドレイン領域
４ チャネル
５，３１， ベース基板
６，３４，３５，３６，３７ バック・コントロール・ゲート
１０，２０ フローティングゲート
１１，２１ ゲート誘電体層
１２，２２ フロント・コントロール・ゲート
１３，２３ ゲート間誘電体層
３０ 薄膜
３２ Ｐ型ウェル
３３ Ｎ型ウェル
３８ 絶縁トレンチ
３９ 絶縁領域

Claims (15)

  1. 絶縁（ＢＯＸ）層によってベース基板（５）から分離された半導体材料からなる薄膜を備えた半導体・オン・インシュレータ基板上の、フローティングゲート（１０、２０）を備えかつ前記薄膜内にチャネル（４）を有するＦＥＴトランジスタからなるフラッシュメモリセル（１、１Ａ）であって、
    前記フラッシュメモリセル（１、１Ａ）は、２つのコントロールゲートを備え、フロント・コントロール・ゲート（１２、２２）が、前記フローティングゲート（１０、２０）の上方に配置され、かつ、ゲート間誘電体層（１３、２３）によって前記フローティングゲート（１０、２０）から分離され、バック・コントロール・ゲート（６、３４〜３７）が、前記絶縁（ＢＯＸ）層のみによって前記チャネル（４）から分離されるように、前記ベース基板（５）内において前記絶縁（ＢＯＸ）層の真下に配置され、これらの２つのコントロールゲート（１２、２２；６、３４〜３７）が、セル書き込み動作を実行するために併用されるように設計されている、
    ことを特徴とするフラッシュメモリセル。
  2. 前記バック・コントロール・ゲート（３６，３７）が、メモリセルの全幅にわたって延びることを特徴とする請求項１に記載のメモリセル。
  3. 前記バック・コントロール・ゲート（６、３４、３５）が、前記フローティングゲート（１０、２０）だけに面して延びるように配置されていることを特徴とする請求項１に記載のメモリセル。
  4. 前記バック・コントロール・ゲートの極性が、前記トランジスタの前記チャネルの極性と同じ型であることを特徴とする請求項１乃至３のいずれかに記載のメモリセル。
  5. 前記バック・コントロール・ゲートが、逆バイアスのウェル（３２、３３）によって、前記ベース基板（５、３１）内において絶縁されていることを特徴とする請求項１乃至４のいずれかに記載のメモリセル。
  6. 前記バック・コントロール・ゲートを絶縁するために、前記ベース基板の中へ深さ方向に延びる絶縁トレンチ（３８）をさらに備えることを特徴とする請求項１乃至５のいずれかに記載のメモリセル。
  7. 前記メモリセルが、完全空乏型であることを特徴とする請求項１乃至６のいずれかに記載のメモリセル。
  8. 前記フローティングゲート（１０）が、前記薄膜の表面上に配置され、かつ、ゲート誘電体層（１１）によって前記薄膜内の前記チャネル（４）から絶縁されていることを特徴とする請求項１乃至７のいずれかに記載のメモリセル。
  9. 前記フローティングゲート（２０）が、前記チャネルに形成されたトレンチ内に形成され、かつ、前記トレンチの壁上に配置されたゲート誘電体層（２１）によって前記チャネルから絶縁されていることを特徴とする請求項１乃至７のいずれかに記載のメモリセル。
  10. 前記ＦＥＴトランジスタが、前記薄膜内において、前記チャネル内に形成された前記フローティングゲートのいずれかの側に非対称的に配置されたソース領域とドレイン領域とを備え、それによって、前記ソース領域よりも前記ドレイン領域が前記フローティングゲートにより近いことを特徴とする請求項９に記載のメモリセル。
  11. 行および列に配置された請求項１乃至１０のいずれかに記載の複数のメモリセルを備えるメモリアレイであって、
    バックゲートラインが、行または列に沿ったセルの各々の前記バック・コントロール・ゲートに結合されていることを特徴とするメモリアレイ。
  12. ワードライン（ＷＬ１、ＷＬ２）が、列に沿ったセル（Ｃ１、Ｃ２）の各々の前記フロント・コントロール・ゲートに結合され、かつ、前記バックゲートライン（ＢＧ１、ＢＧ２）が、前記ワードラインと平行に延びていることを特徴とする請求項１１に記載のメモリアレイ。
  13. 行および列に配置された複数のメモリセルを備えるメモリアレイであって、
    前記複数のメモリセルのうちのメモリセルからなる第１の集合は、請求項９または１０に記載のフラッシュメモリセルからなり、かつ、前記複数のメモリセルのうちのメモリセルからなる第２の集合は、フローティングチャネルと前記チャネルの凹部に形成されたコントロールゲートとを備えたＤＲＡＭセルからなることを特徴とするメモリアレイ。
  14. 請求項１３に記載のメモリアレイを製造する方法であって、
    セルからなる前記第１および第２の集合に共通する第１の一連のステップであって、それぞれのセルごとに、
    前記薄膜内にトレンチを形成するステップと、
    前記トレンチの壁を前記ゲート誘電体層によってコーティングするステップと、
    前記トレンチをゲート材料で充填するステップと、
    を備える前記第１の一連のステップと、
    前記第１の一連のステップに続いて、
    前記第１の集合に含まれるそれぞれのセルごとに、前記トレンチ上に前記ゲート間誘電体層を形成し、前記フロント・コントロール・ゲートを前記ゲート間誘電体層上に形成するステップと、
    前記第２の集合に含まれるそれぞれのセルごとに、コントロールゲートを前記トレンチ上に直接に形成するステップと、
    を含む方法。
  15. 請求項１乃至１０のいずれかに記載のメモリセルを制御する方法であって、
    セル書き込み動作中、第１の正の電圧を前記フロント・コントロール・ゲートに印加し、かつ第２の正の電圧を前記バック・コントロール・ゲートに印加することによって、前記フロント・コントロール・ゲートと前記バック・コントロール・ゲートとが併用され、前記第１の正の電圧は、前記バック・コントロール・ゲートに電圧が印加されない場合に前記セルに書き込むのに必要な電圧よりも低いことを特徴とする方法。
JP2010245443A 2009-12-08 2010-11-01 絶縁層の下に埋め込まれた第２のコントロールゲートを有するＳｅＯＩ上のフラッシュメモリセル Pending JP2011124552A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0958746 2009-12-08
FR0958746A FR2953643B1 (fr) 2009-12-08 2009-12-08 Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante

Publications (1)

Publication Number Publication Date
JP2011124552A true JP2011124552A (ja) 2011-06-23

Family

ID=42318198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010245443A Pending JP2011124552A (ja) 2009-12-08 2010-11-01 絶縁層の下に埋め込まれた第２のコントロールゲートを有するＳｅＯＩ上のフラッシュメモリセル

Country Status (8)

Country Link
US (1) US8664712B2 (ja)
EP (1) EP2333838A3 (ja)
JP (1) JP2011124552A (ja)
KR (1) KR101230716B1 (ja)
CN (1) CN102088028B (ja)
FR (1) FR2953643B1 (ja)
SG (1) SG172532A1 (ja)
TW (1) TWI452679B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2987710B1 (fr) 2012-03-05 2017-04-28 Soitec Silicon On Insulator Architecture de table de correspondance
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9466536B2 (en) 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US20170338343A1 (en) * 2016-05-23 2017-11-23 Globalfoundries Inc. High-voltage transistor device
US9825185B1 (en) * 2016-12-19 2017-11-21 Globalfoudnries Singapore Pte. Ltd. Integrated circuits and methods for fabricating integrated circuits with non-volatile memory structures
US10374092B2 (en) * 2017-04-17 2019-08-06 Globalfoundries Inc. Power amplifier ramping and power control with forward and reverse back-gate bias
WO2019132892A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Field-effect transistors with buried gates and methods of manufacturing the same
US11183572B2 (en) * 2020-04-20 2021-11-23 Taiwan Semiconductor Manufacturing Company Limited Flash memory device including a buried floating gate and a buried erase gate and methods of forming the same
CN113517352A (zh) * 2021-06-01 2021-10-19 上海华力集成电路制造有限公司 半浮栅器件的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174241A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 不揮発性半導体記憶装置
JP2000260887A (ja) * 1999-03-08 2000-09-22 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2002353342A (ja) * 2001-05-24 2002-12-06 Sony Corp 不揮発性半導体メモリ装置の動作方法
JP2003068896A (ja) * 2001-08-30 2003-03-07 Sharp Corp メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
JP2006156925A (ja) * 2004-11-01 2006-06-15 Genusion:Kk 不揮発性半導体記憶装置およびその書込方法
JP2008004831A (ja) * 2006-06-23 2008-01-10 Denso Corp 不揮発性メモリトランジスタおよびその駆動方法
JP2008084956A (ja) * 2006-09-26 2008-04-10 Toshiba Corp 不揮発性半導体記憶素子及び不揮発性半導体記憶装置
JP2008140912A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 不揮発性半導体記憶装置
JP2009076680A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
JPS6488993A (en) 1987-09-29 1989-04-03 Nec Corp Semiconductor memory
KR100213602B1 (ko) 1988-05-13 1999-08-02 가나이 쓰도무 다이나믹형 반도체 기억장치
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US5146426A (en) * 1990-11-08 1992-09-08 North American Philips Corp. Electrically erasable and programmable read only memory with trench structure
JPH04345064A (ja) 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2717740B2 (ja) 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
JPH05167073A (ja) 1991-12-17 1993-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
DE69328743T2 (de) 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
US5325054A (en) 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5306530A (en) 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3488730B2 (ja) 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US5506431A (en) * 1994-05-16 1996-04-09 Thomas; Mammen Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP3003088B2 (ja) 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
JP3549602B2 (ja) 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JPH08255846A (ja) 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
EP0735540B1 (en) 1995-03-31 2002-06-19 Infineon Technologies AG Low power sense amplifier for gain memory cells
JP3288554B2 (ja) 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH0982814A (ja) 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US6787844B2 (en) 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3265178B2 (ja) 1996-02-20 2002-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JPH10125064A (ja) 1996-10-14 1998-05-15 Toshiba Corp 記憶装置
JP2877103B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JPH10208484A (ja) 1997-01-29 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置のデータ読出回路及び半導体記憶装置
US5889293A (en) 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US6037808A (en) 1997-12-24 2000-03-14 Texas Instruments Incorporated Differential SOI amplifiers having tied floating body connections
US6147377A (en) * 1998-03-30 2000-11-14 Advanced Micro Devices, Inc. Fully recessed semiconductor device
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6072217A (en) 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
JP3303789B2 (ja) * 1998-09-01 2002-07-22 日本電気株式会社 フラッシュメモリ、その書き込み・消去方法
US6826730B2 (en) 1998-12-15 2004-11-30 Texas Instruments Incorporated System and method for controlling current in an integrated circuit
JP3456913B2 (ja) 1998-12-25 2003-10-14 株式会社東芝 半導体装置
US6372600B1 (en) 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6476462B2 (en) 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6417697B2 (en) 2000-02-02 2002-07-09 Broadcom Corporation Circuit technique for high speed low power data transfer bus
TW472366B (en) * 2000-03-22 2002-01-11 Taiwan Semiconductor Mfg ETOX cell with multi-layer nano-si-crystal dots as floating gate and method of making
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6350653B1 (en) 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate
DE10054172C2 (de) * 2000-11-02 2002-12-05 Infineon Technologies Ag Halbleiter-Speicherzelle mit einer in einem Graben angeordneten Floating-Gate-Elektrode und Verfahren zu deren Herstellung
JP2002164544A (ja) 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6614190B2 (en) 2001-01-31 2003-09-02 Hitachi, Ltd. Ion implanter
JP3982218B2 (ja) 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6611023B1 (en) 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6498057B1 (en) 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
EP1357603A3 (en) * 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
JP2004179506A (ja) 2002-11-28 2004-06-24 Seiko Epson Corp Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置
US7030436B2 (en) 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP2004303499A (ja) 2003-03-31 2004-10-28 Hitachi High-Technologies Corp イオン注入装置およびイオン注入方法
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
JP4077381B2 (ja) 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
JP2005158952A (ja) 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US7109532B1 (en) 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20050255666A1 (en) 2004-05-11 2005-11-17 Miradia Inc. Method and structure for aligning mechanical based device to integrated circuits
US7112997B1 (en) 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
JP4795653B2 (ja) 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7196921B2 (en) 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7560361B2 (en) 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
KR100654341B1 (ko) * 2004-12-08 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100663359B1 (ko) 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
US20060267064A1 (en) 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
CN100395843C (zh) 2005-06-02 2008-06-18 复旦大学 高速低功耗电流灵敏放大器
US7402850B2 (en) * 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
US7274618B2 (en) 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
JP4967264B2 (ja) 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP4800700B2 (ja) 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7314794B2 (en) 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
JP4413841B2 (ja) 2005-10-03 2010-02-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4822791B2 (ja) 2005-10-04 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5054919B2 (ja) 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100735613B1 (ko) 2006-01-11 2007-07-04 삼성전자주식회사 이온주입설비의 디스크 어셈블리
US7304903B2 (en) 2006-01-23 2007-12-04 Purdue Research Foundation Sense amplifier circuit
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
WO2007125775A1 (ja) 2006-04-24 2007-11-08 Panasonic Corporation 受信装置、それを用いた電子機器、及び受信方法
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
KR100843055B1 (ko) 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7560344B2 (en) 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
JP2008130670A (ja) 2006-11-17 2008-06-05 Seiko Epson Corp 半導体装置、論理回路および電子機器
JP5057430B2 (ja) 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
JP4869088B2 (ja) * 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5019436B2 (ja) 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5594927B2 (ja) 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
FR2915024A1 (fr) 2007-04-12 2008-10-17 St Microelectronics Crolles 2 Procede de fabrication permettant l'homogeneisation de l'environnement de transistors et dispositif associe
US7729149B2 (en) 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
EP2015362A1 (en) 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Semiconductor array and manufacturing method thereof
US7449922B1 (en) 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US7759714B2 (en) 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
FR2918823B1 (fr) 2007-07-13 2009-10-16 Ecole Centrale De Lyon Etablis Cellule logique reconfigurable a base de transistors mosfet double grille
FR2919112A1 (fr) 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
JP5035345B2 (ja) 2007-08-30 2012-09-26 富士通セミコンダクター株式会社 イオン注入装置、基板クランプ機構、及びイオン注入方法
KR100884344B1 (ko) * 2007-10-10 2009-02-18 주식회사 하이닉스반도체 비대칭 소스/드레인 접합을 갖는 불휘발성 메모리소자 및그 제조방법
US20090101940A1 (en) * 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
DE102007052097B4 (de) 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
FR2925223B1 (fr) 2007-12-18 2010-02-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
US7593265B2 (en) 2007-12-28 2009-09-22 Sandisk Corporation Low noise sense amplifier array and method for nonvolatile memory
WO2009104060A1 (en) 2008-02-20 2009-08-27 S.O.I.Tec Silicon On Insulator Technologies Oxidation after oxide dissolution
US7973364B2 (en) * 2008-02-27 2011-07-05 Globalfoundries Inc. Method for forming a one-transistor memory cell and related structure
JP6053250B2 (ja) 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
WO2010007478A1 (en) 2008-06-13 2010-01-21 Yale University Improved complementary metal oxide semiconductor devices
US8120110B2 (en) 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
US8012814B2 (en) 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2957449B1 (fr) * 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) * 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174241A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 不揮発性半導体記憶装置
JP2000260887A (ja) * 1999-03-08 2000-09-22 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2002353342A (ja) * 2001-05-24 2002-12-06 Sony Corp 不揮発性半導体メモリ装置の動作方法
JP2003068896A (ja) * 2001-08-30 2003-03-07 Sharp Corp メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
JP2006156925A (ja) * 2004-11-01 2006-06-15 Genusion:Kk 不揮発性半導体記憶装置およびその書込方法
JP2008004831A (ja) * 2006-06-23 2008-01-10 Denso Corp 不揮発性メモリトランジスタおよびその駆動方法
JP2008084956A (ja) * 2006-09-26 2008-04-10 Toshiba Corp 不揮発性半導体記憶素子及び不揮発性半導体記憶装置
JP2008140912A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 不揮発性半導体記憶装置
JP2009076680A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法

Also Published As

Publication number Publication date
TWI452679B (zh) 2014-09-11
SG172532A1 (en) 2011-07-28
FR2953643A1 (fr) 2011-06-10
EP2333838A3 (en) 2014-03-19
TW201131748A (en) 2011-09-16
EP2333838A2 (en) 2011-06-15
KR20110065321A (ko) 2011-06-15
FR2953643B1 (fr) 2012-07-27
US8664712B2 (en) 2014-03-04
CN102088028A (zh) 2011-06-08
KR101230716B1 (ko) 2013-02-07
CN102088028B (zh) 2014-10-08
US20110134698A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2011124552A (ja) 絶縁層の下に埋め込まれた第２のコントロールゲートを有するＳｅＯＩ上のフラッシュメモリセル
US9508444B2 (en) 3D non-volatile memory device and method for operating and fabricating the same
US8076709B2 (en) Nonvolatile semiconductor memory device
TWI427776B (zh) 關於具有一浮動主體之記憶體單元的方法，裝置及系統
US6608345B2 (en) Nonvolatile semiconductor memory device and semiconductor integrated circuit
JP5296768B2 (ja) チャネルが埋込み誘電体層を通り抜けているメモリセル
US8461638B2 (en) Non-volatile semiconductor memory device
TW200830537A (en) Semiconductor memory device
US7638835B2 (en) Double density NROM with nitride strips (DDNS)
US9087862B2 (en) Methods of making semiconductor devices with non-volatile memory cells
TWI520270B (zh) 半導體記憶裝置以及用於製造該半導體記憶裝置之方法
JP2007173821A (ja) プログラミング速度を改善したｅｅｐｒｏｍ、その製造方法及びその駆動方法
US6801456B1 (en) Method for programming, erasing and reading a flash memory cell
JP2016500480A (ja) 電荷トラップスプリットゲートデバイス及びその製作方法
JP5000293B2 (ja) 不揮発性半導体メモリ装置
KR20110083540A (ko) 매립 절연층을 통하여 반도체 영역들 사이에 콘택을 가지는 소자 및 소자의 제조 방법
JP2008186838A (ja) 半導体装置、その製造方法及び不揮発性半導体記憶装置
US7208799B2 (en) Floating body cell dynamic random access memory with optimized body geometry
US20110134690A1 (en) METHOD OF CONTROLLING A DRAM MEMORY CELL ON THE SeOI HAVING A SECOND CONTROL GATE BURIED UNDER THE INSULATING LAYER
US8816438B2 (en) Process charging protection for split gate charge trapping flash
JP2006013336A (ja) 半導体記憶装置およびその製造方法
JP2006041227A (ja) 半導体装置およびその製造方法
CN115249713A (zh) 半导体结构及其形成方法、以及存储器
JP2009049182A (ja) 不揮発性半導体記憶素子
KR20100055050A (ko) 플래시 메모리 셀, 그 독출방법 및 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715