JP4762036B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4762036B2 JP4762036B2 JP2006112190A JP2006112190A JP4762036B2 JP 4762036 B2 JP4762036 B2 JP 4762036B2 JP 2006112190 A JP2006112190 A JP 2006112190A JP 2006112190 A JP2006112190 A JP 2006112190A JP 4762036 B2 JP4762036 B2 JP 4762036B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- floating gate
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 230000015654 memory Effects 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000012528 membrane Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 244
- 150000004767 nitrides Chemical class 0.000 description 43
- 229910004298 SiO 2 Inorganic materials 0.000 description 32
- 208000024875 Infantile dystonia-parkinsonism Diseases 0.000 description 28
- 208000001543 infantile parkinsonism-dystonia Diseases 0.000 description 28
- 230000000694 effects Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000005121 nitriding Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
本発明は、電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置に関する。
電気的に書き換え可能な半導体メモリの一つとして、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリは微細化に有利であるため、その大容量化が進んでいる
ＮＡＮＤ型フラッシュメモリを微細化していくためには、トンネルゲート絶縁膜やゲート電極間絶縁膜（以下、ＩＰＤ膜という）の薄膜化を行ったほうが都合がよい。しかし、データ保持特性を確保するために薄膜化を進めることは困難であった。
ＮＡＮＤ型フラッシュメモリを微細化していくためには、トンネルゲート絶縁膜やゲート電極間絶縁膜（以下、ＩＰＤ膜という）の薄膜化を行ったほうが都合がよい。しかし、データ保持特性を確保するために薄膜化を進めることは困難であった。
ＩＰＤ膜については、薄膜化なしに容量を確保するために、図１（ａ）および図１（ｂ）に示すように、立体的なキャパシタを形成してキャパシタ面積を増加することで微細化に対応してきた。図１（ａ）はワードライン方向（チャネル幅方向）の断面図、図１（ｂ）はワードライン方向と垂直な方向（チャネル長方向）の断面図を示している。図中、１０はシリコン基板、１１は溝型素子分離（ＳＴＩ）のための素子分離絶縁膜、１２はトンネルゲート絶縁膜、１３はソース／ドレイン領域、１４はフローティングゲート電極、１５はＩＰＤ膜、１６はコントロールゲート電極、１７はプリメタル絶縁膜（ＰＭＤ膜）を示している。
立体的なキャパシタを形成しても、さらに微細化を進めていくと、図２（ａ）および図２（ｂ）に示すように、各素子間のスペースが極端に狭くなっていく。特に、図２（ａ）のワードライン方向の断面図からわかるように、フローティングゲート電極１４間に入るコントロールゲート電極１６の幅は非常に細くなり、コントロールゲート電極１６は幾何学的な限界に達しようとしている。
また、この限界に達する前に、コントロールゲート電極１６の埋め込みプロセスやコントロールゲート電極１６の加工プロセスなど、製造プロセス上の困難度は非常に大きくなる。その結果は、コントロールゲート電極１６中にボイドが発生して抵抗が上昇するという問題が生じる。また、フローティングゲート電極１４間が狭くなると、コントロールゲート電極１６が細くなり、コントロールゲート電極１６をポリシリコン膜で形成する場合に十分なドーパンント（例えば燐）を上記ポリシリコン膜中に拡散させることが困難になり、コントロールゲートとしての機能が損なわれるという問題も生じる。
ＩＰＤ膜１５を薄膜化できれば、上記限界を先にもっていくことが可能であるが、ＩＰＤ膜１５の薄膜化によって、ＩＰＤ膜１５を通過するリーク電流が増えると、不揮発性メモリの機能が失われる。そのため、ＩＰＤ膜１５として使用可能な薄膜は非常に限られたものとなっている。
ＳｉＯ2 ／Ｓｉ3 Ｎ4 ／ＳｉＯ2 積層膜（以降ＯＮＯ膜と略称）はＩＰＤ膜に使用される代表的な積層膜であるが、Ｓｉ3 Ｎ4 の代わりにＡｌ2 Ｏ3 やＨｆＯ4 などの高誘電率を有する物質の使用も提案されている（特許文献１）。高誘電率を有する物質を使用することは、微細化の限界を先にもっていく、つまり容量を維持して平均的な膜の厚さを薄くするのに有効である。しかし、今後さらに狭くなるフローティングゲート電極１４間に対するコントロールゲート電極１６の埋め込む困難さの問題に対しては、有効な解決手段とはなっていない。
特開２００２-３１９５８３号公報
本発明の目的は、今後さらに狭くなるフローティングゲート電極間に対し、コントロールゲート電極の埋込み形状の劣化を抑制できる不揮発性メモリセルを備えた半導体装置を提供することにある。
本発明に係る半導体装置は、半導体基板と、前記半導体基板に設けられた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられたフローティングゲート電極と、前記フローティングゲート電極の上方に設けられたコントロールゲート電極と、前記コントロールゲート電極と前記フローティングゲート電極との間に設けられ、シリコン酸化膜と、前記シリコン酸化膜上に接して設けられ、前記シリコン酸化膜よりも誘電率が高いシリコン窒化膜もしくはオキシナイトライド膜とを含む電極間絶縁膜とを備え、前記電極間絶縁膜は、前記不揮発性メモリセルのチャネル幅方向の断面において、前記フローティングゲート電極の側壁上に設けられており、かつ、前記側壁の上部から下部に向かって厚さが増加し、前記シリコン窒化膜もしくはオキシナイトライド膜は、前記チャネル幅方向の断面において、前記フローティングゲート電極の上部角部での厚さが前記フローティングゲート電極の側壁上における他の部分よりも厚いことを特徴とする。
本発明に係る他の半導体装置は、半導体基板と、前記半導体基板に設けられた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられたフローティングゲート電極と、前記フローティングゲート電極の上方に設けられたコントロールゲート電極と、前記コントロールゲート電極と前記フローティングゲート電極との間に設けられ、シリコン酸化膜と、前記シリコン酸化膜上に接して設けられ、前記シリコン酸化膜よりも誘電率が高いシリコン窒化膜もしくはオキシナイトライド膜とを含む電極間絶縁膜とを備え、前記電極間絶縁膜は、前記不揮発性メモリセルのチャネル幅方向の断面において、前記フローティングゲート電極の側壁上に設けられており、かつ、前記側壁の上部から下部に向かって厚さが増加し、前記素子分離絶縁膜は、前記チャネル幅方向の断面において、隣接するフローティングゲート電極間に存在しており、前記シリコン窒化膜もしくはオキシナイトライド膜は、前記隣接するフローティングゲート電極間の前記素子分離絶縁膜の上面上での厚さが他の部分よりも薄いことを特徴とする。
本発明によれば、今後さらに狭くなるフローティングゲート電極間に対し、コントロールゲート電極の埋込み形状の劣化を抑制できる不揮発性メモリセルを備えた半導体装置を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
まず、図３を用いて本発明者らが検討した問題点について説明する。図３では、ＩＰＤ膜として、ＳｉＯ2 膜１５ａ、Ｓｉ3 Ｎ4 膜１５ｂ、ＳｉＯ2 膜１５ｃを順次積層してなるＯＮＯ膜を使用している。
まず、図３を用いて本発明者らが検討した問題点について説明する。図３では、ＩＰＤ膜として、ＳｉＯ2 膜１５ａ、Ｓｉ3 Ｎ4 膜１５ｂ、ＳｉＯ2 膜１５ｃを順次積層してなるＯＮＯ膜を使用している。
図３では、ＳｉＯ2 膜１５ａ，１５ｃおよびＳｉ3 Ｎ4 膜１５ｂは、ほぼコンフォーマルな膜となっている。つまり、ＳｉＯ2 膜１５ａ，１５ｃおよびＳｉ3 Ｎ4 膜１５ｂは、フローティングゲート（ＦＧ）電極１４の直面（上面）上でも、ＦＧ電極１４の側壁上であっても、また、素子分離絶縁膜１１の直面（上面）上であっても、ほぼ同様の膜厚を有する。成膜法として減圧ＣＶＤ法（Chemical Vapor Deposition）を用い場合には、ほぼこのような形状のＯＮＯ膜が形成される。
コントロールゲート（ＣＧ）電極１６のＦＧ電極１４に挟まれた部分１６ａには、ボイド３１が生じている。ボイド３１が小さい間は素子への悪影響はないが、ボイド３１が大きくなると、素子の動作に悪影響を与えるようになる。
次に、図４−図６を用いて第１の実施形態について説明する。本実施形態では、電気的に書き換え可能な不揮発性メモリセルとして、ＮＡＮＤ型フラッシュメモリを備えた半導体装置を例に説明する。
まず、図４に示すように、周知の方法により、素子分離絶縁膜１１、トンネルゲート絶縁膜１２、ＦＧ電極１４を形成し、その後、全面上にコンフォーマルなＯＮＯ膜（ＳｉＯ2 膜１５ａ，Ｓｉ3 Ｎ4 膜１５ｂ，ＳｉＯ2 膜１５ｃ）を形成する。ＦＧ電極１４は、図４に示すように、チャネル幅方向の断面において、シリコン基板１０の表面に対して垂直な側壁を有する。
前述のように減圧ＣＶＤ法によりＯＮＯ膜を形成すると、図４に示したコンフォーマルな形状が得られるが、ＯＮＯ膜の最上層のＳｉＯ2 膜１５ｃ（第１の絶縁膜）の形成に、熱酸化やコンフォーマルなラジカル酸化を用いても同様な形状が得られる。
その後、ＯＮＯ膜の最上層のＳｉＯ2 膜１５ｃをプラズマ窒素またはラジカル窒素を用いて窒化する。プラズマやラジカルの生成方法は、マイクロ波を用いたプラズマ生成でもよいし、あるいは、ＭＨｚ帯のプラズマ生成装置を使用してもよい。また、プラズマ生成効率を上げるために、窒素に不活性ガスを添加してもよいし、あるいは、ＮＨ3 または窒素と水素との混合ガスをプラズマ化してもよい。
プラズマ源をシリコン基板１０から比較的遠方においた場合には、シリコン基板１０に到達する窒化種はラジカル成分が主となるため、窒化はほぼコンフォーマルに起こる。しかし、シリコン基板１０をプラズマ源に近づけていくと、プラズマ源からでてくる、窒素イオンによる窒化が起こり始め、非コンフォーマルな窒化が起きるようになる。
図５は、このようにして非コンフォーマルな窒化方法を用いてＯＮＯ膜を窒化した後の断面図を示す。図５において、１５ｄが窒化により形成された窒化膜（第２の絶縁膜）である。
図６は、非コンフォーマルな窒化プロセスの後に、ＩＰＤ膜１５ａ，１５ｂ，１５ｃ上に、ＣＧ電極１６、ＰＭＤ膜１７を堆積した後の断面図を示す。本実施形態の場合には、ＣＧ電極１６中にはボイドは形成されていないことがわかる。
図７は、実施形態のＩＰＤ膜の最上層の窒化膜１５ｄ（非コンフォーマルな窒化膜）の膜厚および上記ＩＰＤ膜の二層目のＳｉＯ2 膜１５ｃの膜厚を説明するための断面図である。
図７において、７１ａはＦＧ電極１４の直上（上面上）の窒化膜１５ｄの膜厚（窒化膜厚）、７１ｂはＦＧ電極１４の上部角部上の窒化膜１５ｄの膜厚（窒化膜厚）、７１ｃはＦＧ電極１４の側壁上の窒化膜１５ｄの膜厚（窒化膜厚）、７１ｄは素子分離絶縁膜１１の直上（上面上）の窒化膜１５ｄの膜厚（窒化膜厚）を示す。
窒化膜厚７１ａと窒化膜厚７１ｂとはほとんど同じであるが、窒化膜厚７１ｃ，７１ｄは、窒化膜厚７１ａ，７１ｂに比べて薄くなっている。図７に示すように、窒化種７３が上方から供給されるため、上側で窒化種７３が消費されて、このような窒化膜厚分布を生じる。
一方、ＯＮＯ膜の上層のＳｉＯ2 膜１５ｃの酸素が窒素に転換されて、窒化が生じるため、多く窒化された部分では残留したＳｉＯ2 膜１５ｃの膜厚は薄くなる。つまり、図７で、ＦＧ電極１４の直上（上面上）のＳｉＯ2 膜１５ｃの膜厚（酸化膜厚）７２ａとＦＧ電極１４の上部角部上のＳｉＯ2 膜１５ｃの膜厚（酸化膜厚）７２ｂとはほぼ同じであるが、ＦＧ電極１４の側壁上のＳｉＯ2 膜１５ｃの膜厚（酸化膜厚）７２ｃと素子分離絶縁膜１１の直上（上面上）のＳｉＯ2 膜１５ｃの膜厚（酸化膜厚）７２ｄは、酸化膜厚７２ａ，７２ｂに比べて厚くなっている。
さらに、ＳｉＯ2 （酸化物）を窒化によりＳｉ3 Ｎ4 （窒化物）に転換した場合には、Ｓｉ3 Ｎ4 （窒化物）の体積は、ＳｉＯ2 （酸化物）の体積よりも小さくなる。したがって、もともとのＳｉＯ2 膜１５ｃの膜厚よりも、窒化膜１５ｄの膜厚と窒化後のＳｉＯ2 膜１５ｃの膜厚との合計膜厚のほうが小さくなる。また、窒化が進むほど、この合計膜厚の減少は進む。
図８に、窒化膜１５ｄの膜厚とＯＮＯ膜の上層膜（ＳｉＯ2 膜１５ｃ）の膜厚との合計膜厚の場所による違いを示す。なお、窒化膜１５ｄおよびＳｉＯ2 膜１５ｃ以外のＩＰＤ膜を構成する膜１５ａ，１５ｂは、コンフォーマルな膜であるので、以下に述べる上記合計膜厚の場所による違いは、ＩＰＤ膜全体の膜厚についてもいえる。
ＦＧ電極１４の直上（上面上）における合計膜厚８１ａとＦＧ電極１４の上部角部上における合計膜厚８１ｂとはほぼ同じである。
ＦＧ電極１４の側面上の合計膜厚８１ｃと素子分離絶縁膜１１の直上（上面上）における合計膜厚８１ｄは、合計膜厚８１ａ，８１ｂに比べて大きい。結果として、ＦＧ電極１４間の隙間の間口８２ａは、隙間の奥８２ｂよりも広くなる。この形状は、引き続いて行われるＣＧ電極１６の形成工程において、ＦＧ電極１４間を埋め込む時に非常に大きな利点となる。
また、先に示した図７から分かるように、ＦＧ電極１４の上面上の窒化膜１５ｄの膜厚７１ａに比べ、素子分離絶縁膜１１の上面上の窒化膜１５の膜厚７１ｄは薄い。このことは、素子間（ＦＧ電極間）の容量を、コンフォーマルな窒化膜を用いた場合よりも小さくできることを意味している。このことからも、本実施形態のプラズマやラジカルを用いた非コンフォーマルな窒化プロセス（非コンフォーマルな窒化膜）が優れていることがわかる。
また、窒化膜１５ｄの厚さの場所の依存性（膜厚分布）、つまり、図７の窒化膜厚７１ａ−７１ｄをどのように制御するかは、プラズマ条件や、プラズマとシリコン基板１０との間の距離などを調節することで可能である。一般には、低圧にすることで、イオン成分が増え、上部での窒化量を増やすことができ、また、シリコン基板１０を保持するステージにバイアスを印加することで、異方性を強くすることができる。
以上の説明では、ＯＮＯ膜を窒化する例を詳述したが、図９に示すように、ＩＰＤ膜の第一層目がＳｉ3 Ｎ4 膜９１で形成されている場合、つまり、ＮＯＮＯ構造を窒化することで実現してもよい。この場合、最終的な仕上がりはＮＯＮＯＮ構造となる。
また、以上の説明では、窒化膜をストイキオメトリックなＳｉ3 Ｎ4 で記述したが、このストイキオメトリからずれていても構わない。また、ＳｉＯｘＮｙのようなオキシナイトライドであってもよい。酸化膜を窒化した場合には深さにもよるが、オキシナイトライドが形成されている部分が多い。
また、図１０に示すように、ＩＰＤ膜の中央部１０１に窒化シリコンよりも誘電率の大きな物質、例えば、Ａｌ2 Ｏ3 やＨｆＯ4 、Ｌａ酸化物、および、それらの混合物を使用してもよい。
（第２の実施形態）
図１１および図１２を用いて第２の実施形態を説明する。以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図１１および図１２を用いて第２の実施形態を説明する。以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図４で示されたＯＮＯ膜１５ａ−１５ｃの形成を行った後、図１１に示すように、ＯＮＯ膜１５ａ−１５ｃに異方性のドライエッチングを施す。図中、１１１はＣＦ4 のようなＳｉＯ2 （酸化物）に対するエッチング種である。
図１１において、エッチング前のＯＮＯ膜の上層であるＳｉＯ2 膜１５ｃは一点破線で示され、エッチング後のＳｉＯ2 膜１５ｃは実線で示されている。異方性エッチングであっても、斜め方向のエッチングは生じるために、ＳｉＯ2 膜１５ｃの上部角部はある程度優先的にエッチングが進み、その結果として、実線で示された形状のＳｉＯ2 膜１５ｃが得られる。
次に、図１２に示すように、非コンフォーマルな窒化膜１５ｄを形成する。これにより、第１の実施形態と同様の膜厚分布を有するＩＰＤ膜が得られ、第１の実施形態と同様の効果が得られる。
以上述べた実施形態を踏まえ、実施形態のＩＰＤ膜を構成するそれぞれの絶縁膜の厚さが場所依存性（膜厚分布）を有することの種々の効果を、以下に整理しておく。
まず、ＩＰＤ膜の最上層の非コンフォーマルなシリコン窒化膜について説明する。
（１）素子分離絶縁膜１１の直上（上面上）の窒化膜厚７１ｄは、他の部分の窒化膜厚７１ａ，７１ｂよりも薄い。これにより、ワードライン方向に隣接する素子間の寄生容量が低減されて、いわゆる隣接素子間干渉によるメモリ素子の誤動作を回避できる。この効果は、最上層が、第二層目のシリコン酸化膜よりも高誘電率の材料からなる絶縁膜の場合に顕著となる。すなわち、この効果が顕著となるのは、シリコン窒化膜とシリコン酸化膜の組合せに限らず、最上層が第二層目よりも誘電率が高い絶縁膜であれば、他の絶縁膜（材料）の組合せの場合でも顕著となる。
（２）ＦＧ電極１４の上部角部上の窒化膜厚７１ｂは、他の部分の窒化膜厚７１ｃ，７１ｄよりも厚い。これにより、曲率形状起因で最も電界が増大するＦＧ電極１４の上部角部での電界集中が緩和され、電界集中によるリーク電流増大が抑制されるので、メモリ素子の電荷保持特性が向上する。この効果は、最上層が第二層目のシリコン酸化膜よりも高誘電率の材料からなる絶縁膜のほうが、ＩＰＤ膜の電気容量を確保しつつ物理膜厚を増やして電荷抜けを防止できるので望ましい。すなわち、この効果のために望ましいのは、シリコン窒化膜とシリコン酸化膜の組合せに限らず、最上層が第二層目よりも誘電率が高い絶縁膜であれば、他の絶縁膜（材料）の組合せでも構わない。
（３）ＦＧ電極１４の側壁上の窒化膜厚７１ｃは、他の部分の窒化膜厚７１ａ，７１ｂよりも薄い。これにより、素子分離絶縁膜１１がシリコン窒化膜の場合、ワードライン方向と平行にコントロールゲートのＲＩＥ加工を行う際に、選択比が取れにくいシリコン窒化膜１５ｄの残膜は生じにくくなり、メモリ素子の仕上がり形状の素子間ばらつきを低減できる（メモリ素子の特性ばらつきを低減できる）。この効果は、最上層が第二層目のシリコン酸化膜よりもエッチングしにくい材料からなる絶縁膜の場合に顕著となる。すなわち、この効果が顕著となるのは、シリコン窒化膜とシリコン酸化膜の組合せに限らず、最上層が第二層目よりもエッチングしにくい絶縁膜であるならば、他の絶縁膜（材料）の組合せの場合でも顕著となる。
次に、第二層目の膜厚分布を有するシリコン酸化膜について説明する。
ＦＧ電極１４の側壁上の酸化膜厚７２ｃは、ＦＧ電極１４の直上（上面上）の酸化膜厚７２ａよりも厚い。これにより、隣接するＦＧ電極１４間に埋め込むＣＧ電極１６の深さが素子間でばらついても、ＩＰＤ膜の電気容量の素子間ばらつきを抑制できる（メモリ素子の特性ばらつきを抑制できる）。この効果は、第二層目が最上層のシリコン窒化膜よりも低誘電率の材料からなる絶縁膜の場合に顕著となる。すなわち、この効果が顕著となるのは、シリコン窒化膜とシリコン酸化膜の組合せに限らず、第二層目が最上層よりも誘電率が低い絶縁膜であるならば、他の絶縁膜（材料）の組合せの場合でも顕著となる。
そして、最上層と第二層目の合計膜厚については、ＦＧ電極１４の側壁上の合計膜厚８１ｃが上部から下部に向かってだんだんと厚くなっていることにより、隣接するＦＧ電極１４間にＣＧ電極１６を容易に形成することができる。これにより、ＣＧ電極１６中に発生するボイドを抑制できる。さらに、ＣＧ電極１６を多結晶シリコン膜で形成した場合のドーパント濃度低下を抑制できる。すなわち、ＣＧ電極１６を多結晶シリコンで形成する場合には、ドーパントをＣＧ電極１６の全体に分布させることが望ましいが、実施形態のＩＰＤ膜の形成方法を用いることにより、ドーパントを拡散法で再分布させる場合にはより均一に拡散させることが可能となる。特に、多結晶の粒の平均的な大きさが、フローティングゲートに挟まれた部分より大きくなった場合には、ドーパント濃度低下の抑制効果は大きい。これらの効果は幾何学的な形状で決まるので、これの効果のためには、最上層と第二層目の絶縁膜（材料）には特に制限はない。
以上の説明ではセルサイズの具体的な膜厚については述べなかったが、セルサイズの膜厚が１００ｎｍ以下、特に５０ｎｍ以下となる場合において、本発明に係るＩＰＤ膜は、従来のＩＰＤ膜に対して有利な効果を奏すると考えられる。その理由は、セルサイズが１００ｎｍ以下、特に５０ｎｍ以下になると、ＩＰＤ間のＣＧ電極の埋め込みが難しくなるからである。
なお、本発明は上記実施形態そのままに限定されるものではなく、例えば、上記実施形態では、シリコン基板を用いた場合につて説明したが、ＳＯＩ基板や、活性領域中にＳｉＧｅを含む半導体基板を用いても構わない。
また、上記実施形態では、不揮発性メモリセルとしてＮＡＮＤ型フラッシュメモリを例にあげて説明したが、本発明はＦＧ電極とＣＧ電極を備えた他の不揮発性メモリセルに対しても適用可能である。
また、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
１０…シリコン基板、１１…素子分離絶縁膜、１２…トンネルゲート絶縁膜、１３…ソース／ドレイン領域、１４…ＦＧ電極、１５…ＩＰＤ膜、１５ａ…ＳｉＯ2 膜、１５ｂ…Ｓｉ3 Ｎ4 膜、１５ｃ…ＳｉＯ2 膜、１５ｄ…窒化膜、１６…ＣＧ電極、１６ａ…ＣＧ電極のＦＧ電極に挟まれた部分、１７…ＰＭＤ膜、３１…ボイド、７１ａ−７１ｄ…窒化膜厚、７２ａ−７２ｄ…酸化膜厚、７３…窒化種、８１ａ−８１ｄ…合計膜厚（窒化膜厚＋酸化膜厚）、８２ａ，８２ｂ…開口、９１…Ｓｉ3 Ｎ4 膜、１０１…ＰＩＤ膜の中央部、１１１…エッチング種、１２０…コンフォーマルな窒化膜、１３０…非コンフォーマルな窒化膜。
Claims (5)
- 半導体基板と、
前記半導体基板に設けられた素子分離絶縁膜と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記不揮発性メモリセルは、
前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられたフローティングゲート電極と、
前記フローティングゲート電極の上方に設けられたコントロールゲート電極と、
前記コントロールゲート電極と前記フローティングゲート電極との間に設けられ、シリコン酸化膜と、前記シリコン酸化膜上に接して設けられ、前記シリコン酸化膜よりも誘電率が高いシリコン窒化膜もしくはオキシナイトライド膜とを含む電極間絶縁膜とを備え、
前記電極間絶縁膜は、前記不揮発性メモリセルのチャネル幅方向の断面において、前記フローティングゲート電極の側壁上に設けられており、かつ、前記側壁の上部から下部に向かって厚さが増加し、
前記シリコン窒化膜もしくはオキシナイトライド膜は、前記チャネル幅方向の断面において、前記フローティングゲート電極の上部角部での厚さが前記フローティングゲート電極の側壁上における他の部分よりも厚いことを特徴とする半導体装置。 - 前記素子分離絶縁膜は、前記チャネル幅方向の断面において、隣接するフローティングゲート電極間に存在しており、前記シリコン窒化膜もしくはオキシナイトライド膜は、前記隣接するフローティングゲート電極間の前記素子分離絶縁膜の上面上での厚さが他の部分よりも薄いことを特徴とする請求項１に記載の半導体装置。
- 半導体基板と、
前記半導体基板に設けられた素子分離絶縁膜と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記不揮発性メモリセルは、
前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられたフローティングゲート電極と、
前記フローティングゲート電極の上方に設けられたコントロールゲート電極と、
前記コントロールゲート電極と前記フローティングゲート電極との間に設けられ、シリコン酸化膜と、前記シリコン酸化膜上に接して設けられ、前記シリコン酸化膜よりも誘電率が高いシリコン窒化膜もしくはオキシナイトライド膜とを含む電極間絶縁膜とを備え、
前記電極間絶縁膜は、前記不揮発性メモリセルのチャネル幅方向の断面において、前記フローティングゲート電極の側壁上に設けられており、かつ、前記側壁の上部から下部に向かって厚さが増加し、
前記素子分離絶縁膜は、前記チャネル幅方向の断面において、隣接するフローティングゲート電極間に存在しており、
前記シリコン窒化膜もしくはオキシナイトライド膜は、前記隣接するフローティングゲート電極間の前記素子分離絶縁膜の上面上での厚さが他の部分よりも薄いことを特徴とする半導体装置。 - 前記フローティングゲート電極は、前記チャネル幅方向の断面において、前記半導体基板の表面に対して垂直な側壁を有することを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
- 前記シリコン窒化膜もしくはオキシナイトライド膜は、前記電極間絶縁膜の最上層のシリコン窒化膜もしくはオキシナイトライド膜であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006112190A JP4762036B2 (ja) | 2006-04-14 | 2006-04-14 | 半導体装置 |
| US11/783,933 US7612404B2 (en) | 2006-04-14 | 2007-04-13 | Semiconductor device |
| KR1020070036348A KR20070102422A (ko) | 2006-04-14 | 2007-04-13 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006112190A JP4762036B2 (ja) | 2006-04-14 | 2006-04-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007287857A JP2007287857A (ja) | 2007-11-01 |
| JP4762036B2 true JP4762036B2 (ja) | 2011-08-31 |
Family
ID=38604035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006112190A Expired - Fee Related JP4762036B2 (ja) | 2006-04-14 | 2006-04-14 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7612404B2 (ja) |
| JP (1) | JP4762036B2 (ja) |
| KR (1) | KR20070102422A (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4921848B2 (ja) * | 2006-05-09 | 2012-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN101680018B (zh) * | 2007-01-10 | 2017-03-15 | 海莫希尔有限责任公司 | 体外血液动力学的内皮/平滑肌细胞共培养模型在鉴定血管疾病的新型治疗靶标中的应用 |
| JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| JP5361328B2 (ja) | 2008-10-27 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP2010283127A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| EP2320454A1 (en) * | 2009-11-05 | 2011-05-11 | S.O.I.Tec Silicon on Insulator Technologies | Substrate holder and clipping device |
| FR2953641B1 (fr) * | 2009-12-08 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante |
| FR2953636B1 (fr) * | 2009-12-08 | 2012-02-10 | Soitec Silicon On Insulator | Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
| US8508289B2 (en) * | 2009-12-08 | 2013-08-13 | Soitec | Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer |
| FR2953643B1 (fr) * | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
| FR2957193B1 (fr) | 2010-03-03 | 2012-04-20 | Soitec Silicon On Insulator | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante |
| FR2955204B1 (fr) * | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Cellule memoire dram disposant d'un injecteur bipolaire vertical |
| FR2955203B1 (fr) | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
| FR2955200B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree |
| FR2955195B1 (fr) * | 2010-01-14 | 2012-03-09 | Soitec Silicon On Insulator | Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi |
| FR2957186B1 (fr) * | 2010-03-08 | 2012-09-28 | Soitec Silicon On Insulator | Cellule memoire de type sram |
| FR2957449B1 (fr) | 2010-03-11 | 2022-07-15 | S O I Tec Silicon On Insulator Tech | Micro-amplificateur de lecture pour memoire |
| FR2958441B1 (fr) | 2010-04-02 | 2012-07-13 | Soitec Silicon On Insulator | Circuit pseudo-inverseur sur seoi |
| EP2378549A1 (en) | 2010-04-06 | 2011-10-19 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
| EP2381470B1 (en) | 2010-04-22 | 2012-08-22 | Soitec | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure |
| JP2012114199A (ja) * | 2010-11-24 | 2012-06-14 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| KR20120085360A (ko) * | 2011-01-24 | 2012-08-01 | 삼성전자주식회사 | 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법 |
| JP2013065776A (ja) | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| KR101906167B1 (ko) * | 2011-10-27 | 2018-10-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US8994089B2 (en) * | 2011-11-11 | 2015-03-31 | Applied Materials, Inc. | Interlayer polysilicon dielectric cap and method of forming thereof |
| JP2013131606A (ja) | 2011-12-21 | 2013-07-04 | Toshiba Corp | 半導体装置 |
| US8704289B2 (en) * | 2011-12-27 | 2014-04-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US11588031B2 (en) * | 2019-12-30 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure for memory device and method for forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2670330B2 (ja) * | 1989-01-17 | 1997-10-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10189579A (ja) * | 1996-12-27 | 1998-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11204788A (ja) * | 1998-01-19 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2001326287A (ja) * | 2000-05-17 | 2001-11-22 | Nec Corp | 半導体装置の製造方法 |
| JP4068286B2 (ja) * | 2000-06-30 | 2008-03-26 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| US6844604B2 (en) | 2001-02-02 | 2005-01-18 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
| JP3845073B2 (ja) | 2003-05-27 | 2006-11-15 | 株式会社東芝 | 半導体装置 |
| JP4237561B2 (ja) | 2003-07-04 | 2009-03-11 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| KR100546694B1 (ko) | 2004-05-06 | 2006-01-26 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| JP2006019579A (ja) * | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4734019B2 (ja) * | 2005-04-26 | 2011-07-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
-
2006
- 2006-04-14 JP JP2006112190A patent/JP4762036B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-13 US US11/783,933 patent/US7612404B2/en not_active Expired - Fee Related
- 2007-04-13 KR KR1020070036348A patent/KR20070102422A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US20070241388A1 (en) | 2007-10-18 |
| JP2007287857A (ja) | 2007-11-01 |
| US7612404B2 (en) | 2009-11-03 |
| KR20070102422A (ko) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4762036B2 (ja) | 半導体装置 | |
| JP4734019B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP5230274B2 (ja) | 不揮発性半導体記憶装置 | |
| US7579241B2 (en) | Semiconductor device and method of manufacture thereof | |
| US20070122946A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| US20080277716A1 (en) | Semiconductor device | |
| TW200527546A (en) | Recess channel flash architecture for reduced short channel effect | |
| JP2010103414A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR101139556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20110114970A (ko) | 플래시 메모리 소자의 제조 방법 | |
| US7893482B2 (en) | Semiconductor devices having tunnel and gate insulating layers | |
| US9006815B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP2011029576A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8383481B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR101038594B1 (ko) | 불휘발성 메모리 소자의 형성방법 | |
| US9117665B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US8471326B2 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| KR20080004945A (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| US8941168B2 (en) | Semiconductor device including a multilayered interelectrode insulating film | |
| KR20060089530A (ko) | 하프 리세스된 부유게이트를 갖는 플래쉬 메모리 셀 및 그제조방법 | |
| US20230268400A1 (en) | Method of manufacturing semiconductor device | |
| KR101051806B1 (ko) | 비휘발성 메모리 소자의 셀 제조 방법 | |
| KR20070002320A (ko) | 소노스 소자의 제조방법 | |
| KR20080029254A (ko) | 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |